JPS58170144A - ２進デジツト擬似ランダムシ−ケンス発生装置 - Google Patents
２進デジツト擬似ランダムシ−ケンス発生装置Info
- Publication number
- JPS58170144A JPS58170144A JP58005785A JP578583A JPS58170144A JP S58170144 A JPS58170144 A JP S58170144A JP 58005785 A JP58005785 A JP 58005785A JP 578583 A JP578583 A JP 578583A JP S58170144 A JPS58170144 A JP S58170144A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- circuit
- exclusive
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 244000144992 flock Species 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術的背景〕
並列自己同期スクランブラと呼ばれる装置が知られてお
り、それは第１図におい【は３として示され、その入力
部において４本の線が結合され廿すれデータ信号Ｔ１．
Ｔｚ、Ｔ３．’ｒ４／ （１４１Ｍビットを秒の周波数）がそれを通して入力さ
れ、その４個の出力はマルチプレクサに結合され、この
マルチプレクサは発振器またはクロック２（それに関連
して示される周波数分割器が設けられ、装置３を１４１
ＭＨｚで駆動する）によって５６５ＮＨｚで駆動される
。
り、それは第１図におい【は３として示され、その入力
部において４本の線が結合され廿すれデータ信号Ｔ１．
Ｔｚ、Ｔ３．’ｒ４／ （１４１Ｍビットを秒の周波数）がそれを通して入力さ
れ、その４個の出力はマルチプレクサに結合され、この
マルチプレクサは発振器またはクロック２（それに関連
して示される周波数分割器が設けられ、装置３を１４１
ＭＨｚで駆動する）によって５６５ＮＨｚで駆動される
。
したがってマルチプレクサ１の出カムにおいて波数で伝
送線上を転送される。
送線上を転送される。
しかしながら上述の装置３は次に述べるような欠点を有
していることが知られている。すなわち。
していることが知られている。すなわち。
（ａ） ライン誤差：が３倍大きくなる。
（ｂ） 長い回帰性の連続的なゼロシーケンスを
□有する可能性を誠少させるために追加的な論理回
路を設けることが必襞である。
□有する可能性を誠少させるために追加的な論理回
路を設けることが必襞である。
これらの欠点を克服するために館２図に示すような周知
のリセット・スクランブラが使用され【いる。
のリセット・スクランブラが使用され【いる。
第２ａ図において、全体を４で示す実際のスクランブラ
は擬似ランダムシーケンス源であり。
は擬似ランダムシーケンス源であり。
この信号源、または発生器は７個の同じようなりロック
装置（またはフリップニア■ツｆ）のブロックｔＪ、ム
ｚ ＊ Ａ ３＊ Ａ ４１ム５．ムロ。
装置（またはフリップニア■ツｆ）のブロックｔＪ、ム
ｚ ＊ Ａ ３＊ Ａ ４１ム５．ムロ。
ム７より成り、そのそれぞれは入力り、出力Ｑ。
クロック入力ＣＫ（約１４１ＭＨ！の周波数の出力を供
給する周波数分割器ｊａＫより駆動される）およびプリ
セット入力ＰＲを有する。
給する周波数分割器ｊａＫより駆動される）およびプリ
セット入力ＰＲを有する。
出力ＱＪ ｅＱｚ ｅＱｓ ＃Ｑ４ ｅＱｓ ｅＱｔは
それぞれ直接ブロックム２．ム３．ム４．ム５゜ムロ、
ム１の入力りに結合され、一方プロッタム６．Ａ１の出
力Ｑ６．Ｑｙは排他的オア回路５に結合され、その回路
５の出力はブロックム１の入力りに結合されている。
それぞれ直接ブロックム２．ム３．ム４．ム５゜ムロ、
ム１の入力りに結合され、一方プロッタム６．Ａ１の出
力Ｑ６．Ｑｙは排他的オア回路５に結合され、その回路
５の出力はブロックム１の入力りに結合されている。
データの信号Ｔ１．Ｔ’ｓ、Ｔ’ｓ、Ｔ４は対応するア
ンド回路＃ ｅ Ｆ ＊ Ｊｔ ｅ ｊ Ｋ同期信号８
と共に送られる。
ンド回路＃ ｅ Ｆ ＊ Ｊｔ ｅ ｊ Ｋ同期信号８
と共に送られる。
上述の各アンド回路は対応する排他的オア回路１６．１
１ｍ１８．１９に送られ、そこにデロツクム２．Ａ１．
ム７．Ａ５の出力Ｑ ２ｅＱ １ｅ Ｑ ７ ＠ Ｑ
ｔｔが結合されている６回路１６゜１７．１８．１９の
出力は１ルチプレクサ１の対応する入力６．ｄ、ｅ、ｆ
に結合される。
１ｍ１８．１９に送られ、そこにデロツクム２．Ａ１．
ム７．Ａ５の出力Ｑ ２ｅＱ １ｅ Ｑ ７ ＠ Ｑ
ｔｔが結合されている６回路１６゜１７．１８．１９の
出力は１ルチプレクサ１の対応する入力６．ｄ、ｅ、ｆ
に結合される。
さらに詳しく説明すると、マルチプレクサ１は論理クロ
ック１０の制御下に第２ｂ図に示す表ＨＪＫ従ってその
入力に与えられたデータを出カムから出力する。論理ク
ロック１０の入力部は周波数分割器２ａを構成する２個
の７リツプ７０ツゾの第１のものＩｌａの出力Ｑに結合
され、論理クロック１０の残りの入力すはアンド回路１
２の出力に結合され、アンド回路１２の２個の入力には
それぞれ同期信号Ｓおよび周波数分割器２ａの第２の７
リツプ・フロップＪＪｂの出力Ｑからの信号が結合され
る。
ック１０の制御下に第２ｂ図に示す表ＨＪＫ従ってその
入力に与えられたデータを出カムから出力する。論理ク
ロック１０の入力部は周波数分割器２ａを構成する２個
の７リツプ７０ツゾの第１のものＩｌａの出力Ｑに結合
され、論理クロック１０の残りの入力すはアンド回路１
２の出力に結合され、アンド回路１２の２個の入力には
それぞれ同期信号Ｓおよび周波数分割器２ａの第２の７
リツプ・フロップＪＪｂの出力Ｑからの信号が結合され
る。
第２＆図に示した回路の動作は第２ｂ図の表から容昌に
理解できる。
理解できる。
さらに詳しく説明すると１表の第１列は周波数分割器２
８により供給されたクロック信号により走査される基本
時間を示す、ＩＥＺ列乃至鮪８列は前述の出力Ｑｌ乃至
Ｑ１の論理レベルを示す、第９列はプリセット信号ＰＲ
の論理レベルを示す、第１０列は同期信号８の論理レベ
ルを示す、第１１列乃至第１４列はスクランブル動作に
使用する信号源４の信号Ｇ １ ｅ、 ０２ ｍＧ３
ｍＧ４を示す。第１５列乃至第１８列はマルチプレクサ
１の出力Ａにおけるその順序（第１５列乃至第１８列）
で送られる順序の信号の論理レベルを示す。
８により供給されたクロック信号により走査される基本
時間を示す、ＩＥＺ列乃至鮪８列は前述の出力Ｑｌ乃至
Ｑ１の論理レベルを示す、第９列はプリセット信号ＰＲ
の論理レベルを示す、第１０列は同期信号８の論理レベ
ルを示す、第１１列乃至第１４列はスクランブル動作に
使用する信号源４の信号Ｇ １ ｅ、 ０２ ｍＧ３
ｍＧ４を示す。第１５列乃至第１８列はマルチプレクサ
１の出力Ａにおけるその順序（第１５列乃至第１８列）
で送られる順序の信号の論理レベルを示す。
基本時間ゼロ（第１列）においてグリセット信号ＰＲは
ｅであり、信号８もまたｅである。
ｅであり、信号８もまたｅである。
ブロック八１〜ム７の出力は論理レベル１である。換言
すれば出力Ａにおいて表Ｈ１から予定される入力ｃ、ｄ
の論理レペ＾゛ｊが与えられる。
すれば出力Ａにおいて表Ｈ１から予定される入力ｃ、ｄ
の論理レペ＾゛ｊが与えられる。
第２および第３のり四ツク／４ルスにおいて（グリセッ
ト信号の論理レベルは１）、同期信号８は再びＢであり
、それ故山カムには引続いて入力ｏ、ｄに与えられた論
理レベルが送られる。したがって３個のクロックツ々ル
スにより出カムにおいてフレーム整列語Ｆ（第２Ｓ図■
２参照〕が形成される。それはよく知られているように
、”１１１１１ｇＨＦＩ！１ｇ８＆”である。
ト信号の論理レベルは１）、同期信号８は再びＢであり
、それ故山カムには引続いて入力ｏ、ｄに与えられた論
理レベルが送られる。したがって３個のクロックツ々ル
スにより出カムにおいてフレーム整列語Ｆ（第２Ｓ図■
２参照〕が形成される。それはよく知られているように
、”１１１１１ｇＨＦＩ！１ｇ８＆”である。
第４のクロックツ臂ルスにおいて同期信号Ｓは“ｌ“で
あり、それによりブロックムｊ、ＡＪ。
あり、それによりブロックムｊ、ＡＪ。
ム１．ム５の４個の出力Ｑ ２ ＊ Ｑ １ ｅ Ｑ
７ ｌＱ５の全てが信号Ｔ Ｊ ｍ Ｔ ２ ＊ Ｔ
Ｊ ＊ Ｔ ４のスクランブルを行なうために使用され
る（表Ｈ２の第１５列乃至第１８列参照）。
７ ｌＱ５の全てが信号Ｔ Ｊ ｍ Ｔ ２ ＊ Ｔ
Ｊ ＊ Ｔ ４のスクランブルを行なうために使用され
る（表Ｈ２の第１５列乃至第１８列参照）。
第２１図に示した装置は前述の欠点ａ）およびｂ）を克
服するのみならずリセットするときに前述のバートコ♂
−７レーム整列語Ｅを発生する利点を有する。他方前記
プリセットスクランブラは信号ＴＪ、τｚ、Ｔ３．Ｔ４
が周期型のものである場合には太き、な欠点を有してお
り、特に！１＝Ｔｘ＝Ｔ１ｘＴ４碍ｌの場合には多重化
された信号（出カムにおける信号）は２１−１の擬似ラ
ンダム順序で再現されず、多少近似的なランダムシーケ
ンスになり非常に好ましくない。そのような場合にはで
きるだけランダムなシーケンスを持つことが必要である
。
服するのみならずリセットするときに前述のバートコ♂
−７レーム整列語Ｅを発生する利点を有する。他方前記
プリセットスクランブラは信号ＴＪ、τｚ、Ｔ３．Ｔ４
が周期型のものである場合には太き、な欠点を有してお
り、特に！１＝Ｔｘ＝Ｔ１ｘＴ４碍ｌの場合には多重化
された信号（出カムにおける信号）は２１−１の擬似ラ
ンダム順序で再現されず、多少近似的なランダムシーケ
ンスになり非常に好ましくない。そのような場合にはで
きるだけランダムなシーケンスを持つことが必要である
。
本発明の主要な目的は、信号Ｔ１ ＃ Ｔ ２ 、Ｔｊ
。
。
Ｔｊが同時に論理レベルＢになった場合においてさえも
２７−１の周期を有する擬似ランダムシーケンスを構成
する多重信号をその出力部に得ることができ、ハードコ
ーー形態でフレーム整列語＠１１１１１ Ｂ １，６８
９９１１５％有するように構成された２進デジツト擬似
ランダムシーケンスを発生させる装置を提供することで
ある。
２７−１の周期を有する擬似ランダムシーケンスを構成
する多重信号をその出力部に得ることができ、ハードコ
ーー形態でフレーム整列語＠１１１１１ Ｂ １，６８
９９１１５％有するように構成された２進デジツト擬似
ランダムシーケンスを発生させる装置を提供することで
ある。
この発明によれば、この目的は、予め定められた周波数
の信号Ｋｉって同期的に駆動され。
の信号Ｋｉって同期的に駆動され。
前記信号の各ノ々ルスに依存する関係する入力の論理レ
ベルを出力に生じ、予定の論理レベルがリセット線を通
じて供給されてその入力に現われると出力に予定の論理
レベルに生じる７個の同様の論理シーケンスのブロック
を具備し、第１、第２．第３．第４．第５．第６のブロ
ックの出力はそれぞれ第２．第３％第４．第６．第６、
篇７のブロックの入力に結合され、第６と！７のブロッ
クの出力は排他的オア回路の対応する入力に結合され、
この排他的オア回路の出力は第１のブロックの入力に結
合されている２道デジツトの擬似ランダムシーケンスを
発生させる装置であって、該装置は４倍の周波数を有す
る２進行号信号を伝送するためラインによる前記信号の
周波数に◆しい周波数を有する２進行号情報を伝送する
４本の別々のラインが結合された論理装置と共同して動
作するものであり。
ベルを出力に生じ、予定の論理レベルがリセット線を通
じて供給されてその入力に現われると出力に予定の論理
レベルに生じる７個の同様の論理シーケンスのブロック
を具備し、第１、第２．第３．第４．第５．第６のブロ
ックの出力はそれぞれ第２．第３％第４．第６．第６、
篇７のブロックの入力に結合され、第６と！７のブロッ
クの出力は排他的オア回路の対応する入力に結合され、
この排他的オア回路の出力は第１のブロックの入力に結
合されている２道デジツトの擬似ランダムシーケンスを
発生させる装置であって、該装置は４倍の周波数を有す
る２進行号信号を伝送するためラインによる前記信号の
周波数に◆しい周波数を有する２進行号情報を伝送する
４本の別々のラインが結合された論理装置と共同して動
作するものであり。
該論理装置は、第１の入力がそれぞれ前記４本のライン
に対応して結合され、第２の入力が同期信号を供給され
る４個の２入力アンド回路と。
に対応して結合され、第２の入力が同期信号を供給され
る４個の２入力アンド回路と。
少なくとも２個の入力を有する第１．第２．第３および
第４の排他的オア回路とを具備し、そのａｌの入力は前
記アンド回路の出力に対応して結合され、その第２の入
力は前記擬似ランダムシーケンス発生装置に結合され、
マルチプレクサは４個の入力を備え、それらは前記第１
、第２、第３．第４の排他的オア回路の出力に対応して
結合され、ｉルチプレクナの出力は伝送線に結合される
如く構成されている擬似ツンメムシーケンス発生装置に
おいて。
第４の排他的オア回路とを具備し、そのａｌの入力は前
記アンド回路の出力に対応して結合され、その第２の入
力は前記擬似ランダムシーケンス発生装置に結合され、
マルチプレクサは４個の入力を備え、それらは前記第１
、第２、第３．第４の排他的オア回路の出力に対応して
結合され、ｉルチプレクナの出力は伝送線に結合される
如く構成されている擬似ツンメムシーケンス発生装置に
おいて。
前記第１．第４．第６のプロッタの出力にそれぞれ結合
された３個の入力と前記第１０排他的オア回路の第２の
入力に結合された出力とを備えた第５の排他的オア回路
と、前記第６のデロツ、りの出力に結合された入力と、
前記第２の排他的オア回路の第２の人力に結合された出
力とを備えた第６の排他的オア回路と、前記第２゜第４
および第５の順次のプロッタの出力にそれぞれ結合され
た３個の入力と前記第３の排他的オア回路の第２の人力
に結合された出力とを備えた第７の排他的オア回路と、
前記第２および第５のブロックの出力にそれぞれ結合さ
れた２個の入力と前記第４の排他的オア回路の［２の人
力に結合された出力とを備えた第８の排他的オア回路と
を具備し、リセット線が前記第４の排他的オア回路の第
３の入力に結合され、さらに第１．第３．第４．第６の
フロックのセット入力ならびに残りの第２、第５のフロ
ックのすセット入力に結合されていることを特徴とする
擬似ランダムシーケンス発生装置によって達成される。
された３個の入力と前記第１０排他的オア回路の第２の
入力に結合された出力とを備えた第５の排他的オア回路
と、前記第６のデロツ、りの出力に結合された入力と、
前記第２の排他的オア回路の第２の人力に結合された出
力とを備えた第６の排他的オア回路と、前記第２゜第４
および第５の順次のプロッタの出力にそれぞれ結合され
た３個の入力と前記第３の排他的オア回路の第２の人力
に結合された出力とを備えた第７の排他的オア回路と、
前記第２および第５のブロックの出力にそれぞれ結合さ
れた２個の入力と前記第４の排他的オア回路の［２の人
力に結合された出力とを備えた第８の排他的オア回路と
を具備し、リセット線が前記第４の排他的オア回路の第
３の入力に結合され、さらに第１．第３．第４．第６の
フロックのセット入力ならびに残りの第２、第５のフロ
ックのすセット入力に結合されていることを特徴とする
擬似ランダムシーケンス発生装置によって達成される。
本発明のさらに特徴とするところは以下の添附図面を参
照にした実施例についての詳細な説明により明らかＫさ
れよう。
照にした実施例についての詳細な説明により明らかＫさ
れよう。
第３図を参照すると論理ブロック１ ｅ ｊ ｅ ４
ｍ２ ＆ ｅ １１ ａ ｍ １ ｌ ｂ ＊ １０
ｅ ６ ｍ ｒ ＊ ８ ｅ ’ ｍ１ｇ、１１．１１
．１９は第２１図に同じ符号で示されたブロックと同一
である。
ｍ２ ＆ ｅ １１ ａ ｍ １ ｌ ｂ ＊ １０
ｅ ６ ｍ ｒ ＊ ８ ｅ ’ ｍ１ｇ、１１．１１
．１９は第２１図に同じ符号で示されたブロックと同一
である。
り竜ット線３０（第３図）は論理シーケンスのブロック
（クロツタ装置］ム１．ムＳ、ム４１ムｅのセット入力
およびブロック五２．ム５のリセット入力に、結合され
ている。
（クロツタ装置］ム１．ムＳ、ム４１ムｅのセット入力
およびブロック五２．ム５のリセット入力に、結合され
ている。
本発明によれば排他的オア回路ｘｉ、Ｉｒｅ
′１１．１９（それぞれ鮪１．第２、第３．第４の排他
的オア回路）と信号源または発振器４との間に４個の排
他的オア回路ｇｏ、ｚｉ、ｚｚ＊２３（それぞれ第５．
第６．第７、第８の排他的オア回路）が配置され、それ
らは第３図に示し後述するように結合されている。
′１１．１９（それぞれ鮪１．第２、第３．第４の排他
的オア回路）と信号源または発振器４との間に４個の排
他的オア回路ｇｏ、ｚｉ、ｚｚ＊２３（それぞれ第５．
第６．第７、第８の排他的オア回路）が配置され、それ
らは第３図に示し後述するように結合されている。
排他的オア回路２０はブロック五１．ム４゜ムロの出力
Ｑ１．Ｑ４＠Ｑ６ｔＩＣ１１４爾された３個の入力を備
え、一方出力は回路１６の第２の入力に結合されている
（回路１６の第１の入力はアンド回路６の出力に結合さ
れている）。
Ｑ１．Ｑ４＠Ｑ６ｔＩＣ１１４爾された３個の入力を備
え、一方出力は回路１６の第２の入力に結合されている
（回路１６の第１の入力はアンド回路６の出力に結合さ
れている）。
排他的オア回路２１は出力Ｑ＃（ブロックムロ）に結合
された入力を有し、その出力は回路１１の第２の入力に
結合されている（回路１１の第１の入力はアンド回路１
の出力に結合されている。） 排他的オア回路２２は出力Ｑ ｊ ｅ Ｑ ４ ａ Ｑ
ｓ（ブロックＡ２．ム４．ム５）Ｋ結合された３個の
入力を備え、その出力は回路１８の第２の入力に結合さ
れている（回路１８の第１の入力はアンド回路８の出力
に結合されている）。
された入力を有し、その出力は回路１１の第２の入力に
結合されている（回路１１の第１の入力はアンド回路１
の出力に結合されている。） 排他的オア回路２２は出力Ｑ ｊ ｅ Ｑ ４ ａ Ｑ
ｓ（ブロックＡ２．ム４．ム５）Ｋ結合された３個の
入力を備え、その出力は回路１８の第２の入力に結合さ
れている（回路１８の第１の入力はアンド回路８の出力
に結合されている）。
排他的オア回路２３は出力Ｑ Ｊ ｅ Ｑ ｘ （ｙμ
ツクム５．ム２）Ｋ結合された２個の入力を備え、その
出力は回路１＃の第２の入力に結合されている（回路１
９の第１の入力はアンド回路りの出力に結合され、第３
の入力はリセット線ＪＯＶｃ結合されている）。
ツクム５．ム２）Ｋ結合された２個の入力を備え、その
出力は回路１＃の第２の入力に結合されている（回路１
９の第１の入力はアンド回路りの出力に結合され、第３
の入力はリセット線ＪＯＶｃ結合されている）。
アンド回路および排他的オア回路に対するブロックム１
〜ム１にそれぞれ関係する表に１゜Ｋｌ、Ｋｊ（第４図
）および上述の論理クロックの特別の相互結合を検討す
れば本発明の装置の動作モードは明らかである。その真
値表は第４図に示されている。
〜ム１にそれぞれ関係する表に１゜Ｋｌ、Ｋｊ（第４図
）および上述の論理クロックの特別の相互結合を検討す
れば本発明の装置の動作モードは明らかである。その真
値表は第４図に示されている。
第４図中の表に４の第１列には周波数分割器ｊｍ（約１
４１ＭＨ！”ｔ’動作）ＫＪＧＪ走ｆされる基本クロツ
タ時間ｔが示されている。第２列にはリセット線３０に
与えられる論理レベルいが示されている。第３列には同
期信号８の論理レベルが示されている。第４列乃至第１
０列には出力Ｑｌ乃至Ｑ１の論理レベルが示されている
。第１１列乃至第１４列には排他的オア回路２０乃至２
３の各市力Ｐ１乃至Ｐ４の論珊レベルが示されている。
４１ＭＨ！”ｔ’動作）ＫＪＧＪ走ｆされる基本クロツ
タ時間ｔが示されている。第２列にはリセット線３０に
与えられる論理レベルいが示されている。第３列には同
期信号８の論理レベルが示されている。第４列乃至第１
０列には出力Ｑｌ乃至Ｑ１の論理レベルが示されている
。第１１列乃至第１４列には排他的オア回路２０乃至２
３の各市力Ｐ１乃至Ｐ４の論珊レベルが示されている。
第１５列乃至第１８列にはマルチプレタ？１０人力ｏ
ｅ ｄ ｅ ｅ ｅ ｆの論理レベルが示されている。
ｅ ｄ ｅ ｅ ｅ ｆの論理レベルが示されている。
クロックの時間ｔ＝Ｂ（表Ｉ４の第１列）において８；
Ｂ、および８／Ｒ＝ｆｆであり、出力ｒ１．ｒｚ、ｒ３
゜Ｐ４は論理レベル１にあり、クロックタイミングのゼ
ロ時間を設定する。この状態では入力ｏ、ｄ、ｅ、ｆは
全て論理レベルｌである。
Ｂ、および８／Ｒ＝ｆｆであり、出力ｒ１．ｒｚ、ｒ３
゜Ｐ４は論理レベル１にあり、クロックタイミングのゼ
ロ時間を設定する。この状態では入力ｏ、ｄ、ｅ、ｆは
全て論理レベルｌである。
さらに詳しく説明すると信号源４ＩＩｃ対して排他的オ
ア回路２０＊ ｊ Ｊ ｍ ！ １ ＊ ２ Ｊを特別
の結合にしたことＫよりクロックタイミングのｔ＝１に
おいて、８−８および８μｍ１てあり。
ア回路２０＊ ｊ Ｊ ｍ ！ １ ＊ ２ Ｊを特別
の結合にしたことＫよりクロックタイミングのｔ＝１に
おいて、８−８および８μｍ１てあり。
各出力Ｐ １ ｅ Ｐ Ｊ ｅ Ｐ Ｊ ＊ Ｐ ４は
論理レベルは“ＩＢ１θ”であり、この論理レベルは対
応して人力ｏ、ｄ、ｅ、ｆ）（与、走られる。
論理レベルは“ＩＢ１θ”であり、この論理レベルは対
応して人力ｏ、ｄ、ｅ、ｆ）（与、走られる。
クロックタイミングのｔ−２においてはＢは再びＢであ
り、 ８／ＩＬは論理レベル１となる。信−” ・ １ 号源４に対する前述のような徘−的オア回路ｘｏ
、ｚ１＊ｚｚｍｚｘｏ特別の結合によって出力ＰＩ 、
Ｐｊ、ＰＪｅＰ４はそｔＬぞれｌ１ｋｌｌレベルＨ１ｌ
！１１となる。一方入力６ ＃ ｄ Ｉ ” ＃ ｆは
論理レベルＢＲＩＭにされる。入力番における第４Ｄｅ
ツトは出力Ｐ４の論理レベルｌと一致しないことに注意
すべきである。これは排他的オア回路１ｇの第２の入力
においてリセット線ＳＯの論理レベル１が供給されるか
らである。
り、 ８／ＩＬは論理レベル１となる。信−” ・ １ 号源４に対する前述のような徘−的オア回路ｘｏ
、ｚ１＊ｚｚｍｚｘｏ特別の結合によって出力ＰＩ 、
Ｐｊ、ＰＪｅＰ４はそｔＬぞれｌ１ｋｌｌレベルＨ１ｌ
！１１となる。一方入力６ ＃ ｄ Ｉ ” ＃ ｆは
論理レベルＢＲＩＭにされる。入力番における第４Ｄｅ
ツトは出力Ｐ４の論理レベルｌと一致しないことに注意
すべきである。これは排他的オア回路１ｇの第２の入力
においてリセット線ＳＯの論理レベル１が供給されるか
らである。
上述のＶットの３つのシーケンスはマルチプレクサの出
力ＡＩＩＩＪＭイて１１１１１１１１１１１１１１ＥＩ
Ｂとしてよく知られている７レ一ム整列語を構成する。
力ＡＩＩＩＪＭイて１１１１１１１１１１１１１１ＥＩ
Ｂとしてよく知られている７レ一ム整列語を構成する。
時間ｔ−２における論理レベル８／ＩＬ ＝ ｌはクロ
ックタイミングの＄＝３において出力Ｑｌ乃至Ｑ１にお
ける論理レベルの予め定められた組み合せ（表に４の第
４行参照）を画定し、それは８７１−８および８＝１で
あることと同期して信号Ｔ１ ｅ Ｔ Ｊ ＃ Ｔ ｊ
＊ Ｔ ４ Ｋ ツいてｒ）ｘタランデル動作を開始
する（表監４の第４行くおける。ｏｄｅ。、ｆ参照、：
ｉ 」”、ｉ 本発明による技術的なアプローチを要約することにより
（排他的オア回路Ｊ ＃ ｅ ｊ １ ｍ Ｊ ｊ ｙ
２Ｓを設けそれらと順次のブロックムト・・ム１の出力
との特別の接続を行なうこと）テｘｔｚＴｚ＝Ｔｊ＝Ｔ
４＝Ｈの存在において周期２１−１の擬似ランダムシー
ケンスから成り、約５６５ ′ｗ１ｘの周波数を有する
多重化された信号（マルチプレクサ１の出カムにおける
信号）を得ることが可能である。
ックタイミングの＄＝３において出力Ｑｌ乃至Ｑ１にお
ける論理レベルの予め定められた組み合せ（表に４の第
４行参照）を画定し、それは８７１−８および８＝１で
あることと同期して信号Ｔ１ ｅ Ｔ Ｊ ＃ Ｔ ｊ
＊ Ｔ ４ Ｋ ツいてｒ）ｘタランデル動作を開始
する（表監４の第４行くおける。ｏｄｅ。、ｆ参照、：
ｉ 」”、ｉ 本発明による技術的なアプローチを要約することにより
（排他的オア回路Ｊ ＃ ｅ ｊ １ ｍ Ｊ ｊ ｙ
２Ｓを設けそれらと順次のブロックムト・・ム１の出力
との特別の接続を行なうこと）テｘｔｚＴｚ＝Ｔｊ＝Ｔ
４＝Ｈの存在において周期２１−１の擬似ランダムシー
ケンスから成り、約５６５ ′ｗ１ｘの周波数を有する
多重化された信号（マルチプレクサ１の出カムにおける
信号）を得ることが可能である。
最後に、リセット線ＳＯの排他的オア回路１９の入力へ
の結合はその同じ線をブロックムト・・ム１のセット・
リセット人力に結合することと共にノ１−トコピー形態
の７レ一ム整列語を得ることを可能にする。
の結合はその同じ線をブロックムト・・ム１のセット・
リセット人力に結合することと共にノ１−トコピー形態
の７レ一ム整列語を得ることを可能にする。
以上本発明を好ましい実施例について説明したが、これ
らの説明は単なる例示であって１本発明はこれらの実施
例に限、定されるべきものではなく、前述のブロックや
論理回路は特許請求の範囲に記載された本発明の技術的
範囲を逸脱することなく、同じ機能を行なう対応する他
の装置によって置換することが可能である。
らの説明は単なる例示であって１本発明はこれらの実施
例に限、定されるべきものではなく、前述のブロックや
論理回路は特許請求の範囲に記載された本発明の技術的
範囲を逸脱することなく、同じ機能を行なう対応する他
の装置によって置換することが可能である。
第１図は２過デジツトの擬似ランダムシーケンスを発生
させる従来の装置のブロック図、第２ａ図は別の従来の
装置のブロック図、第２ｂ図は第２ａ図の装置の動作説
明図、第３図は本発明のｌ実施例のブロック図、第４図
は第３図の装置の動作説明図である。 １…マルチグレクサ、２・・・クロック、２＆・・・周
波数分割器、３・・・スクランブラ、４・・・スクラン
ブラ ｇ ＊ ｙ ｅ ｓ ｅ ９・・・アンド回路、
１１８９１１ｂ・・−７リツプ・７０ッグ、１６，１１
．１８０１９ 、 ｊ ＃ 、 ｆｆ １ 、 ｊ ｆ
ｆｉ 、 ｊ ａ ・・・排他的オア回路、ム１．ムｚ
、 Ａ ｓ ｅ Ａ ４ ｅム５．ムＣ，ムト・・ク
ロック装置。 出−人代理人 弁理士 鈴 江 武 彦１、事件の表
示 特馳昭５８−５７８５号 発生装置 ３、補正をする者 事件との関係 特許出動人 インターナショナル・スダングード− エレクトリ゛ソゲ暢コーポレイション ４、代理人 ５、補正命令の日付 昭和５８年４月２６日 １６、補正の対象
させる従来の装置のブロック図、第２ａ図は別の従来の
装置のブロック図、第２ｂ図は第２ａ図の装置の動作説
明図、第３図は本発明のｌ実施例のブロック図、第４図
は第３図の装置の動作説明図である。 １…マルチグレクサ、２・・・クロック、２＆・・・周
波数分割器、３・・・スクランブラ、４・・・スクラン
ブラ ｇ ＊ ｙ ｅ ｓ ｅ ９・・・アンド回路、
１１８９１１ｂ・・−７リツプ・７０ッグ、１６，１１
．１８０１９ 、 ｊ ＃ 、 ｆｆ １ 、 ｊ ｆ
ｆｉ 、 ｊ ａ ・・・排他的オア回路、ム１．ムｚ
、 Ａ ｓ ｅ Ａ ４ ｅム５．ムＣ，ムト・・ク
ロック装置。 出−人代理人 弁理士 鈴 江 武 彦１、事件の表
示 特馳昭５８−５７８５号 発生装置 ３、補正をする者 事件との関係 特許出動人 インターナショナル・スダングード− エレクトリ゛ソゲ暢コーポレイション ４、代理人 ５、補正命令の日付 昭和５８年４月２６日 １６、補正の対象
Claims (1)
- 【特許請求の範囲】 予め定められた周波数の信号によって同期的に鉢動され
、前記信号の各パルスに依存する関係する人力の論理レ
ベルを出力に生じ、予定の論理レベルがリセット線を通
じて供給されてその入力に現われると出力に予定の論理
レベルに生じる７個の同様の論理シーケンスのブロック
を具備し％第１．第２．第３、第４．第５、第６のブロ
ックの出力はそれぞれ第２、第３．第４、第５．第６．
第７のブロックの入力に結合され、第６と第７のブロッ
クの出力は排他的オア回路の対応する人力に結合され、
この排他的オア回路の出力は第１のブロックの入力に結
合されている２進デジツトの擬似ランダムシーケンスを
発生させる装置であって、該装置は４倍の周波数を有す
る２進行号信号を伝送するためラインによる前記信号の
周波数に等しい周波数を有する２進行号情報を伝送する
４本の別々のラインが結合された論理装置と共同して動
作するものであり、該論理装置は、第１の入力がそれぞ
れ前記４本のラインに対応して結合され。 第２の人力が同期信号を供給される４個の２人力アンド
回路と、少なくとも２個の入力を有する第１．第２．第
３および第４の排他的オア回路とを具備し、その第１の
入力は前記アンド回路の出力に対応して結合され、その
第２の入力は前記擬似ランダムシーケンス発生装置に結
合され、マルチブレフサは４個の入力を備え、それらは
前記第１、第２、第３、＄４の排他的オア回路の出力に
対応して結合され、マルチブレフサの出力は伝送線に結
合される如く構成されている擬似ランダムシーケンス発
生装置において。 前記謝１．第４．第６のブロックの出力にそれぞれ結合
された３個の入力と前記第１の排他゛的オア回路の第２
の入力に結合された出力とを備えた第５の排他的オア回
路と、前記第６のブロックの出力に結合された入力と前
記第２の排他的オア回路の第２の入力に結合された出力
とを備えた第６の排他的オア回路と、前記第２゜第４お
よび鯖５の順次のブロックの出力にそれぞれ結合された
３個の入力と前記第３の排他的オア回路の第２の入力に
結合された出力とを備えた第７の排他的オア回路と、前
記第２および第５のクロックの出力にそれぞれ結合され
た２個の入力と前記第４の排他的オア回路の第２の入力
に結合された出力とを備えた第８の排他的オア回路とを
具備し、リセット線が前記第４の排他的オア回路の第３
の入力に結合され、さらに第１．第３、第４．第６のク
ロックのセット入力ならびに残りの第２、第５のブロッ
クのリセット入力に結合されていることを特徴とする″
） １ 擬似ランダムシーケンス′発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT19147/82A IT1153414B (it) | 1982-01-15 | 1982-01-15 | Dispositivo per la generazione di sequenze pseudo casuali di cifre binarie |
| IT19147-A/82 | 1982-01-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170144A true JPS58170144A (ja) | 1983-10-06 |
| JPH0220021B2 JPH0220021B2 (ja) | 1990-05-07 |
Family
ID=11155254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58005785A Granted JPS58170144A (ja) | 1982-01-15 | 1983-01-17 | ２進デジツト擬似ランダムシ−ケンス発生装置 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS58170144A (ja) |
| AU (1) | AU557654B2 (ja) |
| CH (1) | CH660102A5 (ja) |
| ES (1) | ES8402437A1 (ja) |
| FR (1) | FR2520136B1 (ja) |
| GB (1) | GB2117149B (ja) |
| IT (1) | IT1153414B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008000786A (ja) * | 2006-06-22 | 2008-01-10 | Sumitomo Heavy Industries Techno-Fort Co Ltd | 熱間鍛造プレスおよびその鍛造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2563392B1 (fr) * | 1984-04-19 | 1986-06-06 | Loire Electronique | Generateur pseudo-aleatoire |
| DE3840857A1 (de) * | 1988-12-03 | 1990-06-07 | Hella Kg Hueck & Co | Einrichtung zur fernsteuerung von sicherungseinrichtungen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1517274A (en) * | 1975-07-01 | 1978-07-12 | British Broadcasting Corp | Random event generators |
| DE3010969A1 (de) * | 1980-03-21 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Pcm-system mit sendeseitigem verwuerfler und empfangsseitigem entwuerfler |
-
1982
- 1982-01-15 IT IT19147/82A patent/IT1153414B/it active
- 1982-12-15 AU AU91547/82A patent/AU557654B2/en not_active Ceased
-
1983
- 1983-01-13 CH CH171/83A patent/CH660102A5/de not_active IP Right Cessation
- 1983-01-15 GB GB08301090A patent/GB2117149B/en not_active Expired
- 1983-01-15 ES ES519024A patent/ES8402437A1/es not_active Expired
- 1983-01-17 FR FR838300624A patent/FR2520136B1/fr not_active Expired - Lifetime
- 1983-01-17 JP JP58005785A patent/JPS58170144A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008000786A (ja) * | 2006-06-22 | 2008-01-10 | Sumitomo Heavy Industries Techno-Fort Co Ltd | 熱間鍛造プレスおよびその鍛造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2520136B1 (fr) | 1990-09-14 |
| GB2117149A (en) | 1983-10-05 |
| ES519024A0 (es) | 1984-02-16 |
| ES8402437A1 (es) | 1984-02-16 |
| GB8301090D0 (en) | 1983-02-16 |
| CH660102A5 (de) | 1987-03-13 |
| JPH0220021B2 (ja) | 1990-05-07 |
| AU9154782A (en) | 1983-07-21 |
| FR2520136A1 (fr) | 1983-07-22 |
| AU557654B2 (en) | 1987-01-08 |
| IT8219147A0 (it) | 1982-01-15 |
| IT1153414B (it) | 1987-01-14 |
| GB2117149B (en) | 1985-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531022A (en) | Device for generating binary digit pseudo-random sequences | |
| US3896387A (en) | Fractional frequency dividers | |
| JPS63503412A (ja) | 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置 | |
| ATE6186T1 (de) | Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen. | |
| JPS58170144A (ja) | ２進デジツト擬似ランダムシ−ケンス発生装置 | |
| US3986333A (en) | Electronic digital clock | |
| JPS59123341A (ja) | 繰返し順序デ−タ伝送装置 | |
| SU841091A1 (ru) | Устройство дл формировани многопозиционныхбиОРТОгОНАльНыХ шуМОпОдОбНыХСигНАлОВ | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPH0129444B2 (ja) | ||
| SU734870A1 (ru) | Устройство дл формировани импульсных кодов псевдослучайных последовательностей | |
| SU1372601A2 (ru) | Устройство дл формировани многопозиционных биортогональных шумоподобных сигналов | |
| SU856010A1 (ru) | Устройство дл фазировани синхронных источников импульсов | |
| US4180793A (en) | PSK pulse synthesizer | |
| SU555553A2 (ru) | Цифровое устройство слежени за задержкой | |
| RU1798776C (ru) | Устройство дл ввода информации | |
| SU932644A1 (ru) | Устройство дл синхронизации генераторов псевдослучайной последовательности | |
| SU640438A1 (ru) | Устройство синхронизации цифровых сигналов | |
| SU1531080A1 (ru) | Генератор кодовых последовательностей импульсов | |
| JPS592219B2 (ja) | 秘匿通信装置 | |
| SU981980A1 (ru) | Устройство дл синхронизации цифровой системы | |
| SU907871A1 (ru) | Система адресного вызова с позиционным кодированием | |
| SU860041A1 (ru) | Генератор случайных чисел | |
| SU1566334A1 (ru) | Генератор систем действительных базисных функций Аристова | |
| SU873440A1 (ru) | Устройство синхронизации |