CH647626A5 - Digitale verzoegerungsschaltung. - Google Patents

Description

Die Erfindung bezieht sich auf einen digitalen Schaltkreis zur taktweisen zeitlichen Verzögerung der Wirkung logischer Signale.

Verzögerungsschaltungen oder Zeitgeberschaltungen, welche den Ausgangszustand nach einem vorbestimmten Zeitintervall nach dem Unterbrechen der Eingangssignale ändern, werden in diversen Regelkreisen verwendet.

Aus dem Patentdokument JP-U 53-163 053 ist eine Schaltung bekannt, die dazu bestimmt ist, das Prellen beim Ein- oder Ausschalten von mechanischen Kontakten zu vermeiden. Die Schaltung ist mit einem mehrstelligen Schieberegister versehen und erzeugt mit Hilfe dieses Schieberegisters ein Schaltsignal, das kein Prellrauschen aufweist. Das aus diesem Patentdokument bekannte Schieberegister dient der Vermeidung vom Prellrauschen und kann keine vom Takt gesteuerte zeitliche Verzögerung der Wirkung logischer Signale bewerkstelligen.

Aus dem Patentdokument JP-U 48-49 919 ist eine Schaltung zum Formen eines Tastensignals bekannt. Diese Schaltung weist ein zweistelliges Schieberegister auf, dem das Tastensignal, das invertierte Tastensignal und ein Taktsignal zugeführt werden. Das aus diesem Patentdokument bekannte Schieberegister kann ein Schaltsignal erzeugen, das frei von Rauschen ist, es kann jedoch keine vom Takt gesteuerte zeitliche Verzögerung der Wirkung logischer Signale bewerkstelligen.

Aus dem Patentdokument JP-Yl 52-2349 ist eine Schaltung bekannt, die als Schnittstelle eines Eingangssignals dient und ein Signal vom Rauschen mittels einer Synchronisation des Signals mit einem Takt unterscheiden kann. Die Schaltung weist zwei bistabile Multivibratoren auf und kann das Signal aus einer Kette von Signalen und aus dem Rauschen herausholen, sie kann jedoch keine zeitliche Verzögerung der Wirkung logischer Signale bewerkstelligen.

Aus dem Patentdokument JP-Bl 51-33 392 ist ein Impulsgenerator bekannt, der Impulse zum Lesen und Schreiben in einem Speicher erzeugt. Dieser Impulsgenerator weist zwei bistabile Multivibratoren auf, denen ein Prellrauschen enthaltendes Tastensignal zugeführt wird, und er gibt ein einzelnes Signal von vorbestimmter Pulsbreite ab. Dieser Impulsgenerator kann keine zeitliche Verzögerung der Wirkung logischer Signale bewerkstelligen.

Aus dem Patentdokument JP-Bl 44-5461 ist ein Verfahren zum selbsttätigen Zurückstellen eines Zählers bekannt, bei welchem die Erzeugung eines Rückstellsignals in einer Schaltung durch das Einschalten der Stromversorgung gestartet und der Zähler vom Ausgangssignal der genannten Schaltung zurückgestellt wird. Über die Zeitverzögerung'ist in diesem Patentdokument keine Angabe zu finden.

Aus dem Patentdokument JP-Bl 51-16 082 ist ein Hochfrequenzteil eines Empfängers bekannt, der selbsttätig die stumme Abstimmung oder automatische Frequenzsteuerung steuert, und zwar mittels eines statischen elektrischen Feldes, das vom menschlichen Körper nach dem Berühren einer vorbestimmten Stelle der Skalenscheibe für den Kanalempfang erzeugt wird. Über eine Zeitverzögerung ist in diesem Patentdokument keine Angabe zu finden.

Aus dem Patentdokument JP-A 50-81 412 ist eine Detektorschaltung bekannt, die in einem Empfänger des frequenzsynthetisierenden Typs mit Sicherheit ein Auslösesignal zum richtigen Anzeigen der Empfangseinstellung detektieren kann. Über eine Zeitverzögerung ist in diesem Patentdokument keine Angabe zu finden.

Aus dem Patentdokument JP-A 48-60 511 ist ein Empfänger des frequenzsynthetisierenden Typs bekannt, der einen Sender selektiert, indem er der Schwingungsfrequenz eines lokalen Oszillators mittels eines Ausgangssignals eines Referenzoszillators einen vorbestimmten Wert gibt-. Der Empfänger ist gekennzeichnet durch einen Speicher zum Aufbewahren einer Information über eine Senderwahl zum Empfang einer vorbestimmten Frequenz. Der Empfänger umfasst eine aus einem monostabilen Multivibrator bestehende Verzögerungsschaltung, die jedoch im zitierten Patentdokument nur als Blockschema dargestellt und nicht näher beschrieben ist. Ein Hinweis auf eine taktweise zeitliche Verzögerung der Wirkung logischer Signale ist im zitierten Patentdokument nicht zu finden.

Als typisches Beispiel einer Verzögerungsschaltung der eingangs genannten Art wird der in Fig. 1 abgebildete, integrierend wirkende Schaltkreis angegeben. Er umfast einen Widerstand 12 und einen Kondensator 14. Wird über den Eingang 10 ein Pulszug gleicher Polarität eingegeben, werden die einzelnen Pulse durch die integrierende Wirkung des Widerstandes 12 vom Kondensator 14 zu einer Signalform ähnlich wie das mit 24 bezeichnete Signal geglättet. Das Signal 24 wird in einem nachfolgenden Verstärker 18, beispielsweise in einem Schmitt-Trigger, aufbereitet, wobei die rechteckige. Signalform 26 am Ausgang 20 erscheint (Fig. 2). Wenn nun das Ausgangssignal im logisch H Zustand ist, während der Eingangspulszug 22 eintrifft und dann nach der Zeit At auf einen logisch L Zustand ändert, nachdem kein Eingangssignal mehr vorliegt, kann ein logisches Gatter nach Ablauf dieser Zeitverzögerung At nach Unterbrechung des Eingangssignals geöffnet oder geschlossen werden.

Ist es beispielsweise vorgesehen, solch einen Verzögerungskreis als integrierte Schaltung auszulegen und herzustellen, so ist das Festlegen einer Zeitkonstante mit Schwierigkeiten verbunden, sobald die Verzögerungszeiten in der Grös-senordnung von Millisekunden oder mehr liegen, da die kapazitiven Werte in einem integrierten Schaltkreis schon bei einigen pF limitiert sind.

Die vorliegende Erfindung soll diese Nachteile beseitigen und stellt sich die Aufgabe, einen Verzögerungskreis zu schaffen, der genügend grosse Verzögerungszeiten erlaubt, auch wenn er in einer integrierten Schaltung ausgelegt ist.

Eine weitere Aufgabe der Erfindung ist es, einen Verzögerungskreis zu schaffen, der es erlaubt, die Verzögerungszeiten in digitaler Weise zu verändern, bzw. einzustellen.

Diese Aufgaben werden durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Der Verzögerungskreis gemäss der vorliegenden Erfindung ist zusammengesetzt aus einem RS-Flipflop, einem Zeitgeber, welcher während das Eingangssignal am Eingang anliegt im Reset-Zustand verharrt und gestartet wird zum

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3

647 626

Zählen von Taktsignalen, nachdem das Eingangssignal unterbrochen wird. Das RS-Flipflop wird durch den Zählerausgang, der nach einer bestimmten Zählzeit ein Signal abgibt, das der gewünschten Verzögerungszeit entspricht, geschaltet. Dieses verzögerte Signal wird dann zur Schaltung eines logischen Gatters verwendet. Da solch ein Verzögerungskreis keine den Verzögerungszeiten entsprechende Kondensatoren grosser Kapazität benötigt, kann er leicht in eine integrierte Schaltung einbezogen werden und die Verzögerungszeit kann nach Wunsch eingestellt werden, indem der Zählwert des Zählers entsprechend verändert wird.

Die vorliegende Erfindung wird nun unter Bezug auf die Zeichnungen nachfolgend beschrieben.

Fig. 1 zeigt eine allgemein bekannte Verzögerungsschaltung,

Fig. 2 zeigt auf Fig. 1 bezogene Signalfolgen,

Fig. 3 zeigt eine Schaltungsausführung der Erfindung,

Fig. 4 zeigt ein Blockdiagramm einer Anwendung der vorliegenden Erfindung und

Fig. 5 und 6 zeigen Signaldiagramme des Funktionsablaufes der in Fig. 3 gezeigten Schaltung.

Wie in Fig. 3 gezeigt, empfängt ein NOR-Gatter 30 die Signale Xo, Yo, ein Flipflop 32 erhält über die Leitung 42 auf dem mit CP) bezeichneten Eingang ein Taktsignal Bo und der Ausgang Qi ist mit dem Eingang Cp, des Flipflop 34 zusammengeschaltet; diese Schaltung stellt einen Zähler dar. Dieser Zähler gibt seine Signale von Q2 auf den S-Eingang eines RS-Flipflops 36, dessen Ausgang Q3 über die Leitung 44 auf den einen Eingang eines UND-Gatters 38 führt. Der andere Eingang des Gatters 38 erhält über die Leitung 46 ein Signal Sd, dessen Bedeutung später ausgeführt wird und der Ausgang führt über die Leitung 48 auf einen in Fig. 4 dargestellten Multiplexer 62. Der Ausgang des NOR-Gatters 30 ist über die Leitung 40 mit den Reset-Eingängen R der Flipflops 32, 34, 36 verbunden.

Der erfindungsgemässe Verzögerungskreis in der vorliegenden Ausführung wird vorzugsweise in einem Autoradioempfänger mit elektronischem Suchlauf verwendet. Beim Radiohören mit automatischem Sendersuchlauf können verschiedene Mittel zum Suchen und Einstellen eines gewünschten Senders angewendet werden. So beispielsweise eine digitale Speichervorrichtung zur Vorwahl von Sendestationen, wobei die Sendefrequenz einer gegebenen Anzahl von Sendestationen gespeichert werden, oder eine elektronische Schaltung, die das gesamte Frequenzband automatisch nach Sendern absucht oder ein manuell betätigtes Suchsystem, bei dem beispielsweise während der Dauer einer Drucktastenbedienung das Frequenzband nach Sendern abgesucht wird, wobei bei Loslassen der Taste der Suchlauf unterbrochen wird. Es sei auch auf einige weitere Möglichkeiten, die in den japanischen Patentschriften Nr. JA-PS 39 648/1976, 40 024/1976, 129 831/1976 des Anmelders beschrieben sind, hingewiesen. Wird nun die Erfindung auf eine digitale Speichervorrichtung angewendet, beispielsweise mit der Ausführung nach Fig. 3, so wird die Frequenz des Lokaloszillators (Eingangsschwingkreis) im Abstimmteil 50 (siehe Fig. 4) eines Radioempfängers mittels eines Dezimalzählers 52 auf 1:10 herabgeteilt, um pro 104 Schwingungen einen Puls bei AM (Mittelwellenband) und pro 105 Schwingungen einem Puls bei FM (UKW) zu erhalten. Die Pulse werden im Zähler 54, in welchem eine vorgewählte Zahl gespeichert ist, gezählt, um einen binären Code, hier mit P2 bezeichnet, zu erhalten. Dieser Code beginnt beispielsweise mit 000 ... 0 am Anfang beider Sendebänder AM und FM und nimt bei AM in Schritten von 30 kHz und bei FM in Schritten von 400 kHz jeweils um 1 zu. Da die Frequenzen für jede der Sendestationen in Schritte von 10 kHz bei AM und 100 kHz bei FM aufgelöst sind und diese einzelnen Stationen üblicherweise sauber voneinander getrennt sind, ist es normalerweise möglich, die Frequenzen für jede Sendestation durch einen der Pi-Codes auszudrücken. Diese P2-Codes werden in einen Speicher 58, beispielsweise ein ROM kopiert und als P3-Codes dargestellt, von denen jeder einer Sendestation entspricht. Ein einem gewünschten Sender entsprechender P3-Code wird ausgelesen und in den Vergleicher 56 gebracht. Während der Suchoperation vergleicht der Vergleicher 56 die P2-Codes mit dem P3-Code und teilt das Ergebnis einem Ausgangskontrollkreis 60 mit, dessen Ausgänge Xo, Yo die Suchrichtung auf dem Frequenzband derart bestimmen, dass wenn P2 < P3 in Richtung zunehmender Frequenz und wenn P2 > P3 in Richtung abnehmender Frequenz gesucht wird. Die Signale werden dem Multiplexer 62 eingegeben, welcher aus mehreren Kanalwählmoden einen auswählt und die Signale auf eine Spannungsspeichereinheit 64 geben, um eine graduelle Zu-oder Abnahme der Ausgangsspannung Vo zu erreichen.

Die Spannungsspeichereinheit 64 besteht im wesentlichen aus einem Integrator, welcher positive oder negative Eingangsspannungen aufintegriert, um eine graduell zu- oder abnehmende Ausgansspannung zu erzeugen und stationär sowie über eine längere Zeitdauer stabil bleibt, wenn die Eingangsspannung 0 ist. Die Ausgangsspannung Vo steuert ein, hier nicht dargestelltes Reaktanzelement, beispielsweise eine Kapazitätsdiode im Abstimmteil 52 an, wobei der Blindwert zu- oder abnimmt, entsprechend der einfallenden Sendefrequenz. Sobald die empfangene Frequenz mit der abgespeicherten Frequenz des gewünschten Senders übereinstimmt, d.h. P2 = P3 gegeben ist, bzw. beide Signale Xo, Yo sind auf logisch L und dadurch die Spannung Vo sich nicht mehr verändert, also stationär und stabil bleibt, so geht der Empfänger auf Empfang dieses Senders über.

Damit ist die digitale Senderwahl fertig durchgeführt und die Ausgangsspannung eines hier nicht dargestellten AFC-Kreises wird über den Multiplexer 62 auf die variable Kapazitätsdiode geführt, um den Empfänger automatisch abzustimmen und einen optimalen Empfang aufrechtszuerhalten. Es ist erwünscht, dass zwischen der digitalen Senderwahl und dem Einsetzen der automatischen Scharfabstimmung oder .einer anderen Senderwahl, eine Zeitverzögerung wirksam wird. Dafür ist der in Fig. 1 dargestellte Verzögerungskreis vorgesehen.

Die Funktion des in Fig. 3 dargestellten Schaltkreises soll nun unter Bezugnahme auf die Signaldiagramme der Fig. 5 und 6 erklärt werden. Auf den Eingang CPi des Flipflops 32 werden die Taktimpulse Bo gegeben, das Bo-Signal ist ein «B»-Ausgangssignal aus einem Dezimalzähler, wie beispielsweise der Dezimalzähler 52 in Fig. 4 und mit einer Signalform wie in Fig. 5 abgebildet. Das Signal (S) in Fig. 5 ist ein Eingangssignal für den Zähler 52; (A), (B), (C), (D) sind Ausgangssignale des Zählers an je einem Ausgang jeder Zählstufe, wobei (A) bis (D) den Werten 2°, 2', 22, 21 entspricht. Das Signal Bo gelangt nun auf den aus den Flipflops 32,34 gebildeten (zweistufigen) Zähler, derweil verbleibt der Ausgang des NOR-Gatters 30 auf logisch L solange das eine oder das andere Eingangssignal Xo, Yo auf logisch H steht. Dieses vom NOR-Gatter abgegebene logische L wird über die Leitung 40 auf die Reset-Eingänge geführt, dabei bleiben die Zählstufen 32,34 zurückgesetzt und der Zähler ist gesperrt. Wird das logische L des NOR-Gatters 30 gleichzeitig an den Reset-Eingang des Flipflops 36 geführt, um es zurückzusetzen, so zeigt dessen Ausgang Q ein logisches H, wie in Fig. 6 (Q3) zu sehen ist, welches über die Leitung 44 auf den Eingang des AND-Gatters 38 geführt wird. Wenn das Signal Sd, welches während der digitalen Senderwahl auf logisch H steht, auf den andern Eingang des UND-Gatters 38 geführt wird, wechselt das Ausgangssignal des Gatters 38 auf logisch H, welches auf dem Eingang des Multiplexers 62 geführt

5

10

15

20

25

30

35

40

45

50

55

60

65

647 626

4

wird, um die Kanalwahl auf den digitalen Suchlaufmodus zu schalten.

Die Signale Xo, Yo stehen alternierend und abwechselnd voneinander auf logisch H oder L derart, dass sie zusammen ein Rechtecksignal, wie in Fig. 6 mit (Xo + Yo) bezeichnet, bilden, wobei Xo + Yo ein höheres Tastverhältnis aufweist, je grösser die Differenz zwischen der empfangenen Frequenz und der gespeicherten Frequenz ist und ein kleineres Tastverhältnis, wenn die empfangene und gespeicherte Frequenz weniger voneinander abweichen. Solch eine Signalform wird mit dem Ziel herbeigeführt, die Sender- oder Kanalwählgeschwindigkeit in Abhängigkeit vom Grad der Abweichung beim Abstimmen zu steuern, auch um die nötige Zeit für die Signalmessung und die Zählung zur Verfügung zu haben. Dieser Vorgang wird im Schaltkreis 60, einer Art Ausgangsüberwachung, in Fig. 4 ausgeführt. Weil die Flipflops 32,34 nach dem Setzen wiederholt zurückgesetzt werden, sind sie zur Zeit des Eingangs des Taktsignals Bo sicher zurückgesetzt und der Q-Ausgang beim Flipflop 32 bzw. Q-Ausgang beim Flipflop 34 verharren auf logisch L bzw. logisch H während der Anwesenheit der Signale Xo, Yo, wie in Fig. 6 (Qi) und (Q2) zu sehen ist.

Wenn dann beide Signale Xo, Yo bei der Beziehung P2 = P3 und zurZeit ti auf logisch L gehen, wechselt der Ausgang des NOR-Gatters 30 auf logisch H wie in Fig. 6 (Xo + Yo) gezeigt,

um die Flipflops 32,34 Reset-Eingänge zu setzen. Damit beginnen die Zähler 32, 34 die Taktsignale Bo zu zählen, indem der Qi-Ausgang des Flipflops 32 auf logisch H wechselt, sobald der erste Taktimpuls am Eingang ansteht und wieder s auf logisch L zurückgeht, wenn der nächste Taktimpuls ankommt; die Ausgänge Q2, Q3 der Flipflops 34,36 wechseln auf logisch L, um den Ausgang des UND-Gatters ebenfalls auf logisch L zu bringen. Damit ist die digitale Senderwahl, nachdem die beiden Signale Xo, Yo auf logisch L gewechselt 1« haben, während zwei Taktzeiten unterbrochen, hier beispielsweise um At= 10 ms. Damit ist die digitale Sendersuche nach dem Wechsel der beiden Signale Xo, Yo auf logisch Lund vor dem Einsetzen des automatisch abgestimmten Empfangs um zwei Taktzeiten, hier beispielsweise um At= 10 ms, unterbro-15 chen, bzw. zeitlich voneinander getrennt.

Selbstverständlich können auch grössere Verzögerungszeiten realisiert werden, indem die Zahl der Zählstufen 32,34 entsprechend erhöht wird; die Verzögerung beträgt soviele Taktimpulse wie benötigt werden vom Setzen des Zählers bis 20 zum Zeitpunkt, in dem das Signal am Ausgang des Zählers erscheint.

Gemäss dieser Erfindung ist damit eine digitale Verzögerungsschaltung ohne Anwendung von Kondensatoren grosser Kapazität beschrieben, die sich besonders zur Herstellung als 25 integrierte Schaltung eignet.

G

3 Blatt Zeichnungen

Claims (2)

647 626 PATENTANSPRÜCHE

1. Digitaler Schaltkreis zur taktweisen zeitlichen Verzögerung der Wirkung logischer Signale, gekennzeichnet durch die Zusammenschaltung eines Zählers mit mindestens zwei Zählstufen und eine dem Zähler nachgeschaltete bistabile Kippschaltung und eines, mit logischen Signalen ansteuerbaren, auf Zähler und Kippschaltung wirkenden Rücksetzstromkreises und eines der Kippschaltung nachgeschalteten logischen Ausgangsnetzwerkes.

2. Digitaler Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass der Zähler aus einer Mehrzahl von in Kaskade geschalteten Flipflop-Schaltkreisen (32, 34) besteht, und dass die bistabile Kippschaltung ein RS-Flipflop (36) ist, und dass der Rücksetzstromkreis durch ein NOR-Gatter (30), zur Aufnahme eines Signals für ansteigende und eines Signals für abfallende Frequenzen gebildet wird, und dass als der Kippschaltung nachgeschaltetes logisches Netzwerk ein (JND-Gatter (38) verwendet wird.