BRPI1105202A2 - mÉtodo de fabricaÇço de um pacote de disposito semicondutor e pacote de dispositivo semicondutor - Google Patents

mÉtodo de fabricaÇço de um pacote de disposito semicondutor e pacote de dispositivo semicondutor Download PDF

Info

Publication number
BRPI1105202A2
BRPI1105202A2 BRPI1105202-3A BRPI1105202A BRPI1105202A2 BR PI1105202 A2 BRPI1105202 A2 BR PI1105202A2 BR PI1105202 A BRPI1105202 A BR PI1105202A BR PI1105202 A2 BRPI1105202 A2 BR PI1105202A2
Authority
BR
Brazil
Prior art keywords
layer
metal layer
pathways
interconnect
semiconductor device
Prior art date
Application number
BRPI1105202-3A
Other languages
English (en)
Inventor
Paul Alan Mcconnelee
Arun Virupaksha Gowda
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of BRPI1105202A2 publication Critical patent/BRPI1105202A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83865—Microwave curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13026—MCT - MOSFET Controlled Thyristor - It contains two additional FET structures for on/off control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

MÉTODO DE FABRICAÇçO DE UM PACOTE DE DISPOSITIVO SEMICONDUTOR E PACOTE DE DISPOSITIVO SEMICONDUTOR. Trata-se de um método de fabricação de um pacote de dispositivo semicondutor. O método inclui fornecer um laminado que compreende um filme dielétrico disposto em uma primeira camada de metal, sendo que o dito laminado tem uma superfície externa de filme dielétrico e uma primeira superfície externa de camada de metal; formar uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; ligar um ou mais dispositivo semicondutor entre em contato com uma ou mais vias depois da ligação; dispor uma camada eletricamente condutora na primeira superfície externa de camada de metal e em uma superfície interna da pluralidade de vias para formar uma camada de interconexão que compreende a primeira camada de metal e a camada eletricamente condutora; e padronizar a interconexão de acordo com uma configuração de circuito predeterminada para formar uma camada de interconexão padronizada, em que uma parte da camada de interconexão padronizada estende-se através de uma ou mais vias para formar um contato elétrico com o dispositivo semicondutor. Um pacote de diispositivo semicondutor também é fornecido.

Description

"MÉTODO DE FABRICAÇÃO DE UM PACOTE DE DISPOSITIVO SEMICONDUTOR E PACOTE DE DISPOSITIVO SEMICONDUTOR" Antecedentes Da Invenção
A presente invenção se refere geralmente à tecnologia de empacotamento eletrônico e, mais particularmente, à tecnologia de empacotamento eletrônico aplicável a dispositivos semicondutores de energia.
As tecnologias de dispositivos semicondutores avançadas, tais como, Transistor Bipolar de Porta Integrada (IGBT)1 Transistor de efeito de Campo com Metal Óxido Semicondutor (MOSFET), Tiristor Controlado por MOS (MCT) oferecem melhoria no desempenho térmico e elétrico para uma extensa gama de aplicações in a ampla gama de níveis de energia. Entretanto, para utilizar completamente as capacidades de tais dispositivos há uma necessidade de proporcionar projetos de empacotamento aprimorados.
Projetos de módulos semicondutores típicos empregam ligações de fios para conectar dispositivos semicondutores a barramentos de energia e terminais de controle. Os dispositivos semicondutores são soldados comumente a um substrato cerâmico isolante metalizado e, subseqüentemente, ligados a um dispersor de calor. Tipicamente, uma carcaça de polímero moldada por injeção cobre o módulo, sendo que a mesma expõe apenas a entrada/saída e terminais de controle e o dispersor de calor. O dispersor de calor é fixado a um dissipador de calor e o contato térmico entre o dispersor de calor e o dissipador de calor é alcançado através de a pasta térmica ou a polímero termicamente condutor. As desvantagens de projetos de módulos semicondutores com base em ligação de fio incluem impedância parasita relativamente elevada, volume e peso elevados, resistência térmica elevada, e confiabilidade limitada primeiramente devido às ligações de fios.
A tecnologia de superposição de energia (POL) elimina o uso de ligações de fios e oferece vantagens significativas sobre s ligação de fio com base em empacotamento de módulos de energia, por exemplo, densidade de empacotamento mais alta, parasitas de pacote inferior, confiabilidade elevada, peso inferior, tamanho menor, e eficácia mais alta. Um típico processo de fabricação de superposição de energia envolve o uso de um filme dielétrico esticado sobre uma armação. Uma camada adesiva é aplicada ao filme dielétrico, em que vias são formadas por ablação a laser, seguida por fixação dos dispositivos semicondutores ao filme dielétrico. Isso é seguido por metalização e formação de circuitos sobre o filme eletrogalvanizando-se uma camada espessa de cobre sobre o filme dielétrico e para dentro das vias. O pacote resultante é, então, fixado a um substrato. Em alguns casos, as estruturas de "passagem de alimentação" ou "calços", que são usadas para conectar a camada metalizada ao substrato eletricamente podem ser fixadas separadamente ao filme dielétrico. Portanto, em tecnologia de POL, os circuitos de energia e controle para os dispositivos são alcançados através das vias metalizadas, obviando, assim a necessidade for fios de ligação.
Entretanto, o atual processo de fabricação de POL pode ainda representar desafios econômicos e técnicos por causa do número de etapas e o tempo envolvido para cada etapa. Por exemplo, a etapa de metalização tipicamente envolve eletrogalvanização por horas para alcançar a espessura de cobre desejada para manipulação de corrente, que aumenta significativamente o custo do processo de POL. Além disso, o uso de uma armação reduz a área disponível para empacotamento e também adiciona etapas de processamento ao processo de fabricação de POL. O uso de calços de cobre separados pode ainda aumentar o custo da etapa de fabricação e pode representar desafios técnicos, tais como, adesão inferior.
Assim, há uma necessidade de simplificar os processos de fabricação de POL a fim de proporcionar processos de fabricação de empacotamento de dispositivo semicondutor de baixo custo que supera uma ou mais desvantagens associadas com os processos de POL atuais.
Breve Descrição Da Invenção Realizações da presente invenção são proporcionadas para atender essas e outras necessidades. Uma realização é um método de fabricação de um pacote de dispositivo semicondutor. O método inclui proporcionar um laminado que compreende um filme dielétrico disposto sobre uma primeira camada de metal, o dito laminado tem uma superfície externa de filme dielétrico e uma primeira superfície externa de camada de metal; formando-se uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; fixando-se um ou mais dispositivos semicondutores à superfície externa de filme dielétrico de modo que o dispositivo semicondutor contate um ou mais vias após fixação; dispondo-se uma camada eletricamente condutora na primeira superfície externa da camada de metal e na superfície interna da pluralidade de vias para formar uma camada de interconexão que compreende a primeira camada de metal e a camada eletricamente condutora; e padronizando-se a camada de interconexão de acordo com a configuração de circuito predeterminada para formar a camada de interconexão padronizada, sendo que uma parte da camada de interconexão padronizada se estende através de um ou mais vias para formar um contato elétrico com o dispositivo semicondutor.
Outra realização é um método de fabricação um pacote de dispositivo semicondutor. O método inclui proporcionar um laminado que compreende um filme dielétrico posto entre uma primeira camada de metal e a segunda camada de metal, o dito laminado que tem uma primeira superfície externa de camada de metal e uma segunda superfície externa de camada de metal; padronizando-se a segunda camada de metal de acordo com um padrão predeterminado para formar a segunda camada de metal padronizada; formando-se uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; fixando-se um ou mais dispositivos semicondutores à superfície externa da segunda camada de metal de uma parte da segunda camada de metal padronizada;
dispondo-se uma camada eletricamente condutora na primeira superfície externa da camada de metal e em uma superfície interna de uma ou mais vias para formar uma camada de interconexão que compreende a primeira camada de metal e a camada eletricamente condutora; e padronizando-se a camada de interconexão de acordo com uma configuração de circuito predeterminada para formar uma camada de interconexão padronizada, sendo que uma parte da camada de interconexão padronizada se estende através de uma ou mais vias para formar um contato elétrico com o dispositivo semicondutor.
Ainda outra realização é um pacote de dispositivo semicondutor. O pacote de dispositivo semicondutor inclui um laminado que compreende uma primeira camada de metal disposta sobre um filme dielétrico; uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; um ou mais dispositivos semicondutores fixados ao filme dielétrico de modo que o dispositivo semicondutor contate uma ou mais vias; uma camada de interconexão padronizada disposta sobre o filme dielétrico, a dita camada de interconexão padronizada que compreende uma ou mais regiões padronizadas da primeira camada de metal e uma camada eletricamente condutora, sendo que uma parte da camada de interconexão padronizada se estende através de uma ou mais vias para formar um contato elétrico com o dispositivo semicondutor. A camada de interconexão padronizada compreende a região de interconexão de topo e a região de interconexão de via, sendo que a região de interconexão de pacote tem uma espessura maior do que a espessura da região de interconexão de via. Desenhos Esses e outros atributos, aspectos, e vantagens da presente invenção serão mais bem entendidos quando a descrição detalhada a seguir é lida com referência aos desenhos anexados, sendo que:
A figura 1 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 2 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 3 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 4 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 5 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 6 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 7 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 8 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 9 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 10 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 11 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
A figura 12 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção. A figura 13 é uma vista lateral seccional de uma etapa do processo de fabricação, de acordo com uma realização da invenção.
Descrição Detalhada Conforme é discutido em detalhes abaixo, algumas das realizações da invenção proporcionam um método para fabricar um pacote de dispositivo semicondutor com o uso de um filme dielétrico pré-metalizado.
Aproximando-se a linguagem, conforme é usado no presente documento ao longo da especificação e reivindicações, pode-se aplicar para modificar qualquer representação quantitativa que poderia variar permissivamente sem resultar em uma alteração na função básica à qual se refere. Portanto, um valor modificado por um termo ou termos, tais como "cerca de", não se limita ao valor preciso especificado. Em alguns casos, a aproximação da linguagem pode corresponder à precisão de um instrumento para medir o valor.
Na especificação a seguir e nas reivindicações, as formas
singulares "um", "uma" e "o/a" incluem plurais referentes a menos que o contexto indique claramente de outro modo.
Conforme é usado no presente documento, os termos "pode(m)" e "pode(m) ser" indicam uma possibilidade de uma ocorrência dentro de um conjunto de circunstâncias; a posse de uma propriedade, característica ou função específicas; e/ou qualificar outro verbo expressando-se um ou mais dentre uma habilidade, capacidade, ou possibilidade associadas com o verbo qualificado. Portanto, o uso de "pode(m)" e "pode(m) ser" indica que um termo modificado é aparentemente apropriado, capaz, ou adequado para uma capacidade, função, ou uso indicado, enquanto se leva em consideração que em algumas circunstâncias o termo modificado pode, às vezes, não ser apropriado, capaz, ou adequado. Por exemplo, em algumas circunstâncias, um evento ou capacidade podem ser esperados, enquanto em outras circunstâncias o evento ou capacidade não pode ocorrer - essa distinção é abrangida pelos termos "pode(m)" e "pode(m) ser".
Um pacote de dispositivo semicondutor exemρIificativo é descrito em termos das etapas do processo a seguir, com referência às figuras dos desenhos. Quaisquer valores dimensionais e de componentes dados no presente documento são exemplificativos apenas para propósitos de ilustração e não se destinam a limitar o escopo da invenção descrito no presente documento. As figuras 1 a 13 são vistas laterais seccionais das etapas do processo de fabricação, de acordo com algumas realizações da invenção. Conforme é usado no presente documento, os termos "disposto em" ou "fixado a" se referem a camadas ou dispositivos dispostos ou fixados diretamente em contato uns com os outros ou indiretamente por ter camadas intermediárias entre os mesmos.
Conforme é ilustrado na figura 1, o método inclui proporcionar um laminado 100 que compreende um filme dielétrico 120 disposto sobre uma primeira camada de metal 130. Conforme é ilustrado na figura 1, o laminado 100 ainda inclui uma superfície externa de filme dielétrico 122 e uma primeira superfície externa de camada de metal 132. O filme dielétrico 120 ainda inclui uma superfície interna 121 e a primeira camada de metal inclui uma superfície interna 131, de modo que a primeira camada de metal superfície interna 131 é disposta adjacente à superfície interna de camada dielétrica 121. Enquanto o laminado 100 é ilustrado como tendo um formato retangular, o laminado 100 pode ter qualquer formato ou tamanho desejado que seja adequado para formar as estruturas do presente pedido.
Em uma realização, o filme dielétrico 120 inclui um material dielétrico orgânico escolhido para ter propriedades térmicas, estruturais e elétricas particulares, adequadas para usar em estruturas de empacotamento de semicondutor. Em algumas realizações, o filme dielétrico 120 tem a módulo inferior (alta complacência), coeficiente de expansão térmica (CTE) de eixos geométricos x, y e ζ inferiores e uma alta temperatura de transição vítrea (Tg) ou temperatura de fusão (Tm)1 aprimorando, assim, a confiabilidade térmica e estrutural do pacote de dispositivo semicondutor resultante. Em uma realização, o filme dielétrico 120 inclui um polímero eletricamente isolante estável para uso contínuo a temperaturas acima de 150° C. Exemplos não Iimitativos de materiais adequados incluem poliimidas, tais como, KAPTON (uma marca comercial da E.l. DuPont de Nemours e Co.); polietermidas, tais como, ULTEM (uma marca comercial da General Electric Company); poliquinolinas; poliquinoxalinas; polietercetonas; e resinas bismaleimida- triazina. Em uma realização particular, o filme dielétrico 120 inclui uma poliimida, como, KAPTON.
Em uma realização, a primeira camada de metal 130 inclui cobre e o laminado 100 é proporcionado dispondo-se uma primeira camada de metal 130 sobre a camada dielétrica 120. Em algumas realizações, a primeira camada de metal 130 pode ser diretamente fixada ao filme dielétrico 120, ou seja, nenhuma camada adesiva pode estar presente entre o filme dielétrico 120 e a primeira camada de metal 130. Em algumas outras realizações, uma camada adesiva (não é mostrado) é posta entre o filme dielétrico 120 e a primeira camada de metal 130. Em algumas realizações, a primeira camada de metal pode ser laminada sobre o filme dielétrico com o uso de um método de fabricação de rolagem.
Em uma realização, o filme dielétrico 120 tem a espessura em uma faixa de cerca de 1 mícron a cerca de 1.000 mícrons. Em outra realização, o filme dielétrico 120 tem a espessura em uma faixa de cerca de 5 mícrons a cerca de 200 mícrons. Em uma realização, a primeira camada de metal tem a espessura em uma faixa de cerca de 10 mícrons a cerca de 200 mícrons. Em outra realização, a primeira camada de metal tem a espessura em uma faixa de cerca de 25 mícrons a cerca de 150 mícrons. Em uma realização particular, a primeira camada de metal tem a espessura em uma faixa de cerca de 50 mícrons a cerca de 125 mícrons. Conforme é descrito em detalhes abaixo, proporcionando-se um laminado 100 que compreende uma primeira camada de metal 130 que tem uma espessura desejada, o tempo levado para deposição subsequente da camada eletricamente condutora e metalização das vias pode ser, portanto, reduzido.
Conforme foi observado anteriormente, o laminado 100 não inclui a armação e, portanto, o método não envolve a etapa de armação do filme dielétrico 120. Em algumas realizações, a primeira camada de metal 130 proporciona o suporte estrutural para o filme dielétrico 120 e estabilidade dimensional ao pacote de dispositivo semicondutor fabricado a partir do mesmo. Além disso, a primeira camada de metal 130 pode proporcionar para facilitar o manuseio e facilitar o transporte na ausência de uma armação de transporte que é tipicamente usada para o processo de fabricação de superposição de energia. Um filme dielétrico sem armação proporciona vantajosamente área usável aprimorada para fixar os dispositivos semicondutores e, portanto, um grande número de dispositivos semicondutores pode ser fixado com o uso dos métodos da presente invenção.
Conforme é ilustrado na figura 2, o método ainda inclui formar uma pluralidade de vias 150 que se estendem através do laminado 100 de acordo com um padrão predeterminado. Múltiplas vias, como vias representativas 150, podem ser formadas através do laminado 100, por um processo de punção mecânica padrão, processo de punção ajustado com água, processo de gravação química, gravação por plasma, gravação por íon reativo, ou processamento a laser, por exemplo. Em uma realização, as vias 150 são formadas através do laminado por ablação a laser. O padrão de via é determinado por um ou mais dentre o número de dispositivos a serem fixados, o número de almofadas de contato do dispositivo, o tamanho das almofadas de contato do dispositivo, e a configuração de circuito desejada. Conforme é mostrado na figura 2, a pluralidade de vias 150 ainda inclui uma superfície interna de via 152.
Em uma realização, as vias 150 têm um formato circular com paredes laterais verticais, conforme é ilustrado na figura 2. O formato das vias 150 não é limitado, entretanto, e as vias podem incluir qualquer formato adequado. Por exemplo, as vias 150 podem ter um formato oval ou um formato quadrado com cantos arredondados, ou outro formato mais complexo. Em outra realização, as vias 150 têm paredes laterais afuniladas. O tamanho e número das vias pode depender, em parte, do tamanho das almofadas de contato 210 e 220 e das exigências de corrente elétrica do dispositivo 200. Por exemplo, conforme é ilustrado na figura 4, a camada condutora 180 contata almofada de contato 210 através de duas vias e a almofada de contato 220 através de um via, a fim de atender as exigências de corrente elétrica desejadas para o dispositivo 200, em uma realização exemplificativa. Em outra realização, três ou mais vias 150 podem contatar a almofada de contato 210. Em uma realização alternativa, menos vias que têm aberturas maiores podem ser empregadas para atender as mesmas exigências de corrente desejadas. Por exemplo, uma grande via única poderia substituir a pluralidade de vias em contato com a almofada de contato 210 na realização da figura 4. Em uma realização, a pluralidade de vias 150 tem um diâmetro em uma faixa de cerca de 25 mícrons a cerca de 10.000 mícrons. Em outra realização, a pluralidade de vias 150 tem um diâmetro em uma faixa maior do que cerca de 10.000 mícrons. Em ainda outra realização, a pluralidade de vias 150 tem um diâmetro em uma faixa de cerca de 2.000 mícrons a cerca de 40.000 mícrons. Em uma realização, a primeira camada de metal 130 pode aprimorar a estabilidade dimensional do laminado 100, que permite espaçamento mais justo para as vias 150. A densidade aumentada da via 150 pode vantajosamente reduzir perdas resistivas e apinhamento de corrente. Múltiplas conexões formadas através das vias a uma única almofada de contato proporcionam uma conexão elétrica, que pode ser superior a única ligação de fios.
O método ainda inclui o posicionamento de uma camada adesiva 160 entre a camada dielétrica 120 e o dispositivo 200. Em uma realização, o método inclui dispor uma camada adesiva 160 na superfície externa dielétrica 122 conforme é mostrado na figura 3. A camada adesiva 160 pode ser aplicada antes ou após a formação da via. Em algumas realizações, a camada de liberação protetora (não é mostrado) pode ser aplicada sobre a camada adesiva 160 para manter a camada adesiva 160 limpa durante o processo de formação da via. A camada de adesão 160 pode ser aplicada à superfície externa dielétrica 122 por qualquer método adequado. Por exemplo, a camada de adesão 160 pode ser aplicada por revestimento de giro, revestimento de menisco, revestimento de aspersão, deposição a vácuo, ou técnicas de laminação. Na realização ilustrada na figura 3, a camada de adesão 160 é aplicada à superfície externa de filme dielétrico 122 após as vias 150 serem formadas. Em uma realização alternativa, a camada de adesão 160 é aplicada à superfície externa de filme dielétrico 122 antes de as vias 150 serem formadas. As vias 150 são então formadas através do filme dielétrico 120 e da camada de adesão 160 com o uso de qualquer técnica adequada, tais como perfuração mecânica, processamento a laser, gravação por plasma, gravação por íon reativo, ou técnicas de gravação química mencionadas acima.
Em outra realização, o método inclui dispor uma camada adesiva 160 sobre a camada ativa 202 do dispositivo 200. A camada adesiva 160 pode ser aplicada antes ou após a formação da via. Em algumas realizações, a camada de liberação protetora (não é mostrado) pode ser aplicada sobre a camada adesiva 160 para manter a camada adesiva 160 limpa durante o processo de formação da via. A camada de adesão 160 pode ser aplicada à camada ativa 202 por qualquer método adequado. Por exemplo, a camada de adesão 160 pode ser aplicada por revestimento de giro, revestimento de menisco, revestimento de aspersão, deposição a vácuo, ou técnicas de laminação.
A camada adesiva 160 pode incluir um ou mais dentre um polímero termoestável ou a polímero termoplástico. Exemplos adequados não Iimitativos para a camada adesiva 160 incluem acrílico, um epóxi, e uma polietermida. Em uma realização, a termoestável de cura de baixa temperatura pode ser usado como um adesivo para minimizar o processamento de alta temperatura. Em uma realização, a camada adesiva tem a espessura em uma faixa de cerca de 1 mícron a cerca de 100 mícrons. Em uma realização, um material adequado para a camada adesiva 160 inclui uma polieterimida que tem a espessura em uma faixa de cerca de 10 mícrons a cerca de 25 mícrons.
Conforme é mostrado na figura 3, o método ainda inclui fixar um ou mais dispositivos semicondutores 200 à superfície externa de filme dielétrico 122, de modo que o dispositivo semicondutor contata uma ou mais vias 150 após a fixação. Em uma realização particular, o dispositivo semicondutor 200 é representativo de um dispositivo de energia. Em uma realização, o dispositivo semicondutor 200 é representativo de dispositivos semicondutores de energia de vários tipos, tais como, mas não limitados a MOSFETs de energia (transistores de efeito de campo com metal oxido semicondutor) e IGBTs (transistor bipolar de porta isolada), que são empregados em aplicações de comutação de energia. Em outra realização, o dispositivo semicondutor 200 é um diodo. Um dispositivo semicondutor único 200 é proporcionado a título de exemplo apenas. Entretanto, no processo de fabricação de superposição de energia atual uma pluralidade de dispositivos semicondutores pode ser fixada à superfície externa de filme dielétrico 122. Em uma realização exemplificativa, antes de qualquer empacotamento ou interconexão, esses dispositivos 200 geralmente são em na forma de um chip semicondutor que tem uma camada ativa 202 e uma superfície oposta 204. A camada ativa 202 é padronizada e tem almofadas metalizadas l/O (entrada/saída) 210 e 220 incluindo, no caso de um dispositivo de energia semicondutor 220, pelo menos dois terminais, nomeadamente, um terminal principal de dispositivo como um terminal de fonte representado pela almofada de contato 210, e um terminal de controle como um terminal de porta, representado pela almofada de contato 220. Em algumas realizações, a fim de proporcionar conexões de baixa impedância, há também a terminal principal grande 210 sobre a camada ativa 202, ou há múltiplos terminais principais 210 (não é mostrado), todos a serem conectados em paralelo, e adicionalmente um ou mais terminais de controle 220 (não é mostrado), igualmente a serem conectados em paralelo. A superfície uniforme oposta 204 inclui outro terminal principal de dispositivo 230, como a terminal de dreno.
Em uma realização, após dispor-se a camada de adesão 160 na superfície externa dielétrica 122 ou a camada ativa 202 do dispositivo 200, a camada ativa 202 do dispositivo 200 é posta em contato com a camada de adesão 160 de modo que vias 150 sejam alinhadas com as almofadas de contato 210 e 220, conforme é mostrado na figura 3. Em uma realização exemplificativa, o dispositivo 200 é posicionado sobre a camada de adesão 160 com o uso de a máquina de pegar e colar. O dispositivo 200 é então ligado ao filme dielétrico 120. Em uma realização, a camada de adesão 160 é um termoplástico, e a ligação é realizada aumentando-se a temperatura até que fluxo suficiente tenha ocorrido no termoplástico para permitir que a ligação ocorra. Em outra realização, a camada de adesão 160 é um termoestável e a ligação é realizada aumentando-se a temperatura da camada de adesão até que a reticulação tenha ocorrido. Em uma realização, o dispositivo 200 é ligado ao filme dielétrico 160 com o uso de a ciclo de cura térmica e, se for necessário, um vácuo para facilitar a remoção de ar preso e desgaseificação do adesivo 160. Opções de cura alternativa incluem uma cura por micro-ondas e uma cura por luz ultravioleta, por exemplo.
Em uma realização, o método ainda inclui dispor-se uma camada
eletricamente condutora 180 na primeira superfície externa da camada de metal 132 conforme é mostrado na figura 4. O método ainda inclui dispor-se a camada eletricamente condutora 180 em uma superfície interna 152 de uma pluralidade de vias 150. Conforme é ilustrado na figura 4, a camada eletricamente condutora 180 e a primeira camada de metal 130 da camada de interconexão 190 sobre a superfície externa de filme dielétrico 122. A camada de interconexão 190 ainda se estende através das vias e compreende a camada eletricamente condutora 180 nas vias 150, conforme é mostrado na figura 4.
A camada eletricamente condutora 180 pode incluir qualquer
material condutor adequado para usar nas interconexões do dispositivo semicondutor. Em uma realização, a camada eletricamente condutora 180 inclui metais refratários, metais nobres, ou combinações dos mesmos. Exemplos não Iimitativos de metais adequado e ligas metálicas incluem tungstênio, molibdênio, titânio/tungstênio, ouro, platina, paládio, ouro/índio, e ouro/germânio. Em outra realização, cobre, alumínio, ou ligas de cobre ou alumínio pode ser empregadas como a camada eletricamente condutora 180. O material empregado para a camada eletricamente condutora 180 pode ser escolhido para resistir a temperaturas em que se espera que o dispositivo semicondutor 200 opere. Em uma realização, a camada eletricamente condutora 180 inclui o mesmo material como a primeira camada de metal 130. Em uma realização particular, a camada eletricamente condutora 180 inclui cobre. Em uma realização, a camada eletricamente condutora 180 pode ser disposta na primeira superfície externa da camada de metal 122 e uma superfície interna das vias 152 por crepitação, deposição de vapor químico, eletrogalvanização, galvanização eletrolítica, ou quaisquer outros métodos adequados. Em uma realização particular, a camada eletricamente condutora 180 é disposta por eletrogalvanização. Em algumas realizações, o método pode ainda incluir dispor-se uma ou mais camadas adicionais antes se dispor a camada eletricamente condutora, como, por exemplo, uma camada de semente (não é mostrado). Em uma realização, a camada de semente inclui a metal de barreira como Ti, Cr ou Ni, ou em realizações alternativas, a camada de semente inclui um metal que não é de barreira como Cu. Tipicamente, é desejável que uma camada de semente obtenha boa adesão entre a camada eletricamente condutora 180 e o filme dielétrico 120. Em algumas realizações, os métodos da presente invenção obviam a necessidade de deposição de uma camada de semente separada, como a primeira camada de metal 130 proporciona as características de superfície necessárias para deposição da camada eletricamente condutora 180 e também proporciona adesão aprimorada entre a camada eletricamente condutora 180 e o filme dielétrico 120.
A espessura da camada eletricamente condutora 180 pode
depender em parte da quantidade de corrente que passará através da camada de interconexão, a largura das regiões padronizadas na camada de interconexão padronizada 192 e a espessura da primeira camada de metal 130 já presente no filme dielétrico. Em uma realização, a camada eletricamente condutora 180 tem uma espessura em uma faixa de cerca de 10 mícrons a cerca de 100 mícrons. Em uma realização em particular, a camada eletricamente condutora tem uma espessura em uma faixa de cerca de 25 mícrons a cerca de 50 mícrons. Conforme notado anteriormente, a espessura inferior da camada eletricamente condutora 180 significa menos tempo exigido para deposição, por exemplo, galvanização da camada eletricamente condutora 180 e, dessa forma, custo reduzido. Em uma realização, a camada eletricamente condutora 180 é depositada a uma espessura de tal modo que a espessura da camada de interconexão resultante 190 é capaz de carregar as correntes relativamente altas típicas para a operação de dispositivo semicondutor com perdas resistivas relativamente baixas. Conforme notado anteriormente, os métodos da presente invenção permitem vantajosamente a formação de uma camada de interconexão grossa no filme dielétrico e ao mesmo tempo reduzem o tempo de fabricação e o custo associado. Por exemplo, um processo de eletrogalvanização típico para depositar uma camada de interconexão grossa de 125 mícrons pode exigir 5 a 6 horas de tempo de eletrogalvanização. Em uma realização exemplificativa da presente invenção, uma camada eletricamente condutora grossa de 25 mícrons pode ser depositada em uma primeira camada de metal que tem uma espessura de 100 mícron, que pode reduzir vantajosamente o tempo de fabricação em um quinto.
O método inclui adicionalmente padronizar a camada de interconexão 190 de acordo com uma configuração de circuito predeterminada para formar uma camada de interconexão padronizada 192, em que uma parte da camada de interconexão padronizada 192 estende-se através de uma ou mais vias 150 para formar um contato elétrico com o dispositivo semicondutor 200, conforme ilustrado na FIGURA 5. A FIGURA 5 ilustra uma vista de seção transversal do dispositivo 200 ligado ao filme dielétrico 120 depois que a camada de interconexão 190 é padronizada. A camada de interconexão 190 é padronizada removendo-se seletivamente as partes da camada de interconexão 190 para formar a camada de interconexão padronizada 192 composta de interconexões de estrutura de empacotamento. Conforme mostrado na FIGURA 5, a camada de interconexão padronizada 192 inclui uma região de interconexão de topo 194 e uma região de interconexão de via 194. A região de interconexão de topo 194 inclui partes padronizadas da primeira camada eletricamente condutora 180 e a primeira camada de metal 130 e é formada adjacente à superfície externa de filme dielétrico 122. A camada de interconexão padronizada 192 inclui adicionalmente uma região de interconexão de via 196 formada na pluralidade de vias 150. Uma primeira parte da região de interconexão de via 196 é disposta adjacente às paredes laterais das vias 150 e uma segunda parte é disposta adjacente a uma ou mais almofadas de contato 210/220 do dispositivo semicondutor 200. A região de interconexão de via 196 compreende a camada eletricamente condutora 180.
Conforme ilustrado na FIGURA 5, a região de interconexão de topo 194 tem uma espessura maior que uma espessura da região de interconexão de via 196. Em uma realização, a região de interconexão de via 196 tem uma espessura em uma faixa de cerca de 10 mícrons a cerca de 75 mícrons. Em uma realização, a região de interconexão de via 196 tem uma espessura em uma faixa de cerca de 25 mícrons a cerca de 50 mícrons. Em uma realização, a região de interconexão de topo 194 tem uma espessura em uma faixa de cerca de 50 mícrons a cerca de 200 mícrons. Em outra realização, a região de interconexão de topo 194 tem uma espessura em uma faixa de cerca de 75 mícrons a cerca de 150 mícrons.
A região de interconexão de topo 194 e a região de interconexão de via 196 podem fornecer baixa resistência e baixas interconexões de indução. Em uma realização, a região de interconexão que compreende a região de interconexão de topo 192 e a região de interconexão de via 194 em contato elétrico com a almofada de contato 210 podem servir como um contato terminal principal de pacote e podem ter capacidade portadora de corrente suficiente para o dispositivo 200. Similarmente, a região de interconexão que compreende a região de interconexão de topo 192 e a região de interconexão de via 194 em contato elétrico com a almofada de contato 220 podem servir como contato terminal de portão de pacote.
Em uma realização, a camada de interconexão 190 é padronizada pelo método de gravação subtrativa, técnica de processamento semi-aditivo ou litografia, tal como, por exemplo, litografia adaptativa. Por exemplo, Em uma realização um material de máscara de foto pode ser aplicado sobre a superfície da camada de interconexão 190, seguido da revelação de foto do material de máscara de foto no padrão de interconexão desejado e, então, gravando as partes expostas da camada de interconexão 190 com uso de um banho de gravura úmida padrão. Em uma realização alternativa, uma camada de semente de metal pode ser formada na camada de metal 130. Um material de máscara de foto é aplicado sobre a superfície da camada de semente de metal fina, seguido pela revelação de foto do material de máscara de foto de modo que a camada de semente de metal fina é exposta onde o padrão de interconexão desejado deve ser formado. Um processo de eletrogalvanização é, então, empregado para depositar seletivamente o metal adicional na camada de semente exposta para formar uma camada mais grossa, seguido pela remoção do material de máscara de foto restante e a gravação da camada de semente de metal fina exposta. Em uma realização, um pacote de dispositivo semicondutor 300 é
fornecido, conforme mostrado na FIGURA 5. O pacote de dispositivo semicondutor 300 inclui um laminado 100 que compreende uma primeira camada de metal 130 disposta em um filme dielétrico 120. O pacote de dispositivo semicondutor 300 inclui uma pluralidade de vias 150 que se estendem através do laminado 100 de acordo com um padrão predeterminado. Um ou mais dispositivos semicondutores 200 são ligados ao filme dielétrico 120 de tal modo que o dispositivo semicondutor 200 entra em contato com uma ou mais vias 150. Uma camada de interconexão padronizada 192 é disposta no filme dielétrico 120, sendo que a dita camada de interconexão padronizada 192 compreende uma ou mais regiões padronizadas da primeira camada de metal 130 e uma camada eletricamente condutora 180, em que uma parte da camada de interconexão padronizada 192 estende-se através de uma ou mais vias 150 para formar um contato elétrico com o dispositivo semicondutor 200. A camada de interconexão padronizada 192 inclui adicionalmente uma região de interconexão de topo 194 e uma região de interconexão de via 196, em que a região de interconexão de pacote 194 tem uma espessura maior que uma espessura da região de interconexão de via 196. Nas realizações descritas acima na presente invenção, o
laminado inclui uma camada de metal disposta somente em um lado do filme dielétrico. Em outra realização, o método inclui fornecer um laminado 100 que compreende um filme dielétrico 110 interposto entre uma primeira camada de metal 130 e uma segunda camada de metal 110, conforme mostrado na FIGURA 6. O laminado 100 inclui adicionalmente uma primeira superfície externa de camada de metal 132 e uma segunda superfície externa de camada de metal 112. A primeira camada de metal inclui adicionalmente uma superfície interna de primeira camada de metal 131 disposta adjacente à superfície interna do filme dielétrico 121. A segunda camada de metal 110 inclui adicionalmente uma superfície interna de segunda camada de metal 111 disposta adjacente à superfície externa de filme dielétrico 122. Em uma realização, a segunda camada de metal 110 inclui cobre.
Conforme notado anteriormente, o laminado não inclui uma armação e consequentemente o método não envolve a etapa de colocar a armação no filme dielétrico. Em algumas realizações, a primeira camada de metal 130 e a segunda camada de metal 110 juntas fornecem suporte estrutural para o filme dielétrico 120 e estabilidade dimensional para o pacote de dispositivo semicondutor fabricado a partir dessas. Ademais, a primeira camada de metal 130 e a segunda camada de metal 110 podem fornecer facilidade de manuseio e facilidade de transporte na ausência de uma armação portadora que é tipicamente usada para processo de fabricação de superposição de energia.
Em uma realização, o método inclui adicionalmente padronizar a
segunda camada de metal 110 de acordo com um padrão predeterminado para formar uma segunda camada de metal padronizada 140 conforme mostrado na FIGURA 7. Em algumas realizações, a segunda camada de metal 110 é padronizada pelo método de gravação subtrativa ou litografia tal como, por exemplo, litografia adaptativa. Em uma realização, a segunda camada de metal 110 é padronizada para formar uma pluralidade de regiões de segunda camada de metal padronizada, tal como, por exemplo, as regiões de segunda camada de metal padronizada 141, 143, e 145 no filme dielétrico 120. Em uma realização, a segunda camada de metal 110 é padronizada para formar uma ou mais estruturas de passagem de alimentação 145. Em algumas realizações, a uma ou mais estruturas de passagem de alimentação 145 podem permitir um contato elétrico com o contato terminal de dreno 230 disposto na superfície oposta 204 do dispositivo 200, dessa forma trazendo todas as conexões elétricas para o topo do pacote de dispositivo semicondutor. Em um processo de fabricação de superposição de energia típico, as estruturas de passagem de alimentação são fabricadas separadamente e ligadas subseqüentemente ao dielétrico 120, o que pode aumentar o número de etapas de fabricação e também o custo associado. Ademais, as estruturas de passagem de alimentação separadamente ligadas podem ter adesão inferior e possibilidade aumentada de defeitos na interface entre a estrutura de passagem de alimentação e o filme dielétrico. Em algumas realizações, os métodos da presente invenção vantajosamente fornecem um processo integrado para a fabricação de estruturas de passagem de alimentação com uso da segunda camada de metal 110, o que pode resultar na redução no número de etapas de fabricação e pode ser economicamente vantajoso.
O tamanho e a espessura das regiões padronizadas 141, 143, e 145 podem depender em parte da espessura do dispositivo, a espessura da estrutura de passagem de alimentação desejada e o padrão de via. Em uma realização, a segunda camada de metal 110 é padronizada adicionalmente para formar uma ou mais regiões padronizadas 141 e 143 que têm uma espessura determinada pela espessura do dispositivo a ser ligado ao filme dielétrico 120. Em tais ocorrências, a espessura das regiões de segunda camada de metal padronizada 141 e 143, por exemplo, pode ser ajustada seletivamente de tal modo que o dispositivo ligado 200 é substancialmente plano com a estrutura de passagem de alimentação 145 que pode facilitar a ligação subseqüente de um substrato plano.
O método inclui adicionalmente formar uma pluralidade de vias 150 que se estende através do laminado de acordo com um padrão predeterminado. Conforme mostrado na FIGURA 8, a pluralidade de vias 150 assim formada estende-se através da primeira camada de metal 130, do filme dielétrico 120 e de uma parte da segunda camada de metal padronizada 140. Conforme ilustrado na FIGURA 8, a pluralidade de vias 151, 153, e 155 estende-se através da segunda camada de metal regiões padronizadas 141 e 143, e não através da estrutura de passagem de alimentação 145. A pluralidade de vias 150 pode ser formada por quaisquer métodos adequados conforme descrito anteriormente. Em algumas realizações, a pluralidade de vias pode ser formada seletivamente através do laminado, de tal modo que, somente uma parte da segunda camada de metal padronizada 140 é removida para formar as vias. Por exemplo, conforme mostrado na FIGURA 8, a via ilustrativa 155 é formada através do laminado 100 de tal modo que a via 155 é alinhada com um ou mais estrutura de passagem de alimentação 145 e não se estende através da estrutura de passagem de alimentação 145. Em algumas realizações, a pluralidade de vias é formada depois da padronização da segunda camada de metal 110. Em uma realização alternativa, a pluralidade de vias é formada antes da padronização da segunda camada de metal 110.
Em algumas outras realizações, a segunda camada de metal 110 é padronizada seletivamente antes da formação das vias 150 para remover seletivamente as partes das regiões de segunda camada de metal padronizada, por exemplo, as regiões padronizadas 141 e 143, com base no padrão predeterminado das vias 151 e 153, por exemplo. Conforme ilustrado na FIGURA 9, a segunda camada de metal 110 é padronizada para formar a segunda camada de metal padronizada 140, em que a camada de metal padronizada 140 inclui adicionalmente regiões padronizadas 141 e 143, de tal modo que uma parte das regiões padronizadas é removida com base no padrão de via. Em algumas realizações, a primeira camada de metal 130 é ainda padronizada seletivamente antes da formação das vias 150 para remover seletivamente as partes da primeira camada de metal 130, com base no padrão predeterminado das vias 151 e 153, por exemplo, conforme mostrado na FIGURA 9. Em tais realizações, a formação das vias 150 somente inclui a remoção das partes selecionadas do filme dielétrico 120 para formar as vias 150 que se estendem através do laminado, conforme mostrado na FIGURA 8.
Em uma realização, um ou mais das regiões padronizadas de segunda camada de metal 145 não entram em contato com uma via 150 e a camada de interconexão 192. Em tais realizações, durante a formação da via, a via 155, por exemplo, pode não estar presente e a região padronizada de segunda camada de metal 145 pode fornecer um suporte mecânico para o filme dielétrico e pode funcionar como uma armação na ausência da armação portadora.
O método inclui adicionalmente ligar um ou mais dispositivos semicondutores 200 à segunda superfície externa de camada de metal 142 de uma parte da segunda camada de metal padronizada 140. Conforme ilustrado na FIGURA 10, o dispositivo 200 é ligado à segunda superfície externa de camada de metal 142 das regiões de segunda camada de metal padronizada 141 e 143. Em algumas realizações, o método pode incluir adicionalmente interpor uma camada adesiva 160 entre o dispositivo 200 e a segunda superfície externa de camada de metal 142 antes da ligação do dispositivo. A camada adesiva 160 pode ser disposta por um método conforme descrito anteriormente. Em uma realização, depois da disposição da camada de adesão 160, a maior superfície ativa 202 do dispositivo 200 é colocada em contato com a camada de adesão 160 de modo que as vias 151 e 153 são alinhadas com as almofadas de contatos 210 e 220, conforme mostrado na FIGURA 10. Conforme notado acima, as regiões de segunda camada de metal padronizada 141 e 143 permitem o alinhamento do dispositivo de tal modo que a superfície oposta 204 do dispositivo 200 é alinhada com a superfície externa da estrutura de passagem de alimentação 145 para formar uma superfície substancialmente plana.
Em uma realização, o método inclui adicionalmente dispor uma camada eletricamente condutora 180 na primeira superfície externa de camada de metal 132 conforme mostrado na FIGURA 11. O método inclui adicionalmente dispor a camada eletricamente condutora 180 em uma superfície interna 152 da pluralidade de vias 150. Conforme ilustrado na FIGURA 11, a camada eletricamente condutora 180 e a primeira camada de metal 130 formam a camada de interconexão 190 no filme dielétrico 120. A camada de interconexão 190 estende-se adicionalmente através das vias conforme mostrado na FIGURA 11, em que a camada de interconexão 190 compreende a camada eletricamente condutora 180 nas vias 150.
O método inclui adicionalmente padronizar a camada de interconexão 190 de acordo com uma configuração de circuito predeterminada para formar uma camada de interconexão padronizada 192, em que uma parte da camada de interconexão padronizada 192 estende-se através de uma ou mais vias 150 para formar um contato elétrico com o dispositivo semicondutor 200, conforme ilustrado na FIGURA 12. A FIGURA 12 ilustra uma vista de seção transversal do dispositivo 200 ligado ao filme dielétrico 120 depois que a camada de interconexão 190 é padronizada. A camada de interconexão 190 é padronizada removendo-se seletivamente as partes da camada de interconexão 190 para formar a camada de interconexão padronizada 192 composta das interconexões de estrutura de empacotamento. Conforme mostrado na FIGURA 12, a camada de interconexão padronizada 192 inclui uma região de interconexão de topo 194 e uma região de interconexão de via 196. A região de interconexão de topo 194 inclui as partes padronizadas da primeira camada eletricamente condutora 180 e a primeira camada de metal 130 e é formada adjacente ao filme dielétrico. A camada de interconexão padronizada 192 inclui adicionalmente uma região de interconexão de via 196 formada na pluralidade de vias 150. Uma primeira parte da região de interconexão de via 196 é disposta adjacente às paredes laterais das vias 150 e uma segunda parte é disposta adjacente a um ou mais almofadas de contato 210/220 do dispositivo semicondutor 200. A região de interconexão de via 196 compreende a camada eletricamente condutora 180. Ademais, em uma realização, uma parte da camada de interconexão padronizada 192 estende-se através de uma ou mais vias 150 para formar um contato elétrico com uma ou mais estruturas de passagem de alimentação 145, conforme ilustrado na FIGURA 12.
Em uma realização, o método inclui adicionalmente padronizar a segunda camada de metal 110 antes da ligação de um ou mais dispositivos para formar uma pluralidade de regiões padronizadas, em que pelo menos duas regiões padronizadas têm uma espessura diferente uma da outra. Em tais realizações, as regiões padronizadas de diferente espessura podem acomodar vantajosamente os dispositivos semicondutores que têm diferentes espessuras, de tal modo que as superfícies opostas dos dispositivos semicondutores são todas alinhadas e fornecem uma superfície substancialmente plana de um substrato. Em uma realização, o método inclui adicionalmente ligar uma pluralidade de dispositivos semicondutores à segunda camada de metal padronizada, em que pelo menos dois dispositivos semicondutores têm uma espessura diferente um do outro. Conforme ilustrado na FIGURA 13, os dispositivos semicondutores 200 e 400 que têm diferentes espessuras são ligados vantajosamente ao filme dielétrico de tal modo que as superfícies opostas dos dispositivos semicondutores são alinhadas umas com as outras e com a superfície externa da estrutura de passagem de alimentação. Na FIGURA 13, somente uma almofada de contato é mostrada alinhada com as vias 150, entretanto, os dispositivos semicondutores 200 e 400 podem incluir uma pluralidade de almofadas de contato alinhada com as vias 150, conforme descrito acima.
Em uma realização, um pacote de dispositivo semicondutor 300 é fornecido, conforme ilustrado na FIGURA 12. O pacote de dispositivo semicondutor 300 inclui um laminado 100 que compreende uma primeira camada de metal 130 disposta em um filme dielétrico 120. O pacote de dispositivo semicondutor 300 inclui adicionalmente uma segunda camada de metal padronizada 140 disposta no filme dielétrico 120 e, um lado oposto à primeira camada de metal 130. A segunda camada de metal padronizada 140 inclui as regiões de segunda camada de metal padronizada, tal como, por exemplo, 141 e 143 e uma ou mais estruturas de passagem de alimentação 145. O pacote de dispositivo semicondutor 300 inclui uma pluralidade de vias 150 que se estende através do laminado 100 de acordo com um padrão predeterminado. Um ou mais dispositivos semicondutores 200 são ligados à segunda superfície externa de camada de metal 142 de uma parte da segunda camada de metal padronizada 140, de tal modo que o dispositivo semicondutor 200 entra em contato com uma ou mais vias 150. Uma camada de interconexão padronizada 192 é disposta no filme dielétrico 120, a dita camada de interconexão padronizada 192 que compreende a primeira camada de metal 130 e uma camada eletricamente condutora 180, em que uma parte da camada de interconexão padronizada 192 estende-se através de uma ou mais vias 150 para formar um contato elétrico com o dispositivo semicondutor 200. A camada de interconexão padronizada 192 inclui uma região de interconexão de topo 194 e uma região de interconexão de via 196, em que a região de interconexão de pacote 194 tem uma espessura maior que uma espessura da região de interconexão de via 196. Ademais, uma parte da camada de interconexão padronizada 192 estende-se através de uma ou mais vias 150 para formar um contato elétrico com uma ou mais estruturas de passagem de alimentação 145.
Em uma realização, o pacote de dispositivo semicondutor 300 pode ser ligado adicionalmente a um substrato de dispositivo semicondutor (não mostrado). O substrato de dispositivo semicondutor pode incluir um substrato de isolamento que tem um ou mais contatos de substrato eletricamente condutor aos quais o dispositivo semicondutor 200 pode ser acoplado eletricamente. Por exemplo, o dispositivo semicondutor 200 pode ser soldado ao contato de substrato. O substrato de dispositivo semicondutor pode também incluir uma camada condutora de parte traseira, que pode facilitar a ligação do dispositivo semicondutor 200 a um dissipador de calor, por exemplo.
Em algumas realizações, o pacote de dispositivo semicondutor resultante 300 fornece capacidade portadora de corrente alta e um trajeto térmico de baixa impedância para conduzir o calor para longe da superfície ativa 202 do dispositivo semicondutor. Em algumas realizações, as estruturas de dissipador de calor, as estruturas de interconexão elétrica ou ambas podem ser montadas no topo ou no fundo do pacote ou em ambos.
As reivindicações em anexo têm a intenção de reivindicar a invenção tão amplamente quanto foi concebida e os exemplos na presente invenção são ilustrativos das realizações selecionadas de uma multiplicidade de todas as possíveis realizações. Consequentemente, a intenção dos requerentes é que as reivindicações anexas não sejam limitadas pela escolha de exemplos utilizados para ilustrar os recursos da presente invenção. Conforme usada nas reivindicações, a palavra "compreende" e suas variantes gramaticais logicamente também subentendem e incluem frases de extensões diferentes e variantes tais como, por exemplo, mas não limitadas a estes, "que consiste essencialmente de" e "que consiste de". Quando necessário, as faixas foram fornecidas; essas faixas são inclusivas de todas as sub-faixas entre essas. Deve-se esperar que as variações nessas faixas vão sugerir-se a um praticante versado na técnica e quando ainda não dedicadas ao publico, essas variações devem ser, sempre que possível, interpretadas de forma a serem abrangidas pelas reivindicações em anexo. Também é antecipado que os avanços na ciência e tecnologia tornarão equivalentes e substituições possíveis que não são contemplados por razão da imprecisão da linguagem e essas variações também deve ser interpretadas, sempre que possível, a serem abrangidas pelas reivindicações em anexo.

Claims (11)

1. MÉTODO DE FABRICAÇÃO DE UM PACOTE DE DISPOSITIVO SEMICONDUTOR, que compreende: fornecer um laminado que compreende um filme dielétrico disposto em uma primeira camada de metal, sendo que o dito laminado tem uma superfície externa de filme dielétrico e uma primeira superfície externa de camada de metal; formar uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; ligar um ou mais dispositivos semicondutores à superfície externa de filme dielétrico de tal modo que o dispositivo semicondutor entra em contato com uma ou mais vias depois da ligação; dispor uma camada eletricamente condutora na primeira superfície externa de camada de metal e em uma superfície interna da pluralidade de vias para formar uma camada de interconexão que compreende a primeira camada de metal e a camada eletricamente condutora; e padronizar a camada de interconexão de acordo com uma configuração de circuito predeterminada para formar uma camada de interconexão padronizada, em que uma parte da camada de interconexão padronizada estende-se através de uma ou mais vias para formar um contato elétrico com o dispositivo semicondutor.
2. MÉTODO, de acordo com a reivindicação 1, em que a camada de interconexão padronizada compreende uma região de interconexão de topo e uma região de interconexão de via, e em que a região de interconexão de topo tem uma espessura maior que uma espessura da região de interconexão de via.
3. MÉTODO, de acordo com a reivindicação 2, em que a região de interconexão de via tem uma espessura em uma faixa de cerca de 5 mícrons a cerca de 125 mícrons.
4. MÉTODO, de acordo com a reivindicação 2, em que a região de interconexão de topo tem uma espessura em uma faixa de cerca de mícrons a cerca de 200 mícrons.
5. MÉTODO, de acordo com a reivindicação 1, em que o laminado é sem armação.
6. MÉTODO DE FABRICAÇÃO DE UM PACOTE DE DISPOSITIVO SEMICONDUTOR, que compreende: fornecer um laminado que compreende um filme dielétrico interposto entre uma primeira camada de metal e uma segunda camada de metal, sendo que o dito laminado tem uma primeira superfície externa de camada de metal e uma segunda superfície externa de camada de metal; padronizar a segunda camada de metal de acordo com um padrão predeterminado para formar uma segunda camada de metal padronizada; formar uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; ligar um ou mais dispositivos semicondutores à segunda superfície externa de camada de metal de uma parte da segunda camada de metal padronizada; dispor uma camada eletricamente condutora na primeira superfície externa de camada de metal e em uma superfície interna de uma ou mais vias para formar uma camada de interconexão que compreende a primeira camada de metal e a camada eletricamente condutora; e padronizar a camada de interconexão de acordo com uma configuração de circuito predeterminada para formar uma camada de interconexão padronizada, em que uma parte da camada de interconexão padronizada estende-se através de uma ou mais vias para formar um contato elétrico com o dispositivo semicondutor.
7. MÉTODO, de acordo com a reivindicação 6, em que a segunda camada de metal padronizada compreende adicionalmente uma ou mais estruturas de passagem de alimentação alinhadas com uma ou mais vias, e uma parte da camada de interconexão padronizada estende-se através da uma ou mais vias para formar um contato elétrico com a uma ou mais estruturas de passagem de alimentação.
8. MÉTODO, de acordo com a reivindicação 6, que compreende adicionalmente padronizar a primeira camada de metal de acordo com o padrão predeterminado de via antes de formar a pluralidade de vias.
9. MÉTODO, de acordo com a reivindicação 6, em que a segunda camada de metal padronizada compreende adicionalmente uma pluralidade de regiões padronizadas, em que pelo menos duas regiões padronizadas têm uma espessura diferente uma da outra.
10. MÉTODO, de acordo com a reivindicação 6, que compreende adicionalmente ligar uma pluralidade de dispositivos semicondutores à segunda camada de metal padronizada, em que pelo menos dois dispositivos semicondutores têm uma espessura diferente um do outro.
11. PACOTE DE DISPOSITIVO SEMICONDUTOR, que compreende: um laminado que compreende uma primeira camada de metal disposta em um filme dielétrico; uma pluralidade de vias que se estendem através do laminado de acordo com um padrão predeterminado; um ou mais dispositivos semicondutores ligados ao filme dielétrico de tal modo que o dispositivo semicondutor entra em contato com uma ou mais vias; e uma camada de interconexão padronizada disposta no filme dielétrico, sendo que a dita camada de interconexão padronizada compreende uma ou mais regiões padronizadas da primeira camada de metal e uma camada eletricamente condutora, em que uma parte da camada de interconexão padronizada estende-se através de uma ou mais vias para formar um contato elétrico com o dispositivo semicondutor, e a camada de interconexão padronizada compreende uma região de interconexão de topo e uma região de interconexão de via, em que a região de interconexão de topo tem uma espessura maior que uma espessura da região de interconexão de via.
BRPI1105202-3A 2010-12-22 2011-12-21 mÉtodo de fabricaÇço de um pacote de disposito semicondutor e pacote de dispositivo semicondutor BRPI1105202A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/975,466 US8114712B1 (en) 2010-12-22 2010-12-22 Method for fabricating a semiconductor device package

Publications (1)

Publication Number Publication Date
BRPI1105202A2 true BRPI1105202A2 (pt) 2013-04-09

Family

ID=45218549

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1105202-3A BRPI1105202A2 (pt) 2010-12-22 2011-12-21 mÉtodo de fabricaÇço de um pacote de disposito semicondutor e pacote de dispositivo semicondutor

Country Status (6)

Country Link
US (2) US8114712B1 (pt)
EP (1) EP2469591B1 (pt)
JP (1) JP5873323B2 (pt)
CN (1) CN102593046B (pt)
BR (1) BRPI1105202A2 (pt)
CA (1) CA2762470C (pt)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117813B2 (en) 2012-06-15 2015-08-25 General Electric Company Integrated circuit package and method of making same
US9299630B2 (en) * 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US8872338B2 (en) * 2012-11-13 2014-10-28 Freescale Semiconductor, Inc. Trace routing within a semiconductor package substrate
WO2014097644A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097641A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624696B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9595651B2 (en) * 2012-12-21 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9041226B2 (en) 2013-03-13 2015-05-26 Infineon Technologies Ag Chip arrangement and a method of manufacturing a chip arrangement
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9666516B2 (en) 2014-12-01 2017-05-30 General Electric Company Electronic packages and methods of making and using the same
US10141251B2 (en) * 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
JP2016171199A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 発光素子搭載基板
US10492305B2 (en) * 2015-06-30 2019-11-26 3M Innovative Properties Company Patterned overcoat layer
US10217691B2 (en) * 2015-08-17 2019-02-26 Nlight, Inc. Heat spreader with optimized coefficient of thermal expansion and/or heat transfer
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
JP2017126688A (ja) * 2016-01-15 2017-07-20 株式会社ジェイデバイス 半導体パッケージの製造方法及び半導体パッケージ
US10333493B2 (en) 2016-08-25 2019-06-25 General Electric Company Embedded RF filter package structure and method of manufacturing thereof
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
US10312194B2 (en) 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US9966361B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
JP6863574B2 (ja) * 2017-02-22 2021-04-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
EP3413342A1 (de) 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen
US10522423B2 (en) * 2017-08-30 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for fin-like field effect transistor
US10497648B2 (en) 2018-04-03 2019-12-03 General Electric Company Embedded electronics package with multi-thickness interconnect structure and method of making same
US11398445B2 (en) * 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby
CN113161306B (zh) * 2021-04-15 2024-02-13 浙江集迈科微电子有限公司 芯片的高效散热结构及其制备工艺

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764485A (en) 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5637922A (en) 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5906310A (en) 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6232151B1 (en) 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
JP3582645B2 (ja) * 2000-05-16 2004-10-27 日立エーアイシー株式会社 立体形配線板の製造方法
JP3818124B2 (ja) * 2001-10-25 2006-09-06 凸版印刷株式会社 半導体集積回路装置およびその製造方法
JP4183500B2 (ja) * 2002-12-20 2008-11-19 三洋電機株式会社 回路装置およびその製造方法
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
TWI236113B (en) * 2003-08-28 2005-07-11 Advanced Semiconductor Eng Semiconductor chip package and method for making the same
US7335608B2 (en) * 2004-09-22 2008-02-26 Intel Corporation Materials, structures and methods for microelectronic packaging
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7518236B2 (en) 2005-10-26 2009-04-14 General Electric Company Power circuit package and fabrication method
US20070202655A1 (en) * 2005-12-08 2007-08-30 Intel Corporation Method of providing a via opening in a dielectric film of a thin film capacitor
KR100722625B1 (ko) * 2005-12-12 2007-05-28 삼성전기주식회사 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
TWI292684B (en) * 2006-02-09 2008-01-11 Phoenix Prec Technology Corp Method for fabricating circuit board with conductive structure
JP4840769B2 (ja) * 2006-07-04 2011-12-21 セイコーインスツル株式会社 半導体パッケージの製造方法
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
TWI352406B (en) * 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
US7629892B1 (en) * 2006-12-12 2009-12-08 Demott Charles E Restraining device and method of use
US20080190748A1 (en) 2007-02-13 2008-08-14 Stephen Daley Arthur Power overlay structure for mems devices and method for making power overlay structure for mems devices
US7626249B2 (en) 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same
US8358000B2 (en) 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay

Also Published As

Publication number Publication date
EP2469591A3 (en) 2018-01-31
CN102593046B (zh) 2015-08-26
US8114712B1 (en) 2012-02-14
JP5873323B2 (ja) 2016-03-01
EP2469591B1 (en) 2021-01-27
EP2469591A2 (en) 2012-06-27
CA2762470A1 (en) 2012-06-22
US20120161325A1 (en) 2012-06-28
CA2762470C (en) 2019-01-15
CN102593046A (zh) 2012-07-18
US8334593B2 (en) 2012-12-18
JP2012134500A (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
BRPI1105202A2 (pt) mÉtodo de fabricaÇço de um pacote de disposito semicondutor e pacote de dispositivo semicondutor
EP3355349B1 (en) Efficient heat removal from component carrier with embedded diode
US10366924B2 (en) Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance
US8637341B2 (en) Semiconductor module
US10186467B2 (en) Semiconductor package device and method of manufacturing the same
TWI327363B (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20110316035A1 (en) Heat dissipating substrate and method of manufacturing the same
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
CN112164677A (zh) 一种线路预排布散热嵌埋封装结构及其制造方法
TW200945461A (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
TW201027697A (en) Mount board and semiconductor module
TW200941659A (en) Thermally enhanced package with embedded metal slug and patterned circuitry
US9006586B2 (en) Wiring substrate, its manufacturing method, and semiconductor device
TW202329262A (zh) 一種基於模製成型制程的封裝基板及其製造方法
US10736222B2 (en) Cooling component carrier material by carbon structure within dielectric shell
RU2299497C2 (ru) Способ изготовления трехмерного многокристального микромодуля
CN112820713A (zh) 一种金属框架封装基板及其制造方法
TW201907532A (zh) 半導體封裝結構及其製作方法
CN108346637B (zh) 一种功率模块及其制造方法
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
TW200931456A (en) Packaging substrate having capacitor embedded therein and method for manufacturing the same
TW202318597A (zh) 信熱分離tmv封裝結構及其製作方法
CN116779453A (zh) 高导热嵌埋结构及其制作方法
TWM590773U (zh) 具散熱功能的功率晶片封裝模組

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B11D Dismissal acc. art. 38, par 2 of ipl - failure to pay fee after grant in time