BRPI0808640B1 - Controle de intensidade de transistor de linha de palavra para leitura e escrita em memória de acesso aleatório magnetoresistiva de torque de transferência de spin - Google Patents

Controle de intensidade de transistor de linha de palavra para leitura e escrita em memória de acesso aleatório magnetoresistiva de torque de transferência de spin Download PDF

Info

Publication number
BRPI0808640B1
BRPI0808640B1 BRPI0808640-0A BRPI0808640A BRPI0808640B1 BR PI0808640 B1 BRPI0808640 B1 BR PI0808640B1 BR PI0808640 A BRPI0808640 A BR PI0808640A BR PI0808640 B1 BRPI0808640 B1 BR PI0808640B1
Authority
BR
Brazil
Prior art keywords
voltage
word line
fact
mram
writing
Prior art date
Application number
BRPI0808640-0A
Other languages
English (en)
Inventor
Sei Seung Yoon
Seung H. Kang
Mehdi Hamidi Sani
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BRPI0808640A2 publication Critical patent/BRPI0808640A2/pt
Publication of BRPI0808640A8 publication Critical patent/BRPI0808640A8/pt
Publication of BRPI0808640B1 publication Critical patent/BRPI0808640B1/pt

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)

Abstract

controle de intensidade de transistor de linha de palavra para leitura e escrita em memória de acesso aleatório magnetoresistiva de torque de transferência de spin. sistemas, circuitos e métodos para controlar tensão de linha de palavra em um transistor de linha de palavra em memória de acesso aleatório magnetoresistiva de torque de transferência de spin (stt-mram) são descritos. uma primeira tensão pode ser fornecida ao transistor de linha de palavra para operações de escrita. uma segunda tensão, que é menor do que a primeira tensão, pode ser fornecida ao transistor de linha de palavra durante operações de leitura.

Description

“CONTROLE DE INTENSIDADE DE TRANSISTOR DE LINHA DE PALAVRA PARA LEITURA E ESCRITA EM MEMÓRIA DE ACESSO ALEATÓRIO MAGNETORESISTIVA DE TORQUE DE TRANSFERÊNCIA DE SPIN”
Reivindicação de Prioridade sob 35 U.S.C. § 119 [001] O Pedido atual para Patente reivindica prioridade ao Pedido Provisional No. 60/893.217 intitulado “WORD LINE TRANSISTOR STRENGTH CONTROL FOR READ AND WRITE IN SPIN TRANSFER TORQUE MAGNETORESISTIVE RANDOM ACCESS MEMORY” depositado em 6 de março de 2007, e atribuído ao
cessionário do mesmo e expressamente incorporado aqui como
referência.
Campo da Invenção
[002] Materializações da invenção são
relacionadas a memória de acesso aleatório (RAM). Mais
especificamente , materializações da invenção são
relacionadas a controle de tensão de transistor de linha de palavra em Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM).
Descrição da Técnica Anterior [003] A memória de acesso aleatório (RAM) é um componente onipresente de arquiteturas modernas digitais. A RAM pode ser dispositivo autônomo ou pode estar integrada ou embutida dentro de dispositivos que usam RAM, tais como microprocessadores, microcontroladores, circuitos integrados de aplicação específica (ASICs), sistema on-chip (SoC), e outros dispositivos semelhantes como será apreciado por aqueles versados na técnica. A RAM pode ser volátil ou não-volátil. A RAM volátil perde suas informações armazenadas sempre que a energia é removida. A RAM não-volátil pode manter seus conteúdos de memória mesmo quando a energia é removida da memória. Embora a RAM nãovolátil tenha vantagens na capacidade de manter seus
Petição 870190015046, de 14/02/2019, pág. 6/35
2/17 conteúdos sem ter energia aplicada, RAM não-volátil convencional tem tempos de leitura/escrita mais curtos do que a RAM volátil.
[004] A Memória de Acesso Aleatório
Magnetoresistiva (MRAM) é uma tecnologia de memória nãovolátil que possui tempos de resposta (leitura/escrita) comparáveis a memória volátil. Ao contrário das tecnologias
RAM convencionais que armazenam dados como cargas elétricas ou fluxos de corrente, MRAM usa elementos magnéticos. Como ilustrado nas Figuras 1A e 1B, um elemento de armazenamento de junção de túnel magnético (MTJ) 100 pode ser formado a partir de duas camadas magnéticas 110 e 130, cada uma das quais pode manter um campo magnético, separadas por uma camada isolante (barreira de túnel) 120. Uma das duas camadas (por exemplo, camada fixa 110) é ajustada em uma polaridade particular. A polaridade da outra camada (por exemplo, camada livre 130) 132 é livre para mudar para casar aquele de um campo externo que pode ser aplicado. Uma mudança na polaridade 132 da camada livre 130 irá mudar a resistência do elemento de armazenamento MTJ 100. Por exemplo, quando as polaridades estão alinhadas, Figura 1A, um estado de baixa resistência existe. Quando as polaridades não estão alinhadas, Figura 1B, então um estado de alta resistência existe. A ilustração de MTJ 100 tem simplificado e aqueles versados na técnica irão apreciar que cada camada ilustrada possa compreender uma ou mais camadas de materiais, conforme é conhecido na técnica.
[005] Referente à Figura 2A, uma célula de memória 200 de uma MRAM convencional é ilustrada para uma operação de leitura. A célula 200 inclui um transistor 210, linha de bits 220, linha de dígitos 230, e linha de palavra 240. A célula 200 pode ser lida medindo a resistência elétrica da MTJ 100. Por exemplo, uma MTJ específica 100
Petição 870190015046, de 14/02/2019, pág. 7/35
3/17 pode ser selecionada ativando um transistor associado 210, que pode comutar corrente a partir de uma linha de bits 220 através da MTJ 100. Devido ao efeito magnetoresistivo de túnel, a resistência elétrica da MTJ 100 muda com base na orientação das polaridades nas duas camadas magnéticas (por exemplo, 110, 130), como discutido acima. A resistência dentro de qualquer MTJ particular 100 pode ser determinada a partir da corrente, resultando a partir da polaridade da camada livre. Convencionalmente, se a camada fixa 110 e a camada livre 130 têm a mesma polaridade, a resistência é baixa e um 0 é lido. Se a camada fixa 110 e a camada livre 130 têm polaridade oposta, a resistência é mais alta é um 1 é lido.
[006] Referente à Figura 2B, a célula de memória 200 de uma MRAM convencional é ilustrada para uma operação de escrita. A operação de escrita da MRAM é uma operação magnética. Logo, o transistor 210 está desligado durante a operação de escrita. A corrente é propagada através da linha de bits 220 e a linha de dígitos 230 para estabelecer campos magnéticos 250 e 260 que podem afetar a polaridade da camada livre da MTJ 100 e consequentemente o
estado de lógica da célula 200. Logo, dados podem ser
escritos e armazenados na MTJ 100.
[007] MRAM tem diversas características
desejáveis que fazem dela uma candidata para uma memória
universal, tais como alta velocidade, alta densidade (isto
é, tamanho de célula de bit pequeno), baixo consumo de
energia, e nenhuma degradação no tempo. Entretanto, MRAM tem questões de escalabilidade. Especificamente, conforme as células de bit se tornam menores, os campos magnéticos usados para comutar o estado de memória aumentam. Logo, a densidade de corrente e o consumo de energia aumentam para
Petição 870190015046, de 14/02/2019, pág. 8/35
4/17 fornecer os campos magnéticos maiores, limitando dessa forma a escalabilidade da MRAM.
[008] Diferentemente da MRAM convencional, a Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM) usa elétrons que se tornam polarizados em spin conforme elétrons passam através de um filme fino (filtro de spin). A STT-MRAM também é conhecida como RAM de Torque de Transferência de Spin (STT-RAM), RAM de Comutação de Magnetização de Transferência de Torque de Spin (Spin-RAM), e Transferência de Momento de Spin (SMTRAM). Durante a operação de escrita, os elétrons polarizados em spin exercem um torque na camada livre, que pode comutar a polaridade da camada livre. A operação de leitura é similar a MRAM convencional no fato de que uma corrente é usada para detectar a resistência/estado lógico do elemento de armazenamento MTJ, como discutido antes. Como ilustrado na Figura 3A, uma célula de bit STT-MRAM 300 inclui MTJ 305, transistor 310, linha de bits 320, e linha de palavra 330. O transistor 310 é ligado tanto para operações de leitura quanto de escrita para permitir que a corrente flua através da MTJ 305, de modo que o estado lógico pode ser lido ou escrito.
[009] Referente à Figura 3B, um diagrama mais detalhado de uma célula STT-MRAM 301 é ilustrado, para discussão adicional das operações de leitura/escrita. Em adição aos elementos discutidos anteriormente tais como MTJ 305, transistor 310, linha de bits 320 e linha de palavras 330, uma linha fonte 340, amplificador sensível 350, conjunto de circuitos de leitura/escrita 360 e uma referência de linha de bits 370 são ilustrados. Como discutido acima, a operação de escrita em um STT-MRAM é elétrica. O conjunto de circuito de leitura/escrita 360 gera uma tensão de escrita entre a linha de bits 320 e a
Petição 870190015046, de 14/02/2019, pág. 9/35
5/17 linha fonte 340. Dependendo da polaridade da tensão entre a linha de bits 320 e a linha fonte 340, a polaridade da camada livre da MTJ 305 pode ser mudada e correspondentemente o estado lógico pode ser escrito na célula 301. Da mesma forma, durante uma operação de leitura, uma corrente de leitura é gerada, que flui entre a linha de bits 320 e a linha fonte 340 através de MTJ 305. Quando a corrente é permitida fluir pelo transistor 310, a resistência (estado lógico) da MTJ 305 pode ser determinada com base na tensão diferencial entre a linha de bits 320 e a linha fonte 340, que é comparada com uma referência 370 e então amplificada pelo amplificador sensível 350. Aqueles versados na técnica irão apreciar que a operação e construção da célula de memória 301 é conhecida na técnica. Detalhes adicionais são fornecidos, por exemplo, em M. Hosomi, ET AL, A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM, procedimentos da conferência IEDM (2005), que é incorporado aqui como referência em sua totalidade.
[0010] A operação de escrita elétrica de STTMRAM elimina o problema de escalonamento devido à operação de escrita magnética na MRAM. Adicionalmente, o projeto de circuito é menos complicado para a STT-MRAM. Entretanto, por causa de ambas as operações de leitura e escrita serem realizadas passando corrente através da MTJ 305, existe um potencial para operações de leitura para perturbar os dados armazenados na MTJ 305. Por exemplo, se a corrente de leitura é similar ou maior em magnitude do que o limite de corrente da escrita, então existe uma chance substancial da operação de leitura poder perturbar o estado lógico da MTJ 305 e dessa forma degradar a integridade da memória.
SUMÁRIO
Petição 870190015046, de 14/02/2019, pág. 10/35
6/17 [0011] Materializações exemplares da invenção são direcionadas a sistemas, circuitos e métodos para controlar a tensão de linha de palavra aplicada em transistores de linha de palavra em STT-MRAM.
[0012] Logo, uma materialização da invenção pode incluir uma Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STTMRAM) compreendendo uma célula de bits possuindo uma junção de túnel magnético (MTJ) e um transistor de linha de palavra, em que a célula de bits é acoplada a uma linha de bits e uma linha fonte; e um acionador de linha de palavra acoplado a uma porta do transistor de linha de palavra, em que o acionador de linha de palavra é configurado para fornecer uma primeira tensão para uma operação de escrita e uma segunda tensão durante uma operação de leitura, e em que a primeira tensão é maior do que a segunda tensão.
[0013] Outra materialização da invenção pode incluir um método para operações de leitura e escrita em uma Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM) incluindo aplicar uma primeira tensão a um transistor de linha de palavra de uma célula de bits durante uma operação de escrita; e aplicar uma segunda tensão ao transistor de linha de palavra durante uma operação de leitura, em que a primeira tensão é maior do que a segunda tensão.
BREVE DESCRIÇÃO DOS DESENHOS [0014] Os desenhos em anexo são apresentados para ajudar na descrição de materializações da invenção e são fornecidos apenas para ilustração das materializações e não para limitação das mesmas.
[0015] As Figuras 1A e 1B são ilustrações de um elemento de armazenamento de junção de túnel magnético (MTJ).
Petição 870190015046, de 14/02/2019, pág. 11/35
7/17 [0016] As Figuras 2A e 2B são ilustrações de uma célula de Memória de Acesso Aleatório Magnetoresistiva (MRAM) durante operações de leitura e escrita, respectivamente.
[0017] As Figuras 3A e 3B são ilustrações de células de Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM).
[0018] As Figuras 4A e 4B são ilustrações de uma configuração de circuito em uma STT-MRAM durante operações de leitura e escrita, respectivamente.
[0019] A Figura 5 é uma ilustração de uma configuração de circuito para um acionador de escrita para uma STT-MRAM.
[0020] A Figura 6 é um gráfico ilustrando a
tensão de linha de palavra para operações de leitura e
escrita de uma STT-MRAM.
[0021] A Figura 7 é um diagrama de blocos de
um acionar de linha de palavra incluindo lógica de seleção
para selecionar primeira e segunda tensões para a linha de
palavra.
[0022] A Figura 8 é uma ilustração de uma
configuração de circuito para um acionador de linha de
palavra para uma STT-MRAM.
DESCRIÇÃO DETALHADA [0023] Aspectos de materializações da invenção são divulgados na seguinte descrição e nos desenhos relativos direcionados a materializações específicas da invenção. As materializações alternativas podem ser planejadas sem se afastar do escopo da invenção. Adicionalmente, os elementos bem conhecidos da invenção não serão descritos em detalhe ou serão omitidos de modo a não obscurecer os detalhes relevantes de materializações da invenção.
Petição 870190015046, de 14/02/2019, pág. 12/35
8/17 [0024] A palavra exemplar é usada aqui para significar “servindo como um exemplo, ocorrência, ou ilustração”. Qualquer materialização descrita aqui como exemplar não deve necessariamente ser interpretada como preferida ou vantajosa sobre outras materializações. Do mesmo modo, o termo “materializações da invenção” não exige que todas as materializações da invenção incluam a característica, vantagem ou modo de operação discutidos.
[0025] Como discutido na descrição da técnica anterior, a STT-MRAM usa uma baixa corrente de escrita para cada célula, que é uma vantagem deste tipo de memória sobre a MRAM. Entretanto, a corrente de leitura de célula pode aproximar-se ou ser mais elevada do que o limite de corrente de escrita e assim causar o acontecimento de uma operação de escrita inválida. Para reduzir o potencial de uma escrita inválida, materializações das invenção usam níveis de tensão de linha de palavra (WL) diferentes para leitura e escrita. Os projetos convencionais aplicam a mesma tensão WL para leitura e escrita. Em uma dada corrente de leitura, a probabilidade de uma escrita inválida aumenta com a largura de pulso. Dessa forma, um esquema convencional de projeto usa um pulso curto para leitura e um pulso longo para escrita. Na prática, isto resulta em desequilíbrio nos tempos de ciclo de leitura e escrita, fazendo frequentemente o tempo de ciclo de escrita desnecessariamente mais longo do que o tempo de ciclo de leitura. Ao contrário, as materializações da invenção controlam a intensidade do transistor de WL para operações de leitura e escrita. Se o nível de tensão de WL do ciclo de escrita é mais elevado do que o nível de leitura, pode gerar uma corrente de escrita mais elevada. Aqueles versados na técnica apreciarão que há muitas maneiras de praticar as materializações da invenção. Por exemplo, uma
Petição 870190015046, de 14/02/2019, pág. 13/35
9/17 tensão de bombeamento pode ser usada para o nível de tensão de WL aumentado. Alternativamente, uma fonte de alimentação disponível que está em uma tensão mais alta do que a fonte de alimentação do núcleo da memória pode ser usada.
[0026] A Figura 4A ilustra uma configuração de circuito 400 em uma STT-MRAM durante uma operação de leitura. O circuito inclui uma célula de bit 401 que inclui uma MTJ 405 e o transistor de linha de palavra 410 acoplado entre a linha de bit (BL) 420 e a linha de fonte (SL) 440. Ademais, o transistor de linha de palavra 410 é acoplado à linha de palavra 430, como discutido acima. Um elemento de isolamento de leitura 450 é acoplado à linha de bit 420 para isolar o amplificador sensível 470 durante uma operação de escrita. O elemento 450 (por exemplo, mux de leitura) pode ser usado para selecionar uma das linhas de bit durante a operação de leitura assim como fornecendo o isolamento do amplificador sensível. Como será apreciado por aqueles versados na técnica, o elemento de isolamento de leitura 450 pode ser qualquer dispositivo ou combinação de dispositivos que podem acoplar o amplificador sensível 470 à linha de bit 420 durante operações de leitura e podem isolar o amplificador sensível 470 durante as operações de escrita. Por exemplo, o elemento de isolamento 450 pode ser uma porta de transmissão acoplada em série a uma entrada do amplificador sensível 470. Entretanto, aqueles versados na técnica apreciarão que outros dispositivos e/ou combinações de dispositivos tais como multiplexadores e semelhantes podem ser usados. Ademais, aqueles versados na técnica apreciarão que a configuração de circuito ilustrada aqui é meramente para facilitar a descrição dos aspectos das materializações da invenção e não está pretendida a limitar as materializações para os elementos e/ou arranjos ilustrados.
Petição 870190015046, de 14/02/2019, pág. 14/35
10/17
[0027] Referindo de volta a Figura 4A, o
elemento de isolamento 450 pode receber um sinal de
habilitação de leitura (rd_ en) para coordenar com a
operação de leitura. Um amplificador sensível 470 é
acoplado à linha de bit 420 e a uma referência 460. O
amplificador sensível 470 pode ser usado para determinar o estado da célula de bit 401 amplificando o diferencial de tensão entre a linha de bit 420 e a referência 460 na entrada do amplificador sensível 470 durante a operação de leitura. Durante a operação de leitura o transistor 410 está conduzindo e uma corrente de leitura (i_rd) flui através da MTJ 405. O elemento de isolamento de leitura 450 estará conduzindo e uma tensão em proporção à resistência da MTJ 405 será gerada e detectada no amplificador sensível 470. Como discutido acima, a resistência variará com base no estado de lógica da MTJ 405. Consequentemente, os dados armazenados na célula de bit 401 podem ser lidos.
[0028] O acionador de linha de palavra 432 é acoplado à linha de palavra 430 e ao transistor de linha de palavra 410. O acionador de linha de palavra 432 pode seletivamente mudar a tensão aplicada ao transistor 410 para operações de leitura e escrita. Durante a operação de leitura, o acionador de linha de palavra 432 fornece a linha de palavra 430 e o transistor 410 com uma segunda tensão (WL_rd) que pode ser, por exemplo, a tensão de núcleo Vdd. Referindo-se à Figura 4B, durante operações de escrita, o acionador de linha de palavra 432 fornece a linha de palavra 430 e o transistor 410 com uma primeira tensão (WL_wr) que é uma tensão mais alta (por exemplo, Vpp) do que o segundo nível de tensão (por exemplo, Vdd). Por exemplo, o acionador de linha de palavra 432 é ilustrado como tendo duas fontes de alimentação, uma tensão mais baixa Vdd (por exemplo, uma tensão de núcleo) e uma
Petição 870190015046, de 14/02/2019, pág. 15/35
11/17 tensão mais alta Vpp (por exemplo, uma tensão de bombeamento). Vdd pode estar no mesmo nível que é fornecido para o resto do circuito de memória (por exemplo, 1,2 V). Por exemplo, em algumas materializações Vpp pode estar na ordem de 40% a 100% maiores do que Vdd. Entretanto, as materializações da invenção não são limitadas a esta faixa e Vpp pode ser substancialmente mais elevada, se a tensão aumentada não danificará nem degradará a confiabilidade do transistor de linha de palavra 410 ou outros elementos de circuito. Vpp pode ser fornecido a partir de uma fonte de energia integrada, tal como a partir de um circuito integrado de gerenciamento de energia ou a partir de outras fontes externas. Alternativamente, a Vpp pode ser gerada a partir de Vdd usando um circuito de bombeamento, por exemplo, como é sabido na técnica.
[0029] Um acionador de escrita 500 e elementos de isolamento de escrita 502 e 504 são acoplados entre a linha de bit 420 e a linha de fonte 440 para habilitar a seleção de uma linha de bit e escrever dados para célula de bit 401. Como discutido acima e ilustrado na Figura 4B, em uma STT RAM passando corrente através da MTJ 405 pode mudar a polaridade da camada livre que muda por sua vez a resistência da MTJ 405. Esta mudança de resistência pode então ser detectada como uma mudança do estado de lógica da célula de bit 401. Por exemplo, uma primeira corrente de escrita (i_wr0) pode fluir em uma primeira direção para escrever um estado de lógica 0. Uma segunda corrente de escrita (i_wr1) pode fluir em uma segunda direção oposta à primeira direção para escrever um estado de lógica 1. Os elementos de isolamento de escrita 502 e 504 podem ser qualquer dispositivo ou combinação de dispositivos que podem seletivamente acoplar e desacoplar o acionador de escrita 500. Por exemplo, os elementos de isolamento de
Petição 870190015046, de 14/02/2019, pág. 16/35
12/17 escrita 502 e 504 podem ser portas de transmissão acopladas em série com o acionador de escrita 500. Ademais, os elementos de isolamento de escrita podem receber um sinal de habilitação de escrita (wr_en) para coordenar o acoplamento do acionador de escrita 500 durante a operação de escrita. Entretanto, aqueles versados na técnica apreciarão que os elementos de isolamento de escrita 502 e 504 podem ser outros dispositivos e/ou combinações de dispositivos tais como os multiplexadores e semelhantes, que podem ser usados para conseguir a mesma funcionalidade. Referindo-se à Figura 5, uma configuração de circuito para o acionador de linha de escrita 500 é ilustrada. O acionador de linha de escrita 500 pode incluir uma pluralidade de inversores 510, 520 e 530 configurados para acionar diferencialmente a linha de bit (BL) e a linha de fonte (SL) com base em uma entrada de dados recebidos que deve ser escrita à célula de bit.
[0030] A Figura 6 é um gráfico 600 que ilustra a tensão de linha de palavra aplicada no transistor de linha de palavra para operações de escrita e leitura para vários valores de Vdd. Como ilustrado, a tensão de leitura de linha de palavra (WL_rd) 610 pode ser Vdd. Entretanto, a tensão de escrita de linha de palavra (WL_wr) 620 é maior do que WL_rd por um diferencial de tensão V_delta. A tensão de escrita mais elevada pode ser usada para aumentar a margem do limite de escrita sobre a leitura. Consequentemente, o V_delta é proporcional a esta margem aumentada, de modo que um aumento no V_delta resulte em um aumento da margem e uma diminuição no potencial para que a operação de leitura cause uma escrita inválida. Como discutido acima, o WL_wr pode ser gerado usando uma tensão de bombeamento, a tensão de alimentação interna (por exemplo, em aplicações embutidas) ou a tensão de
Petição 870190015046, de 14/02/2019, pág. 17/35
13/17 alimentação externa que é maior do que a tensão de núcleo. Consequentemente, o gráfico 600 é fornecido meramente com a finalidade de ilustração e não pretende limitar as materializações da invenção. Por exemplo, a tensão de escrita (WL_wr) poderia ser um valor fixo tal que V_delta seria uma função de diminuição conforme Vdd aumenta. Alternativamente, a tensão de escrita (WL_wr) poderia ser um múltiplo de Vdd (por exemplo, N*Vdd, onde N é um número real fixo) e V_delta seria uma função de aumento enquanto Vdd aumentou. Entretanto, não obstante a estratégia para gerar V_delta, contanto que WL_wr seja maior do que WL_rd, uma diminuição no potencial para que a operação de leitura cause um escrita inválida pode ser conseguida.
[0031] Como discutido com relação à Figura 4, o acionador de linha de palavra 432 é configurado para alimentar seletivamente a linha de palavra com diferentes níveis de tensão para operações de escrita e leitura. O acionador de linha de palavra 432 pode incluir a lógica para selecionar o segundo nível de tensão (mais baixo) para operações de leitura e o primeiro nível de tensão (mais elevado) para operações de escrita. Por exemplo, em uma configuração de alimentação dupla, o acionador de linha de palavra 432 pode incluir um elemento de comutação para selecionar as primeira e segunda tensões. O elemento de comutação pode incluir transistores, portas de transmissão, multiplexadores, ou qualquer outro dispositivo que puder selecionar as primeira e segunda tensões, como será apreciado por aqueles versados na técnica. Se uma única alimentação é usada, um circuito de bombeamento pode ser incluído no acionador de linha de palavra 432 e seletivamente ser habilitado para as operações de escrita. Consequentemente, aqueles versados na técnica apreciarão que muitas configurações podem ser usadas para o acionador
Petição 870190015046, de 14/02/2019, pág. 18/35
14/17 de linha de palavra 432 e que as materializações da invenção não estão limitadas aos exemplos ilustrados e discutidos fornecidos aqui.
[0032] Por exemplo, se referindo à Figura 7, um diagrama de blocos do acionador de linha de palavra (WL) 432 é ilustrado. O acionador de linha de palavra 432 pode incluir a lógica de seleção 710 configurada para selecionar a primeira tensão (por exemplo, Vpp) para operações de escrita e a segunda tensão (Vdd) para operações de leitura.
Como ilustrado, a lógica de seleção 710 inclui os dispositivos de comutação controlados 720 e 730 para selecionar as primeira e segunda tensões em resposta a um sinal de habilitação de escrita (wr_en) e um sinal de habilitação de leitura (rd_en), respectivamente. Como discutido aqui será apreciado que os dispositivos de comutação não precisem ser nenhum dispositivo ou configuração específica, contanto que a funcionalidade de fornecer uma tensão mais alta durante a operação de escrita seja conseguida. Ademais, se um circuito de bombeamento é usado pode ser incorporado no acionador de linha de palavra
432 e seletivamente ser habilitado e desabilitado. Consequentemente, as configurações fornecidas aqui são meramente para ilustração e não a limitação das materializações da invenção.
[0033] A Figura 8 ilustra um diagrama de circuito do acionador de linha de palavra (WL) 432 de acordo com outra materialização da invenção. A primeira tensão (por exemplo, Vpp) para operações de escrita é fornecida a um circuito de acionador 810 pelo transistor 804 que é ativado em resposta a um sinal de habilitação de escrita (wr_en) armazenado (buffered) pelo inversor 802. A segunda tensão (Vdd) para operações de leitura é fornecida ao circuito de acionador 810 pelo transistor 806 que é
Petição 870190015046, de 14/02/2019, pág. 19/35
15/17 ativado em resposta a um sinal de habilitação de leitura (rd_en) armazenado pelo inversor 808. O acionador 810 inclui transistores 812 e 814 acoplados à linha de palavra (WL). O acionador 810 é habilitado também seletivamente pelo sinal de habilitação de linha de palavra (WL_en).
Consequentemente, se o sinal de habilitação de escrita é ativado (neste caso um sinal de estado de lógica elevado), o transistor 804 é comutado e a primeira tensão (por exemplo, Vpp) é fornecida ao acionador 810. Quando da ativação do sinal de habilitação de linha de palavra (neste caso um sinal de estado de lógica baixo) para a operação de escrita, o circuito de acionador 810 acionará e fornecerá Vpp (tensão WL_wr) à linha de palavra. Similarmente, quando da ativação do sinal de habilitação de leitura (rd_en) (neste caso um sinal de estado de lógica elevado), o transistor 806 é ligado e a segunda tensão (por exemplo, Vdd) é fornecida ao acionador 810. Quando da ativação do sinal de habilitação de linha de palavra (neste caso um sinal de estado de lógica baixo) para a operação de leitura, o circuito de acionador 810 acionará e fornecerá Vdd (tensão WL_rd) à linha de palavra.
[0034] Em virtude do antecedente, será apreciado que as materializações da invenção podem também incluir métodos para realizar as funções, seqüência de ações e/ou os algoritmos descritos aqui. Por exemplo, uma materialização da invenção pode incluir um método para operações de leitura e escrita em um dispositivo de Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM) que inclui aplicar uma primeira tensão a um transistor de linha de palavra de uma célula de bit durante uma operação de escrita; e aplicar uma segunda tensão ao transistor de linha de palavra durante uma operação de leitura, onde a primeira tensão é
Petição 870190015046, de 14/02/2019, pág. 20/35
16/17 mais elevada do que a segunda tensão. O método pode ainda incluir gerar a primeira tensão bombeando uma fonte de tensão comum, em que a fonte de tensão comum é usada para a segunda tensão. Alternativamente, como discutido acima, a primeira tensão e a segunda tensão podem cada uma ser fornecida a partir de fontes de energia separadas. Os métodos de acordo com materializações da invenção podem ainda incluir selecionar a primeira tensão em resposta a um sinal de habilitação de escrita e selecionar a segunda tensão em resposta ao sinal de habilitação de leitura. Mais métodos adicionais podem incluir fornecer uma primeira tensão à linha de palavra em resposta a um sinal de habilitação de linha de palavra durante uma operação de escrita e a segunda tensão à linha de palavra em resposta ao sinal de habilitação de linha de palavra durante a operação de leitura. Consequentemente, será apreciado que algumas das funcionalidades alternativas descritas aqui podem ainda ser incluídas nos métodos das materializações da invenção.
[0035] Enquanto o pedido acima mostra materializações ilustrativas da invenção, deve-se notar que as várias mudanças e modificações poderiam ser feitas aqui sem se afastar do escopo das materializações da invenção como definidas pelas reivindicações anexadas. Por exemplo, sinais de lógica específicos correspondendo aos transistores/circuitos a serem ativados, podem ser tanto mudados como apropriados para conseguir a funcionalidade divulgada conforme os transistores/circuitos podem ser modificados a dispositivos complementares (por exemplo, intercambiando dispositivos PMOS e NMOS). Do mesmo modo, as funções, etapas e/ou ações dos métodos de acordo com as materializações da invenção descritas aqui não precisam ser realizadas em alguma ordem particular. Além disso, embora
Petição 870190015046, de 14/02/2019, pág. 21/35
17/17 os elementos da invenção possam ser descritos ou reivindicados no singular, o plural é contemplado a menos que a limitação ao singular seja explicitamente indicada.

Claims (19)

REIVINDICAÇÕES
1, caracterizada pelo fato de que compreende adicionalmente:
um elemento de isolamento de leitura (450) interposto entre a célula de bits (401) e um amplificador sensível (470), em que o elemento de isolamento é configurado para isolar seletivamente o elemento resistivo da linha de bits durante uma operação de escrita.
1. Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM) (400) compreendendo:
uma célula de bits (401) possuindo uma junção de túnel magnética (MTJ) (405) e um transistor de linha de palavra (410), em que a célula de bits é acoplada a uma linha de bits (420) e uma linha de fonte (440);
a memória caracterizada pelo fato de que compreende adicionalmente:
um acionador de linha de palavra (432) acoplado a uma porta do transistor de linha de palavra, em que o acionador de linha de palavra é configurado para fornecer uma primeira tensão para uma operação de escrita e uma segunda tensão durante uma operação de leitura, e em que a primeira tensão é maior que a segunda tensão.
2/5 um acionador de escrita (500) configurado para fornecer um sinal elétrico à célula de bits (401) para armazenar um estado de lógica na célula de bits; e pelo menos um elemento de isolamento de escrita (502, 504) acoplado em série com o acionador de escrita entre a linha de bits (420) e linha de fonte, em que o elemento de isolamento de escrita é configurado para isolar o acionador de escrita durante uma operação de leitura.
2, caracterizada pelo fato de que o elemento de isolamento de leitura (450) é pelo menos um dentre um comutador, uma porta de transmissão, ou um multiplexador.
2. STT-MRAM (400), de acordo com a reivindicação
3/5 um primeiro transistor de seleção (720) acoplado à primeira tensão configurada para comutar para ligado em resposta a um sinal de habilitação de escrita;
um segundo transistor de seleção (730) acoplado à segunda tensão configurado para ligar em resposta a um sinal de habilitação de leitura; e um circuito acionador (810) acoplado ao primeiro (720) e segundo (730) transistores de seleção e configurado para emitir a primeira tensão à linha de palavra em resposta a um sinal de habilitação de linha de palavra durante uma operação de escrita e para emitir a segunda tensão à linha de palavra em resposta ao sinal de habilitação de linha de palavra durante uma operação de leitura.
3. STT-MRAM (400), de acordo com a reivindicação
4/5
4. STT-MRAM (400), de acordo com a reivindicação 1, caracterizada pelo fato de que compreende adicionalmente:
Petição 870190015046, de 14/02/2019, pág. 24/35
5/5
5. STT-MRAM (400), de acordo com a reivindicação 4, caracterizada pelo fato de que o acionador de escrita (500) compreende:
primeiro (520) e segundo (530) inversores acoplados em série entre uma entrada de dados e a linha de bits (420); e um terceiro inversor (510) acoplado em série entre a entrada de dados e a linha de fonte.
6, caracterizada pelo fato de que a lógica de seleção (710) compreende:
Petição 870190015046, de 14/02/2019, pág. 25/35
6, caracterizada pelo fato de que a lógica de seleção compreende: um primeiro dispositivo de comutação (720) acoplado à primeira tensão; e um segundo dispositivo de comutação (730)
acoplado à segunda tensão.
6. STT-MRAM (400), de acordo com a reivindicação 1, caracterizada pelo fato de que o acionador de linha de palavra (432) compreende adicionalmente:
lógica de seleção (710) configurada para selecionar a primeira tensão para operações de escrita e a segunda tensão para operações de leitura.
7. STT-MRAM (400), de acordo com a reivindicação
8. STT-MRAM (400), de acordo com a reivindicação
9, caracterizada pelo fato de que compreende adicionalmente:
um circuito de bomba de tensão configurado para gerar a primeira tensão a partir da fonte de potência comum.
9. STT-MRAM (400), de acordo com a reivindicação 1, caracterizada pelo fato de que a primeira tensão e a segunda tensão são fornecidas a partir de uma fonte de potência comum.
10. STT-MRAM (400), de acordo com a reivindicação
11. STT-MRAM (400), de acordo com a reivindicação 1, caracterizada pelo fato de que cada uma entre a primeira tensão e a segunda tensão é fornecida a partir de fontes de potência separadas.
12. STT-MRAM (400), de acordo com a reivindicação 1, caracterizada pelo fato de que a primeira tensão é de cerca de 40% a 100% mais elevada do que a segunda tensão.
Petição 870190015046, de 14/02/2019, pág. 26/35
13. Método para operações de leitura e escrita em uma Memória de Acesso Aleatório Magnetoresistiva de Torque de Transferência de Spin (STT-MRAM) compreendendo:
fornecer (401) uma célula de bits possuindo uma junção de túnel magnética;
o método caracterizado pelo fato de que compreende adicionalmente:
aplicar uma primeira tensão a uma porta de um transistor de linha de palavra (410) de uma célula de bits (401) durante uma operação de escrita; e aplicar uma segunda tensão ao transistor de linha de palavra durante uma operação de leitura, em que a primeira tensão é maior que a segunda tensão.
14. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende adicionalmente:
gerar a primeira tensão bombeando uma fonte de tensão comum, em que a fonte de tensão comum é usada para a segunda tensão.
15. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que cada uma entre a primeira tensão e a segunda tensão é fornecida a partir de fontes de potência separadas.
16. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende adicionalmente:
isolar um amplificador sensível (470) da célula de bits (401) durante a operação de escrita.
17. Método, de acordo com a reivindicação 16, caracterizado pelo fato de que um elemento de isolamento (450) usado para isolar o amplificador sensível (470) é pelo menos um dentre um comutador, uma porta de transmissão ou um multiplexador.
Petição 870190015046, de 14/02/2019, pág. 27/35
18. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que a célula de bits (401) compreende:
uma junção de túnel magnética (MTJ) (405) e em que o transistor de linha de palavra (410) é acoplado em série com a MTJ.
19. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende adicionalmente : selecionar a primeira tensão em resposta a um sinal de habilitação de escrita; e selecionar a segunda tensão em resposta a um sinal de habilitação de leitura. 20. Método, de acordo com a reivindicação 19, caracterizado pelo fato de que compreende adicionalmente : alimentar a primeira tensão a uma linha de
palavra em resposta a um sinal de habilitação de linha de palavra durante uma operação de escrita e a segunda tensão à linha de palavra em resposta ao sinal de habilitação de linha de palavra durante a operação de leitura.
BRPI0808640-0A 2007-03-06 2008-03-06 Controle de intensidade de transistor de linha de palavra para leitura e escrita em memória de acesso aleatório magnetoresistiva de torque de transferência de spin BRPI0808640B1 (pt)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US89321707P 2007-03-06 2007-03-06
US60/983,217 2007-03-06
US60/893,217 2007-03-06
US11/770,839 US7742329B2 (en) 2007-03-06 2007-06-29 Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US11/770,839 2007-06-29
PCT/US2008/056086 WO2008109768A1 (en) 2007-03-06 2008-03-06 Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory

Publications (3)

Publication Number Publication Date
BRPI0808640A2 BRPI0808640A2 (pt) 2014-08-05
BRPI0808640A8 BRPI0808640A8 (pt) 2019-01-15
BRPI0808640B1 true BRPI0808640B1 (pt) 2020-01-07

Family

ID=39523385

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0808640-0A BRPI0808640B1 (pt) 2007-03-06 2008-03-06 Controle de intensidade de transistor de linha de palavra para leitura e escrita em memória de acesso aleatório magnetoresistiva de torque de transferência de spin

Country Status (12)

Country Link
US (1) US7742329B2 (pt)
EP (1) EP2126922B1 (pt)
JP (3) JP2010520576A (pt)
KR (1) KR101093889B1 (pt)
CN (1) CN101641746B (pt)
AT (1) ATE534996T1 (pt)
BR (1) BRPI0808640B1 (pt)
CA (1) CA2677920C (pt)
ES (1) ES2375015T3 (pt)
MX (1) MX2009009488A (pt)
RU (1) RU2419894C1 (pt)
WO (1) WO2008109768A1 (pt)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7782661B2 (en) * 2007-04-24 2010-08-24 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US8159870B2 (en) * 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells
KR101493868B1 (ko) * 2008-07-10 2015-02-17 삼성전자주식회사 자기 메모리 소자의 구동 방법
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US7755965B2 (en) 2008-10-13 2010-07-13 Seagate Technology Llc Temperature dependent system for reading ST-RAM
US8107280B2 (en) * 2008-11-05 2012-01-31 Qualcomm Incorporated Word line voltage control in STT-MRAM
US8134856B2 (en) * 2008-11-05 2012-03-13 Qualcomm Incorporated Data protection scheme during power-up in spin transfer torque magnetoresistive random access memory
JP5315940B2 (ja) * 2008-11-06 2013-10-16 日本電気株式会社 磁気ランダムアクセスメモリ
US20100128519A1 (en) * 2008-11-25 2010-05-27 Seagate Technology Llc Non volatile memory having increased sensing margin
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
KR101048351B1 (ko) 2009-06-08 2011-07-14 한양대학교 산학협력단 자성 메모리의 동작방법
US8077508B1 (en) * 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
US9099181B2 (en) 2009-08-19 2015-08-04 Grandis, Inc. Non-volatile static ram cell circuit and timing method
US8077501B2 (en) * 2009-09-11 2011-12-13 Grandis, Inc. Differential read and write architecture
US8315090B2 (en) 2010-06-07 2012-11-20 Grandis, Inc. Pseudo page mode memory architecture and method
US8625339B2 (en) 2011-04-11 2014-01-07 Grandis, Inc. Multi-cell per memory-bit circuit and method
US8456926B2 (en) 2010-11-18 2013-06-04 Grandis, Inc. Memory write error correction circuit
US8411493B2 (en) * 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
US20110141802A1 (en) * 2009-12-15 2011-06-16 Grandis, Inc. Method and system for providing a high density memory cell for spin transfer torque random access memory
US8199553B2 (en) * 2009-12-17 2012-06-12 Hitachi Global Storage Technologies Netherlands B.V. Multilevel frequency addressable field driven MRAM
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
US8335101B2 (en) * 2010-01-21 2012-12-18 Qualcomm Incorporated Resistance-based memory with reduced voltage input/output device
US8723557B2 (en) 2010-06-07 2014-05-13 Grandis, Inc. Multi-supply symmetric driver circuit and timing method
EP2405438B1 (en) * 2010-07-07 2016-04-20 Crocus Technology S.A. Method for writing in a MRAM-based memory device with reduced power consumption
US8587994B2 (en) * 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
US8526266B2 (en) 2011-01-21 2013-09-03 Qualcomm Incorporated Row-decoder circuit and method with dual power systems
KR101312366B1 (ko) 2011-04-06 2013-09-26 에스케이하이닉스 주식회사 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
WO2013043738A1 (en) * 2011-09-19 2013-03-28 The Regents Of The University Of California Body voltage sensing based short pulse reading circuit
KR20130101376A (ko) * 2012-03-05 2013-09-13 삼성전자주식회사 동적 래치 및 이를 포함하는 데이터 출력 장치
US8923041B2 (en) 2012-04-11 2014-12-30 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque MRAM
KR20130139066A (ko) 2012-06-12 2013-12-20 삼성전자주식회사 소스라인 전압 발생기를 포함하는 자기 저항 메모리 장치
US9672885B2 (en) 2012-09-04 2017-06-06 Qualcomm Incorporated MRAM word line power control scheme
KR20140067254A (ko) 2012-11-26 2014-06-05 삼성전자주식회사 메모리 시스템과 이의 동작 방법
KR101996265B1 (ko) 2012-12-14 2019-07-04 삼성전자주식회사 공통소스 반도체 메모리 장치
US9064552B2 (en) 2013-02-27 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Word line driver and related method
US8792269B1 (en) * 2013-03-15 2014-07-29 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
US9691464B2 (en) * 2013-03-15 2017-06-27 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
US9928891B2 (en) 2013-09-20 2018-03-27 Tohoku University Nonvolatile variable resistance memory circuit which includes magnetic tunnel junction element
US9196582B2 (en) * 2013-11-22 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Word line coupling prevention using 3D integrated circuit
KR102212755B1 (ko) 2014-07-31 2021-02-05 삼성전자주식회사 전압 발생기 및 이를 포함하는 메모리 장치
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
US10096361B2 (en) * 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
JP6139623B2 (ja) 2015-09-15 2017-05-31 株式会社東芝 不揮発性半導体メモリ
US10127961B2 (en) * 2015-12-09 2018-11-13 Imec Vzw Three transistor two junction magnetoresistive random-access memory (MRAM) bit cell
US10541014B2 (en) * 2015-12-24 2020-01-21 Intel Corporation Memory cells with enhanced tunneling magnetoresistance ratio, memory devices and systems including the same
US9786343B1 (en) * 2016-08-30 2017-10-10 International Business Machines Corporation STT MRAM common source line array bias scheme
US10224368B2 (en) * 2017-06-30 2019-03-05 Qualcomm Incorporated Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
US10269413B1 (en) 2017-10-17 2019-04-23 R&D 3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US11501826B2 (en) 2017-10-17 2022-11-15 R&D3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US11165012B2 (en) * 2018-10-29 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
CN112927736B (zh) * 2019-12-05 2023-12-29 上海磁宇信息科技有限公司 磁性随机存储器之读写电路

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
JP2001154844A (ja) * 1999-11-30 2001-06-08 Nec Corp シングルチップマイクロコンピュータ
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置
KR100446616B1 (ko) * 2001-10-18 2004-09-04 삼성전자주식회사 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
US6839269B2 (en) * 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
KR100464536B1 (ko) * 2002-03-22 2005-01-03 주식회사 하이닉스반도체 자기 저항 램
JP3884399B2 (ja) * 2003-05-21 2007-02-21 株式会社東芝 磁気記憶装置
US7006375B2 (en) * 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP4192060B2 (ja) * 2003-09-12 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US6999366B2 (en) * 2003-12-03 2006-02-14 Hewlett-Packard Development Company, Lp. Magnetic memory including a sense result category between logic states
DE602005009411D1 (de) 2004-01-29 2008-10-16 Sharp Kk Halbleiterspeichervorrichtung
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
JP2006185477A (ja) * 2004-12-27 2006-07-13 Fujitsu Ltd 磁気メモリ装置並びにその読み出し方法及び書き込み方法
US7190612B2 (en) * 2005-03-31 2007-03-13 Grandis, Inc. Circuitry for use in current switching a magnetic cell
US7236391B2 (en) * 2005-04-22 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
US7289356B2 (en) * 2005-06-08 2007-10-30 Grandis, Inc. Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
JP2007012696A (ja) * 2005-06-28 2007-01-18 Tdk Corp 磁気メモリ
KR100674983B1 (ko) * 2005-07-13 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US7755931B2 (en) * 2005-08-02 2010-07-13 Nec Corporation Magnetic random access memory and operation method thereof
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7272034B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
JP4883982B2 (ja) * 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
US7187577B1 (en) * 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US7379327B2 (en) * 2006-06-26 2008-05-27 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins

Also Published As

Publication number Publication date
EP2126922B1 (en) 2011-11-23
ES2375015T3 (es) 2012-02-24
WO2008109768A1 (en) 2008-09-12
JP2010520576A (ja) 2010-06-10
JP2015043251A (ja) 2015-03-05
KR101093889B1 (ko) 2011-12-13
EP2126922A1 (en) 2009-12-02
KR20090119924A (ko) 2009-11-20
MX2009009488A (es) 2009-09-16
CN101641746B (zh) 2012-09-19
JP5951433B2 (ja) 2016-07-13
ATE534996T1 (de) 2011-12-15
CA2677920C (en) 2013-10-01
US20080219043A1 (en) 2008-09-11
CA2677920A1 (en) 2008-09-12
RU2419894C1 (ru) 2011-05-27
US7742329B2 (en) 2010-06-22
CN101641746A (zh) 2010-02-03
BRPI0808640A2 (pt) 2014-08-05
BRPI0808640A8 (pt) 2019-01-15
JP2013048008A (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
BRPI0808640B1 (pt) Controle de intensidade de transistor de linha de palavra para leitura e escrita em memória de acesso aleatório magnetoresistiva de torque de transferência de spin
TWI436360B (zh) 自旋轉移力矩磁阻隨機存取記憶體中之字線電壓控制
JP5096502B2 (ja) スピン転移トルク磁気抵抗ランダムアクセスメモリのための読出し障害減少回路
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
EP2308050B1 (en) Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
JP5643230B2 (ja) スピン注入トルク磁気抵抗ランダムアクセスメモリでのビットラインの電圧制御
US20090103354A1 (en) Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory

Legal Events

Date Code Title Description
B06T Formal requirements before examination [chapter 6.20 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 07/01/2020, OBSERVADAS AS CONDICOES LEGAIS.

B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 15A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2712 DE 27-12-2022 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.