KR20130101376A - 동적 래치 및 이를 포함하는 데이터 출력 장치 - Google Patents

동적 래치 및 이를 포함하는 데이터 출력 장치 Download PDF

Info

Publication number
KR20130101376A
KR20130101376A KR1020120022481A KR20120022481A KR20130101376A KR 20130101376 A KR20130101376 A KR 20130101376A KR 1020120022481 A KR1020120022481 A KR 1020120022481A KR 20120022481 A KR20120022481 A KR 20120022481A KR 20130101376 A KR20130101376 A KR 20130101376A
Authority
KR
South Korea
Prior art keywords
data
transistor
node
storage
dynamic latch
Prior art date
Application number
KR1020120022481A
Other languages
English (en)
Inventor
박일한
주상현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120022481A priority Critical patent/KR20130101376A/ko
Priority to US13/755,034 priority patent/US20130229217A1/en
Publication of KR20130101376A publication Critical patent/KR20130101376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Read Only Memory (AREA)

Abstract

동적 래치가 제공된다. 동적 래치는, 플로팅 노드, 스토리지 노드, 플로팅 노드와 스토리지 노드에 접속되고, 플로팅 노드의 데이터를 스토리지 노드에 라이트하는 라이트 트랜지스터, 및 플로팅 노드에 접속되고, 스토리지 노드의 데이터를 리드하는 리드 트랜지스터를 포함한다.

Description

동적 래치 및 이를 포함하는 데이터 출력 장치{Dynamic latch and data outputting device comprising the same}
본 발명은 동적 래치 및 이를 포함하는 데이터 출력 장치에 관한 것이다.
래치(latch)는 하나 이상의 비트들로 이루어진 데이터를 저장하기 위한 디지털 회로로서, 일정 시간이 지나더라도 저장된 데이터가 그대로 보존되는 정적 래치(static latch)와 일정 시간이 지나면 저장된 데이터가 사라지는 동적 래치(dynamic latch)로 구분될 수 있다.
여기서, 동적 래치는 일정 시간이 지나면 저장된 데이터가 사라지게되는 특성이 있으므로, 동적 래치에 오랫동안 데이터를 저장하기 위해서는 특정 시간마다 래치에 데이터를 다시 라이트해주는 리프레시(refresh) 동작이 필요하다.
이러한 리프레시 동작은 일반적으로 동적 래치에 저장된 데이터를 별도의 저장소(예를 들어, 별도의 래치)에 라이트하는 단계와, 별도의 저장소에 저장된 데이터를 다시 동적 래치로 라이트하는 단계로 이루어지게 된다. 즉, 리프레시 과정에서 동적 래치에 저장된 데이터는 별도의 저장소에 옮겨졌다가 다시 동적 래치에 저장되게 되는데, 이 과정에서 소요되는 시간 및 파워 소모는 동적 래치의 효율성과 동작 속도를 떨어트리게 된다.
본 발명이 해결하고자 하는 기술적 과제는 효율성과 동작 속도가 향상된 동적 래치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 상기 동적 래치를 포함하여 효율성과 동작 속도가 향상된 데이터 출력 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 동적 래치는, 플로팅 노드, 스토리지 노드, 플로팅 노드와 스토리지 노드에 접속되고, 플로팅 노드의 데이터를 스토리지 노드에 라이트하는 라이트 트랜지스터, 및 플로팅 노드에 접속되고, 스토리지 노드의 데이터를 리드하는 리드 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 동적 래치는, 플로팅 노드, 스토리지 노드, 플로팅 노드와 스토리지 노드에 접속되고, 플로팅 노드에 차징된(charged) 전하 중 일부를 스토리지 노드에 차징하는 라이트 트랜지스터 및 플로팅 노드에 접속되고, 스토리지 노드에 차징된 전하 레벨에 따라 플로팅 노드에 차징된 전하의 레벨을 변경시키는 리드 트랜지스터를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 데이터 출력 장치는, 그 내부에 저장된 데이터가 리프레시되는 동적 래치, 및 동적 래치에 저장된 데이터에 대해 보정을 수행하는 데이터 보정부를 포함하되, 데이터 보정부는, 동적 래치에 리프레시가 (2n-1)회 (여기서, n은 자연수) 수행된 경우, 동적 래치에 저장된 데이터에 대해 데이터 보정을 수행하고, 동적 래치에 리프레시가 (2n)회 수행된 경우, 동적 래치에 저장된 데이터에 대해 데이터 보정을 수행하지 않는다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 동적 래치의 회로도이다.
도 2는 도 1에 도시된 리드 트랜지스터, 라이트 트랜지스터 및 스토리지 트랜지스터의 크기를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 동적 래치의 리프레시 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 동적 래치의 리프레시 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 동적 래치의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 데이터 출력 장치의 개념 블록도이다.
도 7은 도 6에 도시된 데이터 보정부의 상세 개념 블록도이다.
도 8은 본 발명의 다른 실시예에 따른 데이터 출력 장치의 개념 블록도이다.
도 9는 도 8에 도시된 데이터 보정부의 상세 개념 블록도이다.
도 10은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이고, 도 11은 도 10의 메모리 시스템의 응용 예를 보여주는 블록도이다. 도 12는 도 11을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 동적 래치의 회로도이다. 도 2는 도 1에 도시된 리드 트랜지스터, 라이트 트랜지스터 및 스토리지 트랜지스터의 크기를 설명하기 위한 도면이다.
도 1을 참조하면, 동적 래치(100)는 플로팅 노드(FN), 스토리지 노드(SN), 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)를 포함한다.
라이트 트랜지스터(WTR)와 리드 트랜지스터(RTR)는 도시된 것과 같이 플로팅 노드(FN)를 공유할 수 있다. 구체적으로, 라이트 트랜지스터(WTR)는 플로팅 노드(FN)에 직접 접속(directly connected)될 수 있고, 리드 트랜지스터(RTR)도 역시 플로팅 노드에 직접 접속될 수 있다. 더욱 구체적으로, 라이트 트랜지스터(WTR)의 제1 전극(예를 들어, 드레인 전극)은 플로팅 노드(FN)에 직접 접속될 수 있고, 리드 트랜지스터(RTR)의 제1 전극(예를 들어, 드레인 전극)도 플로팅 노드(FN)에 직접 접속될 수 있다.
한편 라이트 트랜지스터(WTR)의 제2 전극(예를 들어, 소오스 전극)은 스토리지 노드(SN)에 접속될 수 있다. 여기서, 본 실시예에 따른 라이트 트랜지스터(WTR)는 라이트 트랜지스터(WTR)의 게이트 전극에 인가되는 라이트 신호(WS)에 따라 플로팅 노드(FN)의 데이터를 스토리지 노드(SN)에 라이트하는 역할을 할 수 있다. 구체적으로, 라이트 트랜지스터(WTR)는 라이트 트랜지스터(WTR)의 게이트 전극에 인가되는 라이트 신호(WS)에 따라 플로팅 노드(FN)에 차징된(charged) 전하 중 일부를 스토리지 노드(SN)에 차징하는 역할을 할 수 있다. 라이트 트랜지스터(WTR)의 이러한 동작에 대해서는 추후 보다 구체적으로 설명하도록 한다.
본 발명의 몇몇 실시예에서, 스토리지 노드(SN)는 트랜지스터의 게이트 커패시터를 이용하여 구현될 수 있다. 구체적으로, 스토리지 노드(SN)는 게이트 전극이 라이트 트랜지스터(WTR)에 접속되고, 제1 전극(예를 들어, 드레인 전극)이 리드 트랜지스터(RTR)에 접속되는 스토리지 트랜지스터(STR)의 게이트 커패시터를 이용하여 구현될 수 있다. 이 때, 이러한 스토리지 트랜지스터(STR)의 제2 전극(예를 들어, 소오스 전극)은 도시된 것과 같이 접지단에 접속될 수 있다.
리드 트랜지스터(RTR)의 제2 전극(예를 들어, 소오스 전극)은 스토리지 트랜지스터(STR)의 제1 전극(예를 들어, 드레인 전극)과 접속될 수 있다. 여기서, 본 실시예에 따른 리드 트랜지스터(RTR)는 스토리지 노드(SN)의 데이터를 리드하는 역할을 할 수 있다. 구체적으로, 리드 트랜지스터(RTR)는 리드 트랜지스터(RTR)의 게이트 전극에 리드 신호(RS)가 인가되면 스토리지 노드(SN)에 차징된 전하 레벨에 따라 플로팅 노드(FN)에 차징된 전하의 레벨을 변경시킴으로써 스토리지 노드(SN)의 데이터를 리드할 수 있다. 리드 트랜지스터(RTR)의 이러한 동작 역시 추후 보다 구체적으로 설명하도록 한다.
한편, 플로팅 노드(FN)에는 플로팅 노드(FN)에 전하를 공급하는 전하 공급원이 더 접속될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 전하 공급원은 도시된 것과 같은 로드 트랜지스터(LTR)일 수 있다. 구체적으로, 로드 트랜지스터(LTR)는 제1 전극(예를 들어, 소오스 전극)이 전원단(VDD)에 접속되고, 제2 전극(예를 들어, 드레인 전극)이 플로팅 노드(FN)에 접속될 수 있다. 이러한 로드 트랜지스터(LTR)는 게이트 전극에 인가되는 로드 신호(LS)에 따라 플로팅 노드(FN)에 전원단(VDD)으로부터 제공된 전하를 공급하는 역할을 할 수 있다.
본 발명의 몇몇 실시예에서, 라이트 트랜지스터(WTR), 리드 트랜지스터(RTR), 및 스토리지 트랜지스터(STR)는 도시된 것과 같이 모두 NMOS 트랜지스터로 구현될 수 있다. 그리고, 이 때, 로드 트랜지스터(LTR)는 PMOS 트랜지스터로 구현될 수 있다.
또한, 본 발명의 다른 몇몇 실시예에서, 스토리지 트랜지스터(STR)의 크기는 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 크기와 서로 다를 수 있다. 구체적으로, 스토리지 트랜지스터(STR)의 크기는 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 크기보다 클 수 있다. 이하 도 2를 참조하여, 이에 대해 보다 구체적으로 설명하도록 한다.
도 2에는 스토리지 트랜지스터(STR)의 소오스 전극(SE) 및 드레인 전극(DE)과, 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 소오스 전극(SE) 및 드레인 전극(DE)이 도시되어 있다. 여기서, 각 트랜지스터(STR, WTR, RTR)의 게이트 전극(미도시)은, 소오스 전극(SE) 및 드레인 전극(DE)의 상부에 소오스 전극(SE) 및 드레인 전극(DE)과 중첩(overlap)되게 형성될 수 있으나, 여기서는 설명의 편의상 그 도시를 생략하였다.
도 2를 참조하면, 스토리지 트랜지스터(STR)의 크기는 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 크기보다 클 수 있다. 구체적으로, 스토리지 트랜지스터(STR)의 소오스 전극(SE)은 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 소오스 전극(SE)보다 클 수 있으며, 스토리지 트랜지스터(STR)의 드레인 전극(DE)은 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 드레인 전극(DE)보다 클 수 있다.
나아가, 소오스 전극(SE)과 드레인 전극(DE)으로 둘러싸인 채널 영역(CA)의 단면적 역시, 스토리지 트랜지스터(STR)가 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)보다 클 수 있다. 구체적으로, 스토리지 트랜지스터(STR)의 채널 영역 단면적(S2)은 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 채널 영역 단면적(S1)보다 클 수 있다.
이렇게 스토리지 트랜지스터(STR)의 채널 영역 단면적(S2)이 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 채널 영역 단면적(S1)보다 큰 이유는, 스토리지 트랜지스터(STR)의 채널 길이(CL2)가 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 채널 길이(CL1)보다 크거나, 스토리지 트랜지스터(STR)의 채널 폭(CW2)이 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 채널 폭(CL2)보다 크기 때문일 수 있다. 특히, 본 발명의 몇몇 실시예에서는, 스토리지 트랜지스터(STR)의 채널 길이(CL2) 및 채널 폭(CW2) 모두가 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)의 채널 길이(CL1) 및 채널 폭(CW1) 보다 클 수 있다.
이제, 본 발명의 일 실시예에 따른 동적 래치(100)의 라이트 동작에 대해 보다 자세히 설명하도록한다.
동적 래치(100)의 스토리지 노드(SN)에 데이터를 라이트하는 경우, 라이트 트랜지스터(WTR)는 턴온(turn on)되어 플로팅 노드(FN)의 데이터를 스토리지 노드(SN)에 라이트하게 된다. 구체적으로, 로드 트랜지스터(LTR)가 턴온되어 플로팅 노드(FN)에 전원단(VDD)으로부터 전하가 공급되면, 플로팅 노드(FN)에는 하이 레벨 데이터(예를 들어, 1)가 저장되게 된다. 이 때, 라이트 트랜지스터(WTR)가 턴온되면, 스토리지 노드(SN)는 플로팅 노드(FN)와 서로간의 커패시턴스 차이(Cs 및 Cf)로인해 전하를 쉐어링(sharing)하게 된다. 즉, 플로팅 노드(FN)에 차징된 전하 중 일부가 스토리지 노드(SN)에 차징되게 된다. 따라서, 스토리지 노드에는 하이 레벨 데이터(예를 들어, 1)이 라이트되게 된다.
한편, 로드 트랜지스터(LTR)가 턴오프(turn off)되어 플로팅 노드(FN)에 전원단(VDD)으로부터 전하가 공급되지 않으면, 플로팅 노드(FN)에는 로우 레벨 데이터(예를 들어, 0)가 저장되게 된다. 이 때, 라이트 트랜지스터(WTR)가 턴온되면, 스토리지 노드(SN)에는 플로팅 노드(FN)와 동일하게 로우 레벨 데이터(예를 들어, 0)이 라이트 된다. 이러한 라이트 동작을 정리해보면, 아래와 같다.
플로팅 노드 라이트 트랜지스터 스토리지 노드
0 ON 0
1 ON 1
즉, 본 실시예에 따른 라이트 트랜지스터(WTR)는 라이트 신호(WS)에 의해 턴온되면 플로팅 노드(FN)의 데이터를 스토리지 노드(SN)에 동일하게 라이트하게 된다.
다음, 본 발명의 일 실시예에 따른 동적 래치(100)의 리드 동작에 대해 보다 자세히 설명하도록한다.
본 실시예에 따른 리드 트랜지스터(RTR)는 리드 신호(RS)에 의해 턴온되어 스토리지 노드(SN)의 데이터를 리드하게 된다. 이를 위해, 먼저 로드 트랜지스터(LTR)를 턴온시켜서 플로팅 노드(FN)에 전하를 공급한다. 이렇게 플로팅 노드(FN)에 전하가 공급되면, 플로팅 노드(FN)에는 하이 레벨 데이터(예를 들어, 1)가 저장되게 된다.
여기서 우선, 스토리지 노드(SN)에 하이 레벨 데이터(예를 들어, 1)이 저장되어 있다고 가정하면, 스토리지 트랜지스터(STR)는 턴온 상태가 된다. 이 때, 리드 트랜지스터(RTR)가 리드 신호(RS)에 의해 턴온되게 되면, 플로팅 노드(FN)가 접지단과 접속되게 된다. 이 경우 앞서 플로팅 노드(FN)에 충전되었던 전하가 모두 접지단으로 빠져나가게 되므로, 플로팅 노드(FN)에는 전하가 남아있지 않게 된다. 따라서, 플로팅 노드(FN)에는 로우 레벨 데이터(예를 들어, 0)가 저장되게 된다. 결과적으로, 리드 트랜지스터(RTR)를 턴온한 후, 플로팅 노드(FN)에 저장된 데이터를 리드하여 그 결과가 로우 레벨 데이터(예를 들어, 0)라면, 스토리지 노드(SN)에 하이 레벨 데이터(예를 들어, 1)가 저장되어 있음을 알 수 있다.
이와 반대로, 이번에는 스토리지 노드(SN)에 로우 레벨 데이터(예를 들어, 0)가 저장되어 있다고 가정하면, 스토리지 트랜지스터(STR)는 턴오프 상태가 된다. 이 때, 리드 트랜지스터(RTR)가 리드 신호(RS)에 의해 턴온되게 되면, 플로팅 노드(FN)는 접지단과 접속되지 않고 여전히 플로팅 상태로 남아있게 된다. 따라서, 플로팅 노드(FN)에는 여전히 하이 레벨 데이터(예를 들어, 0)이 저장되게 된다. 따라서 결과적으로, 리드 트랜지스터(RTR)를 턴온한 후, 플로팅 노드(FN)에 저장된 데이터를 리드하여 그 결과가 하이 레벨 데이터(예를 들어, 1)라면, 스토리지 노드(SN)에 로우 레벨 데이터(예를 들어, 0)가 저장되어 있음을 알 수 있다. 이러한 리드 동작을 정리하면 아래와 같다.
초기 플로팅 노드 스토리지 노드 리드 트랜지스터 플로팅
노드		 리드 결과
(플로팅 노드의 데이터와 반대)
1 1 ON 0 1
1 0 ON 1 0
즉, 본 실시예에 따른 리드 트랜지스터(RTR)는 리드 신호(RS)에 의해 턴온되면 스토리지 노드(SN)에 차징된 전하 레벨에 따라 플로팅 노드(FN)에 차징된 전하의 레벨을 변경시킴으로써, 스토리지 노드(SN)에 저장된 데이터가 하이 레벨 데이터인지 아니면 로우 레벨 데이터인지 리드할 수 있게 된다.
여기서, 만약 스토리지 노드(SN)에 하이 레벨 데이터(예를 들어, 1)가 저장되어 있다면, 스토리지 노드(SN)에 저장된 하이 레벨 데이터는 시간이 흐름에 따라 스토리지 노드(SN)에 저장된 전하가 빠져나가 데이터를 잃을 수 있다. 따라서, 특정 시간마다 저장된 데이터를 리프레시(refresh)해주는 것이 필요하다. 이하에서는 도 1 및 도 3을 참조하여 본 발명의 일 실시예에 따른 동적 래치의 레프레시 동작에 대해 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 동적 래치의 리프레시 동작을 설명하기 위한 타이밍도이다.
도 1 및 도 3을 참조하면, 먼저, 로드 신호(LS)를 인가하여 로드 트랜지스터(LTR)를 턴온시킴으로써 플로팅 노드(FN)에 하이 레벨 데이터(예를 들어, 1)를 저장한다(A구간). 이 때, 플로팅 노드(FN)에는 전원단(VDD)으로부터 전하가 공급되어 하이 레벨 데이터(예를 들어, 1)가 저장될 수 있다.
다음, 리드 신호(RS)를 인가하여 리드 트랜지스터(RTR)를 턴온시킴으로써 플로팅 노드(FN)의 데이터를 로우 레벨 데이터(예를 들어, 0)로 변경한다(B구간). 이렇게 플로팅 노드(FN)의 데이터를 변경하는 것에 대해서는 앞서 충분히 설명한바 중복된 설명은 생략하도록 한다.
다음, 라이트 신호(WS)를 인가하여 라이트 트랜지스터(WTR)를 턴온시킴으로써 스토리지 노드(SN)에 플로팅 노드(FN)에 저장된 로우 레벨 데이터(예를 들어, 0)를 라이트 한다(C구간).
이상의 과정을 표로 정리하면 아래와 같다.
구간 로드 트랜지스터 리드 트랜지스터 라이트 트랜지스터 플로팅
노드		 스토리지
노드
A ON OFF OFF 1 1
B OFF ON OFF 0 1
C OFF OFF ON 0 0
이와 같은 리프레시 동작에 따르게 되면, 스토리지 노드(SN)에 저장된 데이터는 리프레시가 수행될 때 마다 그 데이터 레벨이 변경되게 된다(예를 들어 0은 1로, 1은 0으로 변경). 따라서, 이러한 데이터 레벨 변경을 고려하여 스토리지 노드(SN)에 저장된 데이터를 보정하는 것이 필요하다. 이러한 데이터 보정에 대해서는 추후 보다 구체적으로 설명하도록 한다.
한편, 이러한 데이터 보정에 대한 고려없이 스토리지 노드(SN)에 저장된 데이터를 리프레시할 수도 있다. 이하, 도 4를 참조하여, 본 발명의 다른 실시예에 따른 동적 래치의 리프레시 동작에 대해 설명한다.
도 4는 본 발명의 다른 실시예에 따른 동적 래치의 리프레시 동작을 설명하기 위한 타이밍도이다.
도 1 및 도 4를 참조하면, 본 실시예에서는 앞서 설명한 한 번의 리프레시 과정에서 앞서 설명한 리프레시 동작을 두 번 반복하게 된다. 즉, 앞서 설명한 리프레시 동작을 제1 리프레시(refresh1)와 제2 리프레시(refresh2)로 나누어 두 번 반복하게 된다.
구체적으로, 우선 제1 리프레시(refresh1)를 수행한다. 먼저, 로드 신호(LS)를 인가하여 로드 트랜지스터(LTR)를 턴온시킴으로써 플로팅 노드(FN)에 하이 레벨 데이터(예를 들어, 1)를 저장한다(A구간). 그리고, 리드 신호(RS)를 인가하여 리드 트랜지스터(RTR)를 턴온시킴으로써 플로팅 노드(FN)의 데이터를 로우 레벨 데이터(예를 들어, 0)로 변경한다(B구간). 그리고, 라이트 신호(WS)를 인가하여 라이트 트랜지스터(WTR)를 턴온시킴으로써 스토리지 노드(SN)에 플로팅 노드(FN)에 저장된 로우 레벨 데이터(예를 들어, 0)를 라이트 한다(C구간). 이러한 과정에 대해서는 앞서 충분히 설명한바, 중복된 설명은 생략하도록 한다.
다음 제2 리프레시(refresh1)를 수행한다. 다시, 로드 신호(LS)를 인가하여 로드 트랜지스터(LTR)를 턴온시킴으로써 플로팅 노드(FN)에 하이 레벨 데이터(예를 들어, 1)를 저장한다(D구간). 다음, 리드 신호(RS)를 인가하여 리드 트랜지스터(RTR)를 턴온시키면 스토리지 노드(SN)에 로우 레벨 데이터(예를 들어, 0)가 저장되어 있기 때문에, 플로팅 노드(FN)의 데이터가 여전히 하이 레벨 데이터(예를 들어, 1)로 남아있게 된다(E구간). 마지막으로, 라이트 신호(WS)를 인가하여 라이트 트랜지스터(WTR)를 턴온시킴으로써 스토리지 노드(SN)에 플로팅 노드(FN)에 저장된 하이 레벨 데이터(예를 들어, 1)를 라이트 한다(F구간).
이상의 과정을 표로 정리하면 아래와 같다.
구간 로드 트랜지스터 리드 트랜지스터 라이트 트랜지스터 플로팅
노드		 스토리지
노드
A ON OFF OFF 1 1
B OFF ON OFF 0 1
C OFF OFF ON 0 0
D ON OFF OFF 1 0
E OFF ON OFF 1 0
F OFF OFF ON 1 1
이와 같은 리프레시 동작에 따르게 되면, 스토리지 노드(SN)에 저장된 데이터는 리프레시가 수행될 때 마다 그 데이터 레벨이 변경되게 않게 된다. 따라서, 스토리지 노드(SN)에 저장된 데이터를 보정을 고려할 필요가 없게 된다.
이처럼 본 발명의 실시예들에 따른 동적 래치의 리프레시 동작에서는, 스토리지 노드(SN)에 저장된 데이터를 별도의 저장소(예를 들어, 별도의 래치)에 라이트하고 그 것을 리드하는 단계가 존재하지 않는다. 즉, 본 실시예들에서는 스토리지 노드(SN)와 플로팅 노드(FN) 간에서만 데이터 교환이 일어나게 된다. 따라서, 별도의 저장소(예를 들어, 별도의 래치)와 데이터를 교환하는데 소요되는 시간 및 파워 소모가 획기적으로 감소하게 되며, 이는 동적 래치의 효율성과 동작 속도 향상으로 이어질 수 있다.
도 1에서는 본 발명의 일 실시예에 따른 동적 래치를 구성하는 하나의 예시를 도시하였으나, 본 발명이 도 1에 도시된 예에만 제한되는 것은 아니다. 즉, 본 발명의 실시예들에 따른 동적 래치의 구성은 얼마든지 필요에 따라 변형될 수 있다. 이하에서는, 도 5를 참조하여, 본 발명의 다른 실시예에 따른 동적 래치에 대해 설명하도록 한다.
도 5는 본 발명의 다른 실시예에 따른 동적 래치의 회로도이다. 이하에서는 앞서 설명한 실시예들과 동일한 사항에 대해서는 중복된 설명을 생략하도록 하고, 그 차이점을 위주로 설명하도록 한다.
도 5를 참조하면, 동적 래치(101)는 플로팅 노드(FN), 스토리지 노드(SN), 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)를 포함한다. 본 실시예에서, 라이트 트랜지스터(WTR) 및 리드 트랜지스터(RTR)는 앞서 설명한 실시예와 달리 모두 PMOS 트랜지스터로 구현될 수 있다. 그리고, 라이트 트랜지스터(WTR)에 접속되는 스토리지 트랜지스터(STR) 역시 PMOS 트랜지스터로 구현될 수 있다.
이처럼 라이트 트랜지스터(WTR), 리드 트랜지스터(RTR), 및 스토리지 트랜지스터(STR)가 모두 PMOS 트랜지스터로 구현될 경우, 로드 트랜지스터(LTR)는 NMOS 트랜지스터로 구현될 수 있다.
구체적으로, 로드 트랜지스터(LTR)는 게이트 전극에 인가되는 로드 신호(LS)에 따라 플로팅 노드(FN)와 접지단을 접속시키는 역할을 할 수 있고, 스토리지 트랜지스터(STR)의 제2 전극(예를 들어, 소오스 전극)은 전원단(VDD)에 접속될 수 있다.
본 실시예에 따른 동적 래치(101)의 동작은 앞서 설명한 동적 래치(도 1의 100)의 동작과 모두 반대일 수 있다. 이러한 본 실시예에 따른 동적 래치(101)의 동작들은, 본 기술 분야의 통상의 지식을 가진 자라면 앞서 설명한 동적 래치(도 1의 100)의 동작에 의해 충분히 모두 유추할 수 있는바 여기서는 중복된 설명은 생략하도록 한다.
다음 도 6 및 도 7을 참조하여, 본 발명의 일 실시예에 따른 데이터 출력 장치에 대해 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따른 데이터 출력 장치의 개념 블록도이다. 도 7은 도 6에 도시된 데이터 보정부의 상세 개념 블록도이다.
이하에서 사용되는 사용되는 '부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, 여기서 '부'는 어떤 역할들을 수행한다. 그렇지만 이러한 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부'들로 결합되거나 추가적인 구성요소들과 '부'들로 더 분리될 수 있다.
도 6을 참조하면, 데이터 출력 장치(200)는 동적 래치(100, 101)와 데이터 보정부(110)를 포함한다.
동적 래치(100, 101)는 앞서 설명한 본 발명의 실시예들에 따른 동적 래치일 수 있다. 다만, 본 실시예에 따른 동적 래치(100, 101)는, 도 4 및 표 3에 도시된 것과 같이 리프레시 코맨드(refresh command)에 의해 한 번의 리프레시 동작이 수행될 때 마다, 스토리지 노드(도 1의 SN)에 저장된 데이터 레벨이 변경되는 래치일 수 있다.
구체적으로 예를 들어, 동적 래치(100, 101)에 하이 레벨 데이터(예를 들어, 1)가 저장되어 있다고 가정하면, 이러한 동적 래치(100, 101)에 대해 리프레시 코맨드(refresh command)에 따라 리프레시가 (2n-1)회 (여기서, n은 자연수) 수행된 경우, 동적 래치(100, 101)에는 로우 레벨 데이터(예를 들어, 0)가 저장된다. 즉, 데이터의 레벨이 변경된다.
한편, 하이 레벨 데이터(예를 들어, 1)가 저장된 동적 래치(100, 101)에 리프레시 코맨드(refresh command)에 따라 리프레시가 (2n)회 수행된 경우, 동적 래치(100, 101)에는 그대로 하이 레벨 데이터(예를 들어, 1)가 저장될 수 있다. 즉, 데이터 레벨이 변경되지 않는다.
데이터 보정부(110)는 동적 래치(100, 101)에 저장된 데이터에 대해 보정을 수행할 수 있다. 구체적으로, 데이터 보정부(110)는 동적 래치(100, 101)에 리프레시가 (2n-1)회 수행된 경우, 동적 래치(100, 101)에 저장된 데이터에 대해 데이터 보정을 수행하고, 동적 래치(100, 101)에 리프레시가 (2n)회 수행된 경우, 동적 래치(100, 101)에 저장된 데이터에 대해 데이터 보정을 수행하지 않을 수 있다.
더욱 구체적으로, 동적 래치(100, 101)에 대해 리프레시가 (2n-1)회 수행된 경우 동적 래치(100, 101)에 저장된 데이터는 원래 저장된 데이터에서 데이터의 레벨이 변경된 데이터이므로, 데이터 보정부(110)는 동적 래치(100, 101)를 한번 더 리프레시 시키기 위해 동적 래치(100, 101)에 리프레시 코맨드를 인가할 수 있다. 이렇게 동적 래치(100, 101)가 한번 더 리프레시되면, 동적 래치(100, 101)는 결과적으로 (2n)회 리프레시된 것이므로, 동적 래치(100, 101)로부터 출력되는 데이터(output data)는 동적 레치(100, 101)에 저장된 데이터와 동일한 레벨의 데이터가 된다.
한편, 동적 래치(100, 101)에 대해 리프레시가 (2n)회 수행된 경우 동적 래치(100, 101)에 저장된 데이터는 원래 저장된 데이터와 데이터의 레벨이 동일한 데이터이므로, 데이터 보정부(110)는 동적 래치(100, 101)에 별도의 리프레시 코맨드를 인가하지 않게 된다. 따라서, 동적 래치(100, 101)로부터 출력되는 데이터(output data)는 동적 레치(100, 101)에 저장된 데이터와 동일한 레벨의 데이터가 된다.
이러한 동작을 수행하기 위해 본 실시예에 따른 데이터 보정부(110)는, 도 7에 도시된 것과 같이, 동적 래치(100, 101)의 리프레시 횟수를 카운팅하는 카운터(110a)와, 카운팅 결과에 따라 동적 래치(100, 101)에 리프레시 코맨드를 인가하기 위한 컨트롤러(110b)를 포함할 수 있다. 도 7에서는 설명의 편의를 위해 카운터(110a)와 컨트롤러(110b)를 서로 분리하여 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 필요에따라 카운터(110a)와 컨트롤러(110b)는 하나로 통합되어 구현될 수도 있다.
다음, 도 8 및 도9를 참조하여, 본 발명의 다른 실시예에 따른 데이터 출력 장치에 대해 설명한다.
도 8은 본 발명의 다른 실시예에 따른 데이터 출력 장치의 개념 블록도이다. 도 9는 도 8에 도시된 데이터 보정부의 상세 개념 블록도이다.
도 8을 참조하면, 데이터 출력 장치(201)는 동적 래치(100, 101)와 데이터 보정부(111)를 포함한다.
동적 래치(100, 101)는 앞서 설명한 실시예와 같이 리프레시 코맨드(refresh command)에 의해 한 번의 리프레시 동작이 수행될 때 마다, 스토리지 노드(도 1의 SN)에 저장된 데이터 레벨이 변경되는 래치일 수 있다.
데이터 보정부(111)는 동적 래치(100, 101)에 저장된 데이터에 대해 보정을 수행하고 이를 출력 데이터(compensated ouput data)로 출력할 수 있다. 구체적으로, 데이터 보정부(111)는 동적 래치(100, 101)에 리프레시가 (2n-1)회 수행된 경우, 동적 래치(100, 101)에 저장된 데이터에 대해 데이터 보정을 수행하여 이를 출력 데이터로 출력하고, 동적 래치(100, 101)에 리프레시가 (2n)회 수행된 경우, 동적 래치(100, 101)에 저장된 데이터에 대해 데이터 보정을 수행하지 않고 이를 출력 데이터로 출력할 수 있다.
더욱 구체적으로, 동적 래치(100, 101)에 대해 리프레시가 (2n-1)회 수행된 경우 동적 래치(100, 101)에 저장된 데이터는 원래 저장된 데이터에서 데이터의 레벨이 변경된 데이터이다. 따라서, 데이터 보정부(111)는 동적 래치(100, 101)로부터 출력된 데이터(output data)를 제공받고 제공받은 데이터의 데이터 레벨을 변경하여 출력 데이터(compensated output data)로 출력할 수 있다. 따라서 출력 데이터는 동적 레치(100, 101)에 원래 저장된 데이터와 동일한 레벨의 데이터가 될 수 있다.
한편, 동적 래치(100, 101)에 대해 리프레시가 (2n)회 수행된 경우 동적 래치(100, 101)에 저장된 데이터는 원래 저장된 데이터와 데이터의 레벨이 동일한 데이터이다. 따라서, 데이터 보정부(111)는 동적 래치(100, 101)로부터 출력된 데이터(output data)를 제공받고 제공받은 데이터를 그대로 출력 데이터로 출력할 수 있다.
이러한 동작을 수행하기 위해 본 실시예에 따른 데이터 보정부(111)는, 도 9에 도시된 것과 같이, 동적 래치(100, 101)의 리프레시 횟수를 카운팅하는 카운터(111a)와, 카운팅 결과에 따라 내부 스위치를 조절하는 컨트롤러(111b)와, 동적 래치(100, 101)로부터 제공받은 출력 데이터(output data)의 데이터 레벨을 변경시키기위한 인버터(111c)를 포함할 수 있다.
여기서, 카운터(111a)와 컨트롤러(111b)는 필요에 따라 하나로 통합되어 구현될 수 있으며, 내부 스위치 및 인버터(111c)는 복수의 트랜지스터를 이용하여 구현할 수 있다.
다음 도 10 내지 도 12를 참조하여, 본 발명의 몇몇 실시예에 따른 메모리 시스템 및 그 응용예들에 대해 설명한다.
도 10은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이고, 도 11은 도 10의 메모리 시스템의 응용 예를 보여주는 블록도이다. 도 12는 도 11을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 10을 참조하면, 메모리 시스템(1000)은 비휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다.
여기서, 비휘발성 메모리 장치(1100)는 앞서 설명한 본 발명의 실시예들에 따른 동적 래치(도 1의 100, 도 5의 101) 및/또는 데이터 출력 장치(도 6의 200, 도 8의 201)를 포함할 수 있다.
컨트롤러(1200)는 호스트(Host) 및 비휘발성 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 비휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 잘 알려진 구성 요소들을 더 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 비휘발성 메모리 장치(1100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(1000)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 비휘발성 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(1200)의 구성 요소로서 제공된다. 오류 정정 블록은 비휘발성 메모리 장치(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 비휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 비휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
다음 도 11을 참조하면, 메모리 시스템(2000)은 비휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 비휘발성 메모리 장치(2100)는 복수의 비휘발성 메모리 칩들을 포함한다. 복수의 비휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 비휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예를 들어, 복수의 비휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
도 11에서, 하나의 채널에 복수의 비휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 비휘발성 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
다음 도 12를 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 12에서, 비휘발성 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 비휘발성 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다.
도 12에서, 도 11을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 10을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수도 있다.
예시적으로, 컴퓨팅 시스템(3000)은 도 10 및 도 11을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 101: 동적 래치 110, 111: 데이터 보정부
200, 201: 데이터 출력 장치

Claims (10)

  1. 플로팅 노드;
    스토리지 노드;
    상기 플로팅 노드와 상기 스토리지 노드에 접속되고, 상기 플로팅 노드의 데이터를 상기 스토리지 노드에 라이트하는 라이트 트랜지스터; 및
    상기 플로팅 노드에 접속되고, 상기 스토리지 노드의 데이터를 리드하는 리드 트랜지스터를 포함하는 동적 래치.
  2. 제 1항에 있어서,
    상기 라이트 트랜지스터는 상기 플로팅 노드에 직접 접속(directly connect)되는 동적 래치.
  3. 제 2항에 있어서,
    상기 리드 트랜지스터는 상기 플로팅 노드에 직접 접속되는 동적 래치.
  4. 제 1항에 있어서,
    게이트 전극이 상기 라이트 트랜지스터에 접속되고, 제1 전극이 상기 리드 트랜지스터에 접속되는 스토리지 트랜지스터를 더 포함하되,
    상기 스토리지 노드는 상기 스토리지 트랜지스터의 게이트 커패시터인 동적 래치.
  5. 제 4항에 있어서,
    상기 라이트 트랜지스터, 리드 트랜지스터, 및 스토리지 트랜지스터는 NMOS 트랜지스터를 포함하고,
    상기 스토리지 트랜지스터의 제2 전극은 접지단에 접속되는 동적 래치.
  6. 제 4항에 있어서,
    상기 라이트 트랜지스터, 리드 트랜지스터, 및 스토리지 트랜지스터는 PMOS 트랜지스터를 포함하고,
    상기 스토리지 트랜지스터의 제2 전극은 전원단에 접속되는 동적 래치.
  7. 플로팅 노드;
    스토리지 노드;
    상기 플로팅 노드와 상기 스토리지 노드에 접속되고, 상기 플로팅 노드에 차징된(charged) 전하 중 일부를 상기 스토리지 노드에 차징하는 라이트 트랜지스터; 및
    상기 플로팅 노드에 접속되고, 상기 스토리지 노드에 차징된 전하 레벨에 따라 상기 플로팅 노드에 차징된 전하의 레벨을 변경시키는 리드 트랜지스터를 포함하는 동적 래치.
  8. 그 내부에 저장된 데이터가 리프레시되는 동적 래치; 및
    상기 동적 래치에 저장된 데이터에 대해 보정을 수행하는 데이터 보정부를 포함하되,
    상기 데이터 보정부는,
    상기 동적 래치에 리프레시가 (2n-1)회 (여기서, n은 자연수) 수행된 경우, 상기 동적 래치에 저장된 데이터에 대해 데이터 보정을 수행하고,
    상기 동적 래치에 리프레시가 (2n)회 수행된 경우, 상기 동적 래치에 저장된 데이터에 대해 데이터 보정을 수행하지 않는 데이터 출력 장치.
  9. 제 8항에 있어서,
    상기 동적 래치에 저장된 데이터에 대해 데이터 보정을 수행하는 것은,
    상기 동적 래치를 리프레시시키는 것을 포함하는 데이터 출력 장치.
  10. 제 8항에 있어서,
    상기 데이터는 제1 레벨 데이터와 상기 제1 레벨 데이터와 다른 제2 레벨 데이터를 포함하고,
    상기 동적 래치에 저장된 데이터에 대해 데이터 보정을 수행하는 것은,
    상기 동적 래치에 저장된 데이터가 상기 제1 레벨 데이터이면 이를 상기 제2 레벨 데이터로 변경하는 것을 포함하는 데이터 출력 장치.
KR1020120022481A 2012-03-05 2012-03-05 동적 래치 및 이를 포함하는 데이터 출력 장치 KR20130101376A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120022481A KR20130101376A (ko) 2012-03-05 2012-03-05 동적 래치 및 이를 포함하는 데이터 출력 장치
US13/755,034 US20130229217A1 (en) 2012-03-05 2013-01-31 Dynamic latch and data output device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120022481A KR20130101376A (ko) 2012-03-05 2012-03-05 동적 래치 및 이를 포함하는 데이터 출력 장치

Publications (1)

Publication Number Publication Date
KR20130101376A true KR20130101376A (ko) 2013-09-13

Family

ID=49042490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120022481A KR20130101376A (ko) 2012-03-05 2012-03-05 동적 래치 및 이를 포함하는 데이터 출력 장치

Country Status (2)

Country Link
US (1) US20130229217A1 (ko)
KR (1) KR20130101376A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995417B (zh) * 2019-11-18 2022-12-27 北京电旗通讯技术股份有限公司 基于高频rfid芯片的通信物料的配置数据加密方法及介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990010B1 (en) * 2003-08-06 2006-01-24 Actel Corporation Deglitching circuits for a radiation-hardened static random access memory based programmable architecture
JP2008217864A (ja) * 2007-03-01 2008-09-18 Toshiba Corp センスアンプ回路、及びこれを用いた半導体記憶装置
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
TWI410971B (zh) * 2009-12-01 2013-10-01 Faraday Tech Corp 靜態隨機存取記憶體

Also Published As

Publication number Publication date
US20130229217A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
US20190114222A1 (en) Self-accumulating exclusive or program
US11016912B2 (en) Storage device or memory controller with first direct memory access engine configured to control writing first data into buffer memory and second direct memory access engine configured to control transmitting written first data to external host device
TWI754050B (zh) 微控制器、具有該微控制器的記憶系統及其操作方法
US20140307517A1 (en) Semiconductor device including power-on reset circuit and operating method thereof
US10545689B2 (en) Data storage device and operating method thereof
TW202046326A (zh) 記憶體定址方法及相關聯的控制器
KR20210077796A (ko) 메모리 서브-블록을 정의하기 위한 시스템 및 방법
US20140379982A1 (en) Semiconductor memory device and memory system including the same
KR101916161B1 (ko) 페이지 버퍼, 이를 포함하는 메모리 장치, 및 메모리 장치의 구동 방법
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN113467709B (zh) 存储器系统及其操作方法
US9478289B1 (en) Semiconductor memory device and operating method thereof
TWI712038B (zh) 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法
KR20210083065A (ko) 전압 스위칭 회로 및 이를 포함하는 반도체 메모리 장치
KR20130101376A (ko) 동적 래치 및 이를 포함하는 데이터 출력 장치
US10564896B2 (en) Data storage device and operating method thereof
KR20170124876A (ko) 데이터 입출력 회로 및 이를 포함하는 반도체 메모리 장치
KR101991335B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
US20180196616A1 (en) Memory device and memory module
WO2024103413A1 (zh) 存储系统、控制器、存储器及操作方法、电子设备
JP2013016228A (ja) 半導体装置
TWI841113B (zh) 記憶體定址方法及相關聯的控制器
KR20150107657A (ko) 반도체 회로
KR20150008281A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템
KR20170089646A (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid