BRPI0003751B1 - Modulador digital complexo para geração de uma portadora modulada por um sinal digital e método de geração de uma portadora complexa modulada com um sinal complexo - Google Patents

Description

"MODULADOR DIGITAL COMPLEXO PARA GERAÇÃO DE UMA PORTADORA

MODULADA POR UM SINAL DIGITAL E MÉTODO DE GERAÇÃO DE UMA PORTADORA COMPLEXA MODULADA COM UM SINAL COMPLEXO" A presente invenção refere-se a várias tentativas para o processamento de um fluxo continuo de amostras digi- tais que, quando utilizadas juntas, são adequadas para uso em um modulador digital de banda lateral residual (VSB) que deriva um sinal de entrada de largura de banda de 6 MHz se- letivamente centralizado em 63 MHz (Canal 3), 69 MHz (Canal 4) ou 5,38 MHz IF (banda-base) para um receptor de televisão e, mais particularmente, para um receptor de televisão digi- tal compactado ou conversor set-top box. É feito referência ao artigo "ATSC Re-modulator System" por Hauge et al., IEEE Transactions on Consumer Electronics, Vol. 44, No. 3, Agosto de 1998 . Esse artigo descreve uma implementação de re-modulador digital de VSB para conexão entre vários produtos digitais (e.g., difusão digital terrestre, satélites, conversores set-top box a cabo digitais, modems a cabo, DVD, DVCR, PC's, etc.) e receptores de TV digital. Um tal re-modulador digital de VSB é o equi- valente digital aos re-moduladores analógicos atuais encon- trados em VCR's e jogos de video.

Existe uma necessidade por uma tentativa mais sim- ples e, portanto mais barata, capaz de proporcionar uma im- plementação de circuito integrado (IC) de um re-modulador digital de VSB que seletivamente deriva um sinal de Canal 3, Canal 4 ou banda base. A presente invenção é direcionada a um método e aparelho digital para modular um fluxo de amostras digitali- zadas de uma fonte, por uma representação digital de uma portadora para produzir, por exemplo, um sinal de televisão de largura de banda de 6 MHz seletivamente centralizado em 63 MHz (Canal 3), 69 MHz (Canal 4) ou 5,38 MHz IF (banda- base) . Mais particularmente, o método inclui primeiro amos- trar novamente (re-amostrar) o fluxo de amostras digitaliza- das e depois modular o fluxo de amostras re-amostradas com uma següência curta repetitiva de valores complexos, cujos valores complexos representam uma portadora exponencial di- gitalizada .

BREVE DESCRIÇÃO DOS DESENHOS A FIGURA 1 é um diagrama em bloco funcional do aparelho, incluindo um modulador digital de VSB para derivar um sinal de entrada para uma HDTV a partir de um fluxo de amostras PCM digitalizadas enviadas como uma entrada para o modulador a partir de uma fonte do fluxo; A FIGURA 2 é um diagrama em bloco funcional dos componentes do modulador digital de VSB mostrado na FIGURA 1. A FIGURA 3 diagramaticamente mostra uma modalidade preferida do conversor de VSB de 1 amostra por símbolo PCM centralizado em DC mostrado na FIGURA 2 e a FIGURA 4 esque- maticamente mostra os detalhes do filtro FIR Nyguist de raiz de derivação N multiplexado bifurcado mostrado na FIGURA 3.

As FIGURAS 5, 6 e 7 juntas, graficamente mostram a maneira pela qual a operação do filtro FIR Nyquist de raiz de derivação N multiplexado bifurcado mostrado na FIGURA 4 gera saida do conversor de VSB.

As FIGURAS 8,9,10 e 11 mostram modalidades do mo- dulador digital de múltiplas escalas da FIGURA 2 empregando uma primeira tentativa de projeto para derivar, em uma taxa de freqüência de amostragem predeterminada, fluxos de valo- res de amostras definindo freqüências respectivas de porta- dora modulada nos dados para o Canal 3, Canal 4 e banda base. A FIGURA 12 mostra uma modalidade do modulador di- gital de múltiplas escalas da FIGURA 2 empregando uma segun- da tentativa de projeto para derivar, em uma taxa de fre- qüência de amostragem predeterminada, fluxos de valores de amostra definindo freqüências respectivas de portadora modu- lada nos dados para o Canal 3, Canal 4 e banda base.

As FIGURAS 13,15 e 16 mostram modalidades alterna- tivas do gerador complexo da portadora da FIGURA 12. A FIGURA 17 é um gráfico ilustrando a saída modu- lada das desejadas e pseudo portadoras pelo conversor digi- tal para analógico. A FIGURA 18 é um gráfico mostrando uma representa- ção diagramática da melhora na portadora desejada, efetuada pelos compensadores digitais senx/x mostrados na FIGURA 2 e FIGURA 19.

Observa-se no princípio dessa descrição, que o termo "centralizado em DC" refere-se à centralização ao re- dor de uma freqüência de zero Hz e não ao redor de uma am- plitude DC. Tipicamente nessa descrição, isso é em referên- cia a uma largura de banda de modulação de sinal que é cen- tralizada em DC.

Com referência à FIGURA 1, é mostrada (1) uma fon- te de um fluxo de amostras de sinal de modulação pelo código do pulso (PCM) digitalizadas 100, (2) um modulador de banda lateral residual (VSB) digital 102, (3) um conversor digital para analógico (D/A) 104 e (4) um filtro analógico 106. A fonte 100 inclui o produto digital do qual a informação do sinal inicial é obtida junto com o conjunto de circuito de diyiucil, se aigum, exigido para adicionar a informação adicional do sinal desejado e/ou para modificar a forma da informação do sinal para, dessa forma, derivar a saída do fluxo da amostra a partir da fonte 100 que é apli- cada como uma entrada para o modulador de VSB digital 102.

Modalidades preferidas do modulador de VSB digital 102, que incorporam aspectos da presente invenção, são descritas em detalhes abaixo. Em qualquer eventualidade, a saída digital do modulador de VSB digital 102 compreende um fluxo de amos- tras de dados moduladas que ocorrem em uma dada taxa de fre- qüência de amostragem relativamente alta, que, depois de ser convertido para um sinal analógico pelo conversor D/A 104, faz surgir seletivamente um sinal de Canal 3, Canal 4 ou IF de banda base centralizado em 5,38 MHz. Depois de ser con- vertido para um sinal analógico pelo conversor D/A 104, quaisquer componentes de freqüência indesejados resultantes que se situam fora de uma largura de banda de freqüência acima da dada taxa de freqüência de amostra são removidos pelo filtro analógico 106.

Como mostrado na FIGURA 2, o modulador digital de VSB 102 compreende o conversor de VSB complexo de 1 amostra por símbolo PCM centralizado em DC 200 (que é descrito em detalhes abaixo em conjunto com as FIGURAS 3-7), compensador digital senx/x, modulador digital de múltiplas escalas 204 (que é descrito em detalhes abaixo em conjunto com as FIGURAS 8-16) e conversor não sinalizado 206 (que é descrito em detalhes abaixo). 0 fluxo de amostras PCM de sinal da fonte 100 é aplicado como uma entrada no conversor de VSB 200, que deri- va 2 fluxos de saída de VSB nas formas complexas real (R) e imaginária (I) sinalizadas que são aplicadas como entradas no compensador sen x/x 202.. Os 2 fluxos de saída do compen- sador sen x/x 202, ainda na forma complexa sinalizada, são aplicados como entradas no modulador digital de múltiplas escalas 204, que deriva um único fluxo de saída na forma R sinalizada que é enviada como uma entrada para o conversor D/A 104 através do conversor não sinalizado 206 (i.e., a operação executada pelo conversor não sinalizado 206 é adi- cionar o mesmo valor de magnitude positivo (+) dado no valor de magnitude (±) sinalizado de cada símbolo do único fluxo de saída, onde o dado valor de magnitude positiva é sufici- ente para resultar no valor de magnitude da soma de cada símbolo do fluxo de saída do conversor não sinalizado 206 sendo positivo e, portanto, todas as amostras de símbolo aplicadas como uma entrada no conversor D/A 104 têm somente valores positivos).

Com propósitos ilustrativos na descrição de uma modalidade preferida da presente invenção, assume-se que (1) cada um dos fluxos das amostras de símbolo PCM aplicados como uma entrada no conversor de VSB 2 00 compreende 4 bits definindo dados reais de 3 bits (8VSB) ou 4 bits(16VSB) que ocorrem em uma velocidade de relógio (de clock) de freqüên- cia de amostra de 10,76 MHz; (2) cada um entre o conversor de VSB 200 e o compensador digital sen x/x opera em uma ve- locidade de relógio de freqüência de amostra de 10,76 MHz e (3) as velocidades de relógio de freqüência de amostra de entrada e de saída do modulador digital de múltiplas escalas 204 são, respectivamente, 10,76 MHz e 86,08 MHz (i.e., 8 ve- zes 10,76 MHz), enquanto a velocidade de relógio da freqüên- cia de amostra de operação do modulador digital de múltiplas escalas 204 pode também incluir pelo menos um sub-harmônico de 86,08 MHz intermediário de 10,76 MHz e 86,08 MHz.

Com referência agora à FIGURA 3, além do fluxo acima citado de amostras de símbolo PCM de 4 bits aplicado como uma entrada no conversor de VSB 200, o conversor de VSB 200 também tem um valor DC piloto PCM mais preciso, definido por b>4 bits, disponível para ele para ajustar uma amplitude de tom piloto para um nível desejado. Esse valor DC piloto PCM de b>4 bits é aplicado como um sinal de modulação em um modulador 300-P, enquanto cada amostra de símbolo PCM de 4 bits do fluxo é aplicada como um sinal de modulação em um modulador 300-S. Um fluxo contínuo 302, que ocorre na taxa de freqüência de amostra de 10,76 MHz, de uma seqüência re- petida de 4 bits composta dos valores de sinal digital {1,- l,-l,l}, é aplicado como uma portadora centralizada em DC em ambos os moduladores 300-P e 300-S. Esse fluxo contínuo 302, que é {1,-1,-1,1,1,-1,-1,1,1...} de amostras, pode ser con- siderado para definir os valores de quadrante de cada ciclo sucessivo da função cos (7i*n/2-sen7i*n/2) l,414*cos(π*η/2+π/4) , onde 1,414 ê uma aproximação racional de V2 e n = índice do símbolo. Assim, o fluxo de saída pilo- to modulado 304-P do modulador 300-P e o fluxo de saída do sinal de dados modulado 304-S do modulador 300-S constituem sinais reais que são usados para definir sinais complexos na forma codificada; isto é, um tal sinal real compreende uma onda senoidal modulada no símbolo contínua amostrada em cada quadrante de cada ciclo da mesma, onde o componente "cos" real compreende valores diferentes de zero sinalizados ± que sem decodificação constituem o componente R avaliado dife- rente de zero sinalizado ± do sinal complexo correspondente, mas o componente "seno" real compreende valores de zero que na forma codificada constituem o componente ±1 avaliado em zero do sinal complexo correspondente. Portanto, ambos o fluxo de saída piloto modulado 304-P e o fluxo de saída do sinal de dados modulados 3 04-S, que são aplicados como en- tradas no filtro de resposta de impulso finito (FIR) Nyquist de raiz de derivação N multiplexado bifurcado 306, são si- nais reais centralizados em DC compreendendo somente 1 amos- tra por símbolo. Entretanto, como indicado na FIGURA 3, o filtro 306 deriva uma saída compreendendo um fluxo contínuo de amostras de símbolo de VSB centralizadas em DC complexas no qual ambos os componentes ±R e ±1 têm valores diferentes de zero.

Mais particularmente, o filtro de derivação N 306 é um filtro único tendo um número ímpar de derivações (55 derivações por exemplo). Entretanto, como mostrado na FIGURA 4, o filtro de derivação N 306 é organizado em primeiro sub- filtro FIR de derivação (N+l)/2 ponderado na entrada 308 (i.e., um sub-filtro de 28 derivações, por exemplo), segundo sub-filtro FIR de derivação (N-l)/2 ponderado na entrada 310 (i.e., um sub-filtro de 27 derivações, por exemplo) e multi- plexador 311. O primeiro sub-filtro 308 compreende todas as de- rivações numeradas par 0,2,4 , . . . (N-3 ) e (N-l) do filtro de derivação N 306, enquanto o segundo sub-filtro 310 compreen- de todas as derivações numeradas ímpares 1,3,5, .. . (N-4) e (N-2) do filtro de derivação N 306. Estruturalmente, o pri- meiro sub-filtro 308 inclui (1) dispositivo multiplicador respectivo 312n-X, 312n-3, · · · , 3122 e 3120, cada um tendo um va- lor apropriado de um correspondente dos coeficientes an-X, an-3, . . . , a2 e a0 aplicado como uma entrada multiplicadora a ele, (2) latches respectivos (circuito ou elemento de cir- cuito usado para manter um estado específico) de retardo de período de 2 amostras 314n-X, 314n_3, . . . , 3144 e 3142 juntos com latch de retardo de período de 1 amostra 316n (com a freqüência da amostra sendo 10,76 MHz) e (3) somadores 318n- 3,...,3182 e 3180. Estruturalmente, o segundo sub-filtro 310 inclui (1) dispositivo multiplicador respectivo 312n_2, 312n_ 4, ... e 312]., cada um tendo o valor de um correspondente dos coeficientes an-2, an_4, . . . e ai aplicado como uma entrada mul- tiplicadora no mesmo (2) latches de retardo respectivos de período de 2 amostras 314n.2/ 314n.4f . . . , 3145 (não mostrado) e 3123 (não mostrado) juntos com latches de retardo de período de 1 amostra 31612 e 31622/ e (3) somadores 318n-4, . . . , 318i junto com o somador 320. Adicionalmente, o valor de cada amostra de símbolo que ocorre sucessivamente do fluxo de sa- ída do sinal de dados centralizados em DC 304-S é simultane- amente aplicado como uma entrada de multiplicando tanto a cada e todos os dispositivos multiplicadores 312n-i, 312n. 3,...,3122 e 312o, do primeiro sub-filtro 308 quanto a cada e todos os dispositivos multiplicadores 312n-2, 312n.4,...,e 312!, do segundo sub-filtro 310. Além disso, o valor de cada amostra que ocorre sucessivamente do fluxo de saída piloto centralizada em DC 304-P, depois de ser operado por x retar- do de relógio 322 [onde x = (índice de derivação central) mod 4] é aplicado como uma entrada de adendo no somador 320. E evidente que o filtro 306 e cada um dos seus sub-filtros componentes 308 e 310 são filtros reais (i.e., não complexos). Contudo, a combinação do sub-filtro 308, sub-filtro 310 e multiplexador 311 opera junto para produzir uma saída complexa do filtro 306. Primeiro, a operação de cada um dos sub-filtros 308 e 310 resulta no fluxo de dados amostrado na sua saída incluindo ambos valores de amostra R sinalizado e I sinalizado em cada seqüência sucessiva de 4 amostras. Segundo, um fluxo de saída de dados 324 do sub- filtro 308 sofreu um retardo total que é um período de reló- gio mais longo do que o retardo total sofrido pelo fluxo de saída de dados 326 do sub-filtro 310. Portanto, as relações relativas entre as amostras ±R e ±1 do fluxo de saída de da- dos 324 do sub-filtro 3 08 como uma função dos períodos de freqüência de amostragem de 10,76 MHz e as amostras ±R e ±1 do fluxo de saída de dados 326 do sub-filtro 310 como uma função dos períodos de freqüência de amostragem de 10,76 MHz são como segue: Entretanto, como indicado na FIGURA 4, os fluxos de saída de dados 324 e 326 dos sub-filtros 308 e 310 são aplicados como fluxos de entrada de dados no multiplexador 311, que alterna cada período da amostra na velocidade de relógio da freqüência da amostra de 10,76 MHz para (1) co- nectar o fluxo de saída de dados 324 do sub-filtro 308 para o fluxo de saída de dados ±R 328 durante cada período de amostra ímpar e para o fluxo de saída de dados ±1 330 duran- te cada período de amostra par e (2) conectar o fluxo de sa- ída de dados 326 do sub-filtro 310 para saída de dados ±1 33 0 durante cada período de amostra ímpar e para o fluxo de saída de dados ±R 32 8 durante cada período de amostra par.

Portanto, as relações relativas entre as amostras ±1 do flu- xo de saída de dados 33 0 como uma função dos períodos de amostra sucessivos e as amostras ±R da saída 328 como uma função dos períodos de amostra sucessivos são como segue: Agora é feito referência às FIGURAS 5,6 e 7. A FIGURA 5 mostra a relação no domínio Z do valor 1 de magni- tude normalizada de cada uma das amostras sucessivas na saí- da de fluxo da amostra 324 do primeiro sub-filtro 308 como uma função da localização dessa amostra no plano real- imaginário (onde a linha grossa 400 representa a localização da amostra da saída 324 durante o período de amostra 1 da Tabela 1). A FIGURA 6 mostra a relação no domínio Z do valor 1 de magnitude normalizada de cada uma das amostras sucessi- vas na saída de fluxo da amostra 326 do segundo sub-filtro 310 como uma função da localização dessa amostra no plano real-imaginário (onde a linha grossa 400 agora representa a localização da amostra da saída 326 durante o período de amostra 1 da Tabela 1) . Pela comparação da FIGURA 6 com a FIGURA 5, é evidente que a FIGURA 6 representa uma rotação de ciclo de seqüência de XA na direção horária da FIGURA 5. A operação do multiplexador 311 efetivamente soma a saída de fluxo da amostra 324 do primeiro sub-filtro 308 e a saída do fluxo da amostra 326 do segundo sub-filtro 310. A FIGURA 7, que mostra a relação no domínio Z do valor de magnitude nor- malizado de cada uma das amostras sucessivas no fluxo de amostra dessa soma (como representado pelas saídas 328 e 330 da Tabela 2). Como indicado na FIGURA 7, o valor de magnitu- de normalizado de 1 no primeiro XA de um ciclo de seqüência e o quarto % de um ciclo de seqüência cai para um valor de magnitude normalizado de 0 no segundo Ά de um ciclo de se- qüência e terceiro XA de um ciclo de seqüência. O resultado é que a energia do sinal de VSB superior é capturada, enquanto a energia da banda lateral inferior é removida. Assim, a sa- ída real 328 e a saída imaginária 330 mostradas na FIGURA 4 constituem a saída de VSB complexa centralizada em DC do filtro 306 mostrado na FIGURA 3. 0 conversor de VSB acima descrito de 1 amostra por símbolo PCM centralizado em DC com controle de amplitude de tom piloto é significativamente menos complexo e oneroso para implementar no hardware do que o conversor convencional de VSB de 2 amostras por símbolo PCM centralizado em DC com controle de amplitude de tom piloto. Primeiro, a necessidade por somente 1 amostra por símbolo PCM do que 2 amostras por símbolo PCM reduz a implementação de hardware por 50%. Se- gundo, o uso de moduladores reais 300-S e 300-P, ao invés de moduladores complexos, também reduz a implementação do har- dware. Terceiro, o uso de um único filtro de derivação n real bifurcado, ao invés do uso de dois (i.e., real e imagi- nário complexos) filtros de derivação n produz uma economia adicional de 50% no hardware do filtro. Quarto, o uso de um único filtro de derivação n real bifurcado permite um único método de controle de amplitude piloto que produz uma econo- mia adicional de 35% no hardware. Quinto, o fato que nenhuma matemática complexa é necessária para gerar uma saída com- plexa do conversor de VSB descrito de 1 amostra por símbolo PCM centralizado em DC também reduz o hardware de implemen- tação .

Com referência novamente à FIGURA 2, será observa- do que, na modalidade preferida da invenção, o compensador digital sen x/x fica situado entre a saída do fluxo da amos- tra do VSB complexo centralizado em DC do conversor de VSB 2 00, que ocorre em uma taxa de freqüência de amostra de 10,76 MHz, e a entrada para o modulador digital de múltiplas escalas 204. Isso é porque é preferível implementar a com- pensação digital de sen x/x em uma taxa inferior de freqüên- cia de amostra de 10,76 MHz do que em uma taxa de freqüência de amostra superior. A compensação em taxas de freqüência de amostras mais altas tem as desvantagens de dissipação geral- mente mais alta, corrente mais alta e produção de interfe- rência eletromagnética (EMI) mais indesejável. Entretanto, a compensação digital sen x/x pode ser executada em qualquer taxa de freqüência de amostra no sistema (incluindo 86,08 MHz) antes de qualquer modulação atual dos fluxos de amos- tras de dados ±R e ±1 complexos em uma portadora no modula- dor digital de múltiplas escalas 204. Portanto, o modulador digital de múltiplas escalas 204 será descrito em detalhes antes do compensador sen x/x 202 ser descrito em detalhes. 0 modulador digital de múltiplas escalas 204, em resposta aos fluxos ±R e ±1 de 1 amostra por símbolo aplica- dos como entradas no mesmo que ocorrem em taxas de freqüên- cia de amostra de 10,76 MHz, seletivamente deriva, como uma saída modulada controlada pelo usuário, (1) um fluxo +R de 8 amostras por símbolo sinalizado centralizado em uma freqüên- cia pseudo-portadora relativamente baixa de -23,08 MHz, (2) um fluxo R de 8 amostras por símbolo sinalizado centralizado em uma freqüência pseudo-portadora ainda inferior de -17,08 MHz, ou (3) um fluxo ±R de 8 amostras por símbolo sinalizado centralizado em uma freqüência portadora muito baixa de 5,38 MHz, todos os fluxos de saída ocorrem em uma taxa de fre- qüência de amostra de 86,08 MHz. O fluxo de saída digital de -23,08 MHz, depois da conversão para analógico pelo conver- sor não sinalizado 206 e conversor D/A 104, resulta tanto em um sinal analógico de 23,08 MHz modulado com fluxo de símbo- lo indesejado quanto em um sinal de imagem analógico de 63 MHz (Canal 3) modulado com fluxo de símbolo desejado (i.e., 63MHz = (86,08 - 23,08) MHz). Similarmente, o fluxo de saída digital de -17,08 MHz resulta tanto em um sinal analógico de 17,08 MHz modulado com fluxo de símbolo indesejado quanto em um sinal de imagem analógico de 69 MHz (Canal 4) modulado com fluxo de símbolo desejado (i.e., 69MHz = (86,08 - 17,08) MHz) . O fluxo de saída digital de 5,38 MHz resulta direta- mente em um sinal analógico de 5,38 MHz modulado com fluxo de símbolo desejado. O modulador digital de múltiplas escalas 204 pode ser implementado de acordo com um primeiro método preferido mostrado nas FIGURAS 8-11, discutido abaixo, ou um segundo método preferido mostrado nas FIGURAS 12-16, discutido abai- xo. Ambos os métodos fazem uso da modulação por uma portado- ra exponencial complexa na forma de um fluxo contínuo de uma seqüência curta repetida similar em certos aspectos ao fluxo contínuo da seqüência curta repetida mostrada na FIGURA 3.

Mais particularmente, o modulador inclui um re-amostrador (dispositivo para tirar novas amostras) para re-amostrar o sinal de modulação seguido por um modulador complexo forne- cido com uma portadora exponencial. A razão de re-amostragem é selecionada, tal que a portadora exponencial pode ser rea- lizada por uma seqüência de valores repetida relativamente curta que ocorre na taxa de amostragem de saída. A seqüência da portadora exponencial pode ser gerada por interpolação. O filtro de interpolação ideal para gerar uma portadora é re- presentada pela função Sen (π;t/T)/(π.t/T) , que é de extensão infinita, não causai e é de interesse teórico somente. En- tretanto, devido à periodicidade e extensão infinita assumi- da de um fluxo contínuo de uma seqüência curta repetida, a saída de qualquer filtro de qualquer largura de resposta de impulso aplicada nesse fluxo contínuo de seqüência curta re- petida em um dado momento é uma soma ponderada das amostras dessa seqüência curta. A relação entre certas portadoras ex- ponenciais complexas e seqüências curtas é mostrada na Tabe- la 3 seguinte, onde n = índice de amostra: Se o número de termos em uma seqüência é 4 ou me- nos, erros insignificantes são possíveis de acontecer para todas as escolhas das funções de interpolação. Se o número de termos em uma seqüência é 6 ou 8, erros insignificantes são possíveis de acontecer para certas funções de interpola- ção (que incluem as funções de interpolação usadas no pri- meiro ou segundo método de implementação mencionados acima empregados pelo modulador digital de múltiplas escalas 204).

Com referência agora â FIGURA 8, é mostrado um exemplo do primeiro método de implementação para derivar o fluxo ±R de 8 amostras por símbolo centralizado em -23,08 MHz (para uso na geração do sinal do Canal 3) como a saída do modulador digital de múltiplas escalas dos fluxos ±R e I de 1 amostra por símbolo aplicados como entradas no mesmo a partir do compensador sen x/x 202. O conversor de taxa de amostragem 500 efetivamente amostra descendentemente os flu- xos de dados ±R e ±1 de 10,76 MHz para 6,24 MHz calculando o valor interpolado que cada amostra de 10,76 MHz teria se os fluxos de dados fossem amostrados em 6,24 MHz. Especifica- mente, tais valores interpolados envolvem o fator de razão 10,76/6,24, que é equivalente a 269/156 (isto é, uma seqüên- cia de 269 períodos de amostra em uma taxa de freqüência de amostra de 10,76 MHz é equivalente em comprimento de tempo a uma seqüência de somente 156 períodos de amostra em uma taxa de freqüência de amostra de 6,24 MHz) . Entretanto, na moda- lidade preferida, a taxa atual de freqüência de amostra dos fluxos ±R e ±1 na saída do conversor de taxa de amostragem 500 (que são aplicadas como uma entrada de dados no primeiro modulador complexo 502) ainda permanece em 10,76 MHz.

De acordo com a discussão acima, a entrada da por- tadora e‘:’n7t/2 para o primeiro modulador 502 constitui um flu- xo contínuo da seqüência repetida das 4 amostras l,-j,-l,j em uma taxa de freqüência de amostragem de 10,76 MHz. O mo- dulador 502 independentemente multiplica cada uma das amos- tras dos fluxos R e I na entrada de dados para o modulador 502 pelas amostras correspondentes do fluxo contínuo na en- trada da portadora para o modulador 502 para produzir dois fluxos de produto, cada um dos quais inclui ambas as amos- tras Rei. Entretanto, o modulador 502 inclui um multiple- xador, similar na sua operação ao multiplexador acima des- crito 311, para distribuir todas as amostras do produto R de ambos os fluxos de produto para um fluxo de saída R do modu- lador 502 e para distribuir todas as amostras do produto I de ambos os fluxos de produto para um fluxo de saída I do modulador 502 (com cada um dos fluxos de saída R e I do pri- meiro modulador 502 sendo indicativo de um fluxo de 6,24/4 = -1,56 MHz, que é amostrado em uma taxa de freqüência de amostragem de 10,76 MHz).

Os fluxos de saída R e I do primeiro modulador 502 são aplicados como entradas no conversor de taxa de amostra- gem 504 que emprega um relógio de 86,08 MHz e interpolação tanto para converter a 1 amostra por símbolo na taxa de fre- qüência de amostragem de 10,76 MHz em 8 amostras por símbolo em uma taxa de freqüência de amostragem de 86,08 MHz quanto para efetivamente amostrar ascendentemente os fluxos indica- tivos primeiro modulados de 6,24 MHz para 86,08 MHz, pelo cálculo do valor interpolado que cada amostra atual de 86,08 MHz teria se os fluxos indicativos primeiro modulados de 6,24 MHz fossem amostrados em 86,08 MHz. Especificamente, tais valores interpolados envolvem o fator de razão de 6,24/86,08, que é equivalente a 39/538 (isto é, uma seqüên- cia de somente 3 9 períodos de amostra em uma taxa de fre- qüência de amostragem de 6,24 MHz indicativa é equivalente em comprimento de tempo a uma seqüência de 53 8 períodos de amostra em uma taxa de freqüência de amostragem de 86,08 MHz) . Portanto, a taxa de freqüência de amostragem dos flu- xos R e I na saída do conversor de taxa de amostragem 504 (que são aplicados como uma entrada de dados no segundo mo- dulador complexo 506) está agora em 86,08 MHz.

De acordo com a discussão acima, a entrada da por- tadora e':in7l/2 aplicada no segundo modulador 506 constitui um fluxo contínuo da seqüência repetida de 4 amostras em uma taxa de freqüência de amostragem de 86,08 MHz. O mo- dulador 506 independentemente multiplica cada uma das amos- tras dos fluxos R e I na entrada de dados para o modulador 506 pelas amostras correspondentes do fluxo contínuo na en- trada da portadora para o modulador 506 para produzir dois fluxos de produto, cada um dos quais inclui ambas as amos- tras Rei 502 (com cada um dos fluxos de saída R e I do primeiro modulador 502 sendo indicativo de um fluxo de - 6,24/4 = -1,56 MHz, que é amostrado em uma taxa de freqüên- cia de amostragem de 10,76 MHz). Entretanto, o modulador 506 inclui um multiplexador, similar na sua operação ao multi- plexador acima descrito 311, para distribuir todas as amos- tras de produto R de ambos os fluxos do produto para um flu- xo de saída R do modulador 506 e para distribuir todas as amostras de produto I de ambos os fluxos de produtos para a "lixeira", de forma que somente o fluxo de saída R do modu- lador 506 é enviado como uma entrada para o conversor D/A 104 (como indicado pelo bloco 508 na FIGURA 8).

Desde que o fluxo de saída do primeiro modulador 502 inclui um componente modulado no símbolo centralizado em uma freqüência indicada de -6,24/4 = -1,56 MHz devido ao efeito de cada seqüência sucessiva de 4 amostras da entrada da portadora e'1’117'/2 nele, o segundo modulador 506, que é co- locado em cascata com o primeiro modulador 502 e recebe esse componente modulado no símbolo centralizado em -1,56 MHz como uma entrada, deriva um fluxo de saída R que inclui com- ponentes modulados no símbolo centralizados em -1,56 MHz, - 86,08/4 = -21,52 MHz e a freqüência de intermodulação resul- tante -1,56+(-21,52)=-23,08 MHz. É esse componente modulado no símbolo de -23,08 MHz do fluxo de saída R do modulador digital de múltiplas escalas 204 que faz surgir sua imagem de 63 MHz (Canal 3) na saída do sinal analógico do conversor D/A 104.

Deve ser observado que embora nem o fator de razão 269/156 empregado pelo conversor de taxa de amostragem 500 nem o fator de razão 39/538 empregado pelo conversor de taxa de amostragem 504 seja um número inteiro, o produto em cas- cata 269/156 * 39/538 = 8 desses fatores de razão é um núme- ro inteiro que é apenas igual em valor à razão da taxa de freqüência de amostragem de 86,08 MHz do fluxo de saída de 8 amostras por símbolo do conversor de taxa de amostragem 504 para a taxa de freqüência de amostragem de 10,76 MHz do flu- xo de entrada de 1 mostra por símbolo para o conversor de taxa de amostragem 500. Portanto, o fato que não existe re- lógio de 6,24 MHz para uso com o conversor de taxa de amos- tragem 500 não afeta a precisão dos valores interpolados do símbolo do fluxo de saída de 8 amostras por símbolo do con- versor de taxa de amostragem 504 ou segundo modulador 506.

Com referência agora à FIGURA 9, é mostrada uma espécie do primeiro método de implementação para derivar o fluxo R de 8 amostras por símbolo centralizada em -17,08 MHz (para uso na geração do sinal do Canal 4) como a saída do modulador digital de múltiplas escalas dos fluxos R e I de 1 amostra por símbolo aplicados como entradas no mesmo a par- tir do compensador de sen x/x 202. Primeiro, o conversor de taxa de amostragem 600a difere do conversor de taxa de amos- tragem acima descrito 500 em que os fluxos R e I de 10,76 MHz são efetivamente amostrados ascendentemente para 17,76 MHz. Isto é, as amostras interpoladas que ocorreríam se o sinal representado pelo sinal amostrado de 10,76 MHz fosse realmente amostrado em 17,76 MHz são computadas. Especifica- mente, tais valores interpolados envolvem o fator de razão 17,76/10,76, que é equivalente a 444/269 (isto é, uma se- qüência de 444 períodos de amostra em uma taxa de freqüência de amostragem de 17,76 MHz é equivalente em comprimento de tempo a uma seqüência de somente 269 períodos de amostras em uma taxa de freqüência de amostragem de 17,76 MHz) . Segundo, ao invés da entrada da portadora e'jn7t/2 para o primeiro modu- lador 502 acima descrito, a entrada da portadora para o pri- meiro modulador 602a é , que constitui um fluxo contí- nuo da seqüência repetida de 4 amostras l,j,-l,-j. Terceiro, o conversor de taxa de amostragem 604a difere do conversor de taxa de amostragem 504 acima descrito em que os fluxos R e I de 17,76 MHz são efetivamente amostrados ascendentemente para 86,04 MHz calculando-se o valor interpolado que cada amostra de 17,76 MHz teria se os fluxos fossem amostrados em 86,08 MHz. Especificamente, tais valores interpolados envol- vem o fator de razão 86,08/17,76, que é equivalente a 269/111 (isto é, uma seqüência de 269 períodos de amostra em uma taxa indicativa de freqüência de amostragem de 86,08 MHz é equivalente em comprimento de tempo a uma seqüência de 111 períodos de amostra em uma taxa de freqüência de amostra de 17,76 MHz) . Em outros aspectos, as operações dos elementos 600a, 602a, 604a, 606a e 608a da FIGURA 9 são similares aos elementos correspondentes 500,502,504,506 e 508 acima des- critos da FIGURA 8.

Desde que o fluxo de saída do primeiro modulador 602a inclui um componente modulado no símbolo centralizado em uma freqüência indicada de 17,76/4 = 4,44 MHz devido ao efeito de cada seqüência sucessiva de 4 amostras da entrada da portadora e^nn/2 nele, o segundo modulador 606a, que é co- locado em cascata com o primeiro modulador 602a e recebe esse componente modulado no símbolo centralizado em 4,44 MHz como uma entrada, deriva um fluxo de saída R que inclui com- ponentes modulados no símbolo centralizados em 4,44 MHz, 86,08/4 = -21,52 MHz e a freqüência de intermodulação dese- jada resultante 4,44 + (-21,52) = -17,08 MHz. É esse compo- nente modulado no símbolo de -17,08 MHz do fluxo de saída R do modulador digital de múltiplas escalas 204 que faz surgir a sua imagem de 69 MHz (Canal 4) na saída do sinal analógico do conversor D/A 104.

Uma desvantagem na implementação do hardware da uma espécie mostrada na FIGURA 9 é que o conversor de taxa de amostragem 600a precisa ser de qualidade relativamente alta por causa da pequena porcentagem de Nyquist para o qual ele é transparente. Entretanto, essa necessidade é relaxada na espécie alternativa mostrada na FIGURA 10 substituindo-se o conversor de taxa de amostragem 600b, que é eficaz na amostragem ascendente de 10,76 MHz para 35,52 MHz, pelo con- versor de taxa de amostragem 600a, dessa forma permitindo que o conversor de taxa de amostragem 604b, que é eficaz na amostragem ascendente de 35,52 MHz para 86,08 MHz, seja substituído pelo conversor de taxa de amostragem 604a. En- tretanto, no caso da FIGURA 10, é necessário empregar uma entrada de portadora e^n"^4 no conversor de taxa de amostra- gem 604b (onde θ:’ηπ/4 constitui a seqüência contínua repetida de 8 amostras 1;0,707+(±j*0,707) ;- (±j) ;-0,707+(±j*0,707) ;- 1;-0,707-(±j*0,707) ;-(±j) ;0,707 -(±j* 0,707) em uma taxa de freqüência de amostragem de 86,08 MHz) de forma que o segun- do modulador 606b derive um fluxo de saída R que inclui com- ponentes modulados no símbolo centralizados em 4,44 MHz, - 86,08/4 = -21,52 MHz e a freqüência de intermodulação dese- jada resultante 4,44 + (-21,52) = -17,08 MHz do componente modulado no símbolo do fluxo de saída R do modulador digital de múltiplas escalas 204 que faz surgir a sua imagem de 69 MHz (Canal 4) na saída do sinal analógico do conversor D/A 104 .

No aparelho precedente, os re-amostradores tais como elementos 600a ou 600b na realidade não precisam forne- cer amostras na taxa re-amostrada (por exemplo 17,76 MHz) . O que é necessário é que um número de amostras seja gerada, que ocorrería se re-amostrado para essa taxa. O maior número de amostras é então sucessivamente modulado com a seqüência da portadora exponencial. Essa modulação é realizada pela aplicação da seqüência da portadora repetida tal que amos- tras sucessivas são moduladas por valores de seqüência su- cessivos. Tudo isso pode ser realizado, no tempo disponível, porque um relógio de 86,08 MHz fica disponível para efetuar a interpolação das amostras para produzir, por exemplo, os valores amostrados ascendentemente, cujos valores podem ser armazenados na memória e depois lidos para modulação em uma taxa de amostragem arbitrária. Então, também pode a interpo- lação de, por exemplo, os re-amostradores 604a ou 604b, ser executada em uma taxa de amostragem arbitrária contanto que 0 número requerido de amostras (por amostra de entrada) seja produzido em intervalos correspondendo aos períodos de en- trada da amostra (para realizar operação em tempo real). En- tretanto, os valores modulados fornecidos pelos moduladores de saída (606a ou 606b por exemplo) devem ocorrer em uma taxa predeterminada (86,08 MHz nesse exemplo) para produzir as freqüências desejadas moduladas da portadora.

Com referência agora à FIGURA 11, é mostrado o primeiro método de implementação para derivar o fluxo R de 8 amostras por símbolo centralizado em uma IF de 5,38 MHz (para uso na geração do sinal de banda base) . Os fluxos R e 1 de 1 amostra por símbolo do compensador sen x/x 202 são aplicados no conversor de taxa de amostra 700. O conversor de taxa de amostragem 700 amostra ascendentemente os fluxos R e I de 10,76 MHz para 21,52 MHz. Desde que a razão de 21,52 MHz é exatamente duas vezes 10,76 MHz, essa conversão pode ser convencionalmente realizada usando-se um relógio de taxa de amostragem de 21,52 MHz para o conversor de amostra- gem 70 0 e inserindo-se uma amostra de valor zero entre cada par de amostras sucessivas dos fluxos R e I de 10,76 MHz e depois substituindo-se a média dos valores da amostra desse par por seu valor zero. A entrada da portadora e-inlt/2 para o modulador 7 02 constitui um fluxo contínuo da seqüência repetida de 4 amos- tras 1, j, -1, -j em uma taxa de freqüência de amostragem de 21,52 MHz. O modulador 702 independentemente multiplica cada uma das amostras dos fluxos R e I na entrada de dados para o modulador 502 pelas amostras correspondentes do fluxo contí- nuo na entrada da portadora para o modulador 702 para produ- zir dois fluxos de produto, cada um dos quais inclui ambas as amostras Re I. Entretanto, o modulador 702 inclui um multiplexador, similar na sua operação ao multiplexador aci- ma descrito 311, para distribuir todas as amostras do produ- to R de ambos os fluxos de produto para um fluxo de saída R do modulador 702 e para distribuir todas as amostras do pro- duto I de ambos os fluxos do produto para um fluxo de saída I do modulador 702 (com cada um dos fluxos de saída R e I do primeiro modulador 702 sendo um fluxo de 5,38 MHz, que é amostrado em uma taxa de freqüência de amostragem de 21,52). E necessário que o conversor de taxa de amostragem 704 amostre ascendentemente os fluxos de saída R e I de taxa de amostragem de 21,52 MHz dos dados do primeiro modulador para 702 para fluxos de saída R e I de taxa de amostragem de 86,08 MHz dos dados do conversor de taxa de amostragem 704.

Essa conversão pode ser convencionalmente realizada usando- se um relógio de taxa de amostragem de 86,08 MHz para o con- versor de taxa de amostragem 7 04 e inserindo-se 3 amostras de valor zero entre cada par de amostras sucessivas dos flu- xos R e I de 21,52 MHz e depois substituindo-se um valor de amostra interpolado apropriado para cada um desses 3 valores zero desse par. Isso resulta em um componente de dados modu- lado no símbolo do fluxo de saída R do modulador digital de múltiplas escalas 204 em uma taxa de freqüência de amostra- gem de 86,08 MHz que faz surgir a banda base de IF de 5,3 8 MHz desejada na saída do sinal analógico do conversor D/A 104 .

No primeiro método empregado pelo modulador digi- tal de múltiplas escalas 204, a implementação mostrada na FIGURA 11, que necessita somente um único modulador comple- xo, difere das implementações respectivas mostradas nas FIGURAS 8, 9 e 10, cada uma das quais exige dois moduladores complexos em cascata. Entretanto, em todas essas implementa- ções do primeiro método, cada um dos fluxos de entrada Rei complexos dos moduladores complexos 502, 602a, 602b e 702 aplicados, respectivamente, como entradas no conversor de taxa de amostragem 504,604a,604b e 704 (que converte 1 amos- tra por símbolo para 8 amostras por símbolo) compreende va- lores de amostra de uma ou mais freqüências de portadora complexas que já foram moduladas por valores de símbolo de dados.

No segundo método empregado pelo modulador digital de múltiplas escalas 204, mostrado na FIGURA 12, o conversor 800 de 1 amostra por símbolo para 8 amostras por símbolo, operando em uma taxa de freqüência de amostragem de 86,08 MHz, tem cada um dos fluxos de entrada ±R e ±1 complexos do compensador sen x/x 202 aplicados como entradas nele e cada um dos fluxos de saída ±R e ±1 complexos avaliados em símbo- lo de dados até agora não modulados do mesmo aplicados como as entradas de modulação no modulador complexo 802. O gera- dor complexo da portadora 804, operando em uma taxa de fre- qüência de amostragem de 86,08 MHz, deriva os fluxos de saí- da da portadora ±R e ±1 complexos que seletivamente definem os valores de amostra de uma pseudo-portadora de -23,08 MHz de magnitude constante (produzida pelo produto complexo das freqüências de -21,52 e -1,56 MHz de magnitude constante) para o Canal 3, os valores de amostra de uma pseudo- portadora de -17,08 MHz de magnitude constante (produzida pelo produto complexo das freqüências de -21,52 e 4,44 MHz de magnitude constante) para o Canal 4 ou os valores de amostra de 5,3 8 MHz de magnitude constante para a banda base. Os fluxos de saída da portadora ±R e ±1 complexos do gerador complexo da portadora 804 são aplicados como entra- das da portadora no modulador complexo 802. Os fluxos de sa- ída ±R e ±1 complexos avaliados de símbolo de dados modula- dos do gerador complexo de portadora 804, que ocorre na taxa de freqüência de amostragem de 86,08 MHz, são aplicados como entradas no bloco 806, que envia somente o fluxo de saída ±R para o conversor não sinalizado 206.

Uma primeira modalidade estrutural do gerador complexo 804 compreende o gerador de freqüência complexo amostrado mostrado na FIGURA 15, junto com o dispositivo de controle de fase mostrado na FIGURA 13 que gera 5 fluxos contínuos de valores de controle de fase que são fornecidos como entradas para o gerador de freqüência complexo amostra- do da FIGURA 15. Como mostrado na FIGURA 13, esses 5 fluxos contínuos compreendem (I) fluxos contínuos μ e 18μ definindo os valores de controle de fase necessários para a geração na FIGURA 15 dos valores de fase dos fluxos ±R e ±1 contínuos de uma freqüência senoidal amostrada desejada F0 (i.e., 1,56 MHz para o Canal 3 ou 4,44 MHz para o Canal 4) ocorrendo em uma dada freqüência de amostragem (i.e., 86,08 MHz) Fs e (2) formas de onda de sincronização retangulares contínuas PLSb, Pmsb e Pmdsb também necessárias pelo gerador de freqüência complexo amostrado da FIGURA 15.

Com referência à FIGURA 13, um valor constante J (onde J=3 9 para o Canal 3 e onde J=lll para o Canal 4) é aplicado como um primeiro adendo ao primeiro somador 900.

Cada valor sucessivo de um fluxo de saída de soma do primei- ro somador 900, depois de ser retardado por 1 período de amostra da dada freqüência de amostra (i.e., 86,08 MHz) Fs pelo latch 902, é aplicado como uma entrada no dispositivo lógico binário de módulo K=538 904. Cada valor do fluxo de saída do dispositivo lógico 904 é aplicado tanto como um se- gundo adendo no primeiro somador 900 quanto como um primeiro adendo ao segundo somador 906. Sempre que o valor de entrada para o dispositivo lógico binário de módulo K 904 está entre 1 e K-l (onde K-l = 537) , o valor de saída daí é igual a esse valor de entrada, mas sempre que o valor de entrada para ele é maior do que K-l (ex., K>38), o valor de saída daí é igual a esse valor de entrada menos K (ex. , K=538) . Assim, a com- binação de J, primeiro somador 900, latch 902 e dispositivo lógico binário de módulo K 904 coopera para derivar um valor de saída do dispositivo 904 que aumenta pelo valor positivo de J cada período de amostra até que o valor acumulado posi- tivo é mais alto do que o valor K positivo, em cujo momento o valor K positivo é subtraído desse valor acumulado. -K/2 (ex. -K/2=-269) é aplicado como um segundo adendo ao segundo somador 906. Portanto, os valores de soma respectivos do fluxo de saída do segundo somador 906, que situam-se em uma faixa de -269 a + 268 e constituem o fluxo de entrada de 4 controle de fase μ para o gerador de freqüência complexo amostrado mostrado na FIGURA 15, são centralizados ao redor de um valor 0 (ao invés de ter todos os valores positivos).

Os valores respectivos desse fluxo de entrada de controle de fase μ, depois de serem multiplicados por 18 no bloco 908, formam um fluxo de saída que constitui o fluxo de entrada de controle de fase 18μ para esse gerador de freqüência comple- xo amostrado mostrado na FIGURA 15. A lógica binária de módulo K 904 aplica um reló- gio de envoltura como uma entrada para o contador binário de 2 bits 910 e o flip-flop de retardo 912 cada vez que ele subtrai um valor K positivo de seu valor acumulado. Os esta- dos binários respectivos dos fluxos de saída do PLSB de bit menos significante e de PMsb de bit mais significante do con- tador 910 são aplicados como fluxos de entrada de controle de sincronização no gerador de freqüência complexo amostrado mostrado na FIGURA 15. Além disso, o fluxo de saída de PMSb do contador 910 é aplicado como um fluxo de entrada no flip-flop de retardo 912 e o fluxo de saída do flip-flop de retardo 912 é aplicado em uma primeira entrada do portão EXCLUSIVO OU 914. Um valor de sinal exponencial selecionado, que corresponde ao sinal de fase desejado do fluxo de saída ±R do gerador de freqüência complexo amostrado mostrado na FIGURA 15 em relação ao sinal de fase do fluxo de saída ±1 dele, é aplicado em uma segunda entrada do portão EXCLUSIVO OU 914. 0 fluxo de saída do portão EXCLUSIVO OU 914 consti- tui o fluxo de entrada de controle de sincronização Pmdsb para o gerador de freqüência complexo amostrado mostrado na FIGURA 15.

Com referência agora à FIGURA 15, a entrada de controle de sincronização PDmsb é aplicada em uma cadeia de nove latches de retardo de 1 período de amostra (ex., perío- do de 86,08 MHz)1000-1 a 1000-9; a entrada de controle de sincronização PLSB é aplicada em uma cadeia de seis latches de retardo de 1 período de amostra 1001-1 a 1001-6; a entra- da de controle de sincronização PMSB é aplicada em uma cadeia de nove latches de retardo de 1 período de amostra 1002-1 a 10 02-9; a entrada de controle de fase μ é aplicada em uma cadeia de sete latches de retardo de 1 período de amostra 1003-1 a 1003-7 e a entrada de controle de fase 18μ é apli- cada em uma cadeia R compreendendo dez latches de retardo de 1 período de amostra 1004-1 a 1004-10.

Imediatamente seguinte a cada um dos latches de retardo 1004-1, 1004-3, 1004-6 e 1004-9 da cadeia R está um correspondente dos circuitos de sinal (S) 1005-1, 1005-3, 1005-6 e 1005-9. O valor de sinal de cada um dos circuitos de sinal 1005-1 e 1005-6 é determinado de acordo com o valor binário da saída do correspondente dos latches de retardo 1001-1 e 1001-6. Devido à presença do inversor 1006-3, o va- lor de sinal dos circuitos de sinal 1005-3 é determinado de acordo com o negativo do valor binário da saída do latch de retardo 1001-3. O valor de sinal dos circuitos de sinal 1005-9 é determinado de acordo com o valor binário da saída do latch de retardo 1000-9.

Imediatamente seguinte a cada um dos latches de retardo 1004-2, 1004-5 e 1004-8 da cadeia R está um corres- pondente dos somadores 1007-2, 1007-5 de 1007-8. O valor 31 é adicionado pelo somador 1007-2 ao valor de saída do latch de retardo 1004-2; o valor 41 é adicionado pelo somador 1007-5 no valor de saída do latch de retardo 1004-5, e o va- lor 26 é adicionado pelo somador 1007-8 no valor de saída do latch de retardo 1004-8.

Imediatamente seguinte a cada um dos latches de retardo 1004-4 e 1004-7 da cadeia R está um correspondente dos multiplicadores 1008-4 e 1008-7. O multiplicador 1008-4, que executa a porção R de uma primeira função de modulação exponencial complexa, multiplica o valor de saída do latch de retardo 1004-4 pelo valor de saída do latch de retardo 1003-4 e o multiplicador 1008-7, que executa a porção R de uma segunda função de modulação exponencial complexa, multi- plica o valor de saída do latch de retardo 1004-7 pelo valor de saída do latch de retardo 1003-7. O fluxo dos valores de saída do latch 1004-10 da FIGURA 15 constitui o fluxo de sa- ída ±R do gerador complexo da portadora 802. Será reconheci- do por esses especializados na técnica de projeto de circui- to digital que a saída do sinal do somador 1007-8 é descrita por uma função polinomial da forma ± αμ3 ± βμ2 ± κμ + p. No circuito exemplar da FIGURA 15, os valores de α, β, κ e p são 18, 31, 41 e 26 respectivamente. O último circuito de sinal 1005-9 na cadeia de processamento efetivamente multi- plica os valores gerados por uma seqüência repetida de valo- res que determina a polaridade do sinal resultante. O fluxo de saída ±1 do gerador complexo da porta- dora 802 é derivado na FIGURA 15 pela aplicação do fluxo de saída 18μ do latch de retardo 1004-1 (i.e., o fluxo de en- trada 18μ para FIGURA 15 retardado por 1 período de amostra) em uma cadeia I que corresponde à cadeia R acima citada ex- ceto pela ausência de um latch de retardo correspondendo ao latch de retardo 1004-1. Especificamente, a cadeia I compre- ende latches de retardo 1009-2 à 1009-10, circuitos de sinal 1010- 1, 1010-3, 1010-6 e 1010-9, somadores 1011-2, 1011-5 e 1011- 8 e multiplicadores 1012-4 e 1012-7.

Devido à presença dos inversores 1006-1 e 1006-6, o valor de sinal de cada um dos circuitos de sinal 1010-1 e 1010-6 é determinado de acordo com o negativo do valor biná- rio da saída do correspondente dos latches de retardo de 1001-1 e 1001-6. O valor de sinal dos circuitos de sinal 1010-3 é determinado de acordo com o valor binário da saída do latch de retardo 1001-3. O valor de sinal dos circuitos de sinal 1010-9 é determinado de acordo com o valor binário da saída do latch de retardo 1002-9.

Os somadores 1011-2, 1011-5 e 1011-8 da cadeia I executam as mesmas funções que os somadores 1007-2, 1007-5 e 1007-8 da cadeia R e os multiplicadores 1012-4 e 1012-7 da cadeia I executam a porção I das primeira e segunda funções de modulação exponencial similares às primeira e segunda funções de modulação exponencial para a cadeia R executada pelos multiplicadores 1008-4 e 1008-7. A saída do somador 1011-8 pode ser descrita pela função polinomial ± 18μ3 ± 31μ2 ± 41μ + 26. O circuito de sinal 1010-9 determina a polarida- de do sinal de saída ±1.

Na operação do gerador de freqüência complexo amostrado mostrado na FIGURA 15, o tipo da forma de onda que é gerada pelos fluxos de saída amostrados ±R e ±1 desse ge- rador de freqüência complexo amostrado é determinado pelo valor que multiplica μ, e os valores respectivos dos adendos aplicados aos somadores das cadeias Rei. No presente caso, os valores respectivos 18, que multiplica μ, e 31,41 e 26, que são os adendos aplicados aos somadores das cadeias R e I, são valores de interpolação de 4 derivações de energia alias mínimos que definem uma forma de onda senoidal comple- xa para os fluxos de saída amostrados ±R e ±1 desse gerador de freqüência complexo amostrado. Entretanto, o valor de freqüência desejado gerado F0 em uma freqüência de amostra- gem Fs desses fluxos de saída amostrados ±R e ±1 é determi- nado pelos valores de fase amostrados sucessivos dos fluxos de entrada μ e 18μ aplicados na FIGURA 15 (desde que a fre- qüência é igual à taxa de tempo de mudança de fase) . Mais especificamente, a razão 4F0/FS é igual à razão de número inteiro de J/K na FIGURA 13, contanto que F0/Fs<l/4. Assim, as freqüências desejadas apropriadas -1,56 MHz e -21,52 MHz para derivar uma pseudo-portadora de -23,08 MHz em uma fre- qüência de amostragem de 86,08 MHz para o Canal 3 são gera- das por um valor de 39 para J e um valor de 538 para K. Si- milarmente, as frequências desejadas apropriadas 4,44 MHz e -21,52 MHz para derivar uma pseudo-portadora de -17,08 MHz em uma freqüência de amostragem de 86,08 MHz para o Canal 4 são geradas por um valor de 111 para J e um valor de 53 8 para K. Adicionalmente, uma portadora F0 de banda base de 5,38 MHz desejada é derivada para Fs = 86,08 MHz empregando- se um valor de número inteiro de 2 69 para J e um valor de número inteiro de 1076 para K, dessa forma produzindo J/K = 1/4.

Em alguns casos, o hardware de implementação pode ser minimizado inserindo-se um mecanismo para graduar 916, mostrado na FIGURA 14, entre o segundo somador 906 e o bloco xl8 908. Por exemplo, em hardware capaz de seletivamente de- rivar a portadora de banda base de 5,3 8 MHz, a portadora apropriada para o Canal 3 ou a portadora apropriada para o Canal 4 (no qual o valor 39, 111 ou 269 é seletivamente em- pregado para J) , pode ser desejável empregar o mecanismo para graduar 916 para aumentar a faixa de valor estendendo- se de -269 a 268, usado para derivar a portadora apropriada para o Canal 3 ou Canal 4, para -538 a 537 para uso na deri- vação da portadora de banda base de 5,38 MHz.

Os benefícios do circuito de controle de fase mos- trado na FIGURA 13 são que ele pode ser usado com a FIGURA 15 para gerar um valor de freqüência desejado exato e que ele não exige um divisor relativamente complicado e oneroso na sua implementação de hardware.

Um circuito de controle de fase alternativo, é mostrado na FIGURA 16. 0 benefício do circuito de controle de fase alternativo da FIGURA 16 é que o valor de freqüência desejado gerado é exato.

Com referência agora à FIGURA 16, um valor cons- tante J é aplicado como um primeiro adendo ao primeiro soma- dor 1100a. Cada valor sucessivo de um fluxo de saída de soma do primeiro somador 1100a, depois de ser retardado por 1 pe- ríodo de amostra da freqüência de amostra Fs pelo latch 1102a, é aplicado como uma entrada na lógica binária de mó- dulo 4K 1104a. Cada valor do fluxo de saída da lógica 1104a é aplicado como um segundo adendo no primeiro somador 1100a e como uma entrada para o divisor K 1105a. Um primeiro fluxo de saída do divisor K 1105a, definindo valores restantes su- cessivos do quociente computado dessa forma, é aplicado como um primeiro adendo em um segundo somador 1106a, que tem o valor -K/2 aplicado como um segundo adendo. Os valores de soma respectivos do fluxo de saída do segundo somador 1106a, que situam-se em uma faixa de -K/2 a K/2-1 e constituem a entrada de controle de fase μ na FIGURA 15, são centraliza- dos ao redor de um valor 0 (ao invés de ter todos os valores positivos). Os valores respectivos dessa entrada de controle de fase μ, depois de serem multiplicados por 18 pelo bloco 1108a, formam um fluxo de saída de controle de fase que constitui a entrada de controle de fase 18μ na FIGURA 15. O divisor K 1105a também deriva um segundo fluxo de saída que define valores sucessivos de parte de número inteiro de 2 bits do quociente computado dessa forma, desde que 4K/K= 4. Assim, os segundos fluxos de saída compreendem um fluxo de controle de sincronização PLsb/ definindo o esta- do binário do bit menos significante de cada valor de parte de número inteiro de 2 bits, e um fluxo PMSb de controle de sincronização, definindo o estado binário do bit mais signi- ficante de cada valor de parte de um número inteiro de 2 bits, cujos fluxos PLSb e PMsb de controle de sincronização são aplicados ambos como entradas na FIGURA 15 e como pri- meira e segunda entradas no portão EXCLUSIVO OU 1113a. O fluxo de saída do portão EXCLUSIVO OU 1113a é aplicado como uma primeira entrada no portão EXCLUSIVO OU 1114a. Aplicado como uma segunda entrada no portão EXCLUSIVO OU 1114a está um valor de sinal exponencial, que corresponde ao sinal de fase desejado do fluxo de saída ±R do gerador de freqüência complexo amostrado mostrado na FIGURA 15 em relação ao sinal de fase do fluxo de saída ±1 do mesmo. O fluxo de saída do portão EXCLUSIVO OU 1114a é aplicado como o fluxo de entrada de controle de sincronização PDmsb na FIGURA 15. 0 fluxo de saída avaliado de ±R amostrado do con- versor digital de múltiplas escalas 204, depois de ser con- vertido para todo o fluxo de saída avaliado de R positivo ( + ) pelo conversor não sinalizado 206, é aplicado como um fluxo de amostras digitais na entrada do conversor D/A 104. A saída analógica do conversor D/A 104 inclui um sinal de largura de banda de símbolo de 6 MHz centralizada na fre- qüência de imagem (69 MHz para o Canal 4 ou 63 MHz para o Canal 3) com relação à freqüência de taxa de amostragem (86,08 MHz) de um sinal de largura de banda de símbolo de 6 MHz centralizado na freqüência da pseudo-portadora (-17,08 ou -23,08 MHz) ou um sinal de banda base de largura de banda de símbolo 6 MHz centralizado em 5,38 MHz. O filtro analógi- co 106 tem uma banda de passagem de freqüência que passa o sinal do Canal 4 centralizado em 69 MHz, o sinal do Canal 3 centralizado em 63 MHz e o sinal de banda base centralizado em 5,3 8 MHz, mas que rejeita os sinais de pseudo-portadora de -17,08 e -23,08 MHz modulados no símbolo.

Agora é feito referência à FIGURA 17, que é um gráfico da magnitude normalizada de uma expressão sen x/x sobre uma faixa de freqüência que estende-se de -86,08 MHz a 86,08 MHz. Também mostrado na FIGURA 17 está o efeito variá- vel da expressão sen x/x em magnitudes acima da largura de banda de 6 MHz centralizado nas freqüências respectivas de interesse -69 MHz (Canal 4) , -63 MHz (Canal 3) , pseudo- portadora de -23,08 MHz, pseudo-portadora de -17,08 MHz, a banda base de -5,38 MHz, banda base de 5,38 MHz, pseudo- portadora de 17,08 MHz, pseudo-portadora de 23,08 MHz, 63 MHz (Canal 3). Somente a "inclinação" da forma espectral da expressão sen x/x sobre a largura de banda de 6 MHz de cada uma da banda base exige um declive de correção x/senx sobre sua largura de banda de 6 MHz de modo a ficar plana (como mostrado na FIGURA 18) pela interseção da expressão x/senx 1300 com a largura de banda de 6 MHz de cada um entre o Ca- nal 3, Canal 4 e a banda base IF de 5,38 MHz. O valor de ganho de x/senx apropriado para cada uma das freqüências centrais de 5,38, 63 e 69 MHz é atingido mudando-se a magnitude de referência DC empregada pelo con- versor D/A 104. Entretanto, é a operação pelo compensador senx/x digital, que ocorre antes dos fluxos de dados amos- trados complexos ±R e ±1 da modulação de uma portadora, que produz a correção de declive x/senx apropriada da "inclina- ção" em forma espectral sobre uma largura de banda de 6 MHz na taxa de freqüência de amostragem desses fluxos de dados amostrados. Preferivelmente, como mostrado na FIGURA 2, o compensador senx/x 202 fica localizado imediatamente antes do modulador de múltiplas escalas 204 e opera em uma taxa de freqüência de amostragem de 10,76 MHz. O compensador sen x/x 202, operando em uma taxa de freqüência de amostragem de 10,76 MHz, é capaz de executar uma correção de declive x/senx de inclinação linear simples, mas aproximada da forma espectral sen x/x de 5,38, 63 ou 69 MHz sobre uma largura de banda de 6 MHz, ou uma correção de declive x/senx de "inclinação" de ajuste de curva mais exata de qualquer uma dessas formas espectrais. 0 método aproximado é implementado com o seguinte filtro de 3 derivações, que opera em cada um dos fluxos de entrada de dados complexos ±R e ±1 no compensador sen x/x 202 do conversor VSB 200: Esse filtro pré declina esses fluxos de entrada de dados complexos ±R e ±1 opostos ao "declive" que o "sen(x)/x" será imposto posteriormente pelo conversor D/A 104. Entretanto, esse método aproximado não é um inverso verdadeiro e resulta em uma distorção parabólica da banda "corrigida".

Devido ao fato da forma de inclinação atual da forma espectral sen x/x ser não linear, a técnica de pré de- clive aproximado é menos do que ótima, mas é ainda eficaz.

Especificamente, a técnica de pré declive aproximada resulta na distorção da forma do coseno elevado â raiz do sinal ana- lógico resultante, mas o equalizador do receptor da televi- são pode compensar esse prejuízo remanescente.

Na técnica de pré declive de x/sen x não linear, a característica x/sen(x) do conversor D/A 104 no canal a ser compensado é decomposta em partes simétricas pares e ímpares ao redor de seu centro de canal. A parte simétrica par, que é em formato de curva, é igualada com um filtro simétrico par de coeficiente real (ao redor de DC, ao invés do centro do canal). A parte simétrica ímpar iguala {x/sen(x)/((l- 2*β)-^2*P*cos (2*π*ί/fs) ) } e efetivamente tem uma forma linear residual através da largura de banda de correção de 6 MHz desejada em 4 ou mais amostras por símbolo (que é mais do que satisfeito pelas 8 amostras por símbolo do fluxo de da- dos da portadora modulada aplicado ao conversor D/A 104) .

Essa parte simétrica ímpar de formato linear residual é igualada com um filtro anti-simétrico ímpar de coeficiente complexo.

Preferivelmente, a filtragem no compensador de senx/x digital 202 por um filtro simétrico espectralmente par e um filtro anti-simétrico espectralmente ímpar em cas- cata ocorre em uma taxa de freqüência de amostragem de 10,76 MHz nas amostras do fluxo de dados centralizado em DC com- plexo ±R e ±1 de 1 amostra por símbolo. Em uma taxa de sím- bolo de 10,76 Msym/seg. em uma largura de banda de canal de 6 MHz, a compensação acontece sobre 55% do círculo unitário no domínio z (z'1 = e~imTs, Ts = espaçamento do símbolo no tempo). Embora o sinal sendo corrigido no compensador de senx/x digital 202 pertença a um canal analógico particular (por exemplo, Canal 3 ou 4 da TV), e esteja sendo pré corri- gido anteriormente com um processamento de uma amostra por símbolo em uma taxa de freqüência de amostragem de 10,76 MHz, o efeito sendo cancelado dessa forma é causado posteri- ormente pelo conversor D/A 104 sendo cronometrado em uma taxa de freqüência de amostragem oito vezes mais alta de 86,08 MHz. 0 conjunto de circuito exemplar dos filtros de compensação senx/x em cascata é ilustrado na FIGURA 19 que será entendida como sendo a cascata de dois filtros trans- versais de 3 derivações. Uma maior precisão na compensação de senx/x pode ser atingida usando filtros com maiores núme- ros de derivações.

Adicionalmente, o compensador de senx/x digital 202 incorpora um multiplexador (não mostrado), similar em operação ao multiplexador acima descrito 311 do conversor de VSB 200, para fazer com que todos os valores de x/senx com- putados que são reais sejam enviados como o fluxo de saída de dados ± R a partir daí e todos os valores de x/senx com- putados que são imaginários sejam enviados como o fluxo de saída de dados ±1 a partir daí.

Em uma implementação prática de hardware do modu- lador de VSB digital 102, o complemento de 2 códigos binári- os foi utilizado para efetuar todos os cálculos. Adicional- mente, embora todos os muitos aspectos acima descritos da presente invenção sejam descritos no ambiente de um modula- dor de VSB digital 102, deve ser entendido que um subconjun- to de um ou mais desses aspectos inventivos pode encontrar utilidade geral em vários tipos de aparelhos que são dife- rentes do modulador de VSB digital 102, tal como nos modula- dores QAM ou OFDM. Portanto, é planejado que a presente in- venção seja limitada somente pelos escopo das reivindicações anexas.

Claims (6)

1. Modulador digital complexo para geração de uma portadora modulada por um sinal digital, compreendendo: uma fonte (202) de um sinal digital ocorrendo em uma dada taxa de amostragem; um amostrador ascendente (800) responsivo ao dito sinal digital, tendo uma saida produzindo amostras em uma taxa de amostragem efetiva, UR, mais alta do gue a dita taxa de amostragem dada; um modulador complexo (802) tendo uma entrada de sinal acoplada na saida do amostrador ascendente (800), em gue o dito modulador complexo (802) tem uma en- trada de portadora; e compreender uma fonte (804) de uma seguência re- petida de valores complexos S representando uma portadora exponencial, com valores complexos respectivos ocorrendo na dita taxa de amostragem efetiva, aplicada na dita entrada da portadora; onde uma razão da taxa de amostragem mais alta para a taxa de amostragem dada é selecionada de modo gue o modulador (802) é condicionado a produzir uma modulação com- plexa em torno da representação de uma portadora, de fre- quência PS, cuja representação de uma portadora tem uma fre- quência de imagem tal como a soma de UR mais PS, onde UR é um valor positivo, PS representa uma portadora de exponenci- al complexa e S é um número inteiro; CARACTERIZADO pelo fato de que o dito amostrador ascendente (800) e modulador (802) são uma conexão em casca- ta de um re-amostrador (500, 600a, 600b), um primeiro modu- lador (502, 602a, 602b), um amostrador ascendente (504, 604a, 604b) e um segundo modulador (506, 606a, 606b).

2. Modulador digital de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o dito re-amostrador (600a, 600b) efetivamente amostra ascendentemente por uma primeira razão, o dito amostrador ascendente (604a, 604b) efetivamente amostra ascendentemente por uma segunda razão e o produto das duas razões corresponde a uma razão da dita taxa de amostragem mais alta em relação à dita taxa de amos- tragem dada.

3. Modulador digital de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o dito re-amostrador (500) é um amostrador descendente que efetivamente amostra descen- dentemente por uma primeira razão e o dito amostrador (504) ascendente efetivamente amostra ascendentemente por uma se- gunda razão.

4. Modulador digital de acordo com a reivindicação 1, CARACTERIZADO adicionalmente por: uma fonte de uma primeira sequência repetida de valores, os valores respectivos ocorrendo em uma taxa equi- valente à taxa de ocorrência de amostras produzidas pelo di- to re-amostrador (500, 600a, 600b), acoplada como um sinal de portadora no dito primeiro modulador (502, 602a, 602b); e uma fonte de uma segunda sequência repetida de va- lores, os valores respectivos ocorrendo em uma taxa equiva- lente à taxa de ocorrência das amostras produzidas pelo dito amostrador ascendente (504, 604a, 604b), acoplada como um sinal de portadora no dito segundo modulador (506, 606a, 606b).

5. Modulador digital de acordo com a reivindicação 1, CARACTERIZADO por adicionalmente incluir um dispositivo para utilizar somente uma parte real da dita modulação com- plexa como um sinal modulado.

6. Método de geração de uma portadora complexa mo- dulada com um sinal complexo, compreendendo as etapas de: produzir o dito sinal complexo como valores de si- nal complexo ocorrendo em uma dada taxa de amostragem; amostrar ascendentemente os valores de sinal com- plexos para uma taxa de amostragem mais alta, UR; produzir uma seguência repetida de valores comple- xos adicionais, onde os ditos valores complexos adicionais respectivos ocorrem na dita taxa de amostragem mais alta; e modular os ditos valores de sinal complexos amos- trados ascendentemente com os ditos valores complexos adici- onais para produzir a dita portadora complexa modulada com um sinal complexo, em gue uma razão da taxa de amostragem mais alta para a taxa de amostragem dada é selecionada de modo que o modulador é condicionado a produzir uma modulação complexa em torno da representação de uma portadora de fre- quência PS, cuja representação de uma portadora tem uma fre- quência de imagem tal como a soma de UR mais PS, onde UR é um valor positivo, PS representa uma portadora de exponenci- al complexa e S é um número inteiro, CARACTERIZADO pelo fato de que a dita etapa de amostrar ascendentemente é executada em dois estágios e a modulação é executada depois de cada estágio.