JP2001111638A

JP2001111638A - 複素ディジタル変調器、変調された複素キャリアを発生する方法、およびアナログ信号を取り出す装置

Info

Publication number: JP2001111638A
Application number: JP2000251050A
Authority: JP
Inventors: David L Mcneely; ローウエルマクニーリイデイビツド
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 1999-08-24
Filing date: 2000-08-22
Publication date: 2001-04-20
Anticipated expiration: 2020-08-22
Also published as: TW516293B; BR0003751A; DE60032075D1; DE60032075T2; CN1229950C; EP1079574A2; EP1079574B1; BRPI0003751B1; CN1708038A; CN1708038B; EP1079574A3; US6466277B1; JP4562105B2; CN1285686A; EP1079574A8; MY120854A; KR100650129B1; MXPA00008270A; KR20010021374A

Abstract

(57)【要約】【課題】チャンネル３、チャンネル４またはベースバ
ンド信号を選択的に取り出すことができるＶＳＢディジ
タル再変調器の実装構成をより簡単にする。【解決手段】ディジタル方法および装置は、信号源か
らのディジタル化サンプルのストリーム（２０２）でキ
ャリアのディジタル表現（８０４）を変調して、例えば
６３ＭＨｚ（チャンネル３）、６９ＭＨｚ（チャンネル
４）または５．３８ＭＨｚＩＦ（ベースバンド）のいず
れかを選択的に中心とする６ＭＨｚ帯域幅のテレビジョ
ン信号を供給する。特に、その方法は、まずそのディジ
タル化サンプルのストリームをリサンプルし（８０
０）、次いで、ディジタル指数キャリアを表す複素数値
の反復する短いシーケンスでそのリサンプルされたサン
プルのストリームを変調する（８０２）ことを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、継続する（ｏｎｇ
ｏｉｎｇ）ディジタル・サンプルのストリームを処理す
るための種々のアプローチ（方法）に関する。それらの
アプローチは、一緒に用いたときに、テレビジョン受信
機用の、特に、圧縮型ディジタル・テレビジョン受信機
またはセットトップ・ボックス用の６３ＭＨｚ（チャン
ネル３）、６９ＭＨｚ（チャンネル４）または５．３８
ＭＨｚＩＦ（ベースバンド）の何れかに中心周波数が選
択的に設定された６ＭＨｚ帯域幅の入力信号を取り出す
残留側波帯（ＶＳＢ：ＶｅｓｔｉｇｉａｌＳｉｄｅｂ
ａｎｄ）ディジタル変調器に使用するのに適したもので
ある。

【０００２】

【従来の技術】Ｈａｕｇｅ氏他の文献“ＡＴＳＣＲｅ
−ｍｏｄｕｌａｔｏｒＳｙｓｔｅｍ（ＡＴＳＣ再変調
システム）”、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ
ｏｎＣｏｎｓｕｍｅｒＥｌｅｃｔｒｏｎｉｃｓ、Ｖｏ
ｌ．４４、Ｎｏ．３、Ａｕｇｕｓｔ、１９９８を参考文
献として挙げる。この文献には、種々のディジタル製品
（例えば、地上波ディジタル放送、衛星、ディジタル・
ケーブル・セットトップ・ボックス、ケーブル・モデ
ム、ＤＶＤ、ＤＶＣＲ、ＰＣ、等）とディジタル・テレ
ビジョン（ＴＶ）受像機の間を相互接続するためのＶＳ
Ｂディジタル再変調器の実装構成（インプレメンテーシ
ョン）が記載されている。このようなＶＳＢディジタル
再変調器は、ＶＣＲおよびビデオ・ゲームにおいて見ら
れる現在のアナログ再変調器と同等のディジタル再変調
器である。

【０００３】チャンネル３、チャンネル４またはベース
バンド信号を選択的に取り出すことができるＶＳＢディ
ジタル再変調器の集積回路（ＩＣ）の実装構成を、より
簡単に、従ってより安価に行うアプローチ（方法）に対
するニーズ（要望）が存在する。

【０００４】

【発明が解決しようとする課題】本発明は、キャリア
（搬送波）のディジタル表現されたものを、ソース（信
号源）からのディジタル化サンプルのストリームで変調
して、例えば６３ＭＨｚ（チャンネル３）、６９ＭＨｚ
（チャンネル４）または５．３８ＭＨｚＩＦ（ベースバ
ンド）の何れかを選択的に中心とする６ＭＨｚ帯域幅の
テレビジョン信号を供給するディジタル的方法および装
置に関する。

【０００５】

【課題を解決するための手段】特に、その方法は、まず
ディジタル化サンプルのストリームをリサンプル（再サ
ンプル、再標本化）し、次いで、ディジタル化指数キャ
リアを表す複素数値の反復する短いシーケンスでリサン
プルされたサンプルのストリームを変調することを含ん
でいる。

【０００６】

【発明の実施の形態】詳細な説明において、初めに、
“ＤＣを中心とする”（ＤＣｃｅｎｔｅｒｅｄ、ＤＣ
中心の）という用語は０（ゼロ）Ｈｚ周波数を中心とす
ることを言い、ＤＣ振幅を中心とすることではないこと
に留意すべきである。この詳細な説明において、典型的
には、それはＤＣを中心とする信号変調帯域幅に関する
ものである。

【０００７】図１を参照すると、（１）ディジタル化パ
ルス・コード変調（ＰＣＭ）信号サンプルのストリーム
のソース（信号源、供給源）１００、（２）ディジタル
残留側波帯（ＶＳＢ）変調器１０２、（３）ディジタル
−アナログ（Ｄ／Ａ）変換器１０４、および（４）アナ
ログ・フィルタ１０６が示されている。ソース１００
は、ディジタル・プロダクト（ｄｉｇｉｔａｌｐｒｏ
ｄｕｃｔ）を含んでおり、このディジタル・プロダクト
からディジタル処理回路と共に用いて初期信号情報が得
られ、場合によってはそれに追加的所望の信号情報を付
加しおよび／またはその信号情報の形式を変形すること
が必要であり、それによって、ソース１００からサンプ
ル・ストリーム出力が取り出され、その出力がディジタ
ルＶＳＢ変調器１０２にその入力として供給される。本
発明の特徴を取り入れたディジタルＶＳＢ変調器１０２
の好ましい実施形態について以下詳細に説明する。何れ
にしても、ディジタルＶＳＢ変調器１０２からのディジ
タル出力は、所定の相対的に高いサンプル周波数レート
（ｓａｍｐｌｅ−ｆｒｅｑｕｅｎｃｙｒａｔｅ）で発
生する変調済み（変調された）データ・サンプルのスト
リームを含んでおり、このストリームは、Ｄ／Ａ変換器
１０４によりアナログ信号に変換された後、チャンネル
３、チャンネル４または５．３８ＭＨｚを中心周波数と
するＩＦベースバンド信号を選択的に生じさせる。Ｄ／
Ａ変換器１０４によってアナログ信号に変換された後、
所定のサンプル周波数レートより高い周波数帯域の外側
に位置する、結果として生じた不要な周波数成分が、ア
ナログ・フィルタ１０６によって除去される。

【０００８】図２に示されているように、ディジタルＶ
ＳＢ変調器１０２は、１サンプル／１ＰＣＭシンボル−
ＤＣ中心複素ＶＳＢ変換器２００（１ＰＣＭシンボル当
たり１サンプルをＤＣ中心の複素ＶＳＢに変換する変換
器）（この変換器については図３〜図７に関連して後で
詳しく説明する）、ディジタルのｓｉｎｘ／ｘ補償器２
０２、マルチスケール（ｍｕｌｔｉ−ｓｃａｌｅ）ディ
ジタル変調器２０４（この変調器については図８〜図１
６に関連して後で詳しく説明する）、および無符号変換
器２０６（ｕｎｓｉｇｎｅｄｃｏｎｖｅｒｔｅｒ、符
号なし変換器）２０６（この変換器につては後で詳しく
説明する）を具えている。

【０００９】ソース１００からの信号ＰＣＭサンプルの
ストリームは、ＶＳＢ変換器２００にその入力として供
給され、その変換器は、符号つき（ｓｉｇｎｅｄ）実部
（Ｒ）および虚部（Ｉ）の複素形式の２つのＶＳＢ出力
ストリームを取り出し、その出力ストリームはｓｉｎｘ
／ｘ補償器２０２にその入力として供給される。ｓｉｎ
ｘ／ｘ補償器２０２からの２つの出力ストリームは、符
号つき複素形式のまま、マルチスケール・ディジタル変
調器２０４にその入力として供給され、変調器２０４は
符号つきＲ形式で信号出力ストリームを取り出し、その
出力ストリームは無符号変換器２０６を介してＤ／Ａ変
換器１０４にその入力として転送される（即ち、無符号
変換器２０６によって実行される演算は、１つの出力ス
トリームの各シンボルの符号つき（±）大きさの値（レ
ベル値）に、同じ所定の正（＋）の大きさの値を加える
ことであり、その所定の正の大きさの値は、結果とし
て、無符号変換器２０６からの出力ストリームの各シン
ボルの合計の大きさの値が正となるのに十分な値であ
り、従って、Ｄ／Ａ変換器１０４に入力として供給され
る全てのシンボル・サンプルは正の値だけを有する）。

【００１０】本発明の好ましい実施形態の説明における
例示として、（１）ＶＳＢ変換器２００にその入力とし
て供給されるＰＣＭシンボル・サンプルのストリームの
各サンプルは、サンプル周波数クロック・レート１０．
７６ＭＨｚで発生する３ビット（８ＶＳＢ）または４ビ
ット（１６ＶＳＢ）実数データを規定する４ビットから
なり、（２）ＶＳＢ変換器２００およびディジタルのｓ
ｉｎｘ／ｘ補償器２０２の各々はサンプル周波数クロッ
ク・レート１０．７６ＭＨｚで動作し、（３）マルチス
ケール・ディジタル変調器２０４の入力サンプル周波数
クロック・レートは１０．７６ＭＨｚであり、マルチス
ケール・ディジタル変調器２０４の出力サンプル周波数
クロック・レートは８６．０８ＭＨｚ（即ち１０．７６
ＭＨｚの８倍）であり、一方、マルチスケール・ディジ
タル変調器２０４の動作サンプル周波数クロック・レー
トは８６．０８ＭＨｚと１０．７６ＭＨｚの中間の８
６．０８ＭＨｚの少なくとも１つの劣調波成分（サブハ
ーモニック）をも含んでいてもよいと仮定する。

【００１１】次に、図３を参照して説明すると、ＶＳＢ
変換器２００に入力として供給される前述の４ビットＰ
ＣＭシンボル・サンプルのストリームに加えて、ＶＳＢ
変換器２００は、さらに、パイロット・トーン振幅を所
望のレベルに調整するのに利用できる、ｂ＞４ビットで
規定されたより高精度のＰＣＭパイロットＤＣ値を有す
る。このｂ＞４ビットのＰＣＭパイロットＤＣ値は変調
器３００−Ｐに変調信号として供給され、一方、そのス
トリームの各４ビットＰＣＭシンボル・サンプルは変調
器３００−Ｓに変調信号として供給される。ディジタル
符号値｛１，−１，−１，１｝からなる反復４ビット・
シーケンスの、１０．７６ＭＨｚサンプル周波数レート
で発生する継続（ｏｎｇｏｉｎｇ）ストリーム３０２
は、変調器３００−Ｐと３００−Ｓの双方にＤＣ中心の
キャリアとして供給される。この継続するストリーム３
０２は、サンプルの｛１，−１，−１，１，１，−１，
−１，１，１．．．｝であり、関数ｃｏｓ（π＊ｎ／
２）−ｓｉｎ（π＊ｎ／２）＝１．４１４＊ｃｏｓ（π
＊ｎ／２＋π／４）の連続する各サイクルの各象限値
（ｑｕａｄｒａｎｔｖａｌｕｅ）を規定していると考
えられる。ここで、１．４１４は√２（ルート２）の有
理数近似値であり、ｎ＝シンボル・インデックス（ｓｙ
ｍｂｏｌｉｎｄｅｘ）である。従って、変調器３００
−Ｐからの変調済みパイロット出力ストリーム３０４−
Ｐと、変調器３００−Ｓからの変調済みデータ信号出力
ストリーム３０４−Ｓとは、コード化（符号化）形式の
複素信号を規定するのに用いられる各実数信号を構成す
る。即ち、そのような実数信号は、各サイクルの各象限
でサンプルされた継続するシンボル変調済み正弦波から
なる。その実部“ｃｏｓ”成分は±符号つき非０（ゼ
ロ）値からなり、その非０値は復号（デコード）しない
ときは対応する複素信号の±符号つき非０値Ｒ成分を構
成するが、実部“ｓｉｎ”成分は０（ゼロ）値からな
り、その０値はコード化形式では対応する複素信号の０
値の±Ｉ成分を構成する。従って、変調済みパイロット
出力ストリーム３０４−Ｐおよび変調済みデータ信号出
力ストリーム３０４−Ｓの双方は、２分岐（ｂｉｆｕｒ
ｃａｔｅｄ）多重Ｎタップ・ルート（平方根）ナイキス
ト有限インパルス応答（ＦＩＲ）フィルタ３０６に入力
として供給されるものであり、１シンボル当たり１サン
プルだけからなるＤＣを中心とする実数の信号である。
しかし、図３に示されているように、フィルタ３０６
は、複素ＤＣ中心のＶＳＢシンボル・サンプルの継続ス
トリームからなる出力を取り出し、そのサンプルにおい
て±Ｒ成分と±Ｉ成分の双方は非０値を有する。

【００１２】より詳しく説明すると、Ｎタップ・フィル
タ３０６は、奇数個のタップ（例えば、５５タップ）を
有する単一のフィルタである。但し、図４に示されてい
るように、Ｎタップ・フィルタ３０６は、第１の入力重
み付け（Ｎ＋１）／２タップＦＩＲサブフィルタ３０８
（即ち、例えば２８タップ・サブフィルタ）、第２の入
力重み付け（Ｎ−１）／２タップＦＩＲサブフィルタ３
１０（即ち、例えば２７タップ・サブフィルタ）、およ
びマルチプレクサ３１１の形に編成される。

【００１３】第１のサブフィルタ３０８はＮタップ・フ
ィルタ３０６の中の全ての偶数番号のタップ０、２、
４、…（Ｎ−３）および（Ｎ−１）を含んでおり、一
方、第２のサブフィルタ３１０はＮタップ・フィルタ３
０６の中の全ての奇数番号のタップ１、３、５、…（Ｎ
−４）および（Ｎ−２）を含んでいる。構成上、第１の
サブフィルタ３０８は（１）それぞれの乗算器３１２
_n-1、３１２_n-3、…３１２₂および３１２₀を含んでお
り、その各手段は乗算器入力として供給される係数ａ_n
_-1、ａ_n-3、…ａ₂、ａ₀の中の対応する１つの適当な値
を有し、第１のサブフィルタ３０８はさらに（２）それ
ぞれの２サンプル期間遅延ラッチ３１４_n-1、３１
４_n-3、…３１４₄、および３１４₂と、１サンプル期間
（周期）遅延ラッチ３１６₁₁（サンプル周波数１０．７
６ＭＨｚ）とを含んでおり、さらに（３）合計器３１８
_n-3、…３１８₂および３１８₀を含んでいる。構成上、
第２のサブフィルタ３１０は（１）それぞれの乗算器３
１２_n-2、３１２_n-4、…および３１２₁を含んでおり、
各手段は乗算器入力として供給される係数ａ_n-2、
ａ_n-4、…およびａ₁の中の対応する１つの適当な値を有
し、第２のサブフィルタ３１０はさらに（２）それぞれ
の２サンプル期間遅延ラッチ３１４_n-2、３１４_n-4、…
３１４ ₅（図示せず）および３１４₃（図示せず）と、１
サンプル期間遅延ラッチ３１６ ₁₂および３１６₂₂とを含
んでおり、さらに（３）合計器３１８_n-4、…３１８₁と
合計器３２０とを含んでいる。さらに、ＤＣ中心のデー
タ信号出力ストリーム３０４−Ｓの連続的に発生する各
シンボル・サンプルの値は、第１のサブフィルタ３０８
の乗算器手段３１２_n-1、３１２_n-3、…３１２₂および
３１２₀の各々且つ全てと、第２のサブフィルタ３１０
の乗算器手段３１２_n-2、３１２_n-4、…および３１２₁
の各々且つ全ての双方に、被乗数入力として同時に供給
される。さらに、ＤＣ中心のパイロット出力ストリーム
３０４−Ｐの連続的に発生する各シンボル・サンプルの
値は、ｘクロック遅延３２２によって処理された後で
［ここでｘ＝（中心タップ・インデックス）ｍｏｄ４で
ある］、合計器３２０に加数入力として供給される。

【００１４】フィルタ３０６とその構成要素（コンポー
ネント）サブフィルタ３０８および３１０の各々とが実
部（即ち複素数でない）フィルタであることは明らかで
ある。それにもかかわらず、サブフィルタ３０８、サブ
フィルタ３１０およびマルチプレクサ３１１の組合せ
は、協働して、フィルタ３０６から複素出力を供給する
ように動作する。第１に、サブフィルタ３０８および３
１０の各々の動作の結果として、連続する各４サンプル
・シーケンスにおいて符号つきＲサンプル値と符号つき
Ｉサンプル値の双方を含んだサンプル済み（サンプルさ
れた）データストリームがその出力に生じる。第２に、
サブフィルタ３０８からのデータ出力ストリーム３２４
は、サブフィルタ３１０からのデータ出力ストリーム３
２６が受ける合計遅延より長い１クロック期間（周期）
の合計遅延を受けたものである。従って、１０．７６Ｍ
Ｈｚサンプリング周波数周期の関数であるサブフィルタ
３０８からのデータ出力ストリーム３２４の±Ｒおよび
±Ｉサンプルと、１０．７６ＭＨｚサンプリング周波数
周期の関数であるサブフィルタ３１０からのデータ出力
ストリーム３２６の±Ｒおよび±Ｉサンプルとの間の関
係は、次の通りである。

【表１】

【００１５】しかし、図４に示されているように、サブ
フィルタ３０８および３１０からのデータ出力ストリー
ム３２４および３２６はマルチプレクサ３１１にデータ
入力ストリームとして供給される。マルチプレクサ３１
１は、サンプル周波数クロック・レート１０．７６ＭＨ
ｚの各サンプル周期でトグルして（切り換えて）、
（１）サブフィルタ３０８からのデータ出力ストリーム
３２４を、各奇数サンプル期間（周期）において±Ｒデ
ータ出力ストリーム３２８に、各偶数サンプル期間にお
いて±Ｉデータ出力ストリーム３３０に接続し、（２）
サブフィルタ３１０からのデータ出力ストリーム３２６
を、各奇数サンプル期間において±Ｉデータ出力３３０
に、各偶数サンプル期間において±Ｒデータ出力ストリ
ーム３２８に接続する。従って、連続するサンプル期間
の関数であるデータストリーム出力３３０の±Ｉサンプ
ルと、連続するサンプル期間の関数である出力３２８の
±Ｒサンプルとの間の相対的関係は次の通りである。

【表２】

【００１６】次に、図５、図６および図７を参照する
と、図５は、第１のサブフィルタ３０８からのサンプル
・ストリーム出力３２４における連続するサンプルの各
々の正規化された大きさの値１のＺ領域における関係
を、実部−虚部の平面におけるサンプルの位置の関数と
して示している（ここで、太線４００は、表１のサンプ
ル期間１における出力３２４のサンプルの位置を表して
いる）。図６は、第２のサブフィルタ３１０からのサン
プル・ストリーム出力３２６における連続するサンプル
の各々の正規化された大きさの値１のＺ領域における関
係を、実部−虚部平面におけるそのサンプルの位置の関
数として示している（ここで、太線４００は、表１のサ
ンプル期間１における出力３２６のサンプルの位置を表
している）。図６を図５と比較すると、図６が図５の時
計回り方向への１／４シーケンス・サイクル回転を表し
ていることは明らかである。マルチプレクサ３１１の動
作は、第１のサブフィルタ３０８からのサンプル・スト
リーム出力３２４と、第２のサブフィルタ３１０からの
サンプル・ストリーム出力３２６とを実効的に加算して
合計を得るものである。図７は、この合計のサンプル・
ストリームにおける連続するサンプルの各々の正規化さ
れた大きさの値のＺ領域における関係を示している（表
２の出力３２８および３３０によって表される）。図７
に示したように、１つのシーケンス・サイクルの第１の
１／４と１つのシーケンス・サイクルの第４の１／４と
において正規化された大きさの値は１であるが、１つの
シーケンス・サイクルの第２の１／４と１つのシーケン
ス・サイクルの第３の１／４とにおいて正規化された大
きさの値は０に低下する。その結果、上側のＶＳＢ信号
エネルギが捕捉され、下側の側波帯エネルギは除去され
る。従って、図４に示される実部出力３２８および虚部
出力３３０は、図３に示されるフィルタ３０６のＤＣ中
心の複素ＶＳＢ出力を構成する。

【００１７】パイロット・トーン振幅制御手段を有する
上述の１サンプル／１ＰＣＭシンボル−ＤＣ中心ＶＳＢ
変換器２００は、パイロット・トーン振幅制御手段を有
する通常の２サンプル／１ＰＣＭシンボル−ＤＣ中心Ｖ
ＳＢ変換器よりも、ハードウェア実装するための複雑さ
とコストが著しく低下する。第１に、２サンプル／１Ｐ
ＣＭシンボル（即ち２サンプル・パー・ＰＣＭシンボ
ル）ではなくて１サンプル／１ＰＣＭシンボルだけを必
要とすることによって、ハードウェア実装が５０％減少
する。第２に、複素変調器ではなくて実部変調器３００
−Ｓおよび３００−Ｐを用いることによって、ハードウ
ェア実装がさらに減少する。第３に、２つの（即ち、複
素数の実部および虚部の）ｎタップ・フィルタを使用す
るのではなくて単一の２分岐実部ｎタップ・フィルタを
用いることによって、フィルタ・ハードウェアがさらに
５０％節減できる。第４に、単一の２分岐実部ｎタップ
・フィルタを用いることによって、ハードウェアをさら
に３５％節減する固有のパイロット振幅制御方法が可能
になる。第５に、１サンプル／１ＰＣＭシンボル−ＤＣ
中心ＶＳＢ変換器から複素出力を発生させるのに複素数
の数学が必要でないことによって、実装ハードウェアが
さらに減少する。

【００１８】図２に戻り、本発明の好ましい実施形態に
おいて、ディジタルのｓｉｎｘ／ｘ補償器２０２は、１
０．７６ＭＨｚサンプル周波数レートで発生するＶＳＢ
変換器２００からのＤＣ中心の複素ＶＳＢサンプル・ス
トリーム出力と、マルチスケール・ディジタル変調器２
０４への入力との間に配置される。その理由は、より高
いサンプル周波数レートではなくて、より低い１０．７
６ＭＨｚサンプル周波数レートでディジタルｓｉｎｘ／
ｘ補償を実行する方が好ましいからである。より高いサ
ンプル周波数レートで補償を行うと、概して、消費電力
がより多く、電流がより多く、不所望な電磁波干渉（Ｅ
ＭＩ）がより多いという欠点を有する。しかし、マルチ
スケール（ｍｕｌｔｉ−ｓｃａｌｅ）・ディジタル変調
器２０４において、キャリアを複素±Ｒおよび±Ｉデー
タ・サンプル・ストリームで任意の形態で実際に変調す
る前に、そのシステムにおける任意のサンプル周波数レ
ートで（８６．０８ＭＨｚを含む）ディジタルｓｉｎｘ
／ｘ補償が行われてもよい。従って、ｓｉｎｘ／ｘ補償
器２０２について詳しく説明する前に、マルチスケール
・ディジタル変調器２０４について詳しく説明する。

【００１９】マルチスケール・ディジタル変調器２０４
は、１０．７６ＭＨｚのサンプル周波数レートで発生す
る入力として供給される１シンボル当たり１サンプルの
±Ｒおよび±Ｉストリームに応答して、ユーザにより制
御された変調済み出力として、（１）相対的に低い擬似
キャリア周波数−２３．０８ＭＨｚを中心とする符号つ
き８サンプル／１シンボル±Ｒストリーム、（２）さら
により低い擬似キャリア周波数−１７．０８ＭＨｚを中
心とする符号つき８サンプル／１シンボルＲストリー
ム、または（３）非常に低いキャリア周波数５．３８Ｍ
Ｈｚを中心とする符号つき８サンプル／１シンボル±Ｒ
ストリーム、を選択的に取り出す。その全ての出力スト
リームは、サンプル周波数レート８６．０８ＭＨｚで発
生する。−２３．０８ＭＨｚディジタル出力ストリーム
は、無符号変換器２０６およびＤ／Ａ変換器１０４によ
ってアナログに変換された後、不所望なシンボル−スト
リーム変調済みの２３．０８ＭＨｚのアナログ信号と、
所望のシンボル−ストリーム変調済み６３ＭＨｚ（チャ
ンネル３）アナログ影像（イメージ、画像）信号（即
ち、６３ＭＨｚ＝（８６．０８−２３．０８）ＭＨｚ）
との双方を結果として生じさせる。同様に、−１７．０
８ＭＨｚディジタル出力ストリームは、不所望なシンボ
ル−ストリーム変調済みの１７．０８ＭＨｚのアナログ
信号と、所望のシンボル−ストリーム変調済みの６９Ｍ
Ｈｚ（チャンネル４）のアナログ影像信号（即ち、６９
ＭＨｚ＝（８６．０８−１７．０８）ＭＨｚ）との双方
を結果として生じさせる。５．３８ＭＨｚディジタル出
力ストリームによって、所望のシンボル−ストリーム変
調済みの５．３８ＭＨｚのアナログ信号が結果として直
接的に得られる。

【００２０】マルチスケール・ディジタル変調器２０４
は、後で説明する図８〜図１１に示される第１の好まし
いアプローチ、または後で説明する図１２〜図１６に示
される第２の好ましいアプローチの何れかに従って実装
構成される。その両方のアプローチは、図３に示される
反復される短いシーケンスの継続ストリームに或る点で
類似した反復される短いシーケンスの継続ストリームの
形式の複素指数キャリアの変調を利用するものである。
より詳しくは、その変調器は、変調信号をリサンプル
（ｒｅｓａｍｐｌｅ：再サンプル）するリサンプラ（再
サンプル器）を含んでおり、その後に指数キャリアの供
給を受ける複素変調器が続く。このリサンプリング比率
は、出力サンプル・レートで発生する反復する相対的に
短いシーケンスによりその指数キャリアが実現されるよ
うに選択される。この指数キャリア・シーケンスは補間
によって発生される。キャリアを発生する理想的な補間
フィルタは次の関数で表される。

【数１】この関数は、無限（ｉｎｆｉｎｉｔｅ）レベルであり、
非因果関係（ｎｏｎ−ｃａｕｓａｌ）であり、理論的な
興味だけのものである。しかし、反復される短いシーケ
ンスの継続ストリームの周期性と仮定される無限性とに
よって、所定の時間におけるこの反復される短いシーケ
ンスの継続ストリームに供給（適用）される任意のイン
パルス応答幅の任意のフィルタの出力は、この短いシー
ケンスのサンプルの重み付けされた合計である。或る複
素指数キャリアと短いシーケンスの間の関係が次の表３
に示されている。ここで、ｎ＝サンプル・インデックス
である。

【表３】

【００２１】１つのシーケンスにおける項の数が４また
はそれより少ない場合は、補間関数の全ての選択肢に対
して無視し得るエラー（ｅｒｒｏｒ：誤差）が生じる。
１つのシーケンスにおける項の数が６または８である場
合は、或る補間関数に対して無視し得るエラーが生じる
（この補間関数は、マルチスケール・ディジタル変調器
２０４によって用いられる前述の第１または第２の実装
法の何れかにおいて用いられる補間関数を含んでい
る）。

【００２２】次いで、図８を参照すると、ｓｉｎｘ／ｘ
補償器２０２から入力として供給される１サンプル／１
シンボル±ＲおよびＩストリームから、−２３．０８Ｍ
Ｈｚを中心とする８サンプル／１シンボル±Ｒストリー
ム（チャンネル３信号を発生するのに使用される）を、
マルチスケール・ディジタル変調器の出力として取り出
す第１の実装法の例が示されている。サンプル・レート
変換器５００は、データ・ストリームが６．２４ＭＨｚ
でサンプルされた場合に、各１０．７６ＭＨｚサンプル
が有するであろう補間値を計算することにより１０．７
６ＭＨｚの±Ｒおよび±Ｉデータ・ストリームを実効的
に６．２４ＭＨｚにダウンサンプル（減リサンプル）す
る。具体的には、このような補間値には比率係数１０．
７６／６．２４が関係し、この係数は２６９／１５６に
等しい（即ち、１０．７６ＭＨｚサンプル周波数レート
の２６９個のサンプル期間の１つのストリングは、６．
２４ＭＨｚサンプル周波数レートの１５６個だけのサン
プル期間の１つのストリングに時間長さが等しい）。し
かし、好ましい実施形態において、サンプル・レート変
換器５００からの出力における±Ｒおよび±Ｉストリー
ム（このストリームは第１の複素変調器５０２にデータ
入力として供給される）の実際のサンプル周波数レート
は、依然として１０．７６ＭＨｚを維持する。

【００２３】上述の説明に従って、第１の変調器５０２
へのキャリア入力ｅ^-jnπ/2は、１０．７６ＭＨｚのサ
ンプル周波数レートの反復４サンプル・シーケンス１、
−ｊ、−１、ｊの継続ストリームを構成する。変調器５
０２は、変調器５０２へのデータ入力におけるＲおよび
Ｉストリームのサンプルの各々に、変調器５０２へのキ
ャリア入力における継続ストリームの対応するサンプル
を独立に（別々に）乗算して、ＲおよびＩの両方のサン
プルをそれぞれ含む２つの積（ｐｒｏｄｕｃｔ）ストリ
ームを供給する。但し、変調器５０２は、動作が上述の
マルチプレクサ３１１に類似したマルチプレクサを含ん
でおり、そのマルチプレクサは、両方の積ストリームの
全てのＲ積サンプルを、変調器５０２からのＲ出力スト
リームに分配し、両方の積ストリームの全てのＩ積サン
プルを、変調器５０２からのＩ出力ストリームに分配す
るようにする（第１の変調器５０２からのＲおよびＩ出
力ストリームの各々は、１０．７６ＭＨｚサンプル周波
数レートでサンプルされた−６．２４／４＝−１．５６
ＭＨｚのストリームを示す）。

【００２４】第１の変調器５０２からのＲおよびＩ出力
ストリームはサンプル・レート変換器５０４にその入力
として供給され、変換器５０４は、８６．０８ＭＨｚク
ロックおよび補間を用いて、１０．７６ＭＨｚサンプル
周波数レートの１サンプル／１シンボルを、８６．０８
ＭＨｚサンプル周波数レートの８サンプル／１シンボル
に変換し、且つ、表示の第１の変調済み６．２４ＭＨｚ
ストリームが８６．０８ＭＨｚでサンプルされた場合
に、実際の各８６．０８ＭＨｚのサンプルが有するであ
ろう補間値を計算することによって、表示の第１の変調
済み６．２４ＭＨｚストリームを実効的に８６．０８Ｍ
Ｈｚにアップサンプル（増リサンプル）する。具体的に
は、そのような補間された値には比率係数６．２４／８
６．０８が関係し、この係数は３９／５３８に等しく
（即ち、表示の６．２４ＭＨｚサンプル周波数レートの
３９個だけのサンプル期間の１ストリングは、８６．０
８ＭＨｚサンプル周波数レートの５３８個のサンプル期
間の１ストリングに時間長さが等しい）。従って、サン
プル・レート変換器５０４からの出力におけるＲおよび
Ｉストリームのサンプル周波数レート（そのストリーム
は複素第２変調器５０６にデータ入力として供給され
る）は、今度は８６．８６ＭＨｚとなる。

【００２５】先の説明に従って、第２の変調器５０６に
供給されるキャリア入力ｅ^-jnπ/2は、８６．０８ＭＨ
ｚのサンプル周波数の反復４サンプル・シーケンス１、
−ｊ、−１、ｊの継続ストリームを構成する。変調器５
０６は、変調器５０６へのデータ入力におけるＲおよび
Ｉストリームのサンプルの各々に、変調器５０６へのキ
ャリア入力における継続ストリームの対応するサンプル
を独立に（別々に）乗算して、ＲおよびＩの両方のサン
プル（５０２）をそれぞれ含む２つの積ストリームを供
給する（第１の変調器５０２からのＲおよびＩ出力スト
リームの各々は、１０．７６ＭＨｚサンプル周波数レー
トでサンプルされた−６．２４／４＝−１．５６ＭＨｚ
のストリームを示す）。但し、変調器５０６は、動作が
上述のマルチプレクサ３１１に類似したマルチプレクサ
を含んでおり、そのマルチプレクサは、両方の積ストリ
ームの全てのＲ積サンプルを、変調器５０６からのＲ出
力ストリームに分配し、両方の積ストリームの全てのＩ
積サンプルを、“トラッシュ（ｔｒａｓｈ：ごみ）”に
分配して、変調器５０６からのＲ出力ストリームだけが
Ｄ／Ａ変換器１０４（図８におけるブロック５０８によ
って示されている）に入力として転送されるようにす
る。

【００２６】第１の変調器５０２からの出力ストリーム
は、ｅ^-jnπ/2キャリア入力の連続する各４サンプル・
シーケンスの作用による−６．２４／４＝−１．５６Ｍ
Ｈｚの表示周波数を中心とするシンボル変調済み成分
（コンポーネント）を含んでいるので、第１の変調器５
０２とカスケード（ｃａｓｃａｄｅ：縦続）接続された
第２の変調器５０６は、この−１．５６ＭＨｚ中心のシ
ンボル変調済み成分を入力として受け取り、Ｒ出力スト
リームを取り出す。このＲ出力ストリームは、−１．５
６ＭＨｚ、−８６．０８／４＝−２１．５２ＭＨｚ、お
よびその結果として相互変調（ｉｎｔｅｒｍｏｄｕｌａ
ｔｉｏｎ）周波数−１．５６＋（−２１．５２）＝−２
３．０８ＭＨｚを中心とするシンボル変調済み成分を含
んでいる。マルチスケール・ディジタル変調器２０４か
らの−２３．０８ＭＨｚのシンボル変調済み成分こそ
が、Ｄ／Ａ変換器１０４からのアナログ信号出力に６３
ＭＨｚ（チャンネル３）影像（イメージ）を生じさせ
る。

【００２７】サンプル・レート変換器５００によって用
いられる比率係数２６９／１５６またはサンプル・レー
ト変換器５０４によって使用される比率係数３９／５３
８の何れもが整数でなく、一方、それらの比率係数のカ
スケード積２６９／１５６＊３９／５３８＝８は整数で
あって、この整数値は、サンプル・レート変換器５００
への１サンプル／１シンボル入力ストリームの１０．７
６ＭＨｚサンプル周波数レートに対するサンプル・レー
ト変換器５０４からの８サンプル／１シンボル出力スト
リームの８６．０８ＭＨｚサンプル周波数の比率に値が
等しい。従って、サンプル・レート変換器５００と共に
使用される６．２４ＭＨｚクロックが存在しないこと
は、サンプル・レート変換器５０４または第２の変調器
５０６の何れかからの８サンプル／１シンボル出力スト
リームの補間済みシンボル値の精度に影響を与えない。

【００２８】次に、図９を参照すると、ｓｉｎｘ／ｘ補
償器２０２から入力として供給される１サンプル／１シ
ンボルＲおよびＩストリームから、−１７．０８ＭＨｚ
を中心とする８サンプル／１シンボルＲストリーム（チ
ャンネル４信号を発生するのに使用される）を、マルチ
スケール・ディジタル変調器の出力として取り出すため
の第１の実装法の一例が示されている。第１に、サンプ
ル・レート変換器６００ａは、１０．７６ＭＨｚＲおよ
びＩストリームが１７．７６ＭＨｚに実効的にアップサ
ンプルされる点で、上述のサンプル・レート変換器５０
０と異なる。即ち、１０．７６ＭＨｚサンプルされた信
号によって表される信号が１７．７６ＭＨｚで実際にサ
ンプルされた場合に発生するであろう補間済みサンプル
が計算される。具体的には、このような補間された値に
は、比率係数１７．７６／１０．７６が関係し、この係
数は４４４／２６９に等しく（即ち、１７．７６ＭＨｚ
サンプル周波数レートの４４４個のサンプル期間の１ス
トリングは、１０．７６ＭＨｚサンプル周波数レートの
２６９個だけのサンプル期間の１ストリングに時間長さ
が等しい）。第２に、上述の第１の変調器５０２へのｅ
^-jnπ/2キャリア入力ではなくて、第１の変調器６０２
ａへのキャリア入力はｅ^jnπ/2であって、このｅ^jnπ/2
は反復４サンプル・シーケンス１、ｊ、−１、−ｊの連
続ストリームを構成する。第３に、サンプル・レート変
換器６０４ａは、１７．７６ＭＨｚＲおよびＩストリー
ムが８６．０８ＭＨｚでサンプルされた場合に、各１
７．７６ＭＨｚサンプルが有するであろう補間された値
を計算することによって、１７．７６ＭＨｚＲおよびＩ
ストリームが８６．０４ＭＨｚに実効的にアップサンプ
ルされる点で、上述のサンプル・レート変換器５０４と
は異なる。具体的には、このような補間された値には、
比率係数８６．０８／１７．７６が関係し、この係数は
２６９／１１１に等しく（即ち、表示の８６．０８ＭＨ
ｚのサンプル周波数レートの２６９個のサンプル期間の
１ストリングは、１７．７６ＭＨｚサンプル周波数レー
トの１１１個のサンプル期間の１ストリングに時間長さ
が等しい）。他の観点では、図９の構成要素６００ａ、
６０２ａ、６０４ａ、６０６ａおよび６０８ａの動作
は、図８の上述の対応する構成要素５００、５０２、５
０４、５０６および５０８と同様である。

【００２９】第１の変調器６０２ａからの出力ストリー
ムは、ｅ^jnπ/2キャリア入力の連続する各４サンプル・
シーケンスの作用（ｅｆｆｅｃｔ）による表示周波数１
７．７６／４＝４．４４ＭＨｚを中心とするシンボル変
調済み成分を含んでいるので、第１の変調器６０２ａと
カスケード接続された第２の変調器６０６ａは、この
４．４４ＭＨｚ中心のシンボル変調済み成分を入力とし
て受け取り、Ｒ出力ストリームを取り出す。このＲ出力
ストリームは、４．４４ＭＨｚ、−８６．０８／４＝−
２１．５２ＭＨｚ、およびその結果として所望の相互変
調周波数４．４４＋（−２１．５２）＝−１７．０８Ｍ
Ｈｚを中心とするシンボル変調済み成分を含んでいる。
マルチスケール・ディジタル変調器２０４からの−１
７．０８ＭＨｚシンボル変調済み成分こそが、Ｄ／Ａ変
換器１０４からのアナログ信号出力に６９ＭＨｚ（チャ
ンネル４）影像（イメージ）を生じさせる。

【００３０】図９に示される一例のハードウェア実装に
おける欠点は、サンプル・レート変換器６００ａが相対
的に高い品質のものが要求されることである。その理由
は、それがトランスペアレント（透明）であるナイキス
トの割合（パーセント）が小さいからである。しかし、
その要求は、図１０に示される代替構成の別の一例にお
いて、サンプル・レート変換器６００ａを、１０．７６
ＭＨｚから３５．５２ＭＨｚにアップサンプルするのに
有効なサンプル・レート変換器６００ｂで置き換えるこ
とによって緩和される。それによって、サンプル・レー
ト変換器６０４ａを、３５．５２ＭＨｚを８６．０８Ｍ
Ｈｚにアップサンプルするのに有効なサンプル・レート
変換器６０４ｂに置き換えることができる。但し、図１
０の場合において、第２の変調器６０６ｂによってＲ出
力ストリームを取り出すためには、サンプル・レート変
換器６０４ｂへのｅ^jnπ/4キャリア入力を用いることが
必要である（ここでｅ^jnπ/4は、８６．０８ＭＨｚのサ
ンプル周波数レートの継続する反復される８サンプル・
シーケンス１、０．７０７＋（±ｊ＊０．７０７）、−
（±ｊ）、−０．７０７＋（±ｊ＊０．７０７）、−
１、−０．７０７−（±ｊ＊０．７０７）、−（±
ｊ）、０．７０７−（±ｊ＊０．７０７）を構成す
る）。このＲ出力ストリームは、マルチスケール・ディ
ジタル変調器２０４からのＲ出力ストリームのシンボル
変調済み成分の４．４４ＭＨｚ、−８６．０８／４＝−
２１．５２ＭＨｚ、およびその結果として所望の相互変
調周波数４．４４＋（−２１．５２）＝−１７．０８Ｍ
Ｈｚを中心とするシンボル変調済み成分を含んでいる。
マルチスケール・ディジタル変調器２０４からのＲ出力
ストリームのシンボル変調済み成分は、Ｄ／Ａ変換器１
０４からのアナログ信号出力に６９ＭＨｚ（チャンネル
４）影像（イメージ）を生じさせる。

【００３１】前述の装置において、構成要素６００ａま
たは６００ｂのようなリサンプラは、リサンプル・レー
ト（例えば１７．７６ＭＨｚ）のサンプルを実際に供給
する必要はない。必要なことは、そのレートにリサンプ
ルした場合に生じるであろうサンプルの数を発生させる
ことである。次いで、増大された数のサンプルで指数キ
ャリア・シーケンスを連続的に変調する。この変調は、
連続サンプルで連続シーケンス値を変調するような反復
するキャリア・シーケンスを適用（供給）することによ
って実行される。その全てが利用可能な時間で実行でき
る。その理由は、８６．０８ＭＨｚのクロックはサンプ
ルの補間を行うのに利用でき、それによって例えばアッ
プサンプルされた値のような値が生成され、そのような
値が、メモリに格納されて任意のサンプル・レートで変
調を行うために読み出されるからである。また、入力サ
ンプル期間に対応する期間に必要な数のサンプル（１入
力サンプル当たりの数）が発生される（それによってリ
アルタイム動作が実現される）限り、例えばリサンプラ
６０４ａまたは６０４ｂの補間は、任意のサンプル・レ
ートで実行されてもよい。但し、出力変調器（例えば６
０６ａまたは６０６ｂ）によって供給される変調済み値
は、所定のレート（この例では、８６．０８ＭＨｚ）で
発生して、所望の変調済みキャリア周波数が発生されな
ければならない。

【００３２】次に、図１１を参照すると、５．３８ＭＨ
ｚＩＦを中心とする８サンプル／１シンボルＲストリー
ム（それはベースバンド信号を発生するのに用いられ
る）を取り出す第１の実装法が示されている。ｓｉｎｘ
／ｘ補償器２０２からの１サンプル／１シンボルＲおよ
びＩストリームはサンプル・レート変換器７００に供給
される。サンプル・レート変換器７００は１０．７６Ｍ
ＨｚＲおよびＩストリームをアップサンプルする。２
１．５２ＭＨｚの比率は１０．７６ＭＨｚのちょうど２
倍なので、この変換は、通常、サンプル変換器７００用
の２１．５２ＭＨｚサンプル・レート・クロックを使用
し、各１対の１０．７６ＭＨｚＲおよびＩストリームの
連続する各サンプルの間に０（ゼロ）値のサンプルを挿
入し、その０値をその１対のサンプル値の平均値で置換
することによって実行される。

【００３３】変調器７０２へのキャリア入力ｅ
^jnπ/2は、２１．５２ＭＨｚのサンプル周波数レートの
反復された４サンプル・シーケンス１、ｊ、−１、−ｊ
の継続ストリームを構成する。変調器７０２は、変調器
７０２へのデータ入力におけるＲおよびＩストリームの
サンプルの各々に、変調器７０２へのキャリア入力にお
ける継続ストリームの対応するサンプルを独立に（別々
に）乗算して、ＲおよびＩの両方のサンプルをそれぞれ
含む２つの積ストリームを供給する。但し、変調器７０
２は、その動作が上述のマルチプレクサ３１１に類似し
たマルチプレクサを含んでおり、そのマルチプレクサ
は、両方の積ストリームの全てのＲ積サンプルを、変調
器７０２からのＲ出力ストリームに分配し、両方の積ス
トリームの全てのＩ積サンプルを、変調器７０２からの
Ｉ出力ストリームに分配するようにする（第１の変調器
７０２からのＲおよびＩ出力ストリームの各々は、２
１．５２ＭＨｚサンプル周波数レートでサンプルされた
５．３８ＭＨｚのストリームである）。

【００３４】サンプル・レート変換器７０４は、第１の
変調器７０２からの２１．５２ＭＨｚサンプル周波数レ
ートＲおよびＩ出力ストリームのデータを、サンプル・
レート変換器７０４からの８６．０８ＭＨｚサンプル・
レートＲおよびＩ出力ストリームのデータにアップサン
プルする必要がある。この変換は、通常、サンプル・レ
ート変換器７０４用の８６．０８ＭＨｚサンプル・レー
ト・クロックを使用し、各１対の２１．５２ＭＨｚＲお
よびＩストリームの連続する各サンプルの間に３つの０
（ゼロ）値のサンプルを挿入し、その対の３つの０値の
各々を適当な補間サンプル値で置換することによって実
行される。その結果、マルチスケール・ディジタル変調
器２０４からサンプル周波数レート８６．０８ＭＨｚの
Ｒ出力ストリームのシンボル変調済みデータ成分が得ら
れ、その成分が、Ｄ／Ａ変換器１０４からのアナログ信
号出力に所望の５．３８ＭＨｚＩＦベースバンドを生じ
させる。

【００３５】マルチスケール・ディジタル変調器２０４
によって用いられる第１のアプローチにおいて、図１１
に示される実装構成は、単一の複素変調器だけを必要と
していて、２つのカスケード接続された複素変調器を各
々が必要とする図８、図９および図１０に示されるそれ
ぞれの実装構成とは異なる。しかし、これらの第１のア
プローチの実装構成においては、サンプル・レート変換
器５０４、６０４ａ、６０４ｂおよび７０４（これらは
１サンプル／１シンボルを８サンプル／１シンボルに変
換するものである）に入力としてそれぞれ供給される複
素変調器５０２、６０２ａ、６０２ｂおよび７０２から
の複素ＲおよびＩ入力ストリームの各々は、データ・シ
ンボル値によって既に変調された１つまたはそれより多
いキャリア周波数のサンプル値からなる。

【００３６】図１２に示すマルチスケール・ディジタル
変調器２０４によって用いられる第２のアプローチにお
いて、８６．０８ＭＨｚサンプル周波数レートで動作す
る１サンプル／１シンボル−８サンプル／１シンボル変
換器８００は、それに入力として供給されるｓｉｎｘ／
ｘ補償器２０２からの複素±Ｒおよび±Ｉ入力ストリー
ムの各々と、そこから複素変調器８０２に変調入力とし
て供給されるまだ変調されていないデータ・シンボル値
の複素±Ｒおよび±Ｉ出力ストリームの各々とを有す
る。８６．０８ＭＨｚサンプル周波数レートで動作する
複素キャリア発生器８０４は、チャンネル３用の一定の
大きさの−２３．０８ＭＨｚ擬似キャリアのサンプル値
（一定の大きさの−２１．５２および−１．５６ＭＨｚ
周波数の複素数の積によって生成されるもの）、チャン
ネル４用の一定の大きさの−１７．０８ＭＨｚ擬似キャ
リアのサンプル値（一定の大きさの−２１．５２および
４．４４ＭＨｚ周波数の複素数の積によって生成される
もの）、またはベースバンド用の一定の大きさの５．３
８ＭＨｚのサンプル値、を選択的に規定する複素±Ｒお
よび±Ｉキャリア出力ストリームを取り出す。複素キャ
リア発生器８０４からの複素±Ｒおよび±Ｉキャリア出
力ストリームは、複素変調器８０２にキャリア入力とし
て供給される。複素キャリア発生器８０４からの変調済
みデータ・シンボル値の複素±Ｒおよび±Ｉ出力ストリ
ームは、８６．０８ＭＨｚサンプル周波数レートで発生
し、ブロック８０６にその入力として供給され、そのブ
ロック８０６は±Ｒ出力ストリームだけを無符号変換器
２０６に転送する。

【００３７】複素発生器８０４の第１の構成の実施形態
は、図１３に示される位相制御手段と共に、図１５に示
されるサンプル形（サンプルされた、ｓａｍｐｌｅｄ）
複素周波数発生器を具えている。この位相制御手段は、
図１５のサンプル形複素周波数発生器にその入力として
供給される位相制御値の５つの継続ストリームを発生す
る。図１３に示されているように、これらの５つの継続
ストリームは、（１）所望のサンプル形正弦波周波数Ｆ
₀（即ち、所定の（即ち８６．０８ＭＨｚ）サンプル周
波数Ｆ_sで発生するチャンネル３用の１．５６ＭＨｚま
たはチャンネル４用の４．４４ＭＨｚ）の継続する±Ｒ
および±Ｉストリームの位相値を図１５において発生す
るのに必要な位相制御値を規定するμおよび１８μの継
続ストリームと、（２）図１５のサンプル形複素周波数
発生器によっても必要とされるＰ _LSB、Ｐ_MSBおよびＰ
_MDSBの継続する矩形タイミング波形とを含んでいる。

【００３８】図１３を参照すると、一定の値Ｊ（ここ
で、チャンネル３に対してＪ＝３９、チャンネル４に対
してＪ＝１１１）は、第１の合計器９００に第１の加数
として供給される。第１の合計器９００からの合計出力
ストリームの連続する各値は、ラッチ９０２によって所
定の（即ち８６．０８ＭＨｚ）サンプル周波数Ｆ_sの１
サンプル期間（周期）だけ遅延された後で、モジュラス
（ｍｏｄｕｌｕｓ、モジュロ）Ｋ＝５３８の２進論理手
段９０４にその入力として供給される。論理手段９０４
からの出力ストリームの各値は、第１の合計器９００に
第２の加数としておよび第２の合計器９０６に第１の加
数として供給される。モジュラスＫ２進論理手段９０４
への入力値が１とＫ−１の間（ここでＫ−１＝５３７）
である限り、出力値は入力に等しいが、入力値がＫ−１
（例えば、Ｋ≧５３８）より大きい場合は、その出力値
は入力値マイナスＫ（入力値−Ｋ）（例えば、Ｋ＝５３
８）に等しい。従って、Ｊ、第１の合計器９００、ラッ
チ９０２およびモジュラスＫ２進論理手段９０４の組合
せは、協働して、手段９０４から出力値を取り出し、そ
の出力値は正の累積値が正の値Ｋより大きくなるまで各
サンプル期間毎に正の値Ｊずつ増大し、正の累積値が正
の値Ｋより大きくなった時点でその累積値から正の値Ｋ
が減算される。−Ｋ／２（例えば、−Ｋ／２＝−２６
９）は第２の合計器９０６に第２の加数として供給され
る。従って、第２の合計器９０６からの出力ストリーム
のそれぞれの合計値は、−２６９〜＋２６８の範囲に収
まり、図１５に示されるサンプル形複素周波数発生器へ
のμ位相制御入力ストリームを構成し、０（ゼロ）値を
中心とする（全て正の値を有するのではない）。このμ
位相制御入力ストリームのそれぞれの値は、ブロック９
０８によって１８を乗算された後で、図１５に示される
このサンプル形複素周波数発生器への１８μ位相制御入
力ストリームを構成する出力ストリームを形成する。

【００３９】モジュラスＫ２進論理９０４は、その累積
値から正の値Ｋを減算するたびに、ラップ（ｗｒａｐ：
循環）クロックを、２ビット２進カウンタ９１０および
遅延フリップフロップ９１２に入力として供給する。カ
ウンタ９１０からの最下位ビットＰ_LSBおよび最上位ビ
ットＰ_MSB出力ストリームのそれぞれの２進値状態は、
図１５に示されるサンプル形複素周波数発生器にタイミ
ング制御入力ストリームとして供給される。さらに、カ
ウンタ９１０からのＰ_MSB出力ストリームは遅延フリッ
プフロップ９１２に入力ストリームとして供給され、遅
延フリップフロップ９１２からの出力ストリームは排他
的論理和（ＥＸＣＬＵＳＩＶＥＯＲ）ゲート９１４の
第１の入力に供給される。選択された指数符号値は、±
Ｉ出力ストリームの位相符号に対する、図１５に示され
るサンプル形複素周波数発生器からの±Ｒ出力ストリー
ムの所望の位相符号に対応しており、排他的論理和ゲー
ト９１４の第２の入力に供給される。排他的論理和ゲー
ト９１４からの出力ストリームは、図１５に示されるサ
ンプル形複素周波数発生器へのＰ_MDSBタイミング制御入
力ストリームを構成する。

【００４０】次に、図１５を参照すると、Ｐ_MDSBタイミ
ング制御入力は９個の１サンプル期間（例えば、９６．
０８ＭＨｚ周期）遅延ラッチ１０００−１〜１０００−
９のチェーン（ｃｈａｉｎ）に供給される。Ｐ_LSBタイ
ミング制御入力は６個の１サンプル期間遅延ラッチ１０
０１−１〜１００１−６のチェーンに供給される。Ｐ
_MSBタイミング制御入力は９個の１サンプル期間遅延ラ
ッチ１００２−１〜１００２−９のチェーンに供給され
る。μ位相制御入力は７個の１サンプル期間遅延ラッチ
１００３−１〜１００３−７のチェーンに供給される。
そして、１８μ位相制御入力は１０個の１サンプル期間
遅延ラッチ１００４−１〜１００４−１０からなるＲチ
ェーンに供給される。

【００４１】Ｒチェーンの遅延ラッチ１００４−１、１
００４−３、１００４−６および１００４−９の各々の
直ぐ後に、符号（Ｓ）回路１００５−１、１００５−
３、１００５−６および１００５−９の中の対応するも
のが続く。符号回路１００５−１および１００５−６の
各々の符号値は、遅延ラッチ１００１−１および１００
１−６のうちの対応するものからの出力の２進値に従っ
て決定される。インバータ１００６−３の存在によっ
て、符号回路１００５−３の符号値は、遅延ラッチ１０
０１−３からの出力の２進値の負の値に従って決定され
る。符号回路１００５−９の符号値は、遅延ラッチ１０
００−９からの出力の２進値に従って決定される。

【００４２】Ｒチェーンの遅延ラッチ１００４−２、１
００４−５および１００４−８の各々の直ぐ後に、合計
器１００７−２、１００７−５および１００７−８の中
の対応するものが続く。合計器１００７−２によって、
値３１が、遅延ラッチ１００４−２からの出力値に加算
される。合計器１００７−５によって、値４１が、遅延
ラッチ１００４−５からの出力値に加算される。そし
て、合計器１００７−８によって、値２６が、遅延ラッ
チ１００４−８からの出力値に加算される。

【００４３】Ｒチェーンの遅延ラッチ１００４−４およ
び１００４−７の各々の直ぐ後に、乗算器１００８−４
および１００８−７の中の対応するものが続く。乗算器
１００８−４は、第１の複素指数変調関数のＲ部分を実
行し、遅延ラッチ１００４−４からの出力値に遅延ラッ
チ１００３−４からの出力値を乗算する。また、乗算器
１００８−７は、第２の複素指数変調関数のＲ部分を実
行し、遅延ラッチ１００４−７からの出力値に遅延ラッ
チ１００３−７からの出力値を乗算する。図１５のラッ
チ１００４−１０からの出力値のストリームは、複素キ
ャリア発生器８０４からの±Ｒ出力値を構成する。ディ
ジタル回路設計の分野の専門家は、合計器１００７−８
からの信号出力が次の形式の多項式関数で記述されるこ
とが分るであろう。

【数２】図１５の典型例の回路において、α、β、κおよびρの
値はそれぞれ１８、３１、４１および２６である。処理
チェーンにおける最後の符号回路１００５−９は、生成
された値に、その得られた信号の極性を決定する値の反
復シーケンスを実際に乗算する。

【００４４】複素キャリア発生器８０４からの±Ｉ出力
ストリームは、図１５において、遅延ラッチ１００４−
１からの出力ストリーム１８μを（即ち、１サンプル期
間だけ遅延した図１５への１８μ入力ストリームを）、
遅延ラッチ１００４−１に対応する遅延ラッチが存在し
ない場合を除いて、前述のＲチェーンに対応するＩチェ
ーンに供給する。具体的には、Ｉチェーンは、遅延ラッ
チ１００９−２〜１００９−１０、符号回路１０１０−
１、１０１０−３、１０１０−６および１０１０−９、
合計器１０１１−２、１０１１−５および１０１１−
８、および乗算器１０１２−４および１０１２−７から
なる。

【００４５】インバータ（反転器）１００６−１および
１００６−６の存在によって、符号回路１０１０−１お
よび１０１０−６の各々の符号値は、遅延ラッチ１００
１−１および１００１−６の中の対応するものからの出
力の２進値の負の値に従って決定される。符号回路１０
１０−３の符号値は、遅延ラッチ１００１−３からの出
力の２進値に従って決定される。符号回路１０１０−９
の符号値は遅延ラッチ１００２−９からの出力の２進値
に従って決定される。

【００４６】Ｉチェーンの合計器１０１１−２、１０１
１−５および１０１１−８は、Ｒチェーンの合計器１０
０７−２、１００７−５および１００７−８と同じ機能
を実行し、Ｉチェーンの乗算器１０１２−４および１０
１２−７は、乗算器１００８−４および１００８−７に
よって実行されるＲチェーンに対する第１と第２の指数
変調関数に類似した第１と第２の指数変調関数のＩ部分
を実行する。合計器１０１１−８の出力は、次の多項式
関数によって記述してもよい。

【数３】符号回路１０１０−９は±Ｉ出力信号の極性を決定す
る。

【００４７】図１５に示されるサンプル形複素周波数発
生器の動作において、このサンプル形複素周波数発生器
からの±Ｒおよび±Ｉサンプル済み出力ストリームによ
って発生される波形のタイプは、μに乗じる値と、Ｒお
よびＩチェーンの各合計器に供給される加数のそれぞれ
の値とによって決定される。この場合、ＲおよびＩチェ
ーンの合計器に供給される加数である、μに乗じる値１
８および値３１、４１および２６のそれぞれは、サンプ
ル形複素周波数発生器からの±Ｒおよび±Ｉサンプル済
み出力ストリーム用の複素正弦波形を規定する最小エイ
リアス（ａｌｉａｓ）エネルギ４タップ補間値である。
但し、この±Ｒおよび±Ｉサンプル済み出力ストリーム
のサンプリング周波数Ｆ_sでの発生された所望の周波数
値Ｆ₀は、図１５に供給されるμおよび１８μ入力スト
リームの連続するサンプルされた位相値によって決定さ
れる（その理由は、周波数は位相の変化の時間レート
（割合）に等しいからである）。より具体的には、Ｆ₀
／Ｆ_s≦１／４である限り、比率４Ｆ₀／Ｆ_sは図１３に
おける整数比率Ｊ／Ｋに等しい。従って、チャンネル３
に対してサンプリング周波数８６．０８ＭＨｚで−２
３．０８ＭＨｚ擬似キャリアを取り出すための適当な所
望の周波数−１．５６ＭＨｚおよび−２１．５２ＭＨｚ
は、Ｊの値３９およびＫの値５３８によって発生され
る。同様に、チャンネル４に対してサンプリング周波数
８６．０８ＭＨｚで−１７．０８ＭＨｚ擬似キャリアを
取り出すための適当な所望の周波数４．４４ＭＨｚおよ
び−２１．５２ＭＨｚは、Ｊの値１１１およびＫの値５
３８によって発生される。さらに、所望の５．３８ＭＨ
ｚベースバンド・キャリアＦ₀は、Ｆ_s＝８６．０８ＭＨ
ｚに対して、Ｊとして整数値２６９およびＫとして整数
値１０７６を用いて取り出され、それによってＪ／Ｋ＝
１／４が得られる。

【００４８】幾つかの場合において、第２の合計器９０
６とｘ１８ブロック９０８の間に、図１４に示されるリ
スケーラ（ｒｅｓｃａｌｅｒ、再スケール器）９１６を
挿入することによって、実装ハードウェアを最小化して
もよい。例えば、５．３８ＭＨｚベースバンド・キャリ
ア、チャンネル３用の適当なキャリアまたはチャンネル
４用の適当なキャリアを選択的に取り出すことができる
（Ｊに対して値３９、１１１または２６９が選択的に使
用される）ハードウェアにおいて、チャンネル３または
チャンネル４の何れかのための適当なキャリアを取り出
すのに使用される−２６９〜２６８の値の範囲を、５．
３８ＭＨｚベースバンド・キャリアを取り出すのに使用
される−５３８〜５３７の値の範囲に拡大するために、
リスケーラ９１６を用いることが望ましいかもしれな
い。

【００４９】図１３に示される位相制御回路の利点は、
図１５と共に使用して正確な所望の周波数値を発生する
ことができ、そのハードウェア実装において相対的に複
雑でコストが高い除算器を必要としないことである。

【００５０】代替構成の位相制御回路が図１６に示され
ている。図１６の代替構成の位相制御回路の利点は、発
生された所望の周波数値が正確なことである。

【００５１】次に、図１６を参照して説明すると、一定
値Ｊが第１の合計器１１００ａに第１の加数として供給
される。第１の合計器１１００ａからの合計出力ストリ
ームの連続する各値は、ラッチ１１０２ａによってサン
プル周波数Ｆ_sの１サンプル期間（周期）だけ遅延され
た後、モジュラス４Ｋ２進論理１１０４ａに入力として
供給される。論理１１０４ａからの出力ストリームの各
値は、第１の合計器１１００ａに第２の加数としておよ
びＫ除算器１１０５ａにその入力として供給される。Ｋ
除算器１１０５ａからの第１の出力ストリームは、それ
によって計算された商の連続する剰余値を規定し、第２
の合計器１１０６ａに第１の加数として供給される。第
２の合計器１１０６ａは第２の加数として値−Ｋ／２が
供給される。第２の合計器１１０６ａからの出力ストリ
ームのぞれぞれの合計値は、−Ｋ／２〜Ｋ／２−１の範
囲に収まり、図１５へのμ位相制御入力を構成し、０値
を中心とする（全て正の値を有するのではない）。この
μ位相制御入力のそれぞれの値は、ブロック１１０８ａ
によって１８を乗算された後、図１５への１８μ位相制
御入力を構成する位相制御出力ストリームを形成する。

【００５２】また、Ｋ除算器１１０５ａは、４Ｋ／Ｋ＝
４であるから、この除算器によって計算された商の連続
する２ビット整数部の値を規定する第２の出力ストリー
ムを取り出す。従って、第２の出力ストリームは、各２
ビット整数部値の最下位ビットの２進値状態を規定する
Ｐ_LSBタイミング制御ストリームと、各２ビット整数部
値の最上位ビットの２進値状態を規定するＰ_MSBタイミ
ング制御ストリームとからなり、そのタイミング制御Ｐ
_LSBおよびＰ_MSBストリームは、図１５に入力として、お
よび排他的論理和ゲート１１１３ａに第１と第２の入力
として供給される。排他的論理和ゲート１１１３ａから
の出力ストリームは、排他的論理和ゲート１１１４ａに
その第１の入力として供給される。排他的論理和ゲート
１１１４ａに第２の入力として指数符号値が供給され
る。その指数符号値は、±Ｉ出力ストリームの位相符号
に対する、図１５に示されるサンプル形複素周波数発生
器からの±Ｒ出力ストリームの所望の位相符号に対応す
る。排他的論理和ゲート１１１４ａからの出力ストリー
ムは図１５にＰ_MDSBタイミング制御入力ストリームとし
て供給される。

【００５３】マルチスケール・ディジタル変換器２０４
からのサンプル済み±Ｒ値出力ストリームは、無符号変
換器２０６によって全て正（＋）のＲ値出力ストリーム
に変換された後、Ｄ／Ａ変換器１０４の入力にディジタ
ル・サンプルのストリームとして供給される。Ｄ／Ａ変
換器１０４からのアナログ出力は、擬似キャリア周波数
（−１７．０８または−２３．０８ＭＨｚ）を中心とす
る６ＭＨｚシンボル帯域幅信号または５．３８ＭＨｚを
中心とする６ＭＨｚシンボル帯域幅信号のサンプリング
・レート周波数（８６．０８ＭＨｚ）に関して、影像周
波数（チャンネル４用の６９ＭＨｚまたはチャンネル３
用の６３ＭＨｚ）を中心とする６ＭＨｚシンボル帯域幅
信号を含んでいる。アナログ・フィルタ１０６は、６９
ＭＨｚを中心とするチャンネル４信号、６３ＭＨｚを中
心とするチャンネル３信号、および５．３８ＭＨｚを中
心とするベースバンド信号を通過させる周波数通過帯域
を有するが、シンボル変調済みの−１７．０８および−
２３．０８ＭＨｚ擬似キャリア信号の両方を除去（阻
止）する。

【００５４】次に、図１７を参照して説明すると、この
図は、−８６．０８ＭＨｚ〜８６．０８ＭＨｚに広がる
周波数範囲にわたるｓｉｎｘ／ｘ表現の正規化された大
きさのグラフである。さらに、図１７には、注目のそれ
ぞれの周波数−６９ＭＨｚ（チャンネル４）、−６３Ｍ
Ｈｚ（チャンネル３）、−２３．０８ＭＨｚ擬似キャリ
ア、−１７．０８ＭＨｚ擬似キャリア、−５．３８ＭＨ
ｚベースバンド、５．３８ＭＨｚベースバンド、１７．
０８ＭＨｚ擬似キャリア、２３．０８ＭＨｚ擬似キャリ
ア、６３ＭＨｚ（チャンネル３）および６９ＭＨｚ（チ
ャンネル４）を中心とする６ＭＨｚの帯域幅にわたる大
きさに対するｓｉｎｘ／ｘ表現の可変効果が示されてい
る。ベースバンドの各々の６ＭＨｚ帯域幅にわたるｓｉ
ｎｘ／ｘ表現のスペクトル形状の“スロープ（ｓｌｏｐ
ｅ：傾斜）”だけが、平坦にするために（これは、図１
８において、ｘ／ｓｉｎｘ表現１３００と、チャンネル
３、チャンネル４および５．３８ＭＨｚＩＦベースバン
ドの各々の６ＭＨｚ帯域幅との交差（交点）によって示
されている）、その６ＭＨｚ帯域幅にわたるｘ／ｓｉｎ
ｘ傾斜補正を必要とする。

【００５５】５．３８ＭＨｚ、６３ＭＨｚおよび６９Ｍ
Ｈｚ中心周波数の各々に対する適正なｘ／ｓｉｎｘゲイ
ン（利得）値は、Ｄ／Ａ変換器１０４によって使用され
るＤＣ基準大きさ（レベル）を変えることによって得ら
れる。しかし、ディジタルｓｉｎｘ／ｘ補償器による動
作は、キャリアを変調する±Ｒおよび±Ｉ複素サンプル
済みデータストリームの前に生じ、それらのサンプル済
みデータストリームのサンプリング周波数レートで６Ｍ
Ｈｚ帯域幅にわたるスペクトル形状“スロープ”の適当
なｘ／ｓｉｎｘ傾斜補正を行う。図２に示されているよ
うに、ｓｉｎｘ／ｘ補償器２０２は、マルチスケール変
調器２０４の直前に位置し、１０．７６ＭＨｚのサンプ
リング周波数レートで動作する。

【００５６】ｓｉｎｘ／ｘ補償器２０２は、サンプリン
グ周波数レート１０．７６ＭＨｚで動作し、６ＭＨｚ帯
域幅にわたる５．３８ＭＨｚ、６３ＭＨｚまたは６９Ｍ
Ｈｚｓｉｎｘ／ｘスペクトル形状の簡単だが近似的な線
形のスロープｘ／ｓｉｎｘ傾斜補正、またはこれらのス
ペクトル形状の中の任意のもののより正確な曲線に適合
する“スロープ”ｘ／ｓｉｎｘ傾斜補正の何れかを実行
することができる。

【００５７】近似的アプローチは、ＶＳＢ変換器２００
からｓｉｎｘ／ｘ補償器２０２への±Ｒおよび±Ｉ複素
データ入力ストリームの各々を処理する次の３タップ・
フィルタを用いて実装構成される。

【数４】

【００５８】このフィルタは、Ｄ／Ａ変換器１０４によ
って後で行われる“ｓｉｎｘ／ｘ”による“傾斜（チル
ト：ｔｉｌｔ）”の反対方向に、その±Ｒおよび±Ｉ複
素データ入力ストリームを予め傾斜（予備傾斜）させ
る。しかし、この近似的アプローチは、真のインバース
（逆処理）ではなく、その結果として“補正された”帯
域のパラボラ（放物線）歪みが生じる。

【００５９】ｓｉｎｘ／ｘスペクトル形状の実際のスロ
ープ形状が非線形なので、近似的予備傾斜技術は、次善
のもの（ｓｕｂ−ｏｐｔｉｍａｌ）であるが、依然とし
て有効である。具体的には、近似的予備傾斜技術を用い
た結果、得られるアナログ信号のルート（平方根、ｒｏ
ｏｔｒａｉｓｅｄ）コサイン形状に歪みが生じるが、
テレビジョン受信機の等化器はその残りの損傷（歪み）
を補償することができる。

【００６０】非線形ｘ／ｓｉｎｘ予備傾斜技術におい
て、補償しようとするチャンネルにおけるＤ／Ａ変換器
１０４のｘ／ｓｉｎｘ特性は、そのチャンネル中心につ
いて偶数または奇数対称部分に分解（ｄｅｃｏｍｐｏｓ
ｅ）される。偶数対称部分は、リボン（ｂｏｗ）形状で
あり、実部係数偶数対称フィルタ（チャンネル中心では
なくてＤＣについて）とマッチ（整合）する。奇数対称
部分は｛ｘ／ｓｉｎｘ／（（１−２＊β）＋２＊β＊ｃ
ｏｓ（２＊π＊ｆ／ｆ_s））｝に等しく、４またはそれ
より多いサンプル／１シンボル（これは、Ｄ／Ａ変換器
１０４の供給される変調済みキャリア・データストリー
ムの８サンプル／１シンボルによって満たされるより多
い）の所望の６ＭＨｚ補正帯域幅を横切る残留線形形状
を実効的に有する。この残留線形形状の奇数対称部分は
複素係数奇数非対称フィルタとマッチ（整合）する。

【００６１】カスケード接続された偶数スペクトル対称
フィルタと奇数スペクトル非対称フィルタによるディジ
タルｓｉｎｘ／ｘ補償器２０２における濾波は、１サン
プル／１シンボル±Ｒおよび±Ｉ複素ＤＣ中心データス
トリームのサンプル上でサンプリング周波数レート１
０．７６ＭＨｚで発生することが好ましい。６ＭＨｚの
チャンネル帯域幅におけるシンボル・レート１０．７６
Ｍｓｙｍ／ｓｅｃにおいて、補償は、ｚ領域（ｚ^-1＝ｅ
^-jωTs、Ｔｓ＝時間的シンボル間隔）における単位円の
５５％の上で生じる。ディジタルｓｉｎｘ／ｘ補償器２
０２における補正された信号は、特定のアナログ・チャ
ンネル（例えばＴＶチャンネル３または４）に属し、サ
ンプリング周波数１０．７６ＭＨｚで１サンプル／１シ
ンボル処理によって先に予備補正されるが、それによっ
て消去（減殺）される効果は、８倍高いサンプリング周
波数レート８６．０８ＭＨｚでクロック制御されるＤ／
Ａ変換器１０４によって後で生じる。

【００６２】図１９には、カスケード接続されたｓｉｎ
ｘ／ｘ補償フィルタの典型的な回路が例示されており、
その図は２つの３タップ・トランスバーサル・フィルタ
のカスケード接続であることが分かるであろう。ｓｉｎ
ｘ／ｘ補償のより高い精度を実現するには、多数のタッ
プを有するフィルタを用いればよい。

【００６３】さらに、ディジタルｓｉｎｘ／ｘ補償器２
０２は、ＶＳＢ変換器２００の上述のマルチプレクサ３
１１に動作が類似しているマルチプレクサ（図示せず）
を組み込んで、実数である全ての計算済みｘ／ｓｉｎｘ
値をそこから±Ｒデータ出力ストリームとして転送さ
せ、虚数である全ての計算済みｘ／ｓｉｎｘ値をそこか
ら±Ｉデータ出力ストリームとして転送させる。

【００６４】ディジタルＶＳＢ変調器１０２の実際のハ
ードウェア実装においては、２の補数の２進コードを用
いて全ての計算を行った。さらに、本発明の上述の多数
の特徴の全てはディジタルＶＳＢ変調器１０２の環境に
ついて説明したが、これらの発明の特徴の１つまたはそ
れより多くのサブセット（ｓｕｂ−ｓｅｔ：部分）は、
例えばＱＡＭまたはＯＦＤＭ変調器のようなディジタル
ＶＳＢ変調器１０２とは異なる種々のタイプの装置にお
いて一般的な利用性が見つかることを理解すべきであ
る。従って、本発明は特許請求の範囲によってのみ限定
されるよう意図されている。

【図面の簡単な説明】

【図１】図１は、ストリーム・ソースから変調器に入力
として転送されたディジタルＰＣＭサンプル・ストリー
ムから、ＨＤＴＶへの入力信号を取り出すためのＶＳＢ
ディジタル変調器を含んでいる装置の機能ブロック図で
ある。

【図２】図２は、図１に示されるＶＳＢディジタル変調
器の諸構成要素の機能ブロック図である。

【図３】図３は、図２に示される１サンプル／１ＰＣＭ
シンボル−ＤＣ中心ＶＳＢ変換器の好ましい実施形態を
図的に示している。

【図４】図４は、図３に示される２分岐多重Ｎタップ・
ルート・ナイキストＦＩＲフィルタの詳細を概略的に示
している。

【図５】図５は、図６および図７と共に、図４に示され
る２分岐多重Ｎタップ・ルート・ナイキストＦＩＲフィ
ルタの動作によってＶＳＢ変換器出力を発生する方法を
グラフ的に示している。

【図６】図６は、図５および図７と共に、図４に示され
る２分岐多重Ｎタップ・ルート・ナイキストＦＩＲフィ
ルタの動作によってＶＳＢ変換器出力を発生する方法を
グラフ的に示している。

【図７】図７は、図５および図６と共に、図４に示され
る２分岐多重Ｎタップ・ルート・ナイキストＦＩＲフィ
ルタの動作によってＶＳＢ変換器出力を発生する方法を
グラフ的に示している。

【図８】図８は、チャンネル３、チャンネル４およびベ
ースバンドに対するそれぞれのデータ変調されたキャリ
ア周波数を決定するサンプル値のストリームを所定のサ
ンプリング周波数レートで取り出すための第１の設計ア
プローチを用いた、図２のマルチスケールのディジタル
変調器の実施形態を示している。

【図９】図９は、チャンネル３、チャンネル４およびベ
ースバンドに対するそれぞれのデータ変調されたキャリ
ア周波数を決定するサンプル値のストリームを所定のサ
ンプリング周波数レートで取り出すための第１の設計ア
プローチを用いた、図２のマルチスケールのディジタル
変調器の実施形態を示している。

【図１０】図１０は、チャンネル３、チャンネル４およ
びベースバンドに対するそれぞれのデータ変調されたキ
ャリア周波数を決定するサンプル値のストリームを所定
のサンプリング周波数レートで取り出すための第１の設
計アプローチを用いた、図２のマルチスケールのディジ
タル変調器の実施形態を示している。

【図１１】図１１は、チャンネル３、チャンネル４およ
びベースバンドに対するそれぞれのデータ変調されたキ
ャリア周波数を決定するサンプル値のストリームを所定
のサンプリング周波数レートで取り出すための第１の設
計アプローチを用いた、図２のマルチスケールのディジ
タル変調器の実施形態を示している。

【図１２】図１２は、チャンネル３、チャンネル４およ
びベースバンドに対するそれぞれのデータ変調されたキ
ャリア周波数を決定するサンプル値のストリームを所定
のサンプリング周波数レートで取り出すための第２の設
計アプローチを用いた、図２のマルチスケールのディジ
タル変調器の実施形態を示している。

【図１３】図１３は、図１２の複素キャリア発生器の代
替実施形態を示している。

【図１４】図１４は、図１３において使用されるリスケ
ーラ手段を示している。

【図１５】図１５は、図１２の複素キャリア発生器の代
替実施形態を示している。

【図１６】図１６は、図１２の複素キャリア発生器の代
替実施形態を示している。

【図１７】図１７は、ディジタル−アナログ変換器によ
って出力される変調済みの擬似キャリアおよび所望のキ
ャリアを示すグラフである。

【図１８】図１８は、図２および図１９に示されるディ
ジタルｓｉｎｘ／ｘ補償器によって行われる所望のキャ
リアの改善の図的表現を示すグラフである。

【図１９】図１９は、カスケード接続されたｓｉｎｘ／
ｘ補償フィルタの典型例の回路を示している。

【符号の説明】

２０２ディジタル化サンプルのストリーム８００１サンプル／１シンボル−８サンプル／１シン
ボル変換器８０２複素変調器８０４複素キャリア発生器

Claims

【特許請求の範囲】

【請求項１】ディジタル信号によって変調されたキャ
リアを発生する複素ディジタル変調器であって、所定のサンプル・レートで発生するディジタル信号のソ
ースと、上記ディジタル信号に応答して上記所定のサンプル・レ
ートより高いサンプル・レートのサンプルを供給する出
力を有するアップサンプラと、上記アップサンプラの出力に結合された信号入力と、キ
ャリア入力とを有する複素変調器と、上記キャリア入力に供給される上記より高いサンプル・
レートで発生する各複素数値を有するＳ複素数値の反復
シーケンスのソースと、を具え、上記シーケンスの複素数値は、所望の周波数に対応する
影像を有する擬似キャリアを中心とする複素変調を与え
るように上記変調器を条件付けるように選択されるもの
である、複素ディジタル変調器。
【請求項２】上記アップサンプラと変調器は、リサン
プラ、第１の変調器、アップサンプラおよび第２の変調
器のカスケード接続からなるものである、請求項１に記
載のディジタル変調器。
【請求項３】上記リサンプラは実効的に第１の比率で
アップサンプルし、上記アップサンプラは実効的に第２
の比率でアップサンプルし、これら２つの比率の積は上
記所定のレートに対する上記より高いサンプル・レート
の比率に対応するものである、請求項２に記載のディジ
タル変調器。
【請求項４】上記リサンプラは実効的に第１の比率で
ダウンサンプルするダウンサンプラであり、上記アップ
サンプラは実効的に第２の比率でアップサンプルする、
請求項２に記載のディジタル変調器。
【請求項５】さらに、各値が上記リサンプラによって
供給されるサンプルの発生レートに等しいレートで発生
し、上記第１の変調器にキャリア信号として結合される
第１の反復シーケンスの値のソースと、各値が上記アップサンプラによって供給されるサンプル
の発生レートに相当するレートで発生し、上記第２の変
調器にキャリア信号として供給される第２の反復シーケ
ンスの値のソースと、を具える、請求項２に記載のディ
ジタル変調器。
【請求項６】さらに、変調された信号として上記複素
変調の実数部分のみを使用する手段を具える、請求項１
に記載のディジタル変調器。
【請求項７】複素信号で変調された複素キャリアを発
生する方法であって、所定のサンプル・レートで発生する複素信号値として上
記複素信号を供給するステップと、上記複素信号値をより高いサンプル・レートにアップサ
ンプルするステップと、上記より高いサンプル・レートで発生する別の複素数値
の反復シーケンスを供給するステップと、アップサンプルされた上記複素信号値で上記別の複素数
値を変調して、複素信号で変調された上記複素キャリア
を供給するステップと、を含む、変調された複素キャリ
アを発生する方法。
【請求項８】上記アップサンプルするステップは２つ
の段階で実行され、変調は各段階の後で実行されるもの
である、請求項７に記載の方法。
【請求項９】或る周波数帯域幅にわたってデータによ
って変調された所望の所定のキャリア周波数値からなる
アナログ信号を取り出す装置であって、出力として上記データによって変調されたサンプルされ
たキャリアを規定するディジタル・サンプル値のストリ
ームを取り出すディジタル回路を具え、上記ストリームの連続するサンプルは所定のサンプリン
グ周波数値のレートで発生し、上記サンプルされたキャ
リアは或るキャリア周波数値を有するものであり、さらに、ディジタル−アナログ変換器（Ｄ／Ａ）と、上記所定のサンプリング周波数の上記レートでディジタ
ル・サンプル値の上記ストリームを上記Ｄ／Ａ変換器に
その入力として供給する手段と、を具え、それによって、上記Ｄ／Ａ変換器からの出力は上記アナ
ログ信号を構成するものであり、上記ディジタル回路によって引出された上記サンプルさ
れたキャリアの上記或る周波数値と上記予め決定された
サンプリング周波数値との間の関係は、上記所望の所定
のキャリア周波数値が上記サンプルされた値の上記或る
周波数値の影像となるようにするものであり、それによって、上記データ変調されたサンプルされたキ
ャリアは、データ変調されたサンプルされた擬似キャリ
アとみなせるものである、アナログ信号を取り出す装
置。
【請求項１０】上記所望の所定のキャリア周波数値
は、６ＭＨｚの帯域幅を有する所定のテレビジョン・チ
ャンネルの中心周波数である、請求項９の装置。
【請求項１１】上記ディジタル回路はディジタル複素
変調器を含み、このディジタル複素変調器は、この変調
器に変調信号入力として供給されるデータ・サンプル値
の、ＤＣ中心の実部（±Ｒ）および虚部（±Ｉ）のサン
プルされたデータストリームに応答して、上記ディジタ
ル回路から上記サンプルされたデータ変調されたキャリ
ア出力として全て正（＋）のサンプル値からなる１つの
データ変調されたサンプルされたＲストリームを取り出
すものである、請求項９に記載の装置。