JP5253290B2 - デジタル直交変調器 - Google Patents

Description

本発明は、テレビジョン放送用の無線中継伝送装置（ＦＰＵ：Ｆｉｅｌｄ Ｐｉｃｋｕｐ Ｕｎｉｔ）、中継器等において、デジタル信号を無線伝送または有線伝送するために用いるデジタル直交変調器に関する。

従来、送信符号列の信号を同相（Ｉｎ Ｐｈａｓｅ）側の信号及び直交（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ）側の信号に分離し、同相側の系統において変調信号を生成し、直交側の系統において同相側とは位相が９０度異なる変調信号を生成し、これらの変調信号を加算し直交変調信号として出力するデジタル直交変調器が知られている（例えば、特許文献１を参照）。

図３は、従来のデジタル直交変調器の構成を示す図である。このデジタル直交変調器１１は、例えばＱＰＳＫ変調器であり、送信符号列の信号を入力し、直交変調信号を生成して出力する。デジタル直交変調器１１に入力される送信符号列の信号は、０または１の２値を取るビット列信号である。デジタル直交変調器１１は、シリアル−パラレル変換器１２、マッピング回路１３−１，１３−２、オーバーサンプリング回路１４−１，１４−２、ローパスフィルタ１５−１，１５−２、発振器１６、移相器１７、乗算器１８−１，１８−２、加算器１９及びＤＡ変換器２０を備えている。マッピング回路１３−１、オーバーサンプリング回路１４−１、ローパスフィルタ１５−１、乗算器１８−１及び発振器１６は、同相側の変調信号を生成するための系統であり、マッピング回路１３−２、オーバーサンプリング回路１４−２、ローパスフィルタ１５−２、乗算器１８−２、発振器１６及び移相器１７は、直交側の変調信号を生成するための系統である。

シリアル−パラレル変換器１２は、送信符号列の信号を入力し、同相側の系統の信号と直交側の系統の信号とに分け、マッピング回路１３−１，１３−２にそれぞれ出力する。

マッピング回路１３−１，１３−２は、シリアル−パラレル変換器１２から信号を入力し、その信号の値に応じて変調信号の振幅に相当する値にマッピングする。例えば、入力した信号の値が０のときは１にマッピングし、入力した信号の値が１のときは−１にマッピングする。そして、マッピング回路１３−１，１３−２は、マッピングした値の信号を、オーバーサンプリング回路１４−１，１４−２にそれぞれ出力する。

オーバーサンプリング回路１４−１，１４−２は、マッピング回路１３−１，１３−２から信号を入力し、その信号に０を内挿し、入力した信号に対して４倍または８倍等のサンプリング周波数の信号に変換する。そして、オーバーサンプリング回路１４−１，１４−２は、０を内挿することにより生成した、所定倍のサンプリング周波数の信号をローパスフィルタ１５−１，１５−２に出力する。

ローパスフィルタ１５−１，１５−２は、オーバーサンプリング回路１４−１，１４−２から信号を入力し、オーバーサンプリング回路１４−１，１４−２におけるオーバーサンプリングの処理によって生じたイメージ成分を除去する。また、ローパスフィルタ１５−１，１５−２は、当該デジタル直交変調器１１を含む装置（例えばＦＰＵ）によって出力される無線信号が所望の帯域内の信号になるように、帯域制限を行う。通常、ローパスフィルタ１５−１，１５−２は、変調速度の半分の遮断周波数によるレイズドコサイン・ロールオフ特性を有するロールオフフィルタが用いられる。

発振器１６は、所望の中間周波数に等しいコサイン波の信号を、乗算器１８−１及び移相器１７に出力する。移相器１７は、発振器１６からコサイン波の信号を入力し、位相を９０度回転させてサイン波の信号を生成し、乗算器１８−２に出力する。

乗算器１８−１は、ローパスフィルタ１５−１から信号を入力すると共に、発振器１６からコサイン波の信号を入力し、入力した２つの信号を乗算する。これにより、コサイン波の周波数を中心周波数とする変調信号を得ることができる。そして、乗算器１８−１は、乗算結果の信号を、同相側の系統の変調信号として加算器１９に出力する。

乗算器１８−２は、ローパスフィルタ１５−２から信号を入力すると共に、移相器１７からサイン波の信号を入力し、入力した２つの信号を乗算する。これにより、同相側と直交する（位相が９０度異なる）変調信号を得ることができる。そして、乗算器１８−２は、乗算結果の信号を、直交側の系統の変調信号として加算器１９に出力する。

加算器１９は、乗算器１８−１から同相側の系統の変調信号を入力すると共に、乗算器１８−２から直交側の系統の変調信号を入力し、これらの変調信号を加算し直交変調信号であるＱＰＳＫ変調信号として出力する。ＤＡ変換器２０は、加算器１９からＱＰＳＫ変調信号を入力し、デジタル信号をアナログ信号に変換して出力する。

特開２００７−２８２１５６号公報

図３に示した従来のデジタル直交変調器１１において、ローパスフィルタ１５−１，１５−２にはＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタが用いられる。このＦＩＲフィルタは、入力信号とフィルタ係数とを乗算するための乗算器を備えている。一般に、デジタル信号処理を行う乗算器は、加算器等に比べて信号処理の負荷が大きい。このため、ローパスフィルタ１５−１，１５−２の回路規模が大きくなってしまうという問題があった。そこで、乗算器の数をできる限り少なくして、デジタル直交変調器１１を構成することが所望されていた。

また、従来のデジタル直交変調器１１に備えた発振器１６は、デジタル信号処理によりコサイン波の信号を逐次生成する回路であるか、または、コサイン波の波形そのもののデータをルックアップテーブルとして保持し、ルックアップテーブルからコサイン波の信号として読み出し逐次出力する回路である。しかしながら、これらのうちのいずれの回路においても、全体として回路規模が大きくなってしまうという問題があった。そこで、発振器１６の回路規模を小さくして簡素化する、または、発振器１６そのものをなくすことが所望されていた。

また、従来のデジタル直交変調器１１は、２個の乗算器１８−１，１８−２を備えているが、これらの乗算器１８−１，１８−２もなくして、回路規模を小さくして簡素化することが所望されていた。

そこで、本発明は前記課題を解決するためになされたものであり、その目的は、回路規模を小さくし、簡易な構成を実現可能なデジタル直交変調器を提供することにある。

前記目的を達成するために、本発明によるデジタル直交変調器は、送信符号列の信号から変調信号を生成するデジタル直交変調器において、所定サンプリング周波数の前記送信符号列の信号を、前記所定サンプリング周波数の１／２倍のサンプリング周波数を有する同相側信号及び直交側信号に変換するシリアル−パラレル変換器と、前記同相側信号及び直交側信号を、所定の振幅を有する信号にそれぞれマッピングするマッピング回路と、前記所定の振幅を有する同相側信号及び直交側信号に０を内挿し、これらの信号のサンプリング周波数を所定倍するオーバーサンプリング回路と、前記所定倍のサンプリング周波数を有する直交側信号を、前記所定倍のサンプリング周波数に対応する１クロック分遅延させる遅延回路と、前記所定倍のサンプリング周波数を有する同相側信号、及び前記１クロック分遅延した直交側信号を加算する加算器と、前記加算された信号に対し、所定の周波数を中心とした帯域制限フィルタ処理を行い、変調信号を出力するバンドパスフィルタと、を備えたことを特徴とする。

また、本発明によるデジタル直交変調器は、送信符号列の信号から変調信号を生成するデジタル直交変調器において、所定サンプリング周波数の前記送信符号列の信号を、前記所定サンプリング周波数の１／２倍のサンプリング周波数を有する同相側信号及び直交側信号に変換するシリアル−パラレル変換器と、前記同相側信号及び直交側信号を、所定の振幅を有する信号にそれぞれマッピングするマッピング回路と、前記所定の振幅を有する同相側信号及び直交側信号に０を内挿し、これらの信号のサンプリング周波数を所定倍するオーバーサンプリング回路と、前記所定倍のサンプリング周波数を有する直交側信号を、前記所定倍のサンプリング周波数に対応する１クロック分遅延させる遅延回路と、前記所定倍のサンプリング周波数を有する同相側信号に対し、所定の周波数を中心とした帯域制限フィルタ処理を行い、同相側変調信号を出力する第１のバンドパスフィルタと、前記１クロック分遅延した直交側信号に対し、前記第１のバンドパスフィルタと同一のフィルタ処理を行い、直交側変調信号を出力する第２のバンドパスフィルタと、前記同相側変調信号及び直交側変調信号を加算し、変調信号を出力する加算器と、を備えたことを特徴とする。

以上のように、本発明によれば、従来のデジタル直交変調器に備えていたローパスフィルタ、発振器、移相器及び乗算器の代わりに、遅延回路、加算器及びバンドパスフィルタを備え、従来と同様の変調信号を生成するようにした。これにより、従来のデジタル直交変調器よりも部品が少なくて済むから、全体として回路規模を小さくし、簡易な構成を実現することが可能となる。

本発明の実施形態によるデジタル直交変調器の構成を示すブロック図である。 （ａ）は同相側の系統の構成を示すブロック図である。（ｂ）は直交側の系統の構成を示すブロック図である。 従来のデジタル直交変調器の構成を示すブロック図である。 （ａ）は送信符号列の信号を示すタイムチャートである。（ｂ）はシリアル−パラレル変換器１２の（同相側）出力信号を示すタイムチャートである。（ｃ）はシリアル−パラレル変換器１２の（直交側）出力信号を示すタイムチャートである。（ｄ）はマッピング回路１３−１の（同相側）出力信号を示すタイムチャートである。（ｅ）はマッピング回路１３−２の（直交側）出力信号を示すタイムチャートである。（ｆ）はオーバーサンプリング回路１４−１の（同相側）出力信号を示すタイムチャートである。（ｇ）はオーバーサンプリング回路１４−２の（直交側）出力信号を示すタイムチャートである。 （ａ）は送信符号列の信号のスペクトルを示す図である。（ｂ）はシリアル−パラレル変換器１２における出力信号のスペクトルを示す図である。（ｃ）はマッピング回路１３−１，１３−２における出力信号のスペクトルを示す図である。（ｄ）はオーバーサンプリング回路１４−１，１４−２における出力信号のスペクトルを示す図である。 （ａ）はくし型関数ｇ（ｔ）を示す図である。（ｂ）はくし型関数のスペクトルＧ（ｆ）を示す図である。 （ａ）はローパスフィルタ１５−１，１５−２における出力信号のスペクトルを示す図である。（ｂ）は発振器１６における出力信号のスペクトルを示す図である。（ｃ）は乗算器１８−１における出力信号（同相側変調信号）のスペクトルを示す図である。（ｄ）は移相器１７における出力信号のスペクトルを示す図である。（ｅ）は乗算器１８−２における出力信号（直交側変調信号）のスペクトルを示す図である。 （ａ）は遅延回路２の出力信号を示す図である。（ｂ）は１／ｆ_ｓ遅延させたくし型関数を示す図である。 （ａ）はバンドパスフィルタ４−１，４−２のスペクトルを示す図である。（ｂ）は１／ｆ_ｓ遅延させたくし型関数のスペクトルを示す図である。（ｃ）は遅延回路２における出力信号のスペクトルを示す図である。（ｄ）は図２（ｂ）のバンドパスフィルタ４−２が出力する直交側変調信号のスペクトルを示す図である。 本発明の実施形態によるデジタル直交変調器の変形例の構成を示すブロック図である。

以下、本発明を実施するための形態について、図面を参照して説明する。図１は、本発明の実施形態によるデジタル直交変調器の構成を示すブロック図である。このデジタル直交変調器１は、図３に示したデジタル直交変調器１１と同様に、例えばＱＰＳＫ変調器であり、送信符号列の信号を入力し、直交変調信号を生成して出力する。デジタル直交変調器１は、シリアル−パラレル変換器１２、マッピング回路１３−１，１３−２、オーバーサンプリング回路１４−１，１４−２、遅延回路２、加算器３、バンドパスフィルタ４及びＤＡ変換器２０を備えている。

図３に示した従来のデジタル直交変調器１１と図１に示すデジタル直交変調器１とを比較すると、両デジタル直交変調器１，１１は、シリアル−パラレル変換器１２、マッピング回路１３−１，１３−２、オーバーサンプリング回路１４−１，１４−２、加算器３，１９及びＤＡ変換器２０を備えている点で同一であり、シリアル−パラレル変換器１２からオーバーサンプリング回路１４−１，１４−２までの構成が同一である。一方、従来のデジタル直交変調器１１は、ローパスフィルタ１５−１，１５−２、発振器１６、移相器１７及び乗算器１８−１，１８−２を備えているのに対し、デジタル直交変調器１は、遅延回路２及びバンドパスフィルタ４を備えている点で相違する。

本発明の実施形態によるデジタル直交変調器１は、従来のローパスフィルタ１５−１，１５−２、発振器１６、移相器１７及び乗算器１８−１，１８−２の代わりに、遅延回路２及びバンドパスフィルタ４を備え、オーバーサンプリング後の信号から中間周波数帯の変調信号をバンドパスフィルタ４によって直接抽出し、直交変調信号を生成することを特徴とする。これにより、従来のデジタル直交変調器１１よりも部品が少なくて済むから、全体として回路規模を小さくし、簡易な構成を実現することができる。

以下、送信符号列の信号のビットレートｆ_ｂを１００Ｍｂｐｓとし、中間周波数帯における変調信号の中心周波数ｆ_ｏを５０ＭＨｚとして説明する。また、図１において、図３と共通する部分には図３と同一の符号を付してある。

〔シリアル−パラレル変換器、マッピング回路、オーバーサンプリング回路の動作〕
まず、図１におけるシリアル−パラレル変換器１２、マッピング回路１３−１，１３−２及びオーバーサンプリング回路１４−１，１４−２の動作について説明する。図４において、（ａ）は送信符号列の信号を示すタイムチャート、（ｂ）はシリアル−パラレル変換器１２の（同相側）出力信号を示すタイムチャート、（ｃ）はシリアル−パラレル変換器１２の（直交側）出力信号を示すタイムチャート、（ｄ）はマッピング回路１３−１の（同相側）出力信号を示すタイムチャート、（ｅ）はマッピング回路１３−２の（直交側）出力信号を示すタイムチャート、（ｆ）はオーバーサンプリング回路１４−１の（同相側）出力信号を示すタイムチャート、（ｇ）はオーバーサンプリング回路１４−２の（直交側）出力信号を示すタイムチャートである。図５において、（ａ）は送信符号列の信号のスペクトルを示す図、（ｂ）はシリアル−パラレル変換器１２における出力信号のスペクトルを示す図、（ｃ）はマッピング回路１３−１，１３−２における出力信号のスペクトルを示す図、（ｄ）はオーバーサンプリング回路１４−１，１４−２における出力信号のスペクトルを示す図である。図６において、（ａ）はくし型関数ｇ（ｔ）を示す図、（ｂ）はくし型関数のスペクトルＧ（ｆ）を示す図である。以下、図４〜図６を用いて説明する。

図１を参照して、シリアル−パラレル変換器１２は、０または１の２値を取るビットの送信符号列であるＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号を入力する。例えば、シリアル−パラレル変換器１２は、図４（ａ）に示すように、送信符号列の信号として「１，０，１，１，０，０，１，０，・・・」を入力するものとする。前述したとおり、この送信符号列の信号は、ビットレートｆ_ｂが１００Ｍｂｐｓであるから、周期Ｔ_ｂ＝１／ｆ_ｂ＝１０ｎｓｅｃにて振幅値が０または１のパルス列となる。この信号のスペクトルは、図５（ａ）に示すように、周波数をｆとすると、（ｓｉｎ（πｆ／ｆ_ｂ））／（πｆ／ｆ_ｂ）にＮＲＺ信号の持つ直流成分を加えた特性になる。この信号のビットレートｆ_ｂは１００Ｍｂｐｓであるから、ビットレートｆ_ｂと等しい１００ＭＨｚで値０をとり、横軸と交差する。

シリアル−パラレル変換器１２は、送信符号列の信号「１，０，１，１，０，０，１，０，・・・」を入力し、同相側の系統の信号「１，１，０，１，・・・」と直交側の系統の信号「０，１，０，０，・・・」とに分け、図４（ｂ）に示す同相側の信号、及び図４（ｃ）に示す直交側の信号をそれぞれ出力する。これらの信号は、５０ＭＨｚのサンプリング周波数を有する符号であり、この５０ＭＨｚが変調速度になる。すなわち、シリアル−パラレル変換器１２は、送信符号列の信号に対して２倍の周期２Ｔ_ｂ＝２０ｎｓｅｃのパルス列の信号（１／２倍のサンプリング周波数の信号）を出力する。この信号のスペクトルは、図５（ｂ）に示すように、信号帯域幅が半分になり、５０ＭＨｚで横軸と交差する特性になる。これは、シリアル−パラレル変換器１２による変換後、各系列の信号速度が半分になるためである。

マッピング回路１３−１，１３−２は、図４（ｄ）（ｅ）に示すように、入力した信号に対し、信号の値が０のときは１を出力し、信号の値が１のときは−１を出力する。マッピング後の信号のスペクトルは、図５（ｃ）に示すように、直流成分がなくなるが帯域幅が図５（ｂ）と変わらない特性になる。

オーバーサンプリング回路１４−１，１４−２は、入力した信号に０を内挿し、４倍または８倍等のサンプリング周波数の信号に変換する。図４（ｆ）（ｇ）は、４倍のサンプリング周波数の信号に変換した例である。オーバーサンプリング回路１４−１により、図４（ｄ）に示した５０ＭＨｚすなわち２０ｎｓ周期のマッピング回路１３−１の出力信号「−１，−１，１，−１，・・・」が、図４（ｆ）に示すように、５ｎｓ周期（サンプリング周波数ｆ_ｓ＝２００ＭＨｚ）の「−１，０，０，０，−１，０，０，０，１，０，０，０，−１，０，０，０，・・・」として出力される。また、オーバーサンプリング回路１４−２により、図４（ｅ）に示した５０ＭＨｚすなわち２０ｎｓ周期のマッピング回路１３−２の出力信号「１，−１，１，１，・・・」が、図４（ｇ）に示すように、５ｎｓ周期（サンプリング周波数ｆ_ｓ＝２００ＭＨｚ）の「１，０，０，０，−１，０，０，０，１，０，０，０，１，０，０，０，・・・」として出力される。オーバーサンプリング後の信号のスペクトルは、図５（ｄ）に示すように、図５（ｃ）に示したマッピング後の信号と同じスペクトルが５０ＭＨｚ，１００ＭＨｚ，１５０ＭＨｚ，２００ＭＨｚにも現れる特性になる。

オーバーサンプリング回路１４−１，１４−２が、図４（ｄ）（ｅ）に示したマッピング後の信号に対し、０を内挿してオーバーサンプリングするということは、サンプリング周波数ｆ_ｓ＝２００ＭＨｚにおいて、周期ｆ_ｂ＝５０ＭＨｚのくし型関数を乗算することに等しい。この場合のくし型関数をｇ（ｔ）とすると、ｇ（ｔ）は以下の式で表される。

ここで、δ（ｔ）はディラックのデルタ関数であり、時刻ｔ＝ｋ／ｆ_ｂに値を持ち、それ以外は０となる関数である。

このくし型関数ｇ（ｔ）を図６（ａ）に、ｇ（ｔ）のスペクトルＧ（ｆ）を図６（ｂ）に示す。くし型関数ｇ（ｔ）のスペクトルは、くし型関数ｇ（ｔ）をフーリエ変換することにより求められ、以下の式で表される。

図４（ｄ）に示したマッピング回路１３−１の同相側出力信号をｓ_ｉ（ｔ）、図４（ｅ）に示したマッピング回路１３−２の直交側出力信号をｓ_ｑ（ｔ）、図４（ｆ）に示したオーバーサンプリング回路１４−１の同相側出力信号をｍ_ｉ（ｔ）、図４（ｇ）に示したオーバーサンプリング回路１４−２の直交側出力信号をｍ_ｑ（ｔ）とする。例えば、オーバーサンプリング回路１４−１の同相側出力信号ｍ_ｉ（ｔ）は以下の式で表される。

ここで、ｍ_ｉ（ｔ）はｓ_ｉ（ｔ）とｇ（ｔ）の積であるから、そのスペクトルは、ｓ_ｉ（ｔ）のスペクトルＳ_ｉ（ｆ）とｇ（ｔ）のスペクトルＧ（ｆ）との畳み込み演算の結果となり、図５（ｄ）に示すように、０Ｈｚ，５０ＭＨｚ，１００ＭＨｚ，１５０ＭＨｚ，２００ＭＨｚに信号成分が現れる。５０ＭＨｚ，１００ＭＨｚ，１５０ＭＨｚの成分は、オーバーサンプリングにより生じるイメージ成分である。

〔従来のデジタル直交変調器における直交変調〕
次に、図１における遅延回路２、加算器３及びバンドパスフィルタ４の動作について説明する前に、図３に示した従来のデジタル直交変調器１１におけるローパスフィルタ１５−１，１５−２、発振器１６、移相器１７及び乗算器１８−１，１８−２の動作について説明する。この説明は、本発明の実施形態によるデジタル直交変調器１における直交変調の動作を一層明確にするためのものである。図７において、（ａ）はローパスフィルタ１５−１，１５−２における出力信号のスペクトルを示す図、（ｂ）は発振器１６における出力信号のスペクトルを示す図、（ｃ）は乗算器１８−１における出力信号（同相側変調信号）のスペクトルを示す図、（ｄ）は移相器１７における出力信号のスペクトルを示す図、（ｅ）は乗算器１８−２における出力信号（直交側変調信号）のスペクトルを示す図である。以下図７を用いて説明する。

図３を参照して、ローパスフィルタ１５−１，１５−２は、図５（ｄ）に示したオーバーサンプリング回路１４−１，１４−２の出力信号のスペクトルから、オーバーサンプリングの処理により生じたイメージ成分を除去すると共に、当該デジタル直交変調器１１を含む装置（例えばＦＰＵ）によって出力される無線信号が所望の帯域内の信号になるように、帯域制限を行う。前述のとおり、ローパスフィルタ１５は、変調速度の半分の遮断周波数によるレイズドコサイン・ロールオフ特性を有するロールオフフィルタが用いられることが多く、その特性は、遮断周波数をｆ_ｃｏとすると、以下の式で表される。

ここで、αはロールオフ率、ｆ_ｃｏはｆ_ｂに対してその半分、この例では２５ＭＨｚである。ローパスフィルタ１５−１，１５−２における出力信号のスペクトルは、図７（ａ）に示すような特性になる。斜線部が、フィルタ処理により抽出された成分である。

発振器１６は、所望の中間周波数ｆ_ｏに等しいコサイン波の信号を出力する。ｊを虚数単位、発振器１６の出力信号をｏ（ｔ）とすると、ｏ（ｔ）は以下の式で表される。

また、発振器１６における出力信号のスペクトルＯ（ｆ）は、ｏ（ｔ）をフーリエ変換することにより求められ、以下の式で表される。

発振器１６における出力信号のスペクトルは、図７（ｂ）に示すように、周波数ｆ_ｏと−ｆ_ｏにピークを有する特性となる。図７（ｂ）において、縦軸Ｒｅは複素成分の実部を示している。以下、虚部はＩｍで示すこととする。図７（ｂ）では、５０ＭＨｚにピークが現れており、さらに、−５０ＭＨｚの負の周波数成分がサンプリング周波数２００ＭＨｚで折り返って１５０ＭＨｚにピークが現れている。

乗算器１８−１は、発振器１６の出力信号とローパスフィルタ１５−１の出力信号とを乗算し、コサイン波の周波数を中心周波数とする変調信号を得る。乗算器１８−１における出力信号（同相側変調信号）のスペクトルは、図７（ａ）に示したローパスフィルタ１５−１における出力信号のスペクトルと図７（ｂ）に示した発振器１６における出力信号のスペクトルとの畳み込み演算の結果となり、図７（ｃ）に示す特性になる。

直交側の系統では、同相側の系統と同様の処理を行うが、直交側の系統では同相側と直交する（位相が９０度異なる）変調信号を得るために、移相器１７が、発振器１６により出力された信号の位相を９０度回転させてサイン波の信号を生成する。そして、乗算器１８−２において、ローパスフィルタ１５−２の出力信号と移相器１７の出力信号とを乗算する。

移相器１７の出力信号をｏ_ｑ（ｔ）とすると、ｏ_ｑ（ｔ）は以下の式で表される。

移相器１７における出力信号のスペクトルＯ_ｑ（ｆ）は、ｏ_ｑ（ｔ）をフーリエ変換することにより求められ、以下の式で表される。

移相器１７における出力信号のスペクトルは、図７（ｄ）に示す特性となる。図７（ｄ）において、縦軸Ｉｍは複素成分の虚部を示している。

乗算器１８−２は、移相器１７の出力信号とローパスフィルタ１５−２の出力信号とを乗算し、同相側と同様に変調信号を得る。乗算器１８−２における出力信号（直交側変調信号）のスペクトルは、図７（ａ）に示したローパスフィルタ１５−２における出力信号のスペクトルと図７（ｄ）に示した移相器１７における出力信号のスペクトルとの畳み込み演算の結果となり、図７（ｅ）に示す特性になる。

加算器１９は、乗算器１８−１により出力された同相側変調信号と、乗算器１８−２により出力された直交側変調信号とを加算し、直交変調信号であるＱＰＳＫ変調信号を出力する。このようにして得られたＱＰＳＫ変調信号は、ＤＡ変換器２０よりアナログ信号に変換され、図示しないＲＦ回路により、所望の無線周波数に周波数変換されて送信される。

〔本発明の実施形態によるデジタル直交変調器の直交変調〕
次に、図１における遅延回路２、加算器３及びバンドパスフィルタ４の動作について説明する。前述のとおり、本発明の実施形態によるデジタル直交変調器１は、図３に示した従来のデジタル直交変調器１１のローパスフィルタ１５−１，１５−２、発振器１６、移相器１７、乗算器１８−１，１８−２及び加算器１９の代わりに、遅延回路２、加算器３及びバンドパスフィルタ４を備えている。デジタル直交変調器１の遅延回路２、加算器３及びバンドパスフィルタ４は、従来のデジタル直交変調器１１におけるローパスフィルタ１５−１，１５−２、発振器１６、移相器１７、乗算器１８−１，１８−２及び加算器１９と同等の機能を有する。このデジタル直交変調器１は、デジタル直交変調器１１と同様の同相側変調信号（図７（ｃ））、及び直交側変調信号（図７（ｅ）、後述する図９（ｄ））を生成する際に、オーバーサンプリング回路１４−１，１４−２によるオーバーサンプリング後の信号から、変調信号の周波数帯である５０ＭＨｚ，１５０ＭＨｚに存在する変調信号成分をバンドパスフィルタ４−１，４−２によって直接抽出する。

図２において、（ａ）は、図１に示したデジタル直交変調器１から同相側の系統のみを抜き出した構成を示すブロック図であり、（ｂ）は、直交側の系統のみを抜き出した構成を示すブロック図である。図２（ａ）に示す同相側の系統と図１に示した同相側の系統とが同等であり、図２（ｂ）に示す直交側の系統と図１に示した直交側の系統とが同等であることの説明は後述する。

図２（ａ）において、同相側の系統は、シリアル−パラレル変換器１２の出力信号を入力するマッピング回路１３−１、オーバーサンプリング回路１４−１及びバンドパスフィルタ４−１により構成される。図２（ｂ）において、直交側の系統は、シリアル−パラレル変換器１２の出力信号を入力するマッピング回路１３−２、オーバーサンプリング回路１４−２、遅延回路２及びバンドパスフィルタ４−２により構成される。

図８において、（ａ）は遅延回路２の出力信号を示す図、（ｂ）は１／ｆ_ｓ遅延させたくし型関数を示す図である。また、図９において、（ａ）はバンドパスフィルタ４−１，４−２のスペクトルを示す図、（ｂ）は１／ｆ_ｓ遅延させたくし型関数のスペクトルを示す図、（ｃ）は遅延回路２における出力信号のスペクトルを示す図、（ｄ）は図２（ｂ）のバンドパスフィルタ４−２が出力する直交側変調信号のスペクトルを示す図である。以下、図２（ａ）（ｂ）、図８及び図９を用いて、同相側の系統と直交側の系統とを分けて説明する。

（同相側の系統）
まず、同相側の系統の動作について説明する。図２（ａ）において、バンドパスフィルタ４−１は、図５（ｄ）に示したオーバーサンプリング回路１４−１における出力信号のスペクトルに対し、図９（ａ）に示す周波数特性を有するスペクトルの帯域制限フィルタ処理を行い、図７（ｃ）に示したスペクトルの信号を出力する。このバンドパスフィルタ４−１は、変調信号の周波数ｆ_ｏ＝５０ＭＨｚを中心とし、その両側ｆ_ｃｏ＝２５ＭＨｚを遮断周波数としたレイズドコサイン・ロールオフ特性を有する。バンドパスフィルタ４−１の特性は以下の式で表され、前述の式（４）の中心周波数をｆ_ｏ＝５０ＭＨｚに移したものとなる。

ここで、αはロールオフ率、ｆ_ｃｏはｆ_ｂに対してその半分、この例では２５ＭＨｚである。このフィルタ特性は、中心周波数５０ＭＨｚ及び１５０ＭＨｚにおける２つの遮断周波数によって信号が干渉しないように、予め設定されている。尚、オーバーサンプリング回路１４−１において８倍のサンプリング周波数（４００ＭＨｚ）の信号にオーバーサンプリングされる場合には、フィルタ特性は、図９（ａ）を参照して、５０ＭＨｚ及び１５０ＭＨｚを中心周波数とし、それぞれの両側の２５ＭＨｚを遮断周波数としたレイズドコサイン・ロールオフ特性になる。

このように、前述した特性のバンドパスフィルタ４−１を用いることにより、図７（ｃ）に示したように、図３に示したデジタル直交変調器１１における乗算器１８−１の出力信号である同相側変調信号と同じ変調周波数及び帯域幅の同相側変調信号を得ることができる。したがって、本発明の実施形態によるデジタル直交変調器１によれば、図３に示した従来のローパスフィルタ１５−１、発振器１６及び乗算器１８−１の代わりに、バンドパスフィルタ４−１を備えるようにしたから、回路規模を小さくして簡素化し、簡易な構成を実現することができる。

（直交側の系統）
次に、直交側の系統の動作について説明する。直交側の系統は、同相側の系統と同様の処理を行うが、直交側変調信号は同相側変調信号に対して位相が９０度ずれていなければならない。そこで、直交側の系統では、オーバーサンプリング回路１４−２とバンドパスフィルタ４−２との間に遅延回路２を設け、遅延回路２によってオーバーサンプリング回路１４−２の出力信号を遅延させることにより位相を９０度回転させる。

図２（ｂ）において、遅延回路２は、図４（ｇ）に示したオーバーサンプリング回路１４−２の出力信号を入力し、入力した信号を１クロック（５ｎｓｅｃ）遅延させ、図８（ａ）に示す信号を出力する。

ここで、信号を１クロック遅延させる処理は、位相を９０度回転させる処理と同じである。これは、以下のように考えることができる。前述したとおり、オーバーサンプリング回路１４−２において、入力した信号に対して０を内挿しオーバーサンプリングを行うことは、サンプリング周波数ｆ_ｓ＝２００ＭＨｚにおいて、マッピング回路１３−２の出力信号に、式（２）に示したスペクトルを有する図６（ａ）における周期ｆ_ｂ＝５０ＭＨｚのくし型関数ｇ（ｔ）を乗算することに等しい。

これに対し、図２（ｂ）のオーバーサンプリング回路１４−２及び遅延回路２において、入力した信号に対して０を内挿しオーバーサンプリングを行った後、１クロック遅延させることは、サンプリング周波数ｆ_ｓ＝２００ＭＨｚにおいて、マッピング回路１３−２の出力信号に、図８（ｂ）に示すくし型関数（図６（ａ）のくし型関数ｇ（ｔ）をサンプリング周期１／ｆ_ｓ遅延させた関数）を乗算することに等しい。このくし型関数は以下の式で表される。

時間軸上で信号をΔｔだけ遅延させることは、周波数軸上で信号にｅ^-i2πfΔtを乗算することに等しい。ここでは、遅延回路２における遅延時間が１／ｆ_ｓであるので、遅延回路２における遅延は、周波数軸上では、オーバーサンプリング回路１４−２における出力信号のスペクトルにｅ^-i2πf/fsを乗算することに等しくなる。ｅ^-i2πf/fsの乗算は、周波数に比例して位相が回転し、サンプリング周波数ｆ_ｓ＝２００ＭＨｚで位相が３６０度回転することを示している。

オーバーサンプリング回路１４−２及び遅延回路２により、入力した信号に対し１／ｆ_ｓ遅延させるくし型関数ｇ（ｔ−１／ｆ_ｓ）のスペクトル（図８（ｂ）のくし型関数のスペクトル）は、図９（ｂ）に示すように、Ｇ（ｆ）の成分のうち（図６（ｂ）を参照）、位相がｆ_ｓ／４の５０ＭＨｚで９０度、ｆ_ｓ／２の１００ＭＨｚで１８０度、ｆ_ｓ×３／４の１５０ＭＨｚで２７０度回転している。したがって、遅延回路２における出力信号のスペクトルは、図５（ｃ）に示したマッピング回路１３−２における出力信号のスペクトルと、図９（ｂ）に示したオーバーサンプリング回路１４−２及び遅延回路２における１／ｆ_ｓ遅延させたくし型関数のスペクトルＧ（ｆ）×ｅ^-i2πf/fsとの畳み込み演算の結果となり、図９（ｃ）に示す特性になる。

バンドパスフィルタ４−２は、図９（ｃ）に示した遅延回路２における出力信号のスペクトルに対し、図９（ａ）に示したスペクトルの帯域制限フィルタ処理を行い、図９（ｄ）に示すスペクトルの信号、すなわち直交側の変調信号を出力する。この直交側の変調信号は、同相側の変調信号と直交しており、同相側の変調信号と直交側の変調信号を加算することにより、ＱＰＳＫ変調信号を得ることができる。そして、ＤＡ変換器２０によりアナログ信号に変換され、図示しないＲＦ回路により、所望の無線周波数に周波数変換され、送信される。

このように、前述した特性のオーバーサンプリング回路１４−２、遅延回路２及びバンドパスフィルタ４−２を用いることにより、図７（ｅ）及び図９（ｂ）に示したように、図３に示したデジタル直交変調器１１における乗算器１８−２の出力信号である直交側変調信号と同じ変調周波数及び帯域幅の直交側変調信号を得ることができる。したがって、本発明の実施形態によるデジタル直交変調器１によれば、図３に示した従来のローパスフィルタ１５−２、発振器１６、移相器１７及び乗算器１８−２の代わりに、遅延回路２及びバンドパスフィルタ４−２を備えるようにしたから、回路規模を小さくして簡素化し、簡易な構成を実現することができる。

〔変形例〕
次に、変形例について説明する。この変形例は、図１に示したデジタル直交変調器１と等価の変調器である。等価であることの説明については後述する。図１０は、図１におけるデジタル直交変調器１の変形例の構成を示すブロック図である。このデジタル直交変調器２１は、送信符号列の信号を入力し、直交変調信号を生成して出力する。デジタル直交変調器２１は、図２（ａ）（ｂ）に示したように、シリアル−パラレル変換器１２、マッピング回路１３−１，１３−２、オーバーサンプリング回路１４−１，１４−２、遅延回路２、バンドパスフィルタ４−１，４−２、加算器３及びＤＡ変換器２０を備えている。

図１のデジタル直交変調器１と図１０に示すデジタル直交変調器２１とを比較すると、両デジタル直交変調器１，２１は、シリアル−パラレル変換器１２、マッピング回路１３−１，１３−２、オーバーサンプリング回路１４−１，１４−２、遅延回路２、加算器３及びＤＡ変換器２０を備えている点で同一である。一方、デジタル直交変調器１のバンドパスフィルタ４は加算器３の後段に備えているのに対し、デジタル直交変調器２１のバンドパスフィルタ４−１，４−２は２個存在し、加算器３の前段に備えている点で相違する。

〔図１のデジタル直交変調器と図１０のデジタル直交変調器とが等価である理由〕
次に、図１に示したデジタル直交変調器１と図１０に示したデジタル直交変調器２１とが等価である理由について説明する。すなわち、図１０では、図２（ａ）（ｂ）に示したように同相側の系統及び直交側の系統のそれぞれにバンドパスフィルタ４−１，４−２を配置しているが、バンドパスフィルタ４−１，４−２を、オーバーサンプリング回路１４−１の出力信号と遅延回路２の出力信号とを加算する加算器３の後段に配置することにより、図１に示すように、バンドパスフィルタ４−１，４−２を１個のバンドパスフィルタ４にまとめることができる。この理由について説明する。

図２（ａ）（ｂ）及び図１０において、バンドパスフィルタ４−１，４−２の伝達関数をＨ（ｆ）とし、これらの出力信号である同相側変調信号をｘ_ｉ（ｔ）、そのスペクトルをＸ_ｉ（ｆ）、直交側変調信号をｘ_ｑ（ｔ）、そのスペクトルをＸ_ｑ（ｆ）とする。同相側のバンドパスフィルタ４−１の入力信号をｍ_ｉ（ｔ）、そのスペクトルをＭ_ｉ（ｆ）、直交側のバンドパスフィルタ４−２の入力信号をｍ_ｑ（ｔ）、そのスペクトルをＭ_ｑ（ｆ）とすると、ｘ_ｉ（ｔ），ｘ_ｑ（ｔ）のスペクトルＸ_ｉ（ｆ），Ｘ_ｑ（ｆ）は、以下の式で表される。

デジタル直交変調器２１が出力する信号をｘ（ｔ）とすると、ｘ（ｔ）はｘ_i（ｔ）とｘ_ｑ（ｔ）との和であるから、そのスペクトルは、以下の式で表される。

この式より、図１０におけるバンドパスフィルタ４−１，４−２を、図１において、加算器３の後段に１個のバンドパスフィルタ４として配置することができることがわかる。

このように、図１に示したデジタル直交変調器１によれば、図１０に示したデジタル直交変調器２１における２個のバンドパスフィルタ４−１，４−２に代えて１個のバンドパスフィルタ４を備えるようにしたから、回路規模を一層小さくして簡素化し、簡易な構成を実現することができる。

尚、図１に示したデジタル直交変調器１及び図１０に示したデジタル直交変調器２１は、例えば、スーパーハイビジョン信号を中継するＦＰＵ、中継機、衛星放送送信機等に用いられる。

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、デジタル直交変調器１，２１は、ＤＡ変換器２０を備えていなくてもよい。

また、変調方式については、ＱＰＳＫ変調器を例にとり発明の実施形態を説明したが、本発明では、ＱＰＳＫに限らず、８ＰＳＫ、１６ＰＳＫ等の他の位相変調、１６ＱＡＭ、６４ＱＡＭ、３２ＱＡＭ、３２ＡＰＳＫ等の振幅位相変調にも適用可能である。

また、バンドパスフィルタ４，４−１，４−２については、レイズドコサイン・ロールオフ特性を有するフィルタを例にとり本発明の実施形態を説明したが、本発明では、レイズドコサイン・ロールオフ特性を有しないフィルタにも適用可能である。要するに、所定の周波数を中心とした帯域制限を行うフィルタであればよい。

１，１１，２１ デジタル直交変調器
２ 遅延回路
３，１９ 加算器
４ バンドパスフィルタ
１２ シリアル−パラレル変換器
１３ マッピング回路
１４ オーバーサンプリング回路
１５ ローパスフィルタ
１６ 発振器
１７ 移相器
１８ 乗算器
２０ ＤＡ変換器

Claims (2)

1. 送信符号列の信号から変調信号を生成するデジタル直交変調器において、
   所定サンプリング周波数の前記送信符号列の信号を、前記所定サンプリング周波数の１／２倍のサンプリング周波数を有する同相側信号及び直交側信号に変換するシリアル−パラレル変換器と、
   前記同相側信号及び直交側信号を、所定の振幅を有する信号にそれぞれマッピングするマッピング回路と、
   前記所定の振幅を有する同相側信号及び直交側信号に０を内挿し、これらの信号のサンプリング周波数を所定倍するオーバーサンプリング回路と、
   前記所定倍のサンプリング周波数を有する直交側信号を、前記所定倍のサンプリング周波数に対応する１クロック分遅延させる遅延回路と、
   前記所定倍のサンプリング周波数を有する同相側信号、及び前記１クロック分遅延した直交側信号を加算する加算器と、
   前記加算された信号に対し、所定の周波数を中心とした帯域制限フィルタ処理を行い、変調信号を出力するバンドパスフィルタと、
   を備えたことを特徴とするデジタル直交変調器。
2. 送信符号列の信号から変調信号を生成するデジタル直交変調器において、
   所定サンプリング周波数の前記送信符号列の信号を、前記所定サンプリング周波数の１／２倍のサンプリング周波数を有する同相側信号及び直交側信号に変換するシリアル−パラレル変換器と、
   前記同相側信号及び直交側信号を、所定の振幅を有する信号にそれぞれマッピングするマッピング回路と、
   前記所定の振幅を有する同相側信号及び直交側信号に０を内挿し、これらの信号のサンプリング周波数を所定倍するオーバーサンプリング回路と、
   前記所定倍のサンプリング周波数を有する直交側信号を、前記所定倍のサンプリング周波数に対応する１クロック分遅延させる遅延回路と、
   前記所定倍のサンプリング周波数を有する同相側信号に対し、所定の周波数を中心とした帯域制限フィルタ処理を行い、同相側変調信号を出力する第１のバンドパスフィルタと、
   前記１クロック分遅延した直交側信号に対し、前記第１のバンドパスフィルタと同一のフィルタ処理を行い、直交側変調信号を出力する第２のバンドパスフィルタと、
   前記同相側変調信号及び直交側変調信号を加算し、変調信号を出力する加算器と、
   を備えたことを特徴とするデジタル直交変調器。

Images