JP5253290B2 - デジタル直交変調器 - Google Patents
デジタル直交変調器 Download PDFInfo
- Publication number
- JP5253290B2 JP5253290B2 JP2009117956A JP2009117956A JP5253290B2 JP 5253290 B2 JP5253290 B2 JP 5253290B2 JP 2009117956 A JP2009117956 A JP 2009117956A JP 2009117956 A JP2009117956 A JP 2009117956A JP 5253290 B2 JP5253290 B2 JP 5253290B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- sampling frequency
- predetermined
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
- Radio Relay Systems (AREA)
Description
まず、図1におけるシリアル−パラレル変換器12、マッピング回路13−1,13−2及びオーバーサンプリング回路14−1,14−2の動作について説明する。図4において、(a)は送信符号列の信号を示すタイムチャート、(b)はシリアル−パラレル変換器12の(同相側)出力信号を示すタイムチャート、(c)はシリアル−パラレル変換器12の(直交側)出力信号を示すタイムチャート、(d)はマッピング回路13−1の(同相側)出力信号を示すタイムチャート、(e)はマッピング回路13−2の(直交側)出力信号を示すタイムチャート、(f)はオーバーサンプリング回路14−1の(同相側)出力信号を示すタイムチャート、(g)はオーバーサンプリング回路14−2の(直交側)出力信号を示すタイムチャートである。図5において、(a)は送信符号列の信号のスペクトルを示す図、(b)はシリアル−パラレル変換器12における出力信号のスペクトルを示す図、(c)はマッピング回路13−1,13−2における出力信号のスペクトルを示す図、(d)はオーバーサンプリング回路14−1,14−2における出力信号のスペクトルを示す図である。図6において、(a)はくし型関数g(t)を示す図、(b)はくし型関数のスペクトルG(f)を示す図である。以下、図4〜図6を用いて説明する。
次に、図1における遅延回路2、加算器3及びバンドパスフィルタ4の動作について説明する前に、図3に示した従来のデジタル直交変調器11におけるローパスフィルタ15−1,15−2、発振器16、移相器17及び乗算器18−1,18−2の動作について説明する。この説明は、本発明の実施形態によるデジタル直交変調器1における直交変調の動作を一層明確にするためのものである。図7において、(a)はローパスフィルタ15−1,15−2における出力信号のスペクトルを示す図、(b)は発振器16における出力信号のスペクトルを示す図、(c)は乗算器18−1における出力信号(同相側変調信号)のスペクトルを示す図、(d)は移相器17における出力信号のスペクトルを示す図、(e)は乗算器18−2における出力信号(直交側変調信号)のスペクトルを示す図である。以下図7を用いて説明する。
次に、図1における遅延回路2、加算器3及びバンドパスフィルタ4の動作について説明する。前述のとおり、本発明の実施形態によるデジタル直交変調器1は、図3に示した従来のデジタル直交変調器11のローパスフィルタ15−1,15−2、発振器16、移相器17、乗算器18−1,18−2及び加算器19の代わりに、遅延回路2、加算器3及びバンドパスフィルタ4を備えている。デジタル直交変調器1の遅延回路2、加算器3及びバンドパスフィルタ4は、従来のデジタル直交変調器11におけるローパスフィルタ15−1,15−2、発振器16、移相器17、乗算器18−1,18−2及び加算器19と同等の機能を有する。このデジタル直交変調器1は、デジタル直交変調器11と同様の同相側変調信号(図7(c))、及び直交側変調信号(図7(e)、後述する図9(d))を生成する際に、オーバーサンプリング回路14−1,14−2によるオーバーサンプリング後の信号から、変調信号の周波数帯である50MHz,150MHzに存在する変調信号成分をバンドパスフィルタ4−1,4−2によって直接抽出する。
まず、同相側の系統の動作について説明する。図2(a)において、バンドパスフィルタ4−1は、図5(d)に示したオーバーサンプリング回路14−1における出力信号のスペクトルに対し、図9(a)に示す周波数特性を有するスペクトルの帯域制限フィルタ処理を行い、図7(c)に示したスペクトルの信号を出力する。このバンドパスフィルタ4−1は、変調信号の周波数fo=50MHzを中心とし、その両側fco=25MHzを遮断周波数としたレイズドコサイン・ロールオフ特性を有する。バンドパスフィルタ4−1の特性は以下の式で表され、前述の式(4)の中心周波数をfo=50MHzに移したものとなる。
次に、直交側の系統の動作について説明する。直交側の系統は、同相側の系統と同様の処理を行うが、直交側変調信号は同相側変調信号に対して位相が90度ずれていなければならない。そこで、直交側の系統では、オーバーサンプリング回路14−2とバンドパスフィルタ4−2との間に遅延回路2を設け、遅延回路2によってオーバーサンプリング回路14−2の出力信号を遅延させることにより位相を90度回転させる。
次に、変形例について説明する。この変形例は、図1に示したデジタル直交変調器1と等価の変調器である。等価であることの説明については後述する。図10は、図1におけるデジタル直交変調器1の変形例の構成を示すブロック図である。このデジタル直交変調器21は、送信符号列の信号を入力し、直交変調信号を生成して出力する。デジタル直交変調器21は、図2(a)(b)に示したように、シリアル−パラレル変換器12、マッピング回路13−1,13−2、オーバーサンプリング回路14−1,14−2、遅延回路2、バンドパスフィルタ4−1,4−2、加算器3及びDA変換器20を備えている。
次に、図1に示したデジタル直交変調器1と図10に示したデジタル直交変調器21とが等価である理由について説明する。すなわち、図10では、図2(a)(b)に示したように同相側の系統及び直交側の系統のそれぞれにバンドパスフィルタ4−1,4−2を配置しているが、バンドパスフィルタ4−1,4−2を、オーバーサンプリング回路14−1の出力信号と遅延回路2の出力信号とを加算する加算器3の後段に配置することにより、図1に示すように、バンドパスフィルタ4−1,4−2を1個のバンドパスフィルタ4にまとめることができる。この理由について説明する。
2 遅延回路
3,19 加算器
4 バンドパスフィルタ
12 シリアル−パラレル変換器
13 マッピング回路
14 オーバーサンプリング回路
15 ローパスフィルタ
16 発振器
17 移相器
18 乗算器
20 DA変換器
Claims (2)
- 送信符号列の信号から変調信号を生成するデジタル直交変調器において、
所定サンプリング周波数の前記送信符号列の信号を、前記所定サンプリング周波数の1/2倍のサンプリング周波数を有する同相側信号及び直交側信号に変換するシリアル−パラレル変換器と、
前記同相側信号及び直交側信号を、所定の振幅を有する信号にそれぞれマッピングするマッピング回路と、
前記所定の振幅を有する同相側信号及び直交側信号に0を内挿し、これらの信号のサンプリング周波数を所定倍するオーバーサンプリング回路と、
前記所定倍のサンプリング周波数を有する直交側信号を、前記所定倍のサンプリング周波数に対応する1クロック分遅延させる遅延回路と、
前記所定倍のサンプリング周波数を有する同相側信号、及び前記1クロック分遅延した直交側信号を加算する加算器と、
前記加算された信号に対し、所定の周波数を中心とした帯域制限フィルタ処理を行い、変調信号を出力するバンドパスフィルタと、
を備えたことを特徴とするデジタル直交変調器。 - 送信符号列の信号から変調信号を生成するデジタル直交変調器において、
所定サンプリング周波数の前記送信符号列の信号を、前記所定サンプリング周波数の1/2倍のサンプリング周波数を有する同相側信号及び直交側信号に変換するシリアル−パラレル変換器と、
前記同相側信号及び直交側信号を、所定の振幅を有する信号にそれぞれマッピングするマッピング回路と、
前記所定の振幅を有する同相側信号及び直交側信号に0を内挿し、これらの信号のサンプリング周波数を所定倍するオーバーサンプリング回路と、
前記所定倍のサンプリング周波数を有する直交側信号を、前記所定倍のサンプリング周波数に対応する1クロック分遅延させる遅延回路と、
前記所定倍のサンプリング周波数を有する同相側信号に対し、所定の周波数を中心とした帯域制限フィルタ処理を行い、同相側変調信号を出力する第1のバンドパスフィルタと、
前記1クロック分遅延した直交側信号に対し、前記第1のバンドパスフィルタと同一のフィルタ処理を行い、直交側変調信号を出力する第2のバンドパスフィルタと、
前記同相側変調信号及び直交側変調信号を加算し、変調信号を出力する加算器と、
を備えたことを特徴とするデジタル直交変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117956A JP5253290B2 (ja) | 2009-05-14 | 2009-05-14 | デジタル直交変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117956A JP5253290B2 (ja) | 2009-05-14 | 2009-05-14 | デジタル直交変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010268233A JP2010268233A (ja) | 2010-11-25 |
JP5253290B2 true JP5253290B2 (ja) | 2013-07-31 |
Family
ID=43364849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009117956A Expired - Fee Related JP5253290B2 (ja) | 2009-05-14 | 2009-05-14 | デジタル直交変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5253290B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112910544B (zh) * | 2021-02-05 | 2022-11-25 | 上海航天测控通信研究所 | 一种在轨可配置星载l/s频段数据广播分发系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08317010A (ja) * | 1995-05-18 | 1996-11-29 | Matsushita Electric Ind Co Ltd | ディジタル変調波の変調装置 |
JPH09181786A (ja) * | 1995-12-26 | 1997-07-11 | Matsushita Electric Ind Co Ltd | ディジタル直交変調器およびディジタル直交復調器 |
JP2003244259A (ja) * | 2002-02-15 | 2003-08-29 | Hitachi Kokusai Electric Inc | 無線送信装置 |
-
2009
- 2009-05-14 JP JP2009117956A patent/JP5253290B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010268233A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2681362C (en) | Transceiver front end for software radio systems | |
US7702034B1 (en) | Parallel processing for programmable wideband digital modulation | |
JPH0983588A (ja) | 復調器及び変復調システム及び復調方法 | |
JP4083861B2 (ja) | ディジタル信号伝送装置 | |
US8401108B1 (en) | Modulation and demodulation of band-limited signals using near-Nyquist sampling | |
JP6090441B2 (ja) | 送信回路 | |
JPH11239189A (ja) | 変調された単側波帯信号を生成する方法および装置 | |
JP5253290B2 (ja) | デジタル直交変調器 | |
WO2001071931A2 (en) | Digital tuner with optimized clock frequency and integrated parallel cic filter and local oscillator | |
JP4562105B2 (ja) | 複素ディジタル変調器、変調された複素キャリアを発生する方法、およびアナログ信号を取り出す装置 | |
JP2004509522A (ja) | 異なったモバイル無線標準のモバイル通信信号を発生させる方法 | |
JP2010130185A (ja) | サンプリングレート変換回路 | |
JP4401857B2 (ja) | デジタル変調装置および方法 | |
EP1391998A2 (en) | Spread spectrum data receiving device | |
JP3873078B2 (ja) | タイミング抽出装置及び方法並びにそのタイミング抽出装置を備えた復調装置 | |
JP2000036846A (ja) | ディジタル変調装置 | |
JP2002300224A (ja) | 受信装置 | |
US7502423B2 (en) | Digital modulator and digital modulation method | |
JP3643109B2 (ja) | データ受信装置 | |
JP3441255B2 (ja) | 信号発生装置およびこれを用いた送信装置 | |
US10250232B1 (en) | Systems and methods for cyclostationary feature elimination | |
KR101082464B1 (ko) | 펄스성형 필터와 변조기가 결합된 디지털 송신기 구현 방법 및 그 장치 | |
JP2005303846A (ja) | ディジタル復調器 | |
Jankovic et al. | Extraction of in-phase and quadrature components by IF-sampling | |
JPH11163953A (ja) | ディジタル直交変調器及び復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120309 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130321 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |