BR112016010471B1

BR112016010471B1 - Circuito de proteção para elemento de comutação semicondutor, e dispositivo de conversão de energia

Info

Publication number: BR112016010471B1
Application number: BR112016010471-4A
Authority: BR
Inventors: Hiromi Sako
Original assignee: Meidensha Corporation
Priority date: 2013-11-08
Filing date: 2014-11-06
Publication date: 2022-02-08
Also published as: WO2015068755A1; US20160276921A1; EP3068051B1; EP3068051A1; US10014763B2; RU2641479C2; BR112016010471A2; JP2015092790A; RU2016119940A; JP6156073B2; EP3068051A4

Abstract

circuito de proteção para elemento de comutação semicondutor, e dispositivo de conversão de energia. mediante desligamento de igbt, ao suprimir variações em tensão coletor-emissor entre igbts conectados em série, risco de romper igbt por causa de ruptura por sobretensão pode ser reduzido. em circuito de proteção fornecido para cada um da pluralidade dos igbts 50 conectados em série, entre coletor e emissor do igbt 50, os elementos de avalanche d1 ~ d5, a resistência r4 e o elemento de ava-lanche d6 são conectados sequencialmente em série. o capacitor c1 e a resistência r1 são conectados paralelos entre ambas as extremidades do elemento de ava-lanche d4, e o capacitor c2 e a resistência r2 são conectados paralelos entre am-bas as extremidades do elemento de avalanche d5. entre um ponto de conexão comum da resistência r4 e do elemento de avalanche d6 e a porta do igbt 50, a resistência r5, um circuito paralelo do capacitor c3 e da resistência r6 e uma série constituída dos diodos zener zd1 e zd2 cujas polaridades são opostas uma à outra são conectados em série.

Description

CAMPO TÉCNICO

[001] A presente invenção diz respeito a um dispositivo de conversão de energia usando um elemento de comutação acionado por tensão, e mais particularmente a um circuito de proteção para um elemento de comutação semicondutor e um dispositivo de conversão de energia.

TÉCNICA ANTERIOR

[002] Existe um caso onde, como um recurso para aumentar tensão de um dispositivo de conversão de energia, uma configuração de circuito em que uma pluralidade de elementos de comutação semicondutores (por exemplo, IGBTs) é conectada em série é aplicada. O elemento de comutação é levado para estados LIGADO/DESLIGADO por meio de LIGAR/DESLIGAR um comando de porta introduzido para um terminal de porta do elemento de comutação.

[003] Quando os comandos de porta dos elementos de comutação conectados em série são mudados simultaneamente para DESLIGADO, ruptura do elemento de comutação pode ocorrer por causa de uma diferença de um sincronismo de comando de porta e/ou de uma diferença em tensão entre os elementos de comutação durante um período de corrente de cauda.

[004] O Documento de Patente 1 propõe uma técnica de equalizar uma tensão coletor-emissor (uma tensão entre o coletor e um emissor) do elemento de comutação conectado em série ao aplicar, entre um terminal de coletor e um terminal de porta do elemento de comutação, um circuito de proteção configurado por meio de uma resistência e um capacitor. A figura 3 mostra uma configuração de circuito proposta no Documento de Patente 1.

[005] Na figura 3, em um módulo IGBT 15, um IGBT 17 e um diodo 18 são conectados paralelos em inverso, e um terminal de coletor C, um terminal de emis- sor E, um terminal de porta G e um terminal de emissor de controle E1 são fornecidos. O IGBT 17 se torna LIGADO ou DESLIGADO com base em uma tensão de porta Vg aplicada através dos terminais G e E por meio de uma resistência 21, e um estado entre os terminais C-E do módulo IGBT 15 é levado para um estado LIGADO ou para um estado DESLIGADO, executando desse modo uma operação de comutação. Aqui, o número de referência 19 denota uma capacitância de porta do módulo IGBT 15, e os números de referência 20 e 20a denotam indutâncias flutuantes (ou indutâncias parasitas) aparecendo em uma fiação dentro do módulo IGBT 15.

[006] Uma resistência 23 e um capacitor 22, como o circuito de proteção, são conectados em série entre o terminal de coletor C e o terminal de porta G do IGBT 17.

[007] Adicionalmente, os Documentos de Patente 3 e 4 propõem uma técnica de aplicar um circuito de proteção em que um elemento tendo características de avalanche e um capacitor são combinados. Além do mais, os Documentos de Patente 5 e 6 propõem um circuito de proteção em que um elemento de avalanche, uma resistência e um capacitor são combinados.

[008] A figura 4 mostra uma configuração de circuito proposta no Documento de Patente 5. Na figura 4, uma carga indutiva L cuja uma extremidade é conectada a uma fonte de tensão CC +V é conectada, na outra extremidade da mesma, a uma drenagem Dr de um transistor de efeito de campo T. Entre a drenagem Dr e uma porta G do transistor de efeito de campo T, um diodo D cuja polaridade é tal como mostrada no desenho, os elementos de avalanche ZD3 ~ ZD10 cujas polaridades são opostas a essa do diodo D e uma resistência Rs são conectados sequencialmente em série. Um capacitor C1 é conectado paralelo ao elemento de avalanche ZD3, e uma resistência R3 e um capacitor C3 são conectados em série entre ambas as extremidades do elemento de avalanche ZD5. Uma resistência R5 e um capacitor C5 são conectados paralelos entre ambas as extremidades do elemento de avalan che ZD7, e uma resistência R8 é conectada paralela ao elemento de avalanche ZD10.

[009] Entretanto, o Documento Não de Patente 1 revela uma técnica de proteger um elemento de comutação contra ruptura por sobretensão entre uma porta e um emissor do elemento de comutação ao conectar um diodo Zener entre a porta e o emissor do elemento de comutação. A figura 5 mostra uma configuração de circuito revelada no Documento Não de Patente 1.

[010] Na figura 5, um diodo Zener 31 e um diodo Ds cuja polaridade é tal como mostrada no desenho são conectados em série entre um coletor e uma porta de um IGBT 50. Um diodo Zener 32 e um diodo Zener 33 são conectados em série com suas polaridades sendo opostas uma à outra entre a porta e um emissor do IGBT 50. Adicionalmente, uma resistência de porta RGoff e uma fonte de tensão de acionamento 34 são conectadas em série entre a porta e o emissor do IGBT 50. Lk denota uma indutância.

[011] Ao combinar os circuitos das figuras 4 e 5 é possível configurar um circuito tendo funções tanto de proteção contra sobretensão de uma tensão coletor- emissor do elemento de comutação quanto de proteção contra sobretensão de uma tensão porta-emissor do elemento de comutação, tal como mostrado na figura 6.

[012] Na figura 6, um número de referência 50 denota um IGBT como o elemento de comutação, o qual indica um de uma pluralidade dos IGBTs que são conectados em série em um dispositivo de conversão de energia. Um número de referência 60 é um IC de acionamento que envia um comando de porta (uma tensão de comando de LIGAR/DESLIGAR) para uma porta do IGBT 50 por meio de uma resistência de porta Rg.

[013] Entre um coletor e uma porta do IGBT 50, os elementos de avalanche (diodos de avalanche tendo características de avalanche) D1 ~ D5 cujas polaridades são tais como mostradas no desenho e uma resistência R4 são conectados sequen- cialmente em série. Um capacitor C1 e uma resistência R1 são conectados paralelos entre ambas as extremidades do elemento de avalanche D4, e um capacitor C2 e uma resistência R2 são conectados paralelos entre ambas as extremidades do elemento de avalanche D5. Um circuito de proteção contra sobretensão Vce 41 é configurado por meio destes elementos de avalanche D1 ~ D5, capacitores C1 e C2 e resistências R1, R2 e R4.

[014] Um catodo de um diodo Zener ZD11 é conectado a um ponto de conexão comum da porta do IGBT 50 e a resistência R4. Um anodo do diodo Zener ZD11 é conectado a um emissor do IGBT 50 por meio de um anodo e de um catodo de um diodo Zener ZD12. Um circuito de proteção contra sobretensão Vge 42 é configurado por meio destes diodos Zener ZD11 e ZD12.

LISTA DE REFERÊNCIAS

[015] Documentos de Patente: publicação de patente japonesa No. Documento de Patente 1: 3462032; Documento de Patente 2: publicação de patente japonesa No. 3632385; Documento de Patente 3: publicação de patente japonesa No. 3598933; Documento de Patente 4: publicação provisória de patente japonesa Tokkai 2010-124643; Documento de Patente 5: publicação de patente alemã DE19640433A1; Documento de Patente 5: publicação de patente alemã DE19740540C1.

[016] Documento Não de Patente: Documento Não de Patente 1: SEMIKRON Inc. HP, informação técnica, “IGBT e MOSFET power module”, seção 3.6.3.2 “overvoltage limit” Fig-3.61 (a), URL de Internet (http://www.semikron.com/skcompub/ja/application_manual_2000- 193.htm), pesquisa de 24 de outubro de 2013.

SUMÁRIO DA INVENÇÃO

[017] Um exemplo de uma forma de onda de tensão e de uma forma de onda de corrente de cada parte no circuito da figura 6 quando o IGBT 50 é desligado está mostrado na figura 7. Nas figuras 6 e 7, I1 denota uma corrente que passa através do circuito de proteção contra sobretensão Vce 41, I2 denota uma corrente que ramifica da I1 e flui para a porta do IGBT, e I3 denota uma corrente que ramifica da I1 e passa através do circuito de proteção contra sobretensão Vge 42.

[018] Primeiro, quando uma tensão de um comando de DESLIGAR é produzida pelo IC de acionamento 60 no tempo t1, uma tensão porta-emissor Vge do IGBT 50 (uma tensão Vd2 do circuito de proteção contra sobretensão Vge 42) diminui, e uma tensão coletor-emissor Vce aumenta. Então, quando uma tensão aplicada Vd1 de um circuito em série dos elementos de avalanche D1 ~ D3 alcança um valor limiar Vava1 que é determinado por meio de características de tensão suportável dos elementos de avalanche D1 ~ D3 no tempo t2, as correntes I1 e I2 fluem através dos elementos de avalanche D1 ~ D3, dos capacitores C1 e C2 e da resistência R4 por meio de ruptura de avalanche, e a tensão porta-emissor Vge do IGBT 50 aumenta. Com isto, uma impedância entre o coletor e o emissor do IGBT 50 diminui, e então balanço da tensão coletor-emissor entre a pluralidade de IGBTs conectados em série é ajustado.

[019] Quando uma tensão aplicada (Vc1) do capacitor C1 ou C2 se torna um valor limiar ou maior durante um período de tempo t2-t3, a corrente I1 passando pelo circuito de proteção contra sobretensão Vce 41 flui através dos elementos de avalanche D4 e D5 conectados paralelos aos capacitores C1 e C2 respectivamente. Com isto, aumento da tensão coletor-emissor Vce do IGBT 50 é limitado, e a prote- ção contra sobretensão é executada.

[020] A seguir, a partir do tempo t3 quando a tensão coletor-emissor Vce do IGBT 50 e a tensão aplicada Vd1 dos elementos de avalanche D1 ~ D3 diminuem e as correntes I1 e I2 se tornam nulas, a tensão Vce e a tensão Vd1 aumentam de novo.

[021] Quando a tensão aplicada Vd1 do circuito em série dos elementos de avalanche D1 ~ D3 alcança o valor limiar Vava1 determinado pelas características de tensão suportável dos elementos de avalanche D1 ~ D3 de novo no tempo t4, as correntes I1 e I2 fluem de novo.

[022] Aqui, a corrente I3 fluindo através dos diodos Zener ZD11 e ZD12 no circuito da figura 6 é uma corrente que flui quando a tensão aplicada Vd2 do ZD11 e ZD12 se torna um valor limiar VZD11 ou maior por meio de características do ZD11 e do ZD12. Adicionalmente, por causa de uma relação de “I2 = I1 - I3”, quando a I3 flui, I2 diminui. Além disso, um valor desta I3 também é afetado por variações em características dos diodos Zener ZD11 e ZD12.

[023] Considerando balanço (equalização) da tensão coletor-emissor Vce entre os IGBTs conectados em série mediante o desligamento dos IGBTs, “I2 = I1” é ideal. Entretanto, o fato de que I3 flui pelas características do ZD11 e ZD12 tal como descrito anteriormente causa variações na corrente I2 de cada IGBT conectado em série. Isto causa variações na tensão coletor-emissor Vce de cada IGBT 50 em um período de tempo (principalmente em um período de tempo T4) quando as correntes I1 e I3 fluem. Adicionalmente, isto também causa variações em um valor de pico de tensão coletor-emissor Vcepico entre os IGBTs conectados em série no período de tempo T4.

[024] As variações em Vce provocam os problemas indicados a seguir.

[025] (1) Vcepico de um dos IGBTs conectados em série excede uma tensão admissível, e isto acarreta risco em que o IGBT será rompido por causa de rup- tura por sobretensão Vce.

[026] (2) Uma vez que o período de tempo T4 é um período de tempo em que perda de comutação do IGBT conectado em série aumenta, existe uma possibilidade de que ruptura térmica ocorrerá por causa de aumento da perda de comutação de um dos IGBTs. A fim de evitar esta ruptura térmica, é desejável impedir as variações em Vce para o período de tempo T4.

[027] A presente invenção foi criada para resolver os problemas indicados anteriormente. Um objetivo da presente invenção é fornecer um circuito de proteção para um elemento de comutação semicondutor e um dispositivo de conversão de energia que sejam capazes de suprimir as variações em tensão coletor-emissor entre os elementos de comutação semicondutores conectados em série e capazes de reduzir o risco de romper o elemento de comutação semicondutor por causa da ruptura por sobretensão e da ruptura térmica, mediante desligamento do elemento de comutação semicondutor.

[028] A fim de resolver os problemas indicados anteriormente, um circuito de proteção para um elemento de comutação semicondutor relatado na reivindicação 1 é um circuito de proteção fornecido para cada um de uma pluralidade de elementos de comutação semicondutores conectados em série, compreendendo: um primeiro circuito de proteção configurado de tal maneira que um catodo de um primeiro elemento de avalanche é conectado a um coletor do elemento de comutação semicondutor, um anodo do primeiro elemento de avalanche é conectado a um catodo de um segundo elemento de avalanche, um primeiro capacitor e uma primeira resistência são conectados paralelos ao segundo elemento de avalanche, e um anodo do segundo elemento de avalanche é conectado a uma extremidade de uma segunda resistência; e um segundo circuito de proteção configurado de tal maneira que um ca- todo de um terceiro elemento de avalanche é conectado à outra extremidade da segunda resistência, um anodo do terceiro elemento de avalanche é conectado a um emissor do elemento de comutação semicondutor, uma extremidade de uma série constituída das terceira e quarta resistências é conectada a um ponto de conexão comum da segunda resistência e do terceiro elemento de avalanche, e primeiro e segundo diodos Zener são conectados em série com suas polaridades sendo opostas uma à outra entre a outra extremidade da série constituída das terceira e quarta resistências e uma porta do elemento de comutação semicondutor.

[029] Adicionalmente, um dispositivo de conversão de energia, relatado na reivindicação 5, compreende: o circuito de proteção para o elemento de comutação semicondutor tal como reivindicado em qualquer uma das reivindicações anteriores 1 a 4.

[030] De acordo com a configuração indicada anteriormente, mediante desligamento do elemento de comutação semicondutor, quando uma tensão coletor- emissor aumenta, uma corrente de coletor pode fluir para um lado de primeiro de circuito de proteção por ruptura de avalanche dos primeiro e segundos elementos de avalanche. Com isto, o elemento de comutação semicondutor é protegido contra ruptura por sobretensão. O segundo circuito de proteção suprime variações na tensão coletor-emissor de cada elemento de comutação semicondutor enquanto que suprimindo sobretensão de uma tensão porta-emissor de cada elemento de comutação semicondutor.

[031] No circuito de proteção para o elemento de comutação semicondutor relatado na reivindicação 2, um segundo capacitor é conectado paralelo à terceira resistência ou à quarta resistência do segundo circuito de proteção.

[032] De acordo com a configuração indicada anteriormente, uma vez que um circuito diferenciação é configurado por meio de conexão paralela da terceira resistência ou da quarta resistência e do segundo capacitor, uma inclinação da tensão porta-emissor do elemento de comutação semicondutor se torna íngreme, e uma resposta transitória é aperfeiçoada. Isto produz um efeito de redução de perda de comutação.

[033] No circuito de proteção para o elemento de comutação semicondutor relatado na reivindicação 3, uma pluralidade de primeiros elementos de avalanche é conectada em série.

[034] No circuito de proteção para o elemento de comutação semicondutor relatado na reivindicação 4, uma pluralidade de circuitos paralelos, cada um dos quais é configurado por meio do segundo elemento de avalanche, do primeiro capacitor e da primeira resistência sendo conectados paralelos no primeiro circuito de proteção, é conectada em série.

[035] De acordo com a configuração indicada anteriormente, é possível projetar um circuito ideal de acordo com características de tensão suportável de cada elemento de avalanche e uma tensão de circuito. (1) De acordo com a invenção relatada nas reivindicações 1 a 5, é possível suprimir as variações em tensão coletor-emissor entre os elementos de comutação semicondutores conectados em série e reduzir o risco de romper o elemento de comutação semicondutor por causa da ruptura por sobretensão e da ruptura térmica, mediante desligamento do elemento de comutação semicondutor. (2) De acordo com a invenção relatada na reivindicação 2, uma inclinação da tensão porta-emissor do elemento de comutação semicondutor se torna íngreme, e uma resposta transitória é aperfeiçoada. Isto produz um efeito de redução de perda de comutação. (3) De acordo com a invenção relatada nas reivindicações 3 e 4, é possível projetar um circuito ideal de acordo com características de tensão suportável de cada elemento de avalanche e uma tensão de circuito.

DESCRIÇÃO RESUMIDA DOS DESENHOS

[036] A figura 1 é um diagrama de circuito de uma modalidade da presente invenção. A figura 2 é um desenho de uma forma de onda de tensão e de uma forma de onda de corrente de cada parte no circuito da figura 1. A figura 3 é um diagrama de circuito mostrando um exemplo de um circuito de proteção de técnica relacionada para um elemento de comutação. A figura 4 é um diagrama de circuito mostrando outro exemplo de um circuito de proteção de técnica relacionada para um elemento de comutação. A figura 5 é um diagrama de circuito mostrando outro exemplo de um circuito de proteção de técnica relacionada para um elemento de comutação. A figura 6 é um diagrama de configuração de um circuito de proteção contra sobretensão configurado ao combinar os circuitos das figuras 4 e 5. A figura 7 é um desenho de uma forma de onda de tensão e de uma forma de onda de corrente de cada parte no circuito da figura 6.

MODALIDADES PARA EXECUTAR A INVENÇÃO

[037] Na descrição a seguir, modalidades da presente invenção serão explicadas com referência para os desenhos. A presente invenção não está limitada às modalidades seguintes. A figura 1 mostra uma modalidade na qual a presente invenção é aplicada para um elemento de comutação semicondutor, o qual é um de elementos de comutação semicondutores que são conectados em série, em um dispositivo de conversão de energia. Os mesmos elementos, etc. na figura 1 e na figura 6 estão identificados pelos mesmos símbolos e números de referência.

[038] Na figura 1, um número de referência 50 denota um IGBT como o elemento de comutação, o qual indica um de uma pluralidade de IGBTs que são conectados em série no dispositivo de conversão de energia. Na presente modalidade, embora o IGBT seja usado como o elemento de comutação semicondutor, o elemento de comutação semicondutor não está limitado a est IGBT, e outros elementos de comutação podem ser usados.

[039] Um número de referência 60 é um IC de acionamento que envia um comando de porta (uma tensão Vge0 de comando de LIGAR/DESLIGAR) para uma porta do IGBT 50 por meio de uma resistência de porta Rg. Na presente modalidade, “Vge0 = +15 V” é enviada em um momento de um comando de LIGAR, e “Vge0 = - 10 V” é enviada em um momento de um comando de DESLIGAR.

[040] Entre um coletor e um emissor do IGBT 50, os elementos de avalanche (diodos de avalanche tendo características de avalanche) D1 ~ D5 cujos catodos estão em um lado de coletor do IGBT 50, uma resistência R4 e um elemento de avalanche D6 cujo catodo está no lado de coletor do IGBT 50 são conectados sequencialmente em série. Um capacitor C1 e uma resistência R1 são conectados paralelos entre ambas as extremidades do elemento de avalanche D4, e um capacitor C2 e uma resistência R2 são conectados paralelos entre ambas as extremidades do elemento de avalanche D5.

[041] A quantidade dos elementos de avalanche D1 ~ D3 (um primeiro elemento de avalanche da presente invenção) conectados em série é determinada por meio de características de tensão suportável de cada elemento de avalanche e de uma tensão de circuito. Embora a quantidade de elementos de avalanche conectados em série seja três na presente modalidade, ela não está limitada a três. A quantidade de elementos de avalanche conectados em série pode ser determinada arbitrariamente desde que ela seja de um elemento de avalanche ou mais.

[042] Mediante desligamento do IGBT 50, quando uma tensão aplicada Vd1 dos elementos de avalanche D1 ~ D3 excede uma tensão de avalanche Vava1 que é determinada por meio de características dos elementos de avalanche D1, D2 e D3, uma corrente I1 flui através dos capacitores C1 e C2, e os capacitores C1 e C2 são carregados. A corrente I1 flui normalmente através dos capacitores C1 e C2. Entretanto, quando uma tensão aplicada do capacitor C1 ou C2 se torna um valor limiar ou maior, a corrente I1 também flui através dos elementos de avalanche D4 e D5 conectados paralelos aos capacitores C1 e C2 respectivamente. Como uma conse- quência, aumento de uma tensão coletor-emissor Vce do IGBT 50 é limitada, e proteção contra sobretensão de Vce é executada.

[043] As resistências R1 e R2 são resistências para descarga de carga elétrica acumulada nos capacitores C1 e C2. A quantidade de circuitos paralelos que são conectados em série, cada um dos quais é configurado por meio do capacitor (C1 ou C2 (um primeiro capacitor da presente invenção)), do elemento de avalanche (D4 ou D5 (um segundo elemento de avalanche da presente invenção)) e da resistência (R1 ou R2 (uma primeira resistência da presente invenção)) sendo conectados paralelos, é determinada por meio de características de tensão suportável de cada elemento e da tensão de circuito. Na presente modalidade, ela é de dois circuitos em série. Entretanto, ela não está limitada a isto, e a quantidade de circuitos paralelos que são conectados em série pode ser determinada arbitrariamente desde que ela seja de um circuito em série ou mais.

[044] Um primeiro circuito de proteção da presente invenção é configurado por meio destes elementos de avalanche D1 ~ D5, capacitores C1 e C2 e das resistências R1, R2 e R4.

[045] Uma extremidade de uma resistência R5 (uma terceira resistência da presente invenção) é conectada a um ponto de conexão comum da resistência R4 (uma segunda resistência da presente invenção) e do elemento de avalanche D6 (um terceiro elemento de avalanche da presente invenção).

[046] A outra extremidade da resistência R5 é conectada a uma extremidade de uma resistência R6 (uma quarta resistência da presente invenção). Um capacitor C3 (um segundo capacitor da presente invenção) é conectado paralelo à resistência R6.

[047] A outra extremidade da resistência R6 é conectada a um catodo de um diodo Zener ZD2 (um segundo diodo Zener da presente invenção) por meio de um anodo e um catodo de um diodo Zener ZD1 (um primeiro diodo Zener da presente invenção). Um anodo do diodo Zener ZD2 é conectado à porta do IGBT 50.

[048] Um segundo circuito de proteção da presente invenção é configurado por meio destas resistências R5 e R6, capacitor C3, diodos Zener ZD1 e ZD2 e do elemento de avalanche D6.

[049] Os diodos Zener ZD1 e ZD2 são usados para suprimir uma corrente reversa para uma saída do IC de acionamento 60 mediante ligação do IGBT 50 e para diminuir tensões aplicadas às resistências R5 e R6 e ao capacitor C3. Esta diminuição da tensão aplicada produz um efeito de redução de tamanho das resistências R5 e R6 e do capacitor C3. Adicionalmente, os diodos Zener ZD1 e ZD2 têm a função de suprimir a sobretensão de uma tensão porta-emissor Vge do IGBT 50 juntamente com o elemento de avalanche D6.

[050] A resistência R4 tem a função de restringir a corrente I1. As resistências R5 e R6 e o capacitor C3 têm a função de restringir a corrente I2.

[051] Aqui, ao usar um circuito de diferenciação configurado por meio da resistência R6 e do capacitor C3 sendo conectados paralelos, uma inclinação da tensão porta-emissor Vge do IGBT 50 se torna íngreme, e um resposta transitória é aperfeiçoada. Isto produz um efeito de redução de perda de comutação.

[052] Um exemplo de uma forma de onda de tensão e de uma forma de onda de corrente de cada parte no circuito da figura 1 quando o IGBT 50 é desligado está mostrado na figura 2. Nas figuras 1 e 2, I1 denota uma corrente que passa através dos elementos de avalanche D1 ~ D5, dos capacitores C1 e C2 e da resistência R4. I2 denota uma corrente que ramifica da I1 e flui para a porta do IGBT 50 através das resistências R5 e R6, do capacitor C3 e dos diodos Zener ZD1 e ZD2. I3 denota uma corrente que ramifica da I1 e passa através do elemento de avalanche D6.

[053] A seguir, operação em cada período de tempo na figura 2 será explicada a seguir. Período de Tempo T1

[054] Primeiro, quando um sinal de saída do IC de acionamento 60 se torna o comando de DESLIGAR e “Vge0 = -10 V” é produzida no tempo t1, a tensão porta- emissor Vge do IGBT 50 diminui, e o IGBT 50 é desligado. A tensão coletor-emissor Vce então aumenta em uma certa inclinação. Com aumento da tensão coletor- emissor Vce, a tensão aplicada Vd1 do circuito em série dos elementos de avalanche D1, D2 e D3 também aumenta. Período de Tempo T2

[055] Quando Vd1 alcança a tensão de avalanche Vava1 determinada por meio de características dos elementos de avalanche D1, D2 e D3 no tempo t2, a corrente I1 flui através dos elementos de avalanche D1 ~ D3, dos capacitores C1 e C2 e da resistência R4 por ruptura de avalanche. Então, quando uma tensão aplicada (Vc1) dos capacitores C1 ou C2 se torna um valor limiar ou maior durante um período de tempo t2-t3, a corrente I1 flui através dos elementos de avalanche D4 e D5 conectados paralelos aos capacitores C1 e C2 respectivamente. Com isto, aumento da tensão coletor-emissor Vce do IGBT 50 é limitada, e a proteção contra sobreten- são é executada.

[056] A corrente I2 fluindo para a porta do IGBT 50 flui de tal maneira que uma tensão total (a tensão aplicada das resistências R5 + a tensão aplicada da resistência R6 + uma tensão aplicada do diodo Zener ZD1 + uma tensão aplicada do diodo Zener ZD2) equilibra com uma tensão aplicada Vd2 do elemento de avalanche D6. Com isto, a tensão porta-emissor Vge do IGBT 50 aumenta de novo.

[057] Quando a tensão aplicada Vd2 alcança uma tensão de avalanche Va- va2 que é determinada por meio de características do elemento de avalanche D6, a corrente I3 flui através do elemento de avalanche D6. Aumento da corrente I2 é então restringido, e I2 diminui imediatamente. Quando a tensão porta-emissor Vge do IGBT 50 aumenta para uma tensão predeterminada, por meio de uma relação de uma diferença de potencial entre Vd2 e Vge, I2 se torna 0 (I2 = 0), e I1 se torna 0 (I1 = 0). Por causa de “I1 = 0”, I3 se torna 0 (I3 = 0) (no tempo t3). Período de Tempo T3

[058] A tensão porta-emissor Vge do IGBT 50, a qual tenha aumentado pela operação para o período de tempo T2, diminui gradualmente a partir do tempo t3 por meio de uma operação de descarga do IC de acionamento 60 produzindo “Vge0 = - 10 V”. Entretanto, a tensão coletor-emissor Vce do IGBT 50 que por sua vez está desligado aumenta por meio de e com diminuição de Vge. Com este aumento de Vce, a tensão aplicada Vd1 dos elementos de avalanche D1 ~ D3 também aumenta. Período de Tempo T4

[059] Quando a tensão aplicada Vd1 alcança de novo a tensão de avalanche Vava1 no tempo t4, a corrente I1 flui de novo. Uma vez que uma magnitude da corrente I1 neste tempo é menor do que aquela no período de tempo T2, a tensão aplicada Vd2 do elemento de avalanche D6 não alcança a tensão de avalanche Vava2 do elemento de avalanche D6, e a corrente não flui para o elemento de avalanche D6, isto é, “I3 = 0”.

[060] Portanto, a corrente de “I2 = I1” flui, e a tensão porta-emissor Vge do IGBT 50 aumenta. Por meio do aumento da tensão porta-emissor Vge do IGBT 50, uma impedância entre o coletor e o emissor do IGBT 50 diminui, e então balanço da tensão coletor-emissor entre o IGBTs conectado em série é ajustado. Adicionalmente, com este ajuste, variações em um valor de pico de tensão coletor-emissor Vcepi- co entre os IGBTs conectados em série no período de tempo T4 são suprimidas.

[061] Tal como explicado anteriormente, na presente invenção, a corrente I3 não flui no período de tempo T4. Assim, cada corrente I2 dos IGBTs conectados em série não é afetada pela corrente I3. Portanto, quando comparado com um circuito de técnica relacionada da figura 6 em que a corrente I3 flui no período de tempo T4, variações na corrente I2 são suprimidas, então a presente invenção tem o efeito de suprimir adicionalmente as variações na tensão coletor-emissor Vce de cada IGBT conectado em série no período de tempo T4.

[062] De acordo com a presente invenção, é possível suprimir as variações na tensão coletor-emissor Vce de cada elemento de comutação enquanto que suprimindo a sobretensão da tensão porta-emissor Vge mediante desligamento do elemento de comutação tal como o IGBT conectado em série. Com isto, (1) é possível reduzir o risco de romper o elemento de comutação por causa da ruptura por sobretensão Vce.

[063] (2) É possível suprimir desequilíbrio de perda de comutação do elemento de comutação conectado em série e reduzir o risco de romper o elemento de comutação semicondutor por causa da ruptura térmica.

Claims

1. Circuito de proteção fornecido para cada um dentre uma pluralidade de elementos de comutação semicondutores (50) conectados em série, compreendendo: um primeiro circuito de proteção configurado de modo que um catodo de um primeiro elemento de avalanche (D1,D2,D3) é conectável a um coletor do elemento de comutação semicondutor (50), um anodo do primeiro elemento de avalanche (D1,D2,D3) é conectado a um catodo de um segundo elemento de avalanche (D4,D5), e um anodo do segundo elemento de avalanche (D4,D5) é conectado a uma extremidade de uma segunda resistência (R4); e um segundo circuito de proteção configurado de modo que um catodo de um terceiro elemento de avalanche (D6) é conectado à outra extremidade da segunda resistência (R4), um anodo do terceiro elemento de avalanche (D6) é conectável a um emissor do elemento de comutação semicondutor (50), CARACTERIZADO pelo fato de que um primeiro capacitor (C1,C2) e uma primeira resistência (R1,R2) são cada um conectados paralelos ao segundo elemento de avalanche (D4,D5), e uma extremidade de um componente em série de terceira e quarta resistências (R5,R6) é conectada a um ponto de conexão comum da segunda resistência (R4) e do terceiro elemento de avalanche (D6), e primeiro e segundo diodos Zener (ZD1,ZD2) são conectados em série com suas polaridades sendo opostas uma à outra entre a outra extremidade do componente em série de terceira e quarta resistências (R5,R6) e um nó de circuito conectável a uma porta do elemento de comutação semicondutor (50).

2. Circuito de proteção para o elemento de comutação semicondutor (50), de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que: um segundo capacitor (C3) é conectado paralelo à terceira resistência (R5) ou à quarta resistência (R6) do segundo circuito de proteção.

3. Circuito de proteção para o elemento de comutação semicondutor (50), de acordo com a reivindicação 1 ou 2, CARACTERIZADO pelo fato de que: uma pluralidade de primeiros elementos de avalanche (D1,D2,D3) é conectada em série.

4. Circuito de proteção para o elemento de comutação semicondutor (50), de acordo com a reivindicação 1 ou 2 ou 3, CARACTERIZADO pelo fato de que: uma pluralidade de circuitos paralelos, cada um dos quais é configurado pelo segundo elemento de avalanche (D4,D5), o primeiro capacitor (C1,C2) e a primeira resistência (R1,R2) sendo conectados paralelos no primeiro circuito de proteção, são conectados em séries.

5. Dispositivo de conversão de energia, CARACTERIZADO pelo fato de que compreende: o circuito de proteção para o elemento de comutação semicondutor (50) conforme definido em qualquer uma das reivindicações anteriores 1 a 4.