BR112015029869B1 - Aparelho e método para gerenciamento de energia em um conjunto de múltiplas matrizes e sistema de computador - Google Patents

Aparelho e método para gerenciamento de energia em um conjunto de múltiplas matrizes e sistema de computador Download PDF

Info

Publication number
BR112015029869B1
BR112015029869B1 BR112015029869-9A BR112015029869A BR112015029869B1 BR 112015029869 B1 BR112015029869 B1 BR 112015029869B1 BR 112015029869 A BR112015029869 A BR 112015029869A BR 112015029869 B1 BR112015029869 B1 BR 112015029869B1
Authority
BR
Brazil
Prior art keywords
voltage
matrix
inductive element
array
die
Prior art date
Application number
BR112015029869-9A
Other languages
English (en)
Other versions
BR112015029869A2 (pt
Inventor
Guido Droege
Andre Schaefer
Uwe Zillmann
Original Assignee
Intel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corporation filed Critical Intel Corporation
Publication of BR112015029869A2 publication Critical patent/BR112015029869A2/pt
Publication of BR112015029869B1 publication Critical patent/BR112015029869B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

GERENCIAMENTO DE ENERGIA EM CONJUNTOS DE MATRIZES MÚLTIPLAS. A presente invenção refere-se a um aparelho tal como um dispositivo heterogêneo que inclui pelo menos uma primeira matriz e uma segunda matriz. O aparelho inclui adicionalmente um primeiro elemento indutivo, um segundo elemento indutivo e conjunto de circuitos de controle de comutador. O conjunto de circuitos de controle de comutador é disposto na primeira matriz. O conjunto de circuitos de controle de comutador controla a corrente através do primeiro elemento indutivo para produzir uma primeira tensão. A primeira tensão energiza a primeira matriz. O segundo elemento indutivo é acoplado ao primeiro elemento indutivo. O segundo elemento indutivo produz uma segunda tensão para energizar a segunda matriz. A primeira matriz e a segunda matriz podem ser fabricadas em concordância com tecnologias diferentes e nas quais a primeira matriz e a segunda matriz resistem a tensões máximas diferentes. Uma magnitude da primeira tensão pode ser maior do que uma magnitude da segunda tensão.

Description

CAMPO DA TÉCNICA
[0001] As modalidades da presente revelação se referem, de mo do geral, ao gerenciamento de energia em conjuntos de matrizes múltiplas.
ANTECEDENTES
[0002] Com o objetivo de economizar espaço em um substrato hospedeiro respectivo, circuitos integrados múltiplos ou matrizes podem ser combinados para produzir um único conjunto de matrizes múltiplas, empilhando-se as matrizes uma em cima da outra. Em tal caso, uma tensão recebida do substrato hospedeiro tipicamente energiza cada matriz no conjunto de matrizes múltiplas.
[0003] Em certos casos, a magnitude de tensão exigida para ener- gizar cada matriz em uma pilha pode variar, caso em que o substrato hospedeiro pode fornecer múltiplas tensões diferentes para energizar o conjunto de matrizes múltiplas. A geração externa das tensões no substrato hospedeiro pode ser indesejada, visto que a mesma exige que o criador da placa forneça um regulador de tensão externo com relação ao conjunto de matrizes múltiplas, o que aumenta os custos da plataforma e a complexidade. Em outras palavras, o conjunto de circuitos externo com relação ao conjunto de matrizes múltiplas pode ser usado para gerar tensões apropriadas para energizar as matrizes diferentes no conjunto de matrizes múltiplas.
[0004] Como uma alternativa à exigência de geração externa das tensões múltiplas, as matrizes convencionais podem ser configuradas para incluir um conjunto de circuitos de bomba de carga para converter uma única tensão recebida em múltiplas tensões de suprimento dife- rentes. Por meio da conectividade no conjunto de matrizes múltiplas, as tensões geradas internamente são, portanto, usadas para energizar as matrizes diferentes no conjunto de matrizes múltiplas. O uso de uma ou mais bombas de carga em um conjunto de matrizes múltiplas é indesejável visto que as mesmas são tipicamente ineficientes e, portanto, gastam energia.
BREVE DESCRIÇÃO DOS DESENHOS
[0005] A Figura 1 é um diagrama tridimensional exemplificativo que ilustra um conjunto que inclui uma pilha de matrizes de acordo com as modalidades no presente documento.
[0006] A Figura 2 é um diagrama de vista lateral exemplificativo que ilustra um conjunto de acordo com modalidades no presente documento.
[0007] A Figura 3 é um diagrama tridimensional exemplificativo que ilustra um conjunto de matrizes múltiplas plano de acordo com as modalidades no presente documento.
[0008] A Figura 4 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de matrizes múltiplas de acordo com as modalidades no presente documento.
[0009] A Figura 5 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de matrizes múltiplas de acordo com as modalidades no presente documento.
[0010] A Figura 6 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de matrizes múltiplas de acordo com as modalidades no presente documento.
[0011] A Figura 7 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de matrizes múltiplas de acordo com as modalidades no presente documento.
[0012] A Figura 8 é um diagrama exemplificativo que ilustra uma arquitetura de computador que pode ser usada para executar um ou mais métodos de acordo com as modalidades no presente documento.
[0013] A Figura 9 é um fluxograma exemplificativo que ilustra o método de acordo com as modalidades no presente documento.
[0014] A Figura 10 é um diagrama exemplificativo que ilustra o uso de matrizes e/ou conjuntos de matrizes múltiplas em um sistema de computador respectivo de acordo com as modalidades no presente documento.
DESCRIÇÃO DAS MODALIDADES
[0015] Há um impulso em direção à fabricação de conjuntos de ma trizes múltiplas que exigem vias de energia múltiplas diferentes. Tal impulso é um desafio visto que o conjunto de circuitos em uma matriz no conjunto de matrizes múltiplas pode não ter a capacidade de resistir a uma tensão que é exigida por outra matriz no conjunto de matrizes múltiplas. Por exemplo, o conjunto de matrizes múltiplas pode incluir uma pilha de DRAM (Memória de Acesso Aleatório Dinâmica) na qual matrizes de memória múltiplas (fabricadas em concordância com tecnologia diferente) são empilhadas no topo uma da outra. O conjunto de circuitos tal como uma lógica de controle em uma matriz no conjunto de matrizes múltiplas pode ter a capacidade de tolerar a exposição a uma alta tensão tal como VPP (isto é, uma tensão de suprimento) exigida por outra matriz (tal como uma matriz de memória) no conjunto de matrizes múltiplas para realizar certas operações de gerenciamento de memória.
[0016] Uma modalidade no presente documento que inclui o con junto de circuitos de gerenciamento de energia disposto em um conjunto de matrizes múltiplas heterogêneo (por exemplo, uma pilha de memória, um circuito de memória plano, um conjunto de circuitos de sensor, frequência por rádio ou outras tecnologias de alta potência etc.). Um conjunto heterogêneo pode incluir tipos múltiplos de matrizes. Por exemplo, uma primeira matriz no conjunto pode ser fabricada em concordância com uma primeira tecnologia, uma segunda matriz pode ser fabricada em concordância com uma segunda tecnologia, e assim em diante. O conjunto de circuitos de gerenciamento de energia disposto no conjunto permite a geração de uma ou mais altas tensões para o uso no conjunto heterogêneo.
[0017] Cada matriz no conjunto de matrizes múltiplas heterogêneo pode ser fabricada em concordância com a mesma tecnologia ou tecnologias diferentes. Por exemplo, uma ou mais matrizes em uma pilha podem ser fabricadas em concordância com tecnologias de memória que incluem: SDRAM (Memória de Acesso Aleatório Dinâmica Sincrô- nico), DRAM (Memória de Acesso Aleatório Dinâmica), SRAM (Memória de Acesso Aleatório Estático), MRAM (memória de acesso aleatório Resistente a magnetismo), EPROM (Memória de Apenas Leitura Programável Apagável), Flash, PCM (Memória de Mudança de Fase), etc. Para aplicações de sensor automotivo, uma ou mais matrizes na pilha podem ser usadas concordância com a tecnologia de energia Inteligente. Uma ou mais matrizes em uma pilha podem ser fabricadas com o uso de tecnologias diferentes, tais como CMOS (Semicondutor de Óxido de Metal Complementar), GaAS (Arseniato de Gálio), Ge (Ger- mânio), SiC (Carboneto de Silício), etc.
[0018] Todas as tecnologias de fabricação podem ter exigências de tensão diferentes e poderiam ser combinadas em uma pilha comum.
[0019] Cada uma das tecnologias diferentes pode exigir a aplica ção de uma tensão diferente para energizar uma matriz respectiva. Por exemplo, a primeira matriz na matriz heterogênea pode exigir uma primeira tensão VPP1 para realizar uma função tal como o gerenciamento de dados (tal como ler, apagar, gravar, etc.), a segunda matriz no conjunto heterogêneo pode exigir uma segunda VPP2 (tal como uma tensão diferente ou maior que VPP1) para realizar uma função tal como o gerenciamento de dados (tal como ler, apagar, escrever, etc.), e assim em diante.
[0020] Devido à tecnologia de fabricação usada para fabricar uma primeira matriz respectiva, a aplicação de VPP2 (que é uma tensão mais alta que a VPP1) a qualquer um dos componentes de matriz (tal como transistores, diodos, etc.) na primeira matriz pode causar dano. Consequentemente, é um desafio gerar e/ou transportar uma tensão VPP2 a partir da primeira matriz para a segunda matriz. Uma modalidade no presente documento inclui um aparelho tal como o conjunto heterogêneo. Conforme mencionado, o conjunto heterogêneo (ou dispositivo) pode incluir uma primeira matriz fabricada em concordância com uma primeira tecnologia de fabricação; o conjunto heterogêneo pode incluir uma segunda matriz fabricada em concordância com uma segunda tecnologia de fabricação; e assim em diante.
[0021] O conjunto heterogêneo pode incluir adicionalmente um conjunto de circuitos de controle de comutador, um primeiro elemento indutivo, e um segundo elemento indutivo. O conjunto de circuitos de controle de comutador pode estar disposto em ou sobre uma ou mais das matrizes.
[0022] Em concordância com uma modalidade, o primeiro elemen to indutivo pode ser configurado para receber uma tensão de entrada. O conjunto de circuitos de controle de comutador controla a corrente (tal como a corrente conforme fornecida pela tensão de entrada) através do primeiro elemento indutivo para produzir uma primeira tensão. A primeira tensão pode ser mais alta em magnitude do que a tensão de entrada.
[0023] A primeira tensão energiza a primeira matriz. O segundo elemento indutivo é acoplado ao primeiro elemento indutivo. O segundo elemento indutivo produz uma segunda tensão para energizar o segundo circuito. A segunda tensão energiza a segunda matriz. Cancelar a segunda matriz pode exigir uma tensão mais alta para realizar as operações respectivas na segunda matriz. Em uma modalidade, uma magnitude da segunda tensão é substancialmente maior que uma magnitude da primeira tensão.
[0024] Conforme mencionado, a primeira matriz e a segunda ma triz podem ser fabricadas em concordância com tecnologias diferentes e nas quais a primeira matriz e a segunda matriz resistem a tensões máximas aplicadas diferentes. Por exemplo, os componentes de matriz na primeira matriz podem não ter a capacidade de resistir à segunda tensão, o que é exigido pela segunda matriz para realizar certas operações.
[0025] A geração de tensões diferentes com o uso de elementos indutivos conforme discutido no presente documento reduz uma quantidade da área ou volume exigidos de um conjunto e o conjunto de circuitos de gerenciamento de energia correspondente. Por exemplo, o conjunto de circuitos de gerenciamento de energia que inclui o primeiro elemento indutivo, o segundo elemento indutivo, e o conjunto de circuitos de controle de comutador está disposto no conjunto.
[0026] A geração de tensões diferentes com o uso do conjunto de circuitos de gerenciamento de energia conforme discutido no presente documento também permite a operação de circuitos heterogêneos em um conjunto. Por exemplo, conforme mencionado, os elementos indutivos e conjunto de circuitos de comutação correspondentes podem ser dispostos dentro de um dispositivo heterogêneo respectivo, que reduz, portanto, um tamanho de um estado real de placa de circuito externo e o número de pinos de entrada de energia necessários em um conjunto respectivos. Adicionalmente, a geração de tensões múltiplas conforme discutido no presente documento permite a colocalização e operação de circuitos heterogêneos em um dispositivo comum tal como uma pilha de memória que inclui circuitos de memória fabricados em concordância com tecnologias diferentes.
[0027] Agora, mais especificamente, a Figura 1 é um diagrama exemplificativo que ilustra uma vista em perspectiva de um conjunto tal como uma pilha de matrizes de acordo com as modalidades no presente documento.
[0028] Conforme mostrado, o conjunto 100 inclui duas ou mais matrizes tais como a matriz 110-1, a matriz 110-2, a matriz 110-3, e assim em diante. O conjunto 100 pode incluir qualquer número adequado (por exemplo, 2, 3, 4, 5) de matrizes (por exemplo, os chips semicondutores, os circuitos integrados, etc.), sendo que cada uma das quais é fabricada em concordância com uma mesma tecnologia ou uma tecnologia diferente.
[0029] Cada matriz em conjunto 100 pode estar em qualquer tipo de fonte adequada. Por exemplo, uma ou mais matrizes em conjunto 100 podem ser chips de memória. Em uma modalidade, cada uma dentre uma ou mais matrizes no conjunto 100 pode ser um dispositivo DRAM (Memória de Acesso Aleatório Dinâmica), flash NAND, flash NOR, Memória de Acesso Aleatório resistente a Magnetismo, Memória de Acesso Aleatório Ferroelétrica, memória 3D, sistema de memória de computador pessoal, etc.).
[0030] Cada matriz pode ser um dispositivo semicondutor respectivo (tal como um circuito integrado) que inclui células de armazenamento múltiplas para armazenar dados respectivos. A título de um exemplo não limitativo, a matriz 110-1 pode incluir um conjunto de células de armaze-namento 150-1 para armazenar os primeiros dados, a matriz 110-2 inclui um conjunto de células de armazenamento 150-2 para armazenar os segundos dados, a matriz inclui um conjunto de células de armazenamento 150-3 para armazenar os terceiros dados, e assim em diante.
[0031] Conforme mencionado, cada matriz pode não incluir as cé lulas de armazenamento respectivas e pode realizar qualquer função adequada.
[0032] Cada matriz pode ser cortada a partir de uma pastilha se- micondutora respectiva que inclui matrizes múltiplas.
[0033] O um ou mais tipos diferentes de matrizes 110 podem ser empilhados um sobre os outros para formar um conjunto 100. Conforme mencionado, o empilhamento das matrizes 110 para produzir uma pilha vertical pode economizar em uma região correspondente ocupada pelas matrizes 110 em uma placa de circuito impressa ou outro substrato hospedeiro adequado no qual, o conjunto 100 é montado.
[0034] Em certos casos, conforme mostrado, cada matriz no con junto 100 pode exigir um conjunto de uma ou mais tensões diferentes (tal como Vcc1, Vcc2, Vcc3, e assim em diante) para realizar operações de dados respectivas (operações de gerenciamento de memória, operações de controle, operações de processamento, operações de sensor, etc.). As operações sustentadas por cada matriz no conjunto 100 podem variar dependendo na aplicação em que o conjunto é usado.
[0035] Por exemplo, em uma modalidade, o conjunto de circuitos de gerenciamento de energia 142 (tal como o conjunto de circuitos de controle de comutador 140, o elemento indutivo 130-1, o elemento indutivo 130-2, o elemento indutivo 130-3, o enlace condutivo 170-1, o enlace condutivo 170-2, e assim em diante) disposto na matriz 110-1 recebe a tensão de entrada Vin e produz as tensões (tal como Vcc1, Vcc2, Vcc3, e assim em diante) usadas por cada matriz para realizar as operações respectivas.
[0036] Em uma modalidade exemplificativa não limitativa, quando as matrizes 110 são configuradas para incluir células de armazenamento de memória não volátil (tal como com base em uma tecnologia NAND) para armazenar os dados, dependendo de um tipo de tecnologia usado para fabricar uma matriz respectiva, cada uma das células de armazenamento em uma matriz respectiva pode ser configurada para armazenar um ou múltiplos bits de dados dependendo em uma configuração respectiva de modo de bit-por-célula (por exemplo, célula de mul- tinível MLC, célula de nível único SLC, etc.) da matriz de memória.
[0037] O conjunto de circuitos de gerenciamento de energia 142 (tal como conjunto de circuitos de controle de comutador 140) e/ou componentes relacionados podem ser executados por meio de qualquer tipo adequado de fonte tal como um conjunto de circuitos análogo, conjunto de circuitos digital, instruções de execução de hardware de processador de sinal digital, firmware, etc. Consequentemente, modalidades no presente documento podem incluir hardware, software e híbrido de hardware e software, etc.
[0038] Conforme mencionado, nessa modalidade exemplificativa não limitativa, o conjunto de circuitos de gerenciamento de energia 142 na matriz 110-1 inclui o conjunto de circuitos de controle de comutador 140. A matriz 110-1 também inclui elementos indutivos 130 que incluem o elemento indutivo 130-1, o elemento indutivo 130-2, e o elemento indutivo 130-3 para facilitar a conversão de tensão de entrada Vin para uma ou mais tensões tais como Vcc1, Vcc2, Vcc3, etc. Consequentemente, o primeiro elemento indutivo 130-1, o segundo elemento indutivo 130-2, o terceiro elemento indutivo 130-3, etc., podem ser dispostos na primeira matriz 110-1.
[0039] Em concordância com uma modalidade, o conjunto de cir cuitos de controle de comutador 140 é disposto na primeira matriz 1101 do conjunto 100 (tal como um aparelho de armazenamento de dados ou outro tipo adequado do dispositivo de múltiplos chips). O conjunto de circuitos de controle de comutador 140 controla a corrente através do primeiro elemento indutivo 130-1 para produzir uma primeira tensão Vcc1. Em uma modalidade exemplificativa não limitativa, a primeira tensão Vcc1 energiza a primeira matriz 110-1 e sustenta um ou mais tipos diferentes de operações de gerenciamento de dados associadas com as células de armazenamento 150-1. Alternativamente, em outra modalidade exemplificativa, sendo que a primeira tensão Vcc1 é uma tensão intermediária que não energiza nenhum conjunto de circuitos disposto na primeira matriz 110-1. Conforme discutido no presente documento, a primeira tensão Vcc1 é usada como uma base para gerar uma ou mais outras tensões tal como as Vcc2, Vcc3, etc.
[0040] Conforme mostrado adicionalmente na Figura 1, sendo que o conjunto de circuitos de gerenciamento de energia 142 inclui o elemento indutivo 130-2. O elemento indutivo 130-2 é acoplado para receber a primeira tensão Vcc1 e produzir uma segunda tensão Vcc2. O enlace condutivo 170-1 fornece a conectividade a partir da saída do elemento indutivo 130-2 para o diodo D11 disposto na matriz 110-2. O enlace condutivo pode ser fabricado a partir de qualquer material con- dutivo adequado tal como metal. Portanto, o enlace condutivo 170-1 transporta a tensão Vcc2 para a matriz 110-2. Conforme previamente discutido, a segunda tensão Vcc2 energiza a segunda matriz 110-2 no conjunto 100 e sustenta uma ou mais operações associadas com a matriz 110-2.
[0041] Conforme mostrado adicionalmente na Figura 1, nessa mo dalidade exemplificativa não limitativa, o conjunto de circuitos de ge-renciamento de energia 142 inclui 130-3. O terceiro elemento 130-3 é acoplado para receber a primeira tensão Vcc1 e produzir uma terceira tensão Vcc3. O enlace condutivo 170-2 fornece a conectividade a partir do nó de saída do elemento indutivo 130-3 para o diodo D21 disposto na matriz 110-3. O enlace condutivo 170-2 pode ser isolado eletricamente a partir dos componentes na matriz 110-2. O enlace conduti- vo 170-2 pode ser fabricado a partir de qualquer material condutivo adequado tal como metal. Portanto, o enlace condutivo 170-2 transporta a tensão Vcc3 para a matriz 110-3. Conforme previamente discutido, a tensão Vcc3 energiza a segunda matriz 110-3 no conjunto 100 e sustenta uma ou mais operações de gerenciamento de dados respectivas com a matriz 110-3.
[0042] Em uma modalidade, o primeiro elemento indutivo 130-1 e o segundo elemento indutivo 130-2 são acoplados magneticamente um ao outro. Em uma maneira similar, o primeiro elemento indutivo 130-1 e o terceiro elemento indutivo 130-3 também podem ser acoplados magneticamente ou indutivamente um ao outro. O acoplamento magnético ajuda a induzir um fluxo de corrente através do elemento indutivo 130-2 e do elemento indutivo 130-3, que produzem níveis de tensão potencialmente mais altos.
[0043] Os elementos indutivos podem ser formados de qualquer maneira adequada. Por exemplo, em uma modalidade exemplificativa não limitativa, cada um dos elementos indutivos 130 é fabricado por meio de uma ou mais trajetórias de resfriamento contínuas dispostas nas camadas da matriz 110-1. As trajetórias de resfriamento podem ser colocalizadas para fornecerem o acoplamento magnético.
[0044] Os indutores podem ser implantados na matriz tanto como indutores laterais com o uso de camadas de metal fornecidas quanto como verticalmente com o uso TSVs (Vias Através de Silicone) em adição. Para a integração do tipo 2.5D (como na Figura 3), os elementos indutores podem também ser implantados no intermediário comum.
[0045] Para rendimentos energéticos acima 70%, o fator de aco plamento de elementos indutivos pode estar na ordem de 0,9 ou acima. Cada um dos elementos indutivos pode ser formado com o uso de TSVs em um modelo espiral em uma ou mais camadas da matriz 1101. Os materiais magnéticos especiais podem ser adicionados dentro da bobina ou laços em espiral de elementos indutivos 130 para fornecer o acoplamento magnético conforme previamente discutido. Entretanto, um rendimento muito alto para a geração de alta tenção não é sempre necessário. Se essas tensões precisam ser ativadas apenas durante períodos de tempo curtos ou durante eventos raros - como para operações de fusão iniciais - o rendimento é potencialmente menos relevante.
[0046] Em uma modalidade, a magnitude da tensão Vcc1 é maior que a magnitude da tensão Vin; a magnitude da tensão Vcc2 é maior que tensão Vcc1; a magnitude a tensão Vcc3 é maior que da magnitude da tensão Vcc2; e assim em diante.
[0047] Conforme previamente discutido, o conjunto 100 pode ser uma pilha de memória vertical que inclui a matriz 110-1, a matriz 1102, a matriz 110-3, etc. Uma face plana 182-1 (face de topo) da primeira matriz 110-1 está substancialmente em contato com uma face plana 182-2 (face de fundo) da segunda matriz 110-2.
[0048] O enlace condutivo 170-1 se estende da primeira matriz 110-1 para a segunda matriz 110-2. O enlace condutivo 170-1 transporta a segunda tensão Vcc2 a partir de um nó de saída do elemento indutivo 130-2 para um ânodo de diodo D11 disposto na segunda matriz 110-2.
[0049] Em uma maneira similar, o enlace condutivo 170-2 se es tende da primeira matriz 110-1 para a terceira matriz 110-3. O enlace condutivo 170-2 transporta a tensão Vcc3 a partir de um nó de saída do elemento indutivo 130-3 para um ânodo de diodo D21 disposto na matriz 110-3.
[0050] Cada matriz pode incluir tipos diferentes de componentes de circuito para sustentar a funcionalidade correspondente. Por exemplo, a matriz 110-1 pode incluir um primeiro conjunto de componentes semicondutores tal como transistores, diodos, etc., fabricados em con-cordância com uma primeira tecnologia de fabricação; a matriz 110-2 pode incluir um segundo conjunto de componentes semicondutores tal como transistores, diodos, etc., fabricados em concordância com uma segunda tecnologia de fabricação; a matriz 110-3 pode incluir um ter- ceiro conjunto de componentes semicondutores tal como transistores, diodos, etc., e assim em diante.
[0051] Os componentes semicondutores no primeiro conjunto (tal como na matriz 110-1) podem ser fabricados para tolerar a aplicação de uma primeira tensão de limiar máxima; os componentes semicondutores no segundo conjunto (tal como na matriz 110-1) podem ser fabricados para tolerar a aplicação de uma segunda tensão de limiar máxima; os componentes semicondutores no terceiro conjunto (na matriz 110-3) podem ser fabricados para tolerar a aplicação de uma terceira tensão de limiar máxima; e assim em diante.
[0052] Como exemplo não limitativo adicional, acredita-se que o conjunto de circuitos tal como os componentes semicondutores na matriz 110-1 toleram a aplicação de uma tensão máxima de 2,2 volts; acredita-se que o conjunto de circuitos tal como os componentes semicondutores na matriz 1102 toleram a aplicação de uma tensão máxima de 2,9 volts; acredita-se que o conjunto de circuitos tal como os componentes semicondutores na matriz 110-3 toleram a aplicação de uma tensão máxima de 3,6 volts.
[0053] Em tal modalidade, e a título de um exemplo não limitativo, o conjunto de circuitos de gerenciamento de energia 142 converte a tensão de entrada Vin (tal como 1,0 volts DC) em Vcc1 (tal como 1,8 volts DC), que está abaixo de um valor de limiar máximo 2,2 volts DC; o conjunto de circuitos de gerenciamento de energia 142 converte a tensão de entrada Vcc1 (tal como 1,8 volts DC) em Vcc2 (tal como 2,5 volts DC), que está abaixo do valor de limiar máximo de 2,9 volts DC; o conjunto de circuitos de gerenciamento de energia 142 converte a tensão de entrada Vcc1 (tal como 1,8 volts DC) em Vcc3 (tal como 3,2 volts DC), que está abaixo do valor de limiar máximo 3,6 volts DC.
[0054] Consequentemente, o conjunto de circuitos de gerencia- mento de energia 142 pode ser configurado para: gerar a magnitude da primeira tensão Vcc1 (1,8 VDC) para ser menor do que a primeira tensão de limiar máxima (2,2 VDC); gerar a magnitude da segunda tensão Vcc2 (2,5 VDC) para ser maior do que a primeira tensão de limiar máxima (2,2 VDC) mas menos que a magnitude da segunda tensão de limiar máxima 2,9 VDC).
[0055] Os componentes semicondutores de circuito (tal como tran sistores, diodos, etc.) na matriz 110-1 são isolados eletricamente da segunda tensão Vcc2 (2,5 VDC) para impedir dano aos componentes semicondutores na matriz 110-1. Consequentemente, as modalidades no presente documento podem incluir o isolamento do nó de saída do elemento indutivo 130-2 (que gera a maior, potencialmente danosa, tensão Vcc2) a partir dos outros componentes na matriz 110-1. Uma extremidade do enlace condutivo 170-1, que pode tolerar uma magnitude da tensão Vcc2, transporta a tensão Vcc2 para a matriz 110-2.
[0056] Conforme previamente discutido, as matrizes em conjunto 100 podem ser fabricadas em concordância com tecnologia diferente. As matrizes também podem ser do mesmo tipo de tecnologia. Em uma modalidade exemplificativa, a primeira matriz 110-1 é um primeiro dispositivo DRAM (Memória de Acesso Aleatório Dinâmica) no conjunto 100; a segunda matriz 110-2 é um segundo dispositivo DRAM (Memória de Acesso Aleatório Dinâmica) no conjunto 100.
[0057] Nota-se novamente que a geração de tensões diferentes é mostrada a título de exemplo não limitativo apenas e que as matrizes 110 em conjunto 100 podem ser fabricadas em concordância com uma mesma tecnologia de fabricação. O conjunto de circuitos de gerenciamento de energia 142 pode ser configurado para gerar um mesmo nível de tensão ou substancialmente o mesmo para energizar cada uma das matrizes respectivas 110 no conjunto 100.
[0058] A Figura 2 é um diagrama de vista lateral exemplificativo que ilustra um empilhamento de matrizes múltiplas para produzir um conjunto de acordo com as modalidades no presente documento.
[0059] Conforme previamente discutido, o conjunto 100 pode inclu ir matrizes múltiplas que incluem a matriz 110-1, a matriz 110-2, a matriz 110-3, e assim em diante. Conforme mostrado nesse diagrama de vista lateral do conjunto 100, a matriz 110-2 é empilhada na primeira matriz 110-1; a matriz 110-3 é empilhada na matriz 110-2; e assim em diante.
[0060] O conjunto 100 pode ser montado em uma placa de circuito respectiva 225. Conforme mencionado, o empilhamento de matrizes 110 para produzir o conjunto 100 resulta na economia de espaço do estado real substancial na placa de circuito 225 visto que o volume do conjunto 100 é de modo geral, igual a um volume da matriz 110-1 mesmo que o conjunto 100 inclua os níveis adicionais (tal como a matriz 110-2, a matriz 110-3, etc.) para armazenar os dados ou realizar qualquer outra função adequada.
[0061] Em uma modalidade, o enlace condutivo 170-1 e o enlace condutivo 170-2 são fabricados como as chamadas TSVs (Vias através de Silício). Conforme previamente discutido, as matrizes 110 no conjunto 100 podem ser dispositivos semicondutores ou um circuito integrado. Os enlaces condutivos fornecem, através das matrizes, conectividade a partir de uma camada de silício (tal como a matriz 110-1) para a próxima camada de silício (tal como a matriz 110-2) no conjunto 100.
[0062] Se desejado, um ou mais dos elementos indutivos 130 po dem ser dispostos no substrato hospedeiro 225 ao invés de estarem dispostos na matriz 110-1. Em tal caso, o conjunto 100 e a placa de circuito 225 incluem enlaces condutivos adicionais que facilitam o transporte das tensões geradas Vcc1, Vcc2, Vcc3, etc., a partir dos elementos indutivos 130 na placa de circuito 225 através da matriz 110-1 para as outras matrizes respectivas na pilha.
[0063] Os detalhes adicionais da operação de comutação são dis cutidos abaixo.
[0064] A Figura 3 é um diagrama tridimensional exemplificativo que ilustra um conjunto planar de acordo com as modalidades no presente documento.
[0065] Conforme previamente discutido, o conjunto 110 pode ser configurado como uma pilha de memória vertical. Em concordância com as modalidades alternativas adicionais, um conjunto pode ser configurado como um conjunto planar nos componentes tal como uma pluralidade de matrizes são montados.
[0066] Por exemplo, o conjunto 300 pode incluir um substrato hos pedeiro 325 (tal como um intermediário). O conjunto de circuitos de controle de comutador 140 e elementos indutivos correspondentes 130 funcionam de uma forma similar conforme discutido acima. Entretanto, ao invés de estarem empilhados no topo um do outro para formar uma pilha respectiva conforme mostrado, a matriz 110-1, a matriz 110-2 e o matriz 1103 podem ser dispostas adjacentes uma à outra em uma face exposta do substrato hospedeiro 325.
[0067] Nessa modalidade exemplificativa planar não limitativa, o enlace condutivo 370-1 se estende lateralmente na face do substrato hospedeiro 325 a partir do elemento indutivo 130-2 na primeira matriz 110-1 para o diodo D11 disposto na matriz 110-2. Portanto, o enlace condutivo 370-1 transporta a tensão Vcc2 a partir do elemento indutivo 130-2 para um diodo D11 disposto na matriz 110-2.
[0068] O enlace condutivo 370-2 se estende lateralmente na face do substrato hospedeiro 325 a partir do elemento indutivo 130-3 na primeira matriz 110-1 para o diodo D21 disposto na matriz 110-3. Portanto, o enlace condutivo 370-2 transporta a tensão Vcc3 a partir do elemento indutivo 130-3 para um diodo D21 disposto na matriz 110-3.
[0069] Se desejado, um ou mais dos elementos indutivos 130 po dem ser dispostos no substrato hospedeiro 325. Em tal caso, o conjunto 300 inclui os enlaces condutivos adicionais que facilitam os transportes das tensões geradas Vcc1, Vcc2, Vcc3, etc., para as matrizes respectivas 110.
[0070] A Figura 4 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de acordo com as modalidades no presente documento.
[0071] Conforme mostrado, o conjunto 100 pode incluir o conjunto de circuitos de controle de comutador 140 assim como os comutadores correspondentes S1 e S2. O conjunto de circuitos de controle de comutador 140 gera os sinais de controle 432 para controlar os estados dos comutadores S1 e S2. Um primeiro nó (tal como um nó de entrada) do elemento indutivo 130-1 é acoplado eletricamente à tensão de entrada Vin. A tensão de entrada Vin é uma fonte que fornece a corrente através do elemento indutivo 130-1 para produzir a tensão Vcc1.
[0072] O conjunto de circuitos de gerenciamento de energia 142 na matriz 110-1 inclui o comutador S1 controlado pelo conjunto de circuitos de comutação 140. O comutador S1 é disposto entre o primeiro elemento indutivo 130-1 e o segundo elemento indutivo 130-2. Conforme discutido abaixo em mais detalhes, o comutador S1 produz a primeira tensão para energizar a primeira matriz 110-1. O segundo elemento indutivo 130-2 recebe a primeira tensão Vcc1 e produz a segunda tensão Vcc2, que energiza a segunda matriz 110-2.
[0073] Mais especificamente, durante a operação em uma modali dade, por meio de sinais de controle 432, o conjunto de circuitos de controle de comutador 140 controla o comutador S1 para um estado LIGADO enquanto que o comutador S2 é ajustado para um estado DESLIGADO. O conjunto de circuitos de controle de comutador 140 controla o comutador S2 para um estado DESLIGADO enquanto que o comutador S2 é ajustado para um estado LIGADO. O ciclo de serviço dos sinais de controle 432 pode ser ajustado para variar uma magnitude da tensão de saída Vcc1 para um nível desejado.
[0074] Em uma modalidade, o conjunto de circuitos de gerencia mento de energia 142 age como um conversor de CC-para-CC de pico de corrente no qual a tensão de entrada Vin é aumentada para produzir a tensão Vcc1. O capacitor C1 fornece a estabilidade e filtra o ruído de comutação.
[0075] Visto que o acoplamento de fluxo magnético do elemento indutivo 130-1 para o elemento indutivo 130-2, controla a corrente através do elemento indutivo 130-1 para gerar a tensão Vcc1 resulta na geração de tensão Vcc2 a partir de um nó de saída do elemento indutivo 130-2 acoplado ao enlace condutivo 170-1. A tensão gerada pelo elemento indutivo 130-2 depende de um número de enrolamentos ou bobinas eficazes em cada um dos elementos indutivos 130-1 e 1302 assim como a quantidade do acoplamento magnético entre os elementos indutivos.
[0076] A matriz 110-2 inclui o diodo D11 e o diodo D12 para retifi car o sinal recebido no enlace condutivo 170-1. O capacitor C2 fornece a estabilidade e filtra o ruído de comutação.
[0077] A Figura 5 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de matrizes múltiplas de acordo com as modalidades no presente documento.
[0078] Conforme mostrado, o conjunto de circuitos de controle de comutador 140 produz os sinais de controle 532 em uma maneira similar conforme discutido acima para produzir a tensão Vcc1. Entretanto, nessa modalidade exemplificativa, a matriz 110-2 inclui um comutador S3 controlado pelo conjunto de circuitos de controle de comutador 140. Por exemplo, um primeiro enlace condutivo tal como o enlace conduti- vo 170-1 se estende da matriz 110-1 para a matriz 110-2. O enlace condutivo 170-1 transporta a tensão Vcc2 saída do elemento indutivo 130-2 na matriz 110-1 para o componente de comutador S3 disposto na matriz 110-2.
[0079] O enlace condutivo 570-1 se estende a partir do conjunto de circuitos de controle de comutador 140 na matriz 110-1 para a matriz 110-2. Em uma modalidade exemplificativa não limitativa, o conjunto de circuitos de controle de comutador 140 gera um sinal de controle para controlar o comutador S3 independentemente dos sinais de controle usados para controlar os comutadores S1 e S2. O enlace condu- tivo 570-1 transporta um sinal de controle de comutador produzido pelo conjunto de circuitos de controle de comutador 140 para o componente de comutador S3. Por meio do sinal de controle gerado, o conjunto de circuitos de controle de comutador 140 controla um estado do componente de comutador S3 e uma magnitude da tensão Vcc2.
[0080] Em uma modalidade, o conjunto de circuitos de controle de comutador 140 controla os comutadores S2 e S3 para um estado LIGADO em substancialmente o mesmo tempo em que o comutador S1 é controlado para um estado DESLIGADO. O conjunto de circuitos de controle de comutador 140 controla os comutadores S2 e S3 para um estado DESLIGADO em substancialmente o mesmo tempo em que o comutador S1 é controlado para um estado LIGADO.
[0081] A Figura 6 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de acordo com as modalidades no presente documento.
[0082] Nessa modalidade exemplificativa, a matriz 110-1 inclui o elemento indutivo 6301, o elemento indutivo 630-2 e o elemento indutivo 630-3. De uma forma conforme previamente discutido, o conjunto de circuitos de controle de comutador 140 controla um estado de comutadores S1 e S2 para produzir a tensão Vcc1 do Número da Tensão.
[0083] A conexão em série do elemento indutivo 630-2 e do ele mento indutivo 630-3 é acoplada magneticamente ao elemento indutivo 630-1 conforme mostrado. Durante a operação de controle dos comutadores S1 e S2 para produzir a tensão de saída Vcc1, os elementos indutivos 630-2 e 630-3 produzem as tensões respectivas Vcc2 e Vcc3 para energizar as matrizes respectivas 110-2 e 110-3 conforme mostrado.
[0084] A Figura 7 é um diagrama exemplificativo que ilustra o ge renciamento de energia em um conjunto de acordo com as modalidades no presente documento.
[0085] As modalidades conforme discutidas acima ilustram um modo de realizar um controle de loop aberto para gerar uma ou mais tensões. Em concordância com as modalidades alternativas, pode ser desejável produzir um ou mais das tensões Vcc1, Vcc2, Vcc3, etc., com base na retroalimentação.
[0086] Por exemplo, em uma modalidade, o conjunto de circuitos de controle de comutador 140 inclui um circuito monitor 740. Conforme seu nome sugere, o circuito monitor 740 monitora uma magnitude da tensão Vcc1 conforme recebido na trajetória de retroalimentação 7501. Com base na retroalimentação, o conjunto de circuitos de controle de comutador 140 controla a comutação da corrente através do primeiro elemento indutivo 130-1 (conforme suprido pela Vin) para produzir a tensão Vcc1 dentro de uma faixa de tensão desejada.
[0087] Em outras modalidades adicionais, o circuito monitor 740 pode ser configurado para monitor uma magnitude da tensão Vcc2 conforme recebida na trajetória de retroalimentação 750-2. Com base na retroalimentação, o conjunto de circuitos de controle de comutador 140 controla a comutação da corrente através do elemento indutivo 130-2 (conforme suprido pela Vcc1) para produzir a tensão Vcc2 dentro de uma faixa de tensão desejada.
[0088] Conforme previamente discutido, se desejado, o diodo D11 pode ser substituído por um comutador tal como o comutador S3. Em tal modalidade, o conjunto de circuitos de controle de comutador 140 pode controlar o comutador S1 e S2 independentemente do controle do comutador S3 para produzir Vcc1 e Vcc2 dentro das faixas desejadas.
[0089] A Figura 8 é um diagrama de blocos exemplificativo de um sistema de computador para implantar o gerenciamento de energia de acordo com as modalidades no presente documento.
[0090] O sistema de computador 850 pode ser configurado para executar qualquer uma das operações com relação ao conjunto de circuitos de controle de comutador 140.
[0091] Conforme mostrado, o sistema de computador 850 do pre sente exemplo pode incluir uma interconexão 811 que acopla a mídia de armazenamento legível por computador 812 tal como um tipo não- transitório físico de mídia (isto é, qualquer tipo de meio de armazenamento de hardware físico) e que as informações digitais podem ser armazenadas e recuperadas, um processador 813 (isto é, um ou mais dispositivos de processador ou hardware de processador de computador), uma interface I/O 814, uma interface de comunicação 817, etc.
[0092] O meio de armazenamento legível por computador 812 po de ser qualquer dispositivo ou dispositivos de armazenamento de hardware físicos ou tangíveis tais como memória, armazenamento óptico, disco rígido, disco flexível, etc. Em uma modalidade, o meio de armazenamento legível por computador 812 (por exemplo, um armazenamento de hardware legível por computador) armazena as instruções e/ou os dados.
[0093] Em uma modalidade, a interface de comunicação 817 per mite que o sistema de computador 850 e o processador respectivo 813 (hardware de processador de computador) se comuniquem sobre uma fonte tal como uma rede 190 para recuperar as informações de fontes remotas e se comunicar com outros computadores. A interface I/O 814 permite que o sistema de computador 850 receba os sinais de controle de retroalimentação e/ou de saída para controlar os comutadores conforme previamente discutido.
[0094] Conforme mostrado, a mídia de armazenamento legível por computador 812 é codificada com o aplicativo de controle de comutador 1401 (por exemplo, software, firmware, etc.) executado pelo processador 813. O aplicativo de controle de comutador 140-1 pode ser configurado para incluir as instruções para implantar quaisquer das operações conforme discutido no presente documento.
[0095] Durante a operação de uma modalidade, o processador 813 acessa a mídia de armazenamento legível por computador 812 por meio do uso da interconexão 811 com o objetivo de inicializar, rodar, executar, interpretar ou realizar de outra forma as instruções no aplicativo de controle de comutador 1401 armazenadas no meio de armazenamento legível por computador 812.
[0096] A execução da aplicação de controle de comutador 140-1 produz funcionalidade de processamento como o processo de decodi- ficador controle de comutador 140-2 no processador 813. Em outras palavras, o processo de controle de comutador 140-2 associado ao processador 813 representa um ou mais aspectos de executar a aplicação de controle de comutador 140-1 dentro ou no processador 813 no sistema de computador 850.
[0097] Aqueles versados compreenderão que o sistema de com putador 850 pode incluir outros processos e/ou componentes de software e hardware, como um sistema operacional que controla a alocação e o uso de recursos de hardware, recursos de software etc. para executar a aplicação de controle de comutador 140-1.
[0098] De acordo com diferentes modalidades, nota-se que o sis tema de computador 850 pode ser qualquer dentre vários tipos de dis-positivos, inclusive, mas sem limitação, um computador móvel, um sistema de computador pessoal, um dispositivo sem fio, estação base, dispositivo de telefone, computador de mesa, computador do tipo laptop, computador do tipo notebook, computador do tipo netbook, sistema de computador do tipo mainframe, computador portátil, estação de trabalho, computador de rede, servidor de aplicativo, dispositivo de armazenamento, um dispositivo eletrônico de consumidor como uma câmera, filmadora, decodificador de sinais, dispositivo móvel, console de vídeo game, dispositivo de vídeo game portátil, um dispositivo periférico como um comutador, modem, roteador, ou, em geral, qualquer tipo de dispositivo de computação ou eletrônico.
[0099] A funcionalidade sustentada pelos diferentes recursos será discutida agora por meio de fluxogramas na Figura 9. Nota-se que o processamento nos fluxogramas abaixo pode ser executado em qualquer ordem adequada.
[00100] A Figura 9 é um fluxograma 900 que ilustra um método exemplificativo de acordo com as modalidades. Nota-se que haverá alguma sobreposição em relação aos conceitos descritos acima.
[00101] No bloco de processamento 910, o conjunto de circuitos de gerenciamento de energia 142 recebe uma tensão de entrada, Vin.
[00102] No bloco de processamento 920, o conjunto de circuitos de gerenciamento de energia 142 controla a corrente através de um primeiro elemento indutivo 130-1 para produzir uma primeira tensão Vcc1 a partir da tensão de entrada. A primeira tensão gerada Vcc1 energiza o conjunto de circuitos (tal como as células de armazenamento 150-1) na primeira matriz 110-1.
[00103] No bloco de processamento 930, o conjunto de circuitos de gerenciamento de energia 142 deriva uma segunda tensão Vcc2 por meio da corrente suprida a partir da primeira tensão Vcc1 através do segundo elemento indutivo 130-2.
[00104] No bloco de processamento 940, o conjunto de circuitos de gerenciamento de energia 142 transporta a segunda tensão Vcc2 para uma segunda matriz 110-2 no conjunto 100. A segunda tensão gerada Vcc2 energiza o conjunto de circuitos (tal como as células de armazenamento 150-3) na segunda matriz 110-2.
[00105] A Figura 10 é um diagrama exemplificativo que ilustra o uso de um ou mais conjuntos em um sistema de computador respectivo de acordo com as modalidades no presente documento.
[00106] Conforme mostrado, o sistema de computador 1100 pode incluir umo recurso de processador principal 1120 e um sistema de memória 1050. O recurso de processador principal 1120 pode ser ou incluir hardware de processador de computador tal como um ou mais dispositivos de processador. A título de um exemplo não limitativo, o sistema de computador 1100 pode ser de qualquer tipo adequado de fonte tal como um computador pessoal, um telefone celular, um dispositivo móvel, uma câmera, etc., com o uso do sistema de memória 1050 para armazenar os dados.
[00107] Em uma modalidade, o sistema de memória 1050 inclui um ou mais conjuntos de armazenamento de dados tal como o conjunto 100, o conjunto 101, o conjunto 102, etc., para armazenar os dados respectivos. Conforme previamente discutido, se desejado, os conjuntos podem ser configurados para tipos diferentes de funções.
[00108] Umo recurso de processador principal 1120 tem acesso ao sistema de memória 1050 por meio da interface 1011. A interface 1011 pode ser qualquer enlace adequado que permita as transferências de dados. Por exemplo, a interface 1011 pode ser de qualquer tipo adequado de enlace de comunicação que sustenta uma transferência de dados. A título de exemplo não limitativo, o enlace de comunicação pode ser um SCSI (Interface de Sistema de Computador Pequeno), SAS (SCSI Anexada Serial), SATA (Anexo de Tecnologia Avançada Serial), USB (Barramento Serial Universal), barramento PCIE (Interco- nexão Expressa de Componente Periférico), etc.
[00109] Por meio da interface 1011, o recurso de processador principal 1120 do sistema de computador 1100 tem a capacidade de recuperar os dados e armazenar os dados no sistema de memória 1050.
[00110] Em uma modalidade, a estação de finalização 1100 inclui o recurso de processador principal 1120 (tal como o hardware de processador de computador principal) configurada para gerenciar as configurações de dados correspondentes armazenados em conjunto 100, o que inclui as células de armazenamento 150-1 da matriz 110-1 e as células de armazenamento 150-2 na matriz 110-2.
[00111] Conforme um exemplo, acredita-se que o recurso de processador principal 1120 recebe uma solicitação para realizar uma função respectiva conforme especificado pela entrada 105 a partir da operação de um usuário no sistema de computador 1100. O recurso de processador principal 1120 executa a função, que pode incluir transmitir uma solicitação sobre a interface 1011 para a lógica de gerenciamento de dados 1040 para a recuperação dos dados em um endereço lógico especificado. Em adição à modalidade de outras funções, a lógica de gerenciamento de dados 140 pode ser configurada para mapear o endereço lógico da solicitação de acesso recebida para um en-dereço físico apropriado no sistema de memória 1050 e recuperar os dados de um ou mais conjuntos de armazenamento de dados. Subsequente à recuperação dos dados apropriados do sistema de memória 1050 (e um ou mais conjuntos 100, 101, 102 ...), a lógica de gerenciamento de dados 140 transmite os dados recuperados para o recurso de processador principal 1120 que satisfaz a solicitação de dados.
[00112] Em uma modalidade exemplificativa não limitativa, o recur- so de processador principal 1120 inicia a exibição de uma imagem na tela de exibição 1030 dependendo dos dados recebidos da lógica de gerenciamento de dados 1040. Em uma modalidade, a estação de finalização 100 inclui a tela de exibição 1030 na qual se renderiza uma imagem com base pelo menos em parte nos dados correspondentes armazenados na matriz 110-1 e/ou matriz 110-2 do conjunto 100.
[00113] Conforme um exemplo adicional, nota-se que o recurso de processador principal 1120 pode receber uma solicitação para realizar uma função respectiva conforme especificado pela entrada 105 de um usuário. O recurso de processador principal 1120 executa a função e se comunica com a lógica de gerenciamento de dados 1040 para armazenar os dados em um endereço lógico conforme especificado pelo recurso de processador principal 1120. Em resposta à recepção da solicitação, a lógica de gerenciamento de dados 1040 mapeia o endereço lógico para um endereço físico apropriado e armazena os dados recebidos em uma localização correspondente em um ou mais dos conjuntos 100, 101, 102, etc.
[00114] Conforme previamente discutido, cada um dos conjuntos pode incluir as matrizes múltiplas. As diferentes tensões geradas internamente (tal como a tensão Vcc1, Vcc2, Vcc3, etc.) podem ser usadas para cada uma das matrizes respectivas de memória para realizar as operações apropriadas de gerenciamento de dados.
PERMUTAÇÕES DIFERENTES DAS MODALIDADES EXEMPLIFI- CATIVAS REVELADAS
[00115] Uma primeira modalidade exemplificativa conforme discutida no presente documento inclui um aparelho. O aparelho compreende um conjunto de circuitos de controle de comutador, um primeiro elemento indutivo, e um segundo elemento indutivo. O conjunto de circuitos de controle de comutador é disposto em uma primeira matriz do aparelho. O conjunto de circuitos de controle de comutador controla a corrente através do primeiro elemento indutivo para produzir uma primeira tensão. O segundo elemento é acoplado para receber a primeira tensão e produzir uma segunda tensão. A segunda tensão energiza uma segunda matriz no aparelho.
[00116] A primeira modalidade exemplificativa pode ser implantada juntamente com qualquer um do um ou mais dos seguintes recursos para produzir as outras modalidades adicionais abaixo:
[00117] Em concordância com uma a modalidade, a primeira tensão energiza a primeira matriz.
[00118] Em uma modalidade, o primeiro elemento indutivo é aco plado magneticamente ao segundo elemento indutivo.
[00119] Em concordância com outra modalidade, o primeiro ele mento indutivo e o segundo elemento indutivo estão dispostos na primeira matriz. Uma magnitude da segunda tensão é maior que uma magnitude da primeira tensão.
[00120] Em concordância com modalidades adicionais, a segunda matriz é empilhada na primeira matriz. Uma magnitude da segunda tensão é maior que uma magnitude da primeira tensão.
[00121] Em ainda outra modalidade, a primeira matriz inclui um conjunto de células de armazenamento, sendo que o conjunto de células de armazenamento na primeira matriz armazena primeiros dados. A segunda matriz inclui um conjunto de células de armazenamento. O conjunto de células de armazenamento na segunda matriz armazena os segundos dados.
[00122] Em concordância com outra modalidade, o primeiro elemento indutivo e o segundo elemento indutivo estão dispostos na primeira matriz.
[00123] Em outras modalidades adicionais, a primeira matriz e a segunda matriz são dispostas e uma pilha vertical na qual uma face plana da primeira matriz está em contato substancialmente com uma face plana da segunda matriz. Um enlace condutivo se estende da primeira matriz para a segunda matriz. O enlace condutivo transporta a segunda tensão a partir do segundo elemento indutivo para um diodo disposto na segunda matriz.
[00124] Em concordância com modalidades adicionais, o enlace condutivo transporta a segunda tensão a partir de um nó de saída do segundo elemento indutivo para um ânodo do diodo.
[00125] Em outras modalidades adicionais, um primeiro nó do primeiro elemento indutivo é acoplado a uma tensão de entrada, sendo que a tensão de entrada fornece a corrente através do primeiro elemento indutivo. Uma magnitude da primeira tensão é maior que uma magnitude da tensão de entrada.
[00126] O aparelho pode incluir adicionalmente um substrato hospedeiro. A primeira matriz e a segunda matriz podem ser dispostas adjacentes uma à outra em uma face do substrato hospedeiro. O enlace condutivo se estende na face do substrato hospedeiro a partir da primeira matriz até a segunda matriz. O enlace condutivo transporta a segunda tensão a partir do segundo elemento indutivo para um diodo disposto na segunda matriz.
[00127] Em uma modalidade, o primeiro elemento indutivo e o segundo elemento indutivo estão dispostos no substrato hospedeiro.
[00128] Em concordância com outras modalidades adicionais, a primeira matriz é um primeiro dispositivo DRAM (Memória de Acesso Aleatório Dinâmica). A segunda matriz é um segundo dispositivo DRAM (Memória de Acesso Aleatório Dinâmica).
[00129] Em uma modalidade adicional, uma magnitude da segunda tensão é maior que uma magnitude da primeira tensão. A primeira matriz inclui um primeiro conjunto de componentes semicondutores fabricado em concordância com uma primeira tecnologia de fabricação. Os componentes semicondutores no primeiro conjunto são toleráveis à aplicação de uma primeira tensão de limiar máxima. A segunda matriz inclui um segundo conjunto de componentes semicondutores. O segundo conjunto de componentes semicondutores pode ser fabricado em concordância com uma segunda tecnologia de fabricação. Os componentes semicondutores no segundo conjunto são toleráveis à aplicação de uma segunda tensão de limiar máxima. A magnitude da primeira tensão é menor que a primeira tensão de limiar máxima; A magnitude da segunda tensão é maior que a primeira tensão de limiar máxima; A magnitude da segunda tensão é menor que a segunda tensão de limiar máxima.
[00130] Em outra modalidade, os componentes semicondutores no primeiro conjunto são isolados eletricamente da segunda tensão para impedir dano aos componentes semicondutores no primeiro conjunto. A primeira tensão é usada para realizar operações de armazenamento de memória com relação às células de armazenamento na primeira matriz. A segunda tensão é usada para realizar operações de armazenamento com relação às células de armazenamento na segunda matriz.
[00131] Em outras modalidades adicionais, o aparelho inclui um primeiro enlace condutivo que se estende a partir da primeira matriz para a segunda matriz. O primeiro enlace condutivo transporta a segunda tensão a partir da primeira matriz para um componente de comutador disposto na segunda matriz. O segundo enlace condutivo se estende da primeira matriz para a segunda matriz. O segundo enlace condutivo transporta um sinal de controle de comutador produzido pelo conjunto de circuitos de controle de comutador para o componente de comutador. O sinal de controle de comutador controla um estado do componente de comutador.
[00132] O aparelho pode incluir adicionalmente um circuito monitor. O circuito monitor monitora uma magnitude da primeira tensão como retroalimentação. O conjunto de circuitos de controle de comutador controla a comutação da corrente através do primeiro elemento indutivo para produzir a primeira tensão dentro de uma faixa de tensão desejada.
[00133] Em concordância com outra modalidade, o aparelho pode incluir um circuito monitor configurado para monitorar uma magnitude da segunda tensão como retroalimentação. O conjunto de circuitos de controle de comutador controla a comutação da corrente através do segundo elemento indutivo para produzir a segunda tensão dentro de uma faixa de tensão desejada.
[00134] Em uma modalidade, o aparelho inclui um comutador controlado pelo conjunto de circuitos de comutação. O comutador pode ser disposto entre o primeiro elemento indutivo e o segundo elemento indutivo. O comutador fornece a primeira tensão para energizar a primeira matriz. O segundo elemento indutivo recebe a primeira tensão e produz a segunda tensão que energiza a segunda matriz.
[00135] Um sistema de computador pode ser configurado para incluir o aparelho. Tal sistema de computador pode ser configurado para incluir o hardware de processador de computador principal configurado para gerenciar as configurações de dados correspondentes armazenadas nas células de armazenamento da primeira matriz e células de armazenamento na segunda matriz.
[00136] O sistema de computador conforme discutido no presente documento pode incluir uma tela de exibição na qual se renderiza uma imagem com base pelo menos em parte nos dados correspondentes armazenados na primeira matriz e na segunda matriz do conjunto.
[00137] Uma segunda modalidade exemplificativa conforme discutido no presente documento inclui um método para gerenciamento de energia em um conjunto, o método pode incluir: receber uma tensão de entrada; controlar a corrente através do primeiro elemento indutivo por meio do conjunto de circuitos de comutação disposto em uma pri- meira matriz para produzir uma primeira tensão a partir da tensão de entrada; derivar uma segunda tensão por meio da corrente suprida a partir da primeira tensão através de um segundo elemento indutivo; e transportar a segunda tensão para uma segunda matriz, sendo que a segunda tensão energiza o conjunto de circuitos na segunda matriz.
[00138] O segundo método exemplificativo pode ser implantado juntamente com qualquer um do um ou mais dos seguintes recursos para produzir as outras modalidades adicionais abaixo:
[00139] Em concordância com uma a modalidade, a primeira tensão energiza a primeira matriz.
[00140] Em uma modalidade, o método inclui adicionalmente produzir a segunda tensão para ser maior que uma magnitude da primeira tensão.
[00141] Em concordância com outra modalidade do método, o primeiro elemento indutivo e o segundo elemento indutivo estão dispostos na primeira matriz.
[00142] Em concordância com outra modalidade do método, a primeira matriz e a segunda matriz são dispostas em uma pilha vertical na qual uma face plana da primeira matriz está em contato com uma face plana da segunda matriz. Uma modalidade do método compreende adicionalmente: transportar a segunda tensão em um enlace con- dutivo que se estende a partir da primeira matriz até a segunda matriz, sendo que o enlace condutivo transporta a segunda tensão a partir do segundo elemento indutivo para um diodo disposto na segunda matriz.
[00143] Em concordância com outra modalidade do método, a modalidade do método compreende adicionalmente: receber uma tensão de entrada, sendo que a tensão de entrada é uma fonte para a corrente através do primeiro elemento indutivo; e produz uma magnitude da segunda tensão para ser maior do que uma magnitude da tensão de entrada.
[00144] Em concordância com outra modalidade do método, os componentes semicondutores no primeiro conjunto são isolados eletricamente da segunda tensão para impedir dano aos componentes semicondutores no primeiro conjunto. A modalidade do método compreende adicionalmente: utilizar a primeira tensão para executar as operações de armazenamento com relação às células de armazenamento na primeira matriz; e utilizar a segunda tensão para executar as operações de armazenamento com relação às células de armazenamento na segunda matriz.
[00145] Em concordância com outra modalidade, a modalidade do método pode incluir: transportar a segunda tensão a partir da primeira matriz para um componente de comutador disposto na segunda matriz; e transportar um sinal de controle de comutador para o componente de comutador, sendo que o sinal de controle de comutador controla um estado do componente de comutador.
[00146] Em concordância com outra modalidade do método, a modalidade do método pode incluir: monitorar uma magnitude da primeira tensão; e com base na magnitude da primeira tensão, controlar a comutação da corrente através do primeiro elemento indutivo para produzir a primeira tensão dentro de uma faixa de tensão desejada.
[00147] Em concordância com outra modalidade do método, a modalidade do método pode incluir adicionalmente: monitorar uma magnitude da segunda tensão; e com base na magnitude da segunda tensão, controlar a comutação da corrente através do segundo elemento indutivo para produzir a segunda tensão dentro de uma faixa de tensão desejada.
[00148] Uma terceira modalidade exemplificativa conforme discutido no presente documento inclui o hardware de armazenamento legível por computador (por exemplo, o meio de armazenamento legível por computador) que tem as instruções armazenadas no mesmo, as instruções, quando executadas pelo hardware de processador de computador, fazem com que o hardware de processador de computador para realizar as operações de: controlar a corrente através de um primeiro elemento indutivo por meio do conjunto de circuitos de comutação disposto em uma primeira matriz para produzir uma primeira tensão a partir da tensão de entrada; e derivar uma segunda tensão a partir da primeira tensão com base no controle da corrente suprida a partir da primeira tensão através de um segundo elemento indutivo, um enlace condutivo transporta a segunda tensão para uma segunda matriz, a segunda tensão energiza o conjunto de circuitos na segunda matriz.
[00149] A terceira modalidade exemplificativa pode ser implantada juntamente com qualquer um do um ou mais dos seguintes recursos para produzir as outras modalidades adicionais abaixo:
[00150] Em concordância com uma a modalidade, a primeira tensão energiza o conjunto de circuitos na primeira matriz.
[00151] Em uma modalidade, o hardware de armazenamento legível por computador inclui as instruções que fazem adicionalmente com que o hardware de processador de computador execute as operações de produzir a segunda tensão para ser maior do que uma magnitude da primeira tensão.
[00152] Em concordância com outra modalidade, o hardware de armazenamento legível por computador inclui as instruções que fazem adicionalmente com que o hardware de processador de computador realize as operações de: receber uma tensão de entrada; e produzir uma magnitude da primeira tensão para ser maior do que uma magnitude de uma tensão de entrada, sendo que a tensão de entrada é uma fonte para a corrente através do primeiro elemento indutivo.
[00153] Em outras modalidades adicionais, o hardware de armazenamento legível por computador inclui as instruções que fazem adicio- nalmente com que o hardware de processador de computador realize as operações de: monitorar uma magnitude da primeira tensão; e com base na magnitude da primeira tensão, controlar a comutação da corrente através do primeiro elemento indutivo para produzir a primeira tensão dentro de uma faixa de tensão desejada.
[00154] Em outras modalidades adicionais, o hardware de armazenamento legível por computador pode incluir instruções adicionais que fazem com que o hardware de processador de computador realize as operações de: monitorar uma magnitude da segunda tensão; e com base na magnitude da segunda tensão, controlar a comutação da corrente através do segundo elemento indutivo para produzir a segunda tensão dentro de uma faixa de tensão desejada.
[00155] Uma quarta modalidade exemplificativa conforme discutido no presente documento inclui um gerenciamento de energia que compreende: meios para receber uma tensão de entrada; meios para controlar a corrente através do primeiro elemento indutivo por meio do conjunto de circuitos de comutação disposto em uma primeira matriz para produzir uma primeira tensão a partir da tensão de entrada; meios para derivar uma segunda tensão por meio da corrente suprida a partir da primeira tensão através de um segundo elemento indutivo; e meios para transportar a segunda tensão para uma segunda matriz, sendo que a segunda tensão energiza o conjunto de circuitos na segunda matriz.
[00156] A quarta modalidade exemplificativa pode ser implantada juntamente com qualquer um do um ou mais dos seguintes recursos para produzir as outras modalidades adicionais abaixo:
[00157] Em concordância com uma a modalidade, a primeira tensão energiza o conjunto de circuitos na primeira matriz.
[00158] Em uma modalidade, o gerenciador de energia inclui meios para produzir a segunda tensão para ser maior que uma magnitude da primeira tensão.
[00159] Em concordância com outra modalidade, o primeiro elemento indutivo e o segundo elemento indutivo estão dispostos na primeira matriz.
[00160] Em concordância com ainda outras modalidades, a primeira matriz e a segunda matriz são dispostas em uma pilha vertical na qual uma face plana da primeira matriz está em contato substancialmente com uma face plana da segunda matriz. O gerenciador de energia compreende adicionalmente: meios para transportar a segunda tensão em um enlace condutivo que se estende a partir da primeira matriz até a segunda matriz, sendo que o enlace condutivo transporta a segunda tensão a partir do segundo elemento indutivo para um diodo disposto na segunda matriz.
[00161] Em outras modalidades adicionais, o gerenciador de energia compreende: meios para receber uma tensão de entrada, sendo que a tensão de entrada é uma fonte para a corrente através do primeiro elemento indutivo; e meios para produzir uma magnitude da segunda tensão para ser maior do que uma magnitude da tensão de entrada.
[00162] Em outras modalidades adicionais, os componentes semicondutores no primeiro conjunto são isolados eletricamente da segunda tensão para impedir dano aos componentes semicondutores no primeiro conjunto. O gerenciador de energia pode compreender adicionalmente: meios para utilizar a primeira tensão para executar as operações de armazenamento com relação às células de armazenamento na primeira matriz; e meios para utilizar a segunda tensão para executar as operações de armazenamento com relação às células de armazenamento na segunda matriz.
[00163] Em concordância com modalidades adicionais, o gerenciador de energia pode incluir meios para transportar a segunda tensão a partir da primeira matriz para um componente de comutador disposto na segunda matriz; e meios para transportar um sinal de controle de comutador para o componente de comutador, sendo que o sinal de controle de comutador controla um estado do componente de comutador.
[00164] Em uma modalidade, o gerenciador de energia inclui meios para monitorar uma magnitude da primeira tensão; e meios para controlar, com base na magnitude da primeira tensão, a comutação da corrente através do primeiro elemento indutivo para produzir a primeira tensão dentro de uma faixa de tensão desejada.
[00165] Em outras modalidades adicionais, o gerenciador de energia compreende: meios para monitorar uma magnitude da segunda tensão; e meios para controlar, com base na magnitude da segunda tensão, a comutação da corrente através do segundo elemento indutivo para produzir a segunda tensão dentro de uma faixa de tensão desejada.
VANTAGENS POTENCIAIS DAS MODALIDADES NO PRESENTE DOCUMENTO:
[00166] Uma modalidade no presente documento sustenta o conceito de ter apenas uma unidade de geração de energia centralizada dentro de um conjunto. Isso permite ou pelo menos facilita o controle de gerenciamento de energia eficaz, como dimensionamento de frequência de tensão, controle de modo de luz, controle dos estados de baixo consumo de energia, etc.
[00167] Em concordância com outra modalidade, a geração de energia conforme discutido no presente documento pode ser implantada na tecnologia de maior energia e/ou área eficaz dentro de sistemas de múltiplos dispositivos heterogêneos sem ser limitado pelas classificações de tensão máxima restritivas. O conjunto de circuitos de gerenciamento de energia exclusivo pode ser um dispositivo separado, mas também pode ser uma parte dentro de um processo lógico. A úl- tima modalidade se beneficia de ter o controle de gerenciamento na mesma matriz.
[00168] Em concordância com outra modalidade, o conceito proposto sustenta a ideia de desacoplamento de gerenciamento de energia das unidades funcionais dentro de pilhas heterogêneas. Os dispositivos empilhados específicos irão compreender apenas a funcionalidade exclusiva (por exemplo, DRAM, memórias não-voláteis, RF, sensores), que sempre pode ser implantada na tecnologia de processo mais apropriada.
[00169] Em concordância com outra modalidade, o conjunto de circuitos de gerenciamento de energia gera todas as tensões exigidas internamente em um sistema de múltiplos dispositivos reduz o número de interconexão de suprimento para a plataforma assim como o número de dispositivos na plataforma. Conforme mencionado, tanto a área de rendimento quanto as vantagens de custo.
[00170] Em concordância com tal modalidade, a geração e a distribuição de altas tensões em um sistema de múltiplos dispositivos reduzem o número de rugosidades de suprimento e interconexões (por exemplo, TSVs) dentro do sistema conforme é determinado pela quantidade de corrente de suprimento, que reduz conforme a tensão aumenta.
[00171] Qualquer uma das fontes conforme discutidas no presente documento pode incluir um ou mais dispositivos computadorizados, sistemas de computador, servidores, estações base, equipamento de comunicação sem fio, sistemas de gerenciamento de comunicação, estações de trabalho, computadores de mão ou do tipo laptop, etc., para executar e/ou sustentar qualquer um ou todos as operações do método reveladas no presente documento. Em outras palavras, um ou mais dispositivos computadorizados ou processadores podem ser programados e/ou configurados para funcionar conforme explicado no presente documento para executar as modalidades diferentes da invenção.
[00172] Em ainda outras modalidades no presente documento in- cluem programas de software, firmware, lógica, etc., para realizar as operações conforme revelado no presente documento. Uma tal modalidade compreende um produto de programa de computador que inclui um meio de armazenamento legível por computador não-transitório (isto é, qualquer meio de armazenamento legível por computador de hardware) no qual as instruções de software são codificadas para execução subsequente. As instruções, quando executadas em um dispositivo computadorizado que tem um ou mais processadores, programa e/ou faz com que o processador para executar as operações reveladas no presente documento. Tais disposições podem ser fornecidas como software, firmware, código, instruções, dados (por exemplo, estruturas de dados), etc., dispostos ou codificados em um meio de armazenamento legível por computador não-transitório tal como um meio óptico (por exemplo, um CD-ROM), disco flexível, disco rígido, memória, etc., ou outro meio tal como firmware ou código curto em um ou mais ROM, RAM, PROM, etc., ou como lógica em uma Matriz Integrada Específica de Aplicação (ASIC), etc. O software ou firmware ou outras tais configurações podem ser instaladas em um dispositivo computadorizado para fazer com que o dispositivo computadorizado realize as técnicas explicadas no presente documento.
[00173] Consequentemente, as modalidades no presente documento são direcionadas a um aparelho, um método, um sistema, um produto de programa de computador, etc., que sustentam as operações conforme discutidas no presente documento.
[00174] Nota-se que qualquer um processamento conforme discutido no presente documento pode ser realizado em qualquer ordem adequada.
[00175] Deve ser entendido que o aparelho, o sistema, o método, o aparelho, as instruções na mídia de armazenamento legível por computador, etc., conforme discutido no presente documento também po- dem ser realizados estritamente como um programa de software, firmware, como um híbrido de software, hardware e/ou firmware, ou como hardware sozinho tal como dentro de um dispositivo de processador, dentro de um sistema de operação ou um dentro de um aplicativo de software, etc.
[00176] Adicionalmente, nota-se que ainda que cada um dos diferentes recursos, técnicas, configurações etc. no presente documento possam ser discutidos em diferentes locais dessa revelação, é intencionado, quando adequado, que cada um dos conceitos pode opcionalmente ser executado independentemente um do outro ou em uma combinação um com o outro. Qualquer permutação dos recursos revelados é possível. Consequentemente, a uma ou mais modalidades conforme descritas no presente documento podem ser realizadas e vistas em muitas formas diferentes.
[00177] Nota-se adicionalmente que as técnicas no presente documento são bem adequadas para o uso em sistemas que incluem os conjuntos. No entanto, deve-se notar que as modalidades no presente documento não se limitam ao uso em tais aplicações e que as técnicas discutidas no presente documento são bem adequadas para outras aplicações também.
[00178] Embora essa invenção tenha sido particularmente mostrada e descrita com referências às modalidades preferenciais da mesma, será compreendido pelos versados na técnica que várias alterações na forma e detalhes podem ser feitas nas mesmas sem se afastar do espírito e escopo do presente pedido conforme definido pelas reivindicações anexas. Tais variações são destinadas a serem cobertas pelo escopo deste presente pedido. Como tal, a descrição anterior de modalidades do presente pedido não se destina a ser limitante. Em vez disso, quaisquer limitações da invenção são apresentadas nas reivindicações seguintes.

Claims (14)

1. Aparelho para gerenciamento de energia em um conjunto de múltiplas matrizes caracterizado pelo fato de que compreende: um primeiro elemento indutivo (130-1) e um segundo elemento indutivo (130-2) acoplado magneticamente ao primeiro elemento indutivo (130-1), um nó de entrada do primeiro elemento indutivo (130-1) para receber uma tensão de entrada (Vin); uma pluralidade de matrizes (110), em que uma primeira matriz (110-1) da pluralidade de matrizes é para exigir uma magnitude de tensão diferente de uma segunda matriz (110-2) da pluralidade de matrizes; conjunto de circuitos de controle de comutador (140), o conjunto de circuitos de controle de comutador (140) disposto na primeira matriz (110-1) do aparelho, o conjunto de circuitos de controle de comutador (140) controla uma corrente através do primeiro elemento indutivo (130-1) para produzir uma primeira tensão (Vcc1) em um nó de saída do primeiro elemento indutivo (130-1) em resposta à tensão de entrada (Vin) para energizar a primeira matriz (110-1); o segundo elemento indutivo (130-2) para produzir uma segunda tensão (Vcc2) em respota à corrente através do primeiro elemento indutivo (130-1), a segunda tensão (Vcc2) energiza a segunda matriz (110-2) no aparelho; e um enlace condutivo (170-1) se estendendo a partir da primeira matriz (110-1) até a segunda matriz (110-2) para transportar a segunda tensão (Vcc2) a partir de um nó de saída do segundo elemento indutivo (130-2) para um ânodo de um diodo (D11) na segunda matriz.
2. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira matriz é um primeiro dispositivo DRAM (Memória de Acesso Aleatório Dinâmica); e em que a segunda matriz é um segundo dispositivo DRAM (Memória de Acesso Aleatório Dinâmica).
3. Aparelho, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que a primeira tensão (Vcc1) energiza a primeira matriz (110-1); em que o primeiro elemento indutivo (130-1) e o segundo elemento indutivo (130-2) estão dispostos na primeira matriz (110-1); e em que uma magnitude da segunda tensão (Vcc2) é maior do que uma magnitude da primeira tensão (Vcc1).
4. Aparelho, de acordo com a reivindicação 2, caracterizado pelo fato de que a segunda matriz (110-2) é empilhada na primeira matriz (110-1); e em que uma magnitude da segunda tensão (Vcc2) é maior do que uma magnitude da primeira tensão (Vcc1).
5. Aparelho, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que a primeira matriz (110-1) inclui um conjunto de células de armazenamento (150-1), o conjunto de células de armazenamento (150-1) na primeira matriz (110-1) armazenando primeiros dados; e em que a segunda matriz (110-2) inclui um conjunto de células de armazenamento (150-2), o conjunto de células de armazenamento (150-2) na segunda matriz (110-2) armazenando segundos dados.
6. Aparelho, de acordo com qualquer uma das reivindicações 1, 2, 4 ou 5, caracterizado pelo fato de que o primeiro elemento indutivo (130-1) e o segundo elemento indutivo (130-2) são dispostos na primeira matriz (110-1).
7. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira matriz (110-1) e a segunda matriz (110-2) são dispostas em uma pilha de memória vertical na qual uma face plana da primeira matriz (110-1) está em contato substancialmente com uma face plana da segunda matriz (110-2), o aparelho ainda compreendendo: um enlace condutivo (170-1) que se estende a partir da primeira matriz (110-1) até a segunda matriz (110-2), o enlace conduti- vo (170-1) transportando a segunda tensão (Vcc2) a partir do segundo elemento indutivo (130-2) para um diodo disposto na segunda matriz (110-2).
8. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que o enlace condutivo compreende um primeiro enlace condutivo, e ainda compreende: um terceiro elemento indutivo (130-3) para produzir uma terceira tensão (Vcc3) em resposta à corrente através do primeiro elemento indutivo (130-1), a terceira tensão (Vcc3) para energizar uma terceira matriz (110-3); e um segundo enlace condutivo (170-2) para transportar a terceira tensão (Vcc3) a partir de um nó de sáida do terceiro elemento indutivo (130-3) para um ânodo de um diodo (D21) na terceira matriz (110-3).
9. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que um primeiro nó do primeiro elemento indutivo (130-1) é acoplado a uma tensão de entrada (Vin), a tensão de entrada (Vin) fornece a corrente através do primeiro elemento indutivo (130-1); e em que uma magnitude da primeira tensão (Vcc1) é maior do que uma magnitude da tensão de entrada (Vin).
10. Aparelho, de acordo com qualquer uma das reivindicações 1 a 6, 8 ou 9, caracterizado pelo fato de que ainda compreende: um substrato hospedeiro, a primeira matriz (110-1) e a se- gunda matriz (110-2) dispostas adjacentes uma à outra em uma face do substrato hospedeiro; e um enlace condutivo (170-1) que se estende na face do substrato hospedeiro a partir da primeira matriz (110-1) até a segunda matriz (100-2), o enlace condutivo (170-1) transportando a segunda tensão (Vcc2) a partir do segundo elemento indutivo (130-2) para um diodo (D11) disposto na segunda matriz (110-2).
11. Método para gerenciamento de energia em um conjunto de múltiplas matrizes, o método caracterizado pelo fato de que compreende: receber uma tensão de entrada (Vin); controlar corrente através de um primeiro elemento indutivo (130-1) por meio de conjunto de circuitos de comutação disposto em uma primeira matriz (110-1) de um conjunto para produzir uma primeira tensão (Vcc1) em um nó de saída do primeiro elemento indutivo (130-1) em resposta à tensão de entrada (Vin) para energizar a primeira matriz (110-1); derivar uma segunda tensão (Vcc2) por meio da corrente fornecida a partir da primeira tensão (Vcc2) através de um segundo elemento indutivo (130-2) acoplado magneticamente ao primeiro elemento indutivo (130-1), um nó de entrada do primeiro elemento indutivo (130-1) para receber uma tensão de entrada (Vin), em que o segundo elemento indutivo (130-2) produz a segunda tensão (Vcc2) em resposta à corrente através do primeiro elemento indutivo (130-1); e transportar a segunda tensão (Vcc2) para uma segunda matriz (110-2) no conjunto, a segunda tensão (Vcc2) energizando o conjunto de circuitos na segunda matriz (110-2), em que a primeira matriz (110-1) é para exigir uma magnitude de tensão diferente da segunda matriz (110-2) e em que um enlace condutivo (170-1) se estendendo a partir da primeira matriz (110-1) até a segunda matriz (110-2) transporta a segunda tensão (Vcc2) a partir de um nó de saída do segundo elemento indutivo (130-2) para um ânodo de um diodo (D11) na segunda matriz.
12. Método, de acordo com a reivindicação 11, caracterizado pelo fato de que a primeira matriz é um primeiro dispositivo DRAM (Memória de Acesso Aleatório Dinâmica); e em que a segunda matriz é um segundo dispositivo DRAM (Memória de Acesso Aleatório Dinâmica).
13. Método, de acordo com a reivindicação 11 ou 12, ca-racterizado pelo fato de que o primeiro elemento indutivo (130-1) e o segundo elemento indutivo (130-2) são dispostos em uma primeira matriz (110-1).
14. Método, de acordo com qualquer uma das reivindicações 11 a 13, caracterizado pelo fato de que a primeira matriz (1101) e a segunda matriz (110-2) são dispostas em uma pilha de memória vertical, na qual uma face plana da primeira matriz (110-1) está em contato com uma face plana da segunda matriz (110-2), o método ainda compreende: transportar a segunda tensão (Vcc2) em um enlace condu- tivo que se estende a partir da primeira matriz (110-1) até a segunda matriz (110-2), o enlace condutivo transportando a segunda tensão (Vcc2) a partir do segundo elemento indutivo (130-2) para um diodo disposto na segunda matriz (110-2).
BR112015029869-9A 2013-06-26 2014-06-18 Aparelho e método para gerenciamento de energia em um conjunto de múltiplas matrizes e sistema de computador BR112015029869B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/927,227 US9391453B2 (en) 2013-06-26 2013-06-26 Power management in multi-die assemblies
US13/927,227 2013-06-26
PCT/US2014/042830 WO2014209693A1 (en) 2013-06-26 2014-06-18 Power management in multi-die assemblies

Publications (2)

Publication Number Publication Date
BR112015029869A2 BR112015029869A2 (pt) 2017-07-25
BR112015029869B1 true BR112015029869B1 (pt) 2022-05-31

Family

ID=52115475

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112015029869-9A BR112015029869B1 (pt) 2013-06-26 2014-06-18 Aparelho e método para gerenciamento de energia em um conjunto de múltiplas matrizes e sistema de computador

Country Status (8)

Country Link
US (2) US9391453B2 (pt)
EP (1) EP3014742B1 (pt)
JP (2) JP6195985B2 (pt)
KR (1) KR101860624B1 (pt)
CN (1) CN105264743B (pt)
BR (1) BR112015029869B1 (pt)
RU (1) RU2639302C2 (pt)
WO (1) WO2014209693A1 (pt)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230940B2 (en) * 2013-09-13 2016-01-05 Globalfoundries Inc. Three-dimensional chip stack for self-powered integrated circuit
US9298201B2 (en) * 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips
US9875787B2 (en) 2015-12-08 2018-01-23 Rambus Inc. Reduced transport energy in a memory system
KR101816242B1 (ko) 2016-02-12 2018-01-08 주식회사 맵스 무선통신장치를 보호하기 위한 장치 및 이를 포함하는 무선통신장치
WO2017138691A1 (ko) * 2016-02-12 2017-08-17 주식회사 맵스 무선통신장치를 보호하기 위한 장치 및 이를 포함하는 무선통신장치
KR102482896B1 (ko) 2017-12-28 2022-12-30 삼성전자주식회사 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
US11710720B2 (en) 2018-06-28 2023-07-25 Intel Corporation Integrated multi-die partitioned voltage regulator
CN111355309B (zh) * 2020-03-12 2022-04-22 宁波大学 一种基于硅通孔电感器的无线功率传输电路
US11429292B2 (en) * 2020-12-02 2022-08-30 Micron Technology, Inc. Power management for a memory device
US11561597B2 (en) 2020-12-02 2023-01-24 Micron Technology, Inc. Memory device power management
JP2022144032A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体記憶装置
US20220320045A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including power management die in a stack and methods of forming the same
US11721385B2 (en) * 2021-08-12 2023-08-08 Micron Technology, Inc. Dynamic power distribution for stacked memory
WO2023223126A1 (ja) * 2022-05-16 2023-11-23 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218052A (ja) * 1988-02-26 1989-08-31 Nec Corp Ｌｓｉパッケージ
US5721506A (en) * 1994-12-14 1998-02-24 Micron Technology, Inc. Efficient Vccp supply with regulation for voltage control
US6694438B1 (en) * 1999-07-02 2004-02-17 Advanced Energy Industries, Inc. System for controlling the delivery of power to DC computer components
US6545450B1 (en) 1999-07-02 2003-04-08 Advanced Energy Industries, Inc. Multiple power converter system using combining transformers
US6975098B2 (en) * 2002-01-31 2005-12-13 Vlt, Inc. Factorized power architecture with point of load sine amplitude converters
KR100592023B1 (ko) * 2002-08-09 2006-06-20 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그것을 사용한 메모리카드
JP2004096921A (ja) * 2002-09-02 2004-03-25 Chinon Ind Inc 電源装置およびカメラ
JP3427935B1 (ja) * 2002-10-11 2003-07-22 ローム株式会社 スイッチング電源装置
JP2004274935A (ja) * 2003-03-11 2004-09-30 Denso Corp 多出力ｄｃチョッパ回路
JP2007116013A (ja) 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
RU2398279C2 (ru) * 2008-05-15 2010-08-27 Владимир Васильевич Леонтьев Устройство накопления и обработки информации (унои)
US8742838B2 (en) 2008-10-20 2014-06-03 The University Of Tokyo Stacked structure with a voltage boosting supply circuit
KR101332228B1 (ko) 2008-12-26 2013-11-25 메키트 에퀴지션 코포레이션 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들
US7894230B2 (en) * 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR20110052133A (ko) 2009-11-12 2011-05-18 주식회사 하이닉스반도체 반도체 장치
US8276002B2 (en) * 2009-11-23 2012-09-25 International Business Machines Corporation Power delivery in a heterogeneous 3-D stacked apparatus
KR101212722B1 (ko) 2010-02-26 2013-01-09 에스케이하이닉스 주식회사 멀티 칩 패키지
WO2012078682A1 (en) * 2010-12-06 2012-06-14 Semtech Corporation Flyback primary side output voltage sensing system and method
US9160346B2 (en) 2011-03-15 2015-10-13 Rambus Inc. Area and power efficient clock generation
KR20120108474A (ko) * 2011-03-24 2012-10-05 에스케이하이닉스 주식회사 반도체 장치
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
CN104115226B (zh) * 2011-12-23 2018-02-06 英特尔公司 堆叠存储器体系结构中的单独微通道电压域
US9229466B2 (en) * 2011-12-31 2016-01-05 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US8964412B2 (en) * 2012-10-31 2015-02-24 Power Integrations, Inc. Split current mirror line sensing
US9208982B2 (en) * 2012-12-03 2015-12-08 Broadcom Corporation Systems and methods for distributing power to integrated circuit dies

Also Published As

Publication number Publication date
EP3014742B1 (en) 2020-08-05
KR101860624B1 (ko) 2018-05-23
RU2639302C2 (ru) 2017-12-21
RU2015150798A (ru) 2017-05-31
US9391453B2 (en) 2016-07-12
US20170011779A1 (en) 2017-01-12
CN105264743A (zh) 2016-01-20
WO2014209693A1 (en) 2014-12-31
JP6195985B2 (ja) 2017-09-13
JP2018032855A (ja) 2018-03-01
BR112015029869A2 (pt) 2017-07-25
CN105264743B (zh) 2018-11-16
EP3014742A1 (en) 2016-05-04
JP6430600B2 (ja) 2018-11-28
EP3014742A4 (en) 2017-03-22
US10079489B2 (en) 2018-09-18
KR20150138349A (ko) 2015-12-09
US20150003181A1 (en) 2015-01-01
JP2016528719A (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
BR112015029869B1 (pt) Aparelho e método para gerenciamento de energia em um conjunto de múltiplas matrizes e sistema de computador
US10567166B2 (en) Technologies for dividing memory across socket partitions
US9235245B2 (en) Startup performance and power isolation
US8547769B2 (en) Energy efficient power distribution for 3D integrated circuit stack
WO2018017283A1 (en) Dynamic memory for compute resources in a data center
TWI529875B (zh) 多晶粒之微粒整合式電壓調節技術
US10003266B2 (en) Configurable multi-rail voltage regulation with coupled inductor power steering
US20170242606A1 (en) Methods and systems for transitioning to and from different storage device power states using host memory buffer (hmb)
BR112019009940B1 (pt) Módulo de circuito integrado
US9665451B2 (en) Method and device for distributing holdup energy to memory arrays
US10103719B2 (en) Integrated voltage regulator with in-built process, temperature and aging compensation
US9519326B2 (en) Power management controller, power management circuit using the same, and electronic device
JP2012033164A (ja) 適応型電力供給を持つ管理ハイブリッドメモリ
US9443601B2 (en) Holdup capacitor energy harvesting
US20170147050A1 (en) Systems and methods for a multi-rail voltage regulator with configurable phase allocation
US10332570B1 (en) Capacitive lines and multi-voltage negative bitline write assist driver
US9703636B2 (en) Firmware reversion trigger and control
TW202312372A (zh) 用於半導體晶片平面網格陣列封裝體及冷卻總成維持之圖形化承板及複合式背板
WO2016204900A1 (en) Capacitor interconnections and volume re-capture for voltage noise reduction
KR20100102125A (ko) Ａｓｉｃ 코어를 위한 다중 레귤레이터 전력 전달 시스템
KR20170031720A (ko) 높은 적층 능력을 가능하게 하는 반도체 다이들의 지정
US20230164986A1 (en) Selective removal of sidewall material for 3d nand integration
WO2018004938A1 (en) Compact partitioned capacitor for multiple voltage domains with improved decoupling
KR20100044567A (ko) 다중 고전압 펌프 회로 및 이의 레이아웃 방법

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B350 Update of information on the portal [chapter 15.35 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 18/06/2014, OBSERVADAS AS CONDICOES LEGAIS