RU2015150798A - Управление питанием в многокристальных сборках - Google Patents

Управление питанием в многокристальных сборках Download PDF

Info

Publication number
RU2015150798A
RU2015150798A RU2015150798A RU2015150798A RU2015150798A RU 2015150798 A RU2015150798 A RU 2015150798A RU 2015150798 A RU2015150798 A RU 2015150798A RU 2015150798 A RU2015150798 A RU 2015150798A RU 2015150798 A RU2015150798 A RU 2015150798A
Authority
RU
Russia
Prior art keywords
voltage
crystal
inductive element
chip
group
Prior art date
Application number
RU2015150798A
Other languages
English (en)
Other versions
RU2639302C2 (ru
Inventor
Гуидо ДРЁГЕ
Андре ШЕФЕР
Уве ЦИЛЬМАН
Original Assignee
Интел Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интел Корпорейшн filed Critical Интел Корпорейшн
Publication of RU2015150798A publication Critical patent/RU2015150798A/ru
Application granted granted Critical
Publication of RU2639302C2 publication Critical patent/RU2639302C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Claims (48)

1. Устройство, содержащее:
первый индуктивный элемент и второй индуктивный элемент;
несколько кристаллов;
схему управления ключами, причем схема управления ключами расположена в первом кристалле устройства, указанная схема управления ключами выполнена с возможностью управления током через первый индуктивный элемент для генерации первого напряжения; и
второй индуктивный элемент связан с возможностью приема первого напряжения и формирования второго напряжения, при этом второе напряжение обеспечивает питание второго кристалла в устройстве.
2. Устройство по п. 1, в котором первый индуктивный элемент магнитно связан со вторым индуктивным элементом.
3. Устройство по п. 1, в котором первое напряжение обеспечивает питание первого кристалла, при этом первый индуктивный элемент и второй индуктивный элемент расположены на первом кристалле; и второе напряжение превосходит по величине первое напряжение.
4. Устройство по п. 2, в котором второй кристалл установлен на первом кристалле; и второе напряжение превосходит по величине первое напряжение.
5. Устройство по п. 1, в котором первый кристалл содержит группу ячеек памяти, причем указанная группа ячеек памяти в первом кристалле сохраняет первые данные; и второй кристалл содержит группу ячеек памяти, причем указанная группа ячеек памяти во втором кристалле сохраняет вторые данные.
6. Устройство по п. 1, в котором первый индуктивный элемент и второй индуктивный элемент расположены в первом кристалле.
7. Устройство по п. 1, в котором первый кристалл и второй кристалл расположены в составе вертикального пакета памяти, в котором планарная поверхность первого кристалла по существу контактирует с планарной поверхностью второго кристалла, при этом устройство дополнительно содержит:
электропроводную перемычку, проходящую от первого кристалла ко второму кристаллу, причем электропроводная перемычка передает второе напряжение от второго индуктивного элемента к диоду, расположенному во втором кристалле.
8. Устройство по п. 7, в котором электропроводная перемычка передает второе напряжение от выходного узла второго индуктивного элемента к аноду диода.
9. Устройство по п. 1, в котором первый узел первого индуктивного элемента соединен с входным напряжением, причем входное напряжение обеспечивает ток через первый индуктивный элемент; при этом первое напряжение превосходит по величине входное напряжение.
10. Устройство по п. 1, дополнительно содержащее:
главную подложку, причем первый кристалл и второй кристалл расположены один рядом с другим на поверхности главной подложки; и
электропроводную перемычку, проходящую на поверхности главной подложки от первого кристалла ко второму кристаллу, причем указанная электропроводная перемычка передает второе напряжение от второго индуктивного элемента к диоду, расположенному во втором кристалле.
11. Устройство по п. 10, в котором первый индуктивный элемент и второй индуктивный элемент расположены на главной подложке.
12. Устройство по п. 1, в котором первый кристалл представляет собой первое динамическое запоминающее устройство с произвольной выборкой DRAM, а второй кристалл представляет собой второе DRAM.
13. Устройство по п. 1, в котором второе напряжение превосходит по величине первое напряжение, при этом
первый кристалл содержит первую группу полупроводниковых компонентов, причем полупроводниковые компоненты первой группы изготовлены по первой технологии, указанные полупроводниковые компоненты первой группы способны выдерживать воздействие первого максимального порогового напряжения;
второй кристалл содержит вторую группу полупроводниковых компонентов, причем полупроводниковые компоненты второй группы изготовлены по второй технологии, указанные полупроводниковые компоненты второй группы способны выдерживать воздействие второго максимального порогового напряжения;
при этом первое напряжение по величине меньше первого максимального порогового напряжения;
второе напряжение по величине больше первого максимального порогового напряжения; и второе напряжение по величине меньше второго максимального порогового напряжения.
14. Устройство по п. 13, в котором полупроводниковые компоненты первой группы электрически изолированы от второго напряжения для предотвращения повреждения указанных полупроводниковых компонентов первой группы,
при этом первое напряжение используется для выполнения операций сохранения в памяти применительно к ячейкам памяти в первом кристалле; и
второе напряжение используется для выполнения операций сохранения в памяти применительно к ячейкам памяти во втором кристалле.
15. Устройство по п. 1, дополнительно содержащее:
первую электропроводную перемычку, проходящую от первого кристалла ко второму кристаллу, причем первая электропроводная перемычка передает второе напряжение от первого кристалла к переключающему компоненту, расположенному во втором кристалле; и
вторую электропроводную перемычку, проходящую от первого кристалла ко второму кристаллу, причем вторая электропроводная перемычка передает сигнал управления ключами, формируемый схемой управления ключами, указанному переключающему компоненту, при этом сигнал управления ключами управляет состоянием переключающего компонента.
16. Устройство по п. 1, дополнительно содержащее:
схему монитора для контроля величины первого напряжения в качестве обратной связи; при этом указанная схема управления ключами выполнена с возможностью управления переключением тока через первый индуктивный элемент для формирования первого напряжения в пределах заданного диапазона напряжений.
17. Устройство по п. 1, дополнительно содержащее:
схему монитора для контроля величины второго напряжения в качестве обратной связи; при этом указанная схема управления ключами выполнена с возможностью управления переключением тока через второй индуктивный элемент для формирования второго напряжения в пределах заданного диапазона напряжений.
18. Устройство по п. 1, дополнительно содержащее:
ключ, управляемый указанной переключающей схемой, причем ключ расположен между первым индуктивным элементом и вторым индуктивным элементом, ключ обеспечивает первое напряжение для питания первого кристалла, второй индуктивный элемент принимает первое напряжение и формирует второе напряжение, обеспечивающее питание второго кристалла.
19. Компьютерная система, содержащая устройство по п. 1 и процессор главного компьютера, конфигурированный для управления заданием соответствующих данных, сохраняемых в ячейках памяти первого кристалла и ячейках памяти второго кристалла.
20. Компьютерная система по п. 19, дополнительно содержащая дисплейный экран для представления изображения на основе по меньшей мере части соответствующих данных, сохраняемых в указанном устройстве.
21. Способ, характеризующийся тем, что:
принимают входное напряжение;
управляют током через первый индуктивный элемент посредством переключающей схемы, расположенной на первом кристалле сборки, для формирования первого напряжения из входного напряжения;
получают второе напряжение на основе тока, подаваемого, исходя из первого напряжения, через второй индуктивный элемент; и
передают второе напряжение ко второму кристаллу в сборке, при этом второе напряжение обеспечивает питание схем во втором кристалле.
22. Способ по п. 21, в котором формируют второе напряжение, превосходящее по величине первое напряжение, при этом первое напряжение обеспечивает питание схем на первом кристалле.
23. Способ по п. 21, в котором первый индуктивный элемент и второй индуктивный элемент расположены в первом кристалле.
24. Способ по п. 21, в котором контролируют величину первого напряжения в качестве обратной связи; и управляют переключением тока через первый индуктивный элемент для формирования первого напряжения в пределах заданного диапазона напряжений.
25. Способ по п. 21, в котором первый кристалл и второй кристалл расположены в вертикальном пакете памяти, в котором планарная поверхность первого кристалла по существу контактирует с планарной поверхностью второго кристалла:
при этом передают второе напряжение от второго индуктивного элемента по электропроводной перемычке к диоду, расположенному во втором кристалле.
RU2015150798A 2013-06-26 2014-06-18 Управление питанием в многокристальных сборках RU2639302C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/927,227 US9391453B2 (en) 2013-06-26 2013-06-26 Power management in multi-die assemblies
US13/927,227 2013-06-26
PCT/US2014/042830 WO2014209693A1 (en) 2013-06-26 2014-06-18 Power management in multi-die assemblies

Publications (2)

Publication Number Publication Date
RU2015150798A true RU2015150798A (ru) 2017-05-31
RU2639302C2 RU2639302C2 (ru) 2017-12-21

Family

ID=52115475

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015150798A RU2639302C2 (ru) 2013-06-26 2014-06-18 Управление питанием в многокристальных сборках

Country Status (8)

Country Link
US (2) US9391453B2 (ru)
EP (1) EP3014742B1 (ru)
JP (2) JP6195985B2 (ru)
KR (1) KR101860624B1 (ru)
CN (1) CN105264743B (ru)
BR (1) BR112015029869B1 (ru)
RU (1) RU2639302C2 (ru)
WO (1) WO2014209693A1 (ru)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230940B2 (en) * 2013-09-13 2016-01-05 Globalfoundries Inc. Three-dimensional chip stack for self-powered integrated circuit
US9298201B2 (en) * 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips
US9875787B2 (en) 2015-12-08 2018-01-23 Rambus Inc. Reduced transport energy in a memory system
KR101816242B1 (ko) 2016-02-12 2018-01-08 주식회사 맵스 무선통신장치를 보호하기 위한 장치 및 이를 포함하는 무선통신장치
WO2017138691A1 (ko) * 2016-02-12 2017-08-17 주식회사 맵스 무선통신장치를 보호하기 위한 장치 및 이를 포함하는 무선통신장치
KR102482896B1 (ko) 2017-12-28 2022-12-30 삼성전자주식회사 이종 휘발성 메모리 칩들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
US11710720B2 (en) 2018-06-28 2023-07-25 Intel Corporation Integrated multi-die partitioned voltage regulator
CN111355309B (zh) * 2020-03-12 2022-04-22 宁波大学 一种基于硅通孔电感器的无线功率传输电路
US11429292B2 (en) * 2020-12-02 2022-08-30 Micron Technology, Inc. Power management for a memory device
US11561597B2 (en) 2020-12-02 2023-01-24 Micron Technology, Inc. Memory device power management
JP2022144032A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体記憶装置
US20220320045A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including power management die in a stack and methods of forming the same
US11721385B2 (en) * 2021-08-12 2023-08-08 Micron Technology, Inc. Dynamic power distribution for stacked memory
WO2023223126A1 (ja) * 2022-05-16 2023-11-23 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218052A (ja) * 1988-02-26 1989-08-31 Nec Corp Ｌｓｉパッケージ
US5721506A (en) * 1994-12-14 1998-02-24 Micron Technology, Inc. Efficient Vccp supply with regulation for voltage control
US6694438B1 (en) * 1999-07-02 2004-02-17 Advanced Energy Industries, Inc. System for controlling the delivery of power to DC computer components
US6545450B1 (en) 1999-07-02 2003-04-08 Advanced Energy Industries, Inc. Multiple power converter system using combining transformers
US6975098B2 (en) * 2002-01-31 2005-12-13 Vlt, Inc. Factorized power architecture with point of load sine amplitude converters
KR100592023B1 (ko) * 2002-08-09 2006-06-20 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그것을 사용한 메모리카드
JP2004096921A (ja) * 2002-09-02 2004-03-25 Chinon Ind Inc 電源装置およびカメラ
JP3427935B1 (ja) * 2002-10-11 2003-07-22 ローム株式会社 スイッチング電源装置
JP2004274935A (ja) * 2003-03-11 2004-09-30 Denso Corp 多出力ｄｃチョッパ回路
JP2007116013A (ja) 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
RU2398279C2 (ru) * 2008-05-15 2010-08-27 Владимир Васильевич Леонтьев Устройство накопления и обработки информации (унои)
US8742838B2 (en) 2008-10-20 2014-06-03 The University Of Tokyo Stacked structure with a voltage boosting supply circuit
KR101332228B1 (ko) 2008-12-26 2013-11-25 메키트 에퀴지션 코포레이션 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들
US7894230B2 (en) * 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR20110052133A (ko) 2009-11-12 2011-05-18 주식회사 하이닉스반도체 반도체 장치
US8276002B2 (en) * 2009-11-23 2012-09-25 International Business Machines Corporation Power delivery in a heterogeneous 3-D stacked apparatus
KR101212722B1 (ko) 2010-02-26 2013-01-09 에스케이하이닉스 주식회사 멀티 칩 패키지
WO2012078682A1 (en) * 2010-12-06 2012-06-14 Semtech Corporation Flyback primary side output voltage sensing system and method
US9160346B2 (en) 2011-03-15 2015-10-13 Rambus Inc. Area and power efficient clock generation
KR20120108474A (ko) * 2011-03-24 2012-10-05 에스케이하이닉스 주식회사 반도체 장치
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
CN104115226B (zh) * 2011-12-23 2018-02-06 英特尔公司 堆叠存储器体系结构中的单独微通道电压域
US9229466B2 (en) * 2011-12-31 2016-01-05 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US8964412B2 (en) * 2012-10-31 2015-02-24 Power Integrations, Inc. Split current mirror line sensing
US9208982B2 (en) * 2012-12-03 2015-12-08 Broadcom Corporation Systems and methods for distributing power to integrated circuit dies

Also Published As

Publication number Publication date
EP3014742B1 (en) 2020-08-05
KR101860624B1 (ko) 2018-05-23
RU2639302C2 (ru) 2017-12-21
US9391453B2 (en) 2016-07-12
US20170011779A1 (en) 2017-01-12
CN105264743A (zh) 2016-01-20
WO2014209693A1 (en) 2014-12-31
JP6195985B2 (ja) 2017-09-13
BR112015029869B1 (pt) 2022-05-31
JP2018032855A (ja) 2018-03-01
BR112015029869A2 (pt) 2017-07-25
CN105264743B (zh) 2018-11-16
EP3014742A1 (en) 2016-05-04
JP6430600B2 (ja) 2018-11-28
EP3014742A4 (en) 2017-03-22
US10079489B2 (en) 2018-09-18
KR20150138349A (ko) 2015-12-09
US20150003181A1 (en) 2015-01-01
JP2016528719A (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
RU2015150798A (ru) Управление питанием в многокристальных сборках
US20210044129A1 (en) Power storage device
US20150153799A1 (en) Startup Performance and Power Isolation
US20180151919A1 (en) Power storage device, cell, balance operation method, and program
TW201616496A (zh) 包括一電源路徑控制器的系統單晶片及電子裝置
GB2530238A (en) Power gating in an electronic device
JP5810170B2 (ja) 電源切替装置、電源システム、及びコンピュータシステム
US20150149806A1 (en) Hard Power Fail Architecture
CN105489166A (zh) 一种像素电路及显示装置
KR20210007719A (ko) 배터리 관리 시스템의 전원 제어 방법 및 장치
CN104952405B (zh) 电源电路、显示面板驱动器以及包括有其的显示设备
RU2015106859A (ru) Устройство для защиты управляющего сигнала
US8791751B2 (en) Semiconductor integrated circuit and method of reducing power consumption
US20160062427A1 (en) Pulse width modulation based real-time clock system and associated method
WO2013068246A2 (en) Integrated circuit adapted to perform power path control in a mobile equipment
CN103777554A (zh) 一种热插拔保护线路系统
JP2014016729A (ja) 電源管理回路、電子機器および無線センサー
US8629796B1 (en) Preventing interference between microcontroller components
US11056153B2 (en) Memory module including battery
KR20120117369A (ko) 내부 전압 생성 회로와 그의 구동 방법
CN104426509A (zh) 开关电路
EP2985673A1 (en) Method and terminal device for continuous power supply to external carrier
TW201403296A (zh) 伺服器擴展電路及伺服器系統
US20190308569A1 (en) Onboard device
CN103085486B (zh) 电路基板、成像盒、成像装置及电路基板的供电方法