BR112013022264B1 - Aparelho e método para configurar blocos de construção distribuídos de conjunto de circuito grampeador r-c em área de núcleo de pastilha de semicondutor - Google Patents

Aparelho e método para configurar blocos de construção distribuídos de conjunto de circuito grampeador r-c em área de núcleo de pastilha de semicondutor Download PDF

Info

Publication number
BR112013022264B1
BR112013022264B1 BR112013022264-6A BR112013022264A BR112013022264B1 BR 112013022264 B1 BR112013022264 B1 BR 112013022264B1 BR 112013022264 A BR112013022264 A BR 112013022264A BR 112013022264 B1 BR112013022264 B1 BR 112013022264B1
Authority
BR
Brazil
Prior art keywords
blocks
capacitor
core area
stapler
resistor
Prior art date
Application number
BR112013022264-6A
Other languages
English (en)
Other versions
BR112013022264A2 (pt
Inventor
Reza Jalilizeinali
Evan Siansuri
Sreeker R. Dundigal
Eugene R. Worley
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112013022264A2 publication Critical patent/BR112013022264A2/pt
Publication of BR112013022264B1 publication Critical patent/BR112013022264B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

blocos de construção distribuídos de conjunto de circuito grampeador r-c em área de núcleo de pastilha semicondutor uma pastilha de semicondutor inclui um conjunto de circuito de grampeador de resistor-capacitor (rc) para proteção contra descarga eletrostática (esd) da pastilha de semicondutor. o conjunto de circuito grampeador rc inclui blocos de construção distribuídos no anel de ponto de contato e na área de núcleo de pastilha de semicondutor. os blocos de construção incluem pelo menos um bloco de capacitor na área de núcleo. o conjunto de circuito de grampeador rc também inclui conexões de camada condutora a nível de chip entre cada um dos blocos de construção distribuídos.

Description

Campo da Invenção
[0001] A presente descrição refere-se geralmente a circuitos semicondutores provendo proteção contra tensões excessivas potencialmente danosas, incluindo como exemplos de tensões excessivas resultando em sobrecarga elétrica (EOS) e/ou eventos de descarga eletrostática (ESD). Descrição do Estado da Técnica
[0002] Circuitos integrados (CIs) modernos são facilmente danificados por tensões excessivas. Fontes comuns dessas tensões potencialmente danosas incluem sobrecarga elétrica (EOS), e descarga eletrostática (ESD). A ESD, um problema sério em eletrônicos de estado sólido, é uma transferência de carga eletrostática entre corpos ou superfícies de potenciais eletrostáticos diferentes através de contato direto ou através de um campo elétrico induzido. CIs que são construídos utilizando semicondutores, tal como silício, e materiais de isolamento, tal como dióxido de silício, podem ser permanentemente danificados quando submetidos a tensões maiores que podem ser produzidas por eventos ESD.
[0003] Tradicionalmente, circuitos em chip são empregados para proteger o CI durante um evento de ESD. Em esquemas de proteção de ESD em CI convencional, circuitos grampeados especialmente frequentemente desviam a corrente de ESD entre os trilhos de suprimento de energia do CI e, dessa forma, protegem os elementos internos sensíveis do CI contra danos. Tais circuitos grampeados possuem um circuito temporizador (por exemplo, um temporizador resistorcapacitor (RC), que pode ser referido como um "detector transiente") e um dispositivo MOSFET de canal-n grande para descarregar a corrente ESD alta. Dessa forma, um circuito grampeado de trilho de energia é frequentemente empregado dentro de um CI de modo que se um evento ESD for encontrado no trilho de energia do CI, o grampeamento ligará e reduzirá a tensão de modo que os dispositivos principais do CI (elementos de conjunto de circuito) não sejam danificados. As implementações e uso de tais grampeamentos RC são bem conhecidos da técnica.
[0004] O tamanho do grampeamento RC é muito grande e utiliza a maior parte ou todas as camadas de metal do chip para prover baixa resistência e capacidade de manuseio de alta corrente. Previamente, o temporizador RC e as partes do inversor do grampeamento RC têm sido localizadas em um ponto de contato (no anel de ponto de contato) e transistores de efeito de campo grandes (bigfets) têm sido distribuídos através do anel de ponto de contato do chip. Em outras implementações anteriores, o grampeamento RC tem sido configurado como um grampeamento RC de peça única muito grande contendo todos os blocos de construção. Cada um desses projetos ocupa uma grande parte das camadas metálicas do chip e, dessa forma, restringem muito as opções de direcionamento para outros componentes funcionais do chip. Sumário da Invenção
[0005] As modalidades da presente descrição incluem um projeto de grampeamento RC que reduz a utilização da camada condutora pela distribuição de blocos de construção do grampeamento RC na área de núcleo do flip chip.
[0006] Um aspecto da presente descrição provê um aparelho incluindo uma pastilha de semicondutor possuindo uma área de núcleo e um anel de ponto de contato. A área de núcleo inclui um grampeamento com base em temporizador, por exemplo, um conjunto de circuito grampeador RC configurado para a proteção de ESD da pastilha de semicondutor. O conjunto de circuito grampeador RC inclui blocos de construção distribuídos possuindo pelo menos um bloco de capacitor na área de núcleo. O conjunto de circuito grampeador RC também inclui conexões de camada condutora (por exemplo, metal) a nível de chip entre cada um dos blocos de construção distribuídos.
[0007] Em outro aspecto, um método é provido para configurar o conjunto de circuito grampeador em uma pastilha de semicondutor. O método inclui configurar blocos de construção do conjunto de circuito grampeador incluindo pelo menos um bloco de capacitor na área de núcleo da pastilha de semicondutor. O método também inclui acoplar blocos de construção distribuídos através das camadas condutoras a nível de chip da camada de semicondutor.
[0008] Isso descreve, de forma ampla, as características e vantagens técnicas da presente descrição a fim de que a descrição detalhada que se segue possa ser mais bem compreendida. As características e vantagens adicionais da descrição serão descritas abaixo. Deve ser apreciado pelos versados na técnica que essa descrição pode ser prontamente utilizada como base para modificar ou projetar outras estruturas para realizar os mesmos propósitos da presente descrição. Deve ser percebido pelos versados na técnica que tais construções equivalentes não se distanciam dos ensinamentos da descrição como apresentados nas reivindicações em anexo. As características de novidade, que são consideradas características da descrição, tanto em sua organização e método de operação, juntamente com objetivos e vantagens adicionais, serão mais bem compreendidas a partir da descrição a seguir quando considerada com relação às figuras em anexo. Deve-se compreender expressamente que cada uma das figuras seja provida para propósitos de ilustração e descrição apenas e não servir como uma definição dos limites da presente descrição.
Breve Descrição dos Desenhos
[0009] As características, natureza e vantagens da presente descrição se tornarão mais aparentes a partir da descrição detalhada apresentada abaixo quando levada em consideração em conjunto com os desenhos nos quais caracteres de referência semelhantes identificam elementos correspondentes por todas as vistas e em que:
[0010] As figuras 1A e 1B são diagramas esquemáticos ilustrando conceitualmente exemplos do conjunto de circuito de grampeamento RC distribuído de acordo com os aspectos da presente descrição;
[0011] A figura 2 mostra um sistema de comunicação sem fio ilustrativo no qual uma modalidade da descrição pode ser vantajosamente empregada.
[0012] A figura 3 é um fluxograma de processo ilustrando um método para configuração de uma matriz de semicondutor de acordo com um aspecto da presente descrição. Descrição Detalhada da Invenção
[0013] Uma fraqueza dos projetos de conjuntos de circuito de grampeamento com base em temporizador tradicional é que o grampeamento com base em temporizador ocupa uma área grande e utiliza uma parte grande de camadas condutoras (por exemplo, metal) para manusear a corrente ESD. Isso introduz problemas no bloco ou a nível de chip visto que uma área significativa é alocada para colocar os grampeamentos (por exemplo, RC) com base em temporizador, aumentando a dificuldade de direcionamento de sinais na área de núcleo devido aos bloqueios da camada condutora dentro dos grampeamentos com base em temporizador.
[0014] De acordo com os aspectos da presente descrição, esses problemas com implementações de grampeamento com base em temporizador tradicionais podem ser aliviados pela distribuição de blocos de construção dos grampeamentos com base em temporizador. O grampeamento com base em temporizador distribuído pode ser aplicado em uma configuração de flip chip ou qualquer outra configuração de chip.
[0015] A figura 1A é um diagrama em bloco de um circuito de grampeamento com base em temporizador de exemplo no qual os componentes do circuito com base em temporizador tal como resistores e capacitores são distribuídos separados um do outro na área de núcleo de uma pastilha de semicondutor. Nesse exemplo, o circuito de grampeamento com base em temporizador distribuído é um grampeamento-RC. O grampeamento-RC é dividido em blocos de construção menores tal como resistores R1, R2,... Rn; capacitores C1, C2,... Cn; Cdecap1... Cdecapn; inversores INV1, INV2... e inversor mais bigfet INV+BIGFET1, INV+BIGFET2,... INV+BIGFETn. Nessa topologia ilustrativa, os resistores R1, R2,... Rn são acoplados em série ao nó Vdd e capacitores C1, C2... Cn; Cdecap1... Cdecapn são acoplados ao nó Vss. A figura 1B mostra uma topologia de exemplo alternativa na qual os resistores R1, R2,... Rn são acoplados em série ao nó Vss e capacitores C1, C2... Cn; Cdecap1... Cdecapn são acoplados ao nó Vdd. Deve-se compreender que, em vista da presente descrição, várias outras topologias podem ser configuradas pelos versados na técnica dentro do escopo da presente descrição. Por exemplo, os resistores e capacitores podem ser combinados em um único componente, ou em um único componente também incluindo um ou mais inversores. Em outro exemplo, os inversores são substituídos por portas NAND de 2 entradas amarradas juntas. De acordo com os aspectos da presente descrição, as várias topologias podem ser feitas ou refeitas para corresponder a determinados objetivos de projeto, por exemplo, para preencher a área não utilizada em um chip.
[0016] Apesar da figura 1A e a figura 1B mostrar múltiplos blocos de construção de inversores mais bigfet, deve-se compreender que exemplos da presente descrição podem incluir vários números de cada componente, por exemplo, 5, 7 ou 9, etc. inversores ao invés de três, como mostrado na figura 1A ou 4, 6, 8, etc. inversores, ao invés de 2 como mostrado na figura 1B. O acoplamento entre os blocos de construção ocorre nas camadas condutoras a nível de chip. O acoplamento é configurado para satisfazer a temporização RC (número de blocos de construção de resistor e capacitor), grampeamento RC dependente de tempo (carregamento adicional máximo introduzido pelos direcionamentos metálicos) e tensões de grampeador do grampeamento-RC (número de inv mais bigfets para alcançar boa característica de grampeador). Capacitores não utilizados distribuídos na área de núcleo podem ser utilizados como capacitores de desacoplamento. Como observado na figura 1A, as linhas tracejadas representam acoplamentos ao nível de chip entre os componentes do grampeamento-RC. Tal acoplamento ao nível de chip, de acordo com os aspectos da presente descrição evita dificuldades no direcionamento e bloqueio de direcionamento que podem ser encontrados utilizando grampeamentos-RC de peça única, previamente conhecidos que incluem acoplamentos através das camadas condutoras a nível de chip, por exemplo.
[0017] As modalidades da presente descrição proveem uma capacidade de levar vantagem da área não utilizada na área de núcleo ou uma área dentro de um “hard macro” (de um microprocessador, etc.) para colocação dos componentes de grampeamento RC, tal como blocos de capacitor. Os bloqueios de direcionamento de camada condutora sofridos pelas técnicas de grampeamento RC tradicionais são evitados pela distribuição de blocos de construção do grampeamento RC. Os capacitores distribuídos na área de núcleo podem ser utilizados como blocos de construção do grampeamento RC ou como capacitores de desacoplamento.
[0018] A figura 2 mostra um sistema de comunicação sem fio ilustrativo 200 no qual uma modalidade do grampeamento RC distribuído pode ser empregada vantajosamente. Para fins de ilustração, a figura 2 mostra três unidades remotas 220, 230 e 250 e duas estações base 240. Será reconhecido que os sistemas de comunicação sem fio podem ter muitas unidades remotas e estações base a mais. As unidades remotas 220, 230 e 250 incluem um conjunto de circuito de ESD distribuída 225A, 225B e 225C, respectivamente. A figura 2 ilustra sinais de enlace de avanço 280 das estações base 240 e unidades remotas 220, 230 e 250 e sinais de enlace reverso 290 das unidades remotas 220, 230 e 250 para as estações base 240.
[0019] Na figura 2, a unidade remota 220 é ilustrada como um telefone móvel, a unidade remota 230 é ilustrada como um computador portátil, e a unidade remota 250 é ilustrada como uma unidade remota de localização fixa em um sistema de loop local sem fio. Por exemplo, as unidades remotas podem ser telefones celulares, unidades de sistemas de comunicação pessoal (PCS) portátil, unidades de dados portátil tal com assistentes de dados pessoais, ou unidades de dados de localização fixa tal como equipamento de leitura de medidor. Apesar da figura 2 ilustrar unidades remotas, que podem empregar o conjunto de circuito de grampeamento RC distribuído de acordo com os ensinamentos da descrição, a descrição não está limitada a essas unidades ilustradas ilustrativas. Por exemplo, o conjunto de circuito de grampeamento RC distribuído de acordo com as modalidades da presente descrição pode ser adequadamente empregado em qualquer dispositivo.
[0020] Um método de configuração de uma pastilha de semicondutor de acordo com os aspectos da presente descrição é descrito com referência à figura 3. No bloco 302, blocos de construção de conjunto de circuito de grampeador com base em temporizador, incluindo os blocos capacitor, são configurados na área de núcleo da pastilha de semicondutor. No bloco 304, os blocos de construção distribuídos são acoplados através das camadas condutoras a nível do chip da pastilha de semicondutor.
[0021] Apesar de aspectos da presente descrição terem sido descritos aqui com referência ao conjunto de circuito de grampeamento RC, deve ser compreendido pelos versados na técnica que a descrição descreve de forma mais geral a distribuição dos componentes de um grampeamento com base em temporizador na área de núcleo. Dentro do escopo da presente descrição, os vários componentes dos conjuntos de circuito dentro dos grampeamentos não estão limitados a tipos específicos de elementos ou componentes de circuito. Por exemplo, de acordo com os aspectos da presente descrição, os grampeamentos com base em temporizador não estão limitados a grampeamentos RC. Em um exemplo, um resistor e um capacitor podem ser combinados em um único componente ou podem ser combinados com um inversor ou similar dentro de um único componente. Em outro exemplo, os inversores dos grampeamentos com base em temporizador podem ser substituídos por vários conjuntos de circuito lógicos equivalentes ou similares, tal como porta NAND de 2 entradas na qual as entradas são amarradas juntas.
[0022] Apesar do conjunto de circuito específico ter sido mostrado, será apreciado pelos versados na técnica que nem todo o conjunto de circuito descrito deve praticar as modalidades descritas. Além disso, determinados circuitos bem conhecidos não foram descritos, com o objetivo de manter o foco na descrição.
[0023] Apesar da presente descrição e suas vantagens terem sido descritas em detalhes, deve-se compreender que várias mudanças, substituições e alterações podem ser feitas sem que se distancie do conceito inventivo e escopo da descrição como definidos pelas reivindicações em anexo. Além disso, o escopo do presente pedido não deve ser limitado às modalidades particulares do processo, máquina, fabricação, composição de matéria, mecanismos, métodos e etapas descritas na especificação. Como os versados na técnica apreciarão prontamente a partir da descrição da presente descrição, processos, máquinas, fabricação, composições de material, mecanismos, métodos ou etapas, atualmente existentes ou posteriormente desenvolvidos que realizem substancialmente a mesma função ou alcancem substancialmente o mesmo resultado que as modalidades correspondentes descritas aqui podem ser utilizadas de acordo com a presente descrição. De acordo, as reivindicações em anexo devem incluir dentro de seu escopo tais processos, máquinas, fabricação, composições de matéria, mecanismos, métodos ou etapas.

Claims (12)

1. Aparelho, caracterizado pelo fato de que compreende: uma pastilha de semicondutor incluindo uma área de núcleo e um anel de ponto de contato; um conjunto de circuitos grampeadores com base em temporizador configurado na área de núcleo, o conjunto de circuitos grampeadores incluindo: uma pluralidade de blocos de capacitor, cada um compreendendo um capacitor (C1, C2, Cn, Cdecap1, Cdecapn), localizado em uma primeira localização da área de núcleo; uma pluralidade de blocos de resistor, cada um compreendendo um resistor (R1, R2), localizado em uma segunda localização da área de núcleo; uma pluralidade de blocos de inversor, cada um compreendendo um inversor (INV1, INV2), localizado em uma terceira localização da área de núcleo; e uma pluralidade de blocos de inversor mais bigFET, cada um compreendendo um inversor mais BigFET (INV+BIGFET1, INV+BIGFET2, INV+BIGFETn), localizado em uma quarta localização da área de núcleo, em que a primeira, segunda, terceira e quarta localizações são distribuídas separadas entre si na área de núcleo; e uma pluralidade de acoplamentos condutores a nível de chip dispostos para acoplar os blocos de construção distribuídos.
2. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que um número de blocos de resistor são acoplados a um número de blocos de capacitor por acoplamentos condutores a nível de chip para prover uma temporização de resistor-capacitor (RC) selecionada.
3. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que os acoplamentos condutores a nível de chip são configurados para prover um tempo de ativação de grampeador de resistor-capacitor (RC) selecionado.
4. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que uma pluralidade de blocos de inversor mais bigFET é configurado para prover uma tensão de grampeamento do grampeador de resistor-capacitor (RC) selecionado.
5. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que pelo menos um dos blocos de capacitor é configurado como um capacitor de desacoplamento.
6. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de ser integrado a pelo menos um telefone móvel, um set-top box, um aparelho de reprodução de música, um aparelho de reprodução de vídeo, uma unidade de entretenimento, um dispositivo de navegação, um computador, uma unidade de sistemas de comunicação pessoal (PCS) portátil, uma unidade de dados portátil e/ou uma unidade de dados de localização fixa.
7. Método para configurar um conjunto de circuitos grampeadores em uma pastilha de semicondutor compreendendo uma área de núcleo, o método caracterizado pelo fato de que compreende: configurar blocos de construção do conjunto de circuitos grampeadores incluindo: uma pluralidade de blocos de capacitor, cada um compreendendo um capacitor (C1, C2, Cn, Cdecap1, Cdecapn), localizado em uma primeira localização da área de núcleo; uma pluralidade de blocos de resistor, cada um compreendendo um resistor (R1, R2), localizado em uma segunda localização da área de núcleo; uma pluralidade de blocos de inversor, cada um compreendendo um inversor (INV1, INV2), localizado em uma terceira localização da área de núcleo; e uma pluralidade de blocos de inversor mais bigFET, cada um compreendendo um inversor mais BigFET (INV+BIGFET1, INV+BIGFET2, INV+BIGFETn), localizado em uma quarta localização da área de núcleo, em que a primeira, segunda, terceira e quarta localizações são distribuídas separadas entre si na área de núcleo da pastilha de semicondutor; e acoplar os blocos de construção através de uma pluralidade de acoplamentos condutores a nível de chip da pastilha de semicondutor (304).
8. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que compreende adicionalmente configurar uma pluralidade de blocos de resistor e um número de blocos de capacitor para prover uma temporização de resistor-capacitor (RC) selecionado.
9. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que compreende adicionalmente configurar os acoplamentos condutores a nível de chip para prover um tempo de ativação de grampeador de resistor-capacitor (RC) selecionado.
10. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que compreende adicionalmente configurar uma pluralidade de blocos de inversor mais bigFET para prover uma tensão de grampeamento do grampeador de resistor-capacitor (RC) selecionado.
11. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que compreende adicionalmente configurar pelo menos um dos blocos de capacitor como um capacitor de desacoplamento.
12. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que compreende adicionalmente integrar a pastilha de semicondutor em um telefone móvel, um set-top box, um aparelho de reprodução de música, um aparelho de reprodução de vídeo, uma unidade de entretenimento, um dispositivo de navegação, um computador, uma unidade de sistemas de comunicação pessoal (PCS) portátil, uma unidade de dados portátil, e/ou uma unidade de dados de localização fixa.
BR112013022264-6A 2011-03-01 2012-03-01 Aparelho e método para configurar blocos de construção distribuídos de conjunto de circuito grampeador r-c em área de núcleo de pastilha de semicondutor BR112013022264B1 (pt)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161447760P 2011-03-01 2011-03-01
US61/447,760 2011-03-01
US13/173,977 2011-06-30
US13/173,977 US8531806B2 (en) 2011-03-01 2011-06-30 Distributed building blocks of R-C clamping circuitry in semiconductor die core area
PCT/US2012/027337 WO2012119003A1 (en) 2011-03-01 2012-03-01 Distributed building blocks of r-c clamping circuitry in semiconductor die core area

Publications (2)

Publication Number Publication Date
BR112013022264A2 BR112013022264A2 (pt) 2016-12-06
BR112013022264B1 true BR112013022264B1 (pt) 2021-09-14

Family

ID=46753153

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013022264-6A BR112013022264B1 (pt) 2011-03-01 2012-03-01 Aparelho e método para configurar blocos de construção distribuídos de conjunto de circuito grampeador r-c em área de núcleo de pastilha de semicondutor

Country Status (9)

Country Link
US (1) US8531806B2 (pt)
EP (1) EP2681766B1 (pt)
JP (1) JP5745106B2 (pt)
KR (1) KR101569669B1 (pt)
CN (1) CN103430309B (pt)
BR (1) BR112013022264B1 (pt)
ES (1) ES2747174T3 (pt)
HU (1) HUE045396T2 (pt)
WO (1) WO2012119003A1 (pt)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239806B2 (en) * 2011-03-11 2016-01-19 Micron Technology, Inc. Systems, devices, memory controllers, and methods for controlling memory
US8610188B2 (en) * 2011-09-15 2013-12-17 GlobalFoundries, Inc. Integrated circuit decoupling capacitor arrangement
US9214799B2 (en) * 2012-07-19 2015-12-15 Cardiac Pacemakers, Inc. Electrostatic discharge protection circuit for implantable medical device
US9013843B2 (en) * 2012-08-31 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple device voltage electrostatic discharge clamp

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063711B2 (ja) * 1997-11-20 2000-07-12 日本電気株式会社 半導体集積回路
US6445039B1 (en) * 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
JP2000332206A (ja) * 1999-05-21 2000-11-30 Sharp Corp 半導体集積回路装置
JP2002299448A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ライブラリセルおよび半導体集積回路の設計方法
US6777755B2 (en) * 2001-12-05 2004-08-17 Agilent Technologies, Inc. Method and apparatus for creating a reliable long RC time constant
US6849479B2 (en) * 2002-12-03 2005-02-01 Taiwan Semiconductor Manufacturing Company Substrate based ESD network protection method for flip chip design
US7187530B2 (en) 2002-12-27 2007-03-06 T-Ram Semiconductor, Inc. Electrostatic discharge protection circuit
JP3905100B2 (ja) 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
JP4698996B2 (ja) * 2004-09-30 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US7272802B2 (en) 2005-05-11 2007-09-18 Lsi Corporation R-cells containing CDM clamps
US7777996B2 (en) * 2005-06-30 2010-08-17 Lsi Corporation Circuit protection system
JP2007041774A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体集積回路の基本セル及びそのレイアウト方法
JP4822799B2 (ja) * 2005-10-19 2011-11-24 Ｏｋｉセミコンダクタ株式会社 集積回路のレイアウト方法及びレイアウト装置
US7660086B2 (en) 2006-06-08 2010-02-09 Cypress Semiconductor Corporation Programmable electrostatic discharge (ESD) protection device
JP2008091808A (ja) 2006-10-05 2008-04-17 Oki Electric Ind Co Ltd 半導体集積回路
US8247845B2 (en) 2008-01-28 2012-08-21 Infineon Technologies Ag Electrostatic discharge (ESD) protection circuit placement in semiconductor devices
JP5312849B2 (ja) * 2008-06-06 2013-10-09 ルネサスエレクトロニクス株式会社 集積回路

Also Published As

Publication number Publication date
US8531806B2 (en) 2013-09-10
KR20130130849A (ko) 2013-12-02
JP5745106B2 (ja) 2015-07-08
WO2012119003A1 (en) 2012-09-07
BR112013022264A2 (pt) 2016-12-06
US20120224284A1 (en) 2012-09-06
EP2681766B1 (en) 2019-06-26
HUE045396T2 (hu) 2019-12-30
JP2014511576A (ja) 2014-05-15
CN103430309A (zh) 2013-12-04
CN103430309B (zh) 2016-08-31
EP2681766A1 (en) 2014-01-08
KR101569669B1 (ko) 2015-11-17
ES2747174T3 (es) 2020-03-10

Similar Documents

Publication Publication Date Title
TWI425732B (zh) 積體電路及輸入/輸出(i/o)單元庫以及用於在一積體電路處補償靜電放電(esd)之方法
TWI425608B (zh) 多重電力領域積體電路之靜電放電保護電路
JP3773506B2 (ja) 半導体集積回路装置
US7411767B2 (en) Multi-domain ESD protection circuit structure
JP4000096B2 (ja) Ｅｓｄ保護回路
US20090101938A1 (en) Electrostatic Discharge Protection Circuit
KR101034614B1 (ko) 정전기 보호 회로
WO2017160415A1 (en) Area-efficient and robust electrostatic discharge circuit
TWI501499B (zh) 一種用以跨域靜電放電保護架構之電路及方法
KR20110118671A (ko) Ｅｓｄ 보호 디바이스가 집적된 신호 패드 및 파워 서플라이
BR112013022264B1 (pt) Aparelho e método para configurar blocos de construção distribuídos de conjunto de circuito grampeador r-c em área de núcleo de pastilha de semicondutor
KR101128897B1 (ko) 반도체 장치
US6934136B2 (en) ESD protection of noise decoupling capacitors
KR20080076411A (ko) 정전기 보호 회로
US7417837B2 (en) ESD protection system for multi-power domain circuitry
US7876541B2 (en) Electrostatic discharge protection circuit and electrostatic discharge protection method of a semiconductor memory device
JP2013183107A (ja) 半導体装置
Ker et al. Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes
TWI514541B (zh) 於半導體晶粒核心區域之ｒ－ｃ箝位電路之分散式建構區塊
KR100323452B1 (ko) 전자기효과 방지회로
Circuits 2 Design of Component
KR100624270B1 (ko) 플래시 메모리의 보호회로
CN116937521A (zh) 一种多电源域全芯片esd保护架构
Duvvury Design of Component-Level On-Chip ESD Protection for Integrated Circuits
KR20000027612A (ko) 정전기 방지회로

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 01/03/2012, OBSERVADAS AS CONDICOES LEGAIS.