CN116937521A - 一种多电源域全芯片esd保护架构 - Google Patents

一种多电源域全芯片esd保护架构 Download PDF

Info

Publication number
CN116937521A
CN116937521A CN202310498133.5A CN202310498133A CN116937521A CN 116937521 A CN116937521 A CN 116937521A CN 202310498133 A CN202310498133 A CN 202310498133A CN 116937521 A CN116937521 A CN 116937521A
Authority
CN
China
Prior art keywords
esd
power
chip
power supply
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310498133.5A
Other languages
English (en)
Inventor
王小明
乐立鹏
方新嘉
庞敏
王伊卜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202310498133.5A priority Critical patent/CN116937521A/zh
Publication of CN116937521A publication Critical patent/CN116937521A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于芯片架构领域，具体涉及了一种多电源域全芯片ESD保护架构，旨在解决现有技术未从全芯片的全方位保护着手，芯片的抗ESD能力尚达不到预期的问题。本发明包括：分别设置于芯片输入输出端口区和芯片核心区的多个ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值；分别设置于多电源域全芯片的各电源域之间轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路；分别设置于芯片输入输出端口环与芯片核心区的设定位置的多组ESD防护电路构成的ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。本发明提高了整个芯片的抗ESD能力，达到了对整个芯片提供全方位保护的目的。

Description

一种多电源域全芯片ESD保护架构
技术领域
本发明属于芯片架构领域，具体涉及了一种多电源域全芯片ESD保护架构。
背景技术
当今，半导体技术迅速发展，各种新工艺、新器件的出现为集成电路的发展注入了活力，同时也为ESD器件的设计带来了新的问题。此外，随着特征尺寸进一步缩小，栅氧厚度越来越薄，ESD问题对集成电路良率的影响越来越大。
ESD保护电路的设计目的就是要避免工作电路成为ESD的放电通路而遭到损害，一个好的片内保护电路应该可以抵抗多次ESD应力，并具有足够快的开启速度以及很低的导通阻抗，以保证在ESD事件发生时能在瞬间泄放所产生的全部能量，并能快速将电压钳位使被保护电路免受损伤。此外，ESD保护电路应具独立性，应该仅在发生静电放电时才被触发工作，并且不产生寄生效应影响芯片的正常工作。如果保护电路本身设计的抗ESD能力不够，不足以快速、有效地泄放ESD电流，那么就会导致ESD保护电路的击穿。
因此，本领域还需要进一步优化电路的抗ESD性能，从全芯片ESD保护结构的设计来进行考虑，以提高多电源域全芯片的抗ESD能力。
发明内容
为了解决现有技术中的上述问题，即现有技术未从全芯片的全方位保护着手，芯片的抗ESD能力尚达不到预期的问题，本发明提供了一种多电源域全芯片ESD保护架构，所述多电源域全芯片ESD保护架构包括ESD电源钳位电路、轨间电路以及ESD电源网络；
所述ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值；
所述轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路；
所述ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。
在一些优先的实施例中，所述ESD电源钳位电路通过RC动态检测电路进行ESD防护。
在一些优先的实施例中，所述ESD电源钳位电路包括钳位管N2、反相器，所述反相器包括nmos管N1和pmos管P1，所述ESD电源钳位电路还包括二极管D1和电阻R2；
所述二极管D1设置于电源和地之间，用于泄放电源VDD相对于地VSS的负向ESD脉冲；
所述电阻R2设置于钳位管N2栅极和地之间，用于泄放钳位管栅极的感应电荷。
在一些优先的实施例中，所述RC动态检测电路包括电阻R1和电容C1，所述电阻R1和所述电容C1串联设置于电源VDD和地VSS之间。
在一些优先的实施例中，所述电容C1为MOS管。
在一些优先的实施例中，所述ESD电源钳位电路分别设置于芯片输入输出端口区和芯片核心区。
在一些优先的实施例中，所述轨间电路包括反向并联的二极管或二极管串。
在一些优先的实施例中，所述轨间电路具有双向性能，允许ESD电流在电源之间的可逆流动。
在一些优先的实施例中，所述轨间电路分别设置于多电源域全芯片的各电源域之间。
在一些优先的实施例中，所述ESD电源网络包括多组ESD防护电路，多组所述ESD防护电路分别设置于芯片输入输出端口环与芯片核心区的设定位置。
本发明的有益效果：
(1)本发明多电源域全芯片ESD保护架构，其电源钳位电路与典型的ESD电源箝位电路相比，增加了一个二极管D1和电阻R2，提高了ESD器件防护能力，实用性更强。
(2)本发明多电源域全芯片ESD保护架构，其轨间电路在不同电源域间的接地路径里有一个ESD网络，而两个电源域之间没有ESD元件，这避免了需要考虑电源排序和噪声注入问题。
(3)本发明多电源域全芯片ESD保护架构，其全芯片ESD布局，在防护电路的安排上全方位地考虑到ESD测试的各种组合，从而保证每个电源和地之间都有低阻通路来泄放ESD电流。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是本发明多电源域全芯片ESD保护架构的示意图；
图2是本发明多电源域全芯片ESD保护架构一种实施例的I/O PAD之间的ESD电流泄放通路示意图；
图3是现有技术中典型电源钳位电路示意图；
图4是本发明多电源域全芯片ESD保护架构一种实施例的ESD电源钳位电路示意图；
图5是本发明多电源域全芯片ESD保护架构一种实施例的轨间电路示意图；
图6是本发明多电源域全芯片ESD保护架构一种实施例的包含ESD网络的双电源供给示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
本发明的一种多电源域全芯片ESD保护架构，以各个电源及地之间的电源钳位电路和轨到轨电路组成的全芯片电源ESD保护网络为重点，提出了一种全芯片ESD防护设计思路。
从ESD架构和平面布局入手，进行全芯片多电源域的ESD设计，包括一种ESD电源钳位电路(一个或多个)、一种电源域之间的轨间电路(一个或多个)以及ESD电源网络(多组ESD防护电路)：
ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值。ESD电源钳位电路分为IO区的钳位电路和CORE区的钳位电路，与典型的ESD电源箝位电路相比，增加了一个二极管D1和电阻R2，提高了ESD器件防护能力。
轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路。轨间电路是针对多电源系统的一种保护措施,通过在不同电源或地之间增加反向并联的二极管或二极管串，组成轨到轨ESD保护，轨到轨ESD保护电路具有双向性能，允许ESD电流在电源之间的可逆流动。考虑到不同电源间的噪声影响，用双向的二极管串来实现不同地间的轨到轨ESD保护电路。而不同电源之间不增加任何轨到轨电路。
ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。在对多电源系统进行全芯片ESD保护设计时，完整的电源网络不仅要泄放电源和地之间的ESD电流，还要在PAD之间形成ESD泄放的通路。基于此原则，各个电源和地之间的电源钳位电路以及不同地之间的轨到轨电路需要合理组合安排，形成一个完整的网络，从而保证每个电源和地之间都有低阻通路来泄放ESD电流，通过分析，在IO环与CORE区适当位置放置了多组的ESD防护电路，以达到消除电源线、地线寄生电容及电阻对ESD的负面影响。
为了更清晰地对本发明多电源域全芯片ESD保护架构进行说明，下面结合附图对本发明实施例中各模块展开详述。
如图1所示，为本发明多电源域全芯片ESD保护架构包括了内部电路(Internalcircuit)，输入输出端口(I/O)，ESD电源箝位电路(Power clamp)及轨间电路，其中，I/O端口本身包含的ESD防护，需要尽可能降低寄生效应，从而减小对I/O性能的影响。ESD电源箝位电路提供电源-地ESD防护，分为IO区的电源钳位电路(IO ESD)和CORE区的电源钳位电路(CORE ESD)，通过电源线和地线把所有的端口和防护单元按照一定方式连接起来，使得所有的放电模式都能有对应的泄放路径，在芯片中要能多次引用，而轨间电路用来解决不同电源域之间的ESD电流泄放问题。
如图2所示，为本发明多电源域全芯片ESD保护架构一种实施例的I/O PAD之间的ESD电流泄放通路示意图，当I/O PAD上加有相对于I/O PAD2的ESD脉冲时，所产生的ESD电流必然流过电源和地的保护电路，由此可见，电源和地的保护电路不仅要泄放电源和地之间的ESD电流，还要在PAD之间形成ESD泄放的通路，因而对于整个电路的ESD性能影响非常大。
如图3所示，为现有技术中典型电源钳位电路示意图，包括钳位管N2、反相器(反相器包括nmos管N1和pmos管P1)、电阻R1和电容C1，电阻R1和电容C1串联设置于电源VDD和地VSS之间，在发生ESD事件时，CLAMP N2管在内部电路组件尚未因ESD电压而崩溃之前就早已导通，在VDD与VSS之间成一暂时性的低阻抗状态，因此跨在VDD与VSS之间的ESD电压能够很有效地被箝制住，不会再造成IC内部电路因ESD而出现异常损坏的现象。
如图4所示，为本发明多电源域全芯片ESD保护架构一种实施例的ESD电源钳位电路示意图，其中电容C1由MOS管来实现，它利用的是ESD事件的瞬时特性，响应时间短。此外，其在现有技术中典型电源钳位电路的基础上增加了一个二极管D1和电阻R2，钳位管N2栅极因某种原因累积的电荷可通过栅极和地之间的电阻R2进行泄放，不至于引起箝位MOS管误导通；当电源VDD上有一相对于地VSS的负向ESD脉冲时，电源和地之间的二极管D1正向导通也可泄放ESD电流。
本发明的多电源域全芯片ESD保护架构，在IO环上每隔一定距离添加一组瞬态电源钳位ESD保护电路(IO ESD)，但是其他管脚的泄放使用IO单元自带的泄放结构组成的网络。
内核电源单元的ESD clamp根据情况在电源/地mesh之间放置多个，从而缩短I/O管脚到电源钳位电路的距离，降低长距离电源、地线上的寄生电阻与电容效应对ESD保护性能的影响。
如图5所示，为本发明多电源域全芯片ESD保护架构一种实施例的轨间电路示意图，是由反向并联的二极管或二极管串组成的，轨到轨ESD保护电路具有双向性能，允许ESD电流在电源之间的可逆流动。考虑到不同电源间的噪声影响，用双向的二极管串来实现不同地间的轨到轨ESD保护电路，而不同电源之间不增加任何轨到轨电路。
如图6所示，为本发明多电源域全芯片ESD保护架构一种实施例的包含ESD网络的双电源供给示意图，可以看出，每个电源域都含有一个分离的ESD电源钳位单元，一个ESD钳位单元位于VDD1和VSS1之间，另一个ESD钳位单元位于VDD2和VSS2之间，一个由反向并联的二极管组成的双向ESD网络位于两个电源供给轨之间。
需要说明的是，上述实施例提供的多电源域全芯片ESD保护架构，仅以上述各功能模块的划分进行举例说明，在实际应用中，可以根据需要而将上述功能分配由不同的功能模块来完成，即将本发明实施例中的模块再分解或者组合，例如，上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块，以完成以上描述的全部或者部分功能。对于本发明实施例中涉及的模块的名称，仅仅是为了区分各个模块，不视为对本发明的不当限定。
术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。
术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (10)

1.一种多电源域全芯片ESD保护架构，其特征在于，所述多电源域全芯片ESD保护架构包括ESD电源钳位电路、轨间电路以及ESD电源网络；
所述ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值；
所述轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路；
所述ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。
2.根据权利要求1所述的多电源域全芯片ESD保护架构，其特征在于，所述ESD电源钳位电路通过RC动态检测电路进行ESD防护。
3.根据权利要求2所述的多电源域全芯片ESD保护架构，其特征在于，所述ESD电源钳位电路包括钳位管N2、反相器，所述反相器包括nmos管N1和pmos管P1，所述ESD电源钳位电路还包括二极管D1和电阻R2；
所述二极管D1设置于电源和地之间，用于泄放电源VDD相对于地VSS的负向ESD脉冲；
所述电阻R2设置于钳位管N2栅极和地之间，用于泄放钳位管栅极的感应电荷。
4.根据权利要求3所述的多电源域全芯片ESD保护架构，其特征在于，所述RC动态检测电路包括电阻R1和电容C1，所述电阻R1和所述电容C1串联设置于电源VDD和地VSS之间。
5.根据权利要求4所述的多电源域全芯片ESD保护架构，其特征在于，所述电容C1为MOS管。
6.根据权利要求1至5任一项所述的多电源域全芯片ESD保护架构，其特征在于，所述ESD电源钳位电路分别设置于芯片输入输出端口区和芯片核心区。
7.根据权利要求1所述的多电源域全芯片ESD保护架构，其特征在于，所述轨间电路包括反向并联的二极管或二极管串。
8.根据权利要求7所述的多电源域全芯片ESD保护架构，其特征在于，所述轨间电路具有双向性能，允许ESD电流在电源之间的可逆流动。
9.根据权利要求7或8所述的多电源域全芯片ESD保护架构，其特征在于，所述轨间电路分别设置于多电源域全芯片的各电源域之间。
10.根据权利要求1所述的多电源域全芯片ESD保护架构，其特征在于，所述ESD电源网络包括多组ESD防护电路，多组所述ESD防护电路分别设置于芯片输入输出端口环与芯片核心区的设定位置。
CN202310498133.5A 2023-05-05 2023-05-05 一种多电源域全芯片esd保护架构 Pending CN116937521A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310498133.5A CN116937521A (zh) 2023-05-05 2023-05-05 一种多电源域全芯片esd保护架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310498133.5A CN116937521A (zh) 2023-05-05 2023-05-05 一种多电源域全芯片esd保护架构

Publications (1)

Publication Number Publication Date
CN116937521A true CN116937521A (zh) 2023-10-24

Family

ID=88381667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310498133.5A Pending CN116937521A (zh) 2023-05-05 2023-05-05 一种多电源域全芯片esd保护架构

Country Status (1)

Country Link
CN (1) CN116937521A (zh)

Similar Documents

Publication Publication Date Title
US6040968A (en) EOS/ESD protection for high density integrated circuits
TWI425732B (zh) 積體電路及輸入/輸出(i/o)單元庫以及用於在一積體電路處補償靜電放電(esd)之方法
JP2007511898A (ja) 静電気放電に対する保護回路及びその動作方法
US8830640B2 (en) Electrostatic discharge protection circuit
KR101034614B1 (ko) 정전기 보호 회로
US20090101938A1 (en) Electrostatic Discharge Protection Circuit
US8525265B2 (en) Electrostatic discharge protection circuit
JPH08306873A (ja) Ｅｓｄ保護ネットワーク
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
US5740000A (en) ESD protection system for an integrated circuit with multiple power supply networks
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
CN103066071A (zh) 半导体集成电路器件
Gossner ESD protection for the deep sub micron regime-a challenge for design methodology
US20180083440A1 (en) Integrated circuit electrostatic discharge protection with disable-enable
US8649135B2 (en) On-chip noise filter circuit
US20080310059A1 (en) Esd protection design method and related circuit thereof
Hsueh et al. Stacking-MOS protection design for interface circuits against cross-domain CDM ESD stresses
CN116937521A (zh) 一种多电源域全芯片esd保护架构
US7362555B2 (en) ESD protection circuit for a mixed-voltage semiconductor device
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
Olson et al. Test chip design for study of CDM related failures in SoC designs
US7564665B2 (en) Pad ESD spreading technique
Stockinger et al. Advanced ESD rail clamp network design for high voltage CMOS applications
KR101006096B1 (ko) 정전기 방전 보호 회로
Altolaguirre et al. Quad-SCR device for cross-domain ESD protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination