AT397443B - Mosfet-analogmultiplizierschaltung - Google Patents

Description

AT 397 443 B

Die Erfindung betrifft eine variable Widerstands-MOSFET-Analogmultiplizierschaltung und im spezielleren eine variable Widerstands-MOSFET-Analogmultiplizierschaltung unter Verwendung einer variablen Widerstands-MOSFET-Lineareinrichtung, die zwei MOSFETs umfaßt, um den nichtlinearen Strom ' des MOSFET zu entfernen, wodurch die Genauigkeit der Multiplizierschaltung wesentlich verbessert wird. S In letzter Zeit hat sich durch die Entwicklung der VLSI-(Größtmaßstabintegrations)-Technologie die Notwendigkeit ergeben, die Integrationstechnologie nicht nur in das digitale System sondern auch in das analoge System einzubringen. So wird die Digitaltechnologie nicht nur für beispielsweise Computer eingesetzt, sondern auch auf einem neuen Gebiet angewandt, auf dem es möglich ist, entweder eine Humanisierung oder die Verwirklichung eines neutralen Kommunikationstechniknetzes zwischen 10 fernbedienten Systemen oder zwischen Benutzerverbindungen zu erreichen. Unter den Umständen gibt es, sowohl in einem klassischen Sinn eines algorithmischen Aspekts als auch in einem simulierten Realisationsaspekt, das heißt einer realen Verbindung von außen, beim digitalen System der VLSI-Technologie nach dem Stand der Technik Beschränkungen. Für den Multiplikationsvorgang, der auf einem Verfahren basiert, bei dem VLSI-Technologie verwendet wird, ergeben sich Probleme, da die für die notwendigen Chips IS erforderliche Breite sich beträchtlich erhöht und die Betriebsgeschwindigkeit des Systems zum Durchführen des Synchronisationsvorgangs des Systems beschränkt ist.

Zusätzlich gibt es bei der Technologie des analogen intregierten Schaltkreises Schwierigkeiten bei der Realisierung der VLSI-Technologie und zwar aufgrund ihrer beschränkten Präzision und Schwierigkeiten im Systemaufbau selbst. 20 Deshalb ist es ein Ziel der vorliegenden Erfindung, die oben dargelegten Probleme zu lösen und eine MOSFET-Analogmultiplizierschaltung zu schaffen, die präzise Funktion der betrieblichen Multiplikation bietet, wobei sowohl VLSI-Technologie, die den Vorteil hat, ein digitales System zu sein, als auch ein neuer analoger integrierter Schaltkreis verwendet wird.

Weiterhin ist es ein Ziel der vorliegenden Erfindung, einen analog-digitalen Hybridtyp einer künstlichen 25 neuronalen Synapse zu schaffen, um ein Schema für eine neue Generation von Computertechnologie zu verwirklichen.

Die obengenannten Ziele sollen nur dazu dienen, einige der hervorstechenderen Merkmale und Anwendungen der vorliegenden Erfindung darzulegen. Durch die Anwendung der geoffenbarten Erfindung auf andere Art oder Abwandlung der Erfindung innerhalb des Schutzumfangs der Offenbarung können viele andere 30 positive Ergebnisse erzielt werden. Demgemäß können weitere Ziele und ein umfassenderes Verständnis der Erfindung durch Bezugnahme auf die folgende Zusammenfassung der Erfindung und detaillierte Beschreibung erreicht werden, die, gemeinsam mit den beiliegenden Zeichnungen betrachtet, zusätzlich zum durch die Ansprüche definierten Schutzumfang der Erfindung die bevorzugte Ausführungsform beschreiben.

Die MOSFET-Analogmultiplizierschaltung gemäß vorliegender Erfindung ist durch die Ansprüche 35 definiert, wobei eine spezifische Ausführungsform in den beiliegenden Zeichnungen gezeigt wird. Zusammenfassend gesehen bezieht sich die Erfindung auf eine MOSFET-Analogmuliplizierschaltung, die dadurch gekennzeichnet ist, daß sie umfaßt: einen ersten MOSFET, der eine mit einer ersten Spannungsquelle verbundene Gateelektrode, eine mit einer zweiten Spannungsquelle verbundene Drainelektrode und eine Sourceelektrode aufweist; 40 einen zweiten MOSFET, der eine Sourceelektrode und eine Gateelektrode, die mit der negativ gepolten zweiten Spannungsquelle verbunden sind, und eine Drainelektrode aufweist, wobei die zweiten Spannungsquellen symmetrische Eingangsspannungen liefern, und wobei die Sourceelektrode des ersten MOSFETs und die Drainelektrode des zweiten MOSFETs mit einem Knoten verbunden sind, der einen linear variablen Ausgangsstrom liefert, um eine variable Widerstands-MOSFET-Lineareinrichtung zu definieren; 45 einen Operationsverstärker zum Verstärken des linear variierten Ausgangsstroms, dessen invertierender Eingang mit dem Knoten der variablen Widerstands-MOSFET-Lineareinrichtung und dessen nichtinvertierender Eingang mit Masse verbunden ist, und der einen Ausgang umfaßt; und ein Rückkopplungselement, das mit dem invertierenden Eingang und dem Ausgang des Operationsverstärkers verbunden ist und an seinem Ausgang eine Ausgangsspannung liefert; und 50 einen dritten MOSFET, der zwischen den Knoten und den invertierenden Eingang des Operationsverstärkers geschaltet ist, wobei der dritte MOSFET eine Gateelektrode aufweist, an die ein neuronales Zustandssignal als Eingangssignal angelegt ist.

Dabei ist es von Vorteil, wenn die ersten und zweiten MOSFETs Verarmungs-MOSFETs sind.

Eine Variante der erfindungsgemäßen MOSFET-Analogmultiplizierschaltung ist dadurch gekennzeichnet, 55 daß sie umfaßt: einen ersten MOSFET, der eine mit einer ersten Spannungsquelle verbundene Gateelektrode, eine mit einer zweiten Spannungsquelle verbundene Drainelektrode und eine Sourceelektrode aufweist; einen zweiten MOSFET, der eine Sourceelektrode und eine Gateelektrode, die mit der negativ gepolten zweiten Spannungsquelle verbunden sind, und eine Drainelektrode aufweist, wobei die zweiten Spannungs-60 quellen symmetrische Eingangsspannungen liefern, und wobei die Sourceelektrode des ersten MOSFETs und die Drainelektrode des zweiten MOSFETs mit einem Knoten verbunden sind, der einen linear variablen Ausgangsstrom liefert, um eine variable Widerstands-MOSFET-Lineareinrichtung zu definieren; -2-

AT 397 443 B einen Operationsverstärker zum Verstärken des linear variierten Ausgangsstroms, dessen invertierender Eingang mit dem Knoten der variablen Widerstands-MOSFET-Lineareinrichtung und dessen nichtinvertierender Eingang mit Masse verbunden ist, und der einen Ausgang umfaßt; und ein Rückkopplungselement, das mit dem invertierenden Eingang und dem Ausgang des Operationsver-5 stärkere verbunden ist, und an seinem Ausgang eine Ausgangsspannung liefert; und einen vierten MOSFET, der zwischen die zweite Spannungsquelle und die Drainelektrode des ersten MOSFETs der variablen Widerstands-MOSFET-Lineareinrichtung geschaltet ist; und einen fünften MOSFET, der zwischen die negativ gepolte zweite Spannungsquelle und die Source und Gateelektrode des zweiten MOSFETs geschaltet ist, wobei die Gateelektroden der vierten und fünften 10 MOSFETs miteinander verbunden sind, um als Eingangssignal ein neuronales Zustandssignal zu erhalten.

Dabei ist es von Vorteil, wenn die ersten und zweiten MOSFETs Verarmungs-MOSFETs sind.

Oben sind die hervorstechenderen und wichtigeren Merkmale da vorliegenden Erfindung dargelegt worden, um ein besseres Verstehen der folgenden detaillierten Beschreibung der Erfindung und eine richtige Einschätzung des vorliegenden Beitrags zum Stand der Technik zu ermöglichen. Weitere, in der Folge 15 beschriebene Merkmale der Erfindung sind Gegenstand der Ansprüche der Erfindung. Fachleute können beurteilen, daß das/die hierin geoffenbarte Konzept und die spezifische Ausführungsform der Erfindung leicht als Basis zum Verändern oder Planen anderer Strukturen zur Durchführung der gleichen Zwecke der vorliegenden Erfindung eingesetzt werden können.

Um die Art und Gegenstände der Erfindung besser zu verstehen, sollte auf die folgende detaillierte 20 Beschreibung in Verbindung mit den beiliegenden Zeichnungen bezuggenommen werden, worin:

Fig. 1A ein Symbol eines MOSFETs veranschaulicht; Fig. 1B einen äquivalenten Schaltkreis im Nichtsättigungsbereich der MOSFETs veranschaulicht; Fig. 2 einen Hauptschaltkieis gemäß vorliegender Erfindung veranschaulicht; Fig. 3 einen Schaltkreis einer MOSFET-Analogmultiplizierschaltung gemäß vorliegender Erfindung veranschaulicht; Fig. 4 eine erste Ausführungsform der vorliegenden Erfindung 25 veranschaulicht; und Hg. 5 eine zweite Ausführungsform der vorliegenden Erfindung veranschaulicht Gleiche Bezugszeichen beziehen sich in allen Fig. der Zeichnungen auf gleiche Teile.

Fig. 1A veranschaulicht diagrammartig ein Schaltungssymbol eines MOSFETs mit einer Gateelektrode (G), einer Sourceelektrode (S) und einer Drainelektrode (D). Fig. 1B zeigt einen äquivalenten Schaltkreis eines MOSFETs im Nichtsättigungsbereich, worin die Drainstromeigenschaften im Widerstandsbereich durch 30 folgende Gleichungen ausgedrückt werden können;

Cox · W · μ V2ds R --... (2) (Cox · W · U)/L (Vgs - Vt) worin 40 μ; Die Mobilität des Majoritätsträgers

Cox: die Gatekapazitanz pro Flächeneinheit L; Die Länge des Kanals W: Die Breite des Kanals (Senkrechtrichtung zu L)

Vds: Die Spannung zwischen der Drainelektrode und der Sourceelektrode 45 Vgs: Die Spannung zwischen der Gateelektrode und der Sourceelektrode V t: Die Schwellenspannung bedeutet.

Fig. 2 ist eine schematische Ansicht der vorliegenden Erfindung, worin, um die nichtlineare Stromkomponente von Gleichung (1) zu entfernen, zwei MOSFETs (Ql) und (Q2) (die vom Verarmungstyp sind) 50 wie dargestellt eingesetzt werden, worin die Sourceelektrode (Sl) des MOSFETs (Ql) mit der Drainelektrode (D2) des MOSFETs (Q2) verbunden ist, um einen Strom (I) am Ausgang zu erhalten. Die Gateelektrode (Gl) des MOSFETs (Ql) ist mit einer Spannungsquelle (VI) und die Drainelektrode (Dl) mit einer Spannungsquelle (V2) verbunden, so daß der Strom (II) von der Spannungsquelle (V2) zum MOSFET (Ql) fließt. Die Sourceelektrode (S2) und die Gateelektrode (G2) des MOSFETs (Q2) sind mit der Spannungsquelle (-V2) 55 verbunden, so daß der Strom (12) vom MOSFET (Q2) zur Spannungsquelle (-V2) fließt Die Spannungsquellen (V2) und (-V2) versorgen die MOSFETs (Ql) und (Q2) mit symmetrischen Eingangsspannungen.

Die Stromspannungscharakteristiken der MOSFETs (Ql) und (Q2) können durch die folgenden Gleichungen ausgedrückt werden:

Die Stromspannungscharakteristik des MOSFETs (Ql) ist folgendermaßen dargestellt: II = (Cox · W · u)/L [(Vgs -Vt) · Vds -V2ds/2]... (3) -3- 60

Claims (4)

1. AT 397 443 B und die Stromspannungscharakeristik des MOSFETs (Q2) ist folgendermaßen angegeben: 12 = (Cox · W · u)/L [(-Vt) · Vds - V1 2ds/2]... (4). Deshalb kann die resultierende Beziehung zwischen Strom und Spannung unter Verwendung der Gleichungen (3) und (4) wie folgt berechnet werden: I =11-12 = (Cox · W · μ)/Ε [Vgs · Vds] = α· Vgs*Vds... (5), worin α = (Cox · X · p)/L. Aus Obigem ist zu erkennen, daß der quadratische Term aus den Ergebnissen eliminiert ist Fig. 3 zeigt einen Schaltkreis einer MOSFET-Analogmultiplizierschaltung gemäß vorliegender Erfindung. Es wird eine variable Widerstands-MOSFET-Lineareinrichtung (20) gezeigt, worin die Gateelekttode (Gl) des MOSFETs (Ql) mit einer Spannungsquelle (VI) verbunden ist bzw. die Drainelektrode (Dl) davon, die ein Eingang ist, mit einer Spannungsquelle (V2) verbunden ist. Die Sourceelektrode (S2) des MOSFETs (Q2), die den anderen Eingang darstellt, ist mit der Spannungsquelle (-V2) verbunden und weiterhin mit der Gateelektrode (G2). Die Sourceelektrode (Sl) des MOSFETs (Ql) ist mit der Drainelektrode des MOSFET (Q2) verbunden, wobei die Verbindung dazwischen, d. h. Knoten (A), mit einem invertierenden Eingang eines Operationsverstärkers (U) einer Verstärkereinheit (10) verbunden ist. Ein nicht-invertierender Eingang des Operationsverstärkers (U) ist mit Masse verbunden, und der Ausgang ist durch ein Rückkopplungselement (Z) mit dem invertierenden Eingang verbunden. Auf die Zeichnung bezugnehmend wird der Ausgangsspannung (Vo), die von beiden der jeweiligen Ströme (II) und (12) erhalten wird, die durch die MOSFETs (Ql) und (Q2) fließen, und dem Rückkopplungselement (Z) ein Wert gegeben, der proportional zum Produkt der Eingangsspannungen von den Spannungsquellen (VI) (Vgs) bzw. (V2) (Vds) ist Fig. 4 veranschaulicht eine weitere Ausführungsform der vorliegenden Erfindung, worin ein MOSFET (Q3) zwischen die variable Widerstands-MOSFET-Lineareinrichtung (20) und den invertierenden Eingang des Operationsverstärkers (U) der Verstärkereinheit (10) geschaltet ist, um das neuronale Zustandssignal (NZS) an die Gateelektrode (G3) als Eingangsgröße anzulegen. Gemäß der oben erwähnten Ausführungsform kann, wenn die Eingangsspannung der Spannungsquelle (V2) der MOSFET-Lineareinrichtung (20) auf eine vorherbestimmte Höhe eingestellt ist und die Eingangsspannung der Spannungsquelle (VI) als ein Synapsengewicht eines neuronalen Netzes fungiert, ein neuer Schaltkreis zum Realisieren der Grundstruktur des neuronalen Hybridsynapsennetzes erhalten werden, das den neuronalen Zustand unter Verwendung eines Rückkopplungskondensators in elektrischer Form speichen. Fig. 5 zeigt eine weitere Ausführungsform der vorliegenden Erfindung. Auf Fig. 3 bezogen sind die MOSFETs (Q4) und (Q5) zwischen die Spannungsquellen (V2) und (-V2) und die MOSFET-Lineareinrichtung (20) geschaltet, die Gateelektroden (G4), (G5) sind miteinander verbunden, wodurch es ermöglicht wird, daß das neuronale Zustandssignal (NZS) als Eingangssignal eingegeben wird. Daher kann, wenn kein Eingangssignal anliegt, der an den MOSFETs (Ql) und (Q2) bestehende Stromverbrauch eliminiert werden. Gemäß der zweiten Ausführungsform der oben beschriebenen Erfindung kann ein neues neuronales Synapsennetz zum Minimieren des für hohe Integrität des Systems erforderlichen Leistungsverbrauchs erhalten werden. Wie oben beschrieben kann erfindungsgemäß ein einfaches und genaues Betriebsergebnis erzielt werden, indem die primären linearen Eigenschaften des MOSFETs ausgenützt werden. Es kann auch ein neues neuronales Synapsennetz aufgebaut werden, mit dem es möglich ist, obwohl es nur wenige MOSFETs einsetzt, einen völlig asynchronen Betrieb mit hoher Verarbeitungsgeschwindigkeit zu erreichen. PATENTANSPRÜCHE -4- 1 MOSFET-Analogmultiplizierschaltung, dadurch gekennzeichnet, daß sie umfaßt: einen ersten MOSFET (Ql), der eine mit einer ersten Spannungsquelle (VI) verbundene Gateelektrode (Gl), eine mit einer zweiten Spannungsquelle (V2) verbundene Drainelektrode (Dl) und eine Sourceelektrode (Sl) aufweist; 2 einen zweiten MOSFET (Q2), der eine Sourceelektrode (S2) und eine Gateelektrode (G2), die mit der negativ gepolten zweiten Spannungsquelle (-V2) verbunden sind, und eine Drainelektrode (D2) aufweist, wobei die AT 397 443 B zweiten Spannungsquellen (V2 und -V2) symmetrische Eingangsspannungen liefern, und wobei die Sourceelektrode (Sl) des ersten MOSFETs (Ql) und die Drainelektrode (D2) des zweiten MOSFETs (Q2) mit einem Knoten (A) verbunden sind, der einen linear variablen Ausgangsstrom (I) liefert, um eine variable Widerstands-MOSFET-Lineareinrichtung zu definieren; einen Operationsverstärker (U) zum Verstärken des linear variierten Ausgangsstroms (I), dessen invertierender Eingang mit dem Knoten (A) der variablen Widerstands-MOSFET-Lineareinrichtung und dessen nichtinvertierend»' Eingang mit Masse verbunden ist, und der einen Ausgang umfaßt; und ein Rfickkopplungselement (Z), das mit dem invertierenden Eingang und mit dem Ausgang des Operationsverstärkers (U) verbunden ist und an seinem Ausgang eine Ausgangsspannung (Vo) liefet; und einen dritten MOSFET (Q3), der zwischen den Knoten (A) und den invertierenden Eingang des Operationsverstärkers (11) geschaltet ist, wobei der dritte MOSFET (Q3) eine Gateelektrode (G3) aufweist, an die ein neuronales Zustandssignal (NZS) als Eingangssignal angelegt ist
2. 2. MOSFET-Analogmultiplizierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten MOSFETs (Ql und Q2) Verarmungs-MOSFETs sind.
3. 3. MOSFET-Analogmultiplizierschaltung, dadurch gekennzeichnet, daß sie umfaßt: einen ersten MOSFET (Ql), der eine mit einer ersten Spannungsquelle (VI) verbundene Gateelektrode (Gl), eine mit einer zweiten Spannungsquelle (V2) verbundene Drainelektrode (Dl) und eine Sourceelektrode (Sl) aufweist; einen zweiten MOSFET (Q2), der eine Sourceelektrode (S2) und eine Gateelektrode (G2), die mit der negativ gepolten zweiten Spannungsquelle (-V2) verbunden sind, und eine Drainelektrode (D2) aufweist, wobei die zweiten Spannungsquellen (V2 und -V2) symmetrische Eingangsspannungen liefern, und wobei die Sourceelektrode (Sl) des ersten MOSFETs (Ql) und die Drainelektrode (D2) des zweiten MOSFETs (Q2) mit einem Knoten (A) verbunden sind, der einen linear variablen Ausgangsstrom (I) liefert, um eine variable Widerstands-MOSFET-Lineareinrichtung zu definieren; einen Operationsverstärker (U) zum Verstärken des linear variierten Ausgangsstioms ¢0, dessen invertierender Eingang mit dem Knoten (A) der variablen Widerstands-MOSFET-Lineareinrichtung und dessen nichtinvertierender Eingang mit Masse verbunden ist, und der einen Ausgang umfaßt; und ein Rückkopplungselement (Z), das mit dem invertierenden Eingang und dem Ausgang des Operationsverstärkers (U) verbunden ist, und an seinem Ausgang eine Ausgangsspannung (Vo) liefert; und einen vierten MOSFET (Q4), der zwischen die zweite Spannungsquelle (V2) und die Drainelektrode (Dl) des ersten MOSFETs (Ql) der variablen Widerstands-MOSFET-Lineareinrichtung geschaltet ist; und einen fünften MOSFET (Q5), der zwischen die negativ gepolte zweite Spannungsquelle (-V2) und die Source-(S2) und Gateelektrode (G2) des zweiten MOSFETs (Q2) geschaltet ist, wobei die Gateelektroden (G4, G5) der vierten und fünften MOSFETs (Q4 und Q5) miteinander verbunden sind, um als Eingangssignal ein neuronales Zustandssignal (NZS) zu »halten.
4. 4. MOSFET-Analogmultiplizierschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die ersten und zweiten MOSFETs (Ql und Q2) Verarmungs-MOSFETs sind. Hiezu 4 Blatt Zeichnungen -5-