CH684855A5 - MOSFET-Analogvervielfacher. - Google Patents
MOSFET-Analogvervielfacher. Download PDFInfo
- Publication number
- CH684855A5 CH684855A5 CH2240/92A CH224092A CH684855A5 CH 684855 A5 CH684855 A5 CH 684855A5 CH 2240/92 A CH2240/92 A CH 2240/92A CH 224092 A CH224092 A CH 224092A CH 684855 A5 CH684855 A5 CH 684855A5
- Authority
- CH
- Switzerland
- Prior art keywords
- mosfet
- linear
- operational amplifier
- node
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Description
5
10
15
20
25
30
35
40
45
50
55
CH 684 855 A5
Beschreibung
Die Erfindung betrifft einen MOSFET-Analogvervielfacher.
Kürzlich entstand bei der Entwicklung der VLSI (Very Large Scale lntegration)-Technologie ein Bedürfnis, die Integrationstechnologie nicht nur in digitalen Systemen sondern auch in analogen Systemen anwenden zu können. Auf diese Weise wird die Digitaltechnologie nicht nur z.B. in Rechnern benützt, sondern wird auch auf einem neuen Gebiet angewandt, um entweder eine Humanisierung oder Realisierung eines neuronalen Netzwerkes der Kommunikationstechnik zwischen ferngesteuerten Systemen oder zwischen Benutzerverbindungen erreichen zu können. Unter diesen Umständen bestehen Grenzen im Digitalsystem der herkömmlichen VLSI-Technologie, und zwar einerseits von der klassischen Bedeutung einer Algorithmusbetrachtungsweise und andrerseits von einem simulierten Realisationsaspekt, d.h. einer realen Verbindung von aussen her. Für den Multiplikationsvorgang, welcher auf einem VLSI-Technologie verwendenden Verfahren beruht, resultieren Probleme, da die für die erforderlichen Chips benötigte Breite beträchtlich zunimmt und die Arbeitsgeschwindigkeit zur Realisierung der Synchronisierungs-operation des Systems begrenzt ist.
Zusätzlich weist die Technologie der analogen integrierten Schaltung Schwierigkeiten bei der Realisierung der VLSI-Technologie auf, und zwar wegen ihrer begrenzten Präzision und Schwierigkeit in der Systemauslegung selber.
Daher ist es ein Ziel der vorliegenden Erfindung, die obenerwähnten Probleme zu lösen und einen MOSFET-Analogvervielfacher zu schaffen, der eine präzise Funktion der Operationsmultiplikation unter Verwendung der VLSI-Technologie, welche als Digitalsystem einen Vorteil aufweist, und einer neuartigen analogen integrierten Schaltung, bewirkt.
Ferner ist es ein weiteres Ziel der vorliegenden Erfindung, zur Realisierung eines Schemas für eine neue Generation von Rechnertechnologie eine analog-digitale Hybridart einer künstlichen neuronalen Synapse zur Verfügung zu stellen.
Die vorangehend erwähnten Ziele betreffen nur einige der wichtigeren Merkmale und Anwendungen der vorliegenden Erfindung.
Diese Ziele werden mittels eines MOSFET-Analogvervielfachers nach Anspruch 1 oder 4 erreicht. Bei einem solchen MOSFET-Analogvervielfacher mit variablem Widerstand wird durch die Verwendung eines einen variablen Widerstand aufweisenden linearen MOSFET-Gliedes mit zwei MOS-Feldeffekt-Tran-sistoren der nichtlineare Strom des MOSFET entfernt, wodurch die Genauigkeit des Vervielfachers beträchtlich erhöht wird.
Viele andere nützliche Ergebnisse können durch Anwendung der offenbarten Erfindung auf verschiedene Weise oder Modifikation der Erfindung innerhalb dem Bereich der Offenbarung erzielt werden. Dementsprechend können weitere Ziele erkannt sowie ein besseres Verständnis der Erfindung durch Verweis auf die nachstehende Zusammenfassung der Erfindung und die detaillierte Beschreibung, welche zusätzlich zum durch die Patentansprüche definierten Schutzbereich der Erfindung und in Zusammenhang mit den beiliegenden Zeichnungen ein bevorzugtes Ausführungsbeispiel der Erfindung beschreibt, erreicht werden.
Die trefferenden und wichtigeren Merkmale der vorliegenden Erfindung wurden vorangehend näher umrissen, so dass die nachfolgende detaillierte Beschreibung der Erfindung besser verständlich ist und dass der vorliegende Beitrag zum Fachgebiet vollständig verstanden werden kann. Zusätzliche Merkmale der nachstehend beschriebenen Erfindung sind Gegenstand der Ansprüche der Erfindung. Die Fachleute auf diesem Gebiet der Technik werden anerkennen, dass die nachstehend offenbarte Konzeption und spezifische Ausführungsform als eine Ausgangsbasis zur Modifizierung oder Entwerfung anderer Anordnungen zur Durchführung des gleichen Zweckes der vorliegenden Erfindung verwendet werden kann. Ausserdem können Fachleute auf diesem Gebiet der Technik realisieren, dass solche äquivalente Ausbildungen nicht von dem in den Ansprüchen dargelegten Erfindungsgedanken und Schutzbereich abweichen.
Zum besseren Verständnis des Wesens und des Gegenstandes der Erfindung wird auf die nachstehende detaillierte Beschreibung in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigt
Fig. 1A ein Symbol eines MOSFET;
Fig. 1B einen äquivalenten Schaltkreis in einem nichtgesättigten Bereich von einem MOSFET;
Fig. 2 eine prinzipielle Schaltung eines Teils eines erfindungsgemässen MOSFET-Analogvervielfachers;
Fig. 3 eine Schaltung einer Vorstufe eines erfindungsgemässen MOSFET-Analogvervielfachers;
Fig. 4 eine erste beispielsweise Ausführungsform der vorliegenden Erfindung; und
Fig. 5 eine zweite beispielsweise Ausführungsform der vorliegenden Erfindung.
Analoge Bezugszeichen beziehen sich in allen Figuren auf analoge Teile.
2
5
10
15
20
25
30
35
40
45
50
55
60
65
CH 684 855 A5
Detaillierte Beschreibung der Erfindung
Fig. 1A zweigt schematisch ein Symbol eines MOSFET mit einer Steuerelektrode, einer Source-Elek-trode sowie einer Drain-Elektrode. Fig. 1B zeigt einen äquivalenten Schaltkreis eines MOSFET in einem ungesättigten Bereich, in welchem die Drainstromcharakteristik im Widerstandsbereich durch folgende Gleichungen ausgedrückt werden kann:
Cox'W 'fi V2ds
(1)
R =
(2)
(Cox'W'jlz)/L (Vgs-Vt)
In diesen Gleichungen bedeuten:
p.: Die Mobilität des Majoritätsladungsträgers.
Cox: Die Steuerkapazitanz (gate capacitance) pro Einheitsfläche.
L: Die Länge des Kanals.
W: Die Breite des Kanals (in senkrechter Richtung zu L)
Vds: Die Spannung zwischen der Drain-Elektrode und der Source-Elektrode.
Vgs: Die Spannung zwischen der Steuerelektrode und der Source-Elektrode.
Vt: Die Schwellwertspannung.
Fig. 2 ist eine schematische Ansicht des vorliegenden Erfindungsgegenstandes in welcher zur Eliminierung der nichtlinearen Stromkomponente aus der Gleichung (1 ) wie dargestellt, zwei MOS-Feldeffekt-Transistoren Q1 und Q2 (des Verarmungstypes) verwendet werden, wobei die Source-Elektrode des MOSFET Q1 zur Abgabe eines Stromes I mit der Drain-Elektrode des MOSFET Q2 verbunden ist. Die Steuerelektrode des MOSFET Q1 ist zur Eingabe mit einer Spannungsquelle V1 und dessen Drain-Elektrode zur Eingabe mit einer entsprechenden Spannungsquelle V2 verbunden, um zu bewirken, dass ein Strom 11 von der Seite der Spannungsquelle V2 her zum MOSFET Q1 fliesst. Die Source-Elektrode des MOSFET Q2 ist zur Eingabe mit der Spannungsquelle -V2 und ebenfalls mit dessen Steuerelektrode verbunden um zu bewirken, dass ein Strom 12 vom MOSFET 02 her zur Seite der Spannungsquelle —V2 fliesst. Wie vorausgesetzt, liefern die Spannungsquellen V2 und -V2 gleichzeitig symmetrische Eingangsspannungen zu den MOS-Feldeffekt-Transistoren Q1 und Q2.
Daher kann die Charakteristik zwischen der Spannung und dem Strom der beiden MOSFET Q1 und Q2 mittels nachstehender Gleichungen ausgedrückt werden. Die Charakteristik zwischen der Spannung und dem Strom des MOSFET Q1 wird wie folgt ausgedrückt:
11 = (Cox • W • (i)/L [(Vgs-Vt) • Vds-V2ds/2J (3)
und die Charakteristik zwischen der Spannung und dem Strom des MOSFET Q2 wird wie folgt ausgedrückt:
12 = (Cox • W - n)/L [(-Vt) • Vds-V2ds/2] (4)
Daher kann die resultierende Beziehung zwischen Spannung und Strom unter Verwendung der Gleichungen (3) und (4) wie folgt berechnet werden:
I = 11 - 12
= (Cox • W ■ |x)/L [Vgs • Vds]
= a • Vgs • Vds (5)
wobei a = (Cox • W • n)/L.
Aus den vorangehenden Ausführungen ist es ersichtlich, dass das quadratische Glied aus dem Ergebnis eliminiert wurde.
3
5
10
15
20
25
30
35
40
45
50
55
CH 684 855 A5
Fig. 3 zeigt einen Schaltkreis eines MOSFET-Analogvervielfachers. Wie aus der Zeichnung ersichtlich, ist ein einen variablen Widerstand bildendes MOSFET-Glied 20 dargestellt, bei welchem die Steuerelektrode des MOSFET Q1 zur Eingabe mit einer Spannungsquelle V1 und dessen Drain-Elektrode entsprechend zur Eingabe mit einer Spannungsquelle V2 verbunden ist. Die Source-Elektrode des MOSFET 02, welche den anderen Eingangsanschluss darstellt, ist zur Eingabe einerseits mit der Spannungsquelle —V2 und andrerseits mit dessen Steuerelektrode verbunden. Die Source-Elektrode des MOSFET Q1 ist mit der Drain-Elektrode des MOSFET Q2 verbunden, wobei die dazwischen sich befindende Verbindung, d.h. der Knoten A, mit einem invertierenden Eingangsanschluss eines Operationsverstärkers U einer Operationsverstärkereinheit 10 verbunden ist. Ein nichtinvertierender Eingangsanschluss des Operationsverstärkers U ist mit der Erde und ein Ausgangsanschiuss desselben über ein Rückkopplungselement Z mit dessen invertierendem Eingangsanschluss verbunden, wobei die Funktionsweise desselben nachstehend näher beschrieben wird.
Wie aus der Zeichnung ersichtlich, erhält die aus den beiden entsprechenden durch die MOSFET Q1 und Q2 fliessenden Strömen 11 und 12 sowie durch das Rückkopplungselement Z resultierende Ausgangsspannung Vo einen Wert, welcher sich im Verhältnis zum Produkt der Eingangsspannungen der Spannungsquellen V1 (Vgs) und V2 (Vds) verhält. Die Resultate einer solchen Operationsfunktion können mittels einer einfachen und neuartigen Schaltung klar in Widerspruch zu herkömmlichen Schaltkreisen unter Verwendung einer primären linearen Eigenschaft von MOS-Feldeffekt-Transistoren erzielt werden.
Fig. 4 zeigt eine erste Ausführungsform des Erfindungsgegenstandes, wobei in Verbindung mit Fig. 3 zwischen dem einen variablen Widerstand bildenden linearen MOSFET-Glied 20 und dem invertierenden Eingangsanschluss des Operationsverstärkers U der Operationsverstärkereinheit 10 ein MOSFET Q3 zwischengeschaltet ist, so dass über dessen Steuerelektrode ein einem neuronalen Zustand entsprechendes Signal N zugeführt werden kann. Entsprechend dem vorangehend beschriebenen Ausführungsbeispiel kann bei Einstellung der Eingangsspannung der Spannungsquelle V2 des linearen MOS-FET-Gliedes 20 auf einen vorbestimmten Wert und einer Funktion der Eingangsspannung der Spannungsquelle V1 bei Betrieb als ein Synapsegewicht eines neuronalen Netzwerkes, eine neuartige Schaltung zur Realisierung der Basisstruktur eines hybriden neuronalen Synapsenetzwerkes, welches den neuronalen Zustand unter Verwendung eines Rückwirkungskondensators (nicht dargestellt) speichert, erzielt werden.
Fig. 5 zeigt eine zweite Ausführungsform des Erfindungsgenstandes. Verglichen mit Fig. 3 sind zwischen den Spannungsquellen V2 und -V2 einerseits sowie dem linearen MOSFET-Glied 20 andrerseits die MOS-Feldeffekt-Transistoren Q4 und Q5 wirksam dazwischengeschaltet und deren Steuerelektroden sind miteinander verbunden, um über diese ein dem neuronalen Zustand entsprechendes Eingangssignal N gemeinsam zuführen zu können. Dadurch kann bei Fehlen eines solchen Eingangssignales der an der MOSFET Q1 und Q2 existierende Verbrauchsstrom eliminiert werden. Entsprechend der vorangehend beschriebenen zweiten Ausführungsform der Erfindung kann ein weiteres neuartiges neuronales Synapsenetzwerk zur Minimalisierung des Stromverbrauches in hochintegrierten Systemen erzielt werden.
Wie vorangehend beschrieben, kann gemäss der Erfindung unter Verwendung der primären Linearcharakteristiken der MOSFET ein einfaches und ein genaues Betriebsergebnis erreicht werden. Es kann ebenfalls ein neuartiges neuronales Netzwerk ausgeführt werden, das, obwohl es einige wenige MOSFET verwendet, es ermöglicht, einen vollständig asynchronen Betrieb mit einer hohen Geschwindigkeit bezüglich der Verarbeitungszeit zu erhalten.
Obwohl diese Erfindung in ihrer bevorzugten Ausführungsform mit einem gewissen Genauigkeitsgrad beschrieben wurde, ist es für den Fachmann auf diesem Gebiet der Technik selbstverständlich, dass die vorliegende Offenbarung einer bevorzugten Ausführungsform des Erfindungsgegenstandes nur beispielsweise gemacht wurde, und dass zahlreiche Änderungen in den Details der Konstruktion, Kombination und Anordnung der Teile gemacht werden können, ohne vom Erfindungsgedanken und Schutzbereich der Erfindung abzuweichen.
Claims (6)
1. MOSFET-Analogvervielfacher, gekennzeichnet durch ein einen variablen Widerstand aufweisendes lineares MOSFET-Glied (20) zur linearen Veränderung des Ausgangsstromes I in Abhängigkeit von einer symmetrischen Eingangsspannung von Spannungsquellen V2 und -V2 sowie einer Eingangsspannung einer der symmetrischen Eingangsspannung der Spannungsquellen V2 und -V2 zugeordneten Eingangsspannungsquelle V1, wobei dieses einen variablen Widerstand aufweisende lineare MOSFET-Glied (20) einen Knoten (A) zur Abgabe des linear variierten Ausgangsstromes I über diesen Knoten aufweist; eine Operationsverstärkereinheit (10) zur Verstärkung des linear variierten Ausgangsstromes I, wobei diese Operationsverstärkereinheit mit einem Operationsverstärker U, welcher einen mit dem Knoten (A) des linearen MOSFET-Gliedes (20) verbundenen invertierenden Eingangsanschluss, einen mit der Erde verbundenen, nicht invertierenden Eingangsanschluss, sowie einen Ausgangsanschiuss, aufweist, und diese Operationsverstärkereinheit (10) ferner mit einem zwischen dem invertierenden Eingangsanschluss und dem Ausgangsanschiuss des Operationsverstärkers U verbundenen Rückkopp-
4
5
10
15
20
25
30
35
40
45
50
55
60
65
CH 684 855 A5
lungselement (Z) versehen ist; und einem zwischen dem Knoten (A) des linearen MOSFET-Gliedes (20) und dem invertierenden Eingangsanschluss des Operationsverstärkers U der Operationsverstärkereinheit (10) wirksam zwischengeschalteten MOSFET Q3, wobei der MOSFET Q3 ausserdem mit einer Steuerelektrode (G) zum Empfang des Eingangssignales (N) eines neuronalen Zustandes versehen ist, derart, dass im Betrieb dieser MOSFET Q3 bei Empfang des Eingangssignales über den neuronalen Zustand über die Steuerelektrode (G) des MOSFET Q3 als hybrider neuronaler Synapseschaltkreis wirkt (Fig. 4).
2. MOSFET-Analogvervielfacher nach Anspruch 1, dadurch gekennzeichnet, dass das lineare MOSFET-Glied (20) einen MOSFET Q1 mit einer mit dem Knoten (A) des linearen MOSFET-Gliedes (20) verbundenen Source-Elektrode (S), einer mit der Spannungsquelle V1 verbundenen Steuerelektrode (G) und einer mit der Spannungsquelle V2 verbundenen Drain-Elektrode (D); und einen MOSFET Q2 mit einer mit dem Knoten (A) verbundenen Drain-Elektrode (D), einer Steuerelektrode (G) und einer Source-Elektrode (S), wobei die Steuer- und die Source-Elektrode miteinander sowie mit der Spannungsquelle -V2 verbunden sind, enthält.
3. MOSFET-Analogvervielfacher nach Anspruch 2, dadurch gekennzeichnet, dass die MOSFET 01 und Q2 MOSFET's vom Verarmungstyp sind.
4. MOSFET-Analogvervielfacher, gekennzeichnet durch ein einen variablen Widerstand aufweisendes lineares MOSFET-Glied (20) zur linearen Veränderung des Ausgangsstromes I in Abhängigkeit von einer symmetrischen Eingangsspannung von Spannungsquellen V2 und -V2 sowie einer Eingangsspannung einer der symmetrischen Eingangsspannung der Spannungsquellen V2 und -V2 zugeordneten Eingangsspannungsquelle V1, wobei dieses einen variablen Widerstand aufweisende lineare MOSFET-Glied (20) einen Knoten (A) zur Abgabe des linear variierten Ausgangsstromes I über diesen Knoten aufweist; eine Operationsverstärkereinheit (10) zur Verstärkung des linear variierten Ausgangsstromes I, wobei diese Operationsverstärkereinheit mit einem Operationsverstärker U, welcher einen mit dem Knoten (A) des linearen MOSFET-Gliedes (20) verbundenen invertierenden Eingangsanschluss, einen mit der Erde verbundenen, nicht invertierenden Eingangsanschluss, sowie einen Ausgangsanschiuss, aufweist, und diese Operationsverstärkereinheit (10) ferner mit einem zwischen dem invertierenden Eingangsanschluss und dem Ausgangsanschiuss des Operationsverstärkers U verbundenen Rückkopplungselement (Z) versehen ist; einem zwischen der Spannungsquelle V2 und dem einen variablen Widerstand aufweisenden linearen MOSFET-Glied (20) wirksam zwischengeschalteten MOSFET Q4 zum Empfang der Eingangsspannung von der Spannungsquelle V2; und einen zwischen der Spannungsquelle -V2 und dem einen variablen Widerstand aufweisenden linearen MOSFET-Glied (20) wirksam zwischengeschalteten MOSFET Q5, wobei diese MOSFET Q4 und Q5 miteinander verbundene Steuerelektroden (G) zur Zuführung eines Eingangssignales eines neuronalen Zustandes über dieselben aufweisen, derart, dass im Betrieb jeder dieser MOSFET Q4 und Q5 bei Empfang des Eingangssignales (N) über den neuronalen Zustand über jede dieser Steuerelektroden (G) von jedem MOSFET Q4 und Q5, als hybrider neuronaler Synapseschaltkreis wirkt (Fig. 5).
5. MOSFET-Analogvervielfacher nach Anspruch 4, dadurch gekennzeichnet, dass das lineare MOSFET-Glied (20) einen MOSFET 01 mit einer mit dem Knoten (A) des linearen MOSFET-Gliedes (20) verbundenen Source-Elektrode (S), einer mit der Spannungsquelle VI verbundenen Steuerelektrode (G) und einer mit der Spannungsquelle V2 verbundenen Drain-Elektrode (D); und einen MOSFET Q2 mit einer mit dem Knoten (A) verbundenen Drain-Elektrode (D), einer Steuerelektrode (G) und einer Source-Elektrode (S), wobei die Steuer- und die Source-Elektrode miteinander sowie mit der Spannungsquelle —V2 verbunden sind, enthält.
6. MOSFET-Analogvervielfacher nach Anspruch 5, dadurch gekennzeichnet, dass die MOSFET Q1 und Q2 MOSFET's vom Verarmungstyp sind.
5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910019374A KR940004429B1 (ko) | 1991-11-01 | 1991-11-01 | 가변저항형 mosfet 아날로그 곱셈기 |
Publications (1)
Publication Number | Publication Date |
---|---|
CH684855A5 true CH684855A5 (de) | 1995-01-13 |
Family
ID=19322147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH2240/92A CH684855A5 (de) | 1991-11-01 | 1992-07-16 | MOSFET-Analogvervielfacher. |
Country Status (18)
Country | Link |
---|---|
US (1) | US5254889A (de) |
JP (1) | JPH0693248B2 (de) |
KR (1) | KR940004429B1 (de) |
AT (1) | AT397443B (de) |
BE (1) | BE1005226A5 (de) |
CH (1) | CH684855A5 (de) |
DE (1) | DE4222844C2 (de) |
DK (1) | DK81692A (de) |
ES (1) | ES2040660B1 (de) |
FR (1) | FR2683354A1 (de) |
GB (1) | GB2261092B (de) |
GR (1) | GR1002179B (de) |
IT (1) | IT1255430B (de) |
LU (1) | LU88147A1 (de) |
MC (1) | MC2321A1 (de) |
NL (1) | NL9201212A (de) |
PT (1) | PT100692B (de) |
SE (1) | SE515267C2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666080A (en) * | 1993-06-17 | 1997-09-09 | Yozan, Inc. | Computational circuit |
US5442583A (en) * | 1993-05-14 | 1995-08-15 | California Institute Of Technology | Compensated analog multipliers |
US5617053A (en) * | 1993-06-17 | 1997-04-01 | Yozan, Inc. | Computational circuit |
KR970007006B1 (ko) * | 1993-08-31 | 1997-05-01 | 한국전자통신연구원 | 인공 신경 회로와 패턴 분리 및 인식용 발진 신경 망의 구조 |
CN1109404C (zh) * | 1993-09-20 | 2003-05-21 | 株式会社鹰山 | 计算电路 |
GB2325341A (en) * | 1997-03-28 | 1998-11-18 | Nec Corp | A composite transistor for a current squarer and analog multiplier |
US6829598B2 (en) | 2000-10-02 | 2004-12-07 | Texas Instruments Incorporated | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET |
US10700695B1 (en) | 2018-04-17 | 2020-06-30 | Ali Tasdighi Far | Mixed-mode quarter square multipliers for machine learning |
US10594334B1 (en) | 2018-04-17 | 2020-03-17 | Ali Tasdighi Far | Mixed-mode multipliers for artificial intelligence |
US10832014B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Multi-quadrant analog current-mode multipliers for artificial intelligence |
US11449689B1 (en) | 2019-06-04 | 2022-09-20 | Ali Tasdighi Far | Current-mode analog multipliers for artificial intelligence |
US11467805B1 (en) | 2020-07-10 | 2022-10-11 | Ali Tasdighi Far | Digital approximate multipliers for machine learning and artificial intelligence applications |
US11416218B1 (en) | 2020-07-10 | 2022-08-16 | Ali Tasdighi Far | Digital approximate squarer for machine learning |
KR102480434B1 (ko) * | 2020-02-13 | 2022-12-23 | 광운대학교 산학협력단 | 선형 전류-전압 특성의 시냅스 소자 및 신경망 회로 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD103746A1 (de) * | 1973-05-23 | 1974-02-05 | ||
DE2643659A1 (de) * | 1976-09-28 | 1978-03-30 | Hitachi Ltd | Multiplizierschaltung mit einem feldeffekttransistor |
US4156923A (en) * | 1977-10-17 | 1979-05-29 | Westinghouse Electric Corp. | Method and apparatus for performing matrix multiplication or analog signal correlation |
US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
JP2760543B2 (ja) * | 1989-02-10 | 1998-06-04 | 株式会社東芝 | 多重帰還回路 |
JPH02287670A (ja) * | 1989-04-27 | 1990-11-27 | Mitsubishi Electric Corp | 半導体神経回路網 |
JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
-
1991
- 1991-11-01 KR KR1019910019374A patent/KR940004429B1/ko not_active IP Right Cessation
-
1992
- 1992-06-12 MC MC922229A patent/MC2321A1/xx unknown
- 1992-06-18 US US07/900,331 patent/US5254889A/en not_active Expired - Lifetime
- 1992-06-18 SE SE9201882A patent/SE515267C2/sv not_active IP Right Cessation
- 1992-06-19 DK DK081692A patent/DK81692A/da not_active Application Discontinuation
- 1992-06-24 GB GB9213381A patent/GB2261092B/en not_active Expired - Fee Related
- 1992-07-07 NL NL9201212A patent/NL9201212A/nl active Search and Examination
- 1992-07-08 BE BE9200636A patent/BE1005226A5/fr not_active IP Right Cessation
- 1992-07-09 FR FR9208505A patent/FR2683354A1/fr active Granted
- 1992-07-11 DE DE4222844A patent/DE4222844C2/de not_active Expired - Fee Related
- 1992-07-15 PT PT100692A patent/PT100692B/pt not_active IP Right Cessation
- 1992-07-15 AT AT0144592A patent/AT397443B/de not_active IP Right Cessation
- 1992-07-15 LU LU88147A patent/LU88147A1/fr unknown
- 1992-07-16 ES ES09201485A patent/ES2040660B1/es not_active Expired - Lifetime
- 1992-07-16 CH CH2240/92A patent/CH684855A5/de not_active IP Right Cessation
- 1992-07-16 IT ITMI921726A patent/IT1255430B/it active IP Right Grant
- 1992-09-23 GR GR920100398A patent/GR1002179B/el not_active IP Right Cessation
- 1992-10-30 JP JP4292339A patent/JPH0693248B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9213381D0 (en) | 1992-08-05 |
PT100692A (pt) | 1994-05-31 |
GR920100398A (el) | 1993-07-30 |
SE9201882L (sv) | 1993-05-02 |
GB2261092B (en) | 1995-06-14 |
ITMI921726A1 (it) | 1994-01-16 |
GR1002179B (en) | 1996-03-11 |
ES2040660A2 (es) | 1993-10-16 |
US5254889A (en) | 1993-10-19 |
ES2040660R (de) | 1996-01-16 |
ATA144592A (de) | 1993-08-15 |
DK81692A (da) | 1993-05-02 |
ITMI921726A0 (it) | 1992-07-16 |
DK81692D0 (da) | 1992-06-19 |
SE515267C2 (sv) | 2001-07-09 |
FR2683354B1 (de) | 1997-02-14 |
BE1005226A5 (fr) | 1993-06-01 |
KR940004429B1 (ko) | 1994-05-25 |
JPH0693248B2 (ja) | 1994-11-16 |
ES2040660B1 (es) | 1996-09-01 |
DE4222844A1 (de) | 1993-05-06 |
GB2261092A (en) | 1993-05-05 |
NL9201212A (nl) | 1993-06-01 |
FR2683354A1 (fr) | 1993-05-07 |
SE9201882D0 (sv) | 1992-06-18 |
DE4222844C2 (de) | 1999-05-27 |
KR930011428A (ko) | 1993-06-24 |
JPH05225364A (ja) | 1993-09-03 |
AT397443B (de) | 1994-04-25 |
MC2321A1 (fr) | 1993-10-25 |
IT1255430B (it) | 1995-10-31 |
LU88147A1 (fr) | 1993-02-15 |
PT100692B (pt) | 1999-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2641860A1 (de) | Integrierte stromversorgungsschaltung | |
DE69633886T2 (de) | Spannung-Strom-Umsetzer | |
DE3035471A1 (de) | Verstaerkerschaltkreis | |
EP0360884A1 (de) | CMOS-Differentialkomparator mit Offsetspannung | |
CH684855A5 (de) | MOSFET-Analogvervielfacher. | |
DE2941285C2 (de) | ||
DE3012965A1 (de) | Verstaerkungsgeregelter verstaerker | |
DE112005000994B4 (de) | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet | |
WO2001061430A1 (de) | Spannungs-strom-wandler | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE2556683B2 (de) | Negativ-Widerstandsnetzwerk | |
CH684665A5 (de) | MOSFET-gesteuerter Vervielfacher. | |
DE2548457A1 (de) | Konstantspannungsschaltung | |
DE3329665C2 (de) | ||
DE3721221C2 (de) | Spannungsverstärkerschaltung geringer Klirrverzerrung für widerstandsbehaftete Lasten | |
DE2751886A1 (de) | Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung | |
DE2950596C2 (de) | ||
DE60133068T2 (de) | Differentiell angeordnetes transistorpaar mit mitteln zur degeneration der transkonduktanz | |
DE3724980A1 (de) | Spannungswiederholerschaltung fuer eine ohmsche komponente aufweisende last mit kompensation der oberwellenverzerrung | |
DE19543866C1 (de) | CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt | |
DE19835198A1 (de) | Verfahren zur Erzeugung einer Wechselspannung mit eienr quartzstabilisierten Frequenz und Pierce-Oszillatorverstärker zur Durchführung des Verfahrens | |
DE102013013528A1 (de) | Leistungsverstärkerschaltung | |
DE3734631A1 (de) | Differentialverstaerker unter verwendung von mos-transistoren einer einkanal-polaritaet | |
DE10334805B4 (de) | Analoge Multiplizierschaltung | |
EP0822656B1 (de) | Schaltungsanordnung mit einem Operationsverstärker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |