PT100692B - Multiplicador analogico contendo transistores semicondutores de oxido metalico de efeito de campo (mosfet) - Google Patents
Multiplicador analogico contendo transistores semicondutores de oxido metalico de efeito de campo (mosfet) Download PDFInfo
- Publication number
- PT100692B PT100692B PT100692A PT10069292A PT100692B PT 100692 B PT100692 B PT 100692B PT 100692 A PT100692 A PT 100692A PT 10069292 A PT10069292 A PT 10069292A PT 100692 B PT100692 B PT 100692B
- Authority
- PT
- Portugal
- Prior art keywords
- mosfet
- voltage
- electrode
- voltage source
- supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
A presente invenção refere-se.a um multiplicador analógico contendo transístores semicondutores de óxido metálico MOSFET com um meio linear resistivo variável contendo MOSFET para variar linearmente a intensidade de corrente de saída I dependendo de uma tensão de entrada simétrica proviniente das fontes de tensão ® e óe uma tensão de entrada proviniente duma fonte de tensão de entrada operacionalmente associada a referida tensão de entrada simétrica oriunda da citada fonte de tensão V2 e -V2, tendo o citado meio linear resistivo variável MOSFET um nó A para fazer sair, a referida intensidade de corrente de saída I linearmente variável possui uma unidade de amplificação operacional para amplificar a citada intensidade de corrente de saída I linearmente variada, a qual inclui um amplificador operacional U tendo um terminal de entrada de inversão ligado ao citado nó A dos referidos meios lineares MOSFET, um terminal de saída de não inversão ligado à terra, e um terminal de saída.
A referida unidade de amplificação operacional inclui ainda um elemento de realimentação Z, ligado entre o citado terminal de entrada de inversão e o referido terminal de saída do mencionado amplificador operacional U, de modo que, em uso, este terminal de saída faz sair uma tensão νθ.
ϊ bui* Ctct XixVGxiQCwG
A invenção refere-se a um multiplicador analógico resistivo variável con transístores semi-condrtores de óxido .etálico de efeito Ge campo (1IOSPBT), e sais espooialaente a .caaor analógico resistivo variável com un KO^Pll ’J uXJ-.ázõCfe^t^AJ Ú.G mUm.-íu'/ v qual não ixnear do
:.ί
Lí^LíXLXix uG ίΛ
..ν'·.'./ ' ’, uidnovanc ο, νΐθ...l>a í..mno .-l.?* ». consiucraveiueat© a exactiãão do aultiplicaãor.
Jgsorição ãa invenção necenteaente, o desenvolvimento da jecnologia ^ração em escala muito grande), surgiu a ηθοο^^ίαύύο de xntegraçao nao so ο >.<ι& νθ/Αη •xtj.í sistema analógico. Àxsia, & νοουοίο1>
Λ* é utilizada w exenr»lo noa (íil u9 traser u tecnologia ds w„»l , 21U.S liaaosE. ρ-ara q jjjia uxtal não aporias i'ea, iaaa taraoéa. se aplica a um campo novo, capas de realizar quer uma huiaunizugão quer a realização d© uma rede nsural dc técnica do comunicação entre sistemas de controlo remoto ou entre as ligaçSes dos utentes, .lestas circunstâncias existem, licites no sisteiai digital da tecnologia VÃ8I do técnica, tanto no sentido clássico ·!© ua awgocto como no aspecto da realização simulada, ou se^a, real proveniente âo exterior, quanto cação que se baseia nuui procedimento gia VLbl, surgem ^roDle^us visto que os neoeasáriús “chios” aumenta consideravelu-ente
Além disso, a tc-onologia do circuito analógic· begracto co:.- uxlxeurcLauc c:a rtíuílxLíar ·...· bGXe.wxo^ia c.<-v j/.c
Xil· □15 € *; sv-t. precisão restrita e à dificulclauo na própria concepção
CG LieifEia.
ο lortuuto, constitui um objectivo da presente inven çuo resolver os problemus acima opostos e proporcionar um. riútiplicaúQr twaLógico coe- transístores semicondutores de óxido metálico de efeito de campo (H)S?R?·) cue proporcione iíe. funcionar-.Tnto exacto da multiplicação operacional utilizando t^.to a tecnologia da integração eu. escala muito granuc CvLCI), quo tea a vantagem de ser ua sistema digital, como um novo circuito integrado analógico.
to lléíj. uioso, constitui um outro obçectivo da presen invenção obter um tipo híbrido í?dialÓgico-âigitLl âe sinopse ncurul artificial, pura realizar um esçusma j^ura uma nova geru^ão ãa tecnologia dos computadores.
Os objectivos acima citados devem ser entendidos como ai^retenianão sieramento algumas das caracvsTÍsticas mais pertinentes e aplicações cu presente invenção, i uiten outros rosultados cenéficos podem ser obtidos pela aplicação úu invenção revelada ue ιη-a maneira diferente, eu gela modificação lí,--. invenção centro úo âmbito da revelação, uonsecueiitemente, pudom-uc ter ouvros oo^eovivos e um ueliior entendimento da invenção por referencie,, tanto ao sumário ae invenção, como ã docvriç.ão pormenorizada a seguir, u quel descrede a forca cc veulizuçuv preferida dentro do âmbito da invenção definido iuifc reivindicações, consideradas ec. conjunto com os ccconLos ί.ί.ς-z.udec.
pULiáriç da invenção:
multiplicador analógico coa ur. X£' êe uccrdo co.'.· u prccçuvG invenção, é definido pelas reivindicações eoa ueg forma é>? realização Gspeeífieu ili.straêa noc aesenhos ane
xados. Oom a finalidade de sumarizar a invenção, explica-se que a invenção se refere a um multiplicador analógico com um ϊ/DSFET, o qual compreende um conjunto 20 linear resistivo va riável contendo um MOSFET, que compreende uta FOSFET Q1 tendo um eléctrodo de porta.ligado a uma fonte de tensão VI, um eléctrodo de escoamento ligado a uma fonte de tensão V2 e um electrodo de alimentação. Um MOSFET Q2 com um eléctrodo úe alimentação e um eléctrodo de porta é ligado a uma fonte de tensão -V2 e a um eléctrodo de escoamento, sendo que as fonem uso, s tes de tensão V2 e -V2 proporcionam uma tensão de entrada siaé trica, em uso, sendo o eléctrodo de alimentação do mOSlUSl e o eléctrodo de escoamento do WSM’ «42 ligados a um nó A* nó A faz sair, em uso, uma corrente X linearmente variada. Uma unidade de amplificação operacional 10, que compreende um amplificador operacional U, é ligada para amplificar a cor rente de saída linearmente variada. 0 amplificador operacional U tem um terminal de entrada de inversão ligado ao primei, ro nó A do conjunto linear 20 resistivo variável com um MOS1*W, um terminal de entrada de nãq-inversão. ligado ã terra, e um terminal de saída. Um elemento de realimentação 2 é ligado ao terminal de entrada de inversão e ao terminal de saí da, em que o.terminal de saída fornece, em uso, uma tensão variável Vo.
multiplicador analógico com um iíOSEET pode ainda compreender um MOSKET Q3 operacionalmente intercalado entre o nó A e o terminal de entrada de inversão do amplificador operacional U da unidade de amplificação operacional 10, ten do o MOSÉ.ST Q3 um eléctrodo de porta para possibilitar que un sinal de entrada de um estado neural seja introduzido utravé dele.
multiplicador analógico contendo um MOSFET pode ainda compreender um KDSEET Q.4, intercalado operacionalmente ^,6 //7 $7$ entre a fonte de tensão V2 e o eléetrodo de escoamento do wOSPES Q1 do conjunto linear 20 variável reaistivo com um E0S1W, e tua M0SPE2 intercalado operacional entre a fonte de tensão -V2 e o eléctrodo de alimentação e o eléctrodo de porta do WSEE2? Q2S sendo os eléctrodos de porta, os MOSFET Z4 e Q5 intercalados.para possibilitar que uq sinal de entra da de um estado neural seja introduzido através dele.,
Ko multiplicador analógico contendo MOSFET, os MOS ΐ’ΕΤ Q1 e Q2 são, de preferência, MOSFET de modo de esgotamen to.
As características mais pertinentes e importantes da presente invenção foram delineadas acima a fim de que a descrição pormenorizada da'invenção, que se segue, seja melhor entendida e que a presente contribuição p’ara a técnica possa ser plenamente apreciada. As características adicionais da invenção, descritas a seguir, formam o assunto das reivin clieações da invenção. Os especialistas nesta técnica podem apreciar que a concepção e a forma de realização específica aqui contidas podem ser prontamente utilizadas como base para a modificação ou a concepção de outras, estruturas para a realização dos mesmos objactivos da presente invenção. Além disso.
os especialistas nesta técnica podem compreender que tais construções equivalentes não se afastam do espírito e âmbito da invenção conforme expostas nas reivindicações
Breve descrição dos desenhos:
Para um mais completo entendimento da natureza e dos objectivos da invenção, deve-se fazer referência à descrição pormenorizada que se segue, realizada em conjunto com os desenhos anexados, nos quais:
a Figura IA elustra um símbolo de um M0SKS1';
a Figura IB ilustra tua circuito equivalente numa região de não-saturação de um MOSFST;
a Figura 2 ilustra um circuito de princípio de acordo com a presente invenção;
a Figura 3 ilustra um circuito de um multiplicador analógico contendo um i/OSFBT de acordo com a presente invenção;
a Figura 4 ilustra uma primeira forma de realização da presente invenção; e a Figura 5 ilustra uma segunda forma de realização da pr eseute invenção.
Os numerais de referência iguais referem-se a partes semelhantes em todas as diversas vistas ilustradas nos desenhos.
Descrição detalhada da invenção;
A Figura IA ilustra em diagrama um símbolo de I.I0SFE2 tendo um eléctrodo de porta, um eléctrodo de alimentação e um eléctrodo de escoamento. A Figura ΓΒ mostra um circuito equivalente de um EOSFSíí numa zona não-saturada, em que as características duma corrente de escoamento na região-da resistência podem ser expressas pelas seguintes equações;
i.225x^ Δ* __ (1)
L 2 p - -------i_.---------- ...... (2) (Gox.Vk^)/! (Vgs - Vt) nas quais yU significa a mobilidade da maior parte dos portadores de corrente;
Gox significa a capacitãncia de porta por unidade de área;
Ii significa o comprimento do canal;
W significa a largura do canal (direcção perpendicular a
Vds significa a tensão entre o eléctrodo de 'escoamento e o eléctrodo de alimentação ;
Vgs significa a tensão entre o eléctrodo de porta e o eléctrodo de alimentação;
Vt significa a tensão do limiar.
A a ' Á Figura 2 4 uma vista esquemática da presente invenção na qual, a fim de eliminar o componente da corrente não linear da equação· (1), utilizamos© dois WDSFET Q1 e Q2 (que são do tipo de esgotamento), conforme está ilustrado, em que 0 eléctrodo d© alimentação do kOSFBl' Q1 é ligado ao eléctrodo de escoamento do HOSFET Q2 para fazer sair dali uma, corrente I. 0 eléctrodo de porta do KOSFET é ligado a uma fonte de tensão VI pana uma entrada operacional e o seu eléo trodo de escoamento· é ligado a uma fonte de tensão V2 para a entrada operacional, respectivamente para obrigar a corrente II a passar do lado da fonte de tensão V2 para 0 MOSFEl Ql* 0 eléctrodo de alimentação ‘do yõSFST Q2 e ligado à fonte de tensão -V2 para a entrada operacional e é também ligado ao seu eléctrodo de porta para obrigar a corrente 12 a passar do MOSFIST Q2 para 0 lado da fonte de tensão -V2. Conforme se apreciou plenamente as fontes de tensão V2 e -V2 alimentam tensões de entrada simétricas aos MOSMT Ql e y2, simultânea mente.
Por conseguinte, as característioas entre a tensão e a corrente dos II0S1W Ql e Q2 podem ser expressas pelas se guintes equações*
A característica entre a tensão e a corrente do
Q1 está representada da seguinte forma:
- (0ox,W,^u)/lj[(Vgs-Vt).Vds-V^ds/2] ... (3), e a carae terística entre a tensão e a corrente do LIOSFET Q2 é dada do seguinte modo:
= (Gox.W./<')/L[(-Vt).Vds - V2ds/2] .... (4). Portanto, o relacionamento resultante entre a tensão e a corrente pode ser calculada usando as equações (3) e .(4) da seguinte forma:
I = II - 12 ® (0 ox.V/. /z)/L[Vgs.Vdsj = ^.Vgs.Vds .. (5) na qual d( = (Cox.X.
2o acima exposto pode-se apreciar que o termo quadrático é eliminado dos resultados.
A Eigura 3 ilustra um circuito de um multiplicador analógico contendo um LíOSPEI de acordo com a presente invenção. Em referência aó desenho, à tensão de saída Vo obtida a partir* das respectivas correntes II e 12, que passa pelos EÓSPET Q1 e Q2, e ao elemento de realinientação ,Z é atribuído uri valor que está em proporção com 0 produto das tensões de entrada provenientes das fontes de tensão VI (Vgs) e V2 (Vds), respectivamente. Os resultados de uma tal função operacional podem, ser obtidos através de um circuito simples e novo mediante a utilização de uma earacterística linear primária do
LOSFET, claramente oposto ao circuito do estado da técnica,.
A ?igura 4 ilustra uma primeira forma de realização da preesente invenção, na qual, em relação com a Pigura 3, um MOSPET m3 é ligado entre o conjunto linear 20 resistivo variá
vel contendo um HOSEET e o terminal dé entrada de inversão do amplificador operacional U da unidade de amplificação operacional 10, de forma' a fazer entrar o sinal dé estado neural através do seu eléctrodo de porta. De acordo com a forma de realização acima citada, se a tensão de entrada da fonte de tensão V2 do conjunto linear 20 contendo umlíOSPET for ajustada para um nível pré-determinado e a tensão de entrada da fonte de tensão VI funcionar como um peso de sinapse de uma rede neural quando está em funcionamento, podo-se obter ura circuito novo para realizar a estrutura básica da rede de sinapse neural híbrida, que memoriza o estado neural em formas eléetrícas pela'utilização de um capacitar de r©alimentação, não ilustrado. ...
A Eigura 5 mostra uma segunda forma de realização da presente invenção. Em relação ã Eigura 3, os mOSVET Q4 e Q5 são intercalados operacionalmente entre as fontes de tensão V2 e -V2 e o conjunto linear 20 MOSEET, para receberem as fontes de tensão V2 e -V2t respectivamente, e os seus eléc trodos de porta são ligados um em relação ao outro, possibi litando desse modo que o sinal de entrada do estado neural se ja introduzido através do mesmo. Portanto, se não existir ne_ nhum sinal do entrada aplicado ao mesmo, pode-se eliminar a corrente de consumo existente nos WSVET Q1 e Q2. De acordo com a segunda forma de realização da presente invenção acima descrita, pode-se obter uma outra rede de sinapse neural nova para minimizar o consumo da energia exigido para o sistema de elevada integridade.
Conforme se descreveu acima, de acordo com a inven ção, pode-se obter um resultado simples e uai resultado opera cional exacto pela utilização das características lineares primárias dos IjOSPES. Também se pode realizar uma rede de si napse neural nova que, embora utilize alguns WS.FET, é no en f-
tanto possível obter unia operação completamente assíncrona tendo uma velocidade elevada em-tempo de processamento.
Ainda que a presente invenção tenha sido descrita na sua forma preferida com um certo grau de pormenor, os especialistas nesta técnica irão apreciar que a presente revela ção da forma preferida foi efectuada sémente a título- de exem pio e que se pode recorrer a numerosas alterações nos pormenores da construção, combinação e disposição das partes sem se afastar do espírito e âmbito da invenção.
Claims (13)
- la. Multiplicador analógico contendo transístores semicondutores de óxido metálico de efeito de campo (MOSFET), caracterizado pelo facto de compreender um conjunto linear resistivo de resistência variável com um MOSFET para variarlinearmente a intensidade de corrente de saída I dependendo de uma tensão de entrada simétrica proveniente das fontes de tensão V2 e -V2 e uma tensão de entrada proveniente de uma fonte de alimentação de tensão de entrada V^ operacionalmente associada com a referida tensão de entrada simétrica proveniente da citada fonte de tensão e ten^° ° citado meio linear resistivo variável contendo um MOSFET, um nó A através do qual sai a referida intensidade de corrente de saída I linearmente variável; e uma unidade de amplificação operacional para amplificar a citada corrente de saída I linearmente varia da, a qual inclui um amplificador operacional U tendo um terminal de entrada de inversão ligado ao citado nó A do referido conjunto linear contendo o MOSFET, um terminal de saída de não inversão ligado . à terra, e um terminal de saída, incluindo a referida unidade de amplificação opera cional ainda um elemento de realimentação Z, ligado entre o citado terminal de entrada de inversão e o referido terminal’ de saída do mencionado amplificador operacional U.
- 2a. Multiplicador de acordo com a reivindicação 1, caracterizado pelo facto de o citado conjunto linear com um MOSFET incluir um MOSFET Q1 que tem um eléctrodo de alimentação ligado ao referido nó A do citado conjunto linear com um MOSFET, um eléctrodo de porta ligado à referida fonte de tensão e um eléctrodo de escoamento ligado à citada fonte de tensão V2; e um MOSFET Q2 tendo um eléctrodo de escoamento ligado ao citado nó A, um eléctrodo de porta e um eléctrodo de alimentação, sendo os citados eléctrodos de porta e de alimentação ligados um ao outro a fim de ligar à citada fonte de tensão -^2’
- 3a. Multiplicador analógico contendo MOSFET de acordo com a reivindicação 2, caracterizado pelo facto de os referidos transístores MOSFET Q1 e Q2 s®rem MOSFET do modo de esgotamento.
- 4a. Multiplicador analógico de acordo com a reivindicação 1, caracterizado pelo facto de incluir ainda um MOSFET interposto operacionalmente entre o citado modo A do referido conjunto linear contendo um MOSFET e o citado terminal de entrada de inversão do mencionado amplificador operacional U da referida unidade de amplificação operacional, em que o citado MOSFET inclui ainda um eléctrodo de porta para receber o sinal de entrada de um estado neural, de tal forma que, em uso, o citado MOSFET funciona como um circuito de sinapse neural híbrido depois de receber o citado sinal de entrada do referido estado neural através do mencionado eléctrodo de porta do citado MOSFET Q3 .
- 5a. Multiplicador de acordo com a reivindicação1, caracterizado pelo facto de incluir ainda um MOSFET intercalado operacionalmente entre a citada fontede tensão V2 e 0 referido conjunto linear resistivo variável que contem um MOSFET, para receber a citada tensãode entrada proveniente da mencionada fonte de tensão V2; e umMOSFET Qç. operacionalmente intercalado entre a citada fonte da tensão -V2 e o referido conjunto linear resistivo variável, contendo um MOSFET para receber a citada tensão de entrada proveniente da referida fonte de tensão -V2, em que cada um dos citados MOSFET e possui eléctrodos de porta interligados um ao outro para possibilitar que um sinal de entrada dum estado neural seja alimentado através deles, de tal maneira que, em uso, cada um dos citados MOSFET e Q|- opera como um circuito de sinapse neural híbrido depois de receber o citado sinal de entrada do referido estado neural através de cada um dos citados eléctrodos de porta de cadaMOSFET Q4 e δ5·
- 6a. Multiplicador analógico contendo MOSFET, caracterizado pelo facto de„ compreender um conjunto linear resistivo variável contendo MOSFET, o qual inclui um MOSFET tendo um eléctrodo de porta ligado a uma fonte de tensão , um eléctrodo de escoamento ligado a uma fonte de tensão V2 e, um eléctrodo de alimentação; um MOSFET Q2 tendo um eléctrodo de alimentação e um eléctrodo de porta ligado a uma fonte de tensão e um eléctrodo do escoamento, fornecendo as referidas fontes de tensão de entrada simétricas, em uso, e sendo o V2 e ~V2 tensões citado eléctrodo de alimentação do referido MOSFET e o mencionado eléctrodo de escoamento do citado MOSFET Q2 ligados a um nó A, o qual, em uso, fornece uma intensidade corrente I linearmente variável; uma unidade de amplificação operacional, a qual compreende um amplificador operacional U para amplificar a referida intensidade de corrente de saída I linearmente variada e inclui um terminal de entrada de inversão ligado ao referido primeiro nó A do mencionado conjunto linear resistivo variável contendo umMOSFET e um terminal de entrada de não inversão ligado à terra e um terminal de saída e um elemento de realimentação z ligado ao mencionado terminal de entrada de inversão e ao referido terminal de saída, em que o citado terminal de saída faz sair uma tensão VQ, em utilização.
- 7a. Multiplicador analógico contendo MOSFET de acordo com a reivindicação 6, caracterizado pelo facto de compreender ainda um MOSFET instalado operacionalmente entre o referido nó A e o citado terminal de entrada de inversão do mencionado amplificador operacional U da referida unidade de amplificação operacional, tendo o citado MOSFET q3 um eléctrodo de porta para possibilitar a entrada de um sinal de entrada dum estado neural por seu intermédio.
- 8a. Multiplicador analógico contendo MOSFET, de acordo com a reivindicação 6, caracterizado pelo facto de compreender ainda um MOSFET Q4 montado operacionalmente entre a citada fonte de alimentação de tensão V2 e referido eléctrodo de escoamento do citado MOSFET do mencionado meio linear resistivo variável com MOSFET; e um MOSFET Q^, intercalado operacionalmente entre a citada fonte de alimentação da tensão e a referida fonte de alimentação e os citados eléctrodos de porta do citado MOSFET Q2, e em que os referidos eléctrodos de porta dos mencionados MOSFET Q4 e Qg são interligados a fim de possibilitar que um sinal de entrada de um estado neural seja introduzido através dos citados eléctrodos.
- 9a. Multiplicador analógico contendo MOSFET, de acordo com a reivindicação 6, caracterizado pelo facto de os mencionados MOSFET e Q2 serem MOSFET do modo de esgotamento.
- 10a. Multiplicador analógico contento MOSFET, caracterizado pelo facto de compreender um MOSFET tendo um eléctrodo de porta ligado a uma fonte de tensão , um eléctrodo de escoamento ligado a uma fonte de tensão e um eléctrodo de alimentação; um MOSFET Q2 tendo um eléctrodo de alimentação e um eléctrodo de porta ligado a uma fonte de tensão -V2 e a um eléctrodo de escoamento, de forma que as referidas fontes de tensão V2 e -V2 fornecem tensões de entradas, simétricas, em uso, e o citado eléctrodo de alimentação do referido MOSFET e o mencionado eléctrodo de escoamento do citado MOSFET Q2 são ligados a um nó A, o qual faz sair, em uso, uma intensidade corrente I linearmente variável para definir um meio linear resistivo variável contendo MOSFET; um amplificador operacional U para amplificar a referida intensidade corrente de saída I linearmente variada e incluir um terminal de entrada de inversão ligado ao referido primeiro nó A do mencionado meio linear resistivo variável contendo MOSFET e um terminal de entrada de não inversão ligado à terra, e um terminal de saída; e um elemento de realimentação Z ligado ao mencionado terminal de entrada de inversão e ao referido terminal de saída para definir uma unidade de amplificação operacional que , em uso, faz sair uma tensão νθ; e um MOSFET interposto operacionalmente entre o referido nó A e o citado terminal da entrada de inversão do mencionado amplificador operacional U , tendo o citado MOSFET um eléctrodo de porta para possibilitar a entrada, através do citado eléctrodo, de um sinal de entrada dum estado neural.
- 11a. Multiplicador analógico contendo MOSFET, de acordo com a reivindicação 10, caracterizado pelo facto de os mencionados MOSFET e Q2 serem MOSFET de modo de esgotamento.
- 12a. Multiplicador analógico contendo MOSFET, caracterizado pelo facto de compreender um MOSFET Qx tendo um eléctrodo de porta ligado a uma fonte de tensão V^, um eléctrodo de escoamento ligado a uma fonte de tensão V2 e um eléctrodo de alimentação; um MOSFET Q2 tendo um eléctrodo de alimentação e um eléctrodo de porta ligado a uma fonte de tensão -V2 e a um eléctrodo de escoamento, em que as referidas fontes de tensão V2 e -V2 fornecem tensões de entrada simétricas, em uso, e o citado eléctrodo de alimentação do referido MOSFET e o mencionado eléctrodo de escoamento do citado MOSFET Q2 ® ligado a um nó A, o qual faz sair, em uso, uma intensidade de corrente I linearmente variável, para definir um meio linear resistivo variável, com MOSFET; um amplificador operacional U para amplificar a. referida intensidade de corrente de saída I linearmente variada e incluindo num terminal de entrada de inversão ligado ao referido primeiro nó A do mencionado meio linear resistivo variável com MOSFET e um terminal de entrada de não inversão ligado à terra, e um terminal de saída; e um elemento de realimentação Z ligado ao mencionado terminal de entrada de inversão e ao referido terminal de saída para definir uma unidade de amplificação operacional para fornecer, em uso, uma tensão νθ ; um MOSFET operacionalmente intercalado entre a citada fonte de alimentação de tensão V2 e o referido eléctrodo de escoamento do citado MOSFET Q-^ do referido meio linear resistivo variável com MOSFET; e um MOSFET operacionalmente intercalado entre a referida fonte de tensão -V2 e a citada fonte de alimentação e os referidos eléctrodos de porta do citado MOSFET Q2, sendo os citados eléctrodos de porta dos referidos MOSFET e interligados para possibilitar a entrada de um sinal de entrada de um estado neural.
- 13a. Multiplicador analógico com MOSFET de acordo com a reivindicação 12, caracterizado pelo facto de os citadosMOSFETS e Q2 serem MOSFETS de modo de esgotamento.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019374A KR940004429B1 (ko) | 1991-11-01 | 1991-11-01 | 가변저항형 mosfet 아날로그 곱셈기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PT100692A PT100692A (pt) | 1994-05-31 |
| PT100692B true PT100692B (pt) | 1999-06-30 |
Family
ID=19322147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PT100692A PT100692B (pt) | 1991-11-01 | 1992-07-15 | Multiplicador analogico contendo transistores semicondutores de oxido metalico de efeito de campo (mosfet) |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US5254889A (pt) |
| JP (1) | JPH0693248B2 (pt) |
| KR (1) | KR940004429B1 (pt) |
| AT (1) | AT397443B (pt) |
| BE (1) | BE1005226A5 (pt) |
| CH (1) | CH684855A5 (pt) |
| DE (1) | DE4222844C2 (pt) |
| DK (1) | DK81692A (pt) |
| ES (1) | ES2040660B1 (pt) |
| FR (1) | FR2683354A1 (pt) |
| GB (1) | GB2261092B (pt) |
| GR (1) | GR1002179B (pt) |
| IT (1) | IT1255430B (pt) |
| LU (1) | LU88147A1 (pt) |
| MC (1) | MC2321A1 (pt) |
| NL (1) | NL9201212A (pt) |
| PT (1) | PT100692B (pt) |
| SE (1) | SE515267C2 (pt) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666080A (en) * | 1993-06-17 | 1997-09-09 | Yozan, Inc. | Computational circuit |
| US5442583A (en) * | 1993-05-14 | 1995-08-15 | California Institute Of Technology | Compensated analog multipliers |
| US5617053A (en) * | 1993-06-17 | 1997-04-01 | Yozan, Inc. | Computational circuit |
| KR970007006B1 (ko) * | 1993-08-31 | 1997-05-01 | 한국전자통신연구원 | 인공 신경 회로와 패턴 분리 및 인식용 발진 신경 망의 구조 |
| CN1109404C (zh) * | 1993-09-20 | 2003-05-21 | 株式会社鹰山 | 计算电路 |
| GB2325341A (en) * | 1997-03-28 | 1998-11-18 | Nec Corp | A composite transistor for a current squarer and analog multiplier |
| US6829598B2 (en) | 2000-10-02 | 2004-12-07 | Texas Instruments Incorporated | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET |
| US10832014B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Multi-quadrant analog current-mode multipliers for artificial intelligence |
| US10700695B1 (en) | 2018-04-17 | 2020-06-30 | Ali Tasdighi Far | Mixed-mode quarter square multipliers for machine learning |
| US10594334B1 (en) | 2018-04-17 | 2020-03-17 | Ali Tasdighi Far | Mixed-mode multipliers for artificial intelligence |
| US11275909B1 (en) | 2019-06-04 | 2022-03-15 | Ali Tasdighi Far | Current-mode analog multiply-accumulate circuits for artificial intelligence |
| US11467805B1 (en) | 2020-07-10 | 2022-10-11 | Ali Tasdighi Far | Digital approximate multipliers for machine learning and artificial intelligence applications |
| US11416218B1 (en) | 2020-07-10 | 2022-08-16 | Ali Tasdighi Far | Digital approximate squarer for machine learning |
| KR102480434B1 (ko) * | 2020-02-13 | 2022-12-23 | 광운대학교 산학협력단 | 선형 전류-전압 특성의 시냅스 소자 및 신경망 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD103746A1 (pt) * | 1973-05-23 | 1974-02-05 | ||
| DE2643659A1 (de) * | 1976-09-28 | 1978-03-30 | Hitachi Ltd | Multiplizierschaltung mit einem feldeffekttransistor |
| US4156923A (en) * | 1977-10-17 | 1979-05-29 | Westinghouse Electric Corp. | Method and apparatus for performing matrix multiplication or analog signal correlation |
| US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
| JP2760543B2 (ja) * | 1989-02-10 | 1998-06-04 | 株式会社東芝 | 多重帰還回路 |
| JPH02287670A (ja) * | 1989-04-27 | 1990-11-27 | Mitsubishi Electric Corp | 半導体神経回路網 |
| JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
-
1991
- 1991-11-01 KR KR1019910019374A patent/KR940004429B1/ko not_active IP Right Cessation
-
1992
- 1992-06-12 MC MC922229A patent/MC2321A1/xx unknown
- 1992-06-18 SE SE9201882A patent/SE515267C2/sv not_active IP Right Cessation
- 1992-06-18 US US07/900,331 patent/US5254889A/en not_active Expired - Lifetime
- 1992-06-19 DK DK081692A patent/DK81692A/da not_active Application Discontinuation
- 1992-06-24 GB GB9213381A patent/GB2261092B/en not_active Expired - Fee Related
- 1992-07-07 NL NL9201212A patent/NL9201212A/nl active Search and Examination
- 1992-07-08 BE BE9200636A patent/BE1005226A5/fr not_active IP Right Cessation
- 1992-07-09 FR FR9208505A patent/FR2683354A1/fr active Granted
- 1992-07-11 DE DE4222844A patent/DE4222844C2/de not_active Expired - Fee Related
- 1992-07-15 PT PT100692A patent/PT100692B/pt not_active IP Right Cessation
- 1992-07-15 AT AT0144592A patent/AT397443B/de not_active IP Right Cessation
- 1992-07-15 LU LU88147A patent/LU88147A1/fr unknown
- 1992-07-16 ES ES09201485A patent/ES2040660B1/es not_active Expired - Lifetime
- 1992-07-16 CH CH2240/92A patent/CH684855A5/de not_active IP Right Cessation
- 1992-07-16 IT ITMI921726A patent/IT1255430B/it active IP Right Grant
- 1992-09-23 GR GR920100398A patent/GR1002179B/el not_active IP Right Cessation
- 1992-10-30 JP JP4292339A patent/JPH0693248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI921726A0 (it) | 1992-07-16 |
| GB2261092B (en) | 1995-06-14 |
| DE4222844C2 (de) | 1999-05-27 |
| SE515267C2 (sv) | 2001-07-09 |
| LU88147A1 (fr) | 1993-02-15 |
| JPH05225364A (ja) | 1993-09-03 |
| DE4222844A1 (de) | 1993-05-06 |
| ITMI921726A1 (it) | 1994-01-16 |
| IT1255430B (it) | 1995-10-31 |
| SE9201882L (sv) | 1993-05-02 |
| DK81692A (da) | 1993-05-02 |
| CH684855A5 (de) | 1995-01-13 |
| GR1002179B (en) | 1996-03-11 |
| US5254889A (en) | 1993-10-19 |
| FR2683354B1 (pt) | 1997-02-14 |
| KR930011428A (ko) | 1993-06-24 |
| MC2321A1 (fr) | 1993-10-25 |
| ATA144592A (de) | 1993-08-15 |
| AT397443B (de) | 1994-04-25 |
| ES2040660B1 (es) | 1996-09-01 |
| DK81692D0 (da) | 1992-06-19 |
| BE1005226A5 (fr) | 1993-06-01 |
| PT100692A (pt) | 1994-05-31 |
| GB9213381D0 (en) | 1992-08-05 |
| ES2040660A2 (es) | 1993-10-16 |
| GR920100398A (el) | 1993-07-30 |
| GB2261092A (en) | 1993-05-05 |
| KR940004429B1 (ko) | 1994-05-25 |
| SE9201882D0 (sv) | 1992-06-18 |
| ES2040660R (pt) | 1996-01-16 |
| JPH0693248B2 (ja) | 1994-11-16 |
| FR2683354A1 (fr) | 1993-05-07 |
| NL9201212A (nl) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PT100692B (pt) | Multiplicador analogico contendo transistores semicondutores de oxido metalico de efeito de campo (mosfet) | |
| Galup-Montoro et al. | Series-parallel association of FET's for high gain and high frequency applications | |
| TWI326968B (en) | Comparator with multiple gain stages | |
| US8385498B2 (en) | Boosted charge transfer circuit | |
| GB2431785A (en) | A CMOS current-mode logic gate using subthreshold conduction | |
| Lasanen et al. | A 1-V 5/spl mu/W CMOS-opamp with bulk-driven input transistors | |
| US10528197B2 (en) | Current conveyor circuit, corresponding device, apparatus and method | |
| CN1436399A (zh) | 一个放大的高增益、很宽共模范围、自偏置运算放大器 | |
| Abidi | An analysis of bootstrapped gain enhancement techniques | |
| Fayomi et al. | Design and characterization of low-voltage analog switch without the need for clock boosting | |
| Torralba et al. | Compact low power high slew rate CMOS buffer for large capacitive loads | |
| KR830004719A (ko) | 크로스 오버 전류 제어를 갖는 전치 증폭기 | |
| Kumar et al. | Low voltage and performance tunable CMOS circuit design using independently driven double gate MOSFETs | |
| KR950022052A (ko) | 네스티드 캐스코드 입출력단을 가진 절연 게이트 전계효과 트랜지스터 전류 미러 증폭기 | |
| Arnaud et al. | Bulk linearization techniques | |
| Carvajal et al. | Low voltage class AB output stage for CMOS op-amps using multiple input floating gate transistors | |
| Madhushankara et al. | Floating gate Wilson current mirror for low power applications | |
| Tiwari et al. | A New Approach for Design of CMOS Based Cascode Current Mirror for ASP Applications | |
| Kaur et al. | Low voltage high performance self cascode CCII | |
| Babu et al. | FGMOSFET circuit for neuron activation function and its derivative | |
| Bhatt | Design and analysis of cmos current conveyor | |
| Mucha | Low-voltage current operational amplifier with a very low current consumption | |
| Tiwari et al. | An overview of the technical development of the current mirror used in analog CMOS circuits | |
| SU978320A1 (ru) | Дифференциальный усилитель | |
| Sridevi et al. | Determination of CNTFET OPAMP parameters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB1A | Laying open of patent application |
Effective date: 19931105 |
|
| FG3A | Patent granted, date of granting |
Effective date: 19990317 |
|
| MM4A | Annulment/lapse due to non-payment of fees, searched and examined patent |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 20090917 |