AT396409B

AT396409B - Mikrorechner mit verbessertem befehlszyklus

Info

Publication number: AT396409B
Application number: AT0376385A
Authority: AT
Original assignee: Sony Corp
Priority date: 1984-12-29
Filing date: 1985-12-27
Publication date: 1993-09-27
Also published as: IT1208731B; IT8548990A0; GB2169115A; NL193474B; NL8503516A; US5621907A; CN85109719A; GB8531800D0; KR860005297A; DE3546332C2; JPH0776917B2; CN1024960C; JPS61157946A; NL193474C; CA1242802A; AU5147785A; ATA376385A; US6484252B1; KR930009754B1; AU582408B2

Description

AT 396 409 B

Diese Erfindung betrifft einen Microrechner mit verbessertem Befehlszyklus, mit einem Speicher, in dem Befehle speicherbar sind, von denen zumindest einer ein erstes und ein zweites, jeweils an ein»: bestimmten Adresse speicherbares Byte aufweist, einem mit dem Speicher verbundenen Zähler, der einen osten Eingang für den Empfang einer vorbestimmten Folge von einen Maschinenzyklus bestimmenden Taktimpulsen sowie einen S zweiten Eingang aufweist und der an seinem Ausgang sequentiell jeweils eine der Speicheradressen für das Auslesen der Befehlsbytes abgibt.

Moderne monolithische Microrechner verwenden oft einen pipelineförmigen Aufbau, der eine Überlappung der Abrufzyklen und der Befehlsausführungszyklen gestattet. Im Abrufzyklus werden Befehle von Speicher abgerufen. Jeder Befehl besteht aus einem Operationscode, der in einem nur auslesbaren Speicher (später ROM 10 genannt) gespeichert ist, z. B. einem programmiobaren, nur auslesbaren Speicho (später PROM genannt), sowie einem Operanden, do gleichfalls in einem ROM gespeichert ist und auf einen variablen Wert zeigt, der in einem Speicher mit wahlfreiem Zugriff (später RAM genannt) gespeichert ist. Bei herkömmlichen pipelineförmig aufgebauten Microrechnem erfolgen der Abruf des Operationscodes und der Abruf des Operanden in unterschiedlichen Befehlsausführungszyklen, die später als "Befehlszyklen" bezeichnet woden. Um beispielsweise 15 einen 2-Byte Befehl, der einen 1-Byte Operationscode und einen 1-Byte Operanden enthält, in einem 4-Bit Microrechner abzurufen, sind zwei Befehlszyklen erforderlich. In diesem Fall benötigt daher jedo Befehlszyklus drei Maschinentaktzyklen. Dieser herkömmliche rohrleitungsförmige Aufbau ist nicht ganz zufriedenstellend.

Im allgemeinen ist der Abrufzyklus für das Abrufen des Operationscodes oder der Operanden kürzer als der Befehlszyklus. Das bedeutet, daß im Ausführungszyklus ein Intervall besteht, während dem kein Abruf erfolgt 20 Wenn do nächste Befehlsteil während dieses Intervalls abgerufen woden kann, ist es möglich, den Durchlauf zu verkürzen.

Aufgabe der Erfindung ist es daher, einen Microrechno mit verbessertem Befehlszyklus zu schaffen, welcher die Nachteile der oben beschriebenen herkömmlichen Microrechno vermeidet und dessen Befehlszyklus kürzo ist

Diese Aufgabe wird bei einem Microrechner der eingangs angeführten Art erfindungsgemäß dadurch gelöst, 25 daß mit dem Speicher und dem Zähler ein Dekoder verbunden ist, der das erste Byte jedes vom Speicher ausgelesenen Befehls empfängt und an seinem Ausgang entsprechende Steuersignale abgibt, die am zweiten Eingang des Zählers anliegen, wenn das erste Byte im Dekodo anzeigt daß der Befehl eine Mehrzahl von Bytes aufweist, wobei der Zähler unter Steuerung durch das Steuersignal um einen Zählerstand vorwärts zählt und innerhalb eines Maschinenzyklus ein zeitkomprimiertes Abrufen des nächsten Befehlsbytes auf das erste Byte 30 erfolgt

Do Zähler spricht auf das Takten eines jeden Abrufzyklus an, um seinen Zählwert schrittweise zu erhöhen, um den Zähl wert mit der Adresse in Übereinstimmung zu halten, zu der der Zugriff in jedem Abrufzyklus erfolgt

Die Befehlsdaten bestehen vorzugsweise aus einem Operationscode-Byte und einem Operanden-Byte, wobei das Operationscode-Byte unmittelbar vor dem Einsatz eines Befehlszyklus abgerufen wird, wobei do Abrufschritt 35 einen Schritt enthält, bei dem das Operanden-Byte, das dem abgerufenen oder Code-Byte zugeordnet ist, gleichzeitig mit dem Einsatz des Befehlszyklus abgerufen wird. Im anderen Fall bestehen die Befehlsdaten aus einem Operationscode-Byte und zwei Operanden-Bytes, wobei das Operationscode-Byte unmittelbar vor dem Einsatz eines ersten Befehls abgerufen wird und beim Abrufen ein erstes Operanden-Byte, das dem abgoufenen Operandencode-Byte zugeordnet ist, gleichzeitig mit dem Einsatz des osten Befehlszyklus abgerufen wird und ein 40 zweites Operanden-Byte, das dem ersten Operanden-Byte zugeordnet ist, während des ersten Befehlszyklus abgerufen wird, der auf den Abruf des osten Operanden-Byte folgt.

Die Erfindung wird nun an Hand einer ausführlichen Beschreibung und den beiliegenden Zeichnungen einer bevorzugten Ausführungsform erörtert, die jedoch nicht als Einschränkung angesehen werden soll, sondern nur zur Erläuterung und zum Verständnis dient. 45 In den Zeichnungen zeigt:

Fig. 1(A) und 1(B) Zeitdiagramme von herkömmlichen und erfindungsgemäßen Befehlszyklen für die Ausführung von 2-Byte Befehlen;

Fig. 2(A) und 2(B) Zeitdiagramme von herkömmlichen und erfindungsgemäßen Befehlszyklen für die Ausführung von 3-Byte Befehlen; 50 Fig. 3 das vereinfachte Blockschaltbild eines Microrechnersystems gemäß dieser Erfindung;

Fig. 4 den Vergleich von Zeitdiagrammen für herkömmliche und erfindungsgemäße Microrechner zur Ausführung von Befehlen, wobei (B) den Zählwert des Programmzählers während der Ausführung von 1-Byte Befehlen und (Q das gleiche bei 2-Byte Befehlen zeigt;

Fig. 5(A) und 5(B) die Dauer von Befehlszyklen für die Ausführung von 2-Byten und 3-Byte Befehlen bei 55 herkömmlichen und erfindungsgemäßen Microrechnem; und

Fig. 6(A) und 6(B) Darstellungen von herkömmlichen und erfindungsgemäßen Decodern.

Nunmehr wird auf die Zeichnungen und besonders auf Fig. 1(A) und 1(B) Bezug genommen, wobei der allgemeine und grundlegende Gedanke der Erfindung im Gegensatz zu herkömmlichen Microrechnem beschrieben wird. Fig. 1(A) zeigt ein typisches bei herkömmlichen Microrechnem verwendetes Verfahren gemäß dem Stand 60 der Technik und Fig. 1(B) ein bevorzugtes Verfahren für den Microrechner dieser Erfindung. Beide Diagramme sind auf die Ausführung eines 2-Byte Befehls gerichtet, der einen 8-Bit Operationscode, z. B. LDA, und einen 8-Bit Operanden besitzt, bei dem es sich in diesem Fall um einen Adressencode handelt, der die RAM-Adresse -2-

AT 396 409 B identifiziert, zu der der Zugriff erfolgen soll. Beim gezeigten Beispiel veranlaßt der Befehl, daß der Inhalt einer bestimmten RAM-Adresse in den Akkumulator übertragen oder geladen werden soll.

Beim herkömmlichen Verfahren von Fig. 1(A) wird der Operationscode LDA für den zweiten Befehlszyklus abgerufen, bevor der erste Befehlszyklus beginnt. Beim nächsten Abrufzyklus, der mit dem Einsatz des ersten Befehlszyklus übereinstimmt, werden Daten in der RAM-Adresse abgerufen, die mit dem Operanden identifiziert wird. Die Daten, die in jenem Abrufzyklus abgerufen werden, der gleichzeitig mit dem ersten Befehlszyklus beginnt, sowie der Operationscode LDA, der vor dem ersten Befehlszyklus abgerufen wird, werden im zweiten Befehlszyklus verwendet

Beim oben erwähnten heikömmlichen Verfahren wird am Ende eines jeden Befehlszyklus ein Programmzähler um einen Schritt erhöht Am Beginn des Abrufzyklus des Operationscodes ist der Zählwert des Programmzählers gleich PC. Am Beginn des ersten Befehlszyklus wird der Programmzähler um 1 erhöht wodurch der Zählwert gleich PC + 1 wird. Auf ähnliche Weise wird der Programmzähler am Beginn des zweiten Befehlszyklus um 1 erhöht, wodurch der Zählwert gleich PC + 2 wird.

Beim Verfahren von Fig. 1(B) wird der Operationscode für den ersten Befehlszyklus abgerufen, bevor der erste Befehlszyklus beginnt, wie dies beim oben beschriebenen Verfahren der Fall war. Dieser 2-Byte Operationscode weist jedoch eine Anforderung auf, den Abrufzyklus zu komprimieren. Im Intervall M2 * M3 während des ersten Befehlszyklus werden die Daten in der RAM-Adresse abgerufen, die mit dem Operanden RAM identifiziert wird. Die im Intervall M2 - M3 im ersten Befehlszyklus abgerufenen Operandendaten sowie der vor dem ersten Befehlszyklus abgerufene Operationscode werden dazu verwendet um den ersten Befehlszyklus auszuführen. Bei diesem Verfahren werden die Daten in der RAM-Adresse, die im Intervall M2 - M3 abgerufen werden, bis zum nachfolgenden Intervall Mq - Mj nicht für die Ausführung des Befehls im ersten Befehlszyklus verwendet Während des oben beschriebenen Verfahrens wird der Programmzähler am Ende eines jeden Befehlszyklus um 1 erhöht. Der Programmzähler wird weiters in Abhängigkeit von jedem M3-Taktimpuls um 1 erhöht Anders ausgedrückt: Am Ende des Abrufzyklus für den Operationscode wird der Zählwert des Programmzählers vom PC auf PC + 1 erhöht In Abhängigkeit vom M3-Takt im ersten Befehlszyklus wird der Programmzähler um 1 erhöht, wodurch sich der Zählwert vom PC + 1 auf PC + 2 ändert Daraufhin wird der Programmzähler am Ende des ersten Befehlszyklus in Abhängigkeit vom Mj-Taktimpuls abermals um 1 erhöht Während des Intervalls Mq - Μχ im ersten Befehlszyklus kann der Operationscode für den nächsten Befehlszyklus abgerufen werden.

Es ist daraus ersichtlich, daß beim bevorzugten Verfahren gemäß dieser Erfindung nur ein Befehlszyklus erforderlich ist, um einen 2-Byte Befehl auszuführen.

Fig. 2(A) und 2(B) zeigen ein anderes Beispiel, das die Ausführung eines 3-Byte Befehls betrifft Das gezeigte Beispiel ist auf den Anruf eines Unterprogramms gerichtet, mit dem die Programmsteuerung auf eine Programmadresse springt, die durch 2 Bytes bestimmt wird, d. h. einem HOHEN Adressen-Byte Pr und einem NIEDEREN Adressen-Byte P^. Der Befehl enthält somit einen 1-Byte (8-Bit) Operationscode CALL sowie die beiden Operanden-Bytes Pjj und Pl.

Beim herkömmlichen Verfahren von Fig. 2(A) wird der Operationscode für den Befehl, der im dritten Befehlszyklus ausgeführt werden soll, vor dem Beginn des ersten Befehlszyklus abgerufen. Im nächsten Abrufzyklus wird gleichzeitig mit dem ersten Befehlszyklus das HOHE Adressen-Byte Pjj abgerufen. Auf ähnliche Weise wird im zweiten Befehlszyklus das NIEDERE Adressen-Byte Pl abgerufen. Das HOHE und NIEDERE Adressen-Byte Pjj und Pl, die in den Abrufzyklen gleichzeitig mit dem ersten und zweiten Befehlszyklus abgerufen werden, sowie der Operationscode CALL, der vor dem ersten Befehlszyklus abgerufen wird, werden dazu verwendet, um den Unterprogramm-Anrufbefehl im dritten Befehlszyklus auszuführen. Während des oben beschriebenen Verfahrens wird der Programmzähler am Ende eines jeden Befehlszyklus um 1 erhöht. Dementsprechend wird am Ende des Abrufzyklus für den Operationscode der Zählwert des Programmzählers von PC auf PC + 1 erhöht. Am Ende des ersten Befehlszyklus wird der Programmzähler um 1 erhöht, wodurch der Zählwert von PC +1 auf PC + 2 ansteigt. Auf ähnliche Weise wird der Programmzähler am Ende des zweiten und dritten Befehlszyklus um 1 erhöht

Beim Verfahren von Fig. 2(B) wird der Operationscode CALL für den auszuführenden Befehl im zweiten Befehlszyklus vor dem Beginn des ersten Befehlszyklus abgerufen. Der Operationscode CALL enthält eine Anforderung, die nachfolgenden Abrufzyklen zu komprimieren. Während des Intervalls M2 - M3 im ersten Befehlszyklus wird das HOHE Adressen-Byte Pjj abgerufen. Während des Intervalls Mq - M^ im ersten Befehlszyklus wird das NIEDERE Adressen-Byte Pl abgerufen. Die Adressen-Bytes Pß und Pl. die im ersten Befehlszyklus abgerufen wurden, sowie der Operationscode CALL, der vor dem ersten Befehlszyklus äbgerufen wurde, werden dazu verwendet, um den Unterprogramm-Anruf im zweiten Befehlszyklus auszuführen. Während des oben beschriebenen Verfahrens wird der Programmzähler am Ende eines jeden Befehlszyklus um 1 erhöht. Weiters wird der Programmzähler in Abhängigkeit von jedem M3-Taktimpuls um 1 erhöht, der in die Mitte eines jeden Befehlszyklus fällt. Am Ende des Abrufzyklus für den Operationscode wird der Zählwert des -3-

AT 396 409 B

Programmzählers von PC auf PC + 1 erhöht. In Abhängigkeit vom Mß-Takt im ersten Befehlszyklus wird der Programmzähler wiederum um 1 erhöht, wodurch der Zählwert gleich PC + 2 wird. Daraufhin wird der Programmzähler in Abhängigkeit vom M^-Taktimpuls am Ende des ersten Befehlszyklus um -1 erhöht usw.

Am Beginn des zweiten Befehlszyklus kann dar Operationscode für den nächsten Befehl abgerufen werden, der ausgeführt werden soll.

Daraus erkennt man, daß beim bevorzugten Verfahren gemäß dieser Erfindung nur zwei Befehlszyklen notwendig sind, um einen 3-Byte Befehl auszuführen.

Fig. 3 zeigt ein Microrechnersystem, das so aufgebaut ist, um das bevorzugte Verfahren auszuführen. Die bevorzugte Ausführungsform eines Microrechners enthält einen programmierbaren ROM (PROM) (1), einen Datenpuffer (2), ein Befehlsregister (3), einen Befehlsdecoder (4), der z. B. auf einer programmierbaren Logik beruhen kann, einen Programmzähler (5), ein RAM-Adressenregister (6), sowie Feldeffekttransistoren (7) bis (9).

Im Zusammenhang mit Fig. 4 wird nunmehr die Arbeitsweise der bevorzugten Ausführungsform des Microrechners beschrieben, der, wie oben erwähnt, aufgebaut ist In Fig. 4 sind bei (A) Taktimpulse M2, M3, Mq und Mi dargestellt, die während jedes Befehlszyklus erzeugt werden. (B) zeigt den Zählwert im Programmzähler (5) während der Ausführung von sequentiellen 1-Byte Befehlen. Bei (C) ist die Änderung des Zählwerts im Programmzähler (5) während der Ausführung von sequentiellen 2-Byte Befehlen dargestellt

Der Befehlsdecoder liefert als Ausgang ein Programmzähler-Erhöhungssignal PCUP sowie mehrere Steuersignale Ci - C3, wobei die letztgenannten Signale den Informationsfluß durch die Microrechnerelemente (1 - 6) steuern. Die Steuersignale Cj, C2 und C3 werden mit den Taktimpulsen M3, Mj und M3 UND-verknüpft, um jeweils die Feldeffekttransistoren (7), (8) und (9) zu steuern.

Wenn die Feldeffekttransistoren (7) und (8) geöffnet sind, können mit ihnen Daten, entweder Operanden oder Operationscodes, vom Programm-ROM (1) im Datenpuffer (2) oder im Befehlsregister (3) verriegelt werden. Wenn der Feldeffekttransistor (9) geöffnet ist, kann mit ihm der Operand im Datenpuffer (2) auf die Datensammelleitung gelegt werden, wodurch der Operand in das RAM-Adressenregister (6) für Lade-, Speicheroder andere Befehle oder in den Programmzähler (5) für den Anruf von Unterprogrammen usw. geladen werden kann.

Wenn der Operationscode eine Anorderung für den zeitkoprimierten Abruf des Operanden enthält, gibt der Befehlsdecoder (4) sowohl einen PCUP-Impuls C2 als auch C3-Impulse ab, mit denen der Operand in Abhängigkeit vom nächsten M^-Tak timpuls in und aus dem Datenpuffer (2) geladen wird, und erhöht den Prpgiammzähler, um auf den nächsten Operationscode zu zeigen.

Beim Beispiel von Fig. 4(B) wird in einem einzigen Befehlszyklus ein 1-Byte-Befehl ausgeführt. Der Abruf der Befehle in PROM (1) wird mit der Rückflanke des Mj-Taktimpulses getaktet, wenn er im Cj-Ausgang des Befehlsdecoders (4) auftritL Zu diesem Zeitpunkt wird der Programmzähler (5) in Abhängigkeit vom PCUP-Signal um 1 erhöht Der abgerufene Befehl (Operationscode) wird in das Befehlsregister (3) gelesen und dann an den Befehlsdecoder (4) gelegt. Der Befehlsdecoder (4) decodiert den abgerufenen Befehl und gibt geeignete Signale Cj, C2, C3 ab.

Die Rückflanke des -Taktes signalisiert den Beginn des Befehlszyklus, in dem der Befehl ausgefühlt wird, der im vorgehenden Befehlszyklus abgerufen wurde. Gleichzeitig mit der Ausführung des Befehls, der im vorhergehenden Zyklus abgerufen wurde, wird während des derzeitigen Befehlszyklus der nächste 1-Byte Befehl abgerufen. Die PROM-Adresse, zu der der Zugriff für den Befehl erfolgen soll, ist durch den Zählwert (PC, PC +1, PC + 2) gekennzeichnet, der mit jeder Rückflanke des M^-Taktes vom PCUP-Signal um 1 erhöht wird.

Da keine Anforderungen für einen komprimierten Abruf des Operanden erfolgen, bleiben die C2- und Cß-Ausgänge des Befehlsdecoders (4) inaktiv, während 1-Byte Befehle ausgeführt werden. Dadurch bleiben die Feldeffekttransistoren (8) und (9) gesperrt. Da weiters das PCUP-Signal des Befehlsdecoders (4) zu diesem Zeitpunkt nicht in der Mitte des Befehlszyklus erzeugt wird, wird der Programmzähler (5) nur in Abhängigkeit von der Rückflanke des Mj-Taktes erhöht

Wenn, wie Fig. 4(C) zeigt, 2-Byte Befehle ausgeführt werden sollen, die einen 1-Byte Operationscode und einen 1-Byte Operanden aufweisen, werden die C2“ und C3*Impulse vom Befehlsdecoder (4) abgegeben, nachdem der Operationscode des Befehls abgerufen wurde, der auf die Rückflanke des M^-Taktes folgt. Der C2- und Cj-Ausgang öffnen die Feldeffekttransistoren (8) und (9), um den Operanden aus dem ROM (1) und in den Datenpuffer (2), den Programmzähler (5) und/oder das RAM-Adressenregister (6) zu laden.

An der Rückflanke des M3>Taktes wird der Programmzähler (5) in Abhängigkeit vom PCUP-Signal des Befehlsdecoders (4) um 1 erhöht. Gleichzeitig werden beispielsweise die Daten im RAM-Adressenregister (6) ausgelesen und bei der Ausführung des Befehls im Intervall Mq - Mj verwendet Während des Intervalls Mq - M} wird der nächste Befehl vom PROM abgerufen. Da der Programmzähler (5) in diesem Fall mit PCUP in Abhängigkeit von der Rückflanke des M3>Taktes erhöht wird, entspricht die vom Zählwert gekennzeichnete PROM-Adresse der Adresse des Operationscodes für den nächsten Befehl. -4-

Claims

AT 396 409 B Um eine Kompression des Abrufzyklus gemäß dem bevorzugten Verfahren durchzuführen, das oben beschrieben wurde, ist es notwendig, daß die zweiten und/oder dritten Bytes der Daten keine Operationscode-Teile enthalten, sondern eher nur Operanden, beispielsweise Daten oder Adressen, besitzen. Da bei den meisten 4-Bit Microrechnem die Befehle nur einen 1-B'yte Operationscode sowie ein oder mehrere Operanden-Bytes enthalten, kann das bevorzugte Verfahren, das oben beschrieben wurde, auf die meisten derartigen Microrechner angewandt werden. Wie Fig. 5(A) und 5(B) zeigen, können mit dem erfindungsgemäßen Microrechner
2-Byte Befehle, die herkömmlicherweise zwei Befehlszyklen für ihre Ausführung benötigen, bei einem pipelineförmigen Aufbau in einem einzigen Befehlszyklus ausgeführt werden. Auf ähnliche Weise können 3-Byte Befehle, die herkömmlicherweise drei Befehlszyklen für ihre Ausführung benötigen, in zwei Befehlszyklen ausgeföhrt werden. Es ist daher leicht ersichtlich, daß die Erfindung die Laufzeit wesentlich verkürzt. Zusätzlich ist in Fig. 6(A) und 6(B) vereinfacht die Fläche dargestellt, die für den Befehlsdecoder bei einem System gemäß dem Stand der Technik und dem System gemäß der Erfindung erforderlich ist, wobei (A) ein herkömmliches System und (B) das System gemäß der Erfindung zeigt. In Fig. 6(A) und 6(B) kennzeichnen die vertikalen Linien UND-Element Auswahlleitungen und die horizontalen Linien ODER-Element Auswahlleitungen. mj kennzeichnet das Auswahlsignal für den Maschinenzustand 1, mj den Auswahleingang für den Maschinenzustand 2 und tnß den Auswahleingang für den Maschinenzustand 3. Aus Fig. 6(A) und 6(B) erkennt man, daß beim herkömmlichen System drei Maschinenzustände erforderlich sind, um einen 3-Byte Befehl auszuführen, der drei Befehlszyklen erfordert Bei dem erfindungsgmäßen Mikrorechner sind jedoch für die Ausführung von 3-Byte Befehlen nur zwei Befehlszyklen erforderlich. Dadurch werden auch nur zwei Maschinenzustände für den Befehlsdecoder benötigt um 3-Byte Befehle auszuführen. Damit wird die ODER-Element Auswahlleitung, die zur Steuerung einer Signalleitung für den Maschinenzustand 3 dient, überflüssig. Dies führt zu einer beträchtlichen Herabsetzung in der Länge der UND-Element Auswahl-leitungen, wodurch sich eine ähnliche Reduktion in der Größe des Befehlsdecoders ergibt Diese Erfindung erfüllt daher alle Gegenstände und Vorteile, für die sie gedacht ist PATENTANSPRUCH Microrechner mit verbessertem Befehlszyklus, mit einem Speicher, in dem Befehle speicherbar sind, von denen zumindest einer ein erstes und ein zweites, jeweils an einer bestimmten Adresse speicherbares Byte aufweist einem mit dem Speicher verbundenen Zähler, der einen ersten Eingang für den Empfang ein«- vorbestimmten Folge von einen Maschinenzyklus bestimmenden Taktimpulsen sowie einen zweiten Eingang aufweist und der an seinem Ausgang sequentiell jeweils eine der Speicheradressen für das Auslesen der Befehlsbytes äbgibt dadurch gekennzeichnet, daß mit dem Speicher (1) und dem Zähler (5) ein Dekoder (4) verbunden ist der das erste Byte jedes vom Speicher (1) ausgelesenen Befehls empfängt und an seinem Ausgang entsprechende Steuersignale abgibt, die am zweiten Eingang des Zählers (5) anliegen, wenn das erste Byte im Dekoder (4) anzeigt, daß der Befehl eine Mehrzahl von Bytes aufweist wobei der Zähler (5) unter Steuerung durch das Steuersignal um einen Zählerstand vorwärts zählt und innerhalb eines Maschinenzyklus ein zeitkomprimiertes Abrufen des nächsten Befehlsbytes auf das erste Byte «folgt (Fig.
3). Hiezu
4 Blatt Zeichnungen -5-