DE3633898C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur sequentiellen Erzeugung von Steuerworten für einen Prozessor gemäß Oberbegriff des Anspruchs 1.

Bekannte Anordnungen dieser Art sind als Blockdiagramme in Fig. 1 (Pipeline-Einzelfolgesteuerung) und Fig. 2 (Pipeline-Doppelfolgesteuerung) gezeigt.

Die Pipeline-Einzelfolgesteuerung 7 nach Fig. 1 weist einen Steuerspeicher 72 auf zum Speichern von Adressen- Steuerbefehlen, Verzweigungsbefehlen und Statusauswahlbefehlen zur entsprechenden Steuerung eines Operationsteiles (nicht gezeigt) einer Folgesteuerung 71 und eines Statusauswahlteiles 74. Dieser Steuerspeicher 72 führt eine durch die Folgesteuerung 71 zugeteilte Adresse und die in der Adresse gespeicherten Befehle einem Pipelineregister 73 zu. Das Pipelineregister 73 speichert die vom Steuerspeicher 72 zugeführte Adresse und zugeführten Steuerbefehle vorübergehend. Das Register 73 führt den Steuerbefehl dem Operationsteil (nicht dargestellt), den Verzweigungsbefehl und die Adresse der Folgesteuerung 71 und den Statusauswahlbefehl dem Statusauswahlteil 74 in der nächsten Stufe zu. Das Statusauswahlteil 74 wählt für den Fall, daß der Statusauswahlbefehl vom Pipelineregister 73 zugeführt ist, ein Signal aus Statussignalen aus, die von außerhalb empfangen wurden, beispielsweise vom Operationsteil, entsprechend dem Statusauswahlbefehl, und führt sein ausgewähltes Statussignal der Folgesteuerung 71 zu. Die Folgesteuerung 71 sucht die Adresse im Steuerspeicher 72 zum Zugriff in der nächsten Stufe entsprechend dem Verzweigungsbefehl, der vom Pipelineregister 73 zugeführt wird, und dem Statussignal, das vom Statusauswahlteil 74 zugeführt wird.

Das heißt, wie in der Programmauflistung gemäß Tabelle 1 gezeigt ist, wenn der Verzweigungsbefehl der durch die Folgesteuerung 71 in einer Stufe erhaltenen Adresse 48 "Fahre fort" lautet, erhöht die Folgesteuerung 71 die Adresse 48 um 1 und liest die Adresse 49. Und wenn der Steuerbefehl der nächsten Adresse 49 "Fahre fort" lautet, dann wird der Befehl des Steuerspeichers 2 der Adresse 70 adressiert. Wenn jedoch der Statusauswahlbefehl der Adresse 50 "Zustand Null" lautet, und wenn die Verzweigung "Springe" lautet, springt die Folgesteuerung 71 auf die Adresse 700 der die nächste Adresse 51 durch den logischen Wert des vom Steuerauswahlteil 74 zugeführten Statussignales.

Tabelle 1

Die Pipeline-Einzelfolgesteuerung 7 muß jedoch diese Befehle, wie im Zeitablaufdiagramm gemäß Fig. 3 gezeigt ist, von der Folgesteuerung 71 zum Pipelineregister 73 über den Steuerspeicher 72 in einer Stufe übertragen. Daher darf die gesamte Operationsverzögerung der Folgesteuerung 71 und des Steuerspeichers 72 nicht die Zeit von einer Stufe übersteigen. Daher ist es bei einer Pipeline-Einzelfolgesteuerung schwierig, die Operationsgeschwindigkeit zu erhöhen.

Eine Pipeline-Doppelfolgesteuerung 8, die im Blockdiagramm gemäß Fig. 2 gezeigt ist, minimiert die Operationsverzögerung und ermöglicht eine Folgesteuerung mit hoher Geschwindigkeit. Diese Pipeline-Doppelfolgesteuerung 8 weist ein Pipelineregister 80 zum vorübergehenden Speichern der Adresse der Folgesteuerung 71 zwischen der Folgesteuerung 71 und dem Steuerspeicher 72 zusätzlich zur Pipeline-Einzelfolgesteuerung 7 auf, wie in der Fig. 7 gezeigt ist. Die Adresse von der Folgesteuerung 71 wird im Pipelineregister 80 in einer Stufe abgespeichert, wie im Zeitablaufdiagramm gemäß Fig. 4 gezeigt ist. Zugriff zum Steuerspeicher 72 erfolgt durch die im Pipelineregister 80 in der nächsten Stufe gespeicherte Adresse, und die Befehle werden in das Pipelineregister 73 eingeschrieben. Das heißt, daß die Befehle des Steuerspeichers 72, die durch die Adresse von der Folgesteuerung 71 bei zwei Stufen angezeigt werden, in das Pipelineregister 73 eingeschrieben werden. Daher werden die Operationsverzögerung der Folgesteuerung 71 durch das Pipelineregister 80 und die Operationsverzögerung des Steuerspeichers 72 durch das Pipelineregister 73 kompensiert.

Aus diesem Grunde kann die Pipeline-Doppelfolgesteuerung die Operationsgeschwindigkeit gegenüber der Pipeline-Einzelfolgesteuerung 7 erhöhen.

Tabelle 2

Bei dieser in der Programmauflistung gemäß Fig. 2 gezeigten Pipeline-Einzelfolgesteuerung 7 sind die für den Zugriff zur nächsten Adresse 50 vorgesehenen Befehle bereits im Pipelineregister 80 gespeichert, wenn jeder Befehl der Adresse 49 in das Pipelineregister 73 eingeschrieben ist. Da jeder Befehl der Adresse 50 dann aufgeführt wird, ist es notwendig, daß beispielsweise "Sprung"-Befehle vor einer Stufe eingeschrieben werden. Da das Programm sich vom aktuellen Ablauf unterscheidet, ist dies kompliziert. Auf diese Weise kann eine Pipeline-Doppelfolgesteuerung 8 mit höherer Sequenz arbeiten als die Pipeline-Einzelfolgesteuerung 7; jedoch ergibt sich ein Problem, das darin besteht, daß das für die Operation zu schreibende Programm kompliziert wird.

Durch die US-Firmenschrift der Advanced Micro Devices "Build a Microcomputer", Chapter II, Microprogrammed Design 1978, S. 10, 11 und 21-29, ist eine Anordnung zur sequentiellen Erzeugung von Steuerworten für einen Prozessor der eingangs genannten Art bekannt. Diese bekannte Anordnung erlaubt keine Beschleunigung der Ausführung von Befehlen im Prozessor.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Anordnung der eingangs genannten Art so auszubilden, daß die Ausführung von bedingten Befehlen in einem Prozessor beschleunigt wird.

Zur Lösung dieser Aufgabe sind die Maßnahmen gemäß Kennzeichen des Anspruchs 1 vorgesehen.

Zweckmäßige Weiterbildungen sind in den Unteransprüchen angegeben.

Die Erfindung soll nachfolgend anhand der beigefügten Zeichnung näher erläutert werden.

Es zeigt

Fig. 1 und 2 Blockdiagramme herkömmlicher Pipeline- Folgesteuerungen,

Fig. 3 und 4 Zeitablaufdiagramme für zeitliche Ausgabesteuerungen jedes Teiles der in den Fig. 1 und 2 gezeigten Folgesteuerungen,

Fig. 5 ein Blockdiagramm einer Ausführungsform der vorliegenden Erfindung,

Fig. 6 ein Blockdiagramm der Folgesteuerung,

Fig. 7 eine Darstellung von Registern,

Fig. 8 ein Zeitablaufdiagramm, das die zeitliche Ausgabesteuerung jedes Teiles der Ausführungsform nach Fig. 5 zeigt,

Fig. 9 ein Funktionsbild, um den Datenfluß der dargestellten Ausführungsform zu zeigen, und

Fig. 10 ein Blockdiagramm anderer Ausführungsformen der vorliegenden Erfindung.

Die Fig. 5 zeigt einen Steuerspeicher 11, der Steuerworte speichert, um einen Prozessor (nicht dargestellt), eine Folgesteuerung 12 und ein Statusauswahlteil 14 zu steuern. Der Steuerspeicher 11 führt Adreßdaten und Steuerworte (Verzweigungsbefehle) der Folgesteuerung 12 und Statusauswahlbefehle und Steuerworte einem Pipelineregister 13 zu. Die Folgesteuerung 12 wählt die vom Steuerspeicher 11 zugeführte Adresse oder die um 1 bezüglich der vorherigen Adresse erhöhte Adresse entsprechend dem Verzweigungsbefehl des Steuerspeichers 11 aus und führt die Adresse dem Pipelineregister 13 zu. Das Pipelineregister 13 speichert die von der Folgesteuerung 12 zugeführte Adresse und jedes Steuerwort, das vom Steuerspeicher 11 zugeführt wird, vorübergehend. An der nächsten Stufe führt das Pipelineregister 13 die Adresse dem Steuerspeicher 11 und den Statusauswahlbefehl dem Statusauswahlteil 14 zu. Das Statusauswahlteil 14 wählt ein Signal aus den vom Prozessor übertragenen Statussignalen entsprechend dem Statusauswahlbefehl aus und führt dieses Signal der Folgesteuerung 12 zu.

Das Pipelineregister 13 besteht, wie im Blockdiagramm nach Figur gezeigt ist, aus einem ersten Register 131, das die von der Folgesteuerung 12 zugeführte Adresse speichert, und aus einem zweiten Register 132, das den Statusauswahlbefehl und den Steuerbefehl, die vom Steuerspeicher 11 zugeführt werden, speichert. Die Adresse besteht beispielsweise für den Fall, daß der Steuerspeicher eine Kapazität von 2 K Worten hat, aus 12 Bits. Der Statusauswahlbefehl besteht beispielsweise aus 4 Bits. Der Steuerbefehl besteht aus 30 bis 500 Bits. Die Folgesteuerung 12 gibt beispielsweise, wie im Blockdiagramm nach Fig. 6 gezeigt ist, die vom Steuerspeicher 11 zugeführte Adresse ein, die einem Multiplexer 22 zugeführt wird. Ferner werden der Verzweigungsbefehl, der vom Steuerspeicher 11 zugeführt wird, und das Statussignal, das vom Statusauswahlteil 14 ausgewählt ist, einem Befehlsteil 27 zugeführt. Das Befehlsteil 27 prüft beispielsweise, ob das vom Statusauswahlteil 14 zugeführte Statussignal im Verzweigungsbefehl mit einem Bit oder mit 4 Bits ansprechbar ist. Der Multiplexer 22 wird durch die abhängigen oder unabhängigen Verzweigungszustände des Statussignals gesteuert. Der Multiplexer 22 wählt eine aus drei Adressen vom Steuerspeicher 11, von einem Speicher- Flip-Flop 24 und einem Stapelspeicher 23 durch das Steuersignal aus, das vom Befehlsteil 27 zugeführt wird, und führt die ausgewählte Adresse dem Pipelineregister 13 und einem Erhöhungsteil 25 zu. Das Erhöhungsteil 25 erhöht die vom Multiplexer 22 zugeführte Adresse um 1 und führt sie dem Speicher-Flip-Flop 24 zu. Das Speicher-Flip-Flop 24 führt die gespeicherte Adresse dem Multiplexer 22 und dem Stapelspeicher 23 zu. Der Stapelspeicher 23 weist eine Speicherkapazität von etwa zehn Worten auf und speichert die vom Speicher-Flip-Flop 24 zugeführte Adresse. Die "last-in- first-out"-Steuerung (die zuletzt eingeschriebene Adresse wird zuerst ausgelesen) erfolgt durch einen Stapelzeiger 26.

Das heißt, wenn der Verzweigungsbefehl vom Pipelineregister 13 "Fahre fort" lautet, wird die Adresse des Speicher-Flip-Flops 24 durch den Multiplexer 22 ausgewählt. Wenn der Verzweigungsbefehl ein Befehl zum Übergang in ein Unterprogramm ist, wird die Adresse vom Steuerspeicher 11 durch den Multiplexer 22 gewählt. Die Adresse, erhalten durch Addierung von 1 zu seiner Adresse, wird in den Statusspeicher 23 eingeschrieben. Im Falle eines "Rückkehr"-Befehles vom Unterprogramm wird die zuletzt eingegebene Stelle des Stapelspeichers 23 erneut aufgerufen, und die Adresse wird vom Multiplexer gewählt. Dann wird die Stelle um 1 verringert und wird die Stelle der nächsten Stapelspeicheradresse. Wenn der Zustand "Sprung" vorliegt, werden das Statussignal und die logische Operation vom Statusauswahlteil 14 im Befehlsteil 27 ausgeführt, und wenn der Zustand "wahr" ist, wird die Adresse von der Steueradresse ausgewählt, und wenn er "falsch" ist, wird die Adresse des Speicher- Flip-Flops gewählt. Wie im Zeitablaufdiagramm nach Fig. 8 gezeigt ist, das die Ausgabezeitsteuerung jedes Teils der Anordnung nach Fig. 5 zeigt, führt das erste Register des Pipelineregisters 13 die im Register gespeicherte Adresse dem Steuerspeicher 11 zu und greift auf die Adresse des Steuerspeichers 11 in der Stufe N. Der Steuerspeicher 11 führt die neue Adresse und den durch die Adresse definierten Verzweigungsbefehl der Folgesteuerung 12 zu, und der Statusauswahlbefehl und der Steuerbefehl, die durch die Adresse definiert sind, werden dem zweiten Register des Pipelineregisters 13 zugeführt. Die Folgesteuerung 12 bestimmt die Adresse in der nächsten Stufe und führt sie dem Pipelineregister 13 zu. In der nächsten Stufe wird der Statusauswahlbefehl des zweiten Registers dem Statusauswahlteil 14 zugeführt und der Steuerbefehl dem Prozessor.

Das heißt, daß die Adresse des ersten Registers im Pipelineregister 13 um eine Stufe weiterrückt als der Statusauswahlbefehl und der Steuerbefehl des zweiten Registers.

Die Fig. 9 zeigt ein Funktionsbild des Blockdiagrammes nach Fig. 5 entsprechend dem Adreßdatenfluß und jedem Steuerbefehl. Es ist leicht verständlich, daß der Steuerbefehl- und der Statusauswahlbefehl-Fluß ähnlich ist dem bei einer herkömmlichen Pipeline-Doppelfolgesteuerung. Es soll nachfolgend die Funktion unter Bezug auf die Programmliste nach Tabelle 3 beschrieben werden. Der Statusauswahlbefehl der Programmliste nach Tabelle 3 unterscheidet sich von dem bei einer herkömmlichen Pipeline-Doppelfolgesteuerung und wird eingeschrieben vor einer Stufe des darauf bezogenen Verzweigungsbefehles.

Tabelle 3

Auf diese Weise ist es leicht, den Statusauswahlbefehl vor dem ersten Schritt des Verzweigungsbefehles einzuschreiben; ferner bestehen aufgrund der Regelmäßigkeit keine Hindernisse, auch nicht bei der Fehlersuche.

Bei diesem Programm werden der Statusauswahlbefehl und der Steuerbefehl der Adresse gespeichert, wenn die Adresse, die die Adresse 49 anzeigt, im ersten Register 131 des Pipelineregisters 13 gespeichert ist. In der nächsten Stufe erfolgt der Zugriff auf die Adresse 49 des Steuerspeichers 11, wird der Verzweigungsbefehl der Adresse 49 der Folgesteuerung 12 zugeführt und werden der Verzweigungsbefehl der Adresse 49 und der Statusauswahlbefehl in das zweite Register 132 des Pipelineregisters 13 eingegeben. Da der Verzweigungsbefehl der Adresse 49 den Zustand "Fahre fort" aufweist, wird die Adresse, die die Adresse 50 anzeigt, im ersten Register 131 des Pipelineregisters 13 abgespeichert. Der Statusauswahlbefehl der Adresse 48 (jedoch ist im vorliegenden Fall keiner vorhanden) wird in den Statusauswahlteil 14 eingegeben.

Ferner wird der Steuerbefehl der Adresse 48 dem Prozessor (nicht gezeigt) zugeführt. Zu diesem Zeitpunkt wird im ersten Register 131 des Pipelineregisters 13 die Adresse für den Zugriff der Adresse 50 gespeichert und werden im zweiten Register 132 der Statusauswahlbefehl (nämlich "Zustand Null") der Adresse 49 und der Steuerbefehl gespeichert.

Daher erfolgt in der nächsten Stufe der Zugriff auf die Adresse 50 des Steuerspeichers 11, und die Sprungadresse (Adresse 70) und der Verzweigungsbefehl (Sprung) werden der Folgesteuerung 12 zugeführt. Ferner wird, da das Statusauswahlsignal, das anzeigt, welches Statussignal gewählt wird, vom zweiten Register 132 des Pipelineregisters 13 dem Statusauswahlteil 14 zugeführt wird, das durch den Statusauswahlbefehl ausgewählte Statussignal vom Statusauswahlteil 14 der Folgesteuerung 12 zugeführt.

Die Folgesteuerung 12 bestimmt, ob mit dem Statussignal und Verzweigungsbefehl durch die logische Operation auf die Adresse 70 gesprungen wird oder auf die nächste Adresse 51 übergegangen wird, und führt die die Adresse 70 anzeigende Adresse oder die Adresse 51 dem Pipelineregister 13 zu.

Auf diese Weise ist es unnötig, den Verzweigungsbefehl vor einer Stufe wie beim herkömmlichen Pipeline-Doppelregister einzuschreiben, da die Folgesteuerung 12 eine Stufe früher den Verzweigungsbefehl prüft als die Adresse des Steuerbefehls, die das Pipelineregister dem Prozessor zuführt.

Wie in der Fig. 9 gezeigt ist, wird die Verlustzeit in der Folgesteuerung 12 und im Steuerspeicher 11 kompensiert durch das erste Register 131 und das zweite Register 132, die dazwischen angeordnet sind, da die großstelligen Bits des Steuerbefehles wie bei einem herkömmlichen Pipeline-Doppelregister behandelt werden. Daher erlaubt die Verlustzeitsminimierung Hochgeschwindigkeitsbetrieb, wenn mehrere Bits der Adresse und der Verzweigungsbefehl übertragen werden.

Die Fig. 10 zeigt in einem Blockdiagramm eine andere Ausführungsform der vorliegenden Erfindung. Anders als die Ausführungsform, speichert ein Steuerspeicher 61 die Adresse der nächsten Adresse und die Sprungadresse und führt diese einem zweiten Multiplexer 62 entsprechend der Folgesteuerung der ersten Ausführungsform zu. Der zweite Multiplexer 62 wählt die Adresse der nächsten Adresse oder die Sprungadresse entsprechend einem Bit des Verzweigungsbefehles vom Steuerspeicher 61 und das Statussignal vom ersten Multiplexer 64 entsprechend dem Statusauswahlteil der ersten Ausführungsform. Die zeitliche Steuerung jedes Teiles entspricht im wesentlichen derjenigen bei der ersten Ausführungsform. Diese zweite Ausführungsform kann beispielsweise als Folgesteuerung verwendet werden, um das der arithmetischen logischen Einheit zuzuführende Mikroprogramm zu steuern.

Wenn die Antwort des Statusauswahlteiles schnell kommt, kann der Statusauswahlbefehl auch direkt vom Steuerspeicher dem Statusauswahlteil zugeführt werden. In diesem Fall kann der Statusauswahlbefehl durch das in der Tabelle 1 gezeigte Programm der Pipeline-Einzelfolgesteuerung abgearbeitet werden, ohne daß der Statusauswahlbefehl einen Schritt vorher eingeschrieben wird.

Claims (6)

1. Anordnung zur sequentiellen Erzeugung von Steuerworten für einen Prozessor

• - mit einer Folgesteuerung (12) zum Auswählen eines Adreßdatensatzes aus zwei zugeführten Adreßdatensätzen,
• - mit einem ersten Register (131) zum vorübergehenden Speichern der durch die Folgesteuerung ausgewählten Adreßdaten,
• - mit einem Steuerspeicher (11) zum Speichern von Adreßdaten und von Steuerworten auf einer Vielzahl von durch die Adressen identifizierten Speicherplätzen und zum Bereitstellen von Adreßdaten und von Steuerworten, die durch die ausgewählten, vom ersten Register bereitgestellten Adreßdaten adressiert sind
• - und mit einem zweiten Register (132) zum vorübergehenden Speichern von vom Steuerspeicher (11) bereitgestellten Daten,

dadurch gekennzeichnet,

• - daß die Adreßdaten vom Steuerspeicher (11) direkt der Folgesteuerung (12) zuführbar sind,
• - und daß die Steuerworte vor der Abgabe an den Prozessor im zweiten Register (132) gespeichert werden.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Register (132) Steuerworte für ein mit der Folgesteuerung (12) verbundenes Statusauswahlteil (14) vorübergehend speichert.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerspeicher (11) das Steuerwort dem Statusauswahlteil (14) direkt zuführt.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerspeicher (11) die Adresse der nächsten Stufe und die Sprungadresse zur Zuführung zur Folgesteuerung (12) speichert.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Folgesteuerung (12) alternativ die Adresse der nächsten Stufe und die Sprungadresse wählt in Abhängigkeit von einem Statussignal und einem Verzweigungsbefehl.