DE2756890A1

DE2756890A1 - Datenverarbeitungssystem

Info

Publication number: DE2756890A1
Application number: DE19772756890
Authority: DE
Inventors: Paul Jones Cooper
Original assignee: NCR Corp
Current assignee: NCR International Inc
Priority date: 1976-12-22
Filing date: 1977-12-20
Publication date: 1978-10-05
Also published as: FR2375660A1; CA1106504A; GB1560164A; DE2756890C2; JPS6036623B2; FR2375660B1; JPS5391640A; US4213176A

Description

Bei einem bekannten Datenverarbeitungssystem der im Oberbegriff des Patentanspruchs 1 definierten Art wird eine periphere Einheit von der zentralen Verarbeitungseinheit immer dann aufgerufen, wenn ein Zugriff zu dieser benötigt wird. Dieses bekannte Datenverarbeitungssystem weist den Nachteil auf, daß die Datenübertragungsgeschwindigkeit infolge der für diese Aufruf-Operation benötigten Zeitspanne beschränkt wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Datenverarbeitungssystem der genannten Art zu schaffen, bei dem dieser Nachteil vermieden wird, d. h. bei dem eine höhere Datenübertragungsgeschwindigkeit erreicht wird.

Diese Aufgabe wird durch die im Patentanspruch 1 definierte Erfindung gelöst. Weitere zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen .

Es sei darauf hingewiesen, daß durch die Verwendung von Adressenleitungen für die Datenübertragung und die Verwendung von Zähleinrichtungen für die Steuerung der Ubertragungsperiode für eine ausgewählte periphere Einheit eine hohe Datenübertragungsgeschwindigkeit erreicht wird.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnungen beschrieben. In diesen zeigt

Fig. 1 ein Flußdiagramm einer Einleitungsroutine zur Erzeugung der erforderlichen Software (Datenformat) für die Datenausgabe aus einem Mikroprozessor;

12.12.1977

809840/0624

Fig. 2 ein Flußdiagramm zur Veranschaulichung des Datenflusses von dem Mikroprozessor zu einer peripheren Einheit;

Fig. 3 e^n Blockschaltbild eines Datenverarbeitungssystems gemäß der Erfindung; und Fig. 4 ein Zeitgabediagramm.

Unter Bezugnahme auf Fig. 3 sei darauf hingewiesen, daß ein zentrales Rechnersystem 48 einen Acht-Bit-Mikroprozessor 12 enthält, der als MOS-Mikroprozessor aufgebaut sein kann und eine relativ niedrige Datenübertragungsgeschwindigkeit, beispielsweise 100 000 Übertragungen pro Sekunde, besitzt, wodurch die Anzahl der verwendeten peripheren Einheiten begrenzt wird. Der Mikroprozessor 12, der im folgenden auch als Verarbeitungseinheit bezeichnet wird, ist mit den peripheren Einheiten über acht Adressenleitungen und acht Datenleitungen verbunden.

Wenn die Verarbeitungseinheit 12 dazu verwendet wird, eine Vielzahl von peripheren Einheiten zu steuern, dann besteht ein bekanntes Verfahren darin, den Akkumulator der Verarbeitungseinheit mit den erforderlichen Daten zu laden und diese Daten an die ausgewählte periphere Einheit, deren Identifikationscode (ID) von den Adressenleitungen decodiert wurde, auszugeben. Dieses Verfahren wird durch das folgende Programm ausgeführt:

12.12.1977

809840/0624

Hexadezimal- Code	Oktal- Code
3E	076
D3	323
3E	076
D3	323

Beispiel 1

Programmschritte

Speicheradresse Beschreibung

(1) ⁺) Akkumulator laden

(2) <B₂>

(3) +) ausgeben

(4) <C^B2^>

(5) +) Akkumulator laden (6)

(7) +) ausgeben
(8)
+) = Befehl

In dem oben dargestellten Beispiel 1 bewirkt die erste Folge von Programmschritten 1 bis 4 folgendes: Der Programmschritt (1) lädt den Akkumulator mit den Daten \^2^^ (Schritt 2) . Die Daten werden dann ausgegeben oder über die Datenausgabeleitungen der Verarbeitungseinheit zu der peripheren Einheit gesandt, dessen Identifikationscode (ID) *^2^ ^ist (^Scnritt 4) . Nimmt man an, daß die Verarbeitungseinheit ein Acht-Bit-Mikroprozessor ist (d. h. intern mit Acht-Bit-Datengruppen arbeitet), dann ist die Gesamtzahl der während der ersten Folge von Programmschritten 1 bis 4 zu der ausgewählten peripheren Einheit übertragenen Datenbits acht oder ein halbes Wort, wie es in dem vorliegend beschriebenen System verwendet wird. Diese Schrittfolge wird in den Programmschritten 5 bis 8 wiederholt, um ein weiteres Acht-Bit-Byte an die ausgewählte periphere Einheit auszugeben, wodurch nunmehr eine Gesamtzahl von sechzehn Bits oder ein Wort von der Verarbeitungseinheit an die ausgewählte periphere Einheit

12.12.1977

809840/0624

in den Programmschritten 1 bis 8 ausgegeben wurde. Die Programmschritte 5 bis 8 sind eine genaue Wiederholung der Programmschritte 1 bis 4.

Bei dem erfindungsgemäßen Verfahren wird die Anzahl der an eine Ausgabevorrichtung oder eine periphere Einheit zu übertragenden Wörter (jedes Wort besteht aus zwei Acht-Bit-Bytes) bestimmt und der ID-Code der peripheren Einheit wird ausgewählt, um gleichsam ein "Fenster" zu bilden, um eine Mehrfachübertragung von Daten zu der peripheren Einheit in einer einzigen Ubertragungsfolge zu ermöglichen. Dieces "Fenster" wird nach vollständiger übertragung der Daten beendet. Durch das folgende Beispiel soll dieses Verfahren verdeutlicht werden:

Beispiel 2

Hexadezimal-Oktal-Programmschrltte Beschreibung Code Code

3E

(D	Akkumulator laden	►gespeicherter Zählwert (Anzahl der 16-Bit-Wörter)	erstes Daten- Byte
(2)	♦> <B₂>
(3)	ausgeben	Einheit (ID)	zweites Daten-Byte
(4)	++) <B₂>	Akkumulator laden
(5)	<^B2>
(6)	ausgeben
(7)	^?^
(8)

D3 323

3E 076

D3 323

+) mit 8 Bits können 1 bis 255 Wörter umfaßt werden, die durch einen Hexadezimal-Wert von 01bis FF ausgewählt werden können; 00 (hexadezimal) bedeutet, daß kein Wort zu übertragen ist.

++) Dies ist der voreingestellte ID-Code, der auf einer gedruckten Schaltungskarte für eine periphere Einheit verdrahtet ist und einem der verfügbaren Auswählcodes für die peripheren Einheiten, entspricht (wie später noch näher beschrieben wird).

809840/0624 ti. u.i'jy/

Von der ersten Folge von Schritt 1 bis 4 in Beispiel 2 werden die Zählung oder die Anzahl der auszugebenden Wörter (jedes Wort besteht aus zwei Acht-Bit-Bytes) und der Einhaiten-ID-Code ausgegeben, um das bereits erwähnte "Fenster" zu bilden, um die Mehrfachübertragung der in der zweiten Folge von Schritten 5 bis 8 des Beispiels 2 bezeichneten Daten zu ermöglichen. Es sei darauf hingewiesen, daß der Schritt 8 des Beispiels 2, welcher gemäß Beispiel 1 normalerweise eine Adresse wäre, in Beispiel 2 tatsächlich durch Daten gebildet wird. Somit wird für die gleiche Anzahl von Programmschritten 1 bis 8 in den Beispielen 1 und 2 die gleiche Datenlänge (16 Bits oder zwei Acht-Bit-Bytes) übertragen; d. h. bei nur einem übertragenen Wort besteht noch kein Unterschied bezüglich der pro Zeiteinheit übertragenen Datenmenge zwischen dem System gemäß Beispiel 1 einerseits und dem System gemäß Beispiel 2 andererseits. Wenn 24 Datenbits oder mehr zu übertragen sind, dann kommen die Vorteile des zweiten Systems (ausgeführt in Beispiel 2) zur Wirkung. Sollen beispielsweise unter Verwendung des in Beispiel 1 angewandten Verfahrens 32 Datenbits zu einer peripheren Einheit übertragen werden, dann ist eine dritte und vierte Folge von Schritten, die den Schritten 1 bis 4 bzw. 5 bis 8 entsprechen, erforderlich. Unter Verwendung des zweiten Systems ist dagegen nur eine weitere Folge, ähnlich der Schrittfolge 5 bis 8 des Beispiels 2, erforderlich, d.h. die ersten vier Schritte würden den Zählwert, d.h. zwei Wörter (jedes Wort entspricht zwei Acht-Bit-Bytes), und den peripheren Identifikationscode anzeigen, und die Schritte 5 bis 8 würden 16 Datenbits übertragen und

12.12.1977

809840/0624

in gleicher Weise würden die Schritte 9 bis 12 (nicht gezeigt, sie entsprechen jedoch den Schritten 5 bis 8) ebenfalls 16 Datenbits übertragen. Unter Verwendung des Beispiels 1 wären somit vier den Schritten 1 bis 4 entsprechende Folgen für die übertragung von 32 Datenbits erforderlich, während unter Verwendung des Beispiels 2 nur drei solcher Folgen erforderlich sind. Oder anders ausgedrückt: vier Folgen unter Verwendung des Beispiels 2 können 48 Datenbits übertragen, während vier Folgen unter Verwendung des Beispiels 1 nur 32 Datenbits übertragen können. Mit der gleichen Anzahl von Schrittfolgen, nämlich vier, können mittels des Systems gemäß Beispiel 1 32 Datenbits ausgegeben werden, während mit vier Schrittfolgen gemäß Beispiel 2 48 Datenbits übertragen werden können; dies bedeutet eine 50 %ige Erhöhung der ausgegebenen Datenbits pro Zeiteinheit.

Die übertragung von Daten gemäß dem System nach Beispiel 2 wird nur für die Ausgabe von Daten verwendet und nachdem das "Fenster" oder das vorbestimmte Zeitintervall eingeleitet wurde, sind die an die ausgewählte periphere Einheit übertragenen Daten fortlaufend. Dies bedeutet, daß alle peripheren Einheiten außer der ausgewählten peripheren Einheit bis zur vollszändigen Übertragung aller Daten zu der ausgewählten peripheren Einheit abgeschaltet sind. Der anfänglich übertragene Wort-Zählwert wird dazu benutzt, das Ende des "Fensters" zu definieren, indem in einem Zähler bei jedem DatenübertragungsVorgang ein Rückwärtszählschritt durchgeführt wird.Danach kann die Verarbeitungseinheit mit der üblichen Verarbeitung fortfahren.

12.12.1977

809840/0624

Diese mit dem System gemäß Beispiel 2 erzielte höhere übertragungsgeschwindigkeit ist dann von wesentlicher Bedeutung, wenn die Zeit eine entscheidende Rolle spielt, jedoch die Anwendung, für die ein Mikroprozessor benötigt wird, die Verwendung eines 16-Bit-Mikroprozessors nicht rechtfertigt, jedoch ein 8-Bit-Prozessor nicht schnell genug ist. Allgemein kann gesagt werden, daß die Datenübertragungskapazität eines n-Bit-Prozessors durch Verwendung von η Adressenleitungen und η Datenleitungen für die Ubertragungszwecke erhöht werden kann.

Zur Erläuterung der Erfindung im einzelnen ist in Fig. 1 eine vollständige Einleitungsroutine dargestellt, durch welche die erforderliche Software (Datenformat) für die Datenausgabe erzeugt wird. Ein erster Schritt 10 enthält eine allgemeine Gruppe zum Vorbereiten der dem in Fig. 3 dargestellten Rechnersystem 48 zugeordneten Hardware und zum Speichern der zu übertragenden Daten, wie dies später noch im einzelnen beschrieben wird. Unter Fortführung der in den Beispielen 1 und 2 erläuterten Ausführungsbeispiele entspricht der Zählwert oder die Anzahl der zu einer peripheren Einheit zu übertragenden Wörter der Anzahl der Wörter (wie vorangehend definiert) und die Anzahl der Wörter ist in herkömmlicher Weise durch die dem Rechnersystem 48 zugeordnete System-Software bestimmt. Der so bestimmte Zählwert bzw. die Anzahl der Wörter wird in einen in der Verarbeitungseinheit 12 (Fig. 3) enthaltenen Akkumulator geschoben, was durch den Schritt 14 (Fig. 1) veranschaulicht wird und wird dann in einer Speicherstelle XX01 gespeichert, was durch den Schritt 16 (Fig. 1) angedeutet wird. Die beiden "X" in den Speicherstellen sind bedeutungslose Datenbits und die Werte für die Speicherstellen sind in hexadezimaler

12.12.1977

809840/0624

Γ/56890

Form angegeben. Der Identifikationscode oder ID-Code der peripheren Einheit, zu der die Daten übertragen werden sollen, wird dann in den Akkumulator der Verarbeitungseinheit 12 geschoben (Schritt 18 in FIg. 1) und wird dann in der Speicherstelle XX03 gespeichert, was durch den Schritt 20 angedeutet wird. Der bestimmte ID-Code für die ausgewählte Einheit wird in herkömmlicher Weise durch die dem Rechnersystem 48 zugeordnete System-Software bestimmt. In Schritt 22 wird das erste Daten-Byte aus einem Teil des Speichers aufgerufen, in welchem es zu einem früheren Zeitpunkt abgespeichert wurde (beispielsweise in Schritt 10) und wird in die Speicherstelle XX05 gespeichert. Der Schritt 24 (Fig. 1) ist ein Entscheidungsschritt, in welchem festgestellt wird, ob die volle zu übertragende Anzahl von Wörtern erreicht ist oder nicht. Falls nicht (N), dann wird in Schritt der nächste Datenposten aufgerufen und in der nächsten Speicherstelle XX07 gespeichert. Dieser Zyklus wird in den Schritten 24 und 26 so lange wiederholt, bis das letzte Datenwort empfangen wurde (was durch die Zählung oder die Anzahl der gemäß Schritt 14 in Fig. 1 zu übertragenden Wörter bestimmt wird), und das letzte Datenwort wird in Schritt 28 in die letzte Speicherstelle gespeichert; dieses letzte Wort entspricht der Speicherstelle XX0F. Danach verzweigt sich das Programm oder kehrt in die Ausgangsstellung zurück, wie dies durch Schritt 30 in Fig. 1 angedeutet ist.

12.12.1977

809840/0624

Tabelle I

Speicherstelle	Beschreibung	Hexadezimal- Code
XX00	AKKUMULATOR LADEN	3E¹
XX01	GESPEICHERTE ZÄHLUNG (ANZAHL DER WÖRTER)	^B2
XX02	AUSGEBEN	D3¹
XX03	EINHEIT-GESPEICHERTER ID	^B2
XX04	AKKUMULATOR LADEN	3E¹
XX05	ERSTES DATEN-BYTE	+ )
XX06	AUSGEBEN	D3¹
XX07	ZWEITES DATEN-BYTE	+ )
XX08	AKKUMULATOR LADEN	3E·
XX09	DRITTES DATEN-BYTE	+ )
XX0A	AUSGEBEN	D3·
XX0B	VIERTES DATEN-BYTE	+ )
XX0C	AKKUMULATOR LADEN	3E·
XX0D	FÜNFTES DATEN-BYTE	+ )
XX0E	AUSGEBEN	D3¹
XX0F	SECHSTES DATEN-BYTE	+ )

X100

RÜCKKEHR ZUM AUSGANG ODER ZUR SYSTEM-SOFTWARE

C9'

+) stellt ein an eine periphere Einheit zu übertragendes Acht-Bit-Byte dar

' stellt Instruktionen der Verarbeitungseinheit (Operationscodes) dar

12.12.1977

809840/0624

Die Tabelle I zeigt spezielle Speicherstellen und Maschinen-Code-Instruktionen für den Mikroprozessor und zwar sowohl in mnemotechnischer Form als auch in Form eines Hexadezimal-Codes. Es sei darauf hingewiesen, daß die in der Speicherstelle XX07 der Tabelle I gespeicherten Daten beispielsweise normalerweise als Ausgabeeinheit ID, d. h. als Adressendaten betrachtet werden; jedoch sind diese Daten im Falle der Erfindung "Rohdaten", welche zu der Ausgabeeinheit übertragen werden, deren Adresse in der Speicherstelle XX03 der Tabelle I durch das anhand der Fig. 2 veranschaulichte Datenausgabeverfahren eingespeichert wurde. Die durch die Speicherstellen XX08 bis XX0B und die durch die Speicherstellen XX0C bis XX0F der Tabelle I bezeichneten Schritte sind lediglich Wiederholungen der Grundschritte XX04 bis XX07 dieser Tabelle.

Der Start-Schritt 32 in Fig. 2 ist eine symbolische Darstellung der Software für die Datenausgabe. Wenn Daten an eine bestimmte Ausgabeeinheit bzw. periphere Einheit auszugeben sind, dann wird diese Einheit in herkömmlicher Weise angewählt, um festzustellen, ob diese belegt ist oder nicht, wie dies in Schritt 34 der Fig. 2 veranschaulicht ist. Falls die ausgewählte Einheit belegt ist, kann die Verarbeitungseinheit 12 in einen Warte-Zustand gehen oder irgendeine andere Arbeit ausführen, die mit der ausgewählten peripheren Einheit nichts zu tun hat. Wird die Ausgabeeinheit erneut ausgewählt und im Schritt 34 als nicht belegt aufgefunden, dann kann die Ausführungsphase der Datenausgabe zu dem Ausgabegerät im Schritt 36 (Fig. 2) beginnen. Während dieser Zeit führt die Verarbeitungseinheit 12 die in den

12.12.1977

809840/0624

Speicherstellen XX00 bis XX03 (Tabelle I) gezeigten Schritte aus. Während Schritt 36 wird der zuvor in der Speicherstelle XX03 gespeicherte Ausgabeeinheit-ID-Code über die Adressenleitungen 38 zu einer gepufferten ID-Decodierschaltung 40 (Fig. 3) übertragen. Die Speicherstelle XX03 der Tabelle I enthält einen Funktionscode zusammen mit dem ID-Code der ausgewählten Ausgabeeinheit, wodurch die Verarbeitungseinheit in die Lage versetzt wird, in die kontinuierliche Ausgabe-Arbeitsweise gemäß Beispiel 2 überzugehen, anstatt die normale Ausgabe-Arbeitsweise des Beispiels 1 durchzuführen. Ein der Decodierschaltung 40 zugeordneter voreingestellter Code (XX03 in Tabelle I) auf einer gedruckten Schaltungskarte 42 (Fig. 3) wird zur Anzeige dafür verwendet, daß die kontinuierliche Ausgabe-Arbeitsweise einzuleiten ist. Wenn der Code in der Speicherstelle XX03 der Tabelle I mit dem voreingestellten Code auf der gedruckten Schaltungskarte 42 übereinstimmt, dann erzeugt die Decodierschaltung 40 ein Ausgangssignal auf einer Hauptausschaltleitung 44, die zu den nicht ausgewählten peripheren Einheiten, beispielsweise mit den Identifikationscodes ID2, ID3 usw., führt, und erzeugt ferner ein Ausgangssignal auf einer Leitung 46, die zu dem die Verarbeitungseinheit 12 enthaltenden Rechnersystem 48 führt. Sobald die Leitung 46 auf hohem Potential liegt, wird die Verarbeitungseinheit 12 in Beschlag gelegt und kann so lange nicht unterbrochen werden, bis die Datenübertragung abgeschlossen ist. Bei dem in Tabelle I gegebenen Beispiel bedeutet dies, daß die

12.12.1977

809840/0624

durch die Speicherstellen XX03 bis X100 dargestellten Schritte ohne Unterbrechung ausgeführt werden müssen. Danach kann die Verarbeitungseinheit 12 mit ihren üblichen Operationen fortfahren.

Die in Fig. 3 in Blockform dargestellte Decodierschaltung 40 kann ein herkömmlicher Decodierer sein, der aus einer Vielzahl von integrierten Schaltungschips besteht,und die von ihr ausgehende Leitung 50 ist eine Zählereinschaltleitung, welche eine herkömmliche Rückwärtszählschaltung 52 (Fig. 3) wirksam macht. Die logische Gleichung für die Einschaltleitung 50 wird später beschrieben. Die Decodierschaltung 40 ist derart aufgebaut, daß die ID-Ausschaltleitung 44 (Fig. 3 und 4) während der gesamten Datenübertragung bzw. während der durch die Speicherstellen XX03 bis X100 der Tabelle I dargestellten Schritte in einem Zustand mit hohem Signalpegel sind. Der Zählwert oder die Anzahl der Wörter, welche aus der Speicherstelle XX01 (Tabelle I) zu übertragen ist, wird über die Datenleitungen 54 der Zählerschaltung 52 zugeführt. In Fig. 3 sind nur zwei in die Zählerschaltung 52 hineingeführte Datenleitungen D₀ und D₁ dargestellt, da nur diese Leitungen für die Zählung von drei Wörtern oder sechs Bytes, die gemäß dem in Tabelle I dargestellten Beispiel zu übertragen sind, erforderlich sind, jedoch können selbstverständlich mehr Datenleitungen hinzugefügt werden, wenn mehr als drei Wörter gezählt werden sollen. Die Datenleitungen 54 und die Adressenleitungen 38 sind jeweils Acht-Bit-Leitungen und sind vom Typ der gemeinsamen Ubertragungsleitungen und sind als solche an verschiedenen Stellen der Fig. 3 dargestellt. Jede der mit den Einheiten ID2, 3, 4 ... η verbundenen Leitungen 39 stellt eine gemeinsame Acht-Bit-Adressenleitung dar und in gleicher Weise sind die Leitungen 55 gemeinsame Acht-Bit-Datenleitungen.

12.12.1977 809840/0624

Die Dateneinschaltleitung DE, die in den Fig. und 4 dargestellt und in Schritt 37 der Fig. 2 enthalten ist, dient zur übertragung peripherer Datenauswerteimpulse, welche zum übertragen von Daten in die bestimmte ausgewählte periphere Einheit dienen. Die DE-Leitung ist eine von drei Zustandeleitungen, welche von der in Fig. dargestellten Verarbeitungseinheit 12 kommen. Die Zustandsleitung A ist eine Periphere-Einheit-Auswähl-Einschaltleitung, die immer dann einen hohen Signalpegel führt, wenn die Verarbeitungseinheit 12 mit einer peripheren Einheit zusammenarbeitet, d. h. immer dann, wenn sie einen Eingabe-Ausgabe-Befehl ausführt. Die Zustandsleitung B ist eine Periphere-Einheit-Leseleitung, d. h.'sie bildet das Gegenstück zu einem Schreibbefehl für eine periphere Einheit. Die Zustandsleitung C (Dateneinschaltleitung DE) liefert ein von der Verarbeitungseinheit erzeugtes Signal, welches anzeigt, daß die zu übertragenden Daten für die übertragung bereitstehen. Die in Fig. 4 dargestellte, auf der DE-Leitung auftretende Impulsfolge kann indirekt von Software-Eingabe-Ausgabe-Befehlen und von der Verarbeitungseinheit 12 als Teil des gesamten Rechnersystems 48 (Fig. 3) abgeleitet werden. Die Rückwärtszählschaltung 52 wird mit Auftreten der Rückflanke 56 (Fig. 4) des DE-Impulses geladen, wenn die Leitung 50 sich auf hohem Pegel befindet bzw. wirksam gemacht ist. Die logische Gleichung für die Einschaltleitung 50 ist wie folgt:

Leitung 50 = (Periphere-Einheit-Auswähl-Einschalt-

Signal).(Periphere-Einheit-Lese-Signal). (Daten-Einschalt-Signal).(PS0 · A0).

(PS1 · A1).(PS2 O A2).(PS3 ® A3).

12.12.1977

809840/0624

Die Ausdrücke PS0, PS1, PS2, PS3 und PS4, die der gedruckten Schaltungskarte 42 (Fig. 3) zugeordnet sind, stellen vorgewählte verdrahtete Codes dar, welche der jeweiligen peripheren Einheit fest zugeordnet sind und werden bereits bei der Herstellung der peripheren Einheit festgelegt. Die Ausdrücke Aw, A^, A₂ ... sind Adressensignale (von der Verarbeitungseinheit 12), die von der Speicherstelle XX03 erzeugt werden. Bei dem durch die Tabelle I veranschaulichten Beispiele beträgt der gespeicherte Zählwert oder die Anzahl der Wörter 3, wodurch angezeigt wird, daß ein erstes Wort, bestehend aus einem ersten und einem zweiten Byte zu der ausgewählten Ausgabeeinheit als ein Wort übertragen werden soll und daß das zweite Wort, bestehend aus dem dritten und vierten Byte in ähnlicher Weise als das zweite Wort übertragen werden soll usw. Wurde beispielsweise die Rückwärtszählschaltung 52 mit einem Zählwert von 3 Wörtern geladen, dann erzeugt eine herkömmliche 1-aus-1O-Decodierschaltung 58 (Fig. 3) einen Impuls S1, der sich mit der Rückflanke 60 des DE-Leitungsimpulses (Fig. 4) überlappt, um die auf den Adressenleitungen und den Datenleitungen 54 auftretenden Daten in ein 16-Bit-Parallel-zu-Serie-Schieberegister SR1 zu laden (Fig. 3 und Schritt 39 in Fig. 2). Zu diesem Zeitpunkt erscheint das erste Daten-Byte (von der Speicherstelle XX05 der Tabelle I) auf den Datenleitungen 54 in Fig. und das zweite Daten-Byte (von der Speicherstelle XX07 der Tabelle I) erscheint auf den Adressenleitungen (Fig. 3).

12.12.1977

809840/0624

Da die Ausgabe der Daten kontinuierlich erfolgt und da der Zähler zu diesem Zeitpunkt (Schritt 41 in Fig. 2) nicht Null ist, erzeugt die Decodierschaltung (Fig. 3) auf der Leitung S2 einen Impuls, um das zweite Wort in das Schieberegister SR2 einzuschieben, was in Fig. 2 durch Schritt 43 dargestellt ist. Das Schieberegister SR2 entspricht dem Schieberegister SR1, so daß das dritte Daten-Byte (XX09 der Tabelle I) auf den Datenleitungen 54 und das vierte Daten-Byte (XX0B der Tabelle I) auf den Adressenleitungen (nicht gezeigt) auftreten und über diese Leitung dem Schieberegister SR2 zugeführt werden. Das dritte aus dem fünften Daten-Byte (XX0D der Tabelle I) und dem sechsten Daten-Byte (XX0F der Tabelle I) bestehende Datenwort tritt auf den Datenleitungen 54 bzw. Adressenleitungen 38 eines Schieberegisters SR3 (nicht gezeigt) auf und wird durch einen von der Decodierschaltung 58 erzeugten Impuls S3 in dieses Register eingeschoben. Da nunmehr das dritte Datenwort von drei Datenwörtern ausgegeben wurde, ist die Zählerstellung der Rückwärtszählschaltung 52 Null, da diese Zählschaltung 52 durch jede der Rückflanken 60, 62 und 64 der Impulse auf der Leitung DE (Fig. 4) zurückgeschaltet wurde.

Da die Zählerschaltung 52 (Fig. 3) nunmehr die Zählerstellung Null aufweist (Schritt 41 in Fig. 2), wird ein "Zurück-zum-Start-Schritt" 66 (Fig. 2) eingeleitet. Das Signal auf der ID-Abschaltleitung 44 zu allen nicht ausgewählten Ausgabeeinheiten wird mit der Rückflanke 64 des DE-Signals (Fig. 4) abgeschaltet (Schritt 68 in Fig. 2). Ein von der Decodierschaltung 58 (Fig.3) kommender "Fenster-Rückstell-Impuls" RS (Fig. 3) fällt ebenfalls mit der Rückflanke 64 ab,

12.12.1977

809840/0624

um die Decodierschaltung 40 rückzustellen. Wenn der Rückstellimpuls RS die Decodierschaltung 40 rückstellt, dann ist das Signal auf der ID-Abschaltleitung 44 (Fig. 4) ebenfalls auf niedrigen Pegel abgefallen, wodurch die Übertragung von Daten zu anderen peripheren Einheiten ermöglicht wird. Die Ausgabe von Daten ist nunmehr beendet und die Verarbeitungseinheit 12 wird in den Start-Zustand (Schritt 70 in Fig. 2) zurückgestellt, was auch durch die Speicherstelle X100 in Tabelle I dargestellt wird.

Bei dem in Fig. 3 dargestellten Ausführungsbeispiel ist die Steuerschaltung, welche innerhalb der gestrichelten Linien 72 dargestellt ist, in der peripheren Einheit, welche in diesem Falle die Einheit ID1 ist. Eine herkömmliche Steuerschaltung 74, die in Fig. 3 als einzelner Block dargestellt ist, ist den Einheiten ID2, ID3 usw. zugeordnet, um in herkömmlicher Weise mit dem Rechnersystem 48 zusammenzuarbeiten. Falls es erwünscht oder erforderlich ist, daß eine oder mehrere der Einheiten ID2, ID3 usw. ebenfalls in der kontinuierlichen Ubertragungs-Arbeitsweise gemäß der Erfindung arbeiten sollen, dann kann die Steuerschaltung 74 für die betreffende Einheit durch eine der Schaltung 72 entsprechende Steuerschaltung ersetzt werden. Selbstverständlich hat jede zusätzliche periphere Einheit, die in der kontinuierlichen Übertragungsbetriebsweise arbeiten soll, ihren eigenen Code, wie der auf der gedruckten Schaltungskarte 42 realisierte, und besitzt ferner eine der Leitung 44 entsprechende ID-Abschaltleitung, um die übrigen nicht ausgewählten Einheiten unwirksam zu machen.

12.12.1977

809840/0624

Während die übertragung von Wörtern beschrieben wurde, die aus zwei Acht-Bit-Bytes oder 16 Bits bestehen, muß dann, wenn dreieinhalb solcher Wörter zu übertragen sind, eine Zählung von 4 (Wörtern) in die Speicherstelle XX01 geladen werden.

Die Schieberegister SR1 und SR2 in Fig. 3 und das Schieberegister SR3 (nicht gezeigt, jedoch identisch zu den Schieberegistern SR1 und SR2) stellen die Einrichtungen zur Aufnahme der Daten in der ausgewählten Einheit, wie beispielsweise der Einheit ID1, dar. Selbstverständlich können diese Schieberegister auch durch herkömmliche Multiplex-Schaltungen zur Aufnahme der für die verschiedenen peripheren Einheiten in Fig. 3 benötigten Daten ersetzt werden. Da solche Maßnahmen jedoch bekannt sind, werden sie nicht im einzelnen beschrieben. Die Daten in den Schieberegistern SR1, SR2 usw. können über Leitungen 60 in Verbindung mit einem Datenausgabetaktsignal auf einer Leitung 62 ausgegeben werden.

12.12.1977

809840/0624

- (Li-

L e e r s e it

Claims

2756390

NCR CORPORATION Dayton, Ohio (V.St.A.)

Patentanmeldung

Unser Az.: Case 2310/GER

DATENVERARBEITUNGSSYSTEM

Patentansprüche;

/\
1.) Datenverarbeitungssystem mit einer zentralen Verarbeitungseinheit, einer Mehrzahl peripherer Einheiten, die zentrale Verarbeitungseinheit mit den peripheren Einheiten verbindenden Adressenleitungen zur übertragung von Adressensignalen zur Identifikation einer ausgewählten peripheren Einheit, und mit die zentrale Verarbeitungseinheit und die genannten peripheren Einheiten verbindenden gemeinsamen Datenleitungen zur Übertragung von Datensignalen, dadurch gekennzeichnet, daß Abschaltmittel zum Unwirksammachen nicht ausgewählter peripherer Einheiten und Zähleinrichtungen (52) vorgesehen sind, daß die genannten Adressenleitungen (38) selektiv zur übertragung von Datensignalen steuerbar sind, daß die genannten Zähleinrichtungen (52) mit einem Zählwert voreinstellbar sind, welcher der Anzahl der über die genannten Adressenleitungen (38) und die genannten Datenleitungen (54) zu übertragenden Datenwörter entspricht, und daß die genannten Zähleinrichtungen (52) in Abhängigkeit von der Übertragung jedes Datenwortes um einen Zählschritt zurückgeschaltet werden kann, wobei nach Beendigung der Übertragung der dem genannten Zählwert entsprechenden Anzahl von Datenwörtern die genannten Zähleinrichtungen die Unwirksamkeit der nicht ausgewählten peripheren Einheiten zu beenden vermögen.

12.12.VJ77

809840/0624

— 9 —

2. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die ausgewählte periphere Einheit Decodiereinrichtungen (40) enthält, welche in Abhängigkeit von durch die zentrale Verarbeitungseinheit

(48) gelieferte Steuersignale die genannten Zähleinrichtungen (52) wirksam machen und daß die genannten Abschaltmittel (44) ein von den genannten Decodiereinrichtungen (40) geliefertes Abschaltsignal an die genannten nicht ausgewählten peripheren Einheiten (z.B. ID2, ID3) anlegen.

3. Datenverarbeitungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die genannten Decodiereinrichtungen (40) während der übertragung der genannten Datenwörter ein Antwortsignal (46) zu der zentralen Verarbeitungseinheit (48) übertragen.

4. Datenverarbeitungssystem nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß die ausgewählte periphere Einheit mehrere Speichereinrichtungen (SR1, SR2 usw.) enthält, die mit den genannten Adressenleitungen (38) und den genannten Datenleitungen (54) gekoppelt sind und jeweils eines der genannten Datenwörter zu speichern vermögen, und daß die genannten Speichereinrichtungen (SR1, SR2 usw.) in Abhängigkeit von entsprechenden Zählwerten der genannten Zähleinrichtungen (52) wirksam gemacht werden.

5. Datenverarbeitungssystem nach Anspruch 4, dadurch gekennzeichnet, daß die genannten Speichereinrichtungen durch entsprechende Parallel-zu-Serie-

12.12.1977

809840/06-!4

Schieberegister (SR1, SR2 usw.) gebildet werden, welche entsprechende parallele Eingänge aufweisen, die mit den Adressenleitungen (38) und den Datenleitungen (54) verbunden sind.

6. Datenverarbeitungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannte zentrale Verarbeitungseinheit eine n-Bit-Verarbeitungseinheit ist und daß die Anzahl der genannten Adressenleitungen (38) und die Anzahl der genannten Datenleitungen (54) jeweils gleich η ist.

7. Datenverarbeitungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannten Zähleinrichtungen einen Zähler enthalten, dessen Zählwert in Abhängigkeit von jedem übertragenen Datenwort rückwärts geschaltet wird.

12.12.1977

809840/0624