JPS5863634U - Ｉ／ｏデバイスコントロ−ラ - Google Patents
Ｉ／ｏデバイスコントロ−ラInfo
- Publication number
- JPS5863634U JPS5863634U JP15751781U JP15751781U JPS5863634U JP S5863634 U JPS5863634 U JP S5863634U JP 15751781 U JP15751781 U JP 15751781U JP 15751781 U JP15751781 U JP 15751781U JP S5863634 U JPS5863634 U JP S5863634U
- Authority
- JP
- Japan
- Prior art keywords
- device controller
- bus
- address
- data
- abstract
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のデータ受信の場合の回路例であり、第２
図はその各端子の駆動波形図である。第３図は本考案に
よる一実施例であり、第４図はその各端子の駆動波形図
である。 Ｍ、 Ｎ、 Ｘ、 Ｙ・・・・・・レジスタ。
図はその各端子の駆動波形図である。第３図は本考案に
よる一実施例であり、第４図はその各端子の駆動波形図
である。 Ｍ、 Ｎ、 Ｘ、 Ｙ・・・・・・レジスタ。
Claims (1)
- マスター・デバイスから供給きれるデータとアドレスを
受けるそれぞれのバス入力端子をもち、前記アドレス・
バスの一部を利用し前記データ・バス巾以上のデータ舎
ビット書込が一度の動作により可能ならしめたことを特
徴とするＩ１０デバイ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15751781U JPS5863634U (ja) | 1981-10-21 | 1981-10-21 | Ｉ／ｏデバイスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15751781U JPS5863634U (ja) | 1981-10-21 | 1981-10-21 | Ｉ／ｏデバイスコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5863634U true JPS5863634U (ja) | 1983-04-28 |
Family
ID=29950040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15751781U Pending JPS5863634U (ja) | 1981-10-21 | 1981-10-21 | Ｉ／ｏデバイスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863634U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391640A (en) * | 1976-12-22 | 1978-08-11 | Ncr Co | Computer output data process intensifying system |
| JPS56129930A (en) * | 1980-03-13 | 1981-10-12 | Nec Corp | Interface for integrated circuit |
| JPS56153363A (en) * | 1980-04-30 | 1981-11-27 | Fujitsu Ltd | Crt display control system |
-
1981
- 1981-10-21 JP JP15751781U patent/JPS5863634U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391640A (en) * | 1976-12-22 | 1978-08-11 | Ncr Co | Computer output data process intensifying system |
| JPS56129930A (en) * | 1980-03-13 | 1981-10-12 | Nec Corp | Interface for integrated circuit |
| JPS56153363A (en) * | 1980-04-30 | 1981-11-27 | Fujitsu Ltd | Crt display control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5863634U (ja) | Ｉ／ｏデバイスコントロ−ラ | |
| JPS5828600U (ja) | パルスモ−タ−の分配回路 | |
| JPS59113837U (ja) | 図形出力装置 | |
| JPS60166006U (ja) | プログラマブルコントロ−ラ | |
| JPS6062101U (ja) | シ−ケンス制御回路 | |
| JPS6065848U (ja) | 計算機システム | |
| JPS6146590U (ja) | 像縮小装置 | |
| JPS58129554U (ja) | メモリマツプ式ｉ／ｏを有するデ−タ処理装置 | |
| JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
| JPS5817568U (ja) | レベルメ−タ装置 | |
| JPS6068723U (ja) | パルス幅フイルタ | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS58114617U (ja) | メモリ−イコライザ−装置 | |
| JPS6076447U (ja) | プログラマブルな高速モ−ド／低速モ−ド切り換えバス | |
| JPS60116527U (ja) | タイマ | |
| JPS585097U (ja) | 吹鳴パタ−ン発生回路 | |
| JPS60186741U (ja) | 優先伝送方式 | |
| JPS6030498U (ja) | エコ−回路 | |
| JPS60169960U (ja) | クロツク信号抽出回路 | |
| JPS614233U (ja) | 画像メモリ・アクセス装置 | |
| JPS58101232U (ja) | マイクロコンピユ−タ | |
| JPS59160347U (ja) | 音声出力装置 | |
| JPS60120499U (ja) | 音出力回路のデユ−テイ比可変回路 | |
| JPS5954935U (ja) | 多端子小型部品用シ−ル | |
| JPS6112103U (ja) | プログラマブル・コントロ−ラのｉ／ｏユニツト |