AT215710B - Binärer Informationsspeicher - Google Patents

Binärer Informationsspeicher

Info

Publication number
AT215710B
AT215710B AT394057A AT394057A AT215710B AT 215710 B AT215710 B AT 215710B AT 394057 A AT394057 A AT 394057A AT 394057 A AT394057 A AT 394057A AT 215710 B AT215710 B AT 215710B
Authority
AT
Austria
Prior art keywords
information
memory
row
pulse
stored
Prior art date
Application number
AT394057A
Other languages
English (en)
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Application granted granted Critical
Publication of AT215710B publication Critical patent/AT215710B/de

Links

Landscapes

  • Dram (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Binärer Informationsspeicher 
Die Erfindung bezieht sich auf einen Informationsspeicher, insbesondere auf einen aus einzelnen bistabilen Ferrit-Zellen bestehenden Speicher. 



   Mit dem Ausdruck "Ferrit-Zelle" ist eine Zelle aus ferro-magnetischem oder ferro-elektrischem Material gemeint, in der ein Informationsimpuls gespeichert werden kann, indem die Zelle in den einen oder den andern stabilen Zustand gebracht wird. Beispiel für Ferrit-Zellen sind u. a. Ringkerne aus ferromagnetischem Material, Speicherzellen, bei denen das Ferrit-Material um in einer Platte befindliche Löcher angeordnet ist, ein Block aus ferro-magnetischem Material mit Löchern und   schliesslich ferro-elek-   trische Kondensatoren. 



   Die Speicherzellen können in Reihen und Spalten zu einer Matrix angeordnet sein. Die   Fig. la und Ib   zeigen einen derartigen Matrixspeicher. Er besteht beispielsweise aus einer Anzahl von n Ferrit-Blöcken. 



  Jeder Block enthält eine der Spaltenzahl entsprechende Anzahl von m Löchern, so dass die digitalen Speicherzellen durch das die Löcher umgebende Ferrit-Material gebildet werden. In jedem Block ist ein Draht 11 so eingezogen, dass er durch alle Löcher dieses Blocks geht. Dieser Draht wird gewöhnlich als Zeilendraht bezeichnet. Die Blöcke sind untereinander angeordnet, und die sogenannten Spaltendrähte 12 sind durch die einander entsprechenden Löcher in allen Blöcken gezogen. 



   Jede Zelle befindet sich normalerweise im Zustand" 0". Um eine "1" in irgend eine Zelle einzuschreiben, wird auf den entsprechenden Zeilen- und Spaltendraht jeweils ein Schreibimpuls halber Stärke gegeben. Ein halber Schreibimpuls allein genügt nicht, um die Zelle in den Zustand "1" zu kippen, so dass nur die Zelle gekippt wird, die in dem Kreuzungspunkt des angesteuerten Zeilen- und Spaltendrahtes liegt. 



   Beim Lesen der eingespeicherten Information geht die Information verloren, da alle Zellen in den Zustand" 0" übergehen. Wenn die Information zu einem späteren Zeitpunkt jedoch wieder benötigt wird, muss die gelesene Information wieder in den Speicher zurückgeschrieben werden. Dies kann dadurch bewirkt werden, dass ein dem Leseimpuls auf dem Zeilendraht folgender Schreibimpuls halber Stärke mit einem gleichen Schreibimpuls auf dem Spaltendraht koinzidiert. 



   Die Lese- und Schreibimpulse werden mittels   eines Zugriffswählers 13 (Fig. la) den   einzelnen Reihendrähten zugeführt. Die Einspeicherung der Information in den Speicher kann in Serie erfolgen, indem der Zugriffswähler entsprechend gesteuert wird. 



   Der Erfindung liegt die Aufgabe zugrunde, einen binären Informationsspeicher mit einer Anordnung zum Wiedereinschreiben der gelesenen Information anzugeben, der gegenüber den bekannten Speichern Vorteile besitzt. Gegenstand der Erfindung ist ein binärer Informationsspeicher mit mehreren Ferrit-Speicherzellen, bei dem ein gemeinsamer Zugriffswähler zur folgeweisen Auswahl der einzelnen Speicherzellen vorgesehen ist. 



   Erfindungsgemäss ist ein binärer Informationsspeicher, insbesondere eine Ferritkern-Speichermatrix mit serienweiser Ein- und Ausspeirherung je Spalte bzw. Zeile im Takte eines gemeinsamen Zugriffs-   wählers, der   nach jedem Leseimpuls einen unmittelbar folgenden Halbschreibimpuls erzeugt, dadurch gekennzeichnet ist, dass zum zerstörungsfreien Lesen ein allen Speicherzellen einer Spalte (Zeile) gemeinsames Zwischenspeichersystem vorgesehen ist, dem jeweils nur eine   gelesene "1" zugeführt   wird, und von dem sie grundsätzlich im nächstfolgenden Lesetakt in den Speicher zurückgespeichert wird, so dass die 

 <Desc/Clms Page number 2> 

 Informationen in dem Speicher umlaufen, dass jedoch der Zugriffswähler x Schritte je Abfragezyklus macht, wenn (x-1) die Anzahl der Speicherzellen je Spalte (Zeile) ist,

   und somit seine Nullstellung jeweils um eine Stelle verschiebt, und dass schliesslich Einrichtungen vorgesehen sind, um die gelesene "1" wahlweise im gleichen oder übernächsten Lesetakt zurück zu speichern, so dass die Informationen innerhalb der Spalte (Zeile) eine Zelle nach links bzw. rechts verschoben sind. 



   Diese Anordnung kann so erweitert werden, dass eine Verschiebung der Information um eine Binärstelle nach links oder rechts während der Zirkulation möglich ist. Zum Verschieben nach links ist der Ausgang des ersten Verstärkers ausserdem direkt mit dem Schreibdraht verbunden. Zum Verschieben nach rechts ist eine zweite bistabile Anordnung vorgesehen, die mit dem Ausgang des zweiten Impulsverstärkers verbunden ist. Das Ausgangssignal dieses Verstärkers wird im Takte des Schreibsignals in dem zweiten bistabilen Speicher gespeichert, dessen Ausgangssignal im Takte des Lesesignals einen dritten Impulsverstärker zugeleitet wird, der seinerseits ein verzögertes, mit dem von dem   Zugriffswähler kommenden   Schreibsignal koinzidierendes Schreibsignal erzeugt. Es sind ferner Mittel vorgesehen, um die drei Informationswege wahlweise wirksam zu machen. 



   Wenn der Informationsspeicher als Matrix aufgebaut ist, kann die Schaltung so ausgelegt sein, dass bei Wahl einer Zeile bzw. Spalte alle Zellen gleichzeitig abgefragt und die jeweilige Information in einem jeder Spalte bzw. Zeile zugeordneten Speicher gespeichert und die in dem der letzten Zelle der Zeile bzw. Spalte zugeordneten Speicher enthaltene Information in der ersten Zelle der nächsten Zeile bzw. Spalte abgespeichert wird, so dass jede Information einer Zelle der nächsten Zelle gespeichert wird mit Ausnahme der Information des letzten Speichers, die dort so lange stehen bleibt bis die nächste Zeile bzw. Spalte ausgewählt ist. Auf diese Weise findet eine Zirkulation der Information in der gesamten Speichermatrix statt. Auch hiebei können die gleichen Mittel für eine Links-oder Rechtsverschiebung in dem Zirkulationsweg vorgesehen sein. 



   Ein besonderer Vorteil gegenüber bekannten Matrixspeichern ist dadurch gegeben, dass der vorliegende Speicher auf Grund seiner Verschiebeeinrichtung auf einfache Weise eine Multiplikation oder Division der eingespeicherten Werte mit dem Faktor bzw. Divisor 2 ermöglichen kann. Die Multiplikation bzw. 



  Division ergibt sich dadurch, dass die Information um das Gewicht einer Binärstelle nach rechts oder links verschoben wird. 



   Die Erfindung wird im folgenden an Hand der Fig. 2-6 beispielsweise näher er'äutert. Es zeigen : Fig. 2 einen Teil einer Speicherspalte mit   einer Anordnmg zurWiedereinspeicherung der gelesenen Information,   Fig. 3 eine Anordnung zum Zirkulieren sowie zum Links- und Rechtsschieben der Information, Fig. 4 einen Teil einer Speicherzeile mit einer Anordnung zum Wiedereinschreiben der Information, Fig. 5 die bei der 
 EMI2.1 
 kulieren zu lassen sowie nach rechts bzw. links zu verschieben. 



   Fig. 2 zeigt einen Teil einer Speicherspalte mit x Zellen. Wenn die Zugriffsimpulse den Zellen in der Reihenfolge   l,   2. 3,   . 4... (x-1).   x zugeleitet werden, wird eine Folge von x Impulsen in Koinzidenz mit den Schreibimpulsen des Zugriffswählers dem Tor   Gl   über den Eingang E   zugeführt,   so dass diese Impulse in den Speicher eingespeichert werden können,   u.   zw. gelangt der erste Impuls in die Zelle   1,   der zweite Impuls in die Zelle 2 usw. Die von dem Zugriffswähler kommenden Leseimpulse bewirken das Ablesen der Informationen in der gleichen Reihenfolge. Die   abgelesenen Informationen   erscheinen in Serie an dem Ausgang A. 



   In der Ausgangsleitung befindet sich ein Impulsverstärker TAl, der einen   verzögerten Ausgangsimpuls   halber Stärke liefert, wenn in der angesteuerten Speicherzelle eine "1" gespeichert war. Derartige Verstärker sind in der Technik bekannt. Das verzögerte Ausgangssignal des Verstärkers TAl gelangt zu dem Ausgang A sowie zu dem Koinzidenztor   G. Wenn   der Eingang a des Tores G markiert ist, kann die Information wieder in die Spalte eingeschrieben werden, indem dasAusgangssignal   des Verstärkers TA.   mit dem dem Lesesignal folgenden Schreibsignal koinzidiert. 



   Diese Anordnung funktioniert im wesentlichen wie eine Taktspur bei Trommelspeichern. Wenn die Steuerimpulse des Zugriffswählers mit den Taktimpulsen einer Magnettrommel synchronisiert werden,   können     Trommel- und Kernspeicher   miteinander zusammenarbeiten. 



   Fig. 3 zeigt eine mit einer Speicherspalte, die (x-1) Speicherzellen enthält, zusammenwirkende Schaltung, die zur Zirkulation sowie zum   Links- oder Rechtsscltieben der Information   verwendetwerden 
 EMI2.2 
 "1" abgelesensich normalerweise in dem Null-Zustand, der der binären Null entspricht, befinden. Sie gehen in den Zu-   stand "1" über, wenn eine binäre "I" auftritt. Die Anordnungen   bleiben dann in diesem Zustand und speichern also die "1", bis sie auf Grund eines andern Signals wieder in den Ausgangszustand zurückgeführt 

 <Desc/Clms Page number 3> 

 werden und dabei ein Ausgangssignal liefern. Derartige Anordnungen sind ebenfalls in der Technik bekannt. 



   Während jeder Arbeitsperiode macht der Zugriffswähler x Schritte, obwohl er nur (x-1) Ausgänge besitzt, die mit den (x-1) Zeilen verbunden sind. Der Grund dieser Anordnung wird verständlich, wenn ein Arbeitszyklus betrachtet wird. 



   Um eine Information serienmässig in der Spalte zu speichern, vollführt der Zugriffswähler x Schritte. 



  Während der Zugriffswähler fortgeschaltet wird, wird die Information, die (x-1) Impulse enthält, serienmässig dem Tor   Go tuber   den Eingang E im richtigen Zeitverhältnis mit den von dem Zugriffswähler kommenden Schreibimpulsen hÅalber Stärke zugeleitet. Auf diese Weise wird also die Information in Seriendarstellung in der Spalte gespeichert. Wenn der letzte Informationsimpuls in der Zelle (x-1) gespeichert ist, macht der Zugriffswähler noch einen Schritt und schaltet so die Zeile, in die der erste Impuls eingespeichert wurde an, und führt ihr einen Leseimpuls zu. Während der letzte Informationsimpuls eingespeichert wird, ist entweder der Eingang b oder d des Tores   G.   markiert.

   Aus diesem Grunde wird der erste Informationsimpuls gelesen und über den Verstärker TBl in der bistabilen Anordnung    MS,   gespeichert.    ms   ist nämlich in   seinen"l"-Zustand   übergegangen, da von dem Verstärker   TB   und dem Tor G4zwei koinzidierende Impulse nach MS, gelangt sind. Der erste Informationsimpuls befindet sich also in    mij,   während der Rest der Information in der Spalte steht. 



   Um die Information zirkulieren zu lassen zum Zwecke des Lesens ohne Zerstörung der gelesenen Information, wird der Zugriffswähler x-mal fortgeschaltet. Der Eingang e von   MS,   wird in Koinzidenz mit 
 EMI3.1 
    den G. Der   Verstärker   TB   erzeugt ebenfalls bei Vorhandensein eines "1"-Signals einen   verzögerten Schreib-   impuls, der in dem Speicher   MS   in Koinzidenz mit dem Ausgangsimpuls des Tores G4 gespeichert wird. 



  Bei Koinzidenz mit dem nächsten von dem Zugriffswähler kommenden Leseimpuls tritt ein Ausgangsimpuls bei    MS,   auf, der mittels des Verstärkers TB2 einen verzögerten Schreibimpuls halber Stärke erzeugt. 



  Dieser Impuls wird über die Tore Gs und   G.   in der nächsten Zelle der gleichen Spalte des Speichers, von der er abgelesen wurde, wenn er mit dem von dem Zugriffswähler kommenden Schreibimpuls koinzidiert, gespeichert. Auf diese Weise zirkuliert die Information in dem Speicher, indem jeder Informationsimpuls zu der nächsten Speicherzelle geschoben wird. Diese Verschiebung ist an dem Ausgang A nicht bemerkbar, da der Zugriffswähler seine Ausgangsposition ebenfalls in jedem Zyklus einen Schritt weiterschaltet. 



   Um die gespeicherte Information nach links zu verschieben, wird der Eingang c des Tores   Ga   markiert und der Zugriffswähler x Schritte weitergeschaltet. Die Information läuft daher von dem Verstärker 
 EMI3.2 
 Zelle verschoben in die Spalte eingeschrieben und der letzte Speicherimpuls unterdrückt. 



   Gemäss Fig. 4 kann die Information auch serienweise in einer Speicherzeile gespeichert werden, indem der Zugriffswähler so oft angeschaltet wird, wie Informationsimpulse gespeichert werden sollen und gleichzeitig die Information in Serie und in Koinzidenz mit den Schreibimpulsen des Zugriffswählers zu dem Tor G7 gegeben werden. In Fig. 4 sind y Zellen in einer Zeile vorgesehen. 
 EMI3.3 
 halber Stärke des Zugriffswählers wird der erste Impuls der Information in die Zelle 1 eingeschrieben. 



  Beim zweiten Schritt des   Zugriffswählersliest   der Leseimpuls die in der ersten Zelle gespeicherte Infor- mation und gibt sie zu dem Verstärker TC,. Bei dem folgenden Schreibimpuls wird der zweite Informa- tionsimpuls in die Zelle 1 und der erste Informationsimpuls von dem Verstärker TC, in die zweite Zelle eingeschrieben. Auf diese Weise wird entsprechend den Schritten des   Zugriffswählers   die Information in die Speicherzeile eingeschrieben, indem die jeweils gespeicherten Impulse nach rechts in die nächste
Zelle geschoben werden und der letzte Informationsimpuls in die Zelle 1 gelangt. Nachdem der Zugriffs- wähler die Zeile y mal angeschaltet hat, ist die Information mit y Impulsen von rechts nach. links in der 

 <Desc/Clms Page number 4> 

 Speicherzelle eingespeichert.

   Zum Ablesen der gespeicherten Information wird die Speicherzeile von dem Zugriffswähler y mal angeschaltet und die Signale in Serie an dem Ausgang A entnommen. Zum Wiedereinschreiben der Information wird der Eingang g des Tores Gs markiert. 



   Um die Information zirkulieren zu lassen, muss der Zugriffswähler y Schritte machen, während er zum Rechtsschieben einen einzigen und zum Linksschieben (y-1) Schritte vollführt. 



   Fig. 5 zeigt drei Ringzähler C1, C2 und C, sowie eine bistabile Einrichtung   Mus, dite   bei der Anordnung gemäss Fig. 6 Verwendung finden. Der Ringzähler   C. hat   y Stufen mit einem Ausgang je Stufe. Der 
 EMI4.1 
 wirdzähler    C   ist ähnlich dem Zähler   C, ;   er hat x Stufen und wird von dem Tor    C, gesteuert,   das dann die   P-Impulse zu dem Zähler hindurchlässt, wenn die beiden andern Eingänge von dem Ausgang cozy des Zählers C. und dem Ausgang MSS. markiert werden, Der Zähler C2 wird schrittweise durch die P-Impulse in seine Stellungen C C2,2... gebracht, Der Ringwähler es ist ebenfalls ähnlich dem Zähler Cl ; er   
 EMI4.2 
 um einen Schritt weiter geschaltet.

   Der Zähler    C   wird also nach jeweils y Impulsen um einen Schritt fortgeschaltet. Nach (xy+1) Impulsen erreichen die Zähler C1 und C2 wieder ihre Stellung 1, während der Zähler   es in   Stellung (xy +1) steht. Ein weiterer P-Impuls bleibt ohne Wirkung auf die Zähler, da 
 EMI4.3 
 weiterer Startimpuls zu MS gelangt ist, können die P-Impulse die Zähler wieder weiterschalten. 



   Fig. 6 zeigt einen Matrixspeicher, bei dem die eben beschriebenen Zähler verwendet werden. Jede Zeile dieser Matrix ist mit einem Tor verbunden,   d. h.   der Zeile 1 ist das Tor   Gut, der   Zeile 2 das 
 EMI4.4 
 dessen Ausgang mit dem Tor Gg verbunden ist, besitzt eine Sperrleitung 1. Ein weiterer Eingang des To-   res G ist über das Tor GIS mit dem Verstärker TD verbunden, G13 ist geöffnet, wenn der Eingang k markiert ist.   



   Jeder Verstärker TD1...TDy hat einen Ausgang, der mit einer bistabilen Anordnung MSd1...MSdy verbunden ist. Ein Ausgangsimpuls eines dieser Verstärker bewirkt, dass die zugeordnete bistabile Anordnung in den Zusand "1" übergeht und ein Dauersignal am Ausgang erzeugt. Jede der bistabilen Anord- 
 EMI4.5 
 Impulses von der Zählerstufe C1 y an und kippt MSd1...MSdv in den "0"-Zustand. Die Ausgänge von MSd1...MSdy sind jeweils über ein Tor   G,...   Gy mit der gemeinsamen Ausgangsleitung   OL   verbunden. 



  Jedes der Tore   G... Gy wird   von einer Stufe des Zählers C gesteuert ; die Stufe C, steuert das Tor G20,   C,, das   Tor   G. usw. und C.   y das Tor   G.   



   Die Tore   G"...   Gzx werden in der angegebenen Weise von den Zählern   C,   und C2 gesteuert. Das Eingangstor G ist ausgangsseitig mit dem Tor Gg verbunden ; es ist geöffnet bei Koinzidenz der Ausgänge C1.1 und C2.1. Die einzuspeichernden Informationen werden über die Leitung IL in Form von Schreibimpulsen halber Stärke zugeführt. 

 <Desc/Clms Page number 5> 

 



   Die Anordnung ist so ausgelegt, dass eire Folge von Fortschalteimpulsen, die im folgenden als P-Impulse bezeichnet sind und die gleichen Abstände voneinander haben, und eine Folge von Lese- und Schreibimpulsen, die als RW-Impulse bezeichnet werden, zugeführt bzw. verarbeitet werden können. Je- 
 EMI5.1 
 Impulse den Zählern   C.... C, zugeführt,   während die   RE-lmpulse   zu den Toren Gz1... Gzx gelangen. Es sei angenommen, dass der Speicher leer ist und dass ein einzelner Informationsimpuls gespeichert werden soll. Es sei weiter angenommen, dass der erste P-Impuls die Zähler Cl... Cs in die Stellung "1" bringt, so dass die Ausgänge C1.1 und C2.1 der Zähler C1 und C2 markiert sind. Damit ist das der Zeile 1 zugeordnete Tor Gz1 geöffnet und die folgenden   RW-Impulse   gelangen in die Zeile 1.

   Der Leseimpuls bleibt 
 EMI5.2 
 ses über das Tor G in die Spalte 1 gelangen kann. Damit wird der erste Informationsimpuls in der ersten Zelle der ersten Zeile gespeichert. 



   Der zweite P-Impuls schaltet den Zähler   C   (und C.) weiter, so dass das Tor Gz1 wieder geschlossen wird. Damit können keine Impulse mehr gespeichert werden, bis die Zähler Cl und    C   wieder die Stellung 1 erreicht haben. Dies geschieht nach einer Anzahl von xy P-Impulsen, d. h. der   (xy+l)-te P-Im-   
 EMI5.3 
    in die Stellung"l", aber auch den Zähler CTD,   zugeführt, der den Impuls für eine Periode verzögert. Die Verzögerung ist so bemessen, dass der Schreibimpuls des   RW-Impulses   in die Zeile 1 gelangt, so dass die Information nunmehr in der Zelle 2 der Zeile 1 eingespeichert wird.. 



   Wenn ein zweiter Informationsimpuls eingespeichert werden soll, wird ein Schreibimpuls halber Stärke über die Tore G11 und   G   in der   gleichenweise   wie vorher eingespeist, so dass der zweite Impuls in der Zelle 1 der Zeile 1 gespeichert wird. Dann kann der ganze Vorgang wiederholt werden, so dass der erste Impuls von der Zelle 2 in die Zelle 3 der ersten Zeile über den Verstärkern    TD   gelangt usw. 



   Wenn der zuerst eingespeicherte Impuls die Zelle y der Reihe 1 erreicht, dann gelangt beim nächsten Leseimpuls der Zeile 1 ein Signal zu dem Verstärker   TDy.   Das Ausgangssignal des Verstärkers TDy, das in Form eines Schreibsignals halber Stärke auftritt, gelangt zu der Anordnung MS,. Von dem Tor   GIG   gelangt ebenfalls ein Impuls zu der Anordnung   Mus,, da   der Eingang h synchron mit dem Schreibimpuls des   RW-Impulses markiert ist. Damit kann MS in die Stellung 1 übergehen und somit den zuerst eingespeicherten Impuls speichern.

   Es sei noch darauf hingewiesen, dass die Übertragung des gespeicherten Informationsimpulses von der Speichermatrix nach MS, erfolgt, wenn sich die Zähler Cl und C in ihrer Stellung 1 befinden, d. h. der Ausgang C1.1 koinzidiert beim nächsten Mal mit dem Ausgang C,.   



   Da der Ausgang C1.1 dazu dient, MS3 in die "0"-Stellung zurückzubringen, und damit einen Leseimpuls zu dem Verstürker TD(y+1) zu senden, wird die Information in MS, ausgespeichert, wenn das Tor    GZ2   der Zeile 2 offen ist. Dieses Tor ist nämlich geöffnet, wenn die Stellungen    CI, I und CZ. 2   koinzidieren. 



    Dadurch wird die Information von MS3 weitergeleitet über den Verstärker TD. +1), das Tor Go2, dans ge- öffnet ist, wenn der Eingang 1 nicht markiert ist und das Tor Gg zu der Zelle 1 der Zeile 2. 12  
Nun wird der gespeicherte Impuls in der Zeile 2 von Zelle zu Zelle weitergespeichert genau wie in der ersten Zeile, mit dem Unterschied, dass nunmehr die Weiterschaltung jedesmal dann erfolgt, wenn die Ausgänge    Cl.     und C   markiert sind. Wenn die letzte Zeile der Reihe erreicht ist, wird der gespei-   cherte Impuls wieder über TDy, MS3, TDy+1, G12 und G9 in die nächste Reihe übertragen und die beschriebenen Vorgänge werden wiederholt, bis der Impuls in der Zelle y der Zeile x gespeichert ist. Von   dort wird er wieder über MS3 in die erste Zelle der ersten Zeile übertragen.

   Die Anzahl der Schritte, um alle Zähler wieder in die Stellung 1 zu bringen, beträgt xy(xy+1). Da sich alle drei Zähler wieder in der Stellung befinden, wenn die Information aus MS3 ausgespeichert wird, gelangt sie zu der Zelle 1 der Zeile 1 zum zweiten Mal und kann nun den Matrixspeicher weiter durchlaufen. 

 <Desc/Clms Page number 6> 

 



   Es wurde zunächst das Zirkulieren eines einzigen Speicherimpulses beschrieben. Ein zweiter Impuls kann aber genauso gespeichert werden und umlaufen, indem er als Schreibimpuls in die Zelle 1 der Zeile 1 eingeschrieben wird, der unmittelbar demjenigen Leseimpuls folgt, der den ersten Impuls aus der ersten Zelle ausspeichert. In der gleichen Weise wird dann ein dritter Speicherimpuls in die Zelle 1 eingeschrieben, wenn der, zweite Impuls ausgespeichert wird. Da in der Matrix xy Informationsimpulse und in MS3 ein Impuls gespeichert werden kann, beträgt die gesamte Speicherkapazität xy+1 Impulse. Nach xy'   (my+1)   Fortschalteimpulsen (bzw. xy Startimpulsen) befindet sich der zuerst in die Matrix eingespeicherte Impuls in MSS und der zuletzt eingespeicherte Impuls in der Zelle 1 der Reihe 1. 



   Das Verfahren zum Lesen der eingespeicherten Informationen aus der Matrix wird im folgenden beschrieben. 



   Es sei angenommen, dass die Speichermatrix voll ist und dass die Anordnung   MS.   ebenfalls eine Spei- 
 EMI6.1 
 lung y bzw. x erreicht haben und dass schliesslich der erste Impuls eingespeichert wurde, als sich es in der Stellung 1 befand. Dann befindet sich nun der erste Impuls in   MS der   zweite in Zelle y der Zeile x usw. und der letzte Impuls in der Zelle 1 der Reihe 1. Das Ablesen der Matrix erfolgt zeilenweise von oben nach unten und innerhalb der Zeilen derart, dass die Zelle 1 vor der Zelle 2 usw.   einAusgangssignal lie-   fert. Zu diesem Zweck wird ein Startimpuls der Anordnung   MS5   aufgedrückt und dann ein P-Impuls zu   den Zählern C.... C geleitet.

   Damit werden die Ausgänge Cu und C 2. 1 markiert und das Tor Gz, geöffnet, so dass die dem P-Impuls folgenden RW-Impulse nur zu der Zeile 1 der Matrix gelangen können. Da-   her wird die in der Zelle 1 der Zeile gespeicherte Information ausgelesen und über den Verstärker   TD,   nicht nur zu der Zelle 2 der Zeile 1 sondern auch zu der bistabilen Anordnung MSd, geleitet. 



   Die Anordnung MSd1 besitzt folgende Eigenschaften : Wenn sie sich in dem"0"-Zustand befindet, kippt sie durch einen von TDl kommenden Impuls in den Zustand 1 und gibt einDauerausgangssignal zu dem Tor    gein   über das Tor G23 ankommender P-Impuls kippt   MSdl   wieder in die 0-Stellung zurück. 
 EMI6.2 
 gnal von   TD.   direkt zu der gemeinsamen Ausgangsleitung OL. Gleichzeitig wird auch die Speicherung der Zelle 2 der Zeile 1 gelesen und damit   MSda   in die Stellung 1 gebracht, jedoch ist dessen Ausgang noch durch das Tor G21 blockiert. In der gleichen Weise sind auch die Ausgänge von   MSd....   MSdy ge- 
 EMI6.3 
 und schliesst das Tor   G, so   dass nunmehr das Ausgangssignal von MSd2 auf die gemeinsame Ausgangsleitung   OL   gelangt.

   In gleicher Weise werden nacheinander die Ausgänge   MSdy.. MSdy   an die gemeinsame Ausgangsleitung angeschaltet, so dass die Zellen der Reihe 1 nacheinander gelesen und deren Informationen in Serie auf die Ausgangsleitung gelangen. 
 EMI6.4 
 gleicher Weise wie die Informationen der Zeile 1 ausgespeichert. Es sei daran erinnert, dass die in MS3 gespeicherte Information in die Zelle   l   der Zeile 1 gelangt, bevor die Zeile 2 gelesen wird. Wenn die Zeile x gelesen wird, befindet sich der Zähler    C   in der Stellung x, während der Zähler   C   schrittweise 
 EMI6.5 
 übergeht und damit   MS   in die Stellung 0 zurückstellt.

   Hiedurch werden die Tore   G14      und G15 der   Zähler Cl und   C   geschlossen, jedoch bleibt das Tor    Gzl   geöffnet. Dann wird die Zeile 1 gelesen, jedoch gelangt nur das Ausgangssignal von    MSdl   auf die Ausgangsleitung OL,   d. h.   dass nur das in der ersten Zelle der ersten Zeile gespeicherte Informationselement gelesen und der Ausgangsleitung mitgeteilt wird. Die andern Informationen der Zeile   l,   die bereits gelesen sind, werden nicht wieder gelesen. 



   Die Speichermatrix enthält ferner Einrichtungen, um die Informationen nach links oder rechts zu verschieben. 



   Es sei wieder angenommen, dass ein Informationselement in MSs gespeichert ist und dass dieses Ele- 
 EMI6.6 
 es in (xy+1). Wenn eine Verschiebung vorgenommen werden soll, so wird das in   MS.   gespeicherte Element unterdrückt und die andern Speicherinformationen in der beschriebenen Weise behandelt. Das Tor   GIS   besitzt eine Schiebeleitung k, die in diesem Falle markiert wird, so dass das Tor G13 geöffnet ist. Das 

 <Desc/Clms Page number 7> 

 Tor   G   besitzt ebenfalls einen Eingang k. welcher das Tor    G10 sperrt,   wenn k markiert ist, so dass keine Impulse synchron mit dem Schreibimpuls des RW-Impulses zu der Anordnung MS. gelangen können. Wenn nun ein Startimpuls zu der Anordnung MS5 und ein P-Impuls zu den Zählern gelangt, gehen die Zähler alle in ihre Stellung 1 über.

   Der Leseimpuls des folgenden RW-Impulses liest die in Zeile 1 gespeicherten Informationen, da das Tor   GZ1 offen   ist. Die in Zelle y der Zeile 1 gespeicherte Information wird über 
 EMI7.1 
 
TDyReihen behandelt. 



   Damit die Information in der andern Richtung verschoben werden kann, ist die bistabile Einrichtung    mus,   in dem Zirkulationsweg vorgesehen, die als zusätzliche Speicheranordnung dient.   MS,   arbeitet in ähnlicher Weise wie   MS. wenn   der Eingang n synchron mit dem Schreibimpuls des RW-Impulses markiert wird. Die Wirkungsweise ergibt sich ohne weiteres aus der Beschreibung der Fig. 3 sowie der Beschreibung der Fig. 6. 



   PatentansprÜche : 
1. Binärer Informationsspeicher, insbesondere Ferritkern-Speichermatrix, mit serienweiser Ein- und Ausspeicherung je Spalte bzw. Zeile im Takte eines gemeinsamen Zugriffswählers, der nach jedem Leseimpuls einen unmittelbar folgenden Halbschreibimpuls erzeugt, dadurch gekennzeichnet, dass zum zerstörungsfreien Lesen ein allen Speicherzellen einer Spalte (Zeile) gemeinsames Zwischenspeichersystem (TB   G,,      MS,TB , G Gs)   vorgesehen ist, dem jeweils nur eine   gelesene "1" zugeführt   wird, und von dem sie grundsätzlich im nächstfolgenden Lesetakt in den Speicher zurückgespeichert wird, so dass die Informationen in dem Speicher umlaufen, dass jedoch der Zugriffswähler x Schritte je Abfragezyklus macht, wenn (x-1) die Anzahl der Speicherzellen je Spalte (Zeile) ist,

   und somit seine Nullstellung jeweils um eine Stelle verschiebt, und dass schliesslich Einrichtungen    (G,,MS , TB., G.)   vorgesehen sind, um die gelesene "1" wahlweise im gleichen oder übernächsten Lesetakt zurück zu speichern, so dass die Informationen innerhalb der Spalte (Zeile) um eine Zelle nach links bzw. rechts verschoben sind.

Claims (1)

  1. 2. Informationsspeicher nach Anspruch 1, dadurch gekennzeichnet, dass der Zwischenspeicher aus einem ersten Impulsverstärker (TB1) mit verzögertem Ausgangssignal, einem bistabilen Speicherelement (MSI) und einem zweiten Impulsverstärker (TB ) mit vergrössertem Ausgangssignal besteht, die derart zusammenwirken, dass das Ausgangssignal des ersten Impulsverstärkers, das beim Ablesen einer binären "1" auftritt, im Takte des von dem Zugriffswähler kommenden Schreibsignals in dem bistabilen Speicherelement gespeichert und der Speicherinhalt dieses Elementes im Takte des von dem Zugriffswähler kommenden Lesesignals an den zweiten Impulsverstärker, der ein verzögertes,
    mit dem Schreibsignal des Zugriffswählers koinzidierendes Schreibsignal halber Stärke erzeugt, gegeben wird.
    3. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet, dass zum Verschieben der Information während der Zirkulation nach links der Ausgang des ersten Verstärkers (TB1) ausserdem direkt mit EMI7.2 dessen Ausgangssignal im Takte des Schreibsignals in dem zweiten bistabilen Speicherelement (MS ) gespeichert wird und dass das Ausgangssignal dieses Speicherelementes im Takte deslesesignals einem dritten Impulsverstärker (TB ) zugeleitet wird, der seinerseits ein verzögertes, mit e im von dem Zugriffswähler kommenden Schreibsignal koinzidierendes Schreibsignal erzeugt, und dass ferner Mittel vorgesehen sind, um die drei Informationswege wahlweise wirksam zu machen.
    4. Informationsspeicher nach Anspruch 1, dadurch gekennzeichnet, dass bei Aufbau des Speichers als Matrix die Schaltung so ausgelegt ist, dass bei Wahl einer Zeile bzw. Spalte alle Zellen gleichzeitig abgefragt und die jeweilige Information in einem jeder Spalte bzw. Zeile zugeordneten Speicher gespeichert und die in dem der letzten Zelle der Zeile bzw. Spalte zugeordneten Speicher erhaltenen Information in der ersten Zelle der nächsten Zeile bzw. Spalte abgespeichert wird, so dass jede Information einer Zelle in die nächste Zelle geschoben wird mit Ausnahme der Information des letzten Speichers, die dort so lange stehenbleibt, bis die nächste Zeile bzw. Spalte ausgewählt ist, so dass eine Zirkulation der gesamten Information der Speichermatrix stattfindet. <Desc/Clms Page number 8>
    5. Informationsspeicher nach Anspruch 4, dadurch gekennzeichnet, dass zum serienmässigen Ausspeichern der Matrix jedem Speicher eine bistabile Anordnung zugeordnet ist, in denen die abgelesenen Informationen einer Zeile gleichzeitig gespeichert werden, dass jedoch Mittel vorgesehen sind, um die Ausgänge dieser bistabilen Einrichtungen nacheinander an die gemeinsame Ausgangsleitung anzuschliessen.
    6. Informationsspeicher nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass Mittel vorgesehen sind, um eine Links-bzw. Rechtsverschiebung während des Umlaufes der Speicherinformation vorzunehmen.
    7. Informationsspeicher nach Anspruch 6, dadurch gekennzeichnet, dass der Ausgang des der letzten Spalte bzw. Zeile zugeordneten Speichers einerseits direkt und anderseits über einen Zwischenspeicher mit der ersten Spalte bzw. Zeile verbunden ist und dass der Ausgang des Zwischenspeichers ebenfalls einerseits direkt und anderseits über einen zweiten Zwischenspeicher mit der ersten Spalte bzw. Zeile verbunden ist und dass schliesslich Mittel vorgesehen sind, um die drei Informationswege wahlweise wirksam zu machen.
    8. Informationsspeicher nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass zum Steuern der Arbeitsvorgänge in dem Matrixspeicher drei Zähler vorgesehen sind, von denen der erste eine der Anzahl der Spalten entsprechende Anzahl von Stufen, der zweite eine der Anzahl der Zeilen entsprechende Anzahl von Stufen und der dritte eine um eins grössere Stufenzahl hat als dem Produkt der Spalten und Zeilen entspricht, und dass der erste und dritte Zähler im gleicher. Rhythmus schrittweise weitergeschaltet werden, während der zweite Zähler jeweils von der letzten Stellung des ersten Zählers fortgeschaltet wird, und dass schliesslich jede Stufe der Zähler eine Ausgangsleitung besitzt, die zum entsprechenden Markieren der einzelnen Schaltmittel der Matrix dienen.
    9. Informationsspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Speicherzellen aus ferro-magnetischem Material bestehen.
AT394057A 1956-06-14 1957-06-14 Binärer Informationsspeicher AT215710B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB215710X 1956-06-14

Publications (1)

Publication Number Publication Date
AT215710B true AT215710B (de) 1961-06-26

Family

ID=10165143

Family Applications (1)

Application Number Title Priority Date Filing Date
AT394057A AT215710B (de) 1956-06-14 1957-06-14 Binärer Informationsspeicher

Country Status (1)

Country Link
AT (1) AT215710B (de)

Similar Documents

Publication Publication Date Title
DE2230733C3 (de) Elektronische Digitaluhr
DE2212873B2 (de) Aus schieberegistern aufgebaute speichereinrichtung und verfahren zum betrieb der speichereinrichtung
DE1275797B (de) Schaltung zur Realisierung von nicht vorherbestimmten Schaltfunktionen
DE1574499A1 (de) Speicheranordnung fuer binaere Daten unter Verwendung einer geschlossenen Datenumlaufschleife
DE1120779B (de) Eingabe-Ausgabe-Steuervorrichtung fuer einen elektrischen Hauptspeicher
DE1107289B (de) Umwerter zum Wechsel von in Speichern festgehaltenen Informationsinhalten
DE1474351B2 (de) Datenspeicher
DE1285218B (de) Datenverarbeitungsanlage
AT215710B (de) Binärer Informationsspeicher
DE1562051B2 (de) Schaltungsanordnung zur erzeugung einer eindeutigen gruppe von m x n bits
DE1250489B (de) I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher
DE1185234B (de) Binaerer Informationsspeicher
DE2142948A1 (de) Verfahren und Konverter zur Konvertierung von Daten
DE1120780B (de) Programmgesteuerter Ziffernrechner
DE2226856A1 (de) Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe
DE2211376A1 (de) Digitalfilter
DE1512855C3 (de) Dezimaler Rufnummern-Positionsnummernumwerter
DE1914576C3 (de) Programmgesteuerte Datenverar beitungsanlage, insbesondere fur die Abwicklung von Vermittlungsvorgangen in einer Fernsprechvermittlung
DE1151015B (de) Schaltungsanordnung fuer elektronische Mehrstufen-Impulszaehlgeraete
DE1817795A1 (de) Vorrichtung zur Verarbeitung von Radarinformationon ueber mehrere Impulsfolgen
DE2830467C2 (de) Informationsverarbeitungs-Einrichtung
DE1170004B (de) Freistellen-Sucher
AT206676B (de) Magnetisches Speicherverfahren
DE2415367C3 (de) PCM-Zeitmultiplexkoppelnetz
DE2307830B2 (de) Umlaufspeicheranordnung