DE1120780B

DE1120780B - Programmgesteuerter Ziffernrechner

Info

Publication number: DE1120780B
Application number: DEN16362A
Authority: DE
Original assignee: NCR Corp
Current assignee: NCR Voyix Corp
Priority date: 1958-03-10
Filing date: 1959-03-07
Publication date: 1961-12-28
Also published as: NL236961A; US3042305A; FR1225884A; CH357896A; GB871386A

Description

Die Erfindung betrifft Steuersysteme für Datenverarbeitungsanlagen, insbesondere ein verbessertes Programmsteuerwerk zur Auswahl von Netzwerken, die zur Verarbeitung von Daten in aufeinanderfolgenden Arbeitsintervallen einer Digitalanlage dienen.

Die Art und Weise, wie alle Vorgänge in einer digitalen Datenverarbeitungsanlage in aufeinanderfolgende Arbeitsintervalle aufgeteilt werden können, wobei jedes Arbeitsintervall mit einer bestimmten konstanten Zeitspanne, z. B. einer Wortperiode, übereinstimmt, ist bereits bekannt. Die logischen Netzwerke zur Ausführung der logischen Operationen werden durch ein veränderbares Programmsteuerwerk gesteuert, das während eines jeden Arbeitsintervalls wahlweise gewisse logische Netzwerke wirksam macht.

Insbesondere ist ein System mit einem Programmsteuerwerk bekannt, das einen Zähler mit jeweils einem Ausgang für jedes Arbeitsintervall besitzt. Jeder Zählerausgang ist mit einem der Eingänge eines auf das vom Zähler kommende Zählsignal ansprechenden Netz-Werkes verbunden. Soll ein bestimmtes logisches Netzwerk während mehrerer Arbeitsintervalle wirksam sein, so werden alle jeweils eines der Arbeitsintervalle bezeichnenden Zählerausgänge über ein logisches ODER-Gatter verknüpft, dessen Ausgangssignal das logische Netzwerk während jedes dieser Arbeitsintervalle wirksam macht. In dem bekannten System werden in den logischen Netzwerken Dioden verwendet. Jedes dieser Netzwerke erfordert ein eigenes Dioden-ODER-Gatter zur Erzeugung der Programmzähler-Summensignale, wenn es während mehrerer Arbeitsintervalle wahlweise wirksam gemacht werden soll. Für diese während vieler Arbeitsintervalle aufgerufenen logischen Netzwerke müssen somit viele Zählerleitungen über Dioden an ODER-Gatter angeknüpft werden. Bei großen Anlagen ist daher für die Programmsteuerung ein sehr großer Aufwand an Diodenschaltungen und elektrischer Leistung notwendig.

Die Erfindung bringt ein verbessertes und vereinfachtes Programmsteuersystem und eine entsprechende Einrichtung zur Steuerung der Arbeitsgänge einer Datenverarbeitungsanlage durch die folgerichtige Auswahl logischer Netzwerkgruppen, die während aufeinanderfolgender Arbeitsintervalle — im nachfolgenden Vorgangsblöcke genannt — mittels nichtlinearer Vorrichtungen, wie beispielsweise an Stelle der ODER-Gatter des erwähnten Systems verwendeter Magnetkernschaltungen, die erforderlichen Programmzählersignale erzeugen.

Die Datenverarbeitungsvorgänge der durch das erfindungsgemäße Programmsteuersystem gesteuerten Maschine werden in »Befehle« unterteilt, von denen

Anmelder:

The National Cash Register Company,
Dayton, Ohio (V. St. A.)

Vertreter: Dr. A. Stappert, Rechtsanwalt,
Düsseldorf, Feldstr. 84

Beanspruchte Priorität:
V. St. v. Amerika vom 10. März 1958 (Nr. 720 384)

jeder eine Reihe von zusammengehörigen, gewöhnlich nacheinander ausgeführten Blockoperationen darstellt. Ein Befehl setzt sich aus so vielen Vorgangsblöcken zusammen, wie zur Durchführung sämtlicher erforderlicher Operationen notwendig sind. Jeder Vorgangsblock erfordert ein Zeitintervall zur Durchführung der ihm zugeordneten Vorgänge. Dieses Zeitintervall, welches mit wenigen Ausnahmen im wesentlichen für alle Vorgangsblöcke dasselbe ist, sei im nachfolgenden »Grundzyklus der Maschine« genannt.

Diese Grundzyklus wird durch einen durch Taktimpulse, wie sie beispielsweise durch einen 400-kHz-Impulsgenerator erzeugt werden, betätigten Zähler definiert. Der Zähler beginnt jeweils nach vierundzwanzig Impulsen einen neuen Grundzyklus. Die vierundzwanzig Zeitintervalle werden Perioden genannt und mit P₀ bis P₂., bezeichnet. Der Zähler besitzt dieselbe Anzahl von Ausgangsleitern, die ebenso numeriert sind und jeweils nur für die Dauer ihrer Periode von niedrigem auf hohes Potential wechseln.

Das Datenverarbeitungssystem, in dem das erfindungsgemäße Steuerwerk verwendet wird, speichert Informationen in einem geeigneten Speicher, der z. B. als Magnetkernspeicher mit einer oder mehreren Reihen bistabiler Magnetkerne ausgebildet sein kann. In dem Speicher sind jeder Zeichenstelle sechs Kerne zugeordnet, und zehn Zeichenstellen ergeben ein »Wort«, welches eine »Zelle« in dem Speicher einnimmt. Die Speicherkapazität kann sich auf tausend oder mehr Zellen belaufen, in denen sowohl Befehle als auch Zahlen als Worte gespeichert werden können.

Bei dem als Beispiel angeführten Grundzyklus des vorliegenden Systems sind verschiedene Teile für die

109 757/353

Durchführung spezieller Maschinenfunktionen reserviert. Aus nachstehend noch beschriebenen Gründen sollen die Operationen des Grundzyklus mit dem Beginn der Periode P₁₆ ihren Anfang nehmen und mit dem Ende der Periode P₁₅ abschließen. In dem vorliegenden Ausführungsbeispiel sei der Grundzyklus folgendermaßen aufgeteilt:

P₁₆-P₁₉ Bildung von Programmsteuersignalen,
Pv₀-P₂, Ablesen aus einer vorbezeichneten Speicherzelle und übertragen in ein Arbeitsregister,

P.,_;i-P₁₀ verschiedene logische Datenoperationen, wie Aus- oder Einbringen in das Arbeitsoder andere vorgesehene Register,

P_n-P_vl Übertragung aus dem Arbeitsregisterblock in die vorbezeichnete Speicherzelle und

P_u-P₁₅ Rückstellung gewisser Steuervorrichtungen, welche während der Auswahl des Programmsteuersignals im P₁₆-P₁₉-Intervall eingestellt werden.

Im Verlaufe der Beschreibung wird auf diese Einteilung noch näher eingegangen. Es sei jedoch bereits jetzt darauf hingewiesen, daß in jeder der zwölf Perioden P₂₃ bis P₁₀ die verschiedensten logischen Operationen mit den Daten ausgeführt werden können.

Es zeigt sich also, daß durch das erfindungsgemäße System nicht nur genügend Zeit für die Durchführung während des Grundzyklus benötigter logischer Operationen, sondern auch für die Zusammenarbeit der zentralen Verarbeitungseinrichtung mit einer vorbezeichneten Speicherzelle und für die Einstellung des Programmsteuerwerkes zur Verfügung gestellt wird, das Signale steuert, welche zur Auswahl der Geräteschaltungen, die während des logischen Arbeitsteiles des Arbeitszyklus wirksam werden sollen, dienen.

Das Programmsteuersystem, das während der im vorhergehenden definierten Teile des Grundzyklus wirksam gemacht wird, enthält ein Programmsteuerwerk mit einer Reihe nichtlinearer Vorrichtungen, wie z. B. Magnetkerne, von denen jeder dem logischen Operationsteil eines Grundzyklus zugeordnet ist und diesen steuert, wie es durch einen entsprechenden Vorgangsblock vorgeschrieben wird. Da die von der Datenverarbeitungsanlage ausführbaren Operationen in zusammengehörige Gruppen oder Befehle aufgeteilt werden können und da jeder Befehl mehrere Vorgangsblocks umfaßt, von denen jeder einem entsprechenden Kern zugeordnet ist, ist es zweckmäßig, die Kerne als in Reihen und Spalten angeordnet zu betrachten, wobei im allgemeinen jedem Befehl eine Reihe entspricht. Die Kennzeichnung eines Kernes geschieht somit durch Reihen- und Spaltennummern nach einem später beschriebenen Plan. Bis auf wenige, noch genauer zu nennende Ausnahmen soll in der Be-Schreibung eines Ausführungsbeispieles der Erfindung an diesem Konzept festgehalten werden. Jeder Kern besitzt die Fähigkeit, eine oder mehrere Operationen zu steuern, die während eines besonderen Vorgangsblockes, dem der Kern ausschließlich zugeordnet ist, ausgeführt werden; bei Umschaltung des Kerns werden bestimmte Schaltungen wirksam gemacht und die durch diesen Vorgangsblock definierten Operationen ausgeführt. Die erwähnte, einem Kern zugeteilte Numerierung kann zweckmäßigerweise in jedem Fall 6g auch zur Kennzeichnung des entsprechenden, dem Kern zugeteilten Vorgangsblock dienen. Im allgemeinen werden die einem bestimmten Befehl zugeteilten Kerne in der Reihenfolge ihrer Numerierung ausgewählt und bewirken die Ausführung der Datenverarbeitungsoperationen in einer bestimmten Folge. Es ist jedoch zu beachten, daß dies nicht unbedingt der Fall sein muß und daß Vorgangsblöcke wiederholt oder mehrereVorgangsblöcke übersprungen werden können.

Aus der vorangehenden allgemeinen Beschreibung ist ersichtlich, daß bei der Arbeitsweise des Verarbeitungsgerätes eine Befehlsebene (Reihe) ausgewählt wird und die durch die Vorgangsblöcke oder deren Unterteilungen definierten Befehlsschritte durch die folgerichtige Auswahl und die Umschaltung der Kerne der Steuereinrichtung durchlaufen werden. Die Anfangsoperationen in allen Befehlen sind in zwei Vorgangsblöcken festgelegt, die zwei sämtlichen Befehlsebenen gemeinsamen Kernen zugeordnet sind. So ergibt die Umschaltung des einen dieser Kerne den Beginn des selbsttätigen Ablaufes der Datenverarbeitung. Mit Ausnahme der genannten, sämtlichen Befehlen gemeinsamen Kerne erfolgt die Wahl eines bestimmten Kerns der Anordnung im allgemeinen nach einer abgewandelten Methode der Koinzidenzströme. Für jede Reihe ist ein mit jedem Kern der entsprechenden Reihe verknüpfter Erregungsleiter, im folgenden kurz als Reihenleiter bezeichnet, und für jede Spalte ein mit jedem Kern der entsprechenden Spalte verknüpfter Erregungsleiter, im folgenden kurz als Spaltenleiter bezeichnet, vorgesehen. Sämtliche Kerne sind normalerweise durch einen eine Vormagnetisierung bewirkenden Strom über eine Hauptvorspannleitung im Zustand »0« vorgespannt. Durch das gleichzeitige Anlegen von Erregungsströmen (Impulsen) an die mit einem Kern verknüpften Reihen- und Spaltenleiter wird dieser Kern ausgewählt und zeitweilig in den Zustand »1« versetzt, wobei die Erregungsströme so groß sein müssen, daß die Vorspannung kompensiert und der Kern umgeschaltet wird. Nach dem Abklingen der Erregungsströme wird der umgeschaltete Kern durch die Vorspannung in seinen Zustand »0« zurückgeführt. Diese Vorgänge und die Ausnahmen hiervon werden durch Mittel ausgeführt, deren Beschreibung nun folgt.

Zur einfacheren Auswahl der einzelnen Kerne sind die Reihen in Reihengruppen und die Spalten in Spaltengruppen unterteilt. Die entsprechenden Erregungsleiter sind auf einer Seite mit einer Gruppenleitung verbunden, während auf der anderen jeweils ein Leiter jeder Gruppe an eine gemeinsame Leitung angeschlossen ist. Bei der Auswahl eines bestimmten Kerns nach der allgemeinen Methode wird bei dieser Anordnung der richtige, mit Strom zu versehende Reihenleiter durch zwei gleichzeitig wirkende Anordnungen von Flip-Flops gewählt, die als Anweisungsregister dienen. Eine dieser Anordnungen liegt jeweils an einem Reihengruppenleiter, die andere jeweils an einem Einzelleiter. Ähnliche Anordnungen mit zwei Gruppen von spaltenauswählenden Zähler-Flip-Flops verbinden einen bestimmten Spaltenleiter zu einem Erregungsstromkreis. Zur Umschaltung des gewählten Kerns werden auf die beiden vollständigen Erregungsstromkreise gleichzeitig Stromimpulse gegeben. Im allgemeinen wählen die Zähler-Flip-Flops innerhalb der ausgewählten Reihe einen Kern nach dem anderen. Wie bereits erwähnt, können jedoch Wiederholungen und Auslassungen auftreten. Ob der Zähler wiederholt, überspringt, oder lediglich eine fortlaufende Spaltenleiterauswahl innerhalb der gewählten Reihe durchführt, ist, wie nachstehend noch beschrie-

ben wird, von der Entscheidung einer besonderen Einheit abhängig.

Jeder Kern der Anordnung ist mit einem oder mehreren entsprechenden Leseleitern induktiv gekoppelt, so daß auf jedem dieser Leiter bei der Ummagnetisierung des Kernes ein Ausgangs- oder Lesesignal entsteht. Jeder Leseleiter ist mit dem Eingang einer von mehreren Halteschaltungen verbunden. Manche Leseleiter können auch mit mehr als einem Kern induktiv gekoppelt sein, so daß, wenn einer der mit dem Leseleiter verbundenen Kerne geschaltet wird, ein Lesesignal auf einem solchen Leiter entsteht und die entsprechende Halteschaltung wirksam gemacht wird. Jede Halteschaltung ist so aufgebaut, daß sie bei Eintreffen eines Lesesignals am Eingang wirksam oder »gesetzt« wird. Das entstehende Ausgangssignal hält nach Beendigung des Eingangssignals so lange an, bis der Haltestromkreis durch ein besonderes Löschsignal wieder aufgehoben wird. Daraus geht hervor, daß die Auswahl eines beliebigen, mit dem zu einer bestimmten Halteschaltung hinführenden Leseleiter gekoppelten Kerns diese Halteschaltung setzt. Desgleichen wird bei der Auswahl eines bestimmten Kerns in jedem mit diesem verknüpften Leseleiter ein Lesesignal induziert, wodurch die entsprechenden Halteschaltungen, zu denen diese Leiter hinführen, gesetzt werden. Ist eine Halteschaltung gesetzt, so wird über eine Steuerleitung vom Ausgang dieser Schaltung Arbeitspotential an eines oder mehrere logische Netzwerke gelegt, die während des dem ausgewählten Kern entsprechenden Vorgangsblocks wirksam sind, oder es wird ein Verknüpfungspotential für eines oder mehrere logische Summennetzwerke in den logischen Netzwerken vorgesehen. Da immer nur ein Kern für jeden Grundzyklus ausgewählt wird, können die logischen Schaltungen für einen bestimmten Grundzyklus auf Grund der Auswahl eines einzigen Kerns, unabhängig von den in den anderen Grundzyklen ausgeführten Operationen, ausgewählt und wirksam gemacht werden. Die Aufhebung aller gesetzten Halteschaltungen am Ende jedes Grundzyklus gibt sämtliche Halteschaltungen frei und macht alle in diesem Zyklus verwendeten logischen Schaltungen unwirksam, so daß das System zum nächsten Grundzyklus fortschreiten kann.

Sollen logische Netzwerke in mehreren Grundzyklen verwendet werden, d. h. während mehreren der erwähnten Vorgangsblöcke, dann kann diesen logischen Netzwerken eine bestimmte Halteschaltung zugeordnet und deren zugehöriger Leseleiter mit allen diesen Blöcken entsprechenden Kernen induktiv verkoppelt werden. Es liegt auf der Hand, daß dieses Merkmal größte Wirtschaftlichkeit des Systems gewährleistet.

Wie bereits erwähnt, erfordert die Auswahl eines einen bestimmten Vorgangsblock darstellenden Kernes im allgemeinen die Auswahl und Erregung eines Reihen- und eines Spaltenleiters. Manchmal ist es jedoch zweckmäßig, wahlweise die eine oder andere von zwei möglichen Operationsgruppen auszuwählen, wenn in der normalen Folge der Arbeitsvorgänge eine bestimmte Reihe und eine bestimmte Spalte ausgewählt werden. Um dies zu erreichen, sind in die Matrix Zusatzkerne eingefügt, die der Einfachheit halber als in Zwischenreihen angeordnet betrachtet werden sollen, obgleich sie sich tatsächlich auch in der Haupt- 6g reihe oder anderswo befinden können. Bei Erregung der Reihen- und Spaltenleiter wird am Schnittpunkt der beiden Leiter entweder der Haupt- oder der Zusatzkern über eine besondere, später noch näher beschriebene Hilfsvorspannung ausgewählt. Dadurch wird die Flexibilität der Maschinensteuerung wesentlich erhöht.

Aus der vorangehenden allgemeinen Beschreibung geht hervor, daß mittels nichtlinearer Kerne, von denen jeder eine Gruppe von Rechenoperationen während eines entsprechenden Grundzyklus darstellt und steuert, und mittels Halteschaltungen, von denen mehrere durch einen einzigen Kern und von denen jede durch das Umschalten eines beliebigen aus einer Gruppe von Kernen wirksam gemacht werden kann, und daß durch die Steuerung einer Gruppe von logischen Schaltkreisen durch jede Halteschaltung eine große Flexibilität bei einem Minimum an logischen Schaltungen und den dazugehörigen Bauteilen erreicht wird.

Es ist daher Gegenstand der Erfindung, ein verbessertes Programmsteuersystem für digitale Anlagen und eine Einrichtung hierfür vorzusehen.

Ein weiterer Gegenstand der Erfindung ist die Schaffung von Schaltungen zur Auswahl von verschiedenen Formen logischer Schaltungen, die während jedes mit der Ausführung eines Befehls verbundenen Arbeitsintervalls wirksam werden.

Ein dritter Gegenstand dieser Erfindung betrifft eine sehr vereinfachte Magnetkernschaltanordnung zum wahlweisen Wirksammachen eines besonderen logischen Netzwerks oder einer Gruppe solcher Netzwerke während jedes Arbeitsintervalls eines dem Netzwerk zugeordneten Programms.

Ein vierter Gegenstand der Erfindung befaßt sich mit einem Programmsteuerwerk, das eine Anzahl Magnetkerne enthält, von denen jeder eine Gruppe von Operationen darstellt und diese während eines entsprechenden Grundzyklus der Maschine steuert.

Demgemäß geht die Erfindung aus von einem elektronischen Ziffernrechner, der logische Operationen nach aus mehreren jeweils während eines Grundzyklus ausgeführter Operationsschritten bestehenden Befehlen durchführt, mit einem variablen Programmfolgesteuerwerk, das in gegenseitiger Steuerung mit einem Rechenwerk steht; sie ist dadurch gekennzeichnet, daß im Programmfolgesteuerwerk für jeden Befehl eine andere Gruppe bistabiler magnetischer Elemente vorgesehen ist, von denen jedes einem anderen Operationsschritt zugeordnet ist, daß während jedes Grundzyklus eine Anzahl bistabiler Elemente gemäß der in ihnen eingestellten, dem auszuführenden Operationsschritt zugeordneten Konfiguration das entsprechende Element ansteuert, dieses die zur Durchführung der logischen Operationen des Operationsschrittes erforderlichen Schaltungen des Rechenwerks wirksam macht, und zwei bistabile Entscheidungselemente abhängig von diesen Operationen die eingestellte Konfiguration belassen oder die Einstellung einer anderen Konfiguration in den genannten bistabilen Elementen bewirken, durch die im folgenden Grundzyklus ein anderes magnetisches Element angesteuert wird.

Ein Ausführungsbeispiel der Erfindung wird nun an Hand der Zeichnungen beschrieben, und zwar zeigt

Fig. 1 ein Blockdiagramm mit einem Teil der Komponenten des durch das Programmsteuerwerk gesteuerten Datenverarbeitungssystems,

Fig. 2 ein Zeitdiagramm des Grundzyklus mit Wellenformen zur Erklärung der Arbeitsweise des Programmsteuerwerks,

Fig. 3 ein Blockdiagramm des Programmsteuerwerks,

Fig. 4 einen Teil des Verdrahtungsplanes der Programmsteuerkernmatrix,

Fig. 5 und 6 Schaltdiagramme entsprechender Teile der Anweisungsmatrix,

Fig. 7 ein ausführliches Schaltdiagramm eines Teiles der Programmsteuerkernanordnung,

Fig. 8 ein Flußdiagramm,

Fig. 9 die HB-Charakteristik des für die Magnetkerne der Matrix nach Fig. 4 verwendeten Materials,

Fig. 10 die Vorspannungsschaltung zur Auswahl eines Kerns in einer Reihe oder in einer Zwischenreihe,

Fig. 11 eine typische Halteschaltung,

Fig. 12 eine ausführliche Schaltung eines typischen Flip-Flops,

Fig. 13 ein Schaltschema von Flip-Flops, hier mit Nl bis iV4 bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 14 ein Schaltschema von Flip-Flops, hier mit N 5 bis N 7 bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 15 ein Schaltschema von Flip-Flops, hier mit Af 8 bis N13 bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 16 ein Schaltschema von Flip-Flops, hier mit Λ/14 bis N17 bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 17 ein Schaltschema eines Zeitgeber-Flip-Flops, hier mit KT bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 18 ein Schaltschema eines Flip-Flops, hier mit KS bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 19 ein Schaltschema von Flip-Flops, hier mit Kl und Kl bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 20 ein Schaltschema von Flip-Flops, hier mit WSl bis WS6 bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 21 ein Schaltdiagramm einer Gruppe von Flip-Flops, hier mit Ll bis L12 bezeichnet, mit den zugehörigen Eingangsschaltkreisen,

Fig. 22 ein Schaltdiagramm von Flip-Flops, hier mit £13 und L14 bezeichnet, mit entsprechenden Eingangsschaltkreisen,

Fig. 23 ein Schaltdiagramm von Flip-Flops, hier mit A1 bis A 12 bezeichnet, mit den zugehörigen Eingangsschaltkreisen und

Fig. 24 ein Schaltdiagramm von Flip-Flops, hier mit A 13 und A14 bezeichnet und den entsprechenden Eingangsschaltkreisen.

Fig. 1 zeigt in einem Blockdiagramm einen Teil der Bausteine des Datenverarbeitungssystems, das durch das erfindungsgemäße Programmsteuerwerk gesteuert werden kann. Wie gezeigt, enthält die Anlage ein Ubertragungs- und arithmetisches Diodennetzwerk 60, welches unter anderem zur Verbindung eines Rechenspeichers 66, verschiedener Register einschließlich der Register A, L, M und S, die in Fig. 1 mit 61, 66 ei, 66 b bzw. 73 α bezeichnet sind, Zählmittels, z. B. eines Grundzykluszählers 65, und eines Programmsteuerwerks 67, das einen wesentlichen Teil der vorliegenden Erfindung bildet, dient.

Der Rechenspeicher 66 ist in Datenverarbeitungssystemen üblich, in denen das erfindungsgemäße Steuerwerk verwendet werden kann, und besteht aus sechzig Kernebenen, wobei für jedes Bit je eine Ebene eines 60-Bit-Wortes vorgesehen ist. Die Kombination entsprechender Bit-Stellen aller Ebenen stellt eine Speicherzelle zur Speicherung eines Wortes dar. Nachdem eine Zelle durch eine Adresse im L-Register 66 a richtig ausgewählt wurde, wird die Information während der Perioden P₂o"^23 des Grundzyklus (Fig. 2) aus der Zelle des Speichers abgelesen und

ίο parallel in das aus sechzig Flip-Flops bestehende M-Register 66 b so eingegeben, daß die Binärziffer an der niedrigsten Stelle im Flip-Flop Ml und diejenige an der höchsten Stelle im Flip-Flop M 60 zu stehen kommt. Dies wird dadurch bewerkstelligt, daß ein Leseleiter durch alle Kerne einer Ebene über einen von mehreren Verstärkern 66 d an den Eingang eines entsprechenden Flip-Flops des M-Registers 66b geführt wird. Dem M-Register 66 b ist ein Verschiebenetzwerk zugeordnet, welches laufend Information

ao innerhalb des Registers und aus der ersten Zeichenstelle (sechs Bits entsprechen einem Zeichen) heraus verschiebt, so daß jedes Zeichen während des entsprechenden der Intervalle, z. B. P₀-P₉, des Arbeitszyklus nacheinander behandelt wird. Nachdem der logische Operationsteil eines Zyklus während der Perioden P₂₃-Pi₀ des Grundzyklus ausgeführt wurde, wird das 60-Bit-Wort im M-Register 66 b während der Perioden P_n-P₁₃ über einen für jede der sechzig Ebenen vorgesehenen Negator 66 c parallel in seine ursprüngliche Zelle im Rechenspeicher zurückgeschoben. Im allgemeinen erfolgt die Arbeitsweise jeder Kernspeicherebene des vorliegenden Rechners nach den in der deutschen Patentanmeldung N 14198 beschriebenen bekannten Prinzipien.

Ein S-Register 73 besteht aus einer Kernanordnung 73 α und einer zugeordneten Schaltung, die zur Verschiebung der Zeichen eines darin gespeicherten Wortes entsprechend den Impulsperioden des Grundzyklus dient. Das S-Register 73 α ist daher mit einem aus Flip-Flops Dl bis DS bestehenden Spaltenwählzähler ausgestattet, der die in dieses Register eingeschriebene und aus diesem abgelesene Zeichenstelle entsprechend der Zeichenverschiebung aus dem M-Register 66 b verschiebt. Diese Verschiebung erfolgt nach einem festen Plan entsprechend bestimmter Impulsperioden des Grundzyklus. Die Schaltungen und die Arbeitsweise des S-Register 73 α sind in ihren Grundzügen in der deutschen Patentanmeldung N 15102 beschrieben.

Das arithmetische Diodennetzwerk 60 wird durch das Programmsteuerwerk 67 gesteuert und ist an den als Taktgeber dienenden P-Zähler 65 angeschlossen, der beständig die von einem Taktimpulsgeber 64 erhaltenen Impulse zählt. Wie bereits erwähnt, definiert der P-Zähler 65 den Grundzyklus der Maschine. Das Programmsteuerwerk 67 enthält eine Anordnung 150 bistabiler Magnetkerne, von denen im allgemeinen jeweils einer zu einem Zeitpunkt entsprechend der Ausgangsstellungen der Flip-Flops Nl bis N 7 und NS bis iV17 ausgewählt und umgeschaltet wird. Die beiden Gruppen der Flip-Flops arbeiten über entsprechende Entschlüsselungsmatrizen 75 und 83. Leseleiter, z.B. lic, führen die Ausgangssignale der Kernanordnung 150 in einer bereits erwähnten und im nachfolgenden näher beschriebenen Weise. Jeder Leseleiter ist an den Eingang einer entsprechenden einer Reihe von bistabilen Halteschaltungen, z. B. 164, angeschlossen. Der Ausgangsleiter, z. B. 11 c', jeder

Halteschaltung dient als Steuerleiter zur Erregung eines oder mehrerer entsprechender, im Diodennetzwerk 60 enthaltener logischer Netzwerke. Die Flip-Flops N1 bis N17 werden über das Diodennetzwerk 60 zu einer vorgeschriebenen Periode jedes Grundzyklus von einer Speicheranordnung 72 her gesetzt und durch zwei Flip-Flops K1 und K 2 in einer nachfolgend beschriebenen Weise gesteuert.

Das Programmsteuerwerk 67 steuert die während aufeinanderfolgender Operationsintervalle ausgeführten Arbeitsgänge durch die Auswahl von Gruppen logischer Netzwerke innerhalb des Diodennetzwerks 60 zur Datenübertragung zwischen dem Rechenspeicher und den Registern, zur Ausführung von logischen Operationen mit diesen Daten während jedes Vorgangsblocks der Folge und zu anderen, später noch erklärten Zwecken.

Die Fig. 2 zeigt das Zeitdiagramm eines als Beispiel gewählten Grundzyklus. Dieser definiert eine sich zyklisch wiederholende Reihe von Operationen, die in jedem Vorgangsblock einmal durchlaufen werden. Der Zyklus ist in eine konstante Anzahl (vierundzwanzig) gleicher Intervalle oder Perioden aufgeteilt, die von dem F-Zähler65 synchron mit und unter der Steuerung durch die von dem Impulsgeber 64 abgegebenen Zeitimpulse abgezählt werden. Die Perioden eines Grundzyklus seien mit P₀-P₂₃ bezeichnet, ebenso die Zählerausgangsleiter und die Ausgangssignale für jede Periode. Außerdem sei festgelegt, daß der Grundzyklus mit der Periode F₁₆ beginnt. Während jedes Zyklus steuern die Ausgangssignale oder Impulse des F-Zählers 65 die Verschiebung von Daten aus einem Register in das andere, je nachdem, wie es die in dem arithmetischen Diodennetzwerk 60 ausgeführten logischen Operationen fordern. Während der Perioden P₁₆-F₁₉ werden die Steuersignale gebildet, d. h., der dem Vorgangsblock zugeordnete Steuerkern wird ausgewählt und die betreffenden Steuerkreise durch Setzen der entsprechenden Halteschaltungen, z. B. 164 (Fig. 3), auf hohes Potential gebracht. Während der Perioden P₂Q-Pm erfolgt die Ablesung des Rechenspeichers 66 und während der Perioden F₂₃-F₁₀ die Durchführung der logischen Operationen im Netzwerk 60. Während P₁I-P₁₃ wird Information in den Rechenspeicher 66 eingeschrieben und während P₁₄-P₁₅ die Haltewirkung der Halteschaltungen, z. B. 164, aufgehoben. Die beim Setzen der Halteschaltungen zu Beginn jedes Zyklus, z. B. während P₁₆-P₁₉, entstehenden Steuersignale erregen entsprechende Gruppen von logischen Schaltungen innerhalb des arithmetischen Diodennetzwerks 60, die während des restlichen Teils des Grundzyklus bis zur Aufhebung der Halteschaltung erregt bleiben. Wie in Fig. 1 gezeigt, besitzt der F-Zähler Ausgangsleiter F₀ bis F₀₃, und zwar je einen für jede Periode des Grundzykhis, auf denen entsprechende Zählsignale erscheinen. So liegt z. B. in Fig. 2 ein Signal von 0 Volt, angezeigt bei 235, auf dem Leiter F_1S während der Periode F₁₈ usw. Ein bei 234 angezeigtes Signal wird während der Perioden P₁₆-P₁₇ in einer nicht gezeigten logischen Summenschaltung mittels der auf den Leitern F₁₆ und F₁₇ liegenden Signale gebildet. Dieses kombinierte Signal steuert die zwischen die Kernanordnung 150 und die Flip-Flops N1 bis N 7 bzw. N 8 bis N Π eingefügten, in Fig. 1 gezeigten Entschlüsselungsmatrizen 75 und 83.

Die Fig. 3 zeigt ein Blockdiagramm des in Fig. 1 in strichpunktierten Linien eingeschlossenen Programmsteuerwerks 67. Die gezeigte Einrichtung enthält die Kernanordnung 150, in welcher bistabile Magnetkerne, z. B. 151, in Reihen und Spalten angeordnet sind. Im allgemeinen sind Reihenleiter, z. B. 168, und Spaltenleiter, z. B. 169, mit den Kernen entsprechender Reihen und Spalten induktiv verkoppelt, wobei für jede Reihe ein Reihenleiter und für jede Spalte ein Spaltenleiter vorgesehen ist. Die Auswahl einer bestimmten Kernreihe wird durch die Anweisungsregister-Flip-Flops N8 bis NlO, NU bis N13, durch die besonderen Wählregister-Flip-Flops N15 und N16 und durch das Zählregister-Flip-Flop ./V 7 gesteuert. Die Wahl einer bestimmten Kernspalte wird durch die Zählregister-Flip-Flops Nl bis N 4 und N 5 und N 6 gesteuert. Die Ausgangssignale der Flip-Flops N11 bis N13 fließen durch eine Anweisungsmatrix 152, wo sie entschlüsselt werden und zur Auswahl einer der acht Gruppen, Reihengruppe 1 bis Reihengruppe 8, der Kernreihenleiter dienen. Die Ausgangssignale der Flip-Flops N 8 bis NlO fließen über eine Anweisungsmatrix 153, wo sie entschlüsselt werden und bestimmte aus einer Gruppe von Anweisungstreiberstufen 154 auswählen, die jeweils mit einem der Reihenleiter in jeder der acht Gruppen, Reihengruppe 1 bis Reihengruppe 8, verbunden sind. Es soll nun die Entschlüsselung näher beschrieben werden. Durch die gleichzeitige Wirkung der Flip-Flops N 8 bis NlO und iVll bis N13 kann ein einzelner, durch eine Kernreihe laufender Reihenleiter, z. B. 168, ausgewählt und mit einer Impulsschaltung verbunden werden. Zur Auswahl eines bestimmten Spaltenleiters fließen die Ausgangssignale der Zähler-Flip-Flops N 5 und iV6 durch eine Zählermatrix 160, wo sie entschlüsselt werden und eine der Zählertreiberstufen 161 auswählen, die jeweils mit einer entsprechenden von vier Spaltengruppen 1 bis 4 der Spaltenleiter verbunden sind. Die Ausgangssignale der Zähler-Flip-Flops N1 bis N 4 fließen durch eine Zählermatrix 162, wo sie entschlüsselt werden und einen Spaltenleiter aus jeder der vier Spaltenleitergruppen auswählen. Somit wird bei gleichzeitiger Wirkung der Flip-Flops N5 und N6 und iVl bis N4 nur einer der Spaltenleiter ausgewählt. Während der Perioden Fj₆-F₁₇ des Grundzyklus (Fig. 2) wird daher von einer ausgewählten Anweisungstreiberstufe 154 ein Stromimpuls durch den ausgewählten Reihenleiter geschickt, während gleichzeitig von einer ausgewählten Zählertreiberstufe 161 aus ein Stromimpuls durch den ausgewählten Spaltenleiter läuft. Hierdurch wird ein bestimmter Kern ausgewählt und umgeschaltet, was im folgenden noch näher beschrieben werden soll. Die beispielsweise bei 176 in Fig. 4 gezeigten Dioden dienen zum Verhindern von Rückwirkungen auf die nicht gewählten Leiter.

Der Zustandswechsel in dem gewählten Kern induziert ein durch die Wellenform 242 oder 242« in Fig. 2 angezeigtes Signal in jedem mit dem Kern verknüpften Leseleiter. Wie bereits erwähnt, erregt jeder Leseleiter eine entsprechende Halteschaltung, z. B. 164 (Fig. 1 und 3). In einem Vorgangsblock, in dem beispielsweise der Kern 151 gewählt wird, entsteht ein Signal auf Leseleiter lic, welches die Halteschaltung 164 setzt. Dadurch erscheint ein bei 269 in Figr2 angezeigtes Signal von -¹- 20 Volt auf dem Steuerleiter lic', das an eine oder mehrere Netzwerkeinheiten des arithmetischen Diodennetzwerks 60 angelegt wird. Werden mehr als eine Gruppe von

109 757/353

logischen Netzwerken zur Durchführung der Operationen während des durch den Kern 151 dargestellten Vorgangsblocks benötigt, so wird jede Gruppe durch eine entsprechende Halteschaltung gesteuert, von denen jede so geschaltet ist, daß sie durch ein Signal 5 auf einem entsprechenden, mit dem Kern 151 induktiv verknüpften Leseleiter gesetzt wird. Dadurch werden die betreffenden Halteschaltungen gesetzt und machen die erforderlichen Gruppen von logischen Netzwerken wirksam. Zusammenfassend geht daraus hervor, daß die Auswahl und Umschaltung eines Kerns ein oder eine Gruppe von entsprechenden Programmsteuersignalen hervorbringt, die die gewünschten logischen Netzwerke erregen, wie es im folgenden noch näher beschrieben werden soll.

Es wird nochmals auf Fig. 3 Bezug genommen, die einen Hauptvorspannungsleiter 170 zeigt, auf dem ein Strom von ausreichender Amplitude aufrechterhalten wird, der jeden ausgewählten Kern am Ende der Periode F₁₇ in den Ruhezustand zurückschaltet, sobald die 'Stromimpulse durch die Reihen- und Spaltenleiter abklingen. Der Hauptvorspannungsleiter ist mit sämtlichen Kernen der Anordnung induktiv verkoppelt. Wie anschließend beschrieben, dienen die Flip-Flops iV15 und JV16 zur Reihenwahl. Eine Nebenvorspannungsschaltung 173 (Fig. 10), die von den Flip-Flops JV14 und JV17 gesteuert wird, schickt von einer — 8-Volt-Klemme 155 über Leiter 171 bzw. 172 einen Vorspannungsstrom durch bestimmte Abschnitte der Kernanordnung 150. Die genannte Schaltung dient zur Auswahl eines einzelnen Kerns einer Reihe oder einer Zwischenreihe. Um die Zähler-Flip-Flops JVl bis JV 7 durch die Maschinenlogik so zu steuern, daß sie entweder die Spalten der Reihenfolge nach auswählen oder solche überspringen, sind zur Steuerung der Zähler-Flip-Flops JVl bis JV 7 Flip-Flops Kl und Kl über ein logisches Entscheidungsnetzwerk 174 verbunden. Nach der Auswahl einer Kernreihe durch Setzen der Anweisung-Flip-Flops JV 8 bis JV13 während der Periode P₀ vom M-Register 66 b aus werden die Spalten normalerweise nach steigender Zuordnungszahl nacheinander ausgewählt, wodurch die Kerne innerhalb dieser Reihe ebenfalls nacheinander ausgewählt und entsprechend den Zählungen des P-Zählers 65 mit Impulsen beschickt werden. Die Flip-Flops K1 und K 2 können durch im folgenden beschriebene Steuerungen den regelmäßigen Verlauf der Spaltenwahl zum Überspringen und Wiederholen von Spalten unterbrechen.

Fig. 4 zeigt die Reihen- und Spaltenleiter der Kernanordnung 150 der Programmsteuereinrichtung. Der vergrößerte Abschnitt 149 der Anordnung läßt erkennen, wie die Kerne in Reihen und Spalten angeordnet sind. Die Spaltenleiter, z. B. 169, sind in am oberen Rand gezeigte Gruppen aufgeteilt, wobei sämtliche Leiter einer Gruppe über Dioden an eine entsprechende Gruppenleitung angeschlossen sind. Ebenso sind, wie am unteren Rand der Figur gezeigt, die ersten, zweiten usw. Leiter jeder Spaltengruppe an jeweils eine gemeinsame Leitung gelegt. Auch die Reihenleiter sind, wie am rechten Rand der Figur zu sehen, in ähnlicher Weise in Gruppen unterteilt. Mit einigen Ausnahmen sind, wie angezeigt, die Reihenleiter einer Gruppe mit einer gemeinsamen Reihengruppenleitung verbunden. Wie am linken Rand der 6g Fig. 4 angezeigt ist, sind die ersten, zweiten usw. Leiter jeder Gruppe jeweils zu einer gemeinsamen Leitung zusammengeschlossen, mit der Ausnahme, daß in bestimmten Gruppen gewissen Reihenleitera über entsprechende Dioden Zwischenreihenleiter zugeordnet sind. So ist z. B. in Reihengruppe 8 mit einer ersten Reihenleitung 70 über eine Diode ein Zwischenreihenleiter verbunden. Die Zwischenreihenleiter sind auf der rechten Seite des Diagramms nicht an eine gemeinsame Gruppenleitung angeschlossen, sondern bilden gesonderte Leiter. Die Kerne sind der Einfachheit halber mit der entsprechenden Reihen- und Spaltenadresse bezeichnet. Die Spaltenadressen schreiten mit 00 für die äußerste linke Spalte in Dezimalbezifferung nach rechts bis 39 fort. Da die Reihen in Gruppen zu je acht Reihenleitern unterteilt sind, ergeben sich die Reihenadressen im Oktalsystem, beginnend mit 00 von oben nach unten fortschreitend, wobei jedoch eine Zwischennumerierung für die Zwischenreihen vorgesehen ist. So sind z. B. in Reihengruppe 3 der Reihe 26 drei Zwischenreihen zugeordnet, so daß sich als Reihenbezifferung ergibt: 26(0), 26(2), 26(4) und 26(6). Nach diesem System heißt somit die Adresse des ersten Kerns in der ersten Reihe (00) und in der ersten Spalte (00) 00-00, des Kerns in der ersten Reihe und in der zweiten Spalte 00-01 usw. Die Kerne der Reihe 00 können als Reserve oder anderweitig verwendet werden und sind deshalb normalerweise nicht im Betrieb. Da die ersten beiden Kerne allen Befehlen gemeinsam sind, ist in der ersten und zweiten Spalte jeweils nur ein Kern notwendig. Um zu vermeiden, daß sämtliche Reihenleiter durch diese beiden Kerne geführt werden müssen, sind diese mit keinem der Reihenleiter verkoppelt und werden durch doppelte Spaltenleiterwicklungen, wie gezeigt und später noch an Hand von Fig. 7 erklärt, umgeschaltet. Da diesen Kernen die Reihenbezeichnung fehlt, seien sie mit —00 bzw. —01 benannt.

Fig. 5 zeigt ein Schaltschema der Anweisungsmatrix 152 der Fig. 3. Diese Matrix dient zur Auswahl einer der acht Reihengruppen gemäß den Ausgangssignalen der Flip-Flops JV11 bis JV13 (Fig. 3). Die nachstehende Tabelle I gibt die binären Zustände des aus den Flip-Flops JV 8 bis JV17 bestehenden Anweisungsregisters für verschiedene Maschinenbefehle wieder.

An Hand von Fig. 5 und Tabelle I soll nun die Auswahl einer der acht Reihengruppen beschrieben werden. Zuvor seien Aufbau und Arbeitsweise eines typischen Flip-Flops, z.B. des Flip-Flops JVl des Anweisungsregisters, erläutert, das mit den anderen JV-Register-Flip-Flops im wesentlichen übereinstimmt. Wie Fig. 12 zeigt, wird der Flip-Flop JV1 mit echten und unechten Eingangssignalen H₁ und ₀«, über Eingangsleiter 278 und 279 zum Triggern des Flip-Flops in Zustand »1« oder »0« beschickt. Somit wird ein Zeitsignal C immer dann durch Gatter 280 bzw. 281 zu den Tast- oder Löscheingängen durchgelassen, wenn der Eingang H₁ bzw. _on_x auf hohem Potential liegt. Ein Verbindungspunkt 285 des Gatters 281 ist über einen Widerstand 286 an den Eingangsleiter 279 gelegt. Das positive Zeitsignal C erscheint nur dann am Verbindungspunkt 285, wenn auf dem Leiter 279 ein hohes Potential _on_t liegt. Ein Negator 289 bietet die Möglichkeit zum Triggern des Flip-Flops N1 in den Zustand »0« als Funktion des echten Eingangssignals H₁ auf Leiter 278. Der Negator 289 besteht aus einem p-n-p-Transistor 230, dessen Emitter an einem Zeitgeberleiter 291 und dessen Basis an dem Leiter 278 liegt, auf den das Signal H₁ gegeben wurde.

	13	Befehl	JV17	Wahld Fl JVK	1	120 Tabelle	t	; ι : ο :	780 I	14	1 0	0	0	0	llsebene )-Flops JVlO	JV9	JV8
Reihe	Addieren	1 0		er ip-	Befehlsai Flops JV15			JV14	Anweisungsregister Befe Hii JV13 ■ JV12 JVIl		0	0	0	I 0	0	ι
Ol	Subtrahieren	1 0					1 0				0	0	0	0 j I	1	0
02	Multiplizieren	1 0								1 0	0	0	0	0	1	1
03	Dividieren ganze Zahl	1 0						1 0						1	0	0
04						I	1 0			0	0	0
	Veränderte Subtrak tion	1 0			1 ; 0 ;				0	0	1	ι j	1	1
07	Herausziehen	1 0									0 ',	0	0
10						0	1	0
	Gemischte Prüfung ..	1 0	1 0						I 1 ί	1	0
26						1 .	0	0
	Zusammenziehen ....	1 0						ι j !	0	0
44					1	1	1
	Füllen	1 0	1 0		rH	1	1	ο ^;	0	1
71	Ablauf eines Band abschnittes	0			ο j	1	0
72

Der Kollektor ist über einen Widerstand 293 an eine Klemme 292 von — 8 Volt angeschlossen. Der Transistor 290 ist so vorgespannt, daß er nur dann leitet, wenn das Signal H₁ auf Leiter 278 auf niedrigem und das Zeitsignal auf Leiter 291 auf hohem Potential ist. Der entstehende Strom fließt von Leiter 291 zur Klemme 292 von — 8VoIt über den Widerstand 293 und erzeugt ein Signal ^n₁ mit hohem Potential auf Leiter 279, so daß der Flip-Flop JVl in den Zustand »0« getriggert wird. Ist daher der Zeitgeberleiter 291 auf hohem Potential, so ergibt ein hohes Potential auf Leiter 278, daß der Flip-Flop Nl in den Zustand »1« getriggert wird, wogegen ein niedriges Potential auf Leiter 278 seine Triggerung in den Zustand »0« bewirkt. Liegt entweder niedriges Potential auf Leiter 291 oder hohes Potential auf Leiter 278, so wird das Flip-Flop nicht in den Zustand »0« getriggert. Ist der Zeitgeberleiter 291 auf hohem Potential, so wird der Flip-Flop N1 gemäß dem einen Signal H₁ auf Leiter 278 getriggert. Somit ist zur Erzeugung eines Signals auf dem Zeitgeberleiter 291 lediglich eine Zeitgeberlogik erforderlich, während die zum Übertragen von Daten aus anderen Registern dienenden logischen Netzwerke nur zur Erzeugung eines Signals auf Leiter 278 benötigt werden. Es sei nun auf Fig. 5 und Tabelle I verwiesen. Die acht möglichen Kombinationen der Ausgänge der Flip-Flops JV11, JV12, JV13, die binär mit 000 bis 111 bezeichnet werden können, dienen zur Auswahl einer entsprechenden der acht Reihengruppen 1 bis 8. So wird z. B. Reihengruppe 1 gewählt, wenn die Flip-Flops JV11 bis JV13 alle in ihrem Zustand »0« — binär 000 — sind. Hierbei werden n-p-n-Transistoren 177, 178 und 179 (Fig. 5) durch die auf hohem Potential, z. B. Erdpotential, befindlichen Flip-Flop-Ausgänge JVU, JVZ₂ und JV,3 leitend gemacht. Es sei noch bemerkt, daß" die in dem erfindungsgemäßen Ausführungsbeispiel gewählten Potentialpegel Erdpotential (hoch) und — 8VoIt (niedrig) sind. Bei der Wahl der Reihengruppe 1 fließt Strom vom Reihengruppenleiter 1 über die Transistoren 177, 178 und 179 zu einer Klemme 184 von — 4 Volt, vorausgesetzt, daß ein Transistor 185 durch das auf hohem Potential liegende Zeitsignal P,',, wie dies z. B. während der Perioden P₁₀ und P₁₇ der Fall ist, leitend getastet wird. Das Signal P_1S ist die Negation des Signals P₁₈, dessen Wellenform 235 in Fig. 2 gezeigt ist. Die Reihengruppe 1 wird somit ausgewählt, sobald alle Flip-Flops JVH, JV12 und N13 sich in ihrem Zustand »0« befinden.

Bestimmte Reihen der Reihengruppen 3, 7 und 8 können durch die Betätigung der Flip-Flops gemäß der Befehlsart, wie sie hier genannt wird, ausgewählt werden, wodurch verschiedene kleine Abwandlungen des durch die Flip-Flops JV 8 bis JV13 (Fig. 3) bestimmten Befehls möglich werden. Dies hat den Vorteil, daß weniger Grundbefehle, wie sie in Tabelle I aufgezeichnet sind, benötigt werden. Zum Beispiel sei nach Fig. 1 die Reihengruppe 3 ausgewählt, wenn die Flip-Flop-Ausgänge Ni₁, N'_L~ und N^ auf hohem Potential liegen und Transistoren 180, 181 bzw. 179 leitend machen. Zur Operationswahl innerhalb der Reihengruppe 3 bestimmen beispielsweise die Flip-Flops JV15 und N 16, welcher der vier Reihenleiter 26(0), 26(2), 26(4) oder 26(6) des durch Reihe 26 definierten »Gemischte-Prüfunge-Befehls ausgewählt werden soll. Zur weiteren Veranschaulichung dieses Beispiels der Operationsauswahl sei angenommen, daß sich die Flip-Flops JV15 und JV16 in ihrem Zustand »1« befinden; dann bewirken die auf hohem logischem Potential liegenden Ausgänge einen Potentialanstieg von normalerweise —8 auf — 4VoIt auf dem Leiter 182. Ein Transistor 183 wird leitend, und Strom fließt durch Leiter 26 (6) und durch die Transistoren 183, 180, 181, 179 und 185, vorausgesetzt daß, wie im vorhergehenden, das Signal P/₈ hohes Potential aufweist. Somit wurde der Leiter 26 (6) aus der durch die Anweisungsmatrix 153 (Fig. 3) ausgewählten Gruppe 26(0) bis 26(6) ausgesucht. Auf diese Weise können alle vier Abwandlungen des durch die Reihe 26 dargestellten »Gemischte-Prüfung«-Befehls gemäß des in den Flip-Flops JV15 und JV16 gespeicherten Befehls ausgewählt werden. Manche Maschinenbefehle benötigen zu ihrer Ausführung mehr als vierzig Grundzyklen. In diesem Falle werden die Kerne einer Reihe und einer Zwischenreihe nacheinander verwendet, so daß sich maximal achtzig Grundzyklen für einen Befehl ergeben. Bei anderen Befehlen wiederum sind nicht alle Kerne erforderlich. Die wahlweise Sperrung zuerst eines und dann eines anderen Kerns aus der Reihe oder Zwischenreihe erfolgt durch die Betätigung des Flip-Flops JV 7 (Fig. 3) des Programmsteuerwerks 67. So z. B. stellt die Reihe 44(40) (Fig. 4) eine Erweiterung der Reihe 44 (0) des »Zusammenziehen«-Befehls dar. Der Flip-Flop JV 7 wählt zur Umschaltung zuerst die Hauptreihe 44(0) und dann die Zwischenreihe 44(40) durch Sperrung zuerst der einen und dann der anderen der beiden Reihen. Die Verwendung einer zusätzlichen Kernreihe zur Erweiterung der Zählung für Befehle, die mehr als vierzig Grundzyklen benötigen, hat den Vorteil, daß die Bausteine der Zählermatrix 160, der Zählermatrix 162 und der Zählertreiberstufen 161 (Fig. 3) vereinfacht und deren Anzahl verringert wird und daß außerdem wesentlich weniger Spaltenleiter erforderlich sind.

In Fig. 6 ist die Schaltung der Anweisungsmatrix 153 und der Anweisungstreiberstufen 154, die in Fig. 3 in Blockform dargestellt sind, gezeigt. Nach Tabelle I wählt jede Binärkombination der Flip-Flop-Ausgänge JV₈ bis JV₁₀ jeweils eine Reihe der acht Kernreihengruppen. Zur Auswahl der ersten Reihe jeder Gruppe werden z.B. sämtliche Flip-FlopsJV8, JV 9 und JVlO in den Zustand »0« getriggert. Dazu müssen n-p-n-Transistoren 186, 187 und 188 der Fig. 6 leitend getastet werden, was durch hohes logisches Potential an den Ausgängen JV₁',,, A^r ₉' und JV₈' geschieht. Wie aus Tabelle I "und der Schaltung in Fig. 6 zu ersehen ist, tastet jede Ausgangskombination der Flip-Flops JV 8, JV 9 und JVlO einen bestimmten Transistor aus der Gruppe 154 leitend. Wird beispielsweise ein n-p-n-Transistor 189 (Fig. 6) leitend, sobald das Signal P_16-17, wie bei 234 in Fig. 2 angezeigt, auf hohes Potential steigt, dann fließt Strom von der + 12-Volt-Quelle durch die Transistoren 188, 187, 186 und 189 zu einer Klemme 192 an -50 Volt. Das durch eine Fangdiode 193 vorgesehene Potential von — 8 Volt gelangt über den nunmehr leitenden Transistor 189 zu einem p-n-p-Transistor 190, wodurch dieser leitend getastet wird. Somit kann ein Strom von einer Klemme 191 an +20 Volt über eine Spule 200, den Transistor 190 und durch die Leitung der ersten Reihen zu der ersten Reihe der gleichzeitig durch die Flip-Flops JVIl bis JV13 ausgewählten Reihengruppe fließen. Dieser Stromimpuls hält während der Zählerperioden P_10-17 an. Am Ende der Perioden P_16-17 fällt das P-Zählersignal P_10-17 auf niedriges Potential, und der Transistor 189 wird gesperrt. Gleichzeitig werden die n-p-n-Transistoren 197 und 198 durch die auf hohes Potential steigenden Signale (P_16-17)' leitend getastet und halten den Stromfluß durch die Spule 200 aufrecht. Steigt das Signal P_16-17 wiederum auf hohes Potential und schickt es einen Strom durch eine gewählte Reihenleitung (Fig. 4), dann bewirkt die sich der Stromänderung widersetzende Spule 200, daß der Stromimpuls durch die Kernreihe entgegen der Neigung der Kerne, einer Umschaltung entgegenzuwirken, eine steile Anstiegsflanke besitzt. Ein Leiter 201, der an einer Klemme mit +12 Volt liegt, sorgt normalerweise für die Vorspannung der Basen aller Anweisungtransistoren der Einheit 154, um einen Ruhestrom bei den nicht gewählten Transistoren zu unterdrücken.

Tabelle II

Vorgangs block	Nl (40)	N6 (20)	N5 (10)	N4 (8)	N3 (4)	Nl (2)	,Vl (D
00	0	0	0	0	0	0	0
01	0	0	0	0	0	0	1
02	0	0	0	0	0	1	0
03	0	0	0	0	0	1	1
04	0	0	0	0	1	0	0
05	0	0	0	0	1	0	1
06	0	0	0	0	τ—Ι	1	0
07	0	0	0	0	1	1	1
08	0	0	0	1	0	0	0
09	0	0	0	1	0	0	1
10	0	0	1	0	0	0	0
11	0	0	1	0	0	0	1
12	0	0	1	0	0	1	0
13	0	0	1	0	0	1	1

77	1	1	1	0	1	1	1
78	T-I	1	1	1	0	0	0
79	1	1	1	1	⁰	0	1

An Hand der Tabelle II, die teilweise die Zustände der Flip-Flops Nl bis N 7 zeigt, und Fig. 3 soll nun die Auswahl der Spaltenleiter näher beschrieben werden. Wie schon erwähnt, wählen die Ausgänge des Flip-Flops N1, wo erforderlich, zuerst die eine und dann die andere der beiden Reihen für die Operationen während der Dezimalzählung 00 bis 79 eines Zweireihenbefehls. Der Aufbau der Schaltungen der Zählermatrix 160, der Zählertreiberstufen 161 und

eines Befehls definierten Schritte getroffenen logischen Entscheidungen den eigentlichen Arbeitsweg der Maschine bestimmen.

Im allgemeinen wird ein Maschinenbefehl durch 5 eine bestimmte Hauptreihe der Kernanordnung 150 dargestellt, die auch mit »Befehlsebene« bezeichnet wird. Die doppelten Spaltenleiterwicklungen der zwei Kerne—00 und —01, die mit keinem Reihenleiter verkoppelt sind, werden in Fig. 7 oben links gezeigt, der Zählermatrix 162, die zur Auswahl eines be- ίο In dieser Figur sind neben den Kernen —00 und —01 stimmten Spaltenleiters bei einer bestimmten Zählung die Kerne der Reihe 3 gezeigt, die zur Ausführung dienen, gleichen den Schaltungen zur Auswahl eines eines durch die Vorgangsblöcke 03-02 bis 03-20 und besonderen Reihenleiters, so daß sich eine nähere 03-16-1, 03-19-1, 03-20-1 und 03-21-1 in der Fig. 8 Beschreibung erübrigt. dargestellten »Multiplizieren-Befehls dienen, dessen

Fig. 7 zeigt ein ausführliches Schaltbild eines Teils 15 Ausführung im folgenden beschrieben werden soll, der Programmsteuerkernanordnung 150, die in Fig. 3 Während der Blöcke —00, —01 und der Blöcke in Blockform dargestellt ist. In Fig. 8 ist ein Teil 03-02 und 03-03 des »Multiplizieren«-Befehls werden eines »Flußdiagramms« zur Veranschaulichung von Befehlsworte aufgesucht. In Block 03-04 bereitet die typischen Schritt- oder Blockoperationen innerhalb Maschine das Aufsuchen des Multiplikators vor, in zweier verschiedener Befehle, z. B. »Multiplizieren« 20 Block 03-05 wird dieser herausgezogen und während und »Dividieren«, gezeigt (s. Tabelle I). In Fig. 8 sind Block 03-06 gespeichert. In Block 03-07 wird der diejenigen Operationen aufgeführt, die in Fig. 7 als Multiplikand herausgezogen und in Block 03-08 gedurch Kerne gesteuert gezeigt werden. Die Numerie- speichert. In Block 03-09 wird der Multiplikator in rung der in Fig. 8 gezeigten Vorgangsblöcke stimmt das 5-Register 73 α eingeschrieben. In Block 03-10 mit der des Steuerkerns überein, der die durch diesen 25 wird die niedrigste Ziffernstelle des Multiplikators in Block dargestellten Maschinenvorgänge steuert. Wie das Speicherregister eingegeben. In Block 03-11 wird im nachfolgenden noch weiter ausgeführt werden soll, der Multiplikand gespeichert und in Block 03-12 die stellt jeder Vorgangsblock eine Gruppe von logischen nächste Multiplikatorstelle in das Speicherregister einGleichungen dar, welche Teile des arithmetischen gebracht. In den Blöcken 03-13 bis 03-15 wird die Diodennetzwerks 60 definieren, die während der 30 niedrigste ab- oder aufzurundende Ziffer bestimmt. Perioden P₂₃-P₁O des diesem Block entsprechenden Eine etwaige Aufrundung findet in Block 03-16, eine Grundzyklus wirksam werden sollen. Während der etwaige Abrundung in Block 03-16-1 statt, je nachAusführung der durch einen gegebenen Vorgangs- dem, in welchem Zustand sich der Flip-Flop N14 beblock des Flußdiagramms dargestellten Operations- findet. Nach der Vorbereitung zur Rückbeförderung schritte wird der nächste zur Operationssteuerung 35 des Produktes in den Blöcken 03-17 und 03-18 bedienende Kern durch die Betätigung der durch das ginnt das Produkt seinen Rückweg in Block 03-19 Diodennetzwerk 60 gesteuerten N- und K-Flip-Flops oder 03-19-1, je nach dem Zustand des Flip-Flops ausgewählt und während der Perioden P₁₆₁₇ zu Be- jv17. Der restliche Rückweg wird in den Blöcken ginn des nächsten Grundzyklus (Fig. 2) umgeschaltet. 03-20 oder 03-20-1 und 03-21-1 wiederum je nach Somit wird die Reihenfolge der von der Maschine 40 dem Inhalt des Flip-Flops N17 durchgeführt,
ausgeführten Vorgangsblöcke selbsttätig eingehalten. Es folgt nun an Hand von Fig. 8 die Beschreibung

Wie bereits bemerkt, können die besonderen, durch ih 4

einen bestimmten Vorgangsblock dargestellten und in vorbestimmter Reihenfolge während eines Grundh Oi i i d

g g g

der Vorgänge des »Dividieren«-Befehls in Reihe 4. Dieser weist Ähnlichkeit mit dem »Multiplizieren«- Befehl auf; so wird das Aufsuchen ebenso in den

g ;

zyklus ausgeführten Operationen in einem oder 45 Blöcken —00 und —01 begonnen und in den Blöcken mehreren Grundzyklen wiederholt werden, je nachdem, ob die Flip-Flops Kl, K 2 im Zustand »1« oder
»0« sind. Es sei z. B. auf den Vorgangsblock 03-11
Fig. 8 verwiesen, in dem die Maschine, wie durch
d lk 311 d 1 bidd Pfil

04-02 und 04-03 vollendet.

In Block 04-04 bereitet die Maschine das Aufsuchen des Dividenden vor, der in Block 04-05 herausgezogen und in Block 04-06 gespeichert wird. In

g gg gp

den die Blöcke 03-11 und 03-12 verbindenden Pfeil 50 Block 04-07 wird der Divisor herausgezogen und in angezeigt wird, in normaler Zählung zum nächsten den Blöcken 04-08 und 04-09 gespeichert. In Block Vorgangsblock weiterschreiten könnte; die Maschine d ih

kann aber auch, wie angezeigt, von Block 03-11 bei-

di O

g
spielsweise zu Block 03-13 springen oder die Ope-

04-10 wird das Vorzeichen des Restes gespeichert, und in den Blöcken 04-11 bis 04-13 entsteht die erste

p Ziffer des Quotienten. Während der Blöcke 04-14 bis

rationen des Blocks 03-11 wiederholen. Diese drei 55 04-16 werden die folgenden Ziffern des Quotienten Möglichkeiten resultieren aus Vorgängen, die inner- berechnet. Eine etwaige Aufrundung erfolgt in Block halb des arithmetischen Diodennetzwerks stattfinden d d i Blk 0411 j h

und durch die Flip-Flops K1, K 2 bewirkt werden. Ei

pp
Eine weitere Möglichkeit innerhalb eines gegebenen

04-17 oder eine Abmndung in Block 04-17-1, je nach dem Zustand des Flip-Flops N14. Die Abrundung

g gg wird in Block 0^-18 beendet, wonach die Rückbeför-

Befehls zu bestimmten Zählpunkten ist die Wahl 60 derung in gleicher Weise wie bei dem »Multiplizwischen zwei Vorgangsblöcken, z. B. 03-16 und zieren«-Befehl erfolgt.

03-16-1, die durch den Zustand »1« bzw. »0« eines Wie schon erläutert, wird zur Ausführung der durch

der Flip-Flops N14 und JV17 bewerkstelligt wird. die betreffenden Vorgangsblöcke dargestellte Opera-Dies kann zur Folge haben, daß die Arbeitsfolge tionen aus den entsprechenden Kernen der Programmwährend dieser Stufe von einem Kern der Zwischen- 65 steueranordnung jeweils einer für jeden Maschinenreihe und nicht der Hauptreihe gesteuert wird. Es grundzyklus ausgewählt und umgeschaltet,
zeigt sich somit, daß die von der Rechenmaschine Fig. 9 zeigt die Hysteresisschleife eines bevorzugwährend der Ausführung der durch die Zählungen ten, in der Matrix verwendeten Magnetkerns. Bei wei-

109 757/353

terer Bezugnahme auf die Wellenformen der Fig. 2 soll nun die Wirkungsweise der Kerne während der Auswahl und der Umschaltung beschrieben werden. Sämtliche Kerne der Anordnung stehen normalerweise unter der Vorspannung des Vormagnetisierungsstromes 'α', der beständig durch die entsprechenden Wicklungen jedes Kernes fließt und von solcher Größe ist, daß eine Koerzitivkraft von beispielsweise — 600 niA-Windungen an jedem Kern liegt. Die Wicklungen, der Vormagnetisierungsstrom V und die Kerne sind so ausgewählt, daß die Koerzitivwirkung des Vormagnetisierungsstroms 'α' jeweils sämtliche Kerne in den gewählten der beiden magnetischen Zustände zurückführt, sofern kein Gegenstrom auftritt. Mit wenigen zum Teil bereits erwähnten Ausnahmen fließt im allgemeinen der Zählerstrom (Spaltenstrom) 'δ' und der Anweisungsstrom (Reihenstrom) 'c' durch entsprechende Kernwicklungen, wobei diese und die entsprechenden Ströme so gewählt sind, daß zu jedem Zeitpunkt die von einem der beiden Ströme erzeugte Koerzitivkraft gleich und entgegengesetzter Richtung zu dem Vormagnetisierungsstrom 'α' ist. Somit könnte jeder Strom allein einen Kern umschalten, wenn keine Vorspannung vorhanden wäre. Bei Vorspannung erfolgt keine Umschaltung, sondern es wird lediglich der Vorspannungseffekt aufgehoben. Erst das Zusammentreffen der beiden Ströme '/>' und 'c' bewirkt erstens die Aufhebung der Vorspannung des Stromes 'α' und zweitens die Umschaltung des Kernes in den entgegengesetzten Zustand. Beim Abklingen der beiden Ströme ~b' und 'c' wird der Kern wieder durch den Strom 'α' in den ursprünglichen Zustand zurückgeschaltet. Die Richtung und die relative magnetomotorische Kraft der drei Ströme sind in Fig. 9 durch Pfeile angezeigt. Aus dieser Figur ist ersichtlich, daß ein durch eine Wicklung eines Kerns fließender Nebenvormagnetisierungsstrom Vf. dessen Amperewindungszahl dieselbe Wirkung hat wie der Vormagnetisierungsstrom '«', dazu verwendet werden kann, die Wirkung des einen der beiden zusammenfallenden Spalten- und Reihenströme ⁱbⁱ und 'c' aufzuheben und die Umschaltung des Kernzustandes zu verhindern. Werden z. B. Reihenleiter 24 und Spaltenleiter 16 gleichzeitig entgegengesetzt zur Vorspannung'α' getastet, so erfolgt die Auswahl des Kerns 24-16. Somit wird bei Beginn der Periode F₁₆ in Vorgangsblock 24-16 ein die Wirkung von 600 mA-Windungen erzeugender Anweisungsimpuls, angezeigt durch eine Wellenform 240, durch den Reihenleiter 24 und ein gleicher Impuls durch den Spaltenleiter 16 geschickt. Sobald der Kern umgeschaltet ist. erscheint ein Signal einer Wellenform 242 oder 242 0. (Fig. 2) auf jedem mit dem Kern 24-16 verbundenen Leseleiter. Welches der beiden Spannungssignale 242 oder 242 a auf einem bestimmten Leseleiter erzeugt wird, hängt vom Wicklungssinn des durch den Kern geführten Leseleiters ab. Am Ende der Periode P₁₇ fallen die beiden Stromimpulse ab, und der Hauptvormagnetisierungsstrom V/' bringt den Kern in den durch den Punkt 238 Fig. 9) angezeigten magnetischen Zustand zurück. Diese zweite Umschaltung des Kernes induziert eine weitere Gruppe von Signalen in den mit dem Kern verbundenen Leseleitern, wie dies bei Periode P_1S bei der Wellenform des Leseleitersignals in Fig. 2 angezeigt ist. Wie noch ausgeführt wird, dienen nur die positiven Signale auf den Leseleitern zur Tastung der Haltcschaltungen. Wie aus der Wellenform des Leseleitersignals in Fig. 2 zu erkennen ist, wird ungeachtet des Wicklungssinnes in jedem mit dem Kern verknüpften Leseleiter ein positiver und ein negativer Impuls erzeugt. Außerdem ist es gleichgültig, ob der positive Impuls in Periode P₁₀ und der negative Impuls in F₁₈ erzeugt wird oder umgekehrt.

Es folgt nun mit Bezugnahme auf Fig. 10 eine Beschreibung der Wirkungsweise der Nebenvormagnetisierungsschaltung 173 in Fig. 3 zur Abänderung der normalen Kernumschaltung. Die Wahl des Kerns 03-16 im Programm des »Multiplizieren«-Befehls oder des Zusatzkerns 03-16-1, der ein Unterprogramm des genannten Befehls darstellt, möge als Beispiel dienen. Die beiden Kerne sind in Fig. 7 gezeigt. Wie bereits erwähnt, ist die Koerzitivkraft des Stromes 'if gleich der des Zählerstromes '&' und des Anweisungsstromes 'c\ wobei jedoch der Strom 'if entgegengesetzte Richtung aufweist. Der durch Wellenform 243 (Fig. 3) aufgezeigte Nebenvormagnetisierungsstrom'rf' hat beispielsweise eine Koerzitivkraft von — 600 mA-Windungen und verhindert bei seinem Durchgang durch einen Kern, daß dieser auf Punkt 241 der Magnetisierungskurve durch die Reihen- und Spaltenströme '&' und 'c' gebracht wird. Wie schon bei der Beschreibung der Fig. 10 erklärt wurde, dienen die Flip-Flops N14 und N17 zur Auswahl eines der beiden in der derselben Spalte gelagerten Kerne, wobei ein Kern in der Reihe und der andere in der Zwischenreihe angeordnet ist und daher beide gleichzeitig einen Spaltenimpuls erhalten würden. Die Wahl zwischen den beiden Kernen erfolgt nun dadurch, daß der unerwünschte Kern nicht umgeschaltet wird, da der Nebenvormagnetisierungsstrom '<f dem gleichzeitig vorhandenen Anweisungsimpuls 'c' und Zählerimpuls '&' entgegenwirkt. Wie aus Fig. 7 zu ersehen, kann ein bestimmter Reihenleiter nicht nur durch die Kerne in seiner Reihe, sondern auch durch die einer zugeordneten Zwischenreihe geführt sein. So läuft z. B. der Leiter 168 a der Reihe 03 durch sämtliche Kerne 03-02 bis 03-20 und durch die Zusatzkerne 03-16-1, 03-19-1, 03-20-1 und 03-21-1. Ebenso laufen bestimmte Spaltenleiter sowohl durch Reihenkern als auch durch Zusatzkern derselben Spalte, z. B. der Leiter 169 a der Spalte 16 durch Kern 03-16 und Zusatzkern 03-16-1. Daraus ergibt sich, daß auch die entsprechenden Zähler- und Anweisungsimpulse 'ft' und 'c' gleichzeitig durch Kern und Zusatzkern einer Spalte hindurchlaufen. Ist in Fig. 10 der Flip-Flop N14 im Zustand »1«, so befindet sich der Ausgang iV₁₄ auf hohem und der Ausgang JV,'₄ auf niedrigem Potential, so daß ein p-n-p-Treibertransistor 229 leitet und Strom durch eine Nebenvormagnetisierungsleitung 225 und die unerwünschten Kerne der Kernanordnung 150 sowie durch eine Spule 233 zur Klemme 155 mit —8 Volt hindurchläßt. Gleichzeitig sperrt ein p-n-p-Treibertransistor 230 den Strom durch einen Nebenvormagnetisierungsleiter226, wodurch der Wirkung des Reihenstromes durch den gewünschten Kern entgegengetreten wird. Soll in ähnlicher Weise der mit dem Nebenvormagnetisierungs-Ieiter225 verknüpfte Kern ausgewählt werden, so wird der Flip-Flop N14 in den Zustand »0« getriggert, und der Ausgang N_u erhält ein niedriges, der Ausgang NU ein hohes Potential, wodurch der Transistor 230 den Nebenvormagnetisierungsstrom durch den Nebenvormagnetisierungsleiter 226 und die entsprechenden Kerne der Anordnung 150 zur Klemme 155 hindiirchläßt. Gleichzeitig sperrt Transistor 229 und läßt den Nebenvorspannungsstromimpuls durch

Leiter 225 nicht hindurch. Da jeweils Strom durch Leiter 225 oder 226 fließt, erhält auch die Spule 233, die, wie erwähnt, einer Stromänderung entgegenwirkt, einen konstanten Strom, wodurch ein steiler Anstieg des Nebenvormagnetisierungsimpulses durch die gewählte Nebenvormagnetisierungsleitung und den gewünschten Kern gewährleistet wird. Die Ausgänge JVi₇ und N₁₇ des Flip-Flops N17 steuern p-n-p-Treibertransistoren 231 und 232, die wahlweise einen Stromimpuls durch Leiter 227 oder 228 hindurchlassen. Diese vom Flip-Flop N17 gesteuerte Nebenvorspannung gleicht der durch den vorher beschriebenen Flip-Flop N 14 gesteuerten. In Fig. 8 ist bei dem Vorgangsblock 03-16 die Bezeichnung iV14=0, bei Block 03-16-1 ΛΓ14=1 angeschrieben. Dies bedeutet, daß der Kern 03-16 und damit auch der Vorgangsblock 03-16 ausgewählt wird, wenn der Flip-Flop Af 14 auf Zustand »0« getriggert wird, und daß der entsprechende Zusatzkern 03-16-1 und damit der Vorgangsblock 03-16-1 ausgewählt wird, sobald eine Tastung des Flip-Flops N 14 auf Zustand »1« erfolgt.

Es folgt nun eine Beschreibung der Anordnung der Leseleiter durch die Kerne und der Verbindungen der Leseleiter zur Triggerung der Halteschaltungen. Wie bereits erwähnt, werden die Halteschaltungen normalerweise einmal während jedes Grundzyklus zu gegebenen Zeitpunkten gesetzt und freigegeben. Fig. 11 zeigt ein Schaltbild einer typischen Halteschaltung, z. B. 164 in Fig. 3, die einen n-p-n-Transistor 246 und einen p-n-p-Transistor 249 enthält. Die Basis des ersteren ist beispielsweise mit dem Leseleiter 11 c über einen Widerstand 254, der Kollektor mit einer Klemme 247 mit J-25 Volt über einen Widerstand 248 verbunden und der Emitter geerdet. Die Basis des zweiten Transistors ist an den Kollektor des Transistors 246 über einen Basiswiderstand, der Emitter an eine Klemme 250 mit +20VoIt und der Kollektor an den Programmsteuerleiter 11 c angeschlossen. Dieser bringt ein hohes Diodennetzwerksteuersignal hervor, sobald die Halteschaltung 164 gesetzt ist; er ist außerdem mit einer Klemme 251 von -50VoIt verbunden und wird durch eine an einer Klemme 255 von — 12VoIt liegenden Fangdiode 252 auf dem Potential —12 Volt gehalten. Der Leiter 11 c' liegt weiterhin über eine Diode 259, einen Widerstand 260 und einen Parallelkondensator 261 an der Basis des Transistors 246, die durch einen Leiter 253 über einen Widerstand 263 mit einer Klemme 262 von — 12VoIt verbunden ist. Eine Klemme 264 zur Freigabe der Halteschaltung ist an die Anode einer Diode 268 angeschlossen, deren Kathode mit der Basis des Transistors 249 verbunden ist und bei Erscheinen eines Freigabesignals an der Freigabeklemme die Sperrung des letzteren bewirkt.

Erscheint ein positives Signal auf Leseleiter 11 c infolge der Umschaltung eines mit diesem verknüpften Kerns, so wird der Transistor 246 leitend getastet, und es fließt ein Strom von der Klemme 247 über Widerstand 248 zur Erde. Dies bewirkt einen Potentialabfall an der Basis des Transistors 249. der leitend wird und einen Strom von der Klemme 250 über den Transistor, die Diode 259, den Widerstand 260, den Widerstand 254 und durch den Leseleiter nach Erde durchläßt. Die Stromrückkopplung durch den Widerstand 254 hält das hohe Potential an der Basis des Transistors 246 auch noch nach dem Abfall des Spannungssignals der Wellenform 242 aufrecht.

Somit wird während des Zeitintervalls von P₁₁.

(oder P₁₈) bis P₁₃ das + 20-Volt-Potential der Klemme 250 dem Programmsteuerleiter lic' als ein Programmsteuersignal aufgeprägt, was durch das hohe Potential der Wellenformen 269 der Fig. 2 und 11 verdeutlicht wird. Dieses auf hohem Potential liegende Programmsteuersignal wird so lange aufrechterhalten, bis ein bei P₁₄ in Wellenform 270 gezeigtes Freigabesignal von +25 Volt an die Klemme 264 angelegt wird. Dieses Signal gelangt durch Diode 268 zur Basis des Transistors 249, der dadurch gesperrt wird. Die Vorspannung von ungefähr +5VoIt bewirkt ein schnelles Abfließen der Ladungsträger vom Transistor. Dies hat zur Folge, daß das Potential auf dem Programmsteuerleiter lic' scharf auf die -5OVoIt der Klemme 251 hin abfällt, dann jedoch durch das Leitendwerden der Fangdiode 252 auf — 12 Volt Potential abgefangen wird. Das Steuersignal ist bei Beginn der Periode P₁₄, wie durch Wellenform 269 der Fig. 2 gezeigt, beendet. Da die Diode 259 vorgespannt ist, gelangen die —12 Volt der Klemme 262 an die Basis des Transistors 246 und bringen diesen in die normale Sperrlage zurück. Der durch den Spannungsteiler von Erde am Ende des Leseleiters 11 c durch die Widerstände 254 und 263 zur Klemme 262 fließende Strom spannt die Basis des Transistors 246 in geeigneter Weise vor. Die Diode 259 verhindert, daß das Fangpotential auf Steuerleiter 11 c' eine Wirkung auf die Vorspannung der Basis des Transistors 246 ausübt. Es ist zu bemerken, daß jede Halteschaltung durch einen entsprechenden eigenen Leseleiter wirksam gemacht wird und daß durch sie die Erregung eines entsprechenden einzelnen Diodennetzwerkssteuerleiters erfolgt. Wie noch gezeigt wird, dient das Ausgangspotential an dem Steuerleiter bei gesetzter Halteschaltung als Erregungspotential im logischen Netzwerk des Diodennetzwerkes 60, wodurch das Netzwerk einen hohen Ausgang bervorbringt, sobald alle Eingangsglieder hoch sind. Andererseits kann das Ausgangspotential auf dem Steuerleiter selbst als ein Eingang des logischen Netzwerks dienen, wodurch dieses wiederum einen hohen Ausgang hervorbringt, sobald das Steuerpotential und sämtliche anderen Eingänge hoch sind.

Der Maschinentaktgeber und -zähler bringt die Zähler- und Anweisungsimpulse am Ende der Periode P₁₇ zum Abklingen und der ausgewählte Kern wird während der Periode P₁₈ durch den Vormagnetisierungsstrom 'α' in seinen normalen, durch Punkt 238 (Fig. 9) angezeigten Zustand zurückgeführt. Ist ein Leseleiter durch den gewählten Kern geführt, so erscheinen auf ihm Signale, wie beispielsweise 242 oder 242 a, durch die während der Periode P₁₈ eine Halteschaltung, z. B. 164, gesetzt wird. Dies ist durch die Wellenform 269 (Fig. 2) dargestellt. Die Wirkung des auf einem Steuerleiter, z.B. lic', erzeugten Steuerpotentials zur Steuerung einer arithmetischen Operation, und im besonderen in diesem Ausführungsbeispiel zur Steuerung von Produktschaltungen in den logischen Netzwerken, soll nunmehr erläutert werden.

Unter Bezugnahme auf Fig. 7 und 8 erfolgt nun eine Beschreibung der Wirkungsweise des Systems bei der Ausführung von durch bestimmte Steuerkerne der Anordnung gesteuerten Vorgängen. Bestimmte Vorgangsblocks der Fig. 8 und die während jedes dieser angezeigten Blocks auszuführenden logischen Gleichungen sollen im folgenden diskutiert werden. Die ausgeführten logischen Gleichungen zeigen, wie die den Vorgangsblöcken entsprechenden Aussagen durch

in dem arithmetischen Diodennetzwerk 60 auszuführende Maschinenoperationen auszudrücken sind.

Bestimmte Formen der logischen Gleichungen erscheinen mehr als einmal in den Vorgangsblocks des erfindungsgemäßen Ausführungsbeispiels. Das arithmetische Diodennetzwerk 60 enthält Diodenschaltungen zur Erzeugung sämtlicher im folgenden ausgeführter Gleichungen. Es ist allgemein bekannt, wie eine Schaltungsanordnung zur Erzeugung aller Gleichungen für jeden Zeitpunkt, für den die Gleichung angewendet wird, aufzubauen ist. Es ist jedoch nicht notwendig, eine logische Kombination von Aussagen mehr als einmal zu erzeugen. Wird eine bestimmte Gleichung in mehreren Vorgangsblocks verwendet, so braucht die Schaltung zur Erzeugung dieser Gleichung nur einmal vorgesehen zu werden, worauf die Auswahl der Diodennetzwerkschaltung für diese besondere Gleichung durch Setzen der das betreffende Diodennetzwerk steuernden Halteschaltung immer dann erfolgt, wenn diese wirksam gemacht werden muß. Diese mehrmalige Verwendung von Teilen des Diodennetzwerks verringert die Anzahl der erforderlichen Bauteile.

Block —00 — Aufsuchen der Steuernummer

Im Block —00, der, wie auch der zweite Block, allen Befehlen gemeinsam ist und durch Umschalten des Kerns —01 allein durch einen Spaltenleiterimpuls über eine doppelte Wicklung wirksam gemacht wird, findet das Aufsuchen der Steuernummer statt. Es werden Steuersignale 41c', 42 c', 45 c', 46 c', 54 c', 57 c' und 36 c' dazu benötigt, die Eingangsdiodennetzwerke für die Flip-Flops Ll bis L14 (66 a in Fig. 1), Al bis A14 (61 in Fig. 1), Kl und Kl sowie KT einzuschalten. Demgemäß sind, wie in Fig. 7 gezeigt, die Leseleiter 41 c, 42 c, 45 c, 46 c, 54 c, 57 c und 36 c durch den Kern geführt. Dabei bezeichnet der Buchstabe »c«, z.B. in 41c, einen Leseleiter, und »c'«, z. B. in 41 c, den entsprechenden Diodennetzwerksteuerleiter einerseits und das aus der durch den Leseleiter 41 c gesteuerten Halteschaltung kommende Signal andererseits. Außerdem laufen durch den Kern —00 die Leseleiter 12 c und 13 c, die zusammen mit dem Leseleiter 36 c zur Steuerung der iV-Flip-Flops verwendet werden, die über die Steuerleiter 12 c', 13 c' bzw. 36 c' zur Sprungentscheidung dienen. So erscheinen also während des Maschinengrundzyklus bei der Auswahl und Umschaltung des Kerns—00 entsprechende Lesesignale auf den Leseleitern 41c, 42 c, 45 c 46 c, 54 c, 57 c. 36 c, 12 c bzw. 13 c und setzen die entsprechenden Halteschaltungen, wodurch die Steuerleiter 41C. 42 C, 45 c', 46 c', 54 c', 57 c', 36 c', 12 c' und 13 c von Periode P₁* bis zur nachfolgenden Periode P₁₃ des Grundzyklus auf hohes Potential zu liegen kommen.

Während des Blocks—00 werden folgende Operationen durchgeführt:

1. Die Adresse des ersten Wortes des Befehls wird vom M-Register 66 b in das L-Register 66 a übertragen.

2. Adressenübertragung vom L-Register 66 a in das /4-Register 61.

3. Der Programmzähler zählt weiter, wenn die Flip-Flops Kl und K2 bei P₁₃ im Zustand »0« sind.

4. Der Programmzähler springt auf 71-06, wenn der Halt-Knopf gedrückt ist (K₁, K₂).

Die Diodennetzwerke, welche die im folgenden angeführten logischen Gleichungen für den Vorgangsblock —00 realisieren und den möglichen Sprung zu Block 71-06 ausführen, sind als Netzwerkgruppen im Diodennetzwerk 60 enthalten und werden durch die Erregung der angeführten Steuerleiter wirksam gemacht, sobald die entsprechenden Halteschaltungen gesetzt sind.

Es ist zu bemerken, daß die mit den Halteschaltungen verbundenen Steuersignale und Steuerleiter durch eine geeignete Kombination aus Zahlen und kleinen Buchstaben, wie z.B. 12c für die mit dem Leseleiter verbundene Halteschaltung, bezeichnet werden, von denen sie sich jedoch durch Apostrophierung, wie z.B. bei 12c', unterscheiden. Dies geschieht nur der Einfachheit halber und soll nicht als Teil der Darstellung angesehen werden, wo bei Signalen in logischen Schaltungen durch Hinzufügen eines Apostrophs ein Signal mit niedrigem Potential angezeigt wird, wogegen das Fehlen eines solchen ein Signal mit hohem Potential kennzeichnet.

Logische Gleichungen für Block —00

_{vi 5}

*8-8 ^{= L}9-12 ^KT 41c'

0*13-14

Λ, = (Halt)'P₂., 36 c'

Ir — P J-I
,A.-! L -j ,> I M,

«13-14 ~ ^13 14":

«1-4 = i-1-4-Pl₃ ⁴⁵C'

«5-8 = ^LÖ8^P

η = T P

"9 12 ^9-12 13

C ; Λ =

(fl₁.₁₄)'P₁₃45c'

Ar = P₃₃ 54 C

Block —01 — Aufsuchen des ersten Befehlswortes

In diesem Block sind, wie es durch den entsprechenden Satz logischer Gleichungen nachfolgend gezeigt wird, andere Gruppen logischer Netzwerke wirksam zu machen. Leseleiter 50 c, 51c, 52 c, 53 c, 32 c und 59 c sind durch den Kern—01 geführt, so daß bei dessen Wahl und Umschaltung die Steuersignalleiter 50c', 51c', 52 c', 53 c', 32 c' und 59 c' infolge der Einstellung der entsprechenden Halteschaltungen auf hohes Potential gesetzt werden, was eine Erregung der erforderlichen logischen Schaltungen bewirkt.

Die auf Block—01 anwendbaren logischen Gleichungen lauten:

₁ ₁

1,1 = A '.

hίϊ 91213

'ΐ3-14 ^Λ 1.3-34 ^r IS ^ ^L
<A-14 ⁼ ('1-14) ^13 SQ C

WS₁^ = M₁.,! K₁₁-S 52 c' ws₃._Fi = M~„K._vs53c'

Λ =

q 3-c

k_m = P₂₃ 59 C

7, ₌ ρ

0""1VS ^x 9

Während des Blocks—01 werden folgende Operationen durchgeführt:

1. Übertragung des ersten Befehlswortes vom M-Register 666 in das S-Register 73 a.

2. Übertragung der Anweisung aus dem M-Register 66 b in die Anweisungregister-Flip-Flops N 8 bis N13.

3. Addition von 1 zur Adresse im A -Register 61 (diese Gleichungen sind im vorangehenden nicht aufgeführt).

4. Die Adresse des zweiten Befehlswortes wird vom /1-Register 61 in das L-Register 66a übertragen.

5. Die Flip-Flops Kl und K 2 verharren in ihrem Zustand »0«.

6. Der Programmzähler zählt bei P₁₃ weiter.

Block 03-02 — Aufsuchen des zweiten Befehlswortes

In diesem Block ist eine dritte Gruppe von Netzwerken wirksam zu machen. Dies geschieht durch Steuersignale 69 c', 70 c', 33 c', 32 c', 56 c' und 13 c', die aus den entsprechenden, durch die zugeordneten, mit dem Kern 03-02 verbundenen Leseleiter 69 c, 70 c, 33 c, 32 c, 56 c und 13 c gesetzten Halteschaltungen herrühren. Die Eingänge der Flip-Flops A1 bis A 8 bewirken die Verschiebung von aus dem M-Register66ft übertragenen Daten zu den Eingängen der Flip-Flops A1 bis A14, die ebenfalls wirksam gemacht werden müssen. Desgleichen werden die Eingänge zu den Flip-Flops iV14 bis iV17 für die Übertragung der Befehlsart-Bits aus dem M-Register 66 b wirksam gemacht. Es sei darauf hingewiesen, daß die logischen Gleichungen und die während der Vorgangsblöcke ausgeführten Operationen nur als Beispiele angeführt wurden und nicht sämtliche in diesen Blökken möglichen Operationen umfassen.

Folgende Operationen werden während des Blockes 03-02 ausgeführt:

1. Der A-Teil des zweiten Befehlswortes wird aus dem M-Register 66 b in das A-Register 61 übertragen.

2. Die Teile B und C des zweiten Befehlswortes werden vom M-Register 66 b in das E-Register übertragen.

3. Die Befehlsart-Bits werden vom M-Register 66b

in die Flip-Flops N14 bis N17 übertragen.

4. Der Programmzähler springt bei P_n, wenn die Flip-Flops Kl und K2 im Zustand »0« bzw. »1« sind.

Die in Block 03-02 anzuwendenden Gleichungen lauten:

Ci₁ _₄ = A. ,,Kt 69 c'

die im folgenden angeführten Gleichungen Z_1-4 und /₃_₈ den Gleichungen in Block —00 und α_1Λ und a₅._s denen des Blockes 03-02. Demgemäß ist, wie in Fig. 7 angezeigt, der Leseleiter 41 c durch die beiden Kerne —00 und 03-04 und der Leseleiter 69 c durch 03-02 und 03-04 geführt. Ebenso laufen die Leseleiter 85 c und 87 c durch 03-04 und realisieren die Gleichungen zum Füllen der Flip-Flops A 9 bis A14 vom S-Register 73 α aus.

Folgende Operationen werden während des Blokkes 03-04 durchgeführt:

1. Die Adresse des ersten Operanden wird über das A -Register 61 vom S-Register 73 α in das L-Register 66 a übertragen.
Die Adresse des zweiten Operanden wird vom S-Register 73 α in das A -Register 61 übertragen. Der Programmzähler zählt, wenn die Flip-Flops Kl und K2 bei P₁₃ im Zustand »0« sind.
Die auf den Block 03-04 anzuwendenden logischen Gleichungen lauten:

15

'13-14 ~

2-5.8

(/13-14 — ^13-14)' ^ΚτΡ·2.5,8 ⁴* ^C'

«5-8 = ^ΑΊΐ2 ^κτ 69 c'

₂.₃.₈ 87c'

_T = P₂55c'

— P

*s-8 =
a_a._lo =

¹²U-W = M ^ P_n 33 c'
«_]7 = M-P_n 33 c'

69 C

k_T = P- 56 c'

nk-T ⁼ Pa

■ 13

Block 03-04

Vorbereitung des Aufsuchens des ersten Operanden

Einige in Block 03-04 wirksame Gleichungen werden auch in anderen Blocks verwendet. So gleichen

55

6o

₆,-In den Fig. 13,14,15 und 16 sind Blockdiagramme und Eingangsschaltungen von einigen der Flip-Flops Nl bis NYI dargestellt. An Hand dieser Figuren soll nun die Wirkungsweise der Kerntreiberleiter-Wählregister in Verbindung mit der Betätigung der Flip-Flops Kl und K 2 erklärt werden, die die Operationen Wiederholen, Springen und Zählen steuern. Aus der vorangehenden Beschreibung ist zu ersehen, daß die Gruppen von Diodennetzwerken, die zum Erzielen der gewünschten Ergebnisse innerhalb eines bestimmten Blockes benötigt werden, durch auf entsprechenden Steuerleitern infolge der Erregung der entsprechenden Halteschaltungen erzeugte Steuersignale wirksam gemacht werden. Dabei ist für jede Gruppe von arithmetischen Diodenschaltungen jeweils eine Halteschalung erforderlich, die alle infolge von Lesesignalen gesetzt werden, welche auf entsprechenden Leseleitern auf Grund von Umschaltungen eines einzelnen Steuerkernes, durch welchen diese bestimmten Leseleiter gezogen sind, entstehen. Es ist daher ersichtlich, daß jedem Steuerkern die Steuerung von Operationen zugeordnet ist, die innerhalb des in einem entsprechenden Steuervorgangsblock durchlaufenen Grundzyklus in der Maschine ausgeführt werden, und daß, wenn eine oder mehrere bestimmte Gruppen von Diodennetzwerken in mehreren Vorgangsblöcken erregt werden sollen, ihre zugeordneten Leseleiter zur Tastung der Halteschaltungen durch jeden der verschiedenen Kerne durchgeführt werden, denen die entsprechenden Vorgangsblöcke zugeordnet sind. Durch einen Kern können auch mehrere Leseleiter

109 757/353

laufen, wodurch dieser Kern die Einstellung von mehreren Halteschaltungen steuert. Außerdem kann die Triggerleitung einer beliebigen Halteschaltung durch mehrere Kerne Iaufen, so daß die genannte Halteschaltung durch die Wahl eines beliebigen dieser Kerne gesetzt wird. Daraus geht hervor, daß jeder Kern und sein zugeordneter Vorgangsblock für sich wirkt und in seiner Funktion von anderen Kernen verschieden ist, da mit ihm jeweils entsprechende Leseleiter bestimmter Halteschaltungen verknüpft sind. Die Halteschaltungen der Fig. 7 dienen lediglich als Beispiel, denn eine Maschine enthält normalerweise einige Hunderte solcher Schaltungen. Ein Maschinenbefehl ist jeweils einer entsprechenden Kernreihe der Anordnung zugeordnet — mit den schon erwähnten Ausnahmen, wo ein Befehl zwei Kernreihen benötigt. Somit kann eine Kernreihe auch mit »Befehlsebene« bezeichnet werden. Es gibt auch Befehle, bei denen nicht alle vierzig Kerne einer Reihe benötigt werden.

Die allgemeine Zählung und Auswahl der Kerne nacheinander wird, wie schon erwähnt, durch die Zähler-Flip-FlopsN1 bis N7 bewirkt.Da ingewissen Fällen sämtliche Kerne zweier Reihen für einen einzigen Befehl erforderlich sind, müssen die Zähler-Flip-Flops achtzig verschiedene Stellungen von 00 bis 79 unterscheiden können. Aus der Tabelle II ist zu ersehen, daß durch verschiedene »1«-»0«-Kombinationen der Spaltenwähl-Flip-Flops N1 bis N 7 die erforderlichen achtzig voneinander verschiedenen Stellungen gewährleistet sind. Wenn dem Zustand »0« der Flip-Flops der Wert 0 zugeordnet wird und dem Zustand »1« eines Flip-Flops ein Wert zugeordnet ist, der den oben in der Tabelle angezeigten eingeklammerten Werten entspricht, dann kann die Numerierung jedes beliebigen Kerns und seines entsprechenden Vorgangsblocks durch in Tabelle II aufgeführte Kombinationen von »1«- und »0«-Zuständen der sieben Flip-Flops dargestellt werden.

Ein Überspringen und Wiederholen von Operationen kommt nur bei wenigen Vorgangsblocks in Frage und erfolgt unter der Steuerung der Flip-Flops K1 und K 2. Diese verlangen einen Sprung oder eine Wiederholung nur dann, wenn es auf Grund von Rechenergebnissen oder anderen Operationen des Diodennetzwerkes gefordert wird und auf jeden Fall nur auf Grund des Setzens einer aus einer besonderen Gruppe von Halteschaltungen. Wird diese Halteschaltung nicht gesetzt, so kann die Maschine nur normal weiterzählen. Die Tabelle I zeigt, welche der Reihenwähl-Flip-Flops N 8 bis N13 zur Wahl einer bestimmten Befehlsebene im echten Zustand sein müssen. Die Tabelle II zeigt an, welche Spalten-Flip-Flops JVl bis N7 zur Wahl eines bestimmten Vorgangsblocks (Kerns) innerhalb einer Befehlsebene in den Zustand »1« zu bringen sind. Am Ende jedes Grundzyklus müssen Vorbereitungen zur Auswahl von Signalen getroffen werden, die die Vorgänge des nächsten Grundzyklus steuern. Deshalb werden während der Perioden P₁₃ die Flip-Flops Kl und K 2 abgefragt, ob derselbe Vorgangsblock wiederholt, ob zum nächsten Vorgangsblock weitergezahlt oder ob ein Sprung zu einem beliebigen anderen Vorgangsblock ausgeführt werden soll. Nach dem Ergebnis dieser Abfragung werden die JV-Flip-Flops während dieser Periode für die nächste Kernauswanl bei P₁₆,₁₇ eingestellt. Während der Perioden P₁₄ und P₁₅ werden dann alle vorher gesetzten Halteschaltungen freigegeben, bevor durch einen neugewählten und umgeschalteten Kern in den Perioden P_lß. ₁₇ das erneute Setzen von Halteschaltungen erfolgt.

An Hand der Fig. 13 und 14, die die Eingangsnetzwerke für die Zähler-Flip-Flops Nl bis Nl zeigen, soll nunmehr das Weiterschreiten von einem Vorgangsblock zum anderen innerhalb desselben Befehls gezeigt werden.

Die auf die Flip-Flops JVl bis N 4 und N 5 bis JV 7 anwendbaren logischen Gleichungen lauten:

Weiter	f	"ι	= K₁-KZP₁₃N/	«I	= (K/KZ P_n) (N/N_n +	N₁NZN/)
zählen			= (K₁-KZP_n) (N/N₃ + N_n'N₃ + N₁N₂N./)	κ²	= (K/KZP₁₃) (N/Nl +	N₁N₂N,)
Sprung 1	ί	«1 «a	= KJ'K₂ P₁₃13 c'	«4	= K/K₂P_n12c'_t
Sprung 2	f 1		= K₁ K^P₁S 20 c'	«2 «₄	^K₁K₂P_nWc' ^K₁Ko P₁₃ 21c'
Sprung 3	f I	«I "a	= K₁KZP₁^Sc' = K₁K₂ ^--P₁₃ 27c-		= K₁JVP₁,^ = K₁K₂'P₁₃ 28 c'
Löschen	r 1	(Λ

Weiterzählen

Sprung

, ί

Sprung 2
Sprung 3
Löschen

¹¹O =

η. =

«6 = B₇ =

«6 =

(K₁' K₂' P₁₃) (Ν,Ν,Ν.' + N₁-N₅ + N₁'N₅) (K₁-K₂-P₁₃) [N₁N₁N₅N₆' + JV₆(JV/ + JV₄' + JV₅')] (K₁-K₂-P₁₃) [JV₁JV₄Jv₅JV₀JV₇' + JV₇(JV₁' + JV₄' + JV₅'

_12n
K₁K₀P_nUc' K₁K₂P_nITc' K₁ K_n P_n 22 c'
K₁K" P₁₃ 23 C'
K₁K, P₁₃ 24 C-K₁ K? P₁₃ 29 C-KK-P^Q'

n_a~.

n. = K₁KZP_nZIc'

Bei Beginn der Perode F_16-17 müssen sich die Flip-Flops Nl bis Nl in den erforderlichen Zuständen befinden. Dies kommt dadurch zustande, daß während der Periode P₁₃ die Flip-Flops K1 und Kl auf die vorgenannten Flip-Flops einwirken. Soll 5 z. B. eines der Flip-Flops Nl bis N 7 sich im Zustand »1« befinden, so muß an seine Eingangsschaltung (Fig. 13 und 14) eine bestimmte Zusammenstellung von Eingangssignalen angelegt werden. Soll z. B. der Flip-Flop Nl den Zustand »1« einnehmen, wie es zu den Zählpunkten 01, 03, 05, 07, 09, 11, 13 ... 77 und 79 der Fall sein muß, so ist die eine oder andere von vier Eingangssignalkonfigurationen, wie sie durch die vorgenannten logischen Gleichungen für H₁ definiert werden, vorzusehen. Im anderen Falle wird der Nl-Flip-Flop durch Anlegen des „«j-Signals während P₁₃ in den Zustand »0« gebracht, falls es sich nicht schon darin befindet. Die vier möglichen Konfigurationen der hohen Eingangssignale zum Setzen des Flip-Flops in den »1 «-Zustand werden durch die ao genannten logischen Gleichungen dargestellt, die unter »Zählung«, »Sprung 1«. »Sprung 2« und »Sprung 3« aufgeführt sind. Berücksichtigt man die gegebenen Gleichungen für die vier Möglichkeiten, Nl in den Zustand »1« zu setzen, so erkennt man, daß für »Zählung«, d. h. Weiterschreiten zum darauffolgenden Vorgangsblock, die Gleichung verlangt, daß die beiden Flip-Flops Kl und K2 im Zustand »0«, d.h. (K₁'K₂') sind. Für »Sprung 1« ist (K₁'K₂) erforderlich usw. Somit zeigt sich, daß die vier mögliehen Zustände der beiden .K-Flip-Flops darüber entscheiden, ob eine Zählung, ein Sprung oder eine Wiederholung stattfinden wird. Da das Setzen aller Kerne wählenden iV-Flip-Flops vor Beginn des nächsten Vorgangsblocks während der Periode P₁₃ stattfindet, so müssen sowohl das P-Zählersignal P₁₃ als auch die Ausgänge der Kl- und K2-Flip-Flop-Konfiguration als Eingangssignale an jede der Nlbis-N7-riip-Flop-Eingang3Schaltungen gelegt werden, was durch die in den Fig. 13 und 14 gezeigten Schaltungen geschieht. Jede der gezeigten Eingangsschaltungen enthält einen Eingangsleiter, über den jedes der drei verschiedenen Halteschaltungsausgangssteuersignale empfangen werden kann, z. B. die Signale 18c, 25c' und lic' für den Flip-Flop Nl. Somit werden im ganzen einundzwanzig Halteschaltungsausgangssteuersignale benötigt, von denen je drei dem entsprechenden der Nl-bis-N7-Flip-Flops zugeordnet sind. Diese Signale werden den entsprechenden Eingangsdiodenschaltungen der genannten Flip-Flops zugeführt, und während der Periode P₁₃ des Grundzyklus trägt das eine oder andere dazu bei, falls nicht beide .K-Flip-FIops im Zustand »0« sind, den entsprechenden N-Flip-Flop in den Zustand »1« zu bringen, wodurch ein Teil der einen bestimmten Sprung bewirkenden N-Flip-Flop-Konfiguration gebildet wird. Sind sowohl Kl als auch K 2 im Zustand »0«, so findet kein Sprung, sondern eine Zählung zum nächsten Vorgangsblock statt, wie dies durch die im vorangehenden gezeigten Gleichungen für die Zählung ausgesagt wird.

Aus dem vorangehenden wird verständlich, daß die Konfiguration der iC-Flip-Flops während der Periode P₁₃ bestimmt, welcher der Vorgänge, Springen, Weiterzählen oder Wiederholen, bei der Auswahl des nächsten Vorgangsblocks durchgeführt werden soll. Die Spalte, aus der der nächste Kern zu wählen ist. wird durch die Konfiguration der Flip-Flops Nl bis Nl bestimmt. In derselben Weise und durch ebenso wirkende Schaltungen und Gleichungen bestimmen die Flip-Flops NS bis NIl die Reihe, in welcher sich der nächste zu wählende Kern befindet. Die Schaltungen für die Flip-Flops N 8 bis NIl sind in Fig. 15 gezeigt und die anzuwendenden logischen Gleichungen lauten:

r	—00	r	—01	«8 =	K₉ P₁₃ 36 c'	0«9	= (n₉YK₂P₁₃36c^r
	(Sprung nach 71-06)		(Füllen vom M-Register her)	0«8 =	(«₈)%P₁₃36c-	«11	= K₂ P₁₃ 36 c'
				0«1l	= (n~_uY K₂P₁₃36c'
		0«10 ~	(n_in)'K₂P_ls36c'	«13	= K₂ P₁₃ 36 c'
		«12 =	K,P_Vi36c'	0«13	= (/T₁₃)' AT₂P₁₃ 36 c'
		0"I₂==	(H₁₂)'K₂P _vi36c'	«9	= M₂ P₉ 32 c'
		«8 =	M₁P₉ZIc'	0«9	= («₉)'P₈32c'
		0ⁿ8 ⁼⁼	(«₈)'P₉32c'	«u	^M₄P₉ 32 c'
		«10 ⁼⁼	M₃ P₉ 32 c'	o«n	= (H₁₁)' P₉ 32 c
oⁿio⁼⁼	(«₁₀)'P₉32c-	«13	= M_eP₉32c'
«12 ⁼	M₅P₉32c'	0«13	- (n₁₃)'P_fl32c'
0«12	(n₁₂)'P₉32c

Aus den Gleichungen ergibt sich, daß ein Sprang von einer Reihe zur anderen nur dann möglich ist, wenn der Flip-Flop K 2 während der Periode P₁₃ in Zustand»1« ist, d.h. wenn sich das Steuersignal36c' der Halteschaltung auf hohem Potential befindet.

Wie durch die im Zusammenhang mit Block —01 angeführten Gleichungen gezeigt, werden die Flip-Flops N 8 bis N13 während des Vorgangsblocks—01 vom Speicher aus gesetzt, während die Flip-Flops N14 bis N17 in den Blocks 03-02, 04-02 und anderen eingestellt werden.

Wie schon erwähnt, erfolgt ein Sprung von einer Reihe zu einer anderen in Abhängigkeit von den Ausgängen der Flip-Flops Kl und K2. So erfolgt z.B., wie bei der Diskussion des Blockes —00 an Hand von Fig. 8 gezeigt, ein Sprang nach Block 71-06

(Sprung 1), wenn sich der Flip-Flop Kl im Zustand »0« und der Flip-Flop K2 im Zustand »1« befindet. Dies soll nun als Beispiel für einen Sprung zwischen Befehlsebenen näher betrachtet werden. Die Wahl der Reihe 71 wird durch die Flip-Flops JV 8 bis iV13 und der Spalte 06 durch die Flip-Flops Nl bis JV 7 bewerkstelligt. Aus Tabelle II ergibt sich für die Zählung 06, daß die Flip-Flops JV 2 und JV 3 in den Zustand »1« und die Flip-Flops JVl, JV 4, JV 5, JV 6 und JV7 durch das vorher beschriebene Verfahren in den Zustand »0« eingestellt werden müssen. Für die Befehlsreihe 71 werden die Flip-Flops JV 8, JVIl, JV12 und JV13 in Zustand »1« und die Flip-Flops JV 9 und JVlO in den Zustand »0« gebracht. Die für die Flip-Flops JV 8 bis JVIl aufgestellten logischen Gleichungen zeigen, daß diese Flip-Flops bei erregtem Steuerleiter 36 c' zur Wahl der Befehlsreihe 71 getriggert werden, wenn sich KI während der Periode P₁₃ in Zustand »1« befindet. Dies ist kurz vor Beendigung des Grundzyklus der Fall, während welchem die Operationen des Blocks —00 ausgeführt werden. Somit wird während der Perioden P₁₆ und P₁₇ des folgenden Grundzyklus der Kern 71-06 ausgewählt und zur Erregung der Diodennetzwerke für die Operationen des Blocks 71-06 umgeschaltet.

Aus dem vorangehenden ist zu entnehmen, daß vor der Wahl und Umschaltung eines Kerns, d. h. während der Periode P₁₃ des vorhergehenden Grundzyklus, sowohl der Inhalt des Zählregisters als auch des Anweisungsregisters je nach Stellung der Flip-Flops Kl und K 2 verändert werden kann.

In der folgenden Tabelle III sind diejenigen Steuersignale aufgeführt, die während gewisser, als Beispiel angezogener Vorgangsblöcke hohes Potential aufweisen müssen.

Tabelle III
Programmzähler- und Anweisungsregistersteuerung

40

45

Demnach müssen im Vorgangsblock —00, der allen Befehlen gemeinsam ist, die Steuersignale 12 c', 13 c' und 36 c' hoch sein. Sie werden durch die entsprechenden Halteschaltungen bei der Umschaltung des Kerns —00 während der Perioden P₁₀ oder P₁₈ so eingestellt. Es sei daran erinnert, daß bei der als Beispiel angeführten Sprungoperation, d.h. Sprung von —00 nach 71-06, die Flip-Flops Kl und K2, wie bereits im Zusammenhang mit Block —00 erläutert, in den Zustand (K₁'K₂) gebracht wurden. Dadurch erhält, wie in der Schaltung in Fig. 13 gezeigt, der Ausgangsleiter der Sprung-1-Entscheidung in der nächsten Periode P₁₃ hohes Potential. Da der Steuerleiter 12 c' hoch liegt, gelangt an den Eingangsleiter n₂ des Flip-Flops JV 2 während der Periode P₁₃ hohes Potential und setzt den Flip-Flop JV2 in den Zustand »1«. Dies ist darauf zurückzuführen, daß das Steuersignal 12 c' über einen Produktwiderstand 303 an die logische Produktschaltung angelegt wird,

Block	12 c',	13 c',	Steuersignale
—00	13 c'		36 c'
03-02	12 c',	15 c'
03-10	lic',	15 c'.
03-11	12 c',	15 c'.	18 c', 22 c', 25 c', 26 c'. 29 c'
03-12		25 c', 29 c'

die einmal die logische Produktschaltung für Sprung 1 des Entscheidungsnetzwerks und zum anderen die Eingangsschaltung für das Steuersignal 12 c' enthält. Die erregte JV2-Flip-Flop-Eingangsschaltung wird in der Sprung-1-R.eihe der den JV2-Flip-Flop (Fig. 13) betreffenden logischen Gleichungen in der «₂-Eingangsspalte dargestellt. Bei dem Sprungbeispief muß außerdem der Flip-Flop JV 3 für die 06-Zählung in Zustand »1« sein. Da das Steuersignal 13 c ebenfalls hoch liegt, wird auch, ähnlich wie für Flip-Flop JV 2, eine Produktschaltung während P₁₃ auf hohes Potential gelegt. Die logische Gleichung ist in der n_;J-Eingangsspalte gegenüber »Sprung 1« in den JV3 betreffenden logischen Gleichungen angeführt. Da keiner der den Flip-Flops JVl, JV4, JV5, JV6 und JV7 zugeordneten Steuerleiter durch die Umschaltung des Kerns —00 auf hohes Potential gelegt wurde, kann keiner dieser Flip-Flops während dieses Grundzyklus in Zustand »1« versetzt werden, und alle gelangen während der Periode P₁₃ durch das P₁ .,-Zählsignal auf den „n-Eingangsleitern dieser Flip-Flops in den Zustand »0«. Dies ergibt sich aus den entsprechenden Flip-Flop-Schaltungen in den Fig. 13 und 14 und aus den Rückstellungsgleichungen der Flip-Flops JVl bis JV 7.

Bei weiterer Betrachtung des Sprungvorgangs von Block —00 auf 71-06 sei daran erinnert, daß die erforderliche Konfiguration der Reihenauswähl-Flip-Flops JV 8 bis JV13 mit JV 8, JVIl, JV12 und JV13 im Zustand »1« und JV9 und JVlO im Zustand »0« gefunden wurde. Die Eingangsschaltung für diese Flip-Flops zeigt Fig. 15. Aus Tabelle III ist ersichtlich, daß der Steuerleiter 36 c' bei der Umschaltung des Kerns —00 hohes Potential erhielt. Aus Fig. 15 geht hervor, daß, wenn sowohl K₂ als auch P₁₃ hoch sind, das Signal auf Steuerleiter 36 c' direkt an den Tasteingang (n) der Flip-Flops JV 8, JVIl, JV12 und JV13 angelegt wird, während es jedoch dem Tasteingang (n) von JV 9 und JVlO nicht direkt zugeführt wird. Bei jedem der Flip-Flops JV 8 bis JV13 liegen an dem Emitter des p-n-p-Transistors der Negatorschaltung (Fig. 12) zwei Signale: Das eine ist das Steuersignal 32 c' während der Periode P₉ und ist bei diesem Vorgang nicht von Interesse, das andere wird durch den Ausdruck J^₂P₁₃ 36 c' dargestellt und dient dazu, die Flip-Flops JV 9 und JVlO in den Zustand »0« zu versetzen, da diese beiden während P₁₃ keine hohen Eingangssignale aufweisen dürfen. Das den Negatoren der Flip-Flops JV 8, JVIl, JV12 und JV13 zugeführte Signal (K₂ P₁₃ 36 c') ist unwirksam, da das gleichzeitig am Tasteingang (ή) dieser Flip-Flops vorhandene hohe Signal (K₂ P₁₃ 36 c') die entsprechenden Negatortransistoren sperrt. Aus Fig. 12 ist zu entnehmen, daß das echte Eingangssignal («) über den Verbindungspunkt 278 an die Basis des p-n-p-Transistors 290 gelegt wird. Somit werden die Flip-Flops JV 2, JV 3, JV 8, JVIl, JV12 und JV13 während P₁₃ in den Zustand »1« versetzt, wogegen die restlichen der Flip-Flops JVl bis JV13 in den Zustand »(kgebracht werden. Dies hat zur Folge, daß während P_1n. ₁₇ des nächsten Zyklus der Kern 71-06 umgeschaltet wird und die diesem Block zugeordneten Operationen zur Durchführung kommen.

In dem vorangehenden Absatz wurde beschrieben, wie die Maschine durch Wählen und Umschalten von Steuerkernen von einem Vorgangsblock zum anderen fortschreitet. Der Übergang z. B. von Block —00 zu Block 71-06 ist natürlich nur eine der möglichen

Fortsetzungen, die das Steuergerät vorsieht; dies ergibt sich auch aus z. B. in vorhergehenden angeführten Aufgaben für Block —00. Sind, wie dort gezeigt, die Flip-Flops Kl und Kl beide im Zustand »0«, dann zählt das Gerät, d. h. es schreitet nach Block —01 weiter. Andererseits kann auch der Sprung 1, 2 oder 3 ausgeführt werden, je nach der Konfiguration der Zustände der Flip-Flops Kl und Kl. Während bei den als Beispiel beschriebenen Operationen von den mit dem Kern —00 verknüpften Leseleitern nur 12 c, 13 c und 36 c verwendet wurden, ist es offensichtlich, daß auch die anderen mit diesem Kern verknüpften Leseleiter für andere in Block —00 auszuführende Operationen in gleicher Weise Verwendung finden können. Es zeigt sich somit, daß das erfindungsgemäße System in der Zuordnung und Ausführung von Operationen für einen beliebigen Vorgangsblock sehr vielseitig ist.

Um zu zeigen, wie eine Steuerung der kernauswählenden iV-Flip-Flops durch andere Vorgangsblockkerne als —00 erfolgen kann, sind in Fig. 15 zusätzliche Eingangsschaltungen für die Flip-Flops N 8 bis iV13 gezeigt. Die logischen Gleichungen hierfür sind bereits angeführt worden, und es versteht sich, daß zusätzliche Eingänge und Gleichungen derselben Art auf andere iV-Flip-Flops anwendbar sind. Block —01, der ebenfalls allen Befehlen gemeinsam ist, soll zu diesem Zweck als Beispiel herangezogen werden. Der Umschaltung des Kerns —01 zur Vorbereitung der Operationen in Block —01 geht ein Zählvorgang in dem vorhergehenden Block —00 voraus, der durch das Löschen (Überführen in Zustand »0«) der beiden Flip-Flops Kl und Kl bewirkt wird. Einige der in Block —01 aufgerufenen Operationen wurden schon im Beispiel erwähnt. In den für die diesen Block betreffenden Operationen aufgeführten logischen Gleichungen sind auch die Gleichungen für den Tast- (w-) und Lösch- („«^Eingang der Flip-Flops N 8 bis ΛΓ13 in konzentrierter Form enthalten. Wie bereits erwähnt, kann jeder dieser Flip-Flops bei der Übertragung der Anweisung aus dem M-Register 66 b in das Anweisungsregister durch gleichzeitige hohe Signale erstens aus einer entsprechenden Zelle des M-Registers 66 b, zweitens aus dem Zähler während der Periode P₉ und drittens durch ein Signal auf Steuerleiter 32 c' in den Zustand »1« gebracht werden. Fehlt eines dieser Signale, so wird der Flip-Flop während P₉ in den Zustand »0« versetzt. In Fig. 15 ist die zur Realisierung der Gleichungen für die Flip-Flops NS bis JV13 erforderliche Schaltung gezeigt. Diese umfaßt einen Produkteingangskreis mit einer Verbindung zu Steuerleiter 32 c' und eine Verbindung über eine Diode zum P_B-Signal. Der Ausgang des Produktkreises stellt über einen gemeinsamen Leiter den Eingang zu einzelnen, mit den entsprechenden Tasteingangsleitern der Flip-Flops verbundenen Produktkreise dar. Die letztgenannten Produktkreise sind mit dem Steuerleiter 32 c' und über Dioden mit entsprechenden Zellen des M-Registers 66 & verbunden. Auf die in Verbindung mit den Vorgängen in Block —00 erläuterte Weise bewirkt ein hohes Signal während der Periode P₉ von der M-Register-Zelle aus zusammen mit dem Signal auf dem Steuerleiter 32 c' die Umschaltung des entsprechenden Flip-Flops in den Zustand »1«. Während ein niedriges Signal aus dem M-Register 66 b ein niedriges Potential am Tasteingangsleiter des entsprechenden Flip-Flops vorsieht, erzeugt der entsprechende Negator ein hohes Potential am Löscheingangsleiter des Flip-Flops, wodurch dieses in den Zustand »0« versetzt wird. Aus diesem Beispiel ist zu erkennen, wie zusätzliche Eingangsschaltungen hinzugefügt werden, die gewünschte Veränderungen in den iV-Register-Flip-Flop-Konfigurationen zur Wahl des nächsten Vorgangsblocks bewirken können.

Fig. 16 zeigt die Eingangsschaltung für die Flip-Flops N14 bis N Π zur Durchführung der im Zusammenhang mit Vorgangsblock 03-02 beschriebenen Vorgänge, die zur Übertragung von Befehlsartdaten aus dem M-Register 66 b in die erwähnten Flip-Flops dienen. Wie erinnerlich steuern die Flip-Flops ΛΓ14 bis N17 das Anlegen der Nebenvorspannung bei der Reihenwahl. Wie durch die drei bei der Diskussion des Blocks 03-02 angeführten Gleichungen für die Flip-Flops N angezeigt, werden die Daten während der Periode P₉, wenn der Steuerleiter 33 c' an hohem Potential liegt, übertragen. Es ist zu bemerken, daß die Flip-Flops N14, N15 und ΛΓ16 Signale aus den entsprechenden M-Register-Flip-Flops Ml, Ml und M3 erhalten, während dem Flip-Flop N17 ein Eingangssignal vom Flip-Flop M 5 zugeführt wird. In Fig. 16 liegen die Signale 33 c' und P₉ über ein Produktnetzwerk an einem gemeinsamen Leiter an, der als Eingang zu den einzelnen Produktnetzwerken dient, die durch die Signale 33 c' und M_v 33 c' und M₂, 33 c' und M₃ und 33 c' und M₅ gespeist werden und deren Ausgänge an dem Tasteingang eines entsprechenden der Flip-Flops JV14 bis iV17 liegen. Die Arbeitsweise gleicht der im Zusammenhang mit den Flip-Flops iVl bis N13 beschriebenen, so daß sich eine ausführliche Erklärung erübrigt.

In Fig. 17 ist die erforderliche Eingangsschaltung für den ίΤΓ-Flip-Flop zur Ausführung der Übertragung während des Intervalls P₂₃ bis P₉ dargelegt. Die Hauptaufgabe dieses Flip-Flops ist die Steuerung der Übertragung von Daten zwischen A-, L- und M-Register 61, 66 a bzw. 66 b. In den als Beispielen angeführten Operationen während der Blöcke —00/ 03-02 und 03-04 ergibt sich die Steuerung aus den bei der Diskussion der betreffenden Blöcke angeführten logischen Gleichungen. So wird z. B. in Block —00 die Adresse des ersten Befehlswortes aus den Ml-, M2-, M3- und M4-Flip-Flops in die entsprechenden L-Register-FIip-Flops L9, LlO, LU und L12 unter Steuerung durch den XT-Flip-Flop und das Steuersignal 42 c' übertragen. Andere in gleicher Weise durch den jKT-Flip-Flop gesteuerte Übertragungvorgänge während des Blocks —01 sind in den ersten beiden Zeilen der in Verbindung mit dem Block —01 erwähnten logischen Gleichungen angegeben. Für die Vorgänge während des Blocks 03-02 geschieht die Übertragung der Daten zwischen z. B. dem M-Register 66 b und dem A-Register 61 unter der Steuerung der KT-Flip-Flops.

Der in Fig. 18 mit seiner Eingangsschaltung gezeigte iTWS-Flip-Flop dient unter anderem zur Steuerung der Datenübertragung, z. B. in die Eingang-Flip-Flops WSl bis WS6 des 5-Registers 73 a vom M-Register 66 b aus, was in den logischen Gleichungen für Block —01, Zeilen 6 und 7, seinen Ausdruck findet. Während der KT- und der KWS-Flip-Flop auch zur Durchführung anderer Steuerfunktionen in dem Datenverarbeitungssystem dienen können, zeigen schon die in den Fig. 17 und 18 und im Zusammenhang mit den Blöcken 00 und 01 angeführten

109 757/353

Beispiele deutlich einen Vorteil insofern, als der erforderliche Aufwand an Diodenschaltungen verringert und außerdem die Flexibilität der Steuerung und Arbeitsweise der Maschine erweitert wird.

Fig. 19 zeigt in einem Blockd:agramm die Flip-Flops Kl und K2 und deren Eingangsschaltungen, die zur Steuerung der im vorhergehenden beschriebenen Sprung-, Wiederholungs- und Zählfunktionen erforderlich sind und zur Realisierung der im Zusammenhang mit den Blöcken —00, —01, 03-02 und 03-04 angeführten echten und unechten Eingangsgleichungen für den X-Flip-Flop benötigt werden.

Die in Fig. 1 gezeigten WS l-bis-WSe-Flip-Flops bilden den Eingang für das 5-Register 73 α und sind mit den entsprechenden Eingangsschaltungen in Fig. 20 beschrieben. Aus dieser Schaltung ist zu ersehen, daß die ersten vier Dateneinheiten aus dem M-Register 66 b in die ersten vier TFS-Flip-Flops unter der Steuerung des KWS-Fiip-Flops (Fig. 1) und des Steuersignals 52 c' übertragen werden, während die beiden letzten WS-Flip-Flops die fünfte und sechste Dateneinheit unter der Steuerung des KWS-Flip-Flops und des Steuersignals 53 c' erhalten. Diese Operationen sind durch die im Zusammenhang mit Block —01 angeführten logischen Gleichungen ausgedrückt und dienen als Beispiel für die Arbeitsweise des /fPFS-Flip-Flops.

Einige der L-Register-Flip-FlopsLl bis L12 mit den zugehörigen Eingangsschaltungen sind in Fig. 21, die übrigen in Fig. 22 behandelt. Da diese Flip-Flops gleichen Aufbau und gleiche Eingangsschaltungen aufweisen, sei als Beispiel der Flip-Flop L14 und seine Eingangsschaltung herausgegriffen, der schon im Zusammenhang mit den Vorgangsblöcken —00, —01 und 03-04 erwähnt wurde. Die entsprechenden logischen Gleichungen sind in den Zeilen 5 und 6 der Gleichungen für Block —00, in den Zeilen 4 und 5 der Gleichungen für den Block —01 und in den Zeilen 6 und 7 der Gleichungen für Block 03-04 angegeben. Aus Fig. 22 geht hervor, daß das logische Produkt K₇-P_25-8 der ersten und dritten der erforderlichen Operationen gemeinsam ist. Deshalb ist dieses logische Produkt in der Eingangsschaltung des Flip-Flops so ausgeführt, daß es entweder mit M₆ 42 c', wie es bei den Operationen in Block —00 erforderlich ist, oder mit /I₁₄ 85 c', wie es die Operationen in Block 03-04 verlangen, in Summe geschaltet ist; mit dem Eingang ist über ein ODER-Gatter (logische Summe), wie es bei Operationen in Block —01 erforderlich ist, das logische Produkt /I₁₄ P₁₃ 52 c' verbunden. Die Gleichungen für den Löscheingang (₀Z₁₄) des L-14-Flip-Flops enthalten das logische Produkt (Z₁₄)'X₇-P_2-5-8 41c' für Block —00, das logische Produkt (I₁₁YP₁^SIc' für Block—01 und das logische Produkt (Z₁₄)' K_T P.,, ₅.₈ 41c' für Block 03-04. Da die Gleichungen für Block—00 und Block 03-04 identisch sind, werden sie nur einmal realisiert, wie in Fig. 22 unten links angezeigt. Die andere Gleichung für den Löscheingang (_n/₁₄) für Flip-Flop L14, nämlich (Z₁₄)'P₁₃ 50c', ist durch ein logisches Produktgatter realisiert, das als ein ODER-Element mit dem anderen Löscheingangskreis an die Negatorleitung des Flip-Flops N14 angeschlossen ist. Es ist somit verständlich, daß jeder der L-Flip-Flops-Tasteingänge, wie sie durch die Verknüpfung Z₁, h usw. definiert werden, eine Anzahl von unterschiedlichen Formen, je nach der Art des auszuführenden Vorgangs, annehmen können. So kann die Gleichung für den in Fig. 21 dargestellten L 1-Flip-Flop entweder Z₁ = L₅K_TAlc^r oder I₁ = ^₁P₁₃SOc' lauten, je nachdem, ob das Steuersignal 41 c' oder 50 c' hohes Potential aufweist.

Die Fig. 23 und 24 gleichen im wesentlichen den Fig. 21 und 22, zeigen jedoch die Ausführungsform der Flip-Flops des A-Registers 61 (Fig. 1) mit ihren Eingangsschaltungen. Da Steuerung, Arbeitsweise und Aufbau der Eingangskreise des A -Registers den im vorhergehenden beschriebenen Ausführungsformen des L-Registers 66 a im wesentlichen gleicht, soll von einer näheren Beschreibung abgesehen werden.

Claims

PATENTANSPRÜCHE:

1. Elektronischer Ziffernrechner, der logische Operationen nach aus mehreren jeweils während eines Grundzyklus ausgeführten Operationsschritten bestehenden Befehlen durchführt, mit einem variablen Programmfolgesteuerwerk, das in gegenseitiger Steuerung mit einem Rechenwerk steht, dadurch gekennzeichnet, daß im Programmfolgesteuerwerk (67) für jeden Befehl eine andere Gruppe (z. B. Kernreihe 03) bistabiler magnetischer Elemente vorgesehen ist, von denen jedes einem anderen Operationsschritt zugeordnet ist, daß während jedes Grundzyklus eine Anzahl bistabiler Elemente (iVl bis iV"17) gemäß der in ihnen eingestellten, dem auszuführenden Operationsschritt zugeordneten Konfiguration das entsprechende Element (z. B. 03-02) ansteuert, dieses die zur Durchführung der logischen Operationen des Operationsschrittes erforderlichen Schaltungen des Rechenwerks wirksam macht und zwei bistabile Entscheidungselemente (Kl, K2) abhängig von diesen Operationen die eingestellte Konfiguration belassen oder die Einstellung einer anderen Konfiguration in den genannten bistabilen Elementen C/Vl bis N17) bewirken, durch die im folgenden Grundzyklus ein anderes magnetisches Element angesteuert wird.

2. In einem Datenverarbeitungssystem nach Anspruch 1 vorgesehener Taktsignalgeber, Ringzähler zur Zählung der genannten Signale, der die Zeitperioden jedes Grundzyklus definierende Ausgangssignale erzeugt, sowie Rechenwerk mit mehreren logische Operationen ausführenden logischen Netzwerken, dadurch gekennzeichnet, daß ein einzelner magnetischer Kern (z. B. 03-02) des Programmsteuerwerks (67) infolge von Ausgangssignalen (P₁₆,₁₇) des genannten Ringzählers (65) während des ersten Teils (P_10-17) jedes Grundzyklus zur Auswahl derjenigen logischen Netzwerke wirksam gemacht wird, welche die der erregten magnetischen Vorrichtung zugeordneten Operationsschritte auszuführen vermögen, daß Vorrichtungen (61, 66 a, 66 b, 66 d) infolge von Ausgangssignalen des genannten Zählers während eines zweiten Teiles (P₂₀_₂₂) jedes Zyklus in einer Speichereinheit (66) gespeicherte Daten ablesen, daß Mittel (60) infolge von Ausgangssignalen des genannten Zählers (65) während eines dritten Teiles (P₂₃^₁₀) jedes Zyklus logische Operationen mit aus dem Speicher (66) abgelesenen Daten durchführen, wie es durch die durch den während

des ersten Teiles (P₁₆₁₁₇) erregten magnetischen Kern (03-02) wirksam gemachten logischen Netzwerke bestimmt wird, und daß weitere Vorrichtungen (66 c, 66 b) infolge von Ausgangssignalen (P_u_₁₃) des genannten Zählers (65) während eines vierten Teiles (P₁₁^₃) jedes Zyklus durch die während des genannten dritten Teiles (P₂₃-₁₀) des Zyklus ausgeführten Operationen abgewandelte Daten in die genannte Speichereinheit (66) zurückbringen.

3. In einem Datenverarbeitungssystem nach Anspruch 1 vorgesehene Anzahl bistabiler Elemente, die ihren Zustand darstellende Signale erzeugen, gekennzeichnet durch eine Wählschaltung (152, 153; 160-2), die Ausgangssignale dieser Elemente (JVl bis JV17) aufnimmt und während einer bestimmten Periode (P_1(;._i7) jedes Grundzyklus einen einzelnen magnetischen Kern (ζ. Β. 03-02) des genannten Programmsteuerwerks (67) gemäß der Konfiguration der Zustände der genannten Elemente auswählt und wirksam macht, sowie durch eine mehrere Zustände aufweisende Vorrichtung {Kl, Kl), deren Zustände (z. B. K₁ K₂) von den während jedes Zyklus ausgeführten Operationen abhängen und die zu einer weiteren, bestimmten Periode (P₁₃) eines jeden Zyklus die Zustände der genannten bistabilen Elemente (JVl bis JV17) steuert, welche ihrerseits die Auswahl des während des darauffolgenden Zyklus (P₁₆ bis P₁₃) wirksam zu machenden magnetischen Kern (ζ. B. 03-04) zur Steuerung der durch die dem genannten magnetischen Kern (ζ. Β. 03-04) zugeordneten Operationsschritte definierten logischen Operationen während des genannten darauffolgenden Zyklus treffen.

4. In dem Datenverarbeitungssystem vorgesehene Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Halteschaltung (164) ein erstes bistabiles Element (246) enthält, dessen einer Eingang an einem entsprechenden Leseleiter (z. B. lic) der Schaltung liegt und das auf ein in dem genannten Leseleiter (lic) während einer bestimmten Periode (P_16-17) jedes Zyklus induziertes Signal (242) hin seinen Zustand ändert, wenn der zugeordnete Kern (ζ. Β. 03-11) wirksam gemacht wird, sowie ein zweites bistabiles Element (249) aufweist, das seinen Zustand infolge der Zustandsänderung des ersten bistabilen Elementes (246) ändert und dann Signale auf den genannten Leseleiter (lic) und einen Ausgangssteuerleiter (Hc') der Halteschaltung nach dem Abklingen des ursprünglichen, in dem genannten Leseleiter (lic) induzierten Signal (242) durchläßt, und schließlich Rückstellmittel (270 α, 264, P₁₄) einschließt, die, nachdem die logischen Operationen durch die von dem Steuersignal (Hc') auf dem Ausgangssteuerleiter (Hc') der Halteschaltung (164) wirksam gemachten logischen Netzwerke ausgeführt wurden, durch eine Umschaltung des zweiten bistabilen Elements (249) in seinen ursprünglichen Zustand die genannten Signale auf dem Leseleiter (lic) und dem Ausgangssteuerleiter (11 c') zum Verschwinden bringen.

5. In dem Datenverarbeitungssystem vorgesehene Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das genannte erste bistabile Element (246) einen n-p-n-Transistor enthält, dessen Basis an dem entsprechenden Leseleiter (lic), dessen Kollektor an einer ersten Quelle (247) positiven Potentials und dessen Emitter auf Erde liegt, und daß das genannte zweite bistabile Element (249) einen p-n-p-Transistor aufweist, dessen Basis am Kollektor des n-p-n-Transistors, dessen Emitter an einer zweiten Quelle (250) positiven Potentials und dessen Kollektor an dem Ausgangssteuerleiter (Hc') liegt, und daß während der genannten vorbestimmten Periode (P_16-17) der n-p-n-Transistor (246) durch das im Leseleiter (lic) induzierte Signal (242) leitend wird, wodurch das Potential an der Basis des p-n-p-Transistors (249) sinkt, dieser leitend wird und ein Strom von der genannten zweiten Potentialquelle (250) zum genannten Steuerleiter (Hc') und durch den Leseleiter (lic) nach Erde fließt, so daß nach Ablauf der genannten vorbestimmten Periode (P_10-17) der p-n-p-Transistor (249) so lange leitend bleibt, bis ein Sperrimpuls (270 a) aus den genannten Rückstellmitteln (264; P₁₄) an seine Basis gelegt wird.

6. In dem Datenverarbeitungssystem vorgesehene Einrichtung nach Anspruch 1, gekennzeichnet durch eine Anzahl der genannten Kerngruppen, von denen jede eine einen Befehl (z. B. »Gemischte Prüfung«) enthaltende Kernreihe (z. B. 26) umfaßt und daß bestimmten Reihen eine Anzahl Zwischenreihen [z.B. 26(0), 26(2), 26 (4) usw.] zur Unterbringung kleinerer Abwandlungen des der Reihe zugeteilten Befehls zugeordnet ist, ferner durch Kernreihen- und -spaltenumschalt- und -wählmittel (JVl bis JV13) zum Wählen und Wirksammachen eines beliebigen Kerns gemäß dem Befehl und dem jeweils durchzuführenden Operationsschritt des Befehls sowie durch Zwischenreihenwählmittel (JV 15, JV16), die zur Wahl und Umschaltung einer Zwischenreihe dienen, welche der durch die Reihenumschalt- und -wählmittel ausgewählten Reihe zugeordnet ist und zur Ausführung einer geringfügigen Abwandlung des dieser Reihe zugeteilten Befehls verwendet wird.

7. In einem Datenverarbeitungssystem vorgesehene Einrichtung nach Anspruch 1, gekennzeichnet durch eine Anzahl der genannten Kerngruppen, von denen jede eine einen Befehl (z. B. Addieren) enthaltende Kernreihe (z. B. 01) umfaßt, der eine der Anzahl der Kerne in jeder Reihe entsprechende oder kleinere Anzahl von Operationsschritten enthält, während die übrigen der genannten Gruppen eine Reihe (z. B. 44) und eine Zwischenreihe [z. B. 44(40)] von Kernen für das Ausführen von Befehlen (z. B. Zusammenziehen) enthält, deren Operationsschrittzahl größer als die Anzahl der in jeder Reihe vorhandenen Kerne ist, ferner durch Reihen- und Spaltenumschalt- und -wählmittel in Form bistabiler Elemente (JVl bis JV13), die Ausgangssignale zur Wahl und Umschaltung eines bestimmten Kerns gemäß der Konfiguration der Zustände der genannten Elemente erzeugen und zu denen außerdem ein bistabiles Element (JV 7) gehört, das seinen Zustand darstellende Ausgangssignale (ζ. B. JV₇, JV₇') abgibt, und schließlich durch Zwischenreihenwählmittel (Fig. 5), die auf Ausgangssignale des genannten Elements (JV7) ansprechen und. wenn dieses sich in dem einen Zustand (z. B. JV,) befindet, die Umschaltung der

Kerne in der der durch die Reihenwähl- und -umschaltmittel (Nl bis N 13) ausgewählten Reihe [z. B. 44 (O)] zugeordneten Zwischenreihe [z. B. 44 (40)] verhindern und, wenn dieses sich in dem anderen Zustand (z. B. N₇') befindet, die Umschaltung der genannten Kerne in der Zwischenreihe [44(4O)] gestatten und die der zugehörigen Reihe [44(O)] unterbinden.

8. In einem Datenverarbeitungssystem vorgesehene Einrichtung nach Anspruch 1, gekennzeichnet durch eine mit einer Potentialquelle (155) verbundene und durch jeden Kern (z. B. 151) laufende Vormagnetisierungswicklung (170) zur Vorspannung sämtlicher Kerne auf einen vorbestimmten Zustand, durch Reihen- und Spaltenumschalt- und -wählmittel (Nl bis N 13) zum Anlegen gleichzeitiger Treiberimpulse (239, 240) von der Vormagnetisierung (237) entgegengesetzter Polarität an die durch die Kerne (150) hindurchgeführten Reihen- und Spaltenleiter (168, 169) zum Wählen und Erregen eines Kerns während jedes Grundzyklus (P_1G.₁₅), wodurch ein dem gewählten Kern zugeordneter Befehlsschritt ausgeführt wird, durch eine Anzahl der genannten Kerngruppen, von denen jede eine Reihe von Kernen (z. B. 03-16) enthält, die jeweils einem anderen Befehlsschritt (z. B. »Nicht abrunden«) des der Reihe zugeordneten Befehls (z. B. Multiplizieren) zugeteilt ist, und durch eine zugeordnete Zwischenreihe mit einer Anzahl Kernen (z. B. 03-16-1), von denen jeder einem Befehlsnebenschritt (z. B. »Abrunden«) des der entsprechenden Kernreihe (z. B. 03) zugeordneten Befehls (Multiplizieren) zugeteilt ist und der Reihenleiter jeder Zwischenreihe durch die Kerne der zugeordneten Reihe hindurchläuft, und ferner durch Nebenvormagnetisierungsmittel (Fig. 10) zum Erzeugen eines Impulses (243) derselben Polarität wie die der Hauptvorspannung (237), aber entgegengesetzt zu der der Reihen- und Spaltenimpulse (239, 240), durch welchen die durch die zusammenfallenden Reihen- und Spaltenimpulse (239, 240) beabsichtigte Umschaltung des einen oder des anderen der Kerne (z. B. 03-16 oder 03-16-1) derselben Spalte (z. B. 16) einer Reihe und der zugeordneten Zwischenreine verhindert wird, je nachdem, ob der dem gewählten Kern (03-16) einer Reihe (03) zugeordnete Befehlsschritt (z. B. »Nicht abrunden«) des Befehls (z. B. Multiplizieren) oder der dem entsprechenden Kern (03-16-1) der Zwischenreihe zugeordnete Befehlsnebenschritt (z. B. »Abrunden«) während des Grundzyklus ausgeführt werden soll.

In Betracht gezogene Druckschriften:
Review of Scientific Instruments, 1957, S. 742;
deutsche Patentanmeldung 17833/42 m (bekanntgemacht am 16. 2.1956).

Hierzu 6 Blatt Zeichnungen