DE1193102C2 - Speichervorrichtung - Google Patents
SpeichervorrichtungInfo
- Publication number
- DE1193102C2 DE1193102C2 DE1962I0021452 DEI0021452A DE1193102C2 DE 1193102 C2 DE1193102 C2 DE 1193102C2 DE 1962I0021452 DE1962I0021452 DE 1962I0021452 DE I0021452 A DEI0021452 A DE I0021452A DE 1193102 C2 DE1193102 C2 DE 1193102C2
- Authority
- DE
- Germany
- Prior art keywords
- character
- characters
- memory
- gate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Controls And Circuits For Display Device (AREA)
- Character Input (AREA)
- Complex Calculations (AREA)
Description
3 4
Adreß-Register entfernt und in das Adreß-Register Abschnitt eine Wiederumlaufsdileife besitzt, die mit-
eine andere Adresse eingeführt. Indessen, um das tels eines zweiten steuerbaren Gatters einschaltbar
Zeichen in der ersten Speicherstellung aufzubewah- ist, und daß eine Abtaststeaerung zur Steuerung der
ren, wenn die Zeichen abgelesen werden, ist es be- Gatter vorgesehen ist, die derart geschaltet ist, daß
kannt, die Speichervorrichtung vu einer sogenannten 5 beim öffnen eines zweiten Gatters das zugehörige er-
Abfrage-Einschreibe-Art abzulesen, mit der jedes ste Gatter geschlossen wird und umgekehrt.
Zeichen oder jede Gruppe von Zeichen in die ur- Ein Ausführungsbeispiel der vorliegenden Erfin-
sprüngliche Stellung wieder eingeschrieben wird, in- dung soll nachstehend mit Bezug auf die Zeichnun-
dem diese Stellung erneut adressiert wird. gen näher beschrieben werden, in denen
Während diese bekannten Speichervorrichtungen io F i g. 1 ein Schaltschema eines Teils eines magnetidie
Forderung der vorliegenden Anmeldung erfüllen, sehen Kernspeichers zeigt, der gemäß der vorliegendaß
einzelne l>peicher£tellungen wiederholt abgefragt den Erfindung angeordnet ist, und in
oder abgetastet werden können und diese Speicher- F i g. 2 ein Schaltschema eines Gerätes zur Verarstellungen tinzeln oder in Aufeinanderfolge abgeta- beitung von Angaben dargestellt ist, das einen maltet werden können, weist diese Anordnung zwei 15 gnetischen Kernspeicher entsprechend der vorliegen-Hauptnachteile auf. den Erfindung enthält, der mit einem Rechengerät
oder abgetastet werden können und diese Speicher- F i g. 2 ein Schaltschema eines Gerätes zur Verarstellungen tinzeln oder in Aufeinanderfolge abgeta- beitung von Angaben dargestellt ist, das einen maltet werden können, weist diese Anordnung zwei 15 gnetischen Kernspeicher entsprechend der vorliegen-Hauptnachteile auf. den Erfindung enthält, der mit einem Rechengerät
Erstens, um eine Speicherstellung abzufragen, sind verbunden ist.
komplizierte und aufwendige Adreß-Schaltungen er- In F i g. 1 ist ein magnetischer Kernspeicher geforderlich.
Diese Adreß-Schaltuagea enthalten ein zeigt, der aus einer Vielzahl von bistabilen magneti-Adreß-Register
und Auswahl- sowie Antriebsschal- so sehen Kernen 1 besteht, die in Reihen und Spalten
tungen, die zwischen dem Adreß-Register und dem angeordnet sind. Jede Spalte von Kernen bildet ein
Aufbau der Speicherstellungen geschaltet sind. Speicherregister zur Speicherung eines Postens einer
Zweitens gewähren diese bekannten Speichervor- Angabe. In diesem Ausführungsbeispiel ist jedes Zeirichtungen
nicht eine schnelle aufeinanderfolgende chen eines Postens einer Angabe durch eine binär
Abfragung der Inhalte der einzelnen Speicherstellun- 25 kodierte Form dargestellt, die vier »bits« mit den
gen. Diese Schwierigkeit entsteht aus der Tatsache, Werten 1. 2, 4 und 8 enthält. Daher ist eine Gruppe
daß zum Ablesen des Inhalts einer Speicherstellur.g von vier Kernen zur Speicherung jedes Zeichens vordie
Adresse dieser Speicherstellung in das Adreß- gesehen, wobei jeder Kern der Gruppe zur Speiche-Register
eingeführt und über eine Antriebs- und rung eines Bits dieser Kodierung benutzt wird. Falls
Auswahl-Schaltung an die besondere Spucherstel- 30 es erforderlich ist, die Zeichen in einer anderen Kolung
angelegt werden muß. Außerdem muß zum Ab- dierung darzustellen, die eine andere Anzahl von Bits
fragen der nächsten Speicherstellung das Adreß-Re- enthält, muß in jeder Gruppe eine entsprechende Angister
gelöscht und eine neue Adresse eingeführt wer- zahl von Kernen vorgesehen werden. In den Kernen
den. Auf diese Weise erfordert das fortlaufende Ein- einer Reihe werden gleiche Bits eines Zeichens mit
führen und Löschen des Adreß-Registers viel Zeit, 35 dem gleichen Stellenwert gespeichert. In F i g. 1 entum
eine Gruppe von Zeichen in Aufeinanderfolge hält die Gruppe von vier Kernen am unteren Ende
abzutasten jeder Spalte den Speicherplatz für ein erstes Zeichen
Zur Beseitigung dieser Nachteile ist es bekanntge- eines Postens einer Angabe mit dem kleinsten Stelworden.
die Speicheranordnungen mit nach Art um- lenwert, die vier Reihen von Kernen von unten aus
laufender Verteiler arbeitenden Abtasteinriclrungen 40 speichern, somit die Binärstellen mit den Werten 1,
zu betreiben (DT-AS 1 098 256), was aber dazu 2, 4 bzw. 8. Die nach oben folgende Gruppe von vier
führt, daß die einzelnen Zeichen nicht mehr für sich Kernen speichert ein zweites Zeichen jedes Postens
ansteuerbar sind, also auch nicht ein Zeichen wieder- einer Angabe mit dem nächsthöheren Stellenwert,
holt, z.B. zweimal nacheinander abgefragt werden das ebenfalls die Binärstellen 1, 2, 4 bzw. 8 enthält,
kann. Bei den bekannten Geräten geht somit das Ah- 45 usw. Zur Vereinfachung der Darstellung sind nur
lesen einer Gruppe oder eines Wortes in Aufeinan- zwei Gruppen voll ausgeführt gezeigt, und auch die
derfolge vo: sich, und da ein zyklischer Verteiler für letzte Reihe der letzten Gruppe ist dargestellt,
die aufeinanderfolgende Ablesung einer Speicher- Außerdem sind nur zwei Spalten zur Speicherung
fläche nur mit einem vollständigen Zyklus arbeiten von zwei Posten einer Angabe gezeigt. Indessen kann
kann, ist es somit nicht möglich, ein einzelnes Zei- 50 auch eine größere Anzahl von Spalten zur Speichechen
ein zweites Mal während eines einzelnen Ahle- rung von mehreren Posten einer Angabe vorgesehen
sezyklus abzutasten, so daß eine Abänderung eines werden. Jede Spalte von Kernen ist mit einer geeinzelnen
Zeichens ein wiederholtes Durchführen trennten Abfühlleitung 2 (Leseleitung) verdrahtet,
eines Ablesezyklus einer vollständigen Zeichen- die mit dem Eingang eines Leseverstärkers 3 verbungruppe
erfordert. 55 den ist, und ist außerdem mit einer getrennten Wort-
Dem Anmeldiingsgegenstand liegt daher die Auf- schreibleitung4 verdrahtet, die mit dem Ausgang
gäbe zugrunde, für einen solchen Speicher die Mög- eines Schreibverstärkers 5 verbunden ist. Jede Kern-
lichkeit zu schaffen, einzelne Zeichen wiederholt ab- reihe ist ferner durch eine Abfrageleitung 6 und eine
zufragen. wobei eine Gruppe durch eine nacheinan- Digit- Schreiblcitung 7 verdrahtet,
der ausgeführte Abtastung aller Bitspeicherplätze un- 60 Anfänglich, wenn keine Daten gespeichert sind,
ter Steuerung mittels einer nach dem Prinzip der um- befinden .ich alle Kerne in dem nicht eingestellten
laufenden Verteiler arbeitenden Abtaststeuereinrich- Zustand, der einer binären »0« entspricht. Ein binä-
tung abgelesen wird. res »I «-Bit eines Zeichens wird in einen ausgewähl-
Die Aufgabe wird dadurch gelöst, daß die Abtast- ten Kern durch gleichzeitige Erregung der Worteinrichtung
in mehrere jeweils einem Zeichen- 65 schreibleitung 4 und der Digit-Schreibleitung 7 eingespeicherplatz
zugeordnete Abschnitte unterteilt ist, führt, wobei der ausgewählte Kern mit Hilfe von sodie
untereinander jeweils über ein steuerbares erstes genannten »Halbströmen« geschaltet wird, die zuGatter
in Reihe geschaltet s-nd, daß jeder einzelne sammen genügend groß sind, um den ausgewählten
5 6
Kern in den gesetzten Zustand zu schalten, wodurch Wenn sich eine ungerade Stufe des Verteilers im
eine binäre »1« dargestellt wird, die einzeln jedoch »1 «-Zustand befindet, wird die Abfrageleitung 6, die
nicht groß genug sind, um einen Kern zu schalten. mit dieser Stufe verbunden ist, durch einen Stromim-Die
Daten, die in einem Kern gespeichert sind, wer- puls von genügender Größe erregt, um alle Kerne,
den durch Erregung der Abfrageleitung 6 abgelesen, 5 die in dem »!«-Zustand sind, zurückzuschalten und
wobei der Kern mit einem Strom von einem solchen hierbei ein Ausgangssignal auf den Leseleitungen 2
Wert beeinflußt wird, daß der Kern aus dem Zustand zu erzeugen. Die geraden Stufen des Verteilers, wenn
»1« in den Zustand »0« zurückgesetzt wird und sie in einem »1 «-Zustand sind, sind vorgesehen, um
einen Spannungsimpuls auf der Abfühlleitung 2 indu- die Digit-Schrcibleitungen 7 mit einem sogenannten
ziert. Wenn der Kern sich bereits im Zustand »0« be- ίο »Halbstrom« zu erregen. Daher werden, da der
findet, schaltet die Erregung auf der Abfrageleitung 6 »1 «-Zustand entlang eines Abschnittes 8 des Verteidiesen
Kern nicht um, und daher werden keine Im- lers fortgeschaltet wird, die entsprechenden Kernreipulse
auf der Leseleitung induziert. Da die Abfrage- hen abgetastet und der Reihe nach einem Ableseleitungen
mit allen Kernen einer Reihe verbunden Schreib-Zyklus unterworfen. Die Daten, die in einer
sind, werden alle Kerne gleichzeitig abgetastet und 15 Kernreihe gespeichert sind, werden in dem ersten
daher gleichzeitige Ausgänge in allen Leseleitungen 2 Teil des Zyklus abgelesen, und in dem zweiten Teil
erzeugt. des Zyklus wird die Angabe in diese Kernreihe durch
Ein elektronischer Abfrage-Verteiler verteilt die Erregung der Wortschreibleitungen 4 während der
Erregerströme auf die Abfrageleitungen 6 und Di- Schreibzeit des Zyklus eingeführt. Durch Anordnung
git-Schreibleitungen 7. Der Verteiler besteht entspre- »o von Umlaufschleifen aus dem Ausgang von den Lechend
der Anzahl der Speicherplätze aus einer An- severstärkern 3 zum Eingang der Schreibverstärker 5
zahl von Abschnitten 8, die über Gatter 9 in Reihe werden die Angaben, die aus dem Kern zur Ablesegeschaltet
sind. Die Abschnittes bestehen je aus zeit abgelesen wurden, in den gleichen Kern während
einem Achtstufen-Verschiebe-Register, in dem jede der unmittelbar darauffolgenden Schreibzeit zurück-Stufe
eine Ausgangsklemme besitzt. Die Abfragelei- 25 übertragen, wobei die Daten aufrechterhalten wertungen6
sind mit den Klemmen von ungeraden Stu- den.
fen und die Digit-Schreibleitungen 7 sind mit den In F i g. 2 ist ein Kernspeicher, wie er vorher be-Klemmen
der geraden Stufen verbunden. Ein Gatter schrieben wurde, durch Speicherregister 16, 17, 18
10 verbindet die letzte Stufe des letzten Abschnittes 8 und 19 dargestellt. Der Abtastverteiler 20 wird durch
zurück zu der ersten Stufe des ersten Abschnittes 8. 3° eine Abtartsteuerung 21 gesteuert und wird mittels
Ein weiteres Gatter 11 ist für jeden Abschnitte vor- eines Impulsgenerators 22 betätigt. Leseverstärker 23
gesehen, wobei die letzte Stufe eines Abschnittes 8 und Schreibverstärker 24 sind für jedes Spcicherregizurück
zu der ersten Stufe des gleichen Abschnittes 8 ster vorgesehen. Die Ausgänge von den Leseverstärverbunden
wird. Die Betätigung der Gatter 9 und 10 kern 23 sind mit einer Schnellverbindungsgatterwird
durch Signale mittels der Leitung 12 von einer 35 schaltung 25 und mit einer Schnellverbindungsgatter-Abtaststeuerung
13 gesteuert, und die Betätigung der schaltung 26 verbunden. Die Gatterschalüingen 25
Gatter 11 wird durch Signale mittels der Leitung 14 und 26 werden durch einen Registerwähler 27 gevon
der Abtaststeuerung 13 gesteuert. Die Abtast- steuert, der eine Stöpscltafel sein kann, um die Aussteuerung
13 ist betätigbar, um entweder alle Gat- gänge von den ausgewählten Registern an die Schnellter9
und das Gatter 10 oder alle Gatter II zu off- 40 verbindungen 28 l/w. 29 durchzuschalten. Die Ausnen.
gänge von dem Leseverstärker 23 sind außerdem
Beim Beginn der Betätigung des Verteilers wird über Umlaufschleifen 30, die für jedes Register 16.
die erste Stufe des ersten Abschnittes 8, beispiels- 17, 18 und 19 vorgesehen sind (nur eine Schleife für
weise die unterste Stufe des untersten Abschnittes in das Register 19 ist in Fig. 2 gezeigt), und Gatter-Fig.
1, in den »1 «-Zustand geschaltei. Das kann 45 rchaltungen 31 mit den Schreibverstärkern 24 verdurch
einen Startimpuls ausgeführt werden, der an bunden. Die Gatterschaltungen 31 werden durch den
die erste Stufe angelegt wird. Ein Impulsgenerator 15 Registerwahler 27 derart betätigt, daß mit Ausnahme
legt Verschiebeimpulse an alle Stufen des Verteilers des Gatters 31 für dasjenige Register, das mit der
an, und der erste Verschiebeimpuls bewirkt, daß der Gatterschaltung 25 an die Schnellverbindung 28 ver-
»1 «-Zustand der ersten Stufe auf die zweite Stufe 50 bunden ist. die Gatter 31 geöffnet sind, so daß die
fortgeschaltet wird. Nachfolgende Verschiebeimpulse Daten, welche in den zu den geöffneten Gattern 31
bewirken die progressive Fortschaltung des »I«-Zu- gehörenden Registern gespeichert sind, umlaufen und
Standes entlang des ersten Abschnittes. Wenn die hierbei aufrechterhalten bleiben.
Gatter 9 geöffnet sind, bewirken weitere Vcrschie- Eine weitere Schnellverbindungsgatterschaltung 32 beimpulse. daß der »1 «-Zustand progressiv entlang 55 ist fur den Eingang von Daten aus der Schnellverbinder Stufen auf jeden Abschnitt in Aufeinanderfolge dung 33 in ein Speicherregistcr vorgesehen und wird fortgeschaltet wird. Wen:i der »1 «-Zustand an der durch den Registerwahler 27 derart betätigt, daß die letzten Stufe des Verteilers angelangt ist und das Daten in dasjenige Register eingeführt werden, da« Gatter 1Θ geöffnet ist, läuft der »1 «-Zustand zur er- mit der Schnellverbindung 28 verbunden ist.
sten Stufe des Verteilers bei dem nächsten Verschie- 6O Die Schnellverbindung 28 ist direkt mit einem Einbeimpuls zurück. Indessen, wenn die Gatter 9 ge- gang zu einem Addierer 34 verbunden, und die schlossen sind und die Gatter 11 offen sind, wird der Schnellverbindung 29 ist über ein UND-Gatter 3! »I «-Zustand auf die erste Stufe eines Abschnitts des und ein ODER-Gatter 36 mit dem anderen Einganj Verteilers zurücklaufen. Daher kann durch geeignete des Addierers 34 verbunden.
Gatter 9 geöffnet sind, bewirken weitere Vcrschie- Eine weitere Schnellverbindungsgatterschaltung 32 beimpulse. daß der »1 «-Zustand progressiv entlang 55 ist fur den Eingang von Daten aus der Schnellverbinder Stufen auf jeden Abschnitt in Aufeinanderfolge dung 33 in ein Speicherregistcr vorgesehen und wird fortgeschaltet wird. Wen:i der »1 «-Zustand an der durch den Registerwahler 27 derart betätigt, daß die letzten Stufe des Verteilers angelangt ist und das Daten in dasjenige Register eingeführt werden, da« Gatter 1Θ geöffnet ist, läuft der »1 «-Zustand zur er- mit der Schnellverbindung 28 verbunden ist.
sten Stufe des Verteilers bei dem nächsten Verschie- 6O Die Schnellverbindung 28 ist direkt mit einem Einbeimpuls zurück. Indessen, wenn die Gatter 9 ge- gang zu einem Addierer 34 verbunden, und die schlossen sind und die Gatter 11 offen sind, wird der Schnellverbindung 29 ist über ein UND-Gatter 3! »I «-Zustand auf die erste Stufe eines Abschnitts des und ein ODER-Gatter 36 mit dem anderen Einganj Verteilers zurücklaufen. Daher kann durch geeignete des Addierers 34 verbunden.
Betätigung der Gatter 9 und 11 der »!«-Zustand um 65 Die Abtaststeuerung 21 wird betätigt, um zu be
einen Abschnitt für eine besondere Anzahl von Zeit- wirken, daß der »1 «-Zustand der Verteilerstufen un
Intervallen umlaufen und dann auf den nächsten Ab- jeden Abschnitt des Verteilers der Reihe nach zwei
schnitt übertragen werd :n. mal umläuft. Die Spalten der Keme in einer Gruppe
7 8
die einen Speicherplatz eines Zeichens bilden, wer- eine Quelle 42 erzeugt wird, an einen Übertraggene-
den daher während der ersten Abtastung des rator 40 angelegt. Der Überlraggenerator erzeugt ein
Speicherplatzes einem eisten Ablese-Schreib-Zyklus Ubertragsignal, wenn die Summe der unkorrigierten
und nachfolgend während der zweiten Abtastung die- Summe aus dem Addierer 34 und dem Füllzeichen
ses Speicherplatzes einem zweiten Ablese-Schreib- 5 15 überschreitet. Dieses Ubertragsignal wird durch
Zyklus unterworfen. ein ODER-Gatter 38 zum Übertragspeicher 39
Während der ersten Abtastung einer Speicherstel- durchgeleitet. Wenn somit die Summe von den zwei
lung eines Zeichens werden die Bits eines Zeichens Zeichen 15 überschreitet, legt der Addierer 34 ein
eines ersten Postens einer Angabe, die in diesem Re- Ubertragsignal an den Speicher 39 an, und wenn die
gister gespeichert ist, das mit der Schnellverbindung io Summe der Zeichen größer als 9 ist, jedoch kleiner
28 verbunden ist, aufeinanderfolgend abgelesen und als 16, übertraft der Ubertraggenerator 40 ein Uber-
dem einen Eingang zum Addierer 34 zugeführt. tragsignal zum Speicher 39.
Außerdem öffnet die Abtaststeuerung während der Während der zweiten Abtastung des Speicheiplat-
ersten Abtastung über die Leitung 37 das UND-Gat- zes eines Zeichens ist das Gatter 35 geschlossen, und
ter 35, und daher werden Bits eines zweiten Postens 15 hierdurch wird nur das unkorrigierte Summenzeichen
einer Angabe, die in dem Register gespeichert ist, das zu dem ersten Eingang des Addierers 34 geführt. Der
mit der Schnellverbindung 29 verbunden ist, aufein- Speicher 39 öffnet, wenn er ein Ubertragsignal ge-
anderfolgend abgelesen und zu dem anderen Eingang speichert hat, ein Gatter 41, wodurch das Füllzeichen
des Addierers 34 eingeführt. Der Addierer erzeugt aus der Quelle 42 über das ODER-Gatter 36 an den
ein Ausgangssignal, das die Summe von Paaren der 20 zweiten Eingang des Addierers angelegt wird. Das
Zeichen darstellt, da<- über die Schnellverbindung 33 Füllzeichen wird daher zu dem unkorrigierten Sum-
zum Schreibverstärker, der mit dem Register, das menzeichen in dem Addierer addiert, der dann end-
den ersten Posten der Angabe gespeichert hatte, ver- lieh einen korrigierten Summenausgang erzeugt. Die
bunden ist, wobei die Zeichen des ersten Postens der korrigierte Summe wird dann in den Speicher in die-
Angabe nacheinander durch Zeichen der Summe er- 25 jenige Stellung eingeführt, in der die unkorrigiert«
setzt werden. Die Addition der Bits wird hintereinan- Summe vorher gespeichert war. Wenn der Speichei
der bewirkt. Wenn ein Übertrag erzeugt wird, wird 39 keinen Übertrag enthält, bleibt das Gatter 41 ge-
dieser verzögert und durch den Addierer während schlossen, und daher wird das Füllzeichen nicht ir
der Summenbildung der Bits zu dem nächsthöheren den Addierer eingeführt. In diesem Falle läuft die
Stellenwert addiert. Wenn die Summe von zwei Zei- 30 unkorrigierte Summe in dem Speicherregister nui
chen einen Übertrag zum Zeichen mit dem nächsthö- durch den Addierer um.
heren Stellenwert erzeugt, wird ein Ubertragsignal Wenn es gewünscht wird, kann der Verteiler durcr
durch den Addierer 34 über ein ODER-Gatter 38 die Abtaststeuerung in Abhängigkeit von dem Spei
zum Übertragspeicher 39 geführt. Der Speicher spei- eher 39 derart gesteuert werden, daß eine doppeltf
chert das Übertragsignal während der zweiten Abta- 35 Abtastung eines Zeichens bewirkt wird, wenn eir
stung des Speicherplatzes und legt ein Übertragsignal Übertrag gespeichert wurde, und nur eine einfach«
an den Addierer über die Leitung 43 bei der ersten Abtastung bewirkt wird, wenn kein Übertrag vornan
Abtastung der Zeichen mit dem nächsthöheren Stel- den ist, so daß hierdurch eine unnötige zwehe Abta
lenwert an. stung vermieden wird, so daß die Zeit, die tüi der
Die Aufgänge der Posten von Daten können ver- 4° zusätzlichen Vorgang der Verarbeitung der Angabei
schiedene Basen enthalten, die auch von der natürli- erforderlich ist. eingespart werden kann,
chen Basis der Kodierung, in der die Zeichen darge- Während die Speichervorrichtung vorgängig ii
stellt sind, unterschiedlich sein können. Daher kann Verbindung mit der Korrektur einer arithmetische!
die Summe von zwei Zeichen eine Korrektur erfor- Summe beschrieben wurde, kann sie auch eherne
dem, um sicherzustellen, daß die Summe der Zei- 45 vorteilhafterweise benutzt werden, wenn es er
chenwerte auf einer korrekten Basis ist. Beispiels- wünscht ist, eine andere Umformung von Datei
weise, wenn die Zeichen in einer Dezimalbezeich- durchzuführen. Insbesondere, wenn es erfordernd
nung angegeben sind und die natürliche Basis der ist, die Angabe vor der Umformung zu prüfen. Somi
Kodierung 16 beträgt, wird eine unkorrigierte können die Daten Zeichen für Zeichen abgelesei
Summe erzeugt, wenn sie 9 überschreitet. Eine 50 werden, wobei jedes Zeichen überprüft und dann zu
Summe, die 9 überschreitet, wird korrigiert durch rück in den Speicher übertragen werden kann. Fall
Addition eines Füllzcichens mit dem Werte. Daher eine Umformung erforderlich ist. wird das Zeichei
wird der Summenausgang vom Addierer 34 zusarrs- ein zweites Mal abgelesen, und das umgeformte Zei
inen mit dem erforderlichen Füllzeichen, das durch chen wird wieder in den Speicher zurückübertragen
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Speichervorrichtung zum zeilenweisen Spei- Korrekturen durchzuführen. Das bekannte Verfahren
ehern von pro Gruppe adressierbaren Gruppen 5 erfordert, daß besondere Speichereianchtungen vorvon
Zeichendarstellungen, in denen jedes Zei- gesehen werden, während die letztere Alternative bechen
durch getrennte Speicherung seiner binären deutet, daß sie doppelt so lange dauert, um die Ver-Kodierungskomponenten
dargestellt ist und in arbeitung von einem Wonpaar zu vervollständigen,
der eine Gruppe durch nacheinander ausgeführte Die oben angeführten Nachteile führten zu der
Abtastung aller Bitspeicherplätze unter Steuerung io Konzeption des erfinduagsgemäßen Speichers, bei
einer nach dem Prinzip der umlaufenden Vertei- dein ein Zeichen mehrmals, insbesondere zweimal
ler arbeitenden Abtasteinrichtung abgelesen wird, nacheinander abgefragt werden kann, indem eine
dadurch gekennzeichnet, daß die Ab- umlaufende Verteileranordnung zum Abtasten von
tasteinrichtung in mehrere jeweils einem Zei- Zeichen in einzelnen Speicherstellungen mit zusätzlichenspeicherplatz
zugeordnete Abschnitte (8) un- 15 chen Gatter-Schaltungen vorgesehen wurde, so daß
terteilt ist, die untereinan ler jeweils über ein eine Vorrichtung geschaffen wurde, die die wiedersteuerbares
erstes Gatter (9, 10) in Reihe geschal- holte Abtastung der einzelnen ausgewählten Zeichen
tet sind, daß jeder einzelne Abschnitt (8) eine außerhalb der kontinuierlichen Abtastung der Zei-Wiederumlaufschleife
besitzt, die mittels eines chen einer Gruppe von Zeichen möglich macht. Die
zweiten steuerbaren Gatters (11) einschaltbar ist, 20 vorliegende Erfindung ermöglicht daher die wieder-
und daß eine Abtaststeuerung (13) zur Steuerung holte Abtastung von einzelnen ausgewählten Zeider
Gatter (9, 10, 11) vorgesehen ist, die derart chen, wobei indessen ein vollständiger Abtastumlauf
geschaltet ist, daß beim Öffnen eines zweiten beim Abfragen eines einzigen Zeichens nicht erfor-Gatters
(11) das zugehörige erste Gatter (9, 10) derlich ist oder ein anderer Speicher zum Halten
geschlossen wird und umgekehrt. 25 eines oder mehrerer nicht verbundener Zeichen nicht
2. Vorrichtung nach Anspruch 1, in der der benötigt wird.
Datenspeicher so angeordnet ist, daß zwei Grup- Diese Forderung erfüllen zwar bekannte Vorrich-
pen gleichzeitig zu einem Addiergerät abgetastet tungen zum Verarbeiten von Daten, die aus Gruppen
werden, dadurch gekennzeichnet, daß der selek- bistabiler magnetischer Kerne bestehen, die in Form
tive Wiederumlauf der Zeichen beider Gruppen 30 einer Matrix angeordnet wurden. Solche Anordnunvon
Ausgangsimpulsen des Addiergerätes (34) gen werden allgemein als : wortgegliederte Matrixsteuerbar
ist. Speicher« bezeichnet und werden in einer dreidimensionalen Art und Weise ausgebildet, wobei die einzelnen
magnetischen Kerne in Ebenen angeordnet
35 sind und jeder Kern an drei Antriebsleitungen angeschlossen ist. Zwei solcher Antriebsleitungen liegen
in der Ebene des Kernes und senkrecht zueinander, während die dritte Antriebsleitung senkrecht zu der
Die Erfindung betrifft eine Speichervorrichtung für Ebene der Kerne angeordnet ist. Ein bestimmter
Daten. 40 Kern wird durch gleichzeitige Erregung aller drei
In Geräten zur Datenverarbeitung ist es häufig er- Leitungen abgetastet, die zu dem betreffenden Kern
wünscht, die gespeicherten Daten umzuformen. gehören. Da ein solcher Speicherkern im wesentli-
Beispielsweise muß bei Rechenvorgängen, bei de- chen eine Einrichtung mit zwei Zuständen ist, wird
nen die Zeichen der Daten in einer von der natürli- ein Zeichen zweckdienlich in einer binären Kodiechen
Basis der Kodierungsbezeichnung unterschiedli- 45 ning dargestellt und eine Anzahl von Speicherkernen
chen Basis dargestellt sind, jedes Zeichen geprüft benutzt, um durch deren Zustand die binären Komwerden,
um zu bestimmen, ob es erforderlich ist, ein ponenten der Zeichen darzustellen. Eine Gruppe von
Füllzeichen hinzuzuaddieren, um das Zeichen auf die Zeichendarstellungcn, die zusammen eine Position
richtige Basis zu bringen. Außerdem kann, wenn die (Zahl bzw. Buchstaben) einer Angabe darstellen, beausgehenden
Daten gedruckt werden sollen, es oft er- so steht daher aus einer Anzahl solcher Darstellungen,
wünscht sein, ein Zeichen durch ein Dezimalkomma und t;s ist bekannt, eine solche Gruppe derart zu
oder ein anderes Symbol zu ersetzen, so daß die An- koppeln, daß die gesamte Gruppe als ein vollständigabe
zuerst gep üft und dann umgeformt werden gc Block behandelt wird. Zweckdienlich wird eine
muß. Gruppe von Zeichen häufig als >Wort« bezeichnet.
In Falten von arithmetischen Vorgängen, auf die 55 In bekannten Speichervorrichtungen wird ein Zeioben
Bezug genommen wurde, ist es beispielsweise chen oder eine Gruppe von Zeichen aus einer
üblich, zwei Wo te gleichzeitig abzutasten, so daß die Speicnerstellung auf nachstehende Weise abgelesen.
Zeichendarstellungen von entsprechender Bedeutung Di; Adresse der Speichersiellung, die ebenfalls
Zeichendarstellungen von entsprechender Bedeutung Di; Adresse der Speichersiellung, die ebenfalls
der beiden Worte durch das Rechengerät zu gleicher eine binär.* Kodierung ist, wird in ein Adreß-Regi-Zeit
hindurchgeleitet werden. Daher ist es, bevor 6° ster eingeführt. Das Adreß-Register kann an eine bediese
Zeichen beispielsweise zueinander addiert wur- sondere Speicherstellung mittels einer Auswahl- und
den, nicht bekannt, ob ein Füllzeichen hinzugefügt Antriebsschaltung gekoppelt 'verden. Diese letztere
werden muß oder nicht. Die Addition eines Füllzei- Schaltung enthält verschiedene logische Elemente,
chens oder die Ergänzung eines Übertrags ändert in- Gatter usw. und bewirkt, daß die Inhalte der besondessen
den Wert der Summe eines Zeichenpaares auf 65 deren Speicherstellung, ciie durch die Adresse im
eine nächsthöhere Stellenzahl mit dem Ergebnis, daß Adreß-Register bestimmt wird, abgefragt wird. Um
es bis jetzt erforderlich war, um eine korrekte die Inhalte einer anderen Speicherstellung abzulesen,
Summe zu erhalten, entweder die unkorrekten Sum- wird die erste Adresse gelöscht oder aus dem
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB10038/61A GB984422A (en) | 1961-03-20 | 1961-03-20 | Improvements in or relating to data storage apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1193102C2 true DE1193102C2 (de) | 1975-02-20 |
DE1193102B DE1193102B (de) | 1975-02-20 |
Family
ID=9960317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1962I0021452 Expired DE1193102C2 (de) | 1961-03-20 | 1962-03-16 | Speichervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3351921A (de) |
DE (1) | DE1193102C2 (de) |
GB (1) | GB984422A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1201410B (de) * | 1963-04-04 | 1965-09-23 | Olympia Werke Ag | Verfahren und Vorrichtung zur Verzoegerung von Impulsfolgen |
US3391285A (en) * | 1964-10-21 | 1968-07-02 | Sperry Rand Corp | Stall circuit for magnetic commutators |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2802203A (en) * | 1955-03-08 | 1957-08-06 | Telemeter Magnetics And Electr | Magnetic memory system |
DE1097182B (de) * | 1956-05-04 | 1961-01-12 | Siemens Ag | Magnetkernspeicher fuer digital arbeitende Nachrichtenverarbeitungsmaschinen |
DE1098256B (de) * | 1956-11-05 | 1961-01-26 | Zuse K G | Informationsspeicher |
NL227638A (de) * | 1957-05-10 | |||
GB903094A (en) * | 1958-09-02 | 1962-08-09 | Ass Elect Ind | Improvements relating to binary magnetic storage devices of the matrix type |
NL245097A (de) * | 1958-11-07 |
-
1961
- 1961-03-20 GB GB10038/61A patent/GB984422A/en not_active Expired
-
1962
- 1962-03-13 US US179306A patent/US3351921A/en not_active Expired - Lifetime
- 1962-03-16 DE DE1962I0021452 patent/DE1193102C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB984422A (en) | 1965-02-24 |
US3351921A (en) | 1967-11-07 |
DE1193102B (de) | 1975-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE1814940C3 (de) | Lernende Klassifizierungsschaltung | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE2521436B2 (de) | Informationswiedergewinnungsanordnung | |
DE1497696B2 (de) | Schaltungsanordnung fuer ein lerngeraet | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE4031136A1 (de) | Fehlersimulationsverfahren | |
DE1200578B (de) | Datenverarbeitungssystem | |
DE1193102C2 (de) | Speichervorrichtung | |
DE1296428B (de) | Einrichtung zur Ermittlung von Speicheradressen aus Schluesselwoertern | |
DE1107432B (de) | Elektronische Rechenmaschine | |
DE1098256B (de) | Informationsspeicher | |
DE2331874A1 (de) | Vorrichtung zum rechnerischen verarbeiten von kostenrechnungsaufzeichnungen | |
DE1120780B (de) | Programmgesteuerter Ziffernrechner | |
DE1186244B (de) | Vergleichsschaltung | |
DE1474041C3 (de) | Anordnung zum Sortieren von in zufälliger Reihenfolge aufgenommener Informationsbit Gruppen | |
DE1424756B2 (de) | Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage | |
DE1474380A1 (de) | Matrixspeicheranordnung | |
DE1181276B (de) | Datengeber aus matrixfoermig angeordneten Ferrit-Ringkernen | |
DE1499846A1 (de) | Verfahren und Einrichtung zum Lesen eines inhaltsadressierbaren Speichers | |
DE3340078A1 (de) | Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung | |
DE1449567C3 (de) | Digitales Datenverarbeitungssystem | |
DE1549461B2 (de) | Divisionseinrichtung | |
DE1276938C2 (de) | Anordnung zum feststellen einer umdrehung des typenrades eines schnelldruckers | |
DE1424690B2 (de) | Matrixspeicher mit mehreren speicherabschnitten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |