DE1201410B - Verfahren und Vorrichtung zur Verzoegerung von Impulsfolgen - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. α.:

H03k

Deutsche KL: 21 al - 37/60

Nummer: 1201410

Aktenzeichen: O 9331IX c/21 al

Anmeldetag: 4. Aprü 1963

Auslegetag: 23. September 1965

Die Erfindung bezieht sich auf ein Verfahren und Vorrichtungen zur Verzögerung von mittels von im Koinzidenzbetrieb arbeitenden Matrixspeichern, deren Speicherplätze nacheinander fortlaufend in zyklischer Reihenfolge aufgerufen werden.

Für Verzögerungszeiten der verschieden auftretenden Größenordnungen werden allgemein unterschiedliche Vorrichtungen verwendet. Einfache Verzögerungsglieder und Laufzeitketten eignen sich vor allem für kurze Verzögerungszeiten von etwa einigen Mikrosekunden, haben aber den Nachteil, den zeitlichen Verlauf des gespeicherten Impulses zu verändern. Für darüber hinausgehende Zeitintervalle kommen bistabile Schaltglieder und deren Zusammenschaltung als Schiebeketten in Betracht. Bei Erreichen gewisser Verzögerungszeiten erhöht sich hierbei jedoch der Schaltungsaufwand beträchtlich, da ebensoviel bistabile Kettenstufen mit ihren Steuerelementen wie Verzögerungstakte vorhanden sein müssen.

Für sehr lange Verzögerungszeiten werden üblicherweise Dauerspeicher wie Magnetkern- und andere Matrixspeicher, Magnetbänder und in extremen Fällen sogar Lochstreifen verwendet. Hierbei wird die zu verzögernde Impulsfolge in ihrer Gesamtheit eingespeichert und zum gewünschten Zeitpunkt wieder abgerufen. Daraus ergibt sich, daß die Speicherkapazität der Gesamtzahl der in der Impulsfolge enthaltenen Impulstakte entsprechen muß, was entweder zur Begrenzung der verarbeitbaren Impulsfolgendauer oder zu einem oft untragbaren Aufwand für ausreichende Speicherkapazität führt.

Aufgabe der Erfindung ist die Schaffung eines Verfahrens, das mittels üblicher, im Koinzidenzbetrieb arbeitender Matrixspeicher, insbesondere Magnetkernspeicher, Impulsfolgen beliebiger Länge zu verzögern gestattet, wobei die Speicherplatzzahl nur durch die gewünschte Anzahl der Verzögerungstakte bestimmt ist. Das neue Verfahren der beschriebenen Art ist erfindungsgemäß dadurch gekennzeichnet, daß bei einer der Zahl von Verzögerungstakten entsprechenden Speicherplatzzahl innerhalb eines jeden Aufruftaktes in dem aufgerufenen Speicherplatz zuerst das Auslesen eines Impulses der verzögerten Impulsfolge durchgeführt wird, der beim vorhergehenden Aufrufzyklus in den Speicherplatz eingeschrieben wurde, und anschließend das Einschreiben des neuanfallenden Impulses der zu verzögernden Impulsfolge in den durch das Auslesen frei gewordenen Speicherplatz erfolgt.

Hiermit wird gegenüber den bekannten Verzögerungsschaltungen mit Schiebeketten eine bedeutende Verfahren und Vorrichtung zur Verzögerung
von Impulsfolgen

Anmelder:

Olympia Werke A. G., Wilhelmshaven

Als Erfinder benannt:

Dipl.-Phys. Hans Heymann, Wilhelmshaven

Verminderung des Schaltungsaufwandes erzielt, da infolge der Anwendung eines im Koinzidenzbetrieb arbeitenden Matrixspeichers nur für jede Zeile und Spalte ein Aufrufschalter erforderlich ist. Andererseits ergibt sich gegenüber den bei Matrixspeichern

ao üblichen Verzögerungsverfahren eine bedeutende Einsparung an Speicherplätzen bzw. die Möglichkeit der Verarbeitung unbegrenzter Impulsfolgen.

Zum Erfindungsgegenstand gehört ferner eine vorteilhafte Schaltungsanordnung zur Ausführung des gekennzeichneten Verzögerungsverfahrens. Hierbei wird unter Verwendung von ringförmig durchverbundenen Kettenschaltern zum Aufruf der Zeilen und Spalten des Matrixspeichers Einstellbarkeit der Verzögerungszeit dadurch erreicht, daß die Stufen der Zeilen- und Spaltenaufrufschalter wahlweise an von den Aufrufimpulsen einzelner Speicherplätze gesteuerte Schalter anschließbar sind. Vermittels der zur Verkürzung des die Schiebeimpulse für den Zeilenaufrufschalter für die Dauer eines Uhrtaktes sperrbar sind und der erste Speicherplatz des Matrixspeichers wieder aufrufbar ist.

Außerdem ergibt sich eine gestufte Veränderungsmöglichkeit der Verzögerungsdauer durch Aufteilung der Speichermatrix in annähernd quadratische Teil-

matrizen, deren Zeilen und Spalten jeweils an den gleichen Aufrufschalter angeschlossen sind und deren Leseausgänge außer bei der letzten Teilmatrix jeweils an den Schreibeingang der nachgeschalteten Teilmatrix angeschlossen sind. Die Veränderung der Verzögerungszeit wird hierbei auf einfache Weise durch wahlweises Abnehmen der ausgelesenen Impulse am Ausgang einer der Teilmatrizen erreicht. Diese Schaltung erspart außerdem gegenüber Anordnungen mit geschlossener Speichermatrix eine beträchtliche Anzahl von Stufen der Aufrufschalter, da die einander entsprechenden Zeilen und Spalten der Teilmatrizen von nur einer Stufe der Aufruf-

509 688/323

3 4

schalter angesteuert werden. Der damit verbundene angedeutet, die dem Eingang des Schreibverstärkers 8 Mehraufwand für Schreib- und Leseverstärker der unter der Wirkung des Taktgebers 10 mit einem Tasteinzelnen Teilmatrizen fällt demgegenüber im allge- verhältnis 1:1 zugeführt wird, wobei sich eine Immeinen nicht ins Gewicht. pulsperiode T zeitlich mit einem Aufruftakt des Spei-

Die größtmögliche Einsparung an Stufen der Auf- 5 chers 1 deckt. In Zeile b) sind die am Leseausgang rufschalter wird gemäß einer besonders vorteilhaften entnehmbaren Impulse gezeigt.
Ausgestaltung der Erfindung durch eine solche Auf- Die Impulse der Impulsfolge gemäß Zeile d) werteilung des Speichers in Teilmatrizen erzielt, bei der den den Speicherplätzen 3 des Speichers 1 zugeführt, die Anzahl der hintereinandergeschalteten Teil- Dabei wird in der ersten Hälfte einer jeden Impulsmatrizen etwa gleich der Zeilen- bzw. Spaltenzahl io periode durch den Taktgeber 10 zunächst der Leseeiner jeden Teilmatrix ist. verstärker 9 eingeschaltet, während der Schreibver-

Weitere Einzelheiten der Erfindung sind aus der stärker 8 noch ausgeschaltet bleibt. Erst in jeder

folgenden Erläuterung von Ausführungsbeispielen zu zweiten Hälfte der Impulsperioden erfolgt der eigent-

entnehmen, wobei auf die Zeichnungen Bezug ge- liehe Schreibvorgang, wobei der Leseverstärker 9

nommen wird. Hierin zeigt 15 ausgeschaltet und der Schreibverstärker 8 eingeschal-

Fig. 1 das Schaltschema eines üblichen Matrix- tet wird. Das Ergebnis des ersten sich bis zum Zeitspeichers zur Durchführung des erfindungsgemäßen punkt t_v d. h. bis zum Erreichen des letzten Speicher-Verfahrens, platzes erstreckenden Aufrufzyklus des Speichers ist

F i g. 2 den Zeitablauf des erfindungsgemäßen also das Einschreiben je einer Binärinformation in

Verfahrens an Hand eines Impulsplanes, 20 jeden Speicherplatz. Für die ersten vier Speicher-

F i g. 3 den Aufbau eines speziellen Aufrufschal- platze, d. h. die ersten vier Kerne von oben nach

ters für Matrixspeicher zur Durchführung des erfin- unten in der ersten Spalte, ist dieser Einschreibvor-

dungsgemäßen Verfahrens und gang in den Zeilen c) bis f) zu den Zeitpunkten t_c

F i g. 4 den Aufbau einer aus quadratischen Teil- bis t_f erkennbar. In den ersten Hälften der Impulsmatrizen bestehenden Speicheranordnung für stufen- 25 perioden bis zum Zeitpunkt t₁ wird dabei keine Inweise umschaltbare Verzögerungszeit. formation ausgelesen, weil der Speicher im Ausgangs-

F i g. 1 zeigt einen üblichen Matrixspeicher 1, des- zustand leer war.

sen Zeilen- und Spaltenleitungen 2 an ihren Kreu- Nach Beginn des zweiten Aufrufzyklus zum Zeit-

zungspunkten mit den einzelnen Speicherplätzen 3 punkt t_t wird jeweils in der ersten Hälfte einer Im-

zugeordneten Ringkernen verknüpft sind. Die Spei- 30 pulsperiode die im voraufgehenden Aufrufzyklus in

cherplätze werden im Koinzidenzbetrieb von den den entsprechenden Speicherplatz eingeschriebene

Stufen 4 der z. B. als Schiebeketten ausgebildeten Information ausgelesen. Auf diese Weise erscheint

Zeilen- und Spaltenaufrufschalter 5 ausgewählt. Letz- am Ausgang des Leseverstärkers 9 die ursprünglich

tere sind zwischen ihren Anfangs- und Endstufen eingeschriebene Impulsfolge mit einer der Anzahl der

ringförmig durchverbunden, so daß die jeweils in 35 in einem Aufrufzyklus durchlaufenden Speicherplätze

einer der Aufrufschalterstufen anstehenden Aufruf- entsprechenden Verzögerungszeit [s. Zeile b)].

impulse unter der Wirkung der jedem Aufrufschalter Durch das Auslesen der Information aus den

zugeführten Schiebeimpulse im Kreis umlaufen. Dem Speicherplätzen werden diese in den Ausgangszustand

Zeilenaufrufschalter werden die Schiebeimpulse von zurückgestellt und sind dann zum Einschreiben neuer

einem Uhrtaktgenerator 6 zugeführt, während 40 Informationen frei. Diese Rückstellung ist für die

die Schiebeleitung 7 des Spaltenaufrufschalters an die ersten vier Speicherplätze in den Zeilen c) bis f) zu

Verbindungsleitung zwischen Anfangs- und Endstufe den Zeitpunkten t/ bis t/ erkennbar. Anschließend

des Zeilenkettenschalters angeschlossen ist und so- erfolgt jeweils in der zweiten Hälfte der Impuls-

mit bei jedem Umlauf des letzteren einen Schiebe- periode das Einschreiben des neuanfallenden Impul-

impuls erhält. Auf diese Weise werden die Speicher- 45 ses der zu verzögernden Impulsfolge [vgl. Zeile ä)] zu

platze spaltenweise nacheinander fortlaufend in den Zeitpunkten t_c" bis t", wobei das Fehlen des

zyklischer Reihenfolge aufgerufen. neu eingeschriebenen Impulses in bekannter Weise

Die in die Speicherplätze einzuschreibende Binär- mit dem Einschreiben einer von beiden möglichen information wird dem Schreibverstärker 8 einer Binärinformationen gleichbedeutend ist.
üblichen, nicht weiter dargestellten — etwa nach dem 50 F i g. 3 zeigt eine Schaltungsanordnung zum Auf-Inhibierverfahren arbeitenden — Schreibvorrichtung ruf eines Matrixspeichers bei veränderlicher Versynchron mit dem Aufrufrhythmus zugeführt, wäh- zögerungszeit. Hier sind die Ausgänge der Stufen rend die ausgelesene Information z. B. über eine nicht der Zeilen- und Spaltenaufrufschalter an die Festdargestellte Lesevorrichtung und einen Leseverstär- kontakte je eines Mehrfachumschalters 13 bzw. 14 ker 9 abgenommen wird. Der Eingang des Schreib- 55 geführt und können in einer beliebigen Kombination Verstärkers 8 und der Ausgang des Leseverstärkers 9 entsprechend je einem Speicherplatz an die Eingänge werden über entsprechende Schalter von einem im einer UND-Schaltung 11 angeschaltet werden,
wesentlichen synchron zum Uhrtaktgenerator 6 arbei- Beim Aufruf des mit Hilfe der Mehrfachumschalter tenden Taktgeber 10 nach Maßgabe des an Hand des 13 und 14 voreingestellten Speicherplatzes wird eine Impulsplanes in F i g. 2 grundsätzlich beschriebenen 60 als Zeitschalter vorgesehene monostabile Kippstufe Verzögerungsverfahrens gesteuert. Dabei ist der Auf- 12 angestoßen, die im Ruhezustand über eine UND-bau des Taktgebers 10 unter Benutzung üblicher Mit- Schaltung 11a die Schiebeimpulse s an die Schiebetel in naheliegender Weise ausführbar und daher für eingänge des Zeilenaufrufschalters leitet, nunmehr die Erfindung ohne Belang. aber die Schiebeimpulse s für die Dauer des nächst-

F i g. 2 zeigt in den Zeilen ä) bis f) den Impuls- 65 folgenden Uhrtaktes sperrt. Dadurch wird der weitere

verlauf an verschiedenen Punkten der Schaltung nach Ablauf des unverkürzten Aufrufzyklus unterbunden.

Fig. 1 über der Zeit t. In Zeile d) ist eine willkürlich Gleichzeitig wird von einem zweiten Ausgang der

angenommene binäre Impulsfolge mit der Periode T monostabilen Kippstufe 12 über Entkopplungsdioden

12 α ein Impuls auf die dem ersten Speicherplatz 3 α zugeordnete Kombination der Aufrufschalterstufen 4 gegeben, womit der Beginn eines neuen, entsprechend verkürzten Aufrufzyklus eingeleitet ist. Die monostabile Kippstufe 12 besitzt eine zeitverzögernde Wirkung.

Fig. 4 zeigt die Aufteilung eines Matrixspeichers mit siebenundzwanzig Speicherplätzen in drei quadratische Teilmatrizen 15.

Die Zeilendrähte 16 und die Spaltendrähte 17 aller Teilmatrizen sind in Reihe geschaltet und an je nur eine Stufe des Zeilenaufrufschalters 18 bzw. des Spaltenaufrufschalters 19 angeschlossen. Der Zeilenaufrufschalter wird wie üblich über eine allen Stufen gemeinsame Schiebeleitung 20 mit Schiebeimpulsen s beaufschlagt. Ferner sind die Leseausgänge 21 der ersten und zweiten Teilmatrix über je einen Leseverstärker 22 an den Schreibeingang 23 der jeweils nachfolgenden Teilmatrix angeschlossen. Die Eingabe der zu verzögernden Impulsfolge erfolgt am Eingang 24 der ersten Teilmatrix.

Bei in Betrieb befindlichen Aufrufschaltern werden gleichzeitig in allen Teilmatrizen die entsprechenden Speicherplätze nacheinander zyklisch aufgerufen. Über die Leseverstärker 22 wird jedoch den beiden letzten Teilmatrizen immer diejenige Impulsfolge zugeführt, die aus der jeweils vorgeschalteten Teilmatrix ausgelesen wird. Auf diese Weise kann an den Ausgängen 25, 25' bzw. 25" die am Eingang 24 eingegebene Impulsfolge wahlweise mit einer Verzögerung von neun, achtzehn bzw. siebenundzwanzig Impulstakten abgenommen werden.

Durch den Anschluß eines vollständigen Satzes von einander entsprechenden Speicherplätzen aller Teilmatrizen an jeweils nur eine Stufe der Aufrufschalter 18 bzw. 19 wird deren Stufenzahl beträchtlich vermindert. Andererseits nimmt die infolge der Unterteilung in Teilmatrizen erforderliche Anzahl von Lese- bzw. Schreibverstärkern entsprechend zu. Wenn angenommen wird, daß der Schaltungsaufwand für einen der letztgenannten Verstärker etwa gleich dem einer Aufrufschalterstufe ist, so ergibt sich, wie eine analytische Behandlung zeigt, als Optimum hinsichtlich des Schaltungsaufwandes für eine gegebene Gesamtverzögerungszeit eine Aufteilung in quadratisehe Teilmatrizen, deren Anzahl wiederum gleich der Zeilen- bzw. Spaltenzahl einer jeden Teilmatrix ist.

Eine solche Ausführungsform vereint den Vorteil geringstmöglichen Schaltungsaufwandes mit demjenigen einer in Stufen veränderlichen Verzögerungszeit.

Claims (5)

Patentansprüche:

1. Verfahren zur Verzögerung von Impulsfolgen mittels von im Koinzidenzbetrieb arbeitenden Matrixspeichern, deren Speicherplätze nacheinander fortlaufend in zyklischer Reihenfolge aufgerufen werden, dadurch gekennzeichnet, daß bei einer der Zahl von Verzögerungstakten entsprechenden Speicherplatzzahl innerhalb eines jeden Aufruftaktes in dem aufgerufenen Speicherplatz zuerst das Auslesen eines Impulses der verzögerten Impulsfolge durchgeführt wird, der beim vorhergehenden Aufrufzyklus in den Speicherplatz eingeschrieben wurde, und anschließend das Einschreiben des neuanfallenden Impules der zu verzögernden Impulsfolge in den durch das Auslesen frei gewordenen Speicherplatz erfolgt.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 mit veränderlicher Verzögerungszeit, wobei zum Aufruf der Zeilen und Spalten des Matrixspeichers ringförmig durchverbundene Kettenschalter vorgesehen sind, dadurch gekennzeichnet, daß die Stufen (4) der Zeilen- und Spaltenaufrufschalter (5) wahlweise an von den Aufrufimpulsen einzelner Speicherplätze (3) gesteuerte Schalter (11, 12) anschließbar sind, vermittels der zur Verkürzung des jeweils zu durchlaufenden Aufrufzyklus die Schiebeimpulse (s) für den Zeilenaufrufschalter (5) für die Dauer eines Uhrtaktes sperrbar sind und der erste Speicherplatz (3 a) des Matrixspeichers wieder aufrufbar ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß als Wiederaufrufschalter für den ersten Speicherplatz (3 a) eine UND-Schaltung (11) vorgesehen ist, die mit zwei Eingängen an eine wählbare Stufenkombination der Zeilen- und Spaltenaufrufschalter (5) anschließbar ist und deren Ausgang über eine monostabile Kippstufe (12) mit der dem ersten Speicherplatz (3 a) entsprechenden Stufenkombination der Zeilen- und Spaltenaufrufschalter (5) verbunden ist.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 mit stufenweise umschaltbarer Verzögerungszeit, gekennzeichnet durch eine Aufteilung der Speichermatrix in annähernd quadratische Teilmatrizen (15), deren Zeilendrähte (16) und Spaltendrähte (17) jeweils an den gleichen Aufrufschalter (18,19) und deren Leseausgänge (21) außer bei der letzten Teilmatrix jeweils an den Schreibeingang (23) der nachgeschalteten Teilmatrix angeschlossen sind.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl der hintereinandergeschalteten Teilmatrizen (15) etwa gleich der Zeilen- bzw. Spaltenzahl einer jeden Teilmatrix ist.

Hierzu 1 Blatt Zeichnungen

509 688/323 9.65 © Bundesdruckerei Berlin