DE1106992B - Ziffernrechenmaschine - Google Patents

Description

Die Erfindung betrifft Verbesserungen an elektronischen Ziffernrechnern, insbesondere an solchen, in denen ein Programmsteuerwerk und ein Rechenwerk sich gegenseitig steuern, wodurch der gewünschte Programmablauf erreicht wird.

Der in elektronischen Ziffernrechnern mit gespeichertem Programm verwendete Aufbau ist allgemein bekannt. Ein Ziffernrechner mit gespeichertem Programm enthält, kurz zusammengefaßt, einen Datenspeicher, ein Rechenwerk, ein Steuerwerk und Eingabe- und Ausgabeeinheiten. Meistens ist der Speicher als Magnettrommel ausgebildet, jedoch werden in neueren Rechnern auch Magnetkernmatrizen mit minimaler Zugriffszeit verwendet. Der Speicher dient zum Speichern von nach bekannten Prinzipien, z. B. solchen der Booleschen Algebra, in dem Rechenwerk zu verarbeitenden Zahlenwerten darstellenden digitalen Daten und Befehlen, von denen jede gewünschte Gruppe zur Bildung eines Programms ausgewählt werden kann, nach dem dann die gewünschte Verarbeitung der Zahlenwerte durchgeführt wird.

Das Rechenwerk besteht aus einem zusammengesetzten Netzwerk logischer »UND«-, »ODER«- und »NICHT«-Gattern in Verbindung mit Verzögerungsoder Flip-Flop-Schaltungen. Die Literatur, die die Art und Weise beschreibt, in der solche Elemente kombiniert werden können, um unter anderem Schaltungen für binäre arithmetische Operationen, z. B. Multiplikation und Addition, zu bilden, ist heute schon sehr umfangreich, und entsprechende wissenschaftliche Veröffentlichungen und Patentschriften geben darüber ausführlich Aufschluß.

Das Steuerwerk kann aus einem Befehlsregister und einem Programmfolgesteuerregister bestehen. Das Befehlsregister empfängt die die Verarbeitung von Daten in dem Rechenwerk betreffenden Befehle.

Die Reihenfolge, in der vom Speicher in das Befehlsregister übertragene Befehle bei der Steuerung der Datenverarbeitung durch das Rechenwerk wirksam werden, wird durch das Programmfolgesteuerregister bestimmt, das normalerweise als Binärzähler arbeitet, der seinen Inhalt jeweils um eine binäre »L« erhöht, wenn die Befehle in normaler Reihenfolge auszuführen sind, der jedoch seinen Inhalt ändert, wenn die Adresse eines außer der Reihenfolge durchzuführenden Befehles angezeigt werden soll, wie dies bei einem bedingten oder unbedingten »Sprung«-Befehl der Fall ist.

Obwohl ein Ziffernrechner vorstehend beschriebener Art die aufeinanderfolgenden Operationen eines Programms selbsttätig durchführt, haften dem Zusammenwirken der verwendeten Einheiten gewisse Nachteile an. So ist es erforderlich, das ganze Programm, das auch »Sprung«-Befehle enthalten kann, z. B. von einem Programmstreifen her eingangs in den Datenspeicher Ziffernrechenmaschine

Anmelder:

The National Cash Register Company,
Dayton, Ohio (V. St. A.)

Vertreter: Dr. A. Stappert, Rechtsanwalt,

Düsseldorf, Feldstr. 80

Beanspruchte Priorität:
V. St. ν. Amerika vom 16. Januar 1957

zu übertragen. Dies ist sehr unwirtschaftlich, da dadurch Speicherraum, der sonst zur Speicherung von Zahlenwerten dienen könnte, für die Speicherung von Befehlen aufgewendet werden muß. Außerdem nehmen in das Befehlsregister übertragene Befehle einen bestimmten Teil dieses Registers ein, der beispielsweise aus akustischen Verzögerungsleitungen, wie Quecksilberverzögerungsröhren oder Nickelverzögerungsleitungen, aufgebaut sein kann. Bei der Durchführung einer einen »Sprung«-Befehl enthaltenden Befehlsfolge ist es erforderlich, eine Verzögerung einzuführen, während nacheinander Vergleiche der Adressen nachfolgender Befehle ausgeführt werden. Der nachfolgende Befehl dient nach seinem Auffinden zur Fortführung des Programms. In gewissen Fällen kann es notwendig sein, den Inhalt des Befehlsregisters unberücksichtigt zu lassen und ein neues »Such«-Programm im Datenspeicher einzugeben, um einen gewünschten Befehl zu erhalten.

Es ist auf jeden Fall zweckmäßig, Verzögerungen, wie vorstehend beschrieben, möglichst auszuschalten; es wurden daher schon viele Vorschläge für eine optimale Programmierung gemacht, um zu gewährleisten, daß alle für ein Programm erforderlichen Befehle in dem Befehlsregister verfügbar sind und daß die Reihenfolge, in der die Befehle eingespeichert sind, es dem Ziffernrechner ermöglichen, ein Programm so schnell wie möglich durchzuführen. Auch dann sind Verzögerungen noch unvermeidlich und unwirtschaftlich.

Um solche Verzögerungen auszuschalten, ist es beil» 607/222

kannt, eine Art in bezug auf die Programmfolge sich selbst steuernden Ziffernrechner zu bauen. Ein solcher Ziffernrechner verwendet eine Magnettrommel als Datenspeicher, die im Prinzip nur numerische Daten zu speichern braucht. In der Praxis hat es sich als günstig erwiesen, auch einige Befehle zu speichern, die jeweils ein vollständiges, innerhalb der Verarbeitungseinheit des Rechners durchzuführendes Unterprogramm betreffen. Damit diese Verarbeitungseinheit ein solches vollständiges Unterprogramm durchführt, das eine große Anzahl arithmetische und andere logische Operationen einschließen kann, ist es dann lediglich notwendig, einen Anfangsbefehl in einem Zwischenspeicher einzugeben, der anzeigt, welches Unterprogramm durchgeführt werden soll. Danach durchläuft die Verarbeitungseinheit selbsttätig alle zum Auffinden und Durchführen der Programmfolge erforderlichen Schritte, ohne daü dem Speicher weitere Befehle entnommen werden müssen.

Die Verarbeitungseinheit besteht im einzelnen aus einem Rechenwerk und einem Steuerregister. Im Gegensatz zu den ein gespeichertes Programm aufweisenden elektronischen Ziffernrechnern steuert sich das Rechenwerk und das Steuerregister gegenseitig. Das Steuerregister ist aus Datenspeicherelementen, wie beispielsweise Flip-Flops, aufgebaut. Aus dem Zustand »Halt« heraus (der manchmal dynamischer Stop-Zustand genannt wird) und infolge eines verschlüsselten Anfangsbefehls vom Speicher her, der der Rechenmaschine befiehlt, eine besondere Programmfolge, z. B. »Drucken redigierter Daten in die elektrische Schreibmaschine«, auszuführen, führt die Rechenmaschine selbsttätig eine Reihe von Testläufen aus, von denen der letzte dem verschlüsselten Befehl entspricht. Während des ersten dieser Testläufe erzeugen die Steuerregister-Flip-Flops eine besondere Kombination von Ausgangssignalen, die in einem »UND«- Gatter zusammengefaßt und dann an verschiedene Teile der Rechenwerksschaltung angelenkt werden. Die durch das Signal ausgewählte Schaltung enthält eine Vergleichseinheit zur Durchführung eines Vergleiches zwischen der verschlüsselten Darstellung des Befehls und dem Inhalt der Flip-Flops. Für den Fall, daß das Testprogramm anzeigt, daß der Vergleich nicht entspricht, dann erzeugt die ausgewählte Schaltung ein Ausgangssignal zum Tasten der Flip-Flops, so daß diese die Verschlüsselung des als nächstes durchzuführenden Testprogramms darstellen. Danach erfolgt ein ähnlicher Vorgang, wobei ein von einem »UND«- Gatter kommendes Ausgangssignal verschiedene Teile des Rechenwerkes erregt usw.

Schließlich zeigt ein Test an, daß der Vergleich erfolgreich war, d. h., daß das gewünschte Zweigprogramm gefunden wurde. Selbstverständlich kann das Zweigprogramm bedingte und unbedingte »Sprünge-Operationen neben den aufeinanderfolgenden Schrittoperationen enthalten. Um diese »Sprung«-Operationen durchzuführen, ist kein Befehl erforderlich, da »Sprung«-Befehle durch besondere Schaltungen durchgeführt werden.

Der erste Schritt des Zweigprogramms wird im Rechenwerk unter der Steuerung eines von den Steuer-Flip-Flops kommenden Unterscheidungssignals durchgeführt. Wenn am Ende der Operation kein »Sprung« durchzuführen ist, wird an die Flip-Flops ein Signal angelegt, so daß diese in einen Zustand gelangen, der eine Operation in direkter Programmfolge anzeigt. Soll ein unbedingter »Sprung« ausgeführt werden, dann stellt ein vom Rechenwerk kommendes Ausgangssignal die Flip-Flops zurück, so daß sie die gewünschte außer der normalen Programmfolge erforderliche Operation darstellen. Ein bedingter »Sprung« wird bei NichtÜbertragung eines Ausgangssignals durchgeführt, wodurch die Flip-Flops zurückgestellt werden, bis der gewünschte Zustand erreicht ist, d. h., der Flip-Flop-Inhalt wird beibehalten, so daß eine besondere Operation so oft wiederholt werden kann, bis die gewünschte Bedingung erfüllt ist. Infolge der aufeinanderfolgenden Zustände der Zähler-Flip-Flops wird

ίο das gewünschte Zweigprogramm ausgeführt. Am Ende dieses Programms kann ein weiterer Befehl ein weiteres Programm einleiten. Durch Aneinanderreihen von Programmen ist es natürlich möglich, zusammengesetzte Befehle auszuführen, ohne daß aus dem Speicher weitere Befehle in bezug auf auszuführende Zweigprogramme entnommen werden müssen.

In dem beschriebenen Rechner wird jede Operation während einer einzigen Rechner-Wortperiode durchgeführt, und um den Aufwand an Schaltungen zu ver-

ao ringern, hat es sich als sehr vorteilhaft erwiesen, ein einziges »zwischen« dem Rechenwerk und dem Programmfolgesteuerregister eingefügtes Entscheidungs-Flip-Flop zu verwenden. Obwohl die Steuerregistersignale direkt an das Rechenwerk angelegt werden, übt das Rechenwerk doch seine wechselseitige Steuerung auf die Register-Flip-Flops über das Entscheidungs-Flip-Flop aus. Der Zustand des Entscheidungs-Flip-Flops am Ende einer Operation bestimmt demnach den Zustand, auf den die Register-Flip-Flops eingestellt werden. Vom Gesichtspunkt des Zusammenwirkens der einzelnen Bauteile und der sich daraus ergebenden Vorteile in der Programmierung stellt der beschriebene Rechner somit offensichtlich eine Verbesserung gegenüber anderen Rechnern mit gespeichertem Programm dar.

Die Vereinfachung der Programmierung ist allerdings nur auf Kosten komplizierterer und umfangreicherer Schaltungen möglich. Da das Rechenwerk des beschriebenen Rechners aus Kristalldioden, herkömmlichen Vakuumröhren, Flip-Flops und ähnlichen Bauteilen aufgebaut ist, entspricht seine Betriebssicherheit nicht ganz den gewünschten Anforderungen. Das gleiche trifft auf das Programmfolgesteuerregister zu. Schließlich ist auch noch der Aufbau zufriedenstellender Treiberquellen für die überall in der Maschine verwendeten Mehrebenendiodennetze außerordentlich kompliziert.

Obwohl somit in einer Hinsicht der zweitgenannte Rechner bereits einen Fortschritt gegenüber dem Rechner mit gespeichertem Programm aufweist, haftenbeiden doch verschiedene Mangel an. Die vorliegende Erfindung bringt eine Verbesserung auf dem Gebiet der letztgenannten, d. h. der sich hinsichtlich der Programmfolge selbst steuernden Rechner und beseitigt die beschriebenen Nachteile. Die logischen Elemente werden durch Magnetkerne gebildet, die dann zu »UND«-, »ODER«-, »NICHT«- und Verzögerungs-(oder »Übertrag«-) Schaltungen zusammengeschaltet werden.

Für elektronische Ziffernrechner ist es bekannt, daß Kerne in einer und zwei Ebenen mit Treiberströmen beschickt werden können und durch Wicklungen untereinander verbunden sind, so daß Schaltfunktionen (»UND«-, »ODER«-, »NICHT«-Funktionen) in den Kernen der zweiten Ebene unter der Steuerung der Kerne der ersten Ebene, denen Dateneingangssignale zugeführt werden, aufgestellt werden.

Es war jedoch bisher nicht bekannt, Magnetkerne in einem sich bezüglich seiner Programmfolge selbst steuernden Rechner zu verwenden. Durch die Verwen-

dung von Kernen im Programmfolgesteuerwerk ist es dem Erfinder gelungen, einen Rechner zu bauen, in dem die sowohl Rechner mit gespeichertem Programm als auch älteren sich bezüglich ihrer Programmfolge selbst steuernden Rechnern anhaftenden Nachteile beseitigt wurden.

Demgemäß geht die vorliegende Erfindung aus von einem elektronischen Ziffernrechner mit sich gegenseitig steuerndem, aus Binärspeicherelementen aufgebautem Rechenwerk und Programmsteuerwerk zur Verarbeitung von aus einem Speicher in das Rechenwerk übertragenen Daten in beliebigen Folgen von bedingten und/oder unbedingten Rechen- oder anderen logischen Operationen gemäß in den genannten Binärspeicherelementen gespeicherter, die erste Operation der gewünschten Folge darstellender binärverschlüsselter Aanfangsdaten ohne weitere Zufuhr von Befehlen, z. B. aus dem Datenspeicher, und bei dem das an sich bekannte Rechenwerk aus durch Treiberströme und durch von zweiten Kernen oder während vorbestimmter Perioden eines Kerntreiberstromzyklus vom Datenspeicher kommende Datenausgangssignale erregbaren ersten Magnetkernen besteht, und die zweiten Kerne durch Treiberströme und durch während vorbestimmter Perioden des Zyklus von den ersten Kernen kornmenden Datenausgangssignalen erregt werden, so daß Daten vom Datenspeicher in die zweiten Kerne übertragen oder logische Operationen mit vorher dorthin übertragenen Daten unter der Steuerung der ersten Kerne ausgeführt werden. Die Erfindung ist dadurch gekennzeichnet, daß das Steuerwerk aus ersten, die genannten Anfangsdaten speichernden Magnetkernen besteht und diese mit den ersten Rechenwerkskernen verbunden sind, so daß infolge durch an die ersten Steuerwerkskerne während einer vorbestimmten Periode des Zyklus gelegte Treiberströme erzeugter Blockiersignale nur bestimmte der ersten Rechenwerkskerne durch Treiberströme und Datenausgangssignale geschaltet werden und daß die zweiten Rechenwerkskerne mit zweiten Steuerwerkskernen in Verbindung stehen, so daß am Ende und unabhängig von einer durch die Rechenwerkskerne durchgeführten Operation infolge durch Treiberströme durch mindestens einer der ersteren Kerne erzeugter Blockiersignale nur bestimmte der letzteren Kerne geschaltet werden, und daß die ersten und zweiten Steuerwerkskerne so verbunden sind, daß die Ausgangssignale der letzteren zusammen mit Treiberströmen die Speicherung der als nächstes auszuführenden Operation in den ersteren bewirken.

Die Erfindung wird an Hand der nachstehenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den Zeichnungen erläutert.

Fig. 1 ist ein Übersichtsschaltbild eines Ausführungsbeispiels der Erfindung;

Fig. 2 zeigt den Arbeitsfluß und die Wirkungsweise der erfindungsgemäßen Anordnung;

Fig. 3 ist ein Blockschaltbild eines Registers, wie es in der Erfindung, insbesondere als £-Register der Datenbearbeitungseinheit, verwendet wird;

Fig. 3 a ist eine Hysteresisschleife des verwendeten Magnetkernmaterials;

Fig. 3 b zeigt eine Gruppe von Impulsen zum reihenweisen Einstellen und Abfragen der Magnetkerne des Registers;

Fig. 4 ist ein Blockschaltbild des E-Register-Übertragungsschaltkreises;

Fig. 4 a ist eine Gruppe von Kurven, die die Arbeitsweise des .E-Register-Übertragungsschaltkreises beschreibt; Fig. 5 ist ein Schema der Datenbearbeitungseinheit und zeigt weiterhin Eingabemittel und den Ausgangsschaltkreis;

Fig. 6 ist ein Schema der Programmierungseinheit;

Fig. 6 a ist eine graphische Darstellung der Wirkungsweise der Programmierungseinheit;

Fig. 7 ist ein Schema des F-Registers der Datenbearbeitungseinheit ;

Fig. 8 ist ein Schema des ^4-Registers der Datenbearbeitungseinheit ;

Fig. 9, 10 und 11 sind Schemata des /-, K- und L-Registers der Programmierungseinheit,

Fig. 12 ein Schema der Ausgangsschaltung der Datenbearbeitungseinheit zum Antreiben der Anzeigevorrichtung.

Wie Fig. 1 erkennen läßt, sind in dem bevorzugten Ausführungsbeispiel der Erfindung Schaltungen zum Erzeugen von impulsförmigen Signalen, welche die Einstellung beispielsweise einer Anzeigevorrichtung 17 verändern können, vorgesehen. Gemäß der Erfindung sind die Signale, welche beispielsweise einen gewünschten Kompaßkurs angeben und demzufolge eine gewünschte Verstellung einer Synchroübertragerwelle 21 bewirken, an welcher ein Zeiger 14 die Kursgrade auf einer zugeordneten Scheibe 13 mit Gradeinteilung anzeigt, so programmiert, daß sie in ausgewählten Magnetkernen einer Speichermatrix 11 der Ziffernrechenmaschine gespeichert werden. Die Einrichtung der Rechenmaschine arbeitet nach einer Programmierungstechnik, welche im wesentlichen das zeitgerechte Anlegen von Informationssignalen an eine Datenbearbeitungseinheit 12 durch eine Programmierungseinheit 10 betrifft. Jeder Abschnitt des Vorganges ist ein als eine Wortperiode bezeichneter Zeitraum, welcher für jeden Abschnitt gleich groß ist und dem eine Programmzählzahl (PC) zugeteilt ist. Wie es Fig. 2 erkennen läßt, wird eine Operation dadurch ausgeführt, daß die genannten Abschnitte in einer bestimmten Reihenfolge ablaufen, wobei die Reihenfolge das Wiederholen oder das Aufeinanderfolgen solcher Abschnitte in sich schließt. Somit werden während der mit PC 1 bezeichneten Wortperiode die den erwünschten Kurs, d. h. die winkelmäßige Verstellung der Welle 21 der Anzeigevorrichtung 17 (Fig. 1) darstellenden Signale von dem Speicher 11 abgelesen und in einem Register (Έ-Register) der Datenbearbeitungseinheit 12 eingestellt.

Das Ε-Register arbeitet synchron mit einem zweiten Register, dem F-Register, in welchem die den gegenwärtigen Kurs, d. h. die jetzige Einstellage der Welle, darstellenden Signale gespeichert sind. Während der Wortperiode PC 2 werden die beiden Register durch eine Vergleichsanordnung 23 geprüft, und wenn die durch die Signalgruppe des P-Registers dargestellte Zahl die größere ist, wird während der Wortperiode PC3 eine Einheit subtrahiert, dann tritt PCI erneut ein. Ist aber die durch die E-Register-Signalgruppe dargestellte Zahl die gleiche oder ist sie größer als die letztere, dann werden während PC4 die Signale auf Gleichheit geprüft. Besteht Übereinstimmung, so wird der Inhalt des P-Registers nicht verändert, und PCI tritt erneut ein. Besteht keine Übereinstimmung, dann ist dies eine Anzeige dafür, daß die Signalgruppen des P-Registers kleiner sind und nunmehr PC5 eintritt. Während PC5 wird zu den Signalgruppen des P-Registers eine Einheit addiert, und dann tritt PCI erneut ein. Ein Spannungsimpuls wird über einen Leiter 69., entsprechend der in PC 5 erfolgten Addition einer Einheit zu dem F-Register oder über einen Leiter 68 entsprechend der in PC 3 erfolgten Subtrak-

tion einer Einheit von dem U-Register, auf die Anzeigevorrichtung 17 übertragen. Demgemäß ändert sich der Verstellwinkel der Welle 21 um eine Einheit. Diese Veränderung des Verstellwinkels kann mechanisch über eine Kupplung 19 auf einen Sychronempfänger 26, der seinerseits eine Fahrzeugsteuereinrichtung 27 steuert, übertragen werden. Die Arbeitsfolge, d.h. die Folge von PCI zu PC2 zu entweder PC3 oder PC 4 und PC 5 und von entweder PC 3 und PC 5 zurück nach PCI, wird so lange wiederholt, bis die im E- und F-Register gespeicherten Signale gleich sind. Ist dies der Fall, so zeigt der Zeiger 14 der Welle 21 den erwünschten Kurs an. Die Arbeitsfolge von PCI zu PC2 nach PC4 und zurück nach PCI wird jetzt so lange wiederholt, bis ein neuer gewünschter Kurs aus dem Speicher 11 in das £-Register gebracht wird. Es ist offensichtlich, daß die Anzahl der Arbeitszyklen über einen der obigen Wege, welche eine Veränderung in der Einstellung der Welle 21 bewirken, der Anfangsdifferenz zwischen der vorhandenen und der gewünschten Anzeige in der gewählten Einheit gleich ist und daß jeder Zyklus die Addition oder Subtraktion einer Eins bewirkt, wobei ein Spannungsimpuls an die Anzeigevorrichtung 17 gelegt wird. Es ist weiter offensichtlich, daß neue Zahlen in den Arbeitsfluß vom Speicher 11 aus eingebracht werden können, so schnell wie es die Manövrierbedingungen des Fahrzeuges zulassen, da die Zeit, die für einen Rechengang erforderlich ist, wesentlich kleiner als die für einen Manövriervorgang erforderliche Zeit ist.

Das vorliegende Rechensystem benutzt Magnetkerne sowohl im Speicher als auch in elektronischen Schaltungen. Der Magnetkern wird als bistabile Vorrichtung benutzt. Zur Erzielung dieses Effektes besitzt das Kernmaterial eine weitgehend rechteckige Hysteresisschleife, d. h. B-H-Kurve, wie in Fig. 3 a gezeigt. Die beiden Stabilitätszustände werden nach der Kernsättigung erreicht. Es sind dies der positive und negative Remanenzpunkt. Dadurch ist der Zustand des Kernes eindeutig bestimmt, wenn keine weitere Erregung angelegt wird. Diese Zustände werden hier als »echt« bzw. »unecht« bezeichnet.

Die kritische Erregung, die zum Umschalten eines Kernes von einem Sättigungszustand, z. B. von — B_M, in den anderen, z. B. +B_M, erforderlich ist, ist mit H_M bezeichnet; die Anlegung einer kleineren als dieser kritischen Erregung bewirkt keine Umschaltung der Kerne. Wird jedoch eine Erregung, die mindestens gleich dem kritischen Wert ist, in einer solchen Richtung an den Kern angelegt, daß er einen zum gerade vorhandenen Zustand entgegengesetzten Remanenzzustand einnimmt, so wird der Kern plötzlich geschaltet. Die Umschaltung vom echten in den unechten Zustand erfolgt in Richtung des absteigenden Pfeiles der Hysteresisschleife der Fig. 3 und vom unechten in den echten Zustand in der Richtung des aufsteigenden Pfeiles.

Die vorliegende Erfindung verwendet Magnetkerne, die in mehreren Anordnungen, welche als »Register« bezeichnet werden, zusammengefaßt sind. Fig. 3 z. B. zeigt schematisch das Is-Register der Datenbearbeitungseinheit 12 (Fig. 1) mit den zum Durchführen logischer Vorgänge benötigten Einrichtungen. Diese Einrichtungen werden später in Verbindung mit den weiteren Registern beschrieben. Das Ε-Register enthält zwei Gruppen von Kernen, eine Gruppe 25 mit den Speicherkernen Eis bis E8s, die zum Speichern der zu verarbeitenden Binärziffern dienen, und eine zweite Gruppe28 mit den Steuerkernen Eic bis £4c, die zum Durchführen der Verarbeitung der genannten Ziffern dienen. Das Register enthält weiterhin einen Übertragungsschaltkreis 22, welcher zum Verzögern der aus den Gruppen abgelesenen Informationen dient und diese zu Gegensignalen formt, die das Umschalten der Kerne in dem E- und den anderen Registern beeinflussen können.

Die Verwendung magnetischer Kerne als Schaltelemente erfordert, daß sie von einem Remanenzzustand in den anderen durch Ströme geschaltet werden, die in mit dem Kern induktiv gekoppelten Wicklungen fließen. Wie in Fig. 3 gezeigt, wird bei der vorliegenden Anordnung die Umschaltung durch drei Generatoren bewirkt. Zwei Generatoren 38 und 40 legen Taktsignale C₀ und C_s an Leiter 35 bzw. 37, und ein Generator 39 legt Zeitsignale P₁ bis P₈ an Leiter 36. Ein zusätzlicher Periodensignalgenerator 16 ist zum Erzeugen von Signalen W₀ und W_s vorgesehen, die über ein »ODER«-Gatter 20 dem Übertragungsschaltkreis 22 zugeführt werden. Sämtliche Generatoren werden von einer Impulsquelle 15 gespeist.

Die Kombination eines Taktsignals C₀ oder C_s mit jedem der Zeitsignale P₁ bis P₈ legt acht »Ziffernübertragungszyklen« von gleicher Zeitdauer fest. Während jedes dieser Zyklen ist eine Binärziffer, die in einem der Kerne Els bis E8s gespeichert ist, für rechnerische Bearbeitung verfügbar. Entsprechend der Art der Takt- und Zeitsignale, die später noch beschrieben werden, wird jeder Ziffernübertragungszyklus in eine Folge von vier gleichen Zeitperioden aufgeteilt, die mit R_s, W₀₁ R₀ und W_s bezeichnet werden. Während der Periode R_s werden die Speicherkerne abgefragt, d. h„ es wird abgelesen; während der Periode W₀ werden die Steuerkerne eingestellt, d. h., es wird eingeschrieben; während der Periode P_n, werden die Steuerkerne abgefragt, und während Periode W_s werden die Speicherkerne eingestellt.

Wie Fig. 3 zeigt, ist jeder der Leiter, wie z. B. Leiter 37 oder Leiter 41, die dem Ε-Register Signale zuführen, mit Schaltungen verbunden, die »Halbimpulse« erzeugen können. Unter »Halbimpulsen« werden solche Stromimpulse verstanden, die die Hälfte der zum Umschalten der Kerne erforderliche Erregung erzeugen. Solche Leiter, die einen Kern im gleichen elektrischen Sinne koppeln, so daß sich die Ströme in ihren Wirkungen auf die Kernpolarität addieren, werden durch einen Schrägstrich in der gleichen Richtung an den Kernen angedeutet, wie z. B. die Striche 50 und 51 des Kernes E5s. Diejenigen Leiter, welche zu obigen entgegengesetzt gepolt sind, werden durch einen Schrägstrich in der entgegengesetzten Richtung angedeutet, wie z. B. der Strich 52 des Kernes E 5 s.

Aus obigen Ausführungen geht hervor, daß das Umschalten der Kerne durch gleichzeitiges Anlegen von Halbimpulsen von zwei Quellen aus erreicht werden kann. Wie bereits erwähnt, wird dies durch Taktsignale C_s oder C₀ und durch ZiffernauswählsignalePj, P₂ ... oder P₈ ausgeführt. Ferner kann das Umschalten der Kerne durch Anlegen von Halbimpulsen gleichzeitig mit obigen von mehreren anderen Quellen aus, was z. B. ein Gegensignal des Übertragungsschaltkreises 22 oder anderer, später noch zu beschreibender Übertragungsschaltkreise sein mag, verhindert werden.

Befindet sich ein Kern im unechten Zustand, so wird er durch in gleicher Richtung, und zwar von links nach rechts, wie in Fig. 3 gezeigt, fließende Halbimpulse in den echten Zustand geschaltet. Diese Impulse fließen auf einem der Leiter 36 und auf einem Leiter 35 oder 37. Befindet sich ein Kern im echten Zustand, so wird er durch gleichzeitig von rechts nach links auf den genannten Leitern fließende Halbimpulse

in den unechten Zustand geschaltet. Es sei angenommen, daß die von links nach rechts fließenden Impulse positiv und die in umgekehrter Richtung fließenden Impulse negativ sind. Daraus geht z. B. für den Kern Eis hervor, daß er nur durch gleichzeitig fließende positive Halbimpulse auf jedem der die Signale P₁ und C₅ führenden Leiter in den echten Zustand geschaltet werden kann. Der umgekehrte Vorgang findet bei Auftreten von negativen Halbimpulsen statt. Es sei weiter angenommen, daß ein Kern zum Abfragen mit einem negativen Vollimpuls beliefert wird, so daß sich der unechte Zustand einstellt, und daß zum Einstellen eines Kernes ein positiver Vollimpuls angelegt wird, so daß sich der echte Zustand ergibt. Daraus erfolgt, daß ein vom Speicher-Taktsignalgenerator 40 und gleichzeitig vom Zeitsignalgenerator 39 ausgesandter Halbimpuls Speicherkerne abfragen kann, während gleichzeitig von den genannten Generatoren ausgesandte positive Halbimpulse Speicherkerne einstellen können. Auf dieselbe Art, wie nachfolgend gezeigt, kann ein vom Steuer-Taktsignalgenerator 38 und gleichzeitig vom Zeitsignalgenerator 39 ausgesandter negativer Halbimpuls Steuerkerne abfragen, während gleichzeitig von diesen genannten Generatoren ausgesandte positive Halbimpulse Steuerkerne einstellen können. Ferner sei bemerkt, daß ein doppelter Schrägstrich 95 andeutet, daß das Signal C_c zweimal durch die Steuerkerne des Ε-Registers geführt wird. Dies zeigt an, daß ein durch zwei Windungen des Leiters 35 jedes der genannten Kerne durchfließender Halbimpuls zum Umschalten der Kerne genügt. Dies ist dann erforderlich, wenn, entsprechend der bestimmenden Gleichung, ein Kern während sämtlicher Ziffernübertragungszyklen wirksam sein soll. Leiter 41 und 42 verbinden Ausgänge E/ und E_s des Ubertragungsschaltkreises 22 mit den Kernen des E-Registers und, wie noch gezeigt wird, mit den Steuerkernen aller übrigen Register. In gleicher Weise sind die Ausgänge der anderen Registerübertragungsschaltkreise durch entsprechend benannte Leiter, wie z. B. //, K₈ usw. mit dem .B-Register verbunden. Ein Leiter 47 ist mit sämtlichen Kernen des Ε-Registers gekoppelt und überträgt impulsförmige Signale zu dem Übertragungsschaltkreis 22 jedesmal dann, wenn ein Kern des .Ε-Registers seinen Magnetisierungszustand ändert.

Fig. 3 zeigt weiter an, daß die Signalgeneratoren 38, 39 und 40 alle von einer gemeinsamen Impulsquelle 15 gesteuert werden. Die Impulsquelle 15 kann ein Multivibrator oder eine ähnliche bekannte Anordnung sein. Es sei noch angeführt, daß das »ODER«-Gatter 20 mit Signalen W_c\mdW₈ des Periodensignalgenerators 16 beliefert wird. Der Generator 16 enthält ein Netzwerk zum Synchronisieren der Ausgangsimpulse mit den Perioden W_c und W_s. Das »ODER«-Gatter 20 erzeugt ein »ODER«-Signal (W_c + W_s) zum Öffnen des Eingangs des Übertragungsschaltkreises 22, so daß auf dem Leiter 47 erscheinende Impulse hindurchlaufen können. Diese Impulse sind das Ergebnis einer Kernzustandsänderung während einer Abfrageperiode. Der Generator 16 und das »ODER«-Gatter 20 sind von bekannter Art und werden daher nicht weiter beschrieben.

Die Fig. 7 bis 11 zeigen Einzelheiten des F-, A-, J-, K- und L-Registers. Es sei darauf hingewiesen, daß die genannten Register zusammen mit dem E-Register der Fig. 3 das Prinzip der Erfindung darstellen. Durch die Kerne dieser Register verlaufen ähnlich bezeichnete Leiter. Es versteht sich, daß alle gleichartig bezeichneten Leiter in Reihe geschaltet und so verbunden sind, daß eine geschlossene Schaltung in bezug auf die entsprechenden Quellen entsteht.

Die Fig. 5 zeigt die Gesamtkombination des E-Registers der Fig. 3 mit den in Fig. 7 und 8 gezeigten F- und ^-Registern, welche die Datenbearbeitungseinheit 12 der Erfindung darstellt. Wie bereits erwähnt, weist jedes der E-, F- und ^-Register einen Übertragungsstromkreis auf. Ferner werden die Speicher- und Steuerkerne jedes Registers mit Takt-Signalen C₈ bzw. C_c und mit entsprechenden Zeitsignalen P₁ bis P₈ beliefert. Außerdem sind die Ausgangsleiter der Registerübertragungsstromkreise E/, E_s, F/, F_s, A₈ und A₈ je nach Erfordernis durch die Kerne ihres eigenen und der anderen Register geführt.

Die Eingabe der Dateninformation und der Steuerinformation in die Datenbearbeitungseinheit 12 erfolgt vom Speicher 11 (Fig. 1) aus. Die Dateninformation wird über Ausgang M₈ eines Übertragungsstromkreises empfangen, welcher entsprechend eines neuen im Speicher 11 festgehaltenen Kurses eingestellt wurde. Die Steuerinformation, welche anzeigen soll, wann der neue Kurs in dem .Ε-Register eingestellt werden muß, kann entweder vom Speicher 11 oder einer anderen Quelle stammen und wird vorzugsweise über Ausgänge B_s' und B₈ eines Übertragungsstromkreises eingegeben.

Die Ausgabe aus der Datenbearbeitungseinheit 12 erfolgt über zwei Treiberkerne 60 und 61 für die Anzeigevorrichtung 17, welche so gesteuert werden, daß sie Impulse zum Betätigen der Anzeigevorrichtung 17 erzeugen.

Die Fig. 6 zeigt die /-, K- und L-Register, welche die Programmierungseinheit 10 für die Datenbearbeitungseinheit 12 der Fig. 5 umfassen. Die Kerne dieser Register sind gleichfalls in Speicherkerne und Steuerkerne getrennt, durch welche Taktsignale C₈ bzw. C_c und entsprechende Zeitsignale P₁ bis P₈ hindurchgeführt werden. Die Ausgänge I₈, I₈, K/, K₈, L₈ und L₈ der Übertragungsstromkreise für diese Register verlaufen sowohl durch die Kerne ihrer eigenen Register als auch durch die der übrigen Register, so daß den Ausgängen I₈, I₈, K₈, K₈, L₈, L_s von der Programmierungseinheit 10 aus während jeder Wortperiode P₁ bis P₈ eine einmalige Kombination von Signalen aufgedrückt wird. Wie bereits erwähnt, verlaufen die Leiter dieser Ausgänge auch durch die Datenbearbeitungseinheit 12 und koppeln die Steuerkerne der letzteren, wodurch bestimmte Kerne unter diesen während jeder Programmzählung wirksam gemacht werden.

Es ist ferner zu beachten, daß die Ausgänge der E-, F- und .^-Register des Übertragungsstromkreises der Datenbearbeitungseinheit 12 in Fig. 5 Eingaben in die Kerne der Programmierungseinheit 10 derart vornehmen, daß das Weiterschalten dieser Einheit am Ende jeder Wortperiode von den Resultaten der durch die Datenbearbeitungseiriheit 12 während der Wortperiode durchgeführten Arbeitsgänge abhängig gemacht wird. Die Zusammenarbeit der Datenbearbeitungseinheit 12 mit der" Programmierungseinheit 10 zum Durchführen aufeinanderfolgender Arbeitsgänge gemäß der Fig. 2 wird durch die Kurvenform der Übertragüngsstromkreisaüsgänge in der später noch zu erläuternden Fig. 6 a dargestellt.

Die Fig. 3 b zeigt die Signale C₈, C_c, P₁ bis P₈, welche synchron erzeugt und kombiniert werden, wie es für das nacheinander" erfolgende Abfragen und Einstellen von Kernen erforderlich ist. Jedes dieser Signale besteht aus rechfeckförmigen Stromimpulsen

109 607/222

mit der Amplitude i/2, ζ. B. bei 54 und 55 des Cj-Signals. Diese Amplitude besteht während einer Zeitspanne, welche etwas größer als die für das Kernmaterial benötigte Schaltzeit ist. Die Phasenbeziehung der Impulse ist derart, daß ein Kern — je nachdem, ob ein Kern zum Speichern oder zum Steuern gebraucht wird — beim Zusammentreffen eines negativen Halbimpulses des Signals C_s oder C₀ mit einem negativen Halbimpuls des Signals P₁, P₂,... oder P_s während der Periode R_s oder R₀ abgefragt und bei einem ία Zusammentreffen des positiven Halbimpulses des Signals C_s oder des Signals C₀ mit einem positiven Halbimpuls des Signals P₁, P₂, ... oder P₈ während der Periode W_s oder W₀ eingestellt wird.

Jedes dieser Signale ist ein periodisch wiederkehren- is des Rechtecksignal mit halber Kernschaltamplitude. Es ist zu beachten, daß das Signal C₀ mit dem Signal C_s identisch ist, daß es aber jeweils in Beziehung zu letzterem um zwei Perioden verschoben ist. Jedes dieser Signale weist während der Hälfte des Ziffernüber- ao tragungszyklus eine Impulslücke auf. Weiter ist zu beachten, daß Signale P₁, P₂, ... und P₈ nacheinander auf ihren jeweiligen Leitern erscheinen und daß diese Signale mit den Signalen C_s und C₀ synchronisiert sind. Daraus ergibt sich, daß jedes dieser P-Signale nur während eines jeden achten Übertragungszyklus vorhanden ist, aber in gleicher Weise durch das Kombinieren mit C_s und C₀ beim Festlegen der vier Perioden R_s, W₀, R_c und W_s wirksam ist.

Das Blockschema des Übertragungsstromkreises in Fig. 4 zeigt, daß die Impulse des Leiters 47 Eingangssignale für einen Verstärker 98 darstellen. Die Amplitude eines jeden dieser Impulse ist entsprechend des Kopplungssinnes des Leiters 47 negativ. Der Verstärker 98 wird für ein Signal des Leiters 47 mittels eines zweiten Eingangssignals W₀ + W₅ vom »ODER«- Gatter20 (Fig. 3) aus geöffnet bzw. gesperrt. Letzteres Signal sperrt den Verstärker 98 während der Perioden W₀ und W_s; somit können nur die während der Perioden R_s und Rg erzeugten Signale des Leiters 47 verstärkt werden. Diese Signale dienen als echte Eingabe für einen Flip-Flop-Kreis 96. Die unechte Eingabe zu dem Flip-Flop-Kreis 96 stellt ein durch Differenzieren der Wellenform W_e+W_s erzeugter negativer Impulse dar. Der Flip-Flop 96 ändert seinen Zustand nur beim Anlegen negativer Impulse. Das Kippen in den unechten Zustand erfolgt durch einen von der Hinterflanke der Signale W_c und W_s erzeugten negativen Impuls. Der Flip-Flop 96 kann somit während der Perioden R_s und R_c als das Ergebnis einer Zustandsänderung eines der E-Register-Kerne in den echten Zustand gekippt werden; ist dies der Fall, dann herrscht dieser Zustand bis zum Ende der Perioden W_c und W's vor.

Der Flip-Flop 96 ist durch zwei Ausgänge gekennzeichnet. Der eine Ausgang auf einem Leiter 66 weist hohe Spannung nur dann auf, wenn der Flip-Flop im echten Zustand ist; der andere Ausgang auf einem Leiter 74 ist nur dann hoch, wenn der Flip-Flop im unechten Zustand ist. Beide Ausgangssignale werden ohne Inversion durch gleichartige Verstärker, und zwar der erstere durch einen Verstärker 72 und der letztere durch einen Verstärker 71 verstärkt. Die Verstärker 71 und 72 werden ebenfalls durch das Signal W_e+W_s geöffnet bzw. gesperrt. Zufolge der Anordnung der Verstärker 71 und 72 werden jedoch Signale der Leiter 66 bzw. 74 nur während der Perioden W₀ und W₅ durchgelassen, während der Perioden R_s und R₀ sind die genannten Verstärker gesperrt. Durch diese Anordnung werden die von den Kernen während einer R₅- und i?,.-Periode abgelesenen Signale verzögert und während der folgenden W₀- bzw. PF_S-Perioden erzeugt. Die mit E₈ und E/ bezeichneten Ausgangssignale der Verstärker 71 und 72 sind Ströme von halber Kernschaltamplitude i/2. Leiter 41 und 42 sind so mit ausgewählten Kernen der Register gekoppelt, daß die darauf erscheinenden verzögerten Signale das Einstellen der Kerne während der Einstellperioden W₀ bzw. W_s verhindern können.

Fig. 4 a enthält Kurven, welche die Arbeitsweise des Übertragungsstromkreises 22 für zwei beispielgebende Ziffernübertragungszyklen darstellen. Es sei angenommen, daß die £-Register-Kerne nacheinander während zweier aufeinanderfolgender Perioden R₀ und R₃ abgefragt werden und gezeigte-Impulse 80 und 82 zum Ergebnis haben. Ein Verstärker 98 ist während dieser Perioden wirksam, und somit wird der Flip-Flop 96 mittels der Impulse 84 bzw. 86 in den echten Zustand gekippt. Beim Abfallen der Impulse W₀ und W's, z. B. bei 87, 88 bzw. 89, werden jedoch Impulse, z. B. Impulse 90, 91 bzw. 92, erzeugt, welche den Flip-Flop 96 in den unechten Zustand zurückschalten. Der Leiter 66 führt beim Auftreten der Impulse 84 und 86 hohe Spannung und beim Auftreten der Impulse 91 und 92 niedrige Spannung. Der Leiter 74 führt beim Auftreten der Impulse 84 und 86 niedrige und beim Auftreten der Impulse 91 bzw. 92 hohe Spannung. Da die Verstärker 71 und 72 nur während der Abfrageperioden gesperrt sind, führt während der Periode W_s des ersten Ziffernübertragungszyklus und während der Periode W₀ des zweiten Ziffernübertragungszyklus der Ausgang E₃ auf Leiter 42 hohe und der Ausgang E_s' auf Leiter 41 niedrige Spannung. Somit wird als das Ergebnis eines Zustandswechsels eines £-Register-Steuerkerns während der Periode R₀ des ersten Ziffernübertragungszyklus beispielsweise ein Gegensignal-Halbimpuls 93 (E₈) am Ausgang des E-Register-Übertragungsstromkreises während der Periode W₈ erzeugt; findet keine Zustandsänderung eines JS-Register-Kernes statt, wie z. B. während der Periode R₀ des zweiten Ziffernübertragungszyklus, dann wird ein Gegensignal-Halbimpuls 94 (E/) am Ausgang des .E-Register-Übertragungsstromkreises während der nächsten Periode W_s erzeugt.

Beim erfindungsgemäßen System wird die Information der Speicherkerne eines Registers serienweise behandelt, wobei die Information in einer aus einer festen Anzahl von Binärziffern bestehenden Gruppe angeordnet ist. Eine Gruppe stellt eine acht Binärziffern enthaltende Zahl dar und wird als ein »Wort« bezeichnet. Ein »Wort« besteht aus einer Aufeinanderfolge von acht Binärziffern; somit besitzen das E- und F-Register je acht Speicherkerne £ 1 j bis E8s bzw. FIs bis F8s, so daß jedes Register eine Zahl zu speichern vermag. Bei dem hier angewandten Schema speichert der Registerkern mit der niedrigsten Zahl, z. B. Kern Eis die niedrigste Stellenwertreihe einer Zahl, während die anderen Kerne eines Registers die übrigen Ziffern der höheren Stellenwertreihen speichern, wobei beispielsweise Kern£8i zum Speichern der höchsten Stellenwertreihe der binären Zahl benutzt wird. Die Ziffern werden in der Reihenfolge der Stellenwertreihen in ein Register eingebracht bzw. aus diesem herausgelesen, wobei die Auswahl durch die Zeitsignale P₁ bis P₈ erfolgt; Signal P₁ wählt die Ziffern in den Kernen El j und FIs aus, während P₂ die Ziffern in Kernen E2s und F2s auswählt usw. Ferner wird die für die Auf einanderf olge von Signal P₁ bis P₈ benötigte Zeit als eine Wortperiode bezeichnet. Demgemäß ist also jede Wortperiode durch die

P-Signale in acht als »Ziffernühertragungszyklen« bezeichnete binäre Perioden eingeteilt. Während eines jeden dieser Zyklen kann der Zustand eines Kernes durch Zuführung des mit der Zuführung des Signals C₃ oder C_c zusammenfallenden P-Signals gemäß den vier nacheinanderfolgenden Perioden R_s, W_c, R_c und W_s verändert werden. Im Ausführungsbeispiel werden die Vorgänge nacheinander durchgeführt, wobei jeder Vorgang innerhalb einer Wortperiode festgelegt ist. Die Programmierungseinheit 10 (Fig. 6) macht verschiedene der Steuerkerne während jeder Wortperiode gemäß der den Vorgang definierenden logischen Gleichungen wirksam. Dementsprechend zeigt jedes Ausgangszählsignal 1, 2 usw. der Programmierungseinheit an, welche der Steuerkerne während einer Wortperiode betätigbar sind.

Die Ausgangszählsignale der Programmierungseinheit 10 setzen sich aus Ablesesignale der Programmierungsspeicherkerne Ils, KIs und LIs zusammen, deren Zustände durch die Steuerkerne der jeweiligen ao Register bestimmt werden. Die Zustände dieser Steuerkerne wiederum sind abhängig von Ablesesignalen der Kerne aller Register. Diese Signale bewirken, daß die jeweiligen Übertragungsstromkreise Gegensignale auf mit diesen Kernen gekoppelten Leitern gemäß den erwünschten logischen Gleichungen erzeugen.

Tabelle I zeigt die Zustände der Speicherkerner/lj, KIs und LIj der Programmierungseinheit 10 zum jeweiligen Erzeugen von Ausgangszählsignalen entsprechend den Symbolen in dem Arbeitsflußdiagramm der Fig. 2. Zur Erläuterung der hier verwendeten Ausdrucksweise sei gesagt, daß ein Kern in dem echten Zustand (Fig. 3 a) als ein solcher angesehen wird, der eine binäre »Eins« speichert, während ein Kern im unechten Zustand als ein solcher angesehen wird, der eine binäre »Null« speichert.

Tabelle I

	JIs	Programmierungseinheit	LIs
		Speicherkerne
	2°		22
	1	KIs	0
	0		0
PCI	1	Stufen	0
PC 2	0	I 21 I	1
PC3	1		1
PCu
PC 5
0
1
1
0
0

40

45

55

Jede Einstellung der Kerne Ils, KIs und LIs wird für eine Wortperiode aufrechterhalten, für die die Symbole der Fig. 2 zutreffen, wie es durch die kurzen Angaben und die darunterstehenden Gleichungen ausgedrückt wird. Das von der Programmierungseinheit 10 kommende Ausgangszählsignal wird während der Perioden P₁ bis P₈ einer Wortperiode (mit Ausnahme der Endperiode W_s der P₈-Abschnitte) aufrechterhalten und unterliegt am Ende der Wortperiode gemäß den Zuständen der Kerne JIs, KIs und LIj, wie sie während der Periode W_c des P-Abschnittes festgestellt werden, einer Veränderung, damit die gleichen oder andere Steuerkerne während der nächsten Wortperiode wirksam werden können. Zusammengefaßt ist aus Tabelle I ersichtlich, daß, wenn beispielsweise während der Perioden P₁ bis P₈ einer Wortperiode der Kern Kls im echten Zustand und die Kerne JIs und L1 s im unechten Zustand sind, die für Periode P C 2 der Fig. 2 dargelegten Arbeitsgänge durchgeführt werden. In Abhängigkeit von dem Ergebnis dieser Arbeitsgänge wird der Kern A1 s in den echten Zustand versetzt werden, oder er verbleibt im unechten Zustand. Während der Periode W_s des P₈-Abschnittes dieser Wortperiode werden die Kerne JIs, KIs und LIj in Abhängigkeit von dem Endzustand des Kernes Als wiedereingestellt. Somit können die Kerne/Ij und KIs im echten Zustand sein, während sich der Kern L1 j im unechten Zustand befindet (PC3), oder die Kerne/Ij und X"Ij können sich im unechten Zustand und Kern LIj kann sich (P C 4) während der Perioden P₁ bis P₈ der nachfolgenden Wortperiode im echten Zustand befinden. Aus der Fig. 2 ist zu erkennen, daß, wenn während PC2-Periode die P-Register-Zahl größer ist als die Zahl des Ε-Registers, die Kerne ^4Ij und /1 s in den echten Zustand versetzt werden und daß die Kerne KIs und Ll j im jeweiligen Zustand entsprechend der Zählung PC3 verbleiben. Ist jedoch die Zahl des £-Registers gleich der Zahl oder größer als die Zahl des F-Registers, dann verbleiben die Kerne Als und /Ij im unechten Zustand, während die Kerne KIs und LIj ihren Zustand entsprechend der Programmzählung P C 4 verändern.

Bevor in die Einzelheiten der Fig. 2 eingegangen wird, ist es zweckmäßig, einen kurzen Überblick über die Arbeit der Register beim Durchführen verschiedener logischer Arbeitsgänge unter Verwendung des £-Registers der Fig. 3 zu geben.

Bezüglich der Speicherkerne E1 j und E8s ist zu ersehen, daß diese nur bei aufeinanderfolgenden Perioden von Periode P₁ an (dem Ziffernübertragungszyklus des Kernes Eis) bis P₈ (dem Ziffernübertragungszyklus des Kernes .E 8 j) schaltbar sind und daß alle durch das Gegensignal B/ beeinflußt werden. Wird der Kern £ 1 j als Beispiel angenommen, so ist ersichtlich, daß alle Steuerkerne £ Ic bis £4c das Schalten des Kernes Eis beeinflussen können, und zwar die Kerne Eic und E2c wahrend PCI, der Kern EZc während PC2 undPC3 und schließlich der Kern Eic während PC4 und P C5. Der Kern E3c wird gleichfalls durch das Signal E/ beeinflußt. Wird also noch die Wortperiode von PC2 als Beispiel verwendet, dann wird die im Kern Eis eingestellte Information in der Periode R_s des Ziffernübertragungszyklus P₁ abgelesen, die der Einfachheit halber als Periode P₁R₈ bezeichnet wird. Die Information wird dann im Kern £3 c in der Periode P₁ W_c eingestellt, vom Kern £3 c in der Periode P₁ R_c abgelesen und in dem Kern £ 1 j in der Periode P₁ W₃ erneut eingebracht. Das bedeutet mit anderen Worten, daß die im Kern£l j vorhandene Information in den Kern £ 1 j erneut eingebracht wird. Ist es jedoch erwünscht, daß die Information im Kern £ 1 j während der Periode P₁ ohne Rücksicht auf seinen Anfangszustand komplementiert wird, dann ist es nur notwendig, daß das Signal £/ mit dem Kern £lj gekoppelt wird, und daß der entgegengesetzte Ausgang £_s des Übertragungsstromkreises 22 als Gegensignal für den Kern EZc benutzt wird. Bei dieser Anordnung wird der Zustand des Kernes £ 1 j ohne Rücksicht auf seinen Anfangszustand am Ende der Periode P₁ gewechselt, oder, mit anderen Worten, die Information des Kernes £ 1 j wird komplementiert. Diese und andere Arbeitsgänge sind in Tabelle II zusammengefaßt.

Tabelle II

Logische Funktion	Geg< Speicher kerne	:nsignale Steuer kerne	Gleichung
Umlauf	F '	E/	es = Es
Komplementierung	F '	Es	es — -0S
Füllen mit »0«	e;	kein Kern benötigt	es = 0
Füllen mit »1«	ε;	kein Gegen signal	ea=l
Übertragung von MIs	P '	Ms'	es = Ms
Übertragungskom plement des MIs	F '	M5	es = Ms'
Übertragung von MIs, falls Bis echt ist	F ' ^s	M8'B/	es = MsBs

chend der Differenz zwischen der gegenwärtigen Ist- und der gewünschten S oll-Anzeige wiederholt.

Wird besonders auf PC 1 Bezug genommen, so ist zu erkennen, daß sich diese Wortperiode dadurch auszeichnet, daß die Speicherkerne JIs, KIs und LIs des /-, K- bzw. L-Registers der Programmierungseinheit 10 durch die in der ersten Zeile in der genannten Tabelle I gezeigten Zustände gekennzeichnet sind. Somit werden während dieser Wortperiode die Kerne

ίο £lc und E2c des £-Registers (Fig. 3) nicht am Umschalten durch von den Registern der Programmierungseinheit 10 kommende Signale gehindert, was jedoch für die Kerne EZc und Eic zutreffend ist. Da diese Art der Kernauswahl für die Programmsteuerung

i"5 verwendet wird, führt die Tabelle III dementsprechend die Steuerkerne des E-, F- und ^4-Registers (Fig. 3, 7 bzw. 8) in einer Zuordnung zu der Programmzählung auf, bei der sie am Umschalten nicht gehindert werden.

an Tabelle III

Bezüglich der Bezeichnung sei darauf hingewiesen, daß der echte Zustand des Kernes Bis mit einem Symbol E_{1 s} ausgedruckt wird und daß das Signal oder die Kombination von Signalen, welche ein Umschalten eines Kernes in diesen Zustand ermöglicht, als e_ls bezeichnet wird; der unechte Zustand dieses Kernes wird durch ein Symbol, E₁ / ausgedrückt, während das einen Kern in diesen Zustand versetzende Signal mit _oe_ls bezeichnet wird. Da der Übertragungsstromkreis eines Registers mit von den Speicherkernen E1 s, E2s usw. abgelesenen Daten eingestellt wird, stellen im allgemeinen die Ausgänge des JS-Übertragungsstromkreises E_s und E/ Daten dar, welche von irgendeinem dieser Kerne abgelesen werden.

Die verwendete Rechenmaschine enthält einen ein- und ablesbaren Kernspeicher. Ein Signal B_s (ein Halbimpuls) ist dann vorhanden, sobald eine neue Anzeige auf der Anzeigevorrichtung 17 (Fig. 5) erwünscht ist und von dem Speicher abgelesen werden soll; ein Signal B/ ist so lange vorhanden, wie keine neue Anzeige erwünscht ist. Ähnlich den Gegensignalen, welche die Kernschaltung beeinflussen können, können die Signale B_s und B/ die Ausgänge eines Übertragungsstromkreises, wie gezeigt, sein.

Das Ablesen einer Information aus dem Kernspeicher erfolgt dadurch, daß ein Speicherkern MIs seinen Zustand entsprechend der abgelesenen Information verändert. Wenn beispielsweise das E-Register vom Speicher aus gefüllt werden soll, wird deshalb während eines .P_n-Ziffernübertragungszyklus die durch Kernes MIs während der Periode R₅

Abfragen des

abgelesene Information in einem .E-Register-Steuer-

55

	Ε-Register	Steuerkerne, unbeeinflußt	v4-Register
	Elc;E2c
PCI	EZc		Alc\A2c;AZc
PC 2	EZc		Aic
PCZ	Eic		A5c; A6c; A7c
PCI	Eic		ASc
PC 5
	f-Register
-FIc
F2c
Fic;F5c
FZc
F6c;F7c

Es ist die Hauptaufgabe von FCl, die £-Register-Speicherkerne E1 s bis E 8 s (Fig. 3) entsprechend den Ziffern einer neuen, vom Speicher 11 abgelesenen Information einzustellen. Wie bereits erwähnt, erfolgt dies nur, wenn der Kern B1 s im echten Zustand ist. Aus Fig. 3 ist zu erkennen, daß, wenn Kern Bis während der Periode F₁-Z?.. im unechten Zustand ist, kein Impuls den dem Kern Bis zugeordneten Übertragungsstromkreis (Fig. 5) umschaltet, und somit hindert das Signal B/ den Kern .EIc an einer Umschaltung während der Periode P₁W₀; der Kern £2c wird jedoch nicht in dieser Weise beeinflußt und wird somit während der Periode P₁W₀ gemäß dem Zustand des Kerns Eis eingestellt bzw. nicht eingestellt. Die gleiche wirkungsweise trifft für die Kerne E2s bis E8s während ihrer jeweiligen Ziffernübertragungszyklen zu. Ist somit Kern Bis während der Wortperiode von FCl im unechten Zustand, dann bewirkt der Kern £2c die Wiedereinstellung der Information in den Kernen E Is bis E 8 s. Wird das Symbol Es allgemein zum Bezeichnen eines der Kerne Eis bis E8s und wird das Symbol e_s zum Bezeichnen der Anwendung eines vollen Schaltimpulses auf einen dieser Kerne verwendet, und werden die Symbole E_s und E/ zum Bezeichnen eines echten bzw. unechten Zustandes eines der genannten Kerne benutzt, dann lautet die

kern während der Periode W₀ eingestellt, dann durch Gleichung für diese Tätigkeit: e_s = B_s'E_s. Ist an

Abfragen des Steuerkernes während der Periode R_c abgelesen und schließlich in dem während der Periode W_s betätigbaren P„-Speicherkern eingestellt.

Wie erinnerlich, wird, falls eine neue, eine erwünschte Anzeige der Anzeigevorrichtung 17 (Fig. 1) darstellende Zahl nicht vom Speicher 11 abgelesen werden soll, die Reihenfolge von PCI, PC2 bis Pd und zurück zu PCI fortgesetzt durch den erfindungsgemäßen Stromkreis wiederholt. Soll jedoch eine neue Zahl aus dem Speicher 11 abgelesen werden, dann wird die Aufeinanderfolge von PCI zu PC2 bis PCZ und zu PCI oder die Aufeinanderfolge von PCI zu PC2 bis Pd zu PC5 und zu PCI mehrere Male entspredererseits der Kern Bl s während der Periode P₁R₃ im echten Zustand, dann wird ein Impuls dem dem Kern Bis zugeordneten Übertragungsstromkreis zugeführt. Daraus folgt, daß während der Periode P_xW₀ das Signal B_s ein Schalten des Kernes £2 c verhindert; der Kern £ Ic wird jedoch nicht derartig beeinflußt und wird demzufolge gemäß dem Zustand des Kernes MIs (Fig. 5) eingestellt bzw. nicht eingestellt, da der Ausgang M/ des dem Übertragungsstromkreis zugeordneten Kernes MIs den Kern Eic beeinflußt. Ist somit der Kern Bis während der Wortperiode PC 1 im echten Zustand, so bewirkt der Kern £lc die Einbringung der Information der Kernes

Mis in die Kerne £1 j bis E8s; die allgemeine Glei- Während der Wortperiode PC2 werden die Zahlen

chung für diese Tätigkeit ist wie folgt: e_s=B_sM_s. in dem E- und dem F-Register verglichen, wobei der Zusammengefaßt bedeutet dies, daß die zusammenge- Kern A Is zum Anzeigen des Vergleichsergebnisses setzte Boolsche Gleichung für das F-Register während benutzt wird. Handelt es sich bei der Zahl im F-Re-FCl lautet: e_s=B_sM_s+B_s'E_s. Aus Fig. 3 ist zu er- S gister um die größere Zahl, so wird Kern Als in den kennen, daß der erste Ausdruck (B_s M₃) dieser Glei- echten Zustand versetzt, während er sonst im unechten chung durch den Kern El c und der zweite Ausdruck Zustand verbleibt. Ist der Kern AIs während der (B_s'E_a) dieser Gleichung durch den Kern E2c wie Periode P₈ W₈ im echten Zustand, dann läuft das nachstehend beschrieben dargestellt wird. Die Glei- Programm nach PC3 weiter; ist jedoch der Kern Als chung enthält die Summe (logische »ODER«-Summe) io in der Periode P₈ W_s im unechten Zustand, dann von zwei Produktausdrücken (logische »UND«-Pro- schreitet das Programm nach PC4 weiter.

Um den Vergleich vornehmen zu können, werden die Zahlen in dem E- und in dem F-Register durch Umlaufen verfügbar gemacht, wie es durch die Gleichungen e_s=F_s, f_s—F_s dargestellt wird, und zwar sind der Kern E 3 c (Fig. 3) des Ε-Registers und der Kern

dukte) und kann durch den äquivalenten Ausdruck dargestellt werden:

e_s=(B₈'+M_s'y+(B_s+E_s'y.

F2c (Fig. 7) des F-Registers während dieser Wortperiode wirksam, wie es aus der PC 2-Reihe in Tabelle III zu erkennen ist.

Die Ziffern (Zustände der Kerne Eis bis E8s sowie FIs bis FSs) werden verglichen, sobald die genannten Kerne abgefragt werden, und sie werden währen der entsprechenden P-Perioden erneut eingestellt. Es wurde darauf hingewiesen, daß der Kern Als Ίνα.

Tabelle IV angegeben.

Tabelle IV

Der Kern Eic stellt die Summe (B/+M/) dar, da die unechten Ausgänge der den Kernen Eis und MIj zugeordneten Übertragungsstromkreise mit einer Gegenwicklung für diesen Kern versehen sind. In gleicher Weise stellt der Kern El c die Summe (B_s+E_s') dar, ao weil der echte Ausgang des Übertragungsstromkreises des Kernes Bis und der unechte Ausgang des Übertragungsstromkreises 22 mit einer Gegenwicklung für diesen Kern versehen sind. Die Komplemente dieser

Summen werden durch Gegenwicklungen, in welchen 25 unechten Zustand in PC2 eintritt. Das Vergleichs-Impulse zum Aufheben der Wirkung des Impulses schema ist derart, daß der Kern Als in den unechten eines C_c-Signalleiters 35 fließen, dargestellt. Die BiI- Zustand gebracht werden muß, wenn ein F-Registerdung der endgültigen Summe erfolgt durch einen ge- Speicherkern eine »1« und der entsprechende F-Remeinsamen Abtastleiter 47. gister-Speicherkern eine »0« speichert, und daß der

Während PCI wird die Wiedereinspeicherung der 30 Kern A Is in den echten Zustand versetzt werden Information des F-Registers vorgenommen, was durch muß, wenn der F-Register-Speicherkern eine »0« und die Gleichung f_s=F_s dargestellt wird. Dies ist des- der entsprechende F-Register-Speicherkern eine »1« wegen erforderlich, weil, wie erinnerlich, das F-Re- speichert; andernfalls braucht der Zustand des Kernes gister eine der gegenwärtigen Einstellung der Anzeige- Als nicht verändert zu werden. Dieser Vergleich vorrichtung 17 entsprechende Zahl enthält und weil 35 wird für alle möglichen Zustände der E- und F-Rediese Zahl für den Vergleich währendPC2 erhalten gister-Speicherkerne sowie des Kernes Als in der werden muß.

PCI sorgt dafür, daß die Register der Programmierungseinheit 10 so eingerichtet sind, daß die Arbeitsgänge von PC 2 während der nachfolgenden Wortperiode durchgeführt werden können. Es wird somit deutlich, daß die Gleichungen Js-J₅P₁..,, k_s=K_sP_i.₁ und Z₈=L₈P_1-7 die in den Kernen JIs₁ KIs und LIs während W_& dieser Perioden eingestellte Zifferngruppierung »100« bestimmen, wodurch die in Tabelle I gezeigte Wortperiode PC 1 gekennzeichnet wird. Dies wird für die Perioden P₁ W₅ bis P₁W₈ durch Kerne/Ic (Fig. 9), KIc (Fig. 10) und Lic (Fig. 11) beibehalten. Die Periode P₈ fF_s wird zum Einstellen der Zifferngruppierung »010«, welche PC2 kennzeichnet, benutzt. Demnach ist es erforderlich, daß Kern /Ii in den unechten und Kern Kls in den echten Zustand versetzt wird. Kern JIs wird in der Periode P₈ W₈ in den unechten Zustand geschaltet, da während dieser Periode kein Steuerkern zur Beeinflussung des Kernes /Ij (Fig. 9) vorhanden ist. Dadurch wird, wie es Tabelle II erkennen läßt, der Kern/Ij in den »Null«-Zustand geschaltet. Eine gleichartige Anordnung in dem L-Register (Fig. 11) ergibt, daß der. Kern L1J- im unechten Zustand verbleibt. Der Kern K Is wird während der Periode P₈ Ws in den echten Zustand geschaltet, da der Steuerkern K2c zu diesem Zeitpunkt (Fig. 10) nicht behindert wird, dies bewirkt, daß der Kern K Ij in den »Eins«-Zustand gekippt wird.

Während PCI verbleibt der Kern Als im unechten Zustand. Auf das ^ί-Register (Fig. 8) wird später eingegangen. Es genügt, wenn zunächst angezeigt wird, daß der Kern A1 j in die Wortperiode PC 1 im unechten Zustand eintritt und diese auch so verläßt.

Kern Es	Kern Fs	Kerr Vor einer	lAls Nach einer	Signale na bzw. iZ„
		Periode	Periode	QS S
0	0	0	0	Es'Fs'a;
0	0	1	1	B8'F8'A8
0	1	0	1	Es'FsA;
0	1	1	1	Es'FsAs
1	0	0	0	F F ' A '
1	0	1	0	Β,Ρ,'Α,
1	1	0	0	E8F8A.'
1	1	1	1	EsFsAs

Demnach lautet die den echten Zustand des Kernes Als nach einem Ziffernübertragungszyklus bestimmende Gleichung:

a_s=E_s'F_s'A_s+E_&'F_sA_s'+E_s'F_sAs+EsF_sA_a welche sich durch Umformung verkürzt auf: a_s^E_s'F_s+E_s'A_ii+F_sA_s ■

Aus der Tabelle III und der Fig. 8 geht hervor, daß, die Steuerkerne A1 c, A2c bzw. A3c die Ausdrücke obiger Gleichung darstellen, wobei der gemeinsame Abtastleiter 70 die logische Summe der Ausdrücke bildet.

Unter Bezugnahme auf die Ausgabe der Programmierungseinheit 10 wird angegeben, daß die Informa-

10Ϊ 607/222

ί 106

tion (Tabelle I) der Kerne JIs, KIs und LIs während der Perioden P₁ bis P₇ gemäß den Gleichungen is~hPi-T k_s=K_sP₁__v Z₈=L₅P_1-7 zwecks Aufrechterhaltung der PC2-Zählung zum Umlaufen gebracht wird. Hat der Vergleich angezeigt, daß (F)>(£), dann soll die nächste Wortperiode eine PC 3-Zählung sein. Diese Bedingung erfordert nur, daß Kern JIs während der Periode P₈ in den echten Zustand versetzt wird. Hat jedoch der Vergleich angezeigt, daß (E) Ξ> (F), dann soll die nächste Wortperiode eine PC4-Zählung sein; diese Bedingung erfordert, daß die Zustände der Kerne KIs und LIs während der Periode F₈ umgekehrt werden. Mit anderen Worten, bestimmt das Ergebnis des Vergleiches, in welcher Weise die in den Kernen JIs, KIs und LIj enthaltene Information während der Periode P₈ verändert werden muß. Da die einen echten Zustand der Kerne JIs und KIs bestimmende Bedingung die gleiche ist wie die den Zustand des Kernes Als festlegende Bedingung, können dieselben Gleichungsausdrücke zum ao Ausdrücken der Wirkungsweise der Kerne/Ij und KIs während der PeriodeP₈ verwendet werden, wie sie für Kern Als zur Anwendung kamen, nämlich: j_s—k_s= (E_S'F_S+E_S'A_S+F_SA_S). Aus dem oben Gesagten ergeben sich jeweils die das Verhalten der Speicherkerne Js und Ks definierenden Gleichungen

J₈=JsP₁.,+(E/F_s+E/A_s+F₅A₅)P₈ k_s=K_sP₁.₇+(E/ P_s+E/ A_S+F_SA_S)P₈.

Der Kern LIs jedoch muß im unechten Zustand verbleiben, falls (F)>(E), d.h., wenn Kern^4Ij in den echten Zustand versetzt wird; er wird in den echten Zustand gebracht, falls (F) Ξ> (F), d. h., wenn Kern Als im unechten Zustand verbleibt; somit wird der Zustand des Kernes LIs während der Periode P₈ durch Ausdrücke der Tabelle IV entsprechend einem unechten Zustand im Kernels, nach einem Ziffernübertragungszyklus dargestellt. Gemäß der Tabelle IV ergibt sich daher die folgende Gleichung:

l_s=E/F/A/+E_sF/A/+E_sF/A_s+E_sF_sA/
welche sich verkürzt in:

h=F/A/+E_sF/+E_sAs'

Es ist somit zu erkennen, daß die Kerne /2 c, /3 c und /4c der Fig. 9 und die Kerne K3c, K^c und K5c der Fig. 10 zum Bilden der jeweiligen Ausdrücke der j_s- und ^-Gleichungen gebraucht werden, während Kerne L2c, LZc und L4c der Fig. 11 zum Bilden der jeweiligen Ausdrücke der ^-Gleichung benutzt werden.

Die Fig. 6 a zeigt Kurven der Ausgänge der Übertragungsstromkreise der Programmierungseinheit 10 (Fig. 6) für den besonderen Fall einer Aufeinanderfolge von PC 2 aus zu PC 4. Es ist zu erkennen, daß das Umlaufen des PC2-Inhalts (010) und der PC 4-Inhalt (001) der Kerne/Ij, A'Ij bzw. LIj während der Perioden P₁ bis zu P₇ einer jeden Wortperiode erfolgt. Weiter ist zu beachten, daß in diesem Fall während der Periode P₈ von PC 2 die Ausgänge der E-, F- und ^4-Register-übertragungsstromkreise die eine Zählung für PC 3 darstellende Gleichung nicht erfüllen. Deshalb findet ein nacheinander erfolgender Durchlauf bis zu PC 4 statt.

Es wird jetzt die Wortperiode PC3 betrachtet, während welcher die Inhalte der F-Register-Speicherkerne gemäß der Gleichung e_s—E_s zum Umlauf gebracht werden, wobei es erforderlich ist, daß eine Einheit hier von der in dem F-Register gespeicherten Zahl subtrahiert wird; der Kern A Ij wird bei der Subtraktion benutzt. Hinsichtlich der die Subtraktion darstellenden Gleichungen kann auf die Tabelle V verwiesen werden.

Tabelle V

Anfangszustand der Kerne	0	Endzustand der Kerne	Als	Signale	F 4 ' r s ^s
Fs \ Als	1	Fs	0
0	0	0	1
0	1	1	0	F/As
1	1	0	FSA/
1	0

Die Tabelle V läßt erkennen, daß die Gleichung, gemäß welcher ein F-Register-Speicherkern in den echten Zustand geschaltet wird, lautet: f_s—F/A_s-\-F_sA/, und daß die Gleichung, gemäß welcher der Kern A Is iu den echten Zustand versetzt wird, lautet: a_a=F/A_s. Die Ausdrücke der ersteren Gleichung werden durch Kerne F4c und F5c der Fig. 7 realisiert, während der Ausdruck der letzteren Gleichung durch Kern A 4 c der Fig. 8 realisiert wird.

Die Logik von PC 3 bewirkt die Subtraktion einer Einheit von der in dem F-Register stehenden Zahl. Es ist ferner notwendig, daß ein Impuls erzeugt wird, welcher den Rückwärtsantrieb der Anzeigevorrichtung

17 bewirkt, so daß sich der Zeiger 14 richtig einstellt. Wie in Fig. 12 gezeigt, ist dieser Impuls auf einem Leiter 63 mittels des Anzeigerantriebskernes 60 während der Periode P₈ W_c vorgesehen, sobald der normalerweise unechte Kern 60 in den echten Zustand gesetzt wird. Die Richtung, in welcher Leiter 63 durch den Kern 60 hindurchläuft, sorgt für einen positiven Spannungsimpuls. Dieser Impuls wird über die Diode 66 und über den Leiter 68 zu einem Betätigungsglied

18 der Anzeigevorrichtung 17 geleitet. Das Betätigungsglied 18 vermag die Welle 21 im Gegenzeigersinn unter dem Ansprechen auf einen auf dem Leiter 68 auftretenden Impuls oder im Uhrzeigersinn unter dem Ansprechen auf einen auf dem Leiter 69 auftretenden Impuls richtig einzustellen. Es ist zu beachten, daß während der Periode P₈ R_c von PC 3 ein negativer Impuls auf dem Leiter 63 erscheint, sobald der Kern 60 abgefragt wird. Es ist die Aufgabe der Diode 66, das Eintreten dieses Impulses in das Betätigungsglied 18 zu verhindern.

Hinsichtlich der Programmsteuerung für PC 3 sorgen die /Ij-, K Ij- und L1 j-Gleichungen

i =/ P 4-P

JS ■'s¹ 1-7 ' ^± 8>

für das Umlaufen des Inhalts dieser Kerne während der Perioden P₁ bis P₇. Um den Ausgang der Programmierungseinheit 10 während der Periode P₈ W_s von 110 (Tabelle I) auf 100 (für PCI) zu verändern, wird der Kern/Ij durch Nichtbeeinflussung des Kernes /8c (Tabelle II und Fig. 9) in den echten Zustand und werden die Kerne KIj und LIj durch die Nichtbenutzung der Steuerkerne während dieser Periode in den unechten Zustand versetzt.

Es wird nochmals auf Fig. 2 verwiesen. Falls die während PC 2 gemachte Probe zeigt, daß (F) ^ (F), dann wird A1 j in den unechten Zustand versetzt, und der Ausgang der Programmierungseinheit 10 wird für

PC 4 eingestellt. Während dieser Wortperiode werden die Inhalte der Speicherkerne des E- und F-Registers gemäß den Gleichungen e_s = E_s, f_s—F_s in Umlauf gebracht; alsdann erfolgt eine weitere Probe, um festzustellen, ob (E)-(F). Ist (E) = (F), so wird der Kern Als in den unechten Zustand versetzt, und der Ausgang der Programmierungseinheit 10 wird erneut für PC 1 bereitgestellt, da es nicht notwendig ist, daß der Inhalt des F-Registers geändert wird. Falls aber (E)=I=(F), so ist dies eine Anzeige dafür, daß die im ii-Register stehende Zahl höher ist als diejenige im F-Register. Sobald dieser Zustand besteht, wird der Kern Als in den echten Zustand versetzt, und der Ausgang der Programmierungseinheit 10 wird für die PC 5-Zählung bereitgestellt, welche, wie nachstehend beschrieben, dafür Sorge trägt, daß eine Einheit zu dem Inhalt des F-Registers addiert, und daß ein positiver Impuls auf das Betätigungsglied 18 der Anzeigevorrichtung 17 über den Leiter 69 (Fig. 12) übertragen wird.

Wird nochmals auf Tabelle IV Bezug genommen und werden die Zustände der E- und F-Register-Speicherkerne berücksichtigt, welche die Verbindung mit dem echten Zustand des Kernes Als herstellen, d. h., wenn (E)=ß=(F) ist, dann lautet die einen echten Zustand des Kernes Als bestimmende Gleichung wie folgt:

a_s=E_s'F_s'A_s+E_s'F_aA_s'+E_s'F_sA_s+E_sF_sA_s +E_sF_s'A_a'+E_sF_s'A_s,

welche sich verkürzt in:
a_s=A_s+E_sF_s'+E_s'F_s.

Bei Betrachtung der Fig. 8 ist festzustellen, daß die Kerne A5c, AQc und Alc die jeweiligen Ausdrücke dieser Gleichung darstellen.

Die Programmsteuerung für Pd erfordert, daß der 001-Inhalt (Tabelle I) der Kerne/Ii, KIs und LIs während der Perioden P₁ bis P₇ in Umlauf gebracht wird. Wird PC5 für die nächste Wortperiode eingestellt, wie es aus einem endgültigen echten Zustand des Kernes Als zu ersehen ist, dann muß der Kern /Ii in den echten Zustand geschaltet werden, während der Kern L1 s im echten und der Kern K1 s im unechten Zustand verbleiben muß. Soll jedoch PCI für die nächste Wortperiode eingestellt werden, wie es aus einem endgültigen unechten Zustand des Kernes Als hervorgeht, dann muß der Inhalt der Kerne JIs und LIj komplementiert werden, und der Kern KIs verbleibt im unechten Zustand. Somit werden während der Periode P₈ die Kerne Ils und LIs durch dieselbe Gleichung bestimmt, die auch für Kern Als zutrifft. Aus den Fig. 9 und H ist zu erkennen, daß die Kerne /5c, J6c und 17c der Fig. 9 und die Kerne LSc, L6c und Lic der Fig. 11 diese Gleichung darstellen. Der Kern KIs wird in den unechten Zustand versetzt, da kein Steuerkern in dem i£-Register (Fig. 10) für die Periode P₈ von PC 4 angeordnet ist. Zusammengefaßt lauten die logischen Gleichungen, welche das Verhalten der Kerne/Ij, ill j und LIs während PC4 bestimmen, wie folgt: Gleichung e_s=E_s umlaufen, ist es notwendig, daß hier eine Einheit zu der in dem F-Register gespeicherten Zahl addiert wird, wobei der Kern Als zur Addition benutzt wird. Für die Aufstellung der die Addition darstellenden Gleichungen wird auf Tabelle VI hingewiesen.

Tabelle VI

k_s=K_sP₁.₇

(A_s+E_sF/+E/P_s)P₈,

I₈=L₈P₁.,+ (As+E_SF_S'+E_a'F₃)P₈.

10 Anfangszustand	Als	Endzustand	Als	Signale	fs	as
der Kerne	0	der Kerne	0
Fs	1	Fs	0	Ps'As
0	0	0	0	PsA/
15 0	1	1	1		Ps As
1	1
1	0

so Aus Tabelle VI ist zu erkennen, daß die Gleichung, welche festlegt, daß ein F-Register-Speicherkern in den echten Zustand versetzt wird, f_s=F_s'A_s+F_sA_a' lautet, während die Gleichung, welche festlegt, daß der Kern Als in den echten Zustand versetzt wird, a_s=F_sA_s lautet. Die Ausdrücke der ersteren Gleichung werden durch Kerne F6c und FTc der Fig. 7 und der Ausdruck der letzteren Gleichung wird durch Kern ASc der Fig. 8 dargestellt.

Die Logik der PC 5-Zählung bewirkt, daß eine Einheit zu der im F-Register stehenden Zahl addiert wird. Es ist ferner notwendig, daß ein Impulssignal erzeugt wird, welches das Vorwärtsschalten der Anzeigevorrichtung 17 zustande bringt, so daß der Zeiger 14 richtig eingestellt wird. Wie in Fig. 12 gezeigt, wird dieser Impuls auf einem Leiter 64 durch den Anzeigerantriebskern 61 in der gleichen Weise erzeugt, wie es bereits beim Kern 60 während PC 3 beschrieben wurde. Hinsichtlich der Programmsteuerung für PC 5 ist zu sagen, daß die /Ij-, KIs- und L1 j-Gleichungen (Fig. 2) anzeigen, daß der Betrag dieser Gleichungen während der Perioden P₁ bis P₇ zum Umlauf gebracht wird. Um die Ausgabe der Programmierungseinheit 10 während der Periode P₈ W_s von 101 (Tabelle I) auf 100 (fürPCI) zu verändern, wird der Kern/1 j durch die Nichtbeeinflussung des Kernes/9c (Tabelle II und Fig. 9) in den echten Zustand versetzt, während die Kerne KIs und L1 durch die Nichtbenutzung von Steuerkernen während dieser Periode in den unechten Zustand umgeschaltet werden. Die Gleichungen, welche das Verhalten der /Ij-, KIs- und Llj-Kerne während PC5 regieren, lauten:

Obwohl es nicht ausdrücklich festgelegt ist, tritt die Programmzählzahl, wie sie durch die Zustände der /Ij-, KIs- und Llj-Kerne festgestellt wird, in eine jede der Gleichungen, die die durchzuführenden Schaltvorgänge ausdrücken, während jeder Wortperiode als Multiplikator auf. Beispielsweise müßte die Gleichung für den Kern /Ij genau wie folgt lauten:

^=PCS(Z₅P_1-7-I-P₈).

Bei nochmaliger Bezugnahme auf Fig. 2 soll nunmehr ein Beispiel der Arbeitsweise der erfindungsgemäßen Anordnung gegeben werden. Es soll angenommen werden, daß zu Beginn der F-Register-Inhalt »53« ist und daß die Programmschritte der Fig. 2 in M

Bei Berücksichtigung der Wortperiode PC5, während welcher die F-Register-Speicherkerne gemäß der 70 ausreichendem Maße stattgefunden haben, so daß der

23 24

F-Register-Inhalt und die Ablesung der Anzeigevorrichtung 17 sich ebenfalls bei »53« befinden:

	S	E7S	S	O	F7S	E6s	.E-Register-Kerne	F4s	E*s	F-2S	EK
		26			2S
	O	F<>s		O		F2s	FK
		25	F-Register-Kerne		22	21	2°
Binäres Zahlensystem	1	F5S	1	O	1
Inhalt (53)	24
	1

Der jetzt von PCI zu PC2 und zu PC4 und zurück zu PCI auftretende Zeichenfluß ist wie folgt: Wird bei PCI begonnen und angenommen, daß es nicht jetzt erwünscht ist, daß der Kurs oder eine andere durch die Zahl »53« dargestellte Anzeige verändert wird, dann ist der Kern B Is im unechten Zustand. Somit werden die E- und F-Register-Inhalte in Umlauf gebracht, und es wird in PC2 eingetreten. Hier werden die Register miteinander verglichen, und es ergibt sich, daß die im F-Register stehende Zahl nicht größer ist als die im F-Register befindliche. Der Kern Als verbleibt im unechten Zustand als Ergebnis des Vergleiches, und es wird in PC4 eingetreten. Die Prüfung während PCi ergibt Gleichheit, so daß der Kern Als in dem unechten Zustand verbleibt und erneut in PC 1 eingetreten wird. Der Anzeigevorrichtung 17 werden keine Impulse zugeführt, und deren Anzeige »53« bleibt unverändert.

Es sei angenommen, daß es jetzt erwünscht sei, daß die Anzeige in »143« verändert werden soll. Diese Zahl wird in den Speicher 11 (Fig. 1) eingebracht, und der KernBl.? wird in den echten Zustand geschaltet. Bei dem nächsten Durchlaufen von PCI bewirkt der echte Zustand des Kernes Bis, daß die Zahl »53« in dem £-Register durch den Kurs »143« ersetzt wird, welche in binärer Schreibweise 10001111 lautet. Bei PC2 wird der Vergleich zeigen, daß (E) }> (F), daß Kern A1 s im unechten Zustand verbleibt und daß das Programm nach PC 4 weiterschreitet. Hier ergibt sich, daß die Probe auf Gleichheit nicht stimmt und daß der Kern Als in den echten Zustand umgeschaltet wird. Bei PC5 wird eine Einheit zu dem Inhalt des -F-Registers hinzuaddiert, was nunmehr »54« ergibt und in binärer Ausdrucksweise 00110110 lautet. Der Antriebskern 61 (Fig. 12) wird in den echten und dann in den unechten Zustand umgeschaltet, so daß ein Impuls auf dem Leiter 64 die Anzeigevorrichtung 17 betätigt, wodurch sie eine Einheit mehr anzeigt. Es wird erneut in PC 1 eingetreten. Die Aufeinanderfolge von PCI zu PC2, zu PC4, zu PC5 und zurück zu PCI erfolgt normalerweise neunzigmal, bis das F-Register den F-Register-Inhalt, d. h. »143«, erreicht.

Es soll nunmehr aber weiter angenommen werden, daß, wenn das F-Register einen binär als 01100001 ausgedrückten Inhalt von »97« erreicht, ein weiterer neuer Kurs in den Speicher 11 eingebracht wird. Dieser zweite Kurs ist »24«, was binär als 00011000 ausgedrückt wird. Diese Zahl wird in das F-Register während PCI eingebracht, und es wird festgestellt, daß sie kleiner ist als die gegenwärtig in dem F-Register stehende Zahl »97«. Während PC2 zeigt dann der Vergleich an, daß (F)>(£) und daß der Kern A1 s in den echten Zustand versetzt ist und daß in PC 3 eingetreten wird. Hier wird eine Einheit von dem Inhalt des F-Registers subtrahiert, welcher nunmehr zu »96« wird, was binär als 01100000 ausgedrückt wird. Der Antriebskern 60 (Fig. 12) wird in den echten Zustand und dann in den unechten Zustand umgeschaltet, und ein auf Leiter 63 erscheinender Impuls betätigt die Anzeigevorrichtung 17, so daß deren Anzeige um eine Einheit verringert wird. Es wird erneut in FCl eingetreten. Die Aufeinanderfolge von FCl zu FC2, zu FC3 und zurück zu FCl wird dreiundsiebzigmal wiederholt, bis das F-Register den Inhalt des F-Registers, d. h. »24«, erreicht. Somit stimmt die Anzeige des Zeigers 14 der Anzeigevorrichtung 17 mit dem erwünschten Kurs überein, und das Netzwerk wird lediglich betrieben, ohne daß weitere Steuerimpulse zugeführt werden, bis ein neuer Kurs in das F-Register vom Speicher aus eingebracht wird.

Es versteht sich, daß das im Zusammenhang mit dem bevorzugten Ausführungsbeispiel beschriebene Gerät auch auf andere Gebiete als das der Navigation angewendet werden kann. Außerdem können die Rechenmaschine und die Mittel zum Steuern der Einstellung der Welle 21 einen Teil eines elektronischen Regelsystems bilden.

In einem derartigen System werden Mittel benutzt, die auf Signale ansprechen, die von der Welle 21 von einer erwünschten angegebenen Soll-Stellung abgeleitet werden und die Verstellung der genannten Welle anzeigen. Diese Mittel sehen Signale vor, die zum Einleiten des Ablesens der geeigneten Daten aus dem Speicher 11 dienen. Dadurch bewirken auf den einen oder den anderen der Leiter 68 bzw. 69 übertragene Signale, daß die Welle 21 mittels des Betätigungsgliedes 18 in die gewünschte angegebene Soll-Stellung gebracht wird.

Ganz allgemein können die auf den Leitern 68 und 69 erscheinenden Signale bei der Steuerung einer beliebigen physikalischen Veränderlichen benutzt werden, wobei die Differenz in der Größe der Veränderlichen, oder ein Analogon davon, von einem vorbestimmten Angabenpegel ab zum Einleiten des Ablesens von Angaben aus dem Speicher über dazu geeignete Mittel verwendet wird.

Claims (14)

PATENTANSPRÜCHE:

1. Elektronischer Ziffernrechner mit sich gegenseitig steuerndem, aus Binärspeicherelementen aufgebautem Rechenwerk und Programmsteuerwerk zur Verarbeitung von aus einem Speicher in das Rechenwerk übertragenen Daten in beliebigen Folgen von bedingten und/oder unbedingten Rechenoder anderen logischen Operationen gemäß in den genannten Binärspeicherelementen gespeicherter, die erste Operation der gewünschten Folge darstellender binärverschlüsselter Anfangsdaten ohne weitere Zufuhr von Befehlen, z. B. aus dem Datenspeicher, und bei dem das an sich bekannte Rechenwerk aus durch Treiberströme und durch von zweiten Kernen oder während vorbestimmter Perioden eines Kerntreiberstromzyklus vom Datenspeicher kommende Datenausgangssignale erreg-

baren ersten Magnetkernen besteht und die zweiten Kerne durch Treiberströme und durch während vorbestimmter Perioden des Zyklus von den ersten Kernen kommenden Datenausgangssignalen erregt werden, so daß Daten vom Datenspeicher in die zweiten Kerne übertragen oder logische Operationen mit vorher dorthin übertragenen Daten unter der Steuerung der ersten Kerne ausgeführt werden, dadurch gekennzeichnet, daß das Steuerwerk (/-, K-, L-Register) aus ersten, die genannten Anfangsdaten speichernden Magnetkernen (Js, Ks, Ls) besteht und diese mit den ersten Rechenwerkskernen (Eic . ..E^c₁FIc..FIc₁AIc. .ASc) verbunden sind, so daß infolge durch an die ersten Steuerwerkskerne (Js, Ks, Ls) während einer vorbestimmten Periode (R_s) des Zyklus (R_s, W_c, R_c, W₈) gelegte Treiberströme (C₈) erzeugter Blockiersignale (/_s.. -L_s') nur bestimmte der ersten Rechenwerkskerne durch Treiberströme (W₀) und Datenausgangssignale (E₈ .. . A₈') geschaltet werden und daß die zweiten Rechenwerkskerne mit zweiten Steuerwerkskernen (JIc ... J9 c, /CIc ... KSc, Lic ... L7c) in Verbindung stehen, so daß am Ende und abhängig von einer durch die Rechenwerkskerne durchgeführten Operation infolge durch Treiberströme (R₈) durch mindestens einen der ersteren Kerne erzeugter Blockiersignale nur bestimmte der letzteren Kerne geschaltet werden, und daß die ersten und zweiten Steuerwerkskerne so verbunden sind, daß die Ausgangssignale der letzteren zusammen mit Treiberströmen die Speicherung der als nächstes auszuführenden Operation in den ersteren bewirken.

2. Ziffernrechenmaschine nach Anspruch 1, dadurch gekennzeichnet, daß während der ersten (R₈) bzw. vierten Periode (W_s) die ersten Steuerwerkskerne (Js, Ks, Ls) durch einen ersten Treiberstrom (C₈) und die zweiten Rechenwerkskerne (Es, Fs, As) entweder ebenfalls durch den ersten Treiberstrom (C₈) oder jeweils durch Koinzidenz des ersten Treiberstromes (C₈) mit einem bestimmten Ziffernzeitstrom (z. B. P₁) und während der dritten (R_c) bzw. zweiten Periode (W_c) die ersten Rechenwerkskerne (Ec, Fc, Ac) durch einen zweiten Treiberstrom (C_c) und die zweiten Steuerwerkskerne (Jc, Kc, Lc) durch Koinzidenz des zweiten Treiberstromes (C_c) mit einem bestimmten Ziffernzeitstrom (z. B. P₈) in den unechten bzw. echten Zustand umgeschaltet werden, falls dies nicht durch ein Blockiersignal verhindert wird.

3. Ziffernrechenmaschine nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das Steuerwerk (10) aus mehreren Registern (/, K, L) besteht, auf die sich jeweils ein oder mehrere erste (z. B. JIs) und zweite Steuerwerkskerne (z.B. JIc ... J9c) verteilen.

4. Ziffernrechenmaschine nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß das Rechenwerk (12) aus mehreren Registern (E, F, A) besteht, auf die sich jeweils ein oder mehrere erste (z. B. Eic ... E4c) und zweite Rechenwerkskerne (z. B. Eis .. . E8s) verteilen.

5. Ziffernrechenmaschine nach Anspruch3 oder4, dadurch gekennzeichnet, daß eine jedem Steuerwerks- (/, IC, L) und Rechenwerksregister (E, F, A) zugeordnete Übertragungsschaltung (T. C.) bei der Umschaltung eines der Kerne (z. B. Eis) des jeweiligen Registers (E) in den unechten Zustand erregt wird und die Umschaltung bestimmter Kerne der verschiedenen Steuerwerks- und Rechen-Werksregister in den echten Zustand durch ein an diese Kerne gelegtes Blocksignal (z. B. E₈) verhindert.

6. Ziffernrechenmaschine nach Anspruch 5, dadurch gekennzeichnet, daß jede Übertragungsschaltung als Flip-Flop (96) ausgebildet ist, an dessen Eingang ein mit allen Kernen des jeweiligen Registers (z. B. E) verkoppelter Leseleiter (47) angeschlossen ist und dessen beide Ausgänge mit Wicklungen der jeweils zu blockierenden Kerne verbunden sind.

7. Ziffernrechenmaschine nach Anspruch 6, dadurch gekennzeichnet, daß die Blockiersignale von Gattern (70, 71) nur während der zweiten (W_c) und vierten Periode (W₈) jedes Zyklus durchgelassen werden und daß das Flip-Flop (96) jeweils am Ende dieser Perioden rückgestellt wird.

8. Ziffernrechenmaschine nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß für jede mit dem Inhalt der ersten Steuerwerkskerne (z.B. JIs) bzw. zweiten Rechenwerkskerne (z. B. Eis) eines Registers durchzuführende verschiedene logische Operation jeweils ein anderer zweiter Steuerwerkskern (z.B. JIc) bzw. erster Rechenwerkskern (z.B. ESc) vorhanden ist und alle anderen Kerne durch der logischen Operation entsprechende Blockiersignale (z. B. E₈) an einer Umschaltung gehindert werden.

9. Ziffernrechenmaschine nach Anspruch 4, dadurch gekennzeichnet, daß während der letzten Ziffernzeit (P₈) einer Wortperiode (P₁ bis P₈) das Steuerwerk (10) abhängig von seiner jeweiligen Einstellung und dem gegebenenfalls gemäß einer vorhergehenden logischen Entscheidung eingestellten Zustand der zweiten Kerne (z.B. A Is) eines der Rechenwerksregister (A) auf eine Konfiguration eingestellt wird, die der als nächste auszuführenden Operation entspricht.

10. Ziffernrechenmaschine nach Anspruch 4, dadurch gekennzeichnet, daß die zweiten Kerne (Eis bis E 8 s) mindestens eines Rechenwerksregisters (E) gemeinsam zur Speicherung einer mehrziffrigen Binärzahl dienen.

11. Ziffernrechenmaschine nach Anspruch 8 und 10, dadurch gekennzeichnet, daß zum Füllen der zweiten Kerne (Eis bis E8s) eines Rechenwerksregisters (z. B. E) bei einer bestimmten Konfiguration der Steuerwerksregisterinhalte über ein Flip-Flop (T.C.) ein erster Rechenwerkskern (E 4 c) während der zweiten Periode (W_c) jeder Ziffernzeit (P₁ bis -P₈) jeweils ein Bit einer von einem Datenspeicher kommenden Information aufnimmt und während der vierten Periode (W₈) jeweils an einen anderen der zweiten Rechenwerkskerne (Eis bis E 8 s) weitergibt.

12. Ziffernrechenmaschine nach Anspruch 10, dadurch gekennzeichnet, daß ein Füllen der genannten Kerne (EIs bis E8s) nur möglich ist, wenn eine an einen Ausgang eines weiteren Flip-Flops (T.C.) angeschlossene Blockierwicklung (Bs') des genannten ersten Rechenwerkskernes (-54 c) nicht erregt ist.

13. Ziffernrechenmaschine nach vorhergehenden Ansprüchen zur Verwendung in einem Steuersystem, dadurch gekennzeichnet, daß eines (E) von drei Registern einen von einem Datenspeicher übernommenen Sollwert und das andere (F) den Istwert der Einstellung des zu steuernden Systems (17, 19) angibt, daß die beiden Werte unter Überwachung durch das Steuerwerk (10) verglichen und

109 607/222

das Ergebnis in dem dritten Register (A) gespeichert wird, daß, falls eine Abweichung der beiden Werte vorliegt, der Istwert um jeweils eine Einheit (+1 oder —1) verändert wird und, falls keine Abweichung vorliegt, ein unveränderter Umlauf von dem Steuerwerk (10) befohlen wird.

14. Ziffernrechenmaschine nach Anspruch 13, dadurch gekennzeichnet, daß durch Umschaltung des einen oder anderen von zwei weiteren Magnetkernen (60, 61) eine Veränderung in der einen oder anderen Richtung an das zu steuernde System (17, 19) weitergegeben wird.

Hierzu 4 Blatt Zeichnungen