WO2024253344A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2024253344A1
WO2024253344A1 PCT/KR2024/006348 KR2024006348W WO2024253344A1 WO 2024253344 A1 WO2024253344 A1 WO 2024253344A1 KR 2024006348 W KR2024006348 W KR 2024006348W WO 2024253344 A1 WO2024253344 A1 WO 2024253344A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wiring
area
wiring portion
inactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2024/006348
Other languages
English (en)
French (fr)
Inventor
임형철
노대현
이동현
최락용
김득종
김혜진
이완희
임태경
정채경
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to EP24819496.1A priority Critical patent/EP4726511A1/en
Publication of WO2024253344A1 publication Critical patent/WO2024253344A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Definitions

  • Embodiments of the present invention relate to a display device, and more particularly to a display device including a touch sensor.
  • a touch sensor is a device that detects touch input generated by a user, and is widely used in various types of electronic devices including display devices.
  • a display device can provide a convenient input function by embedding a touch sensor inside the display panel or arranging it on the display panel.
  • the problem to be solved by the present invention is to provide a display device capable of preventing or reducing the wiring of a sensor layer passing around an active area from being visible to a user.
  • a display device may include a sensor layer including an active region and an inactive region at least partially surrounding the active region; a first sensor electrode disposed in the active region; and a first wiring disposed in the inactive region.
  • the first wiring may include a first wiring portion electrically connected to the first sensor electrode, at least a portion of which extends in a first direction, and including at least two wiring layers; and a second wiring portion electrically connected to the first wiring portion, extending in a second direction intersecting the first direction, and including a single wiring layer.
  • the first direction may correspond to a longitudinal or vertical direction of the active region
  • the second direction may correspond to a transverse or horizontal direction of the active region
  • the second wiring portion may be adjacent to a lower edge of the active region and may extend parallel to the lower edge of the active region.
  • the display device may further include a shielding member disposed in the inactive area, surrounding the active area, and having an opening exposing the active area and a portion of the inactive area disposed immediately around the active area.
  • the second wiring portion may be disposed in a portion of the inactive area that overlaps the opening of the shielding member.
  • the above inactive region may include a first inactive region disposed on the left or right side of the active region and extending in the first direction, and a second inactive region disposed below the active region and extending in the second direction.
  • the first wiring portion and the second wiring portion may be disposed in the first inactive region and the second inactive region, respectively.
  • the first wiring may further include a third wiring portion extending in the first direction from one end of the second wiring portion in the second inactive region and including at least two wiring layers.
  • Each of the first wiring portion and the third wiring portion may include a first wiring layer and a second wiring layer that overlap each other.
  • the second wiring portion may be arranged in the same layer as the first wiring layer or the second wiring layer.
  • the above second wiring portion can be formed integrally with the first wiring layer or the second wiring layer.
  • Each of the first wiring layer and the second wiring layer may have a multilayer structure including a first metal layer including a first metal, a second metal layer disposed on the first metal layer and including a second metal, and a third metal layer disposed on the second metal layer and including a third metal.
  • the first metal and the third metal may each have a lower light reflectivity than the second metal.
  • the sensor layer may further include an insulating layer interposed between the first wiring layer and the second wiring layer.
  • the first wiring layer and the second wiring layer may be electrically connected through a contact hole penetrating the insulating layer in each of the first wiring portion and the third wiring portion.
  • the display device may further include a second sensor electrode disposed in the active area; and a second wiring disposed in the inactive area and electrically connected to the second sensor electrode.
  • the second wiring may include a first wiring portion disposed in the second inactive area and extending in the first direction; a second wiring portion extending in the second direction from one end of the first wiring portion of the second wiring in the second inactive area and including a single wiring layer; and a third wiring portion extending in the first direction from one end of the second wiring portion of the second wiring in the second inactive area and including at least two wiring layers.
  • the display device may further include a substrate including the active region and the inactive region; a display layer disposed on the substrate and including pixels disposed in the active region; and an encapsulating layer disposed on the display layer and encapsulating the pixels.
  • the sensor layer may be disposed on the encapsulating layer.
  • a display device may include a sensor layer including an active region and an inactive region at least partially surrounding the active region; a sensor electrode disposed in the active region; and wiring including a first wiring portion disposed in the inactive region, electrically connected to the sensor electrode and having at least a portion extending in a first direction, and a second wiring portion electrically connected to the first wiring portion and extending in a second direction intersecting the first direction.
  • the second wiring portion may include a first wiring layer extending in the second direction in the inactive region; and a second wiring layer disposed on an insulating layer covering the first wiring layer, extending in the second direction in the inactive region to overlap the first wiring layer, and having a width greater than an upper surface of the first wiring layer and covering an upper surface of the first wiring layer.
  • the first direction may correspond to a longitudinal or vertical direction of the active region
  • the second direction may correspond to a transverse or horizontal direction of the active region
  • the second wiring portion may be positioned close to a lower edge of the active region and may extend parallel to the lower edge of the active region.
  • the display device may further include a shielding member disposed in the inactive area, surrounding the active area, and including an opening exposing the active area and a portion of the inactive area disposed immediately around the active area.
  • the second wiring portion may be disposed in a portion of the inactive area that overlaps the opening of the shielding member.
  • Each of the first wiring layer and the second wiring layer may have a multilayer structure including a first metal layer including a first metal, a second metal layer disposed on the first metal layer and including a second metal, and a third metal layer disposed on the second metal layer and including a third metal.
  • the first metal and the third metal may have a lower light reflectivity than the second metal.
  • At least one of the first metal layer and the third metal layer of the second wiring layer can completely cover the second metal layer of the first wiring layer.
  • the above inactive region includes a first inactive region disposed on the left or right side of the active region and extending in the first direction, and a second inactive region disposed below the active region and extending in the second direction, and the first wiring portion and the second wiring portion can be disposed in the first inactive region and the second inactive region, respectively.
  • the wiring may further include a third wiring portion extending in the first direction from one end of the second wiring portion in the second inactive region.
  • Each of the first wiring portion and the third wiring portion may include a first wiring layer integral with the first wiring layer of the second wiring portion; and a second wiring layer disposed on the insulating layer and overlapping the first wiring layer of each of the first wiring portion and the third wiring portion and integral with the second wiring layer of the second wiring portion.
  • the wiring arranged around the active area can reduce or minimize the intensity and/or amount of light reflected by the wiring or the like in an area that is exposed or visible to a user. Accordingly, the wiring can prevent, reduce or minimize a pattern see-through phenomenon that is visible to a user.
  • Figure 1 is a perspective view showing a display device according to one embodiment.
  • Figure 2 is a plan view showing the display device of Figure 1.
  • FIG. 3 is a cross-sectional view showing one embodiment of a cross-section corresponding to line A-A' of FIG. 2.
  • FIG. 4 is a plan view showing a display panel according to one embodiment.
  • FIG. 5 is a plan view showing a sensor layer according to one embodiment.
  • FIG. 6 is a plan view showing an active area according to one embodiment.
  • FIG. 7 is a cross-sectional view showing a display panel according to one embodiment.
  • FIG. 8 is a plan view showing a portion of a sensor layer according to one embodiment.
  • FIG. 9 is a plan view showing a portion of a sensor layer according to one embodiment.
  • FIG. 10 is a plan view showing one embodiment of wires that can be placed in the F1 area of FIG. 8.
  • Fig. 11 is a cross-sectional view showing one embodiment of a cross-section corresponding to line G-G' of Fig. 10.
  • Fig. 12 is a cross-sectional view showing one embodiment of a cross-section corresponding to line H-H' of Fig. 10.
  • FIG. 13 is a plan view showing one embodiment of wires that can be placed in the F1 area of FIG. 8.
  • Fig. 14 is a cross-sectional view showing one embodiment of a cross-section corresponding to line I-I' of Fig. 13.
  • FIG. 15 is a plan view showing a portion of a sensor layer according to one embodiment.
  • FIG. 16 is a plan view showing one embodiment of wires that can be placed in area F2 of FIG. 15.
  • Fig. 17 is a cross-sectional view showing one embodiment of a cross-section corresponding to line J-J' of Fig. 16.
  • Fig. 18 is a cross-sectional view showing one embodiment of a cross-section corresponding to line J-J' of Fig. 16.
  • FIG. 19 is a plan view showing one embodiment of wires that can be placed in the F1 area of FIG. 8.
  • FIG. 20 is a plan view showing one embodiment of wires that can be placed in the F1 area of FIG. 8.
  • each of the various embodiments of the present invention may be partially or wholly combined or combined with each other, and may enable various technical linkages and operations.
  • Each embodiment may be implemented independently of each other, or may be implemented together in a related relationship.
  • Figure 1 is a perspective view showing a display device (10) according to one embodiment.
  • a display device (10) is a device that displays a moving image or a still image, and can be used as a display screen for various products, such as portable electronic devices such as a mobile phone, a smart phone, a tablet computer, a smart watch, a watch phone, a mobile communication terminal, an electronic notebook, an electronic book, a PMP (portable multimedia player), a navigation system, an UMPC (Ultra Mobile PC), and the like, as well as a television, a laptop, a computer monitor, a digital billboard, and/or the Internet of Things (IOT).
  • portable electronic devices such as a mobile phone, a smart phone, a tablet computer, a smart watch, a watch phone, a mobile communication terminal, an electronic notebook, an electronic book, a PMP (portable multimedia player), a navigation system, an UMPC (Ultra Mobile PC), and the like, as well as a television, a laptop, a computer monitor, a digital billboard, and/or the Internet of Things (IOT).
  • the display device (10) may be a light-emitting display device, such as an organic light-emitting display device including an organic light-emitting diode, a quantum dot light-emitting display device including a quantum dot light-emitting layer, an inorganic light-emitting display device including an inorganic semiconductor, or an ultra-small light-emitting display device using a micro or nano light emitting diode (micro LED or nano LED).
  • a light-emitting display device such as an organic light-emitting display device including an organic light-emitting diode, a quantum dot light-emitting display device including a quantum dot light-emitting layer, an inorganic light-emitting display device including an inorganic semiconductor, or an ultra-small light-emitting display device using a micro or nano light emitting diode (micro LED or nano LED).
  • the display device (10) may be formed flat.
  • the display device (10) may be formed substantially flat on a plane defined by the first direction (DR1) and the second direction (DR2), and may have a predetermined thickness (or height) in the third direction (DR3).
  • the display device (10) may include a curved portion in at least one portion, such as an edge region.
  • the display device (10) may be formed flexibly so as to be bent, curved, folded, or rolled.
  • the first direction (DR1) may be a direction corresponding to a longitudinal direction, a column direction, or a vertical direction of the active area (AA).
  • the second direction (DR2) may be a direction intersecting the first direction (DR1), for example, a direction corresponding to a transverse direction, a row direction, or a horizontal direction of the active area (AA).
  • the first direction (DR1) may be a direction that is coincident with or parallel to the longitudinal direction, the column direction, or the vertical direction of the active area (AA)
  • the second direction (DR2) may be a direction that is coincident with or parallel to the transverse direction, the row direction, or the horizontal direction of the active area (AA).
  • the third direction (DR3) may be a direction intersecting the first direction (DR1) and the second direction (DR2), for example, a direction that is orthogonal to a plane defined by the first direction (DR1) and the second direction (DR2).
  • the third direction (DR3) may be a thickness direction or a height direction of the display device (10).
  • the display device (10) may include a display panel (100), a display driving circuit (200), and a circuit board (300).
  • the display panel (100) may include a main area (MA) including an active area (AA) where an image is displayed, and a sub area (SBA) located on one side of the main area (MA).
  • MA main area
  • AA active area
  • SBA sub area
  • the main area (MA) can include an active area (AA) and a non-active area (NA) that at least partially surrounds the active area (AA).
  • the active area (AA) can be arranged in the center of the main area (MA) and can occupy most of the area of the main area (MA).
  • the non-active area (NA) can be arranged at an edge of the main area (MA) and can contact the sub area (SBA).
  • the active area (AA) may include a display area and a detection area.
  • the display area is an area where pixels are arranged and/or positioned, and may be an area where an image is displayed by the pixels (PX).
  • the detection area is an area where sensor electrodes (also referred to as “sensing patterns”), for example, sensor electrodes of a touch sensor, are arranged and/or positioned, and may be an area (for example, a touch detection area) where a touch input or the like is detected by the sensor electrodes.
  • the display area and the detection area may be substantially the same area or at least partially overlap each other.
  • the active area (AA) may be formed as a plane having an approximately rectangular shape, including a pair of long sides extending in a first direction (DR1) and a pair of short sides extending in a second direction (DR2). A corner portion where the long sides and short sides of the active area (AA) meet may be formed round or at a right angle.
  • the shape of the active area (AA) may be variously changed according to embodiments.
  • the active area (AA) may be formed in a polygonal shape other than a rectangular shape, a circular shape, an elliptical shape, or the like.
  • the non-active area (NA) may be arranged immediately around the active area (AA).
  • the non-active area (NA) may be adjacent to an edge of the active area (AA) and may at least partially surround the active area (AA).
  • the non-active area (NA) may include a dam area and a weapon seal area, etc.
  • embedded circuitry may be arranged in the non-active area (NA).
  • embedded circuitry including a scan driving circuit, etc. may be arranged in the non-active area (NA) arranged on one side (for example, the left or right side) or both sides of the active area (AA).
  • the sub-area (SBA) may be arranged or positioned on one side of the main area (MA).
  • the sub-area (SBA) may protrude in the first direction (DR1) from one side of the main area (MA).
  • the sub-area (SBA) may protrude in the first direction (DR1) from the bottom of the main area (MA).
  • the sub-area (SBA) may have a narrower width than the main area (MA).
  • the sub-area (SBA) may have a narrower width than the main area (MA).
  • Wires and pads may be arranged in the sub-area (SBA).
  • SBA sub-area
  • wires and pads may be arranged in the sub-area (SBA) to electrically connect pixels, sensor electrodes and/or built-in circuits arranged in the main area (MA) and the display driver circuit (200) and/or the circuit board (300) arranged in the sub-area (SBA).
  • At least some of the wires are connected to pixels and sensor electrodes located in the active area (AA) inside or around the active area (AA), and may extend to the sub-area (SBA) through the inactive area (NA) of the main area (MA).
  • “connection” may include electrical connection and/or physical connection.
  • a display driving circuit (for example, a display driving circuit) may be mounted in the sub-area (SBA).
  • a circuit board (300) may be placed on a portion of the sub-area (SBA).
  • the display driving circuit (200) may include a data driving circuit for driving pixels.
  • the display driving circuit (200) may be provided as an integrated circuit chip (IC) and mounted on the sub-area (SBA).
  • the display driving circuit (200) may be disposed on a circuit board (300) on the sub-area (SBA), or may be disposed on another circuit board that is electrically connected to the display panel (100) through the circuit board (300).
  • the circuit board (300) may be disposed on a portion of the sub-area (SBA).
  • the circuit board (300) may be bonded on pads disposed on a portion (e.g., a lower edge) of the sub-area (SBA) and may supply or transmit power voltages and driving signals for driving the display panel (100) to the display panel (100).
  • the circuit board (300) may supply input image data (e.g., digital image data), driving signals including timing signals, and driving voltages to the display panel (100).
  • the circuit board (300) may supply driving signals for driving at least some sensor electrodes (e.g., driving electrodes) to the display panel (100) and receive detection signals output from at least some sensor electrodes (e.g., detection electrodes).
  • the circuit board (300) may be a flexible film such as a flexible printed circuit board (FPCB), a printed circuit board (PCB), or a chip on film (COF), but is not limited thereto.
  • Fig. 2 is a plan view showing the display device (10) of Fig. 1.
  • Fig. 3 is a cross-sectional view showing one embodiment of a cross-section corresponding to line A-A' of Fig. 2.
  • Fig. 1 shows a state in which the display device (10) is unfolded without being bent
  • Figs. 2 and 3 show a state in which the display device (10) is bent and folded in the sub-area (SBA).
  • Fig. 1 shows a state in which the sub-area (SBA) is unfolded parallel to the main area (MA)
  • Figs. 2 and 3 show a state in which a part of the sub-area (SBA) is folded.
  • the display panel (100) may include a substrate (110) including a main area (MA) and a sub area (SBA), and a circuit layer (120), a light-emitting element layer (130), and an encapsulation layer (140) sequentially arranged on the substrate (110).
  • the circuit layer (120) and the light-emitting element layer (130) may constitute a display layer including pixels.
  • the circuit layer (120) may be arranged in the main area (MA) and the sub area (SBA) on the substrate (110).
  • the light-emitting element layer (130) and the encapsulation layer (140) may be arranged on a portion of the substrate (110) and the circuit layer (120).
  • the light-emitting element layer (130) and the encapsulation layer (140) may be arranged in the main area (MA).
  • the display panel (100) may further include a sensor layer (150) (for example, a touch sensor layer) disposed on the encapsulation layer (140).
  • a sensor layer (150) for example, a touch sensor layer
  • the position of the sensor layer (150) is not limited thereto, and the sensor layer (150) may be provided separately from the display panel (100) and disposed on the display panel (100).
  • the display device (10) may include a sensor layer (150) manufactured integrally with the display panel (100) or manufactured separately from the display panel (100).
  • the sensor layer (150) may include a separate base member (for example, a substrate or a film).
  • the sensor layer (150) may include sensor electrodes and wires electrically connected to the sensor electrodes.
  • the sensor layer (150) may be a touch sensor layer constituting a touch sensor.
  • the touch sensor may include a sensor layer (150) including sensor electrodes and wires, and may optionally further include a touch driving circuit (400).
  • the touch driving circuit (400) may be disposed on the touch sensor, or on a circuit board or host device electrically connected to the touch sensor.
  • the sensor layer (150) may be arranged at least in the main area (MA) and may include an active area (AA) and a non-active area (NA).
  • the sensor layer (150) may include sensor electrodes arranged in the active area (AA) and wires electrically connected to the sensor electrodes and passing through the non-active area (NA).
  • the wires may extend from the main area (MA) to the sub area (SBA).
  • the sensor layer (150) may sense a touch input, etc., occurring in the active area (AA) using the sensor electrodes.
  • the display device (10) may further include additional elements disposed on the sensor layer (150).
  • the display device (10) may further include at least one of an optical layer (160) (e.g., a polarizing layer or a color filter layer) and a protective layer (e.g., a window or a protective film) disposed on the sensor layer (150).
  • the optical layer (160) and/or the protective layer may be disposed on the display panel (100).
  • the optical layer (160) and/or the protective layer may be manufactured integrally with the display panel (100).
  • the optical layer (160) and/or the protective layer may be manufactured separately from the display panel (100) and attached to the display panel (100) via an adhesive layer or the like.
  • the display device (10) may further include a light blocking element (LBM) (also referred to as a “light blocking pattern”, a “black matrix pattern”, or a “light blocker” or a “light shield”) disposed on the sensor layer (150) to cover at least a portion of the non-active area (NA).
  • LBM light blocking element
  • the light blocking element (LBM) may be provided or formed on one surface of the optical layer (160) or the protective layer facing the sensor layer (150), but is not limited thereto.
  • the light blocking member (LBM) may be directly disposed or formed on one surface of the sensor layer (150).
  • the light blocking member may have a single-layer or multi-layer structure including a black matrix, or a multi-layer structure in which color filters of at least two colors, such as a red color filter and a blue color filter, are stacked.
  • FIG. 3 illustrates that the optical layer (160) and the light-blocking member (LBM) are disposed only in the main area (MA), the embodiments are not limited thereto.
  • the optical layer (160) and the light-blocking member (LBM) may also be disposed in a portion of the sub-area (SBA) immediately adjacent to the main area (MA).
  • the substrate (110) may include an insulating material such as a polymer resin.
  • the substrate (110) may be made of polyimide or another insulating material.
  • the substrate (110) may be a flexible substrate that can be deformed by bending, folding, rolling, etc.
  • the substrate (110) may include an insulating material such as glass.
  • the substrate (110) may include a main area (MA) including an active area (AA) and a non-active area (NA), and a sub area (SBA) extending from one side of the main area (MA).
  • the circuit layer (120) may include pixel circuits and wirings.
  • the circuit layer (120) may include circuit elements (e.g., pixel transistors and capacitors) constituting pixel circuits of each pixel and wirings electrically connected to the pixels.
  • the circuit layer (120) may further include circuit elements constituting built-in circuits such as scan driving circuits and wirings electrically connected to the built-in circuits.
  • the light-emitting element layer (130) may include light-emitting elements arranged in light-emitting areas of pixels.
  • each pixel may include at least one light-emitting element and a pixel circuit electrically connected to the light-emitting element.
  • Each pixel may be located in a respective pixel area including a light-emitting area in which a light-emitting element is arranged and a pixel circuit area in which a pixel circuit is arranged.
  • the light-emitting area and the pixel circuit area of each pixel may overlap each other, but are not limited thereto.
  • circuit layer (120) and the light-emitting element layer (130) are described separately, but the embodiments are not limited thereto.
  • the circuit layer (120) and the light-emitting element layer (130) may be integrated.
  • the encapsulation layer (140) is disposed on the light-emitting element layer (130) to encapsulate the circuit layer (120) and pixels disposed in the active area (AA) of the light-emitting element layer (130).
  • the encapsulation layer (140) may extend to the non-active area (NA) and come into contact with the circuit layer (120).
  • the encapsulation layer (140) may have a multilayer structure including at least two inorganic encapsulation films overlapping each other and at least one organic encapsulation film interposed between the inorganic encapsulation films.
  • the sensor layer (150) may be disposed on the encapsulation layer (140), and may be disposed at least in the main area (MA).
  • the sensor layer (150) may be a touch sensor layer, and may include sensor electrodes for detecting a touch input (direct touch or proximity, etc.) of a person or an object.
  • the sensor layer (150) may configure or form a touch sensor.
  • the sensor layer (150) may include sensor electrodes disposed in the active area (AA) and wires electrically connected to the sensor electrodes.
  • the wires of the sensor layer (150) may extend from the main area (MA) to the sub area (SBA) and be electrically connected to pads disposed in the sub area (SBA).
  • the optical layer (160) may be disposed on the sensor layer (150) (or the encapsulation layer (140)).
  • the optical layer (160) may include at least one of a polarization layer and a color filter layer, and may block external light reflected from the sensor layer (150), the encapsulation layer (140), the light-emitting element layer (130), the circuit layer (120), and the interfaces thereof. Accordingly, it is possible to prevent deterioration of image visibility due to reflection of external light.
  • a light shielding member (LBM) can be placed in the non-active area (NA) and surround the active area (AA).
  • the light shielding member (LBM) can be opened to expose at least the active area (AA) and can be placed on an edge area of the sensor layer (150).
  • the light-shielding member (LBM) may be arranged or formed on one surface of the sensor layer (150) or the optical layer (160).
  • the light-shielding member (LBM) may be directly printed on one surface of the optical layer (160). Accordingly, the printing precision of the light-shielding member (LBM) may be increased, and the light-shielding member (LBM) may be formed more clearly.
  • the position and/or formation method of the light-shielding member (LBM) is not limited thereto.
  • the light-shielding member (LBM) may be arranged or provided on one surface of a window, etc., arranged on an upper portion of the display panel (100).
  • the display panel (100) can be bent in a bending area (BA).
  • the bending area (BA) can be a portion of a sub area (SBA) and can be spaced apart from the main area (MA).
  • the substrate (110) and the circuit layer (120) can be bent in a bending area (BA) corresponding to a portion of the sub-area (SBA). Accordingly, the bezel area perceived by the user as an inactive area (NA) can be reduced or minimized.
  • BA bending area
  • NA inactive area
  • the display device (10) may further include a window disposed on the optical layer (160) to protect the display panel (100).
  • the window may be attached to the optical layer (160) by a transparent adhesive material such as an optically clear adhesive (OCA) film or an optically clear resin (OCR).
  • OCA optically clear adhesive
  • OCR optically clear resin
  • the window may be manufactured integrally with the display panel (100).
  • the window may include an inorganic material such as glass, or an organic material such as a plastic or polymer material.
  • the display device (10) may further include a touch driving circuit (400) for driving the sensor layer (150).
  • the touch driving circuit (400) may be provided as an integrated circuit chip (IC) and may be mounted on a circuit board (300) bonded on pads of the sub-area (SBA) and electrically connected to the sensor layer (150).
  • the touch driving circuit (400) may be mounted on a substrate (110) similar to the display driving circuit (200).
  • the touch driving circuit (400) may be mounted on the sub-area (SBA).
  • the touch driving circuit (400) can apply a touch driving signal to at least some of the sensor electrodes arranged in the sensor layer (150) and receive a touch detection signal through at least some of the sensor electrodes.
  • the touch driving circuit (400) can apply a touch driving signal to the driving electrodes, receive a touch detection signal of each of the touch nodes through the sensing electrodes, and detect a change in charge of the mutual capacitance based on the touch detection signal.
  • the touch driving circuit (400) (or the host processor that receives an electrical signal corresponding to the touch detection signal from the touch driving circuit (400)) can determine whether a user touches or approaches and the location thereof based on the touch detection signal of each of the touch nodes.
  • Fig. 4 is a plan view showing a display panel (100) according to one embodiment.
  • Fig. 4 shows the display panel (100) in an unfolded state without being bent.
  • the display panel (100) may include a main area (MA) including an active area (AA) and an inactive area (NA), and a sub area (SBA) including a bank area (BNKA), a driving circuit mounting area (ICA), and a pad area (PA).
  • MA main area
  • NA active area
  • SBA sub area
  • BNKA bank area
  • ICA driving circuit mounting area
  • PA pad area
  • the active area (AA) may be an area where pixels and sensor electrodes are arranged.
  • pixels (PX) as disclosed in FIG. 6 and sensor electrodes (TSE) as disclosed in FIG. 5 or FIG. 6 may be arranged in the active area (AA).
  • the inactive area (NA) may be positioned close to the active area (AA).
  • the inactive area (NA) may be an edge area of the main area (MA) that is positioned outside the active area (AA) to surround the active area (AA), such as the remaining area of the main area (MA) excluding the active area (AA).
  • the inactive area (NA) may include first, second, third, and fourth inactive areas (NA1, NA2, NA3, NA4) arranged on different sides of the active area (AA).
  • the inactive area (NA) may include, when viewed on a plane defined by the first direction (DR1) and the second direction (DR2), a first inactive area (NA1) arranged on the left side of the active area (AA) and extending in the first direction (DR1), a second inactive area (NA2) arranged below the active area (AA) and extending in the second direction (DR2), a third inactive area (NA3) arranged on the right side of the active area (AA) and extending in the first direction (DR1), and a fourth inactive area (NA4) arranged above the active area (AA) and extending in the second direction (DR2).
  • the first inactive region (NA1) and the third inactive region (NA3) can be arranged on both sides of the active region (AA) in the second direction (DR2).
  • the second inactive region (NA2) and the fourth inactive region (NA4) can be arranged on both sides of the active region (AA) in the first direction (DR1).
  • Pixels and sensor electrodes arranged in the active area (AA) may be electrically connected to the display driving circuit (200), the touch driving circuit (400), and/or the pads (PD) by wires passing through the inactive area (NA).
  • the wires may be electrically connected to each pixel and each sensor electrode inside the active area (AA) and/or at the boundary between the active area (AA) and the inactive area (NA), and may extend to the sub-area (SBA) through at least the second inactive area (NA2). At least some of the wires may extend from the first inactive area (NA1) or the third inactive area (NA3) through the second inactive area (NA2) to the sub-area (SBA).
  • a light-blocking member may be arranged in the non-active area (NA) of the display panel (100).
  • the light-blocking member (LBM) may be arranged in the non-active area (NA) of the display panel (100) on the sensor layer (150) to surround the active area (AA).
  • the light-blocking member (LBM) may have an opening (OPN) that exposes the active area (AA) and a portion (NA11, NA21, NA31, NA41) of the non-active area (NA) arranged immediately around the active area (AA).
  • the light-blocking member (LBM) may be opened by an area larger than the active area (AA) so that the light-blocking member (LBM) does not cover the active area (AA).
  • a light shielding member (LBM) may be placed on the sensor layer (150) to cover the remaining portion (NA12, NA22, NA32, N42) of the inactive area (NA).
  • the sub-area (SBA) may include a bank area (BNKA), a driver circuit mounting area (ICA), and a pad area (PA) sequentially arranged on one side of the main area (MA). Wires (or a portion of wires), banks, and pads (PD) may be arranged in the sub-area (SBA). At least some of the wires may extend to the main area (MA) and be electrically connected to pixels and/or sensor electrodes.
  • BNKA bank area
  • ICA driver circuit mounting area
  • PA pad area sequentially arranged on one side of the main area (MA).
  • Wires (or a portion of wires), banks, and pads (PD) may be arranged in the sub-area (SBA). At least some of the wires may extend to the main area (MA) and be electrically connected to pixels and/or sensor electrodes.
  • the bank area (BNKA) may be an area in which a bank including at least one organic film is arranged.
  • the bank area (BNKA) may include a bending area (BA).
  • the bank area (BNKA) may include a bending area (BA) spaced apart from the main area (MA), and a first edge area (BEA1) and a second edge area (BEA2) arranged on both sides of the bending area (BA) in the first direction (DR1).
  • the banks may be arranged in the bending area (BA) and a surrounding area (for example, the first edge area (BEA1) and the second edge area (BEA2) of the bank area (BNKA)) to cover wires passing through the bending area (BA).
  • inorganic insulating films arranged on the display panel (110) may be removed in the bending area (BA).
  • the wires passing through the bending area (BA) may be covered by the bank including at least one organic insulating film.
  • the display panel (100) can be bent in the bending area (BA) so that a portion of the sub area (SBA) can be placed at the rear of the main area (MA).
  • the driver circuit mounting area (ICA) may be an area where the display driver circuit (200) is mounted. Input/output pads for connecting at least some of the wirings to the display driver circuit (200) may be arranged in the driver circuit mounting area (ICA). For example, input pads for connecting the display driver circuit (200) to specific pads (for example, data input pads) of the pad area (PA), and output pads for connecting the display driver circuit (200) to the pixels (PX) may be arranged in the driver circuit mounting area (ICA).
  • ICA driver circuit mounting area
  • the display driving circuit (200) may not be mounted on the display panel (100).
  • the display panel (100) may not include a driving circuit mounting area (ICA), and only wires may be arranged between the bank area (BNKA) and the pad area (PA).
  • ICA driving circuit mounting area
  • the pad area (PA) may be an area where pads (PD) for transmitting power voltages and driving signals required for driving the display panel (100) are arranged or placed.
  • the pads (PD) may include first pads (DP) for displaying an image (e.g., display pads) and second pads (TP) for detecting a touch input (e.g., touch pads).
  • the first pads (DP) may include power pads and signal pads that are electrically connected to pixels and/or built-in circuits of the display panel (100) and the display driving circuit (200), and the second pads (TP) may include signal pads that are electrically connected to sensor electrodes.
  • a circuit board (300) may be arranged or bonded on the pads (PD).
  • FIG. 5 is a plan view showing a sensor layer (150) according to one embodiment.
  • FIG. 5 is a plan view showing an example of a sensor layer (150) that can be placed on the display panel (100) of FIG. 4, and shows a state in which the display panel (100) is unfolded without being bent.
  • FIG. 5 illustrates a capacitive sensor layer (150), but the embodiments are not limited thereto.
  • the type and structure of the sensor layer (150) may be varied according to the embodiments.
  • the sensor layer (150) may include sensor electrodes (TSE) arranged in a main area (MA) and wires (TL) (also referred to as “sensor wires” or “touch trace wires”) electrically connected to the sensor electrodes (TSE).
  • TSE sensor electrodes
  • the sensor layer (150) may include an active area (AA) and a non-active area (NA), and the sensor electrodes (TSE) may be arranged in the active area (AA) of the sensor layer (150), and the wires (TL) may be arranged in the non-active area (NA) of the sensor layer (150).
  • the wires (TL) may extend from the main area (MA) to the sub area (SBA). For example, a portion of the wires (TL) may be disposed in the main area (MA) and electrically connected to each of the sensor electrodes (TSE), and another portion of the wires (TL) may be disposed in the sub area (SBA) and electrically connected to each of the second pads (TP).
  • the sensor layer (150) may be formed integrally with the display panel (100).
  • a portion of the wires (TL) and the sensor electrodes (TSE) arranged in the main area (MA) may be formed on the encapsulation layer (140), and another portion of the wires (TL) arranged in the sub area (SBA) may be formed on the substrate (110) and/or the circuit layer (120).
  • the sensor electrodes (TSE) may be arranged in the active area (AA).
  • the sensor electrodes (TSE) may include first sensor electrodes (TSE1) and second sensor electrodes (TSE2) extending in different directions.
  • the first sensor electrodes (TSE1) may be arranged sequentially and/or continuously along the first direction (DR1), and each may extend in the second direction (DR2).
  • the second sensor electrodes (TSE2) may be arranged sequentially and/or continuously along the second direction (DR2), and each may extend in the first direction (DR1).
  • the first sensor electrodes (TSE1) and the second sensor electrodes (TSE2) may intersect each other.
  • Each first sensor electrode (TSE1) may include first electrode cells (EP1) (also referred to as “first electrode portions”) and first connecting portions (CP1).
  • the first electrode cells (EP1) may be arranged along the second direction (DR2), and the first connecting portions (CP1) may connect the first electrode cells (EP1).
  • each of the first electrode cells (EP1) may be a plate-shaped pattern having an approximately rhombus shape or other shapes (e.g., a square shape, a hexagonal shape, a circular shape, etc.). In another embodiment, each of the first electrode cells (EP1) may be a mesh-shaped pattern.
  • the first connecting portions (CP1) may be formed integrally with the first electrode cells (EP1). In another embodiment, the first connecting portions (CP1) may be formed as bridge-shaped conductive patterns that are not integral with the first electrode cells (EP1) (for example, formed separately). In each first sensor electrode (TSE1), at least one first connecting portion (CP1) may be formed between two adjacent first electrode cells (EP1).
  • Each second sensor electrode (TSE2) may include second electrode cells (EP2) (also referred to as “second electrode portions”) and second connecting portions (CP2).
  • the second electrode cells (EP2) may be arranged along the first direction (DR1), and the second connecting portions (CP2) may connect the second electrode cells (EP2).
  • each of the second electrode cells (EP2) may be a plate-shaped pattern having an approximately rhombus shape or other shapes (e.g., a square shape, a hexagonal shape, a circular shape, etc.). In another embodiment, each of the second electrode cells (EP2) may be a mesh-shaped pattern.
  • the second connecting portions (CP2) may be formed as bridge-shaped conductive patterns that are not integral with the second electrode cells (EP2). In another embodiment, the second connecting portions (CP2) may be formed integrally with the second electrode cells (EP2). In each second sensor electrode (TSE2), at least one second connecting portion (CP2) may be formed between two adjacent second electrode cells (EP2). For example, in each second sensor electrode (TSE2), two second connecting portions (CP2) may be formed between two adjacent second electrode cells (EP2).
  • the sensor electrodes (TSE) may include at least one conductive material, and the constituent material of the sensor electrodes (TSE) is not particularly limited.
  • each of the first electrode cell (EP1), the second electrode cell (EP2), the first connection portion (CP1) and/or the second connection portion (CP2) may have a multilayer structure in which at least two conductive layers are laminated.
  • each of the first electrode cell (EP1), the second electrode cell (EP2), the first connection portion (CP1) and/or the second connection portion (CP2) may have the same multilayer structure including continuously laminated metal layers, such as titanium (Ti)/aluminum (Al)/titanium (Ti).
  • the type, structure, material, etc. of the sensor layer (150) may be variously changed.
  • the type, configuration, structure, shape, size, position, and/or material of the sensor electrodes (TSE) may be variously changed according to the embodiments.
  • one group of sensor electrodes (TSE) among the first sensor electrodes (TSE1) and the second sensor electrodes (TSE2) may be driving electrodes of the touch sensor, and the electrodes of the remaining group may be sensing electrodes of the touch sensor.
  • the first sensor electrodes (TSE1) may be sensing electrodes of the touch sensor (for example, Rx electrodes for detecting a voltage charged in mutual capacitance with the driving electrodes during a sensing period in which the touch sensor is activated), and the second sensor electrodes (TSE2) may be driving electrodes of the touch sensor (for example, Tx electrodes to which a touch driving signal is applied from the touch driving circuit (400) during a sensing period in which the touch sensor is activated).
  • the active area (AA) can react to a touch input by the sensor electrodes (TSE). For example, if a touch input is provided to the active area (AA) during a period in which the touch sensor is activated, detection signals corresponding to the touch input can be output from the sensor electrodes (TSE).
  • the wires (TL) may be electrically connected to each of the sensor electrodes (TSE).
  • the wires (TL) may be electrically connected between each of the sensor electrodes (TSE) and each of the second pads (TP).
  • the sensor electrodes (TSE) and the wires (TL) may be electrically connected to the touch driving circuit (400) through each of the second pads (TP).
  • the wires (TL) can be electrically connected to each of the sensor electrodes (TSE) within the active area (AA) or at the boundary between the active area (AA) and the inactive area (NA).
  • the wires (TL) can be electrically connected to each of the second pads (TP) provided in the pad area (PA) through the inactive area (NA), etc.
  • the wires (TL) may include first wires (TL1) electrically connected to each of the first sensor electrodes (TSE1) and second wires (TL2) electrically connected to each of the second sensor electrodes (TSE2).
  • each of the first wires (TL1) may sequentially pass through the first inactive area (NA1) (for example, the inactive area NA on the left side of the active area AA) or the third inactive area (NA3) (for example, the inactive area NA on the right side of the active area AA) and the second inactive area (NA2) (for example, the inactive area NA below the active area AA) as shown in FIG. 4 and be electrically connected to each of the second pads (TP).
  • each of the second wires (TL2) may sequentially pass through the second inactive area (NA2) and be electrically connected to each of the second pads (TP).
  • At least one of the wires (TL) can pass directly around the active area (AA) and pass through a portion (NA11, NA21, NA31, N41) of the non-active area (NA) overlapping the opening (OPN) of the light shielding member (LBM).
  • at least one of the wires (TL) can be exposed to a visible area recognizable by a user without being covered by the light shielding member (LBM).
  • the area C of FIG. 5 including the area (NA21) overlapping the opening (OPN) of the light shielding member (LBM) illustrated in FIG.
  • the wires (TL) are formed so as to prevent, reduce or minimize pattern bleeding of the wires (TL) that may be exposed to a visible area such as the C area of FIG. 5. A detailed description thereof will be given later.
  • Fig. 6 is a plan view showing an active area (AA) according to one embodiment.
  • Fig. 6 shows a portion of the active area (AA) corresponding to portion B of Fig. 5.
  • pixels (PX) and sensor electrodes (TSE) may be arranged in the active area (AA).
  • the pixels (PX) and the sensor electrodes (TSE) may be arranged in different layers within the display panel (100) and may or may not overlap each other.
  • the pixels (PX) may be arranged within the circuit layer (120) and the light-emitting element layer (130) of the display panel (100).
  • each pixel (PX) may include a pixel circuit including circuit elements arranged in the circuit layer (120) and a light-emitting element arranged in the light-emitting element layer (130).
  • the sensor electrodes (TSE) may be arranged within the sensor layer (150) that overlaps the circuit layer (120) and the light-emitting element layer (130).
  • the pixels (PX) may include pixels (PX) of at least two colors.
  • the pixels (PX) may include first color pixels (PX1) that emit light of a first color (for example, red light), second color pixels (PX2) that emit light of a second color (for example, green light), and third color pixels (PX3) that emit light of a third color (for example, blue light).
  • Each first color pixel (PX1) includes a first emission area (EA1) and may emit light of a first color (for example, red light) in the first emission area (EA1).
  • Each second color pixel (PX2) includes a second emission area (EA2) and may emit light of a second color (for example, green light) in the second emission area (EA2).
  • Each third color pixel (PX3) includes a third emission area (EA3) and can emit light of a third color (for example, blue light) from the third emission area (EA3).
  • Fig. 5 illustrates the arrangement structure of pixels (PX) based on the emission area (EA) of each pixel (PX). Except for the emission areas (EA) of pixels (PX) among the active areas (AA), the remaining areas can be non-emission areas (NEA).
  • the first color pixels (PX1) and the third color pixels (PX3) may be arranged alternately in the first direction (DR1) and the second direction (DR2).
  • the second color pixels (PX2) may be arranged parallel in the first direction (DR1) and the second direction (DR2), and may be adjacent to the first color pixels (PX1) or the third color pixels (PX3) in a diagonal direction intersecting the first direction (DR1) and the second direction (DR2).
  • Each of the light-emitting areas (EA) of the first color pixels (PX1), the second color pixels (PX2), and/or the third color pixels (PX3) may have a rectangular shape, such as a rhombus or a rectangle.
  • each of the light-emitting areas (EA) of the first color pixels (PX1), the second color pixels (PX2), and/or the third color pixels (PX3) may have a shape other than a rectangular shape.
  • the first color pixels (PX1), the second color pixels (PX2), and/or the third color pixels (PX3) may include light-emitting areas (EA) of different sizes.
  • EA light-emitting areas
  • At least one first color pixel (PX1), at least one second color pixel (PX2), and at least one third color pixel (PX3) that are adjacent to each other can form a unit pixel (UPX).
  • UPX unit pixel
  • one first color pixel (PX1), two second color pixels (PX2), and one third color pixel (PX3) that are adjacent to each other can form one unit pixel (UPX).
  • Each unit pixel (UPX) can emit light of various colors, including white light, by color mixing of light emitted from light emitting areas (EA) of pixels (PX) that constitute it.
  • the sensor electrodes (TSE) may be touch electrodes for detecting a user's touch or proximity, etc.
  • the sensor electrodes (TSE) may be arranged only in an active area (AA) corresponding to a display area, but is not limited thereto.
  • the sensor electrodes (TSE) may be arranged in at least a portion of the display area and at least a portion of the non-display area.
  • the area where the sensor electrodes (TSE) are arranged may be a detection area and may generate detection signals according to a touch input, etc.
  • the sensor electrodes (TSE) may be formed in a mesh-shaped pattern.
  • each of the first electrode portion (EP1), the first connection portion (CP1), the second electrode portion (EP2), and/or the second connection portion (CP2) may be a mesh-shaped pattern including at least one opening.
  • the first electrode portions (EP1), the second electrode portions (EP2), the first connection portions (CP1), and the second connection portions (CP2) may include openings corresponding to the light-emitting areas (EA) of the pixels (PX). Accordingly, light loss of the display device (10) may be prevented or reduced, and light efficiency may be increased.
  • the first electrode parts (EP1), the second electrode parts (EP2), and the first connecting parts (CP1) may be arranged or provided in the same layer within the sensor layer (150), and the second connecting parts (CP2) may be arranged in a different layer from the first electrode parts (EP1), the second electrode parts (EP2), and the first connecting parts (CP1) within the sensor layer (150).
  • the second connecting parts (CP2) may be electrically connected to the respective second electrode parts (EP2) through respective contact parts (TCNT) including at least one contact hole.
  • the second connecting portions (CP2) can have a shape that is roughly bent one or more times.
  • the second connecting portions (CP2) can also have other shapes.
  • the display device (10) may include pixels (PX) and sensor electrodes (TSE) according to various embodiments in addition to the embodiment disclosed in FIG. 6.
  • the type, number, resolution, arrangement structure, shape and/or size of the pixels (PX), the type, number, and/or ratio of the pixels (PX) constituting each unit pixel (UPX), etc. may be variously changed according to the embodiments.
  • the type, structure, shape, size and/or arrangement structure of the sensor electrodes (TSE) may be variously changed according to the embodiments.
  • FIG. 7 is a cross-sectional view showing a display panel (100) according to one embodiment.
  • FIG. 7 shows cross-sections of a portion of each of an active area (AA) and an inactive area (NA).
  • the cross-section of the active area (AA) is a cross-section corresponding to a portion of area B of FIG. 6, and may correspond to a cross-section along line D-D' of FIG. 6, for example, and the cross-section of the inactive area (NA) may correspond to a cross-section along line E-E' of FIG. 5.
  • Additional layers may be placed on top of the sensor layer (150).
  • an optical layer (160), a light-shielding member (LBM), a protective layer, and/or a window of FIG. 3 may be placed on top of the sensor layer (150).
  • the display panel (100) may include a substrate (110), a circuit layer (120), a light-emitting element layer (130), an encapsulation layer (140), and a sensor layer (150) arranged on the substrate (110).
  • the circuit layer (120), the light-emitting element layer (130), the encapsulation layer (140), and the sensor layer (150) may be arranged or laminated sequentially on the substrate (110) along the third direction (DR3).
  • the structure of the display panel (100) will be described centered on the active area (AA).
  • the substrate (110) may be made of a material having flexible properties that allow bending, folding, rolling, etc.
  • the substrate (110) may be made of an insulating material such as a polymer resin.
  • the substrate (110) may be made of polyimide.
  • the circuit layer (120) may include circuit elements and wirings that constitute the pixel circuit of each pixel (PX).
  • PX pixel circuit of each pixel
  • the transistor (TR) may be arranged in a pixel area (PXA) of the corresponding pixel (PX) and may be electrically connected to a light-emitting element (ED) of the corresponding pixel (PX).
  • the transistor (TR) may include an active layer (ACT), a gate electrode (GE), a source electrode (SE), and a drain electrode (DE).
  • the circuit layer (120) may include conductive layers for forming circuit elements and wirings, at least one semiconductor layer, and insulating layers arranged between the conductive layers and the semiconductor layer.
  • the circuit layer (120) may include a first insulating layer (121) (for example, a buffer layer), a semiconductor layer (or, a first semiconductor layer), a second insulating layer (122) (for example, a first gate insulating layer), a first conductive layer (for example, a first gate conductive layer), a third insulating layer (123) (for example, a second gate insulating layer), a second conductive layer (for example, a second gate conductive layer), a fourth insulating layer (124) (for example, an interlayer insulating layer or a first interlayer insulating layer), a third conductive layer (for example, a first source-drain conductive layer), a fifth insulating layer (125) (for example, a first via layer or a first planarization layer), a fourth conductive layer (for example,
  • the first insulating layer (121) may include at least one inorganic film including an inorganic insulating material (for example, silicon nitride, silicon oxide, silicon oxynitride, titanium oxide, aluminum oxide, or another inorganic insulating material).
  • an inorganic insulating material for example, silicon nitride, silicon oxide, silicon oxynitride, titanium oxide, aluminum oxide, or another inorganic insulating material.
  • the embodiments are not limited thereto, and the material of the first insulating layer (121) may be changed.
  • an additional conductive layer may be disposed between the substrate (110) and the first insulating layer (121).
  • a conductive layer including a bottom metal layer (BML) overlapping an active layer (ACT) of at least one transistor (TR) and/or at least one wiring (or a portion of the at least one wiring) may be disposed between the substrate (110) and the first insulating layer (121).
  • the semiconductor layer may include an active layer (ACT) of each of the transistors (TR).
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, low temperature polycrystalline silicon, amorphous silicon, or an oxide semiconductor material.
  • Each active layer (ACT) may include a channel region, a source region, and a drain region.
  • the second insulating layer (122) may include at least one inorganic film including an inorganic insulating material.
  • the material of the second insulating layer (122) may be changed according to embodiments.
  • the first conductive layer may include a gate electrode (GE) of each of the transistors (TR).
  • Each gate electrode (GE) includes a conductive material (for example, at least one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and other metals, alloys thereof, or other conductive materials) and may be a single-layer or multi-layer electrode.
  • the first conductive layer may further include at least one wire (or a portion of the at least one wire) including a conductive material, a bridge pattern, and/or a capacitor electrode.
  • the first conductive layer may include a first group of data wires (DL) among data wires (DL) connected to the pixels (PX).
  • the data wires (DL) may extend from the sub-area (SBA) through the second inactive area (NA2) to the active area (AA), and may be alternately arranged on the first conductive layer and the second conductive layer in the second inactive area (NA2). Accordingly, the data wires (DL) may be arranged more densely while ensuring insulation between the data wires (DL).
  • the data wires (DL) may be electrically connected to the pixels (PX) of the active area (AA) to supply respective data signals to the pixels (PX).
  • the third insulating layer (123) may include at least one inorganic film including an inorganic insulating material.
  • the material of the third insulating layer (123) may be changed according to embodiments.
  • the second conductive layer may further include at least one wire (or a portion of the at least one wire) including a conductive material, a bridge pattern, and/or a capacitor electrode.
  • the second conductive layer may include a second group of data wires (DL) among the data wires (DL) electrically connected to the pixels (PX).
  • the second conductive layer may further include a gate electrode or a lower metal layer of the at least one transistor.
  • the fourth insulating layer (124) may include at least one inorganic film including an inorganic insulating material.
  • the material of the fourth insulating layer (124) may be changed according to embodiments.
  • the third conductive layer may include a source electrode (SE) and a drain electrode (DE) of each of the transistors (TR).
  • Each of the source electrode (SE) and the drain electrode (DE) includes a conductive material and may be a single-layer or multi-layer electrode.
  • the source electrode (SE) and the drain electrode (DE) of each of the transistors (TR) may be formed as a source region and a drain region of the active layer (ACT), and the third conductive layer may include a bridge pattern or the like electrically connected to the source electrode (SE) or the drain electrode (DE) of at least one transistor (TR).
  • the third conductive layer may further include at least one wire (or a portion of the at least one wire) including a conductive material, a bridge pattern, and/or a capacitor electrode.
  • the third conductive layer may include a first wire layer (VDL1) of the first power wire (VDL) and a first wire layer (VSL1) of the second power wire (VSL).
  • the first power wire (VDL) may extend from the sub-area (SBA) through the second inactive area (NA2), etc., to the active area (AA).
  • the first power wire (VDL) may be electrically connected to the pixels (PX) of the active area (AA) to supply a first power voltage (for example, a high-potential pixel driving voltage) to the pixels (PX).
  • the second power wire (VSL) may extend from the sub-area (SBA) through the second inactive area (NA2), etc., to the active area (AA).
  • the second power supply line (VSL) is electrically connected to the pixels (PX) of the active area (AA) so as to supply a second power supply voltage (e.g., a low-potential pixel driving voltage) to the pixels (PX).
  • a second power supply voltage e.g., a low-potential pixel driving voltage
  • the fifth insulating layer (125) may include at least one organic film including an organic insulating material (for example, acrylic resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, or other organic insulating material) for planarizing the circuit layer (120).
  • an organic insulating material for example, acrylic resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, or other organic insulating material
  • the organic insulating material constituting the fifth insulating layer (125) may be variously changed according to embodiments.
  • the fourth conductive layer may include connecting electrodes (CNE) (or connecting wires) electrically connecting the transistors (TR) to the respective light-emitting elements (ED).
  • Each connecting electrode (CNE) is disposed on a respective transistor (TR) and may electrically connect the transistor (TR) to the light-emitting element (ED) of the corresponding pixel (PX).
  • Each connecting electrode (CNE) includes a conductive material and may be a single-layer or multi-layer electrode.
  • the fourth conductive layer may further include at least one wire (or a portion of the at least one wire) including a conductive material and/or a bridge pattern, etc.
  • the fourth conductive layer may include a second wiring layer (VDL2) of the first power wiring (VDL) and a second wiring layer (VSL2) of the second power wiring (VSL).
  • Each of the sixth insulating layer (126) and the seventh insulating layer (127) may include at least one organic film including an organic insulating material (for example, an organic insulating material exemplified as the material of the fifth insulating layer (125) or another organic insulating material) for planarization of the circuit layer (120).
  • the organic insulating material constituting the sixth insulating layer (126) and the seventh insulating layer (127) may vary depending on embodiments.
  • the sixth insulating layer (126) and the seventh insulating layer (127) may be integrated into one insulating layer.
  • the light-emitting element layer (130) may include respective light-emitting elements (ED) positioned in respective light-emitting areas (EA).
  • the light-emitting element layer (130) may further include a pixel defining film (131) that partitions the light-emitting areas (EA) and a spacer (132) positioned on a portion of the pixel defining film (131).
  • Each light emitting element (ED) may be electrically connected to each transistor (TR) via a connecting electrode (CNE) or the like.
  • Each light emitting element (ED) may include a first electrode (AE) (e.g., an anode electrode) connected to the connecting electrode (CNE) and/or the transistor (TR), and an emitting layer (EML) and a second electrode (CE) (e.g., a cathode electrode) sequentially arranged on the first electrode (AE).
  • the first electrode (AE) of the light-emitting element (ED) may include a conductive material and be disposed on the circuit layer (120).
  • the first electrode (AE) may be disposed on the seventh insulating layer (127) corresponding to each light-emitting area (EA).
  • the first electrode (AE) may include a metal material having high reflectivity.
  • the first electrode (AE) may have a single-layer structure of molybdenum (Mo), titanium (Ti), copper (Cu), or aluminum (Al), or may have a multi-layer structure (e.g., ITO/Mg, ITO/MgF2, ITO/Ag, ITO/Ag/ITO, etc.) including indium-tin-oxide (ITO), indium-zinc-oxide (IZO), zinc oxide (ZnO), indium oxide ( In 2 O 3 ) and silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), lead (Pb), gold (Au), or nickel (Ni).
  • ITO/Mg, ITO/MgF2, ITO/Ag, ITO/Ag/ITO, etc. including indium-tin-oxide (ITO), indium-zinc-oxide (IZO), zinc oxide (ZnO), indium oxide ( In 2 O 3 ) and silver (Ag), magnesium (Mg), aluminum (Al),
  • the second electrode (CE) of the light emitting element (ED) includes a conductive material and can be electrically connected to the second power line (VSL).
  • the second electrode (CE) can be a common film formed over the entire active area (AA) in a form that covers the light emitting layer (EML) and the pixel defining film (131).
  • the second electrode (CE) can be made of a transparent conductive oxide (TCO: Transparent Conductive Oxide) such as ITO or IZO that can transmit light, or a semi-transmissive conductive material such as magnesium (Mg), silver (Ag), or an alloy of magnesium (Mg) and silver (Ag).
  • the pixel defining film (131) has an opening corresponding to each of the light-emitting areas (EA) and can surround the light-emitting areas (EA).
  • the pixel defining film (131) can be formed to cover an edge of the first electrode (AE) of each of the light-emitting elements (ED) and can include an opening that exposes the remaining portion of the first electrode (AE).
  • An area where the exposed first electrode (AE) and the light-emitting layer (EML) overlap (or an area including the first electrode (AE)) can be defined as the light-emitting area (EA) of each pixel (PX).
  • the pixel defining film (131) may include at least one organic film including an organic insulating material.
  • the pixel defining film (131) may include an organic insulating material such as polyacrylates resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ethers resin, polyphenylene sulfides resin, or benzocyclobutene (BCB).
  • the organic insulating material constituting the pixel defining film (131) is not particularly limited, and may be variously changed according to embodiments.
  • the spacer (132) may include at least one organic film including an organic insulating material.
  • the spacer (132) may include the same material as the pixel defining film (131) or a different material from the pixel defining film (131).
  • the pixel defining film (131) and the spacer (132) may be sequentially formed through respective mask processes.
  • the pixel defining film (131) and the spacer (132) may be simultaneously formed using a halftone mask.
  • the pixel defining film (131) and the spacer (132) may also be viewed as a single insulating film that is integral with each other.
  • the organic insulating material constituting the spacer (132) is not particularly limited, and may be variously changed according to embodiments.
  • the encapsulation layer (140) can be arranged on the light-emitting element layer (130) in the active area (AA) and the inactive area (NA) adjacent to the active area (AA).
  • the encapsulation layer (140) can block the penetration of oxygen or moisture into the light-emitting element layer (130) and alleviate electrical or physical impacts on the circuit layer (120) and the light-emitting element layer (130).
  • the encapsulation layer (140) may include a first encapsulation layer (141), a second encapsulation layer (142), and a third encapsulation layer (143) sequentially arranged on the light-emitting element layer (130).
  • the first encapsulation layer (141) and the third encapsulation layer (143) may include an inorganic insulating material, and the second encapsulation layer (142) may include an organic insulating material.
  • the second encapsulating layer (142) may be provided by a process of dropping a liquid-state organic material onto the first encapsulating layer (141), diffusing it to cover the active area (AA), and then curing it.
  • the display panel (100) may include at least one dam (DM) to limit the range of diffusion of the organic material of the second encapsulating layer (142).
  • the dam (DM) may be arranged in an inactive area (NA) adjacent to the active area (AA) so as to surround the active area (AA).
  • the dam (DM) may be arranged in a portion of the inactive area (NA) and may overlap with the light blocking member (LBM) of FIG. 4.
  • the second sealing layer (142) can be spread to an area where at least one dam (DM) is placed. Accordingly, the first sealing layer (141) and the third sealing layer (143) can be joined around the dam (DM).
  • At least one dam may be arranged in the non-active area (NA).
  • the dam (DM) may surround the active area (AA) when viewed in a plane.
  • at least one first dam (DM1) and at least one second dam (DM2) may be arranged in the non-active area (NA) to sequentially surround the active area (AA).
  • a bank or the like may be arranged in a sub-area (SBA) arranged outside the second dam (DM2).
  • Each dam (DM) can be formed simultaneously using the same material as at least one organic film located in the active area (AA).
  • each dam (DM) can be formed simultaneously using the same material as at least one organic film among the fifth insulating layer (125), the sixth insulating layer (126), the seventh insulating layer (127), the pixel defining layer (131), and the spacer (132).
  • the first dam (DM1) may be a double-structured or multi-structured dam.
  • two or more first dams (DM1) may surround the active area (AA).
  • Each first dam (DM1) may include at least one organic film.
  • each first dam (DM1) may have a multilayer structure in which at least two organic films are laminated.
  • each first dam (DM1) may include a first dam layer (DML11) and a second dam layer (DML12) disposed on the first dam layer (DML11).
  • the first dam layer (DML11) may include the same material as the sixth insulating layer (126) or the seventh insulating layer (127) and may be formed in substantially the same layer as the sixth insulating layer (126) or the seventh insulating layer (127).
  • the first dam layer (DML11) may be considered as a part of the sixth insulating layer (126) or the seventh insulating layer (127).
  • the second dam layer (DML12) may include the same material as the pixel defining film (131) or the spacer (132) and may be formed in substantially the same layer as the pixel defining film (131) or the spacer (132). In this case, the second dam layer (DML12) may be considered as a part of the pixel defining film (131) or the spacer (132).
  • the second dam (DM2) may include at least one organic film.
  • the second dam (DM2) may have a multilayer structure in which at least two organic films are laminated.
  • the second dam (DM2) may include a first dam layer (DML21), a second dam layer (DML22) disposed on the first dam layer (DML21), and a third dam layer (DML23) disposed on the second dam layer (DML22).
  • the first dam layer (DML21) may include the same material as the fifth insulating layer (125) and may be formed in substantially the same layer as the fifth insulating layer (125). In this case, the first dam layer (DML21) may be considered as a part of the fifth insulating layer (125).
  • the second dam layer (DML22) may include the same material as the sixth insulating layer (126) or the seventh insulating layer (127) and may be formed in substantially the same layer as the sixth insulating layer (126) or the seventh insulating layer (127). In this case, the second dam layer (DML22) may be considered a part of the sixth insulating layer (126) or the seventh insulating layer (127).
  • the third dam layer (DML23) may include the same material as the pixel defining layer (131) or the spacer (132) and may be formed in substantially the same layer as the pixel defining layer (131) or the spacer (132). In this case, the third dam layer (DML23) may be considered a part of the pixel defining layer (131) or the spacer (132).
  • a valley can be formed between the dam area where at least one dam (DM) is formed and the active area (AA) and between adjacent dams (DM).
  • the area where the second sealing layer (142) is spread can be limited by the valley.
  • the first sealing layer (141) and the third sealing layer (143) can end at a part of the bank area (BNKA) of FIG. 4 and FIG. 5 (for example, the first edge area (BEA1)).
  • the sensor layer (150) may be disposed on the encapsulating layer (140).
  • the sensor layer (150) may include sensor electrodes (TSE) and at least one insulating layer.
  • the sensor layer (150) may include a buffer layer (151) disposed on the encapsulating layer (140), second connecting portions (CP2) disposed on the buffer layer (151), an insulating layer (152) (for example, an interlayer insulating layer of the sensor layer (150)) disposed on the second connecting portions (CP2), first electrode cells (EP1), first connecting portions (CP1) and second electrode cells (EP2) disposed on the insulating layer (152), and an overcoat layer (153) disposed on the first electrode cells (EP1), first connecting portions (CP1) and second electrode cells (EP2).
  • first electrode cells (EP1), the first connecting portions (CP1) and the second electrode cells (EP2) may be arranged on the buffer layer (151), and the second connecting portions (CP2) may be arranged on the insulating layer (152) covering the first electrode cells (EP1), the first connecting portions (CP1) and the second electrode cells (EP2).
  • the positions of the first electrode cells (EP1), the first connecting portions (CP1), the second electrode cells (EP2) and the second connecting portions (CP2) may be changed according to embodiments.
  • first electrode cells (EP1) and the second electrode cells (EP2) may be arranged in different layers with the insulating layer (152) interposed therebetween, and the first connecting portions (CP1) and the second connecting portions (CP2) may be formed integrally with the first electrode cells (EP1) and the second electrode cells (EP2), respectively.
  • Each of the buffer layer (151) and the insulating layer (152) may include at least one inorganic film including an inorganic insulating material.
  • the overcoat layer (153) may be made of an organic insulating material that can be deposited by a low-temperature process.
  • the overcoat layer (153) may be made of a negative photoresist material.
  • the first electrode cells (EP1), the first connectors (CP1), the second electrode cells (EP2) and the second connectors (CP2) contain a conductive material and may each be formed as a single layer or multiple layers.
  • the sensor electrodes (TSE) can be electrically connected to the respective wires (TL).
  • the first sensor electrodes (TSE1) including the first electrode cells (EP1) and the first connecting portions (CP1) can be electrically connected to the respective first wires (TL1)
  • the second sensor electrodes (TSE2) including the second electrode cells (EP2) and the second connecting portions (CP2) can be electrically connected to the respective second wires (TL2).
  • each wire (TL) may be formed simultaneously with the sensor electrodes (TSE).
  • each wire (TL) may include a first wire layer (LTL) (e.g., a lower wire layer) formed simultaneously with the second connecting portions (CP2) (or, the first electrode cells (EP1), the first connecting portions (CP1) and the second electrode cells (EP2)) disposed on the buffer layer (151), and a second wire layer (UTL) (e.g., an upper wire layer) formed simultaneously with the first electrode cells (EP1), the first connecting portions (CP1) and the second electrode cells (EP2) (or, the second connecting portions (CP2)) disposed on the insulating layer (152).
  • LTL first wire layer
  • CP2 the second connecting portions
  • UTL second wire layer
  • At least one wiring (TL) may include only a single wiring layer (e.g., a first wiring layer (LTL) or a second wiring layer (UTL)) in a portion of the second inactive area (NA2).
  • the at least one wiring (TL) may include at least two wiring layers (e.g., double-layer wiring layers including the first wiring layer (LTL) and the second wiring layer (UTL), or triple-layer wiring layers including an additional wiring layer in addition to the first wiring layer (LTL) and the second wiring layer (UTL)) in at least a portion of the remaining portion.
  • At least one first wiring (TL1) passing through the first inactive area (NA1) (or the third inactive area (NA3)) and the second inactive area (NA2) may include a first wiring portion (STL11) (also referred to as a “first sub-wiring”) of a double layer that is disposed in the first inactive area (NA1) (or the third inactive area (NA3)) and includes a first wiring layer (LTL) and a second wiring layer (UTL), a second wiring portion (STL12) (also referred to as a “second sub-wiring”) located in one portion of the second inactive area (NA2) and including only a single wiring layer (for example, the first wiring layer (LTL) or the second wiring layer (UTL)), and a third wiring portion (STL13) (also referred to as a “third sub-wiring”) of a double layer that is located in another portion of the second inactive area (NA2) and includes the first wiring layer (LTL) and the second wiring layer (UTL).
  • STL11 also
  • the second wiring portion (STL12) of the at least one first wiring (TL1) may be formed to include a single wiring layer by removing the first wiring layer (LTL) or the second wiring layer (UTL) from the second wiring portion (STL12).
  • the second wiring portion (STL12) may be arranged in an area corresponding to a visible area or close to the visible area, such as area C of FIG. 5, and may be a portion extending in the second direction (DR2) from the second inactive area (NA2).
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the first wiring portion (STL11) may be electrically connected to each other through at least one first contact hole (CH1) penetrating the insulating layer (152).
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the third wiring portion (STL13) can be electrically connected to each other through at least one second contact hole (CH2) penetrating the insulating layer (152).
  • FIG. 8 is a plan view showing a portion of a sensor layer (150) according to one embodiment.
  • FIG. 8 schematically shows, as wires (TL) passing through the inactive area (NA) of the sensor layer (150), one first wire (TL1) passing through a first inactive area (NA1) and a second inactive area (NA2), and one second wire (TL2) passing through a second inactive area (NA2).
  • the first wiring (TL1) may include a first wiring portion (STL11), a second wiring portion (STL12), and a third wiring portion (STL13) sequentially extending from one end positioned at the boundary between the active area (AA) and the inactive area (NA).
  • the first wiring portion (STL11) of the first wiring (TL1) may be a portion electrically connected to one first sensor electrode (TSE1) arranged in the active area (AA).
  • one end of the first wiring portion (STL11) may extend into the interior of the active area (AA) and be electrically connected to one first sensor electrode (TSE1), or may be electrically connected to one first sensor electrode (TSE1) at the boundary between the active area (AA) and the inactive area (NA).
  • the other end of the first wiring portion (STL11) may be electrically connected to a second wiring portion (STL12).
  • At least a portion of the first wiring portion (STL11) of the first wiring (TL1) may extend in the first direction (DR1).
  • the first wiring portion (STL11) may be disposed in the first inactive area (NA1), and at least a portion may extend in the first direction (DR1) from the first inactive area (NA1).
  • the first wiring portion (STL11) may extend to the second inactive area (NA2) and connect to the second wiring portion (STL12).
  • the first wiring portion (STL11) of the first wiring (TL1) may include at least two wiring layers.
  • the first wiring portion (STL11) may include a first wiring layer (LTL) and a second wiring layer (UTL) that overlap each other with an insulating layer (152) interposed therebetween.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the first wiring portion (STL11) may be electrically connected to each other through a first contact portion (CNT1) including at least one first contact hole (CH1).
  • the first wiring layer (LTL) and the second wiring layer (UTL) may have substantially the same or similar widths, and may overlap generally and/or substantially.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the first wiring portion (STL11) may completely overlap each other, or may not overlap to some extent at edges, etc. due to process errors that may occur within a given tolerance range (for example, alignment errors within a given range).
  • a second wiring portion (STL12) of the first wiring (TL1) is electrically connected to the first wiring portion (STL11) and may be arranged in a second inactive area (NA2).
  • the second wiring portion (STL12) may extend in a second direction (DR2) intersecting the first direction (DR1).
  • the second wiring portion (STL12) may be a portion in which the first wiring (TL1) extends in the second direction (DR2) in the second inactive area (NA2).
  • the second wiring portion (STL12) when viewed on a plane defined by the first direction (DR1) and the second direction (DR2), the second wiring portion (STL12) may extend parallel to a lower edge of the active area (AA).
  • the second wiring portion (STL12) of the first wiring portion (TL1) when viewed on a plane defined by the first direction (DR1) and the second direction (DR2), the second wiring portion (STL12) of the first wiring portion (TL1) may be arranged close to the lower edge of the active area (AA).
  • the second wiring portion (STL12) may be arranged in a portion of the non-active area (NA) overlapping with the opening (OPN) of the light shielding member (LBM) illustrated in FIG. 4 (for example, a portion (NA21) of the second non-active area (NA2) that is not covered by the light shielding member (LBM).
  • the second wiring portion (STL12) may be placed in a portion of the inactive area (NA) directly adjacent to the opening (OPN) of the light shielding member (LBM) illustrated in FIG. 4 (for example, a portion (NA22) of the second inactive area (NA2) covered by the light shielding member (LBM) located around the opening (OPN) of the light shielding member (LBM).
  • the second wiring portion (STL12) of the first wiring portion (TL1) may include a single wiring layer.
  • the second wiring portion (STL12) may include only the first wiring layer (LTL).
  • the first wiring layer (LTL) of the second wiring portion (STL12) may be disposed in the same layer as the first wiring layer (LTL) of the first wiring portion (STL11) and the first wiring layer (LTL) of the third wiring portion (STL13).
  • the first wiring layer (LTL) of the second wiring portion (STL12) may be formed integrally with the first wiring layer (LTL) of the first wiring portion (STL11) and the first wiring layer (LTL) of the third wiring portion (STL13).
  • the second wiring portion (STL12) may include only a second wiring layer (UTL) formed integrally with the second wiring layer (UTL) of the first wiring portion (STL11) and the second wiring layer (UTL) of the third wiring portion (STL13).
  • UTL second wiring layer
  • a third wiring portion (STL13) of the first wiring (TL1) is electrically connected to the second wiring portion (STL12) and may be arranged in the second inactive area (NA2).
  • the third wiring portion (STL13) may extend in the first direction (DR1) from one end of the second wiring portion (STL12) in the second inactive area (NA2).
  • the third wiring portion (STL13) may be a portion in which the first wiring (TL1) extends in the first direction (DR1) in the second inactive area (NA2).
  • the third wiring portion (STL13) of the first wiring (TL1) may include at least two wiring layers.
  • the third wiring portion (STL13) may include a first wiring layer (LTL) and a second wiring layer (UTL) that overlap each other with an insulating layer (152) interposed therebetween.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the first wiring portion (STL11) may be electrically connected to each other through a second contact portion (CNT2) including at least one second contact hole (CH2).
  • the first wiring layer (LTL) and the second wiring layer (UTL) may have substantially the same or similar widths and may overlap generally and/or substantially.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the third wiring portion (STL13) may completely overlap each other, or may not overlap to some extent at edges, etc. due to process errors that may occur within a predetermined tolerance range.
  • FIG. 8 the structure of the first wiring (TL1) passing through the first inactive area (NA1) and the second inactive area (NA2) is illustrated, but the structure of the first wiring (TL1) passing through the third inactive area (NA3) and the second inactive area (NA2) may also be substantially the same as or similar to the above-described structure.
  • FIG. 8 the structure of the first wiring (TL1) passing through the first inactive area (NA1) and the second inactive area (NA2) is illustrated, but the structure of the first wiring (TL1) passing through the third inactive area (NA3) and the second inactive area (NA2) may also be substantially the same as or similar to the above-described structure.
  • FIG. 8 the structure of the first wiring (TL1) passing through the first inactive area (NA1) and the second inactive area (NA2) is illustrated, but the structure of the first wiring (TL1) passing through the third inactive area (NA3) and the second inactive area (NA2) may also be substantially the same as or similar to the above-described structure.
  • FIG. 8 the structure of the first
  • the first wiring (TL1) passing through the second inactive area (NA2) via the third inactive area (NA3) arranged on the right side of the active area (AA) may include at least a first wiring portion (STL11) arranged in the third inactive area (NA3), a second wiring portion (STL12) including a single wiring layer extending in the second direction (DR2) from the second inactive area (NA2), and a third wiring portion (STL13) extending in the first direction (DR1) from the second inactive area (NA2).
  • the second wiring (TL2) may include a first wiring portion (STL21), a second wiring portion (STL22), and a third wiring portion (STL23) sequentially extending from one end positioned at the boundary of the active area (AA) and the inactive area (NA).
  • the first wiring portion (STL21) of the second wiring (TL2) may be a portion electrically connected to one second sensor electrode (TSE2) arranged in the active area (AA).
  • TSE2 second sensor electrode
  • one end of the first wiring portion (STL21) may extend into the interior of the active area (AA) and be electrically connected to one second sensor electrode (TSE2), or may be electrically connected to one second sensor electrode (TSE2) at the boundary between the active area (AA) and the non-active area (NA).
  • the other end of the first wiring portion (STL21) may be electrically connected to the second wiring portion (STL22).
  • At least a portion of the first wiring portion (STL21) of the second wiring (TL2) may extend in the first direction (DR1).
  • the first wiring portion (STL21) may be disposed in the second inactive area (NA2) and may extend in the first direction (DR1).
  • the first wiring portion (STL21) may extend from the second inactive area (NA2) to the second wiring portion (STL22).
  • the first wiring portion (STL21) of the second wiring (TL2) may include at least two wiring layers.
  • the first wiring portion (STL21) may include a first wiring layer (LTL) and a second wiring layer (UTL) that overlap each other with an insulating layer (152) interposed therebetween.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the first wiring portion (STL21) may be electrically connected to each other through a first contact portion (CNT1') including at least one contact hole.
  • the first wiring layer (LTL) and the second wiring layer (UTL) may overlap generally and/or substantially.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the first wiring portion (STL21) may completely overlap each other, or may not overlap to some extent at edges, etc. due to process errors that may occur within a predetermined tolerance range.
  • the second wiring portion (STL22) of the second wiring (TL2) may extend from one end of the first wiring portion (STL21) in the second inactive area (NA2) in the second direction (DR2).
  • the second wiring portion (STL22) may be a portion in which the second wiring (TL2) extends in the second direction (DR2) in the second inactive area (NA2).
  • the second wiring portion (STL22) when viewed on a plane defined by the first direction (DR1) and the second direction (DR2), the second wiring portion (STL22) may extend parallel to a lower edge of the active area (AA).
  • the second wiring portion (STL22) of the second wiring (TL2) when viewed on a plane defined by the first direction (DR1) and the second direction (DR2), may be arranged close to the lower edge of the active area (AA).
  • the second wiring portion (STL22) may be arranged in a portion of the non-active area (NA) that overlaps with the opening (OPN) of the light shielding member (LBM) illustrated in FIG. 4 (for example, a portion (NA21) of the second non-active area (NA2) that is not covered by the light shielding member (LBM).
  • the second wiring portion (STL22) of the second wiring portion (TL2) may include a single wiring layer.
  • the second wiring portion (STL22) may include only the first wiring layer (LTL).
  • the first wiring layer (LTL) of the second wiring portion (STL22) may be disposed in the same layer as the first wiring layer (LTL) of the first wiring portion (STL21) and the first wiring layer (LTL) of the third wiring portion (STL23).
  • the first wiring layer (LTL) of the second wiring portion (STL22) may be formed integrally with the first wiring layer (LTL) of the first wiring portion (STL21) and the first wiring layer (LTL) of the third wiring portion (STL23).
  • the third wiring portion (STL23) of the second wiring (TL2) may extend from one end of the second wiring portion (STL22) in the second inactive area (NA2) in the first direction (DR1).
  • the third wiring portion (STL23) may be a portion where the second wiring (TL2) extends in the first direction (DR1) in the second inactive area (NA2) and continues to the sub-area (SBA).
  • the third wiring portion (STL23) of the second wiring (TL2) may include at least two wiring layers.
  • the third wiring portion (STL23) may include a first wiring layer (LTL) and a second wiring layer (UTL) that overlap each other with an insulating layer (152) interposed therebetween.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the third wiring portion (STL23) may be electrically connected to each other through a second contact portion (CNT2') including at least one second contact hole (CH2).
  • the first wiring layer (LTL) and the second wiring layer (UTL) may have substantially the same or similar widths and may overlap generally and/or substantially.
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the third wiring portion (STL23) may completely overlap each other, or may not overlap to some extent at edges, etc. due to process errors that may occur within a predetermined tolerance range.
  • FIG. 9 is a plan view showing a portion of a sensor layer (150) according to one embodiment.
  • FIG. 9 shows a modified embodiment of the embodiment of FIG. 8 with respect to the second wiring (TL2).
  • the first wiring portion (STL21) of the second wiring portion (TL2) may include a single wiring layer.
  • the first wiring portion (STL21) may include a single first wiring layer (LTL) like the second wiring portion (STL22), and may be formed integrally with the second wiring portion (STL22).
  • FIG. 10 is a plan view showing one embodiment of wires (TL) that can be placed in the F1 region of FIG. 8.
  • FIG. 10 shows first wires (TL1) that can be placed in the F1 region of FIG. 8.
  • Fig. 11 is a cross-sectional view showing one embodiment of a cross-section corresponding to line G-G' of Fig. 10.
  • Fig. 12 is a cross-sectional view showing one embodiment of a cross-section corresponding to line H-H' of Fig. 10.
  • a plurality of wires (TL) including at least two first wires (TL1) may pass through a portion (NA21) of a second inactive area (NA2) that is not covered by a light shielding member (LBM).
  • the plurality of wires (TL) may include each of first wire portions (STL11) including at least two wiring layers (for example, a first wiring layer (LTL) and a second wiring layer (UTL)), each of second wiring portions (STL12) including a single wiring layer (for example, the first wiring layer (LTL)), and each of third wiring portions (STL13) including at least two wiring layers (for example, the first wiring layer (LTL) and the second wiring layer (UTL)).
  • each of the wiring layers may have a multilayer structure.
  • each of the first wiring layer (LTL) and the second wiring layer (UTL) may have a multilayer structure including a first metal layer (MT11, MT21) including a first metal, a second metal layer (MT12, MT22) disposed on the first metal layer (MT11, MT21) and including a second metal, and a third metal layer (MT13, MT23) disposed on the second metal layer (MT12, MT22) and including a third metal.
  • the first metal and the third metal may have a lower light reflectivity than the second metal, and may be the same material as each other.
  • each of the first wiring layer (LTL) and the second wiring layer (UTL) may have a triple-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti) in which a first metal layer (MT11, MT21) including titanium (Ti), a second metal layer (MT12, MT22) including aluminum (Al), and a third metal layer (MT13, MT23) including titanium (Ti) are sequentially laminated.
  • Fig. 14 is a cross-sectional view showing one embodiment of a cross-section corresponding to line I-I' of Fig. 13.
  • the second wires (TL2) disclosed in FIG. 5 and the like may also include second wire portions (STL22) including a single second wire layer (UTL), similar to the first wires (TL1).
  • the second wire portion (STL22) of each of the second wires (TL2) may be arranged in the same layer as the second wire layer (UTL) of the first wire portion (STL21) and the second wire layer (UTL) of the third wire portion (STL23) constituting the same second wire (TL2), and may be formed integrally with each other.
  • the second wiring portion (STL12, STL22) of the wiring (TL) extending in the second direction (DR2) can be formed as a single wiring layer. Accordingly, pattern see-through of the wiring (TL) can be prevented, reduced, or minimized.
  • the second wiring portion (STL12, STL22) extending in the second direction (DR2) in the second inactive area (NA2) is formed as a double-layer structure including the first wiring layer (LTL) and the second wiring layer (UTL), such as the first wiring portion (STL11, STL21) and the third wiring portion (STL13, STL23), an edge portion including one side of the first wiring layer (LTL) may be exposed when an alignment error occurs in the first direction (DR1), etc.
  • an edge portion including one side of the second metal layer (MT12) of the first wiring layer (LTL) in the first direction (DR1) may be exposed without being covered by at least one of the first metal layers (MT11, MT21) and the third metal layers (MT13, MT23) of the first wiring layer (LTL) and the second wiring layer (UTL).
  • the material included in the second metal layers (MT12, MT22) of the first wiring layer (LTL) and the second wiring layer (UTL) may be different from the material included in the first metal layers (MT11, MT21) and the third metal layers (MT13, MT23) of the first wiring layer (LTL) and the second wiring layer (UTL). Due to the difference in light reflectivity (or light reflection amount) between the material included in the second metal layers (MT12, MT22) and the material included in the first metal layers (MT11, MT21) and the third metal layers (MT13, MT23), a pattern see-through phenomenon may occur in which the pattern of the wiring (TL) is recognized by the user.
  • the second metal layer (MT12) of the first wiring layer (LTL) may be formed of a material (for example, aluminum (Al) having a UV reflectance of about 87%) having a higher light reflectance than a material (for example, titanium (Ti) having a UV reflectance of about 5% to 6%) constituting the first metal layers (MT11, MT21) and the third metal layers (MT13, MT23) of the first wiring layer (LTL) and the second wiring layer (UTL).
  • a material for example, aluminum (Al) having a UV reflectance of about 87%) having a higher light reflectance than a material (for example, titanium (Ti) having a UV reflectance of about 5% to 6%) constituting the first metal layers (MT11, MT21) and the third metal layers (MT13, MT23) of the first wiring layer (LTL) and the second wiring layer (UTL).
  • the second wiring portion (STL12) has a double-layer structure in the same form as the first wiring portion (STL11) illustrated in FIGS. 10 and 11 and one side (for example, the left edge portion of FIG. 11) of the first wiring layer (LTL) is exposed
  • both the side of the second metal layer (MT12) of the first wiring layer (LTL) and the side of the second metal layer (MT22) of the second wiring layer (UTL) at and around the exposed side may be exposed, and accordingly, the amount of reflected light reflected from the second wiring portion (STL12) may be relatively large. Accordingly, a pattern see-through phenomenon of the wirings (TL) may occur.
  • the second wiring portions (STL12, STL22) of the wirings (TL) extending in the second direction (DR2) are formed as a single wiring layer, thereby reducing or minimizing the amount of reflected light that may be reflected from the wirings (TL). Accordingly, even if an alignment error, etc.
  • Fig. 15 is a plan view showing a portion of a sensor layer (150) according to one embodiment.
  • Fig. 15 shows a modified embodiment of the embodiment of Fig. 8 with respect to the structure of the first wiring (TL1) and the second wiring (TL2).
  • FIG. 16 is a plan view showing one embodiment of wires (TL) that can be arranged in the F2 region of FIG. 15.
  • FIG. 16 shows a modified embodiment of the embodiment of FIG. 10 with respect to the structure of first wires (TL1) that can be arranged in the F2 region of FIG. 15.
  • FIG. 17 is a cross-sectional view showing one embodiment of a cross-section corresponding to line J-J' of FIG. 16.
  • FIG. 18 is a cross-sectional view showing one embodiment of a cross-section corresponding to line J-J' of FIG. 16.
  • FIGS. 17 and 18 show different embodiments of a cross-section corresponding to line J-J' of FIG. 16.
  • the second wiring portion (STL12) of the first wiring (TL1) may include at least two wiring layers.
  • the second wiring portion (STL12) of the first wiring (TL1) may include a first wiring layer (LTL) and a second wiring layer (UTL).
  • the first wiring layer (LTL) of the second wiring portion (STL12) may extend in the second direction (DR2) in the non-active area (NA) (for example, the second non-active area (NA2)).
  • the second wiring layer (UTL) of the second wiring portion (STL12) is arranged on an insulating layer (152) covering the first wiring layer (LTL) and may extend in the second direction (DR2) in the inactive area (NA) (for example, the second inactive area (NA2)) to overlap with the first wiring layer (LTL) of the second wiring portion (STL12).
  • the second wiring layer (UTL) can have a larger width than the first wiring layer (LTL) and can cover an upper surface of the first wiring layer (LTL).
  • the second wiring layer (UTL) can be formed to have a larger width than the first wiring layer (LTL) by expanding the width of the second wiring layer (UTL), reducing the width of the first wiring layer (LTL), or expanding the width of the second wiring layer (UTL) and reducing the width of the first wiring layer (LTL).
  • At least one of the first metal layer (MT21) and the third metal layer (MT23) of the second wiring layer (UTL) can completely cover the second metal layer (MT12) of the first wiring layer (LTL).
  • the lower surface of the second wiring layer (UTL) corresponding to the lower surface of the third metal layer (MT23) can cover the second metal layer (MT12) and the third metal layer (MT13) of the first wiring layer (LTL) while having a width at least greater than that of the second metal layer (MT12) and the third metal layer (MT13) of the first wiring layer (LTL).
  • the second wiring layer (UTL) can be extended to a larger width so as to cover portions corresponding to the upper surface and side surfaces of the first wiring layer (LTL).
  • Each of the first wiring portion (STL11) and the third wiring portion (STL13) of the first wiring (TL1) may have a single-layer or multi-layer structure.
  • each of the first wiring portion (STL11) and the third wiring portion (STL13) of the first wiring (TL1) may include a first wiring layer (LTL) and a second wiring layer (UTL).
  • the first wiring layer (LTL) of each of the first wiring portion (STL11) and the third wiring portion (STL13) may be integral with the first wiring layer (LTL) of the second wiring portion (STL12).
  • the second wiring layer (UTL) of each of the first wiring portion (STL11) and the third wiring portion (STL13) may be disposed on an insulating layer (152) to overlap the first wiring layer (LTL) of the first wiring portion (STL11) and the third wiring portion (STL13) and may be integral with the second wiring layer (UTL) of the second wiring portion (STL12).
  • the second wiring portion (STL22) of the second wiring (TL2) may include at least two wiring layers.
  • the second wiring portion (STL22) of the second wiring (TL2) may include a first wiring layer (LTL) and a second wiring layer (UTL).
  • the first wiring layer (LTL) of the second wiring portion (STL22) may extend in a second direction (DR2) from an inactive area (NA) (for example, the second inactive area (NA2)).
  • the second wiring layer (UTL) of the second wiring portion (STL22) is disposed on an insulating layer (152) covering the first wiring layer (LTL) and may extend in the second direction (DR2) from the inactive area (NA) (for example, the second inactive area (NA2)) to overlap with the first wiring layer (LTL) of the second wiring portion (STL22).
  • the second wiring layer (UTL) may have a width greater than that of the first wiring layer (LTL) and may cover (for example, completely cover) an upper surface of the first wiring layer (LTL).
  • the second wiring layer (UTL) may be formed with a width sufficient to sufficiently cover the first wiring layer (LTL) in consideration of a process error range, such as an alignment error, that may occur in a manufacturing process of the display device (10).
  • the first wiring layer (LTL) of the second wiring (TL2) may have a multilayer structure including a first metal layer (MT11), a second metal layer (MT12), and a third metal layer (MT13) like the first wiring layer (LTL) of the first wiring (TL1)
  • the second wiring layer (UTL) of the second wiring (TL2) may have a multilayer structure including a first metal layer (MT21), a second metal layer (MT22), and a third metal layer (MT23) like the second wiring layer (UTL) of the first wiring (TL1).
  • At least one of the first metal layer (MT21) and the third metal layer (MT23) included in the second wiring layer (UTL) of the second wiring (TL2) can completely cover the second metal layer (MT22) included in the first wiring layer (LTL) of the second wiring (TL2).
  • a second wiring portion (STL12, STL22) of a wiring (TL) extending in the second direction (DR2) may be formed with a double-layer or more structure including a first wiring layer (LTL) and a second wiring layer (UTL), wherein the second wiring layer (UTL) may be formed such that it covers an upper surface of the first wiring layer (LTL).
  • the second metal layer (MT12, MT22) of the first wiring layer (LTL) may be completely covered by the first metal layer (MT21) and/or the third metal layer (MT23) of the second wiring layer (UTL). Accordingly, the amount of reflected light that may be reflected from the second wiring portions (STL12, STL22) that can be exposed to a user may be reduced or minimized, and pattern seepage of the wirings (TL) may be prevented, reduced, or minimized.
  • FIG. 19 is a plan view showing one embodiment of wires (TL, TL') that can be arranged in the F1 region of FIG. 8.
  • FIG. 19 shows an additional embodiment related to the embodiment of FIG. 10.
  • a plurality of wires (TL') (for example, first wires (TL1') overlapping the light shielding member (LBM) in the second inactive area (NA2)) may be arranged in a portion (NA22) of the second inactive area (NA2) that is covered by the light shielding member (LBM).
  • at least some of the plurality of wires (TL') may have a structure substantially identical to or similar to the wires (TL) arranged in a portion (NA21) of the second inactive area (NA2) that is not covered by the light shielding member (LBM).
  • the wires (TL, TL') passing through the second inactive area (NA2) may have substantially the same cross-sectional structure as the respective second wire portions (STL12, STL12') extending in the second direction (DR2) in the second inactive area (NA2), regardless of whether they overlap with the light shielding member (LBM).
  • the wires (TL, TL') passing through the second inactive area (NA2) may include a single wire layer in each of the second wire portions (STL12, STL12'), and the single wire layer may be the first wire layer (LTL).
  • the embodiments are not limited thereto.
  • the wires (TL, TL') passing through the second inactive area (NA2) may include a single wire layer in each of the second wire portions (STL12, STL12'), and the single wire layer may be the second wire layer (UTL).
  • the wires (TL, TL') passing through the second inactive area (NA2) may include a single wire layer in each of the second wire portions (STL12, STL12'), and the single wire layer may be the second wire layer (UTL).
  • the wires (TL, TL') passing through the second inactive area (NA2) may include a first wire layer (LTL) and a second wire layer (UTL) in each of the second wire portions (STL12, STL12'), and the second wire layer (UTL) may have a width greater than that of the first wire layer (LTL) and completely cover the upper surface of the first wire layer (LTL).
  • the first wiring portions (STL11') and the third wiring portions (STL13') of the wirings (TL') including each of the second wiring portions (STL12') arranged in a portion (NA22) of the second inactive area (NA2) covered by the light blocking member (LBM) may have a structure substantially identical to or similar to the first wiring portions (STL11') and the third wiring portions (STL13') of the wirings (TL) including each of the second wiring portions (STL12) arranged in a portion (NA21) of the second inactive area (NA2) that is not covered by the light blocking member (LBM).
  • the wires (TL, TL') may include first wire portions (STL11, STL11') and third wire portions (STL13, STL13'), each including a first wire layer (LTL) and a second wire layer (UTL) having substantially the same or similar widths, regardless of whether they overlap with a light shielding member (LBM).
  • first wire portions STL11, STL11'
  • third wire portions STL13, STL13'
  • LBM light shielding member
  • FIG. 20 is a plan view showing one embodiment of wires (TL, TL') that can be arranged in the F1 region of FIG. 8.
  • FIG. 20 shows a modified embodiment of the embodiment of FIG. 19.
  • the wirings (TL) arranged in a portion (NA21) of the second inactive area (NA2) that is not covered by the light shielding member (LBM) and the wirings (TL') arranged in a portion (NA22) of the second inactive area (NA2) that is covered by the light shielding member (LBM) may include second wiring portions (STL12, STL12') of different structures.
  • the wirings (TL') passing through a portion (NA22) of the second inactive area (NA2) that is covered by the light shielding member (LBM) may include at least two wiring layers including a first wiring layer (LTL) and a second wiring layer (UTL), and the first wiring layer (LTL) may have a width that is substantially the same as or similar to that of the second wiring layer (UTL).
  • the first wiring layer (LTL) and the second wiring layer (UTL) of the above wirings (TL') may completely overlap, or may not overlap to some extent at edges, etc., depending on process errors (e.g., alignment errors).
  • the second wiring portions (STL12') of the above wirings (TL') are arranged in an area that is not visible to the user, the pattern see-through phenomenon of the above wirings (TL') may not occur.
  • the wires (TL) arranged in a portion (NA21) of the second inactive area (NA2) that is not covered by the light shielding member (LBM) and the wires (TL') arranged in a portion (NA22) of the second inactive area (NA2) that is covered by the light shielding member (LBM) may have the same or different structures.
  • the wires (TL) arranged in a portion (NA21) of the second inactive area (NA2) that is not covered by the light shielding member (LBM) and the wires (TL') arranged in a portion (NA22) of the second inactive area (NA2) that is covered by the light shielding member (LBM) may be formed to have the same or different structures.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

일 실시예에 따른 표시 장치는, 활성 영역과 상기 활성 영역을 적어도 부분적으로 둘러싸는 비활성 영역을 포함한 센서층; 상기 활성 영역에 배치된 제1 센서 전극; 및 상기 비활성 영역에 배치된 제1 배선을 포함할 수 있다. 상기 제1 배선은, 상기 제1 센서 전극에 전기적으로 연결되며, 적어도 일 부분이 제1 방향으로 연장되고, 적어도 두 개의 배선층들을 포함한 제1 배선 부분; 및 상기 제1 배선 부분에 전기적으로 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 단일의 배선층을 포함한 제2 배선 부분을 포함할 수 있다.

Description

표시 장치
본 발명의 실시예들은 표시 장치에 관한 것으로서, 특히 터치 센서를 포함한 표시 장치에 관한 것이다.
터치 센서는 사용자에 의해 발생하는 터치 입력을 감지하는 장치로서, 표시 장치를 비롯한 다양한 종류의 전자 장치들에 폭넓게 활용되고 있다. 예를 들어, 표시 장치는 터치 센서를 표시 패널의 내부에 내장하거나 표시 패널 상에 배치함으로써 편리한 입력 기능을 제공할 수 있다.
본 발명이 해결하고자 하는 과제는 활성 영역의 주변을 지나는 센서층의 배선들이 사용자에게 시인되는 것을 방지 또는 저감할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
일 실시예에 따른 표시 장치는, 활성 영역과 상기 활성 영역을 적어도 부분적으로 둘러싸는 비활성 영역을 포함한 센서층; 상기 활성 영역에 배치된 제1 센서 전극; 및 상기 비활성 영역에 배치된 제1 배선을 포함할 수 있다. 상기 제1 배선은, 상기 제1 센서 전극에 전기적으로 연결되며, 적어도 일 부분이 제1 방향으로 연장되고, 적어도 두 개의 배선층들을 포함한 제1 배선 부분; 및 상기 제1 배선 부분에 전기적으로 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 단일의 배선층을 포함한 제2 배선 부분을 포함할 수 있다.
상기 제1 방향은 상기 활성 영역의 세로 방향 또는 수직 방향에 대응할 수 있고, 상기 제2 방향은 상기 활성 영역의 가로 방향 또는 수평 방향에 대응할 수 있다.
상기 제2 배선 부분은 상기 활성 영역의 하측 가장자리에 인접하며 상기 활성 영역의 하측 가장자리와 평행하게 연장될 수 있다.
상기 표시 장치는, 상기 비활성 영역에 배치되어 상기 활성 영역을 둘러싸며, 상기 활성 영역과 상기 활성 영역의 바로 주변에 배치된 상기 비활성 영역의 일 부분을 노출하는 개구부를 가지는 차광 부재를 더 포함할 수 있다. 상기 제2 배선 부분은, 상기 차광 부재의 상기 개구부와 중첩하는 상기 비활성 영역의 일 부분에 배치될 수 있다.
상기 비활성 영역은, 상기 활성 영역의 좌측 또는 우측에 배치되며 상기 제1 방향으로 연장된 제1 비활성 영역, 및 상기 활성 영역의 하측에 배치되며 상기 제2 방향으로 연장된 제2 비활성 영역을 포함할 수 있다. 상기 제1 배선 부분 및 상기 제2 배선 부분은, 각각 상기 제1 비활성 영역 및 상기 제2 비활성 영역에 배치될 수 있다.
상기 제1 배선은, 상기 제2 비활성 영역에서 상기 제2 배선 부분의 일단으로부터 상기 제1 방향으로 연장되며 적어도 두 개의 배선층들을 포함한 제3 배선 부분을 더 포함할 수 있다.
상기 제1 배선 부분 및 상기 제3 배선 부분 각각은, 서로 중첩하는 제1 배선층 및 제2 배선층을 포함할 수 있다. 상기 제2 배선 부분은, 상기 제1 배선층 또는 상기 제2 배선층과 동일한 층에 배치될 수 있다.
상기 제2 배선 부분은, 상기 제1 배선층 또는 상기 제2 배선층과 일체로 형성될 수 있다.
상기 제1 배선층 및 상기 제2 배선층 각각은, 제1 금속을 포함한 제1 금속층, 상기 제1 금속층 상에 배치되며 제2 금속을 포함한 제2 금속층, 및 상기 제2 금속층 상에 배치되며 제3 금속을 포함한 제3 금속층을 포함한 다중층의 구조를 가질 수 있다. 상기 제1 금속 및 상기 제3 금속은 각각 상기 제2 금속보다 작은 광 반사율을 가질 수 있다.
상기 센서층은, 상기 제1 배선층과 상기 제2 배선층의 사이에 개재된 절연층을 더 포함할 수 있다. 상기 제1 배선층 및 상기 제2 배선층은, 상기 제1 배선 부분 및 상기 제3 배선 부분 각각에서 상기 절연층을 관통하는 컨택홀을 통해 전기적으로 연결될 수 있다.
상기 표시 장치는, 상기 활성 영역에 배치된 제2 센서 전극; 및 상기 비활성 영역에 배치되며 상기 제2 센서 전극에 전기적으로 연결된 제2 배선을 더 포함할 수 있다. 상기 제2 배선은, 상기 제2 비활성 영역에 배치되며, 상기 제1 방향으로 연장된 제1 배선 부분; 상기 제2 비활성 영역에서 상기 제2 배선의 상기 제1 배선 부분의 일단으로부터 상기 제2 방향으로 연장되며, 단일의 배선층을 포함한 제2 배선 부분; 및 상기 제2 비활성 영역에서 상기 제2 배선의 상기 제2 배선 부분의 일단으로부터 상기 제1 방향으로 연장되며, 적어도 두 개의 배선층들을 포함한 제3 배선 부분을 포함할 수 있다.
상기 표시 장치는, 상기 활성 영역 및 상기 비활성 영역을 포함하는 기판; 상기 기판 상에 배치되며, 상기 활성 영역에 배치된 화소를 포함하는 표시층; 및 상기 표시층 상에 배치되며, 상기 화소를 봉지하는 봉지층을 더 포함할 수 있다. 상기 센서층은 상기 봉지층 상에 배치될 수 있다.
일 실시예에 따른 표시 장치는, 활성 영역과 상기 활성 영역을 적어도 부분적으로 둘러싸는 비활성 영역을 포함한 센서층; 상기 활성 영역에 배치된 센서 전극; 및 상기 비활성 영역에 배치되며, 상기 센서 전극에 전기적으로 연결되고 적어도 일 부분이 제1 방향으로 연장된 제1 배선 부분과 상기 제1 배선 부분에 전기적으로 연결되고 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 배선 부분을 포함한 배선을 포함할 수 있다. 상기 제2 배선 부분은, 상기 비활성 영역에서 상기 제2 방향으로 연장된 제1 배선층; 및 상기 제1 배선층을 커버하는 절연층 상에 배치되며, 상기 비활성 영역에서 상기 제2 방향으로 연장되어 상기 제1 배선층과 중첩하고, 상기 제1 배선층의 상부면보다 큰 폭을 가지면서 상기 제1 배선층의 상부면을 커버하는 제2 배선층을 포함할 수 있다.
상기 제1 방향은 상기 활성 영역의 세로 방향 또는 수직 방향에 대응할 수 있고, 상기 제2 방향은 상기 활성 영역의 가로 방향 또는 수평 방향에 대응할 수 있다.
상기 제2 배선 부분은 상기 활성 영역의 하측 가장자리에 근접하게 배치되며 상기 활성 영역의 하측 가장자리와 평행하게 연장될 수 있다.
상기 표시 장치는, 상기 비활성 영역에 배치되어 상기 활성 영역을 둘러싸며, 상기 활성 영역과 상기 활성 영역의 바로 주변에 배치된 상기 비활성 영역의 일 부분을 노출하는 개구부를 포함한 차광 부재를 더 포함할 수 있다. 상기 제2 배선 부분은, 상기 차광 부재의 상기 개구부와 중첩하는 상기 비활성 영역의 일 부분에 배치될 수 있다.
상기 제1 배선층 및 상기 제2 배선층 각각은, 제1 금속을 포함한 제1 금속층, 상기 제1 금속층 상에 배치되며 제2 금속을 포함한 제2 금속층, 및 상기 제2 금속층 상에 배치되며 제3 금속을 포함한 제3 금속층을 포함한 다중층의 구조를 가질 수 있다. 상기 제1 금속 및 상기 제3 금속은 상기 제2 금속보다 작은 광 반사율을 가질 수 있다.
상기 제2 배선층의 상기 제1 금속층 및 상기 제3 금속층 중 적어도 하나는 상기 제1 배선층의 상기 제2 금속층을 완전히 커버할 수 있다.
상기 비활성 영역은, 상기 활성 영역의 좌측 또는 우측에 배치되며 상기 제1 방향으로 연장된 제1 비활성 영역, 및 상기 활성 영역의 하측에 배치되며 상기 제2 방향으로 연장된 제2 비활성 영역을 포함하고, 상기 제1 배선 부분 및 상기 제2 배선 부분은, 각각 상기 제1 비활성 영역 및 상기 제2 비활성 영역에 배치될 수 있다.
상기 배선은, 상기 제2 비활성 영역에서 상기 제2 배선 부분의 일단으로부터 상기 제1 방향으로 연장된 제3 배선 부분을 더 포함할 수 있다. 상기 제1 배선 부분 및 상기 제3 배선 부분 각각은, 상기 제2 배선 부분의 상기 제1 배선층과 일체인 제1 배선층; 및 상기 절연층 상에 배치되어 상기 제1 배선 부분 및 상기 제3 배선 부분 각각의 상기 제1 배선층과 중첩하며 상기 제2 배선 부분의 상기 제2 배선층과 일체인 제2 배선층을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따르면, 활성 영역의 주변에 배치된 배선이 사용자에게 노출 또는 시인될 수 있는 영역에서 상기 배선 등에 의한 반사광의 세기 및/또는 광량을 저감 또는 최소화할 수 있다. 이에 따라, 상기 배선이 사용자에게 시인되는 패턴 비침 현상을 방지, 저감 또는 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 도 1의 표시 장치를 보여주는 평면도이다.
도 3은 도 2의 A-A'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 4는 일 실시예에 따른 표시 패널을 보여주는 평면도이다.
도 5는 일 실시예에 따른 센서층을 보여주는 평면도이다.
도 6은 일 실시예에 따른 활성 영역을 보여주는 평면도이다
도 7은 일 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 8은 일 실시예에 따른 센서층의 일 부분을 보여주는 평면도이다.
도 9는 일 실시예에 따른 센서층의 일 부분을 보여주는 평면도이다.
도 10은 도 8의 F1 영역에 배치될 수 있는 배선들의 일 실시예를 보여주는 평면도이다.
도 11은 도 10의 G-G'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 12는 도 10의 H-H'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 13은 도 8의 F1 영역에 배치될 수 있는 배선들의 일 실시예를 보여주는 평면도이다.
도 14는 도 13의 I-I'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 15는 일 실시예에 따른 센서층의 일 부분을 보여주는 평면도이다.
도 16은 도 15의 F2 영역에 배치될 수 있는 배선들의 일 실시예를 보여주는 평면도이다.
도 17은 도 16의 J-J'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 18은 도 16의 J-J'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 19는 도 8의 F1 영역에 배치될 수 있는 배선들의 일 실시예를 보여주는 평면도이다.
도 20은 도 8의 F1 영역에 배치될 수 있는 배선들의 일 실시예를 보여주는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 및 도면 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능할 수 있다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치(10)를 보여주는 사시도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 컴퓨터(tablet computer), 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 컴퓨터 모니터, 디지털 광고판, 및/또는 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 포함하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 또는 초소형 발광 다이오드(micro or nano light emitting diode(micro LED or nano LED))를 이용하는 초소형 발광 표시 장치 등과 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 실시예를 설명하였으나, 표시 장치(10)의 종류가 이에 한정되지는 않는다.
일 실시예에서, 표시 장치(10)는 평탄하게 형성될 수 있다. 예를 들어, 표시 장치(10)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 규정되는 평면 상에서 실질적으로 평탄하게 형성될 수 있고, 제3 방향(DR3)에서 소정의 두께(또는 높이)를 가질 수 있다. 다른 실시예에서, 표시 장치(10)는 가장자리 영역 등을 비롯한 적어도 일 부분에서 곡면부를 포함할 수 있다. 이외에도, 표시 장치(10)는 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
일 실시예에서, 제1 방향(DR1)은 활성 영역(AA)의 세로 방향, 열 방향 또는 수직 방향에 대응하는 방향일 수 있다. 제2 방향(DR2)은 제1 방향(DR1)과 교차하는 방향으로서, 일 예로, 활성 영역(AA)의 가로 방향 또는 행 방향 또는 수평 방향에 대응하는 방향일 수 있다. 예를 들어, 제1 방향(DR1)은 활성 영역(AA)의 세로 방향, 열 방향 또는 수직 방향과 일치하거나 평행한 방향일 수 있고, 제2 방향(DR2)은 활성 영역(AA)의 가로 방향 또는 행 방향 또는 수평 방향과 일치하거나 평행한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향으로서, 일 예로, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 규정되는 평면에 직교하는 방향일 수 있다. 예를 들어, 제3 방향(DR3)은 표시 장치(10)의 두께 방향 또는 높이 방향일 수 있다.
표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 및 회로 보드(300)를 포함할 수 있다.
표시 패널(100)은 영상이 표시되는 활성 영역(AA)을 포함한 메인 영역(MA), 및 메인 영역(MA)의 일측에 위치한 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 활성 영역(AA)과 활성 영역(AA)을 적어도 부분적으로 둘러싸는 비활성 영역(NA)을 포함할 수 있다. 활성 영역(AA)은 메인 영역(MA)의 중앙에 배치될 수 있고, 메인 영역(MA)에서 대부분의 면적을 차지할 수 있다. 비활성 영역(NA)은 메인 영역(MA)의 가장자리에 배치될 수 있고, 서브 영역(SBA)과 접할 수 있다.
활성 영역(AA)은 표시 영역 및 감지 영역을 포함할 수 있다. 표시 영역은 화소들이 배치 및/또는 배열되는 영역으로서, 화소들(PX)에 의해 영상이 표시되는 영역일 수 있다. 감지 영역은 센서 전극들("센싱 패턴들"이라고도 함), 일 예로, 터치 센서의 센서 전극들이 배치 및/또는 배열되는 영역으로서, 센서 전극들에 의해 터치 입력 등을 감지하는 영역(일 예로, 터치 감지 영역)일 수 있다. 일 실시예에서, 표시 영역과 감지 영역은 실질적으로 동일한 영역이거나 적어도 일 부분이 서로 중첩할 수 있다.
일 실시예에서, 활성 영역(AA)은 한 쌍의 제1 방향(DR1)으로 연장된 장변들과 한 쌍의 제2 방향(DR2)으로 연장된 단변을 포함하며 대략 직사각형의 형상을 가지는 평면으로 형성될 수 있다. 활성 영역(AA)의 장변과 단변이 만나는 코너(corner) 부분은 둥글게 형성되거나 직각으로 형성될 수 있다. 활성 영역(AA)의 형상은 실시예들에 따라 다양하게 변경될 수 있다. 예를 들어, 활성 영역(AA)은 사각 형상 이외의 다른 다각 형상, 원 형상 또는 타원 형상 등으로 형성될 수도 있다.
비활성 영역(NA)은 활성 영역(AA)의 바로 주변에 배치될 수 있다. 예를 들어, 비활성 영역(NA)은 활성 영역(AA)의 가장자리와 접하며 활성 영역(AA)을 적어도 부분적으로 둘러쌀 수 있다. 비활성 영역(NA)은 댐 영역 및 무기 봉지 영역 등을 포함할 수 있다. 일 실시예에서, 비활성 영역(NA)에는 내장 회로가 배치될 수 있다. 예를 들어, 활성 영역(AA)의 일측(일 예로, 좌측 또는 우측) 또는 양측에 배치된 비활성 영역(NA)에는 스캔 구동 회로 등을 포함한 내장 회로가 배치될 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일측에 배치 또는 위치할 수 있다. 예를 들어, 서브 영역(SBA)은 메인 영역(MA)의 일측에서 제1 방향(DR1)으로 돌출될 수 있다. 일 예로, 서브 영역(SBA)은 메인 영역(MA)의 하단에서 제1 방향(DR1)으로 돌출될 수 있다. 일 실시예에서, 서브 영역(SBA)은 메인 영역(MA)보다 좁은 폭을 가질 수 있다. 예를 들어, 제2 방향(DR2)을 기준으로, 서브 영역(SBA)은 메인 영역(MA)보다 좁은 폭을 가질 수 있다.
서브 영역(SBA)에는 배선들 및 패드들이 배치될 수 있다. 예를 들어, 서브 영역(SBA)에는, 메인 영역(MA)에 배치된 화소들, 센서 전극들 및/또는 내장 회로와 서브 영역(SBA)에 배치된 표시 구동 회로(200) 및/또는 회로 보드(300)에 전기적으로 연결되는 배선들 및 패드들이 배치될 수 있다. 상기 배선들 중 적어도 일부는 활성 영역(AA)의 내부 또는 활성 영역(AA)의 주변에서 활성 영역(AA)에 위치한 화소들 및 센서 전극들에 연결되며, 메인 영역(MA)의 비활성 영역(NA)을 지나 서브 영역(SBA)으로 연장될 수 있다. 실시예들을 설명함에 있어서, "연결"이라 함은 전기적인 연결 및/또는 물리적인 연결의 의미를 포함할 수 있다.
일 실시예에서, 서브 영역(SBA)에는 표시 구동 회로(200)(일 예로, 표시 구동 회로)가 실장될 수 있다. 서브 영역(SBA)의 일 부분 상에는 회로 보드(300)가 배치될 수 있다.
표시 구동 회로(200)는 화소들을 구동하기 위한 데이터 구동 회로를 포함할 수 있다. 일 실시예에서, 표시 구동 회로(200)는 집적회로 칩(IC: Integrated Circuit)으로 마련되어 서브 영역(SBA)에 실장될 수 있다. 다른 실시예에서, 표시 구동 회로(200)는 서브 영역(SBA) 상의 회로 보드(300)에 배치되거나, 상기 회로 보드(300)를 통해 표시 패널(100)과 전기적으로 연결되는 다른 회로 보드에 배치될 수도 있다.
회로 보드(300)는 서브 영역(SBA)의 일 부분 상에 배치될 수 있다. 예를 들어, 회로 보드(300)는 서브 영역(SBA)의 일 부분(일 예로, 하단 가장자리)에 배치된 패드들 상에 본딩될 수 있고, 표시 패널(100)을 구동하기 위한 전원 전압들 및 구동 신호들을 표시 패널(100)로 공급 또는 전달할 수 있다. 예를 들어, 회로 보드(300)는 표시 패널(100)로 입력 영상 데이터(일 예로, 디지털 영상 데이터), 타이밍 신호들을 포함한 구동 신호들, 및 구동 전압들을 공급할 수 있다. 일 실시예에서, 회로 보드(300)는 표시 패널(100)로 적어도 일부의 센서 전극들(일 예로, 구동 전극들)을 구동하기 위한 구동 신호들을 공급하고, 적어도 일부의 센서 전극들(일 예로, 감지 전극들)로부터 출력되는 감지 신호들을 수신할 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(FPCB: Flexible Printed Circuit Board), 인쇄 회로 보드(PCB: Printed Circuit Board) 또는 칩온 필름(COF: Chip on Film) 등과 같은 연성 필름일 수 있으나, 이에 한정되지는 않는다.
도 2는 도 1의 표시 장치(10)를 보여주는 평면도이다. 도 3은 도 2의 A-A'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 1은 표시 장치(10)가 벤딩되지 않고 펼쳐진 상태를 보여주고, 도 2 및 도 3은 서브 영역(SBA)에서 표시 장치(10)가 벤딩되어 접혀진 상태를 보여준다. 예를 들어, 도 1은 서브 영역(SBA)이 메인 영역(MA)과 나란하게 펼쳐진 상태를 도시하고, 도 2 및 도 3은 서브 영역(SBA)의 일부가 접혀진 상태를 도시한다.
도 1에 부가하여 도 2 및 도 3을 참조하면, 표시 패널(100)은, 메인 영역(MA)과 서브 영역(SBA)을 포함하는 기판(110), 및 기판(110) 상에 순차적으로 배치되는 회로층(120), 발광 소자층(130) 및 봉지층(140)을 포함할 수 있다. 회로층(120) 및 발광 소자층(130)은 화소들을 포함한 표시층을 구성할 수 있다. 회로층(120)은 기판(110) 상에서 메인 영역(MA) 및 서브 영역(SBA)에 배치될 수 있다. 발광 소자층(130) 및 봉지층(140)은 기판(110) 및 회로층(120)의 일 부분 상에 배치될 수 있다. 예를 들어, 발광 소자층(130) 및 봉지층(140)은 메인 영역(MA)에 배치될 수 있다.
표시 패널(100)은 봉지층(140) 상에 배치된 센서층(150)(일 예로, 터치 센서층)을 더 포함할 수 있다. 센서층(150)의 위치가 이에 한정되지는 않으며, 센서층(150)은 표시 패널(100)과 별개로 마련되어 표시 패널(100) 상에 배치될 수도 있다. 예를 들어, 표시 장치(10)는, 표시 패널(100)과 일체로 제조되거나 표시 패널(100)과 별개로 제조된 센서층(150)을 포함할 수 있다. 센서층(150)이 표시 패널(100)과 별개로 제조되는 경우, 센서층(150)은 별도의 베이스 부재(일 예로, 기판 또는 필름)를 포함할 수 있다.
센서층(150)은 센서 전극들과 상기 센서 전극들에 전기적으로 연결되는 배선들을 포함할 수 있다. 일 실시예에서, 센서층(150)은 터치 센서를 구성하는 터치 센서층일 수 있다. 예를 들어, 터치 센서는 센서 전극들 및 배선들을 포함한 센서층(150)을 포함할 수 있고, 터치 구동 회로(400)를 선택적으로 더 포함할 수 있다. 터치 구동 회로(400)는 터치 센서에 배치되거나, 터치 센서에 전기적으로 연결된 회로 기판 또는 호스트 장치 등에 배치될 수 있다.
센서층(150)은 적어도 메인 영역(MA)에 배치될 수 있고, 활성 영역(AA) 및 비활성 영역(NA)을 포함할 수 있다. 센서층(150)은 활성 영역(AA)에 배치되는 센서 전극들과 상기 센서 전극들에 전기적으로 연결되며 비활성 영역(NA)을 지나는 배선들을 포함할 수 있다. 일 실시예에서, 배선들은 메인 영역(MA)으로부터 서브 영역(SBA)으로 연장될 수 있다. 센서층(150)은 센서 전극들을 이용하여 활성 영역(AA)에서 발생하는 터치 입력 등을 센싱할 수 있다.
일 실시예에서, 표시 장치(10)는 센서층(150) 상에 배치되는 추가적인 요소를 더 포함할 수 있다. 예를 들어, 표시 장치(10)는 센서층(150) 상에 배치된 광학층(160)(일 예로, 편광층 또는 컬러 필터층) 및 보호층(일 예로, 윈도우 또는 보호 필름) 중 적어도 하나를 더 포함할 수 있다. 일 실시예에서, 광학층(160) 및/또는 보호층은 표시 패널(100)에 배치될 수 있다. 예를 들어, 광학층(160) 및/또는 보호층은 표시 패널(100)과 일체로 제작될 수 있다. 다른 실시예에서, 광학층(160) 및/또는 보호층은 표시 패널(100)과 별개로 제작되어 점착층 등을 매개로 표시 패널(100)에 부착될 수 있다.
일 실시예에서, 표시 장치(10)는 비활성 영역(NA)의 적어도 일 부분을 커버하도록 센서층(150) 상에 배치되는 차광 부재(light blocking element or light blocking member)(LBM)("차광 패턴", 블랙 매트릭스 패턴", 또는 "차광기"(light blocker or light shield) 라고도 함)를 더 포함할 수 있다. 차광 부재(LBM)는, 센서층(150)과 마주하는 광학층(160) 또는 보호층의 일면 상에 제공 또는 형성될 수 있으나, 이에 한정되지는 않는다. 일 예로, 차광 부재(LBM)는 센서층(150)의 일면 상에 직접 배치 또는 형성될 수도 있다. 일 실시예에서, 차광 부재(LBM)는 블랙 매트릭스를 포함한 단일층 또는 다중층의 구조를 가지거나, 적색 컬러필터 및 청색 컬러필터 등과 같은 적어도 두 색의 컬러 필터들을 적층한 다중층의 구조를 가질 수 있다.
도 3에서는 광학층(160) 및 차광 부재(LBM)가 메인 영역(MA)에만 배치되는 것으로 도시하였지만, 실시예들이 이에 한정되지는 않는다. 예를 들어, 광학층(160) 및 차광 부재(LBM)는 메인 영역(MA)에 바로 인접한 서브 영역(SBA)의 일 부분에도 배치될 수 있다.
기판(110)은 고분자 수지 등의 절연 물질을 포함할 수 있다. 예를 들어, 기판(110)은 폴리이미드(polyimide) 또는 이외의 다른 절연 물질로 이루어질 수 있다. 기판(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등의 변형이 가능한 플렉서블(flexible) 기판일 수 있다. 또는, 기판(110)은 유리 등의 절연 물질을 포함할 수도 있다. 기판(110)은 활성 영역(AA) 및 비활성 영역(NA)을 포함한 메인 영역(MA)과 메인 영역(MA)의 일 측에서 연장된 서브 영역(SBA)을 포함할 수 있다.
회로층(120)은 화소 회로들 및 배선들을 포함할 수 있다. 예를 들어, 회로층(120)은 화소들 각각의 화소 회로를 구성하는 회로 소자들(일 예로, 화소 트랜지스터들 및 커패시터) 및 화소들에 전기적으로 연결되는 배선들을 포함할 수 있다. 일 실시예에서, 회로층(120)은 스캔 구동 회로 등의 내장 회로를 구성하는 회로 소자들 및 상기 내장 회로에 전기적으로 연결되는 배선들을 더 포함할 수 있다.
발광 소자층(130)은 화소들의 발광 영역들에 배치되는 발광 소자들을 포함할 수 있다. 예를 들어, 각각의 화소는 적어도 하나의 발광 소자 및 상기 발광 소자에 전기적으로 연결되는 화소 회로를 포함할 수 있다. 각각의 화소는, 발광 소자가 배치되는 발광 영역과 화소 회로가 배치되는 화소 회로 영역을 포함한 각각의 화소 영역에 위치할 수 있다. 각 화소의 발광 영역 및 화소 회로 영역은 서로 중첩할 수 있으나, 이에 한정되지는 않는다.
실시예들을 설명함에 있어서, 회로층(120)과 발광 소자층(130)을 분리하여 설명하였지만, 실시예들이 이에 한정되지는 않는다. 예를 들어, 회로층(120)과 발광 소자층(130)이 통합될 수도 있다.
봉지층(140)은 발광 소자층(130) 상에 배치되어, 회로층(120) 및 발광 소자층(130)의 활성 영역(AA)에 배치된 화소들을 봉지할 수 있다. 봉지층(140)은 비활성 영역(NA)으로 연장되어 회로층(120)과 접할 수 있다. 일 실시예에서, 봉지층(140)은 서로 중첩하는 적어도 두 개의 무기 봉지막들과 상기 무기 봉지막들의 사이에 개재된 적어도 하나의 유기 봉지막을 포함한 다중층의 구조를 가질 수 있다.
센서층(150)은 봉지층(140) 상에 배치될 수 있고, 적어도 메인 영역(MA)에 배치될 수 있다. 일 실시예에서, 센서층(150)은 터치 센서층일 수 있고, 사람 또는 물체의 터치 입력(직접적인 터치 또는 근접 등)을 감지하기 위한 센서 전극들을 포함할 수 있다. 이 경우, 센서층(150)은 터치 센서를 구성 또는 형성할 수 있다. 센서층(150)은 활성 영역(AA)에 배치되는 센서 전극들과 상기 센서 전극들에 전기적으로 연결되는 배선들을 포함할 수 있다. 일 실시예에서, 센서층(150)의 배선들은 메인 영역(MA)으로부터 서브 영역(SBA)으로 연장되어, 서브 영역(SBA)에 배치된 패드들에 전기적으로 연결될 수 있다.
광학층(160)은 센서층(150)(또는 봉지층(140)) 상에 배치될 수 있다. 일 실시예에서, 광학층(160)은 편광층 및 컬러 필터층 중 적어도 하나를 포함할 수 있고, 센서층(150), 봉지층(140), 발광 소자층(130), 회로층(120) 및 이들의 계면에서 반사되는 외부 광을 차단할 수 있다. 이에 따라, 외부 광의 반사로 인한 영상의 시인성 저하를 방지할 수 있다.
차광 부재(LBM)는 비활성 영역(NA)에 배치되어 활성 영역(AA)을 둘러쌀 수 있다. 예를 들어, 차광 부재(LBM)는 적어도 활성 영역(AA)을 노출하도록 개구될 수 있고, 센서층(150)의 가장자리 영역 상에 배치될 수 있다.
차광 부재(LBM)는 센서층(150) 또는 광학층(160)의 일면 상에 배치 또는 형성될 수 있다. 예를 들어, 차광 부재(LBM)는 광학층(160)의 일면 상에 직접 인쇄될 수 있다. 이에 따라, 차광 부재(LBM)의 인쇄 정밀도를 높일 수 있고, 차광 부재(LBM)를 보다 선명하게 형성할 수 있다. 다만, 차광 부재(LBM)의 위치 및/또는 형성 방법이 이에 한정되지는 않는다. 일 예로, 차광 부재(LBM)는 표시 패널(100)의 상부에 배치되는 윈도우 등의 일면 상에 배치 또는 제공될 수도 있다.
일 실시예에서, 표시 패널(100)은 벤딩 영역(BA)에서 벤딩될 수 있다. 벤딩 영역(BA)은 서브 영역(SBA)의 일 부분일 수 있고, 메인 영역(MA)으로부터 이격될 수 있다.
기판(110) 및 회로층(120)은 서브 영역(SBA)의 일부 구간에 대응하는 벤딩 영역(BA)에서 벤딩될 수 있다. 이에 따라, 사용자에게 비활성 영역(NA)으로서 인지되는 베젤 영역을 축소 또는 최소화할 수 있다.
일 실시예에서, 표시 장치(10)는 광학층(160) 상에 배치되어 표시 패널(100)을 보호하는 윈도우를 더 포함할 수 있다. 윈도우는 OCA(optically clear adhesive) 필름 또는 OCR(optically clear resin) 같은 투명 접착 부재에 의해 광학층(160) 상에 부착될 수 있다. 또는, 윈도우는 표시 패널(100)과 일체로 제작될 수도 있다. 윈도우는 유리와 같은 무기 물질을 포함하거나, 플라스틱 또는 고분자 재료와 같은 유기 물질을 포함할 수 있다.
일 실시예에서, 표시 장치(10)는 센서층(150)을 구동하기 위한 터치 구동 회로(400)를 더 포함할 수 있다. 일 실시예에서, 터치 구동 회로(400)는 집적회로 칩(IC)으로 마련될 수 있고, 서브 영역(SBA)의 패드들 상에 본딩된 회로 보드(300)에 실장되어 센서층(150)과 전기적으로 연결될 수 있다. 또는, 터치 구동 회로(400)는 표시 구동 회로(200)와 마찬가지로 기판(110) 상에 실장될 수도 있다. 일 예로, 터치 구동 회로(400)는 서브 영역(SBA)에 실장될 수도 있다.
터치 구동 회로(400)는 센서층(150)에 배치된 적어도 일부의 센서 전극들에 터치 구동 신호를 인가하고 적어도 일부의 센서 전극들을 통해 터치 감지 신호를 수신할 수 있다. 일 예로, 센서층(150)이 상호 정전 용량 방식의 센서 전극들을 구성하는 구동 전극들 및 감지 전극들을 포함하는 경우, 터치 구동 회로(400)는 구동 전극들에 터치 구동 신호를 인가하고, 감지 전극들을 통해 터치 노드들 각각의 터치 감지 신호를 수신하며, 터치 감지 신호에 기초하여 상호 정전 용량의 차지 변화량을 감지할 수 있다. 이에 따라, 터치 구동 회로(400)(또는 터치 구동 회로(400)로부터 터치 감지 신호에 대응하는 전기적 신호를 수신한 호스트 프로세서)는 터치 노드들 각각의 터치 감지 신호에 기초하여 사용자의 터치나 근접 여부 및 그 위치 등을 판단할 수 있다.
도 4는 일 실시예에 따른 표시 패널(100)을 보여주는 평면도이다. 도 4는 표시 패널(100)이 벤딩되지 않고 펼쳐진 상태를 보여준다.
도 1 내지 도 3에 부가하여 도 4를 참조하면, 표시 패널(100)은, 활성 영역(AA) 및 비활성 영역(NA)을 포함한 메인 영역(MA)과, 뱅크 영역(BNKA), 구동 회로 실장 영역(ICA) 및 패드 영역(PA) 등을 포함한 서브 영역(SBA)을 포함할 수 있다.
활성 영역(AA)은 화소들 및 센서 전극들이 배치되는 영역일 수 있다. 예를 들어, 활성 영역(AA)에는 도 6에 개시된 화소들(PX)과 도 5 또는 도 6에 개시된 센서 전극들(TSE)이 배치될 수 있다.
비활성 영역(NA)은 활성 영역(AA)에 근접하여 배치될 수 있다. 예를 들어, 비활성 영역(NA)은 활성 영역(AA)을 제외한 메인 영역(MA)의 나머지 영역으로서, 활성 영역(AA)을 둘러싸도록 활성 영역(AA)의 외곽에 배치된 메인 영역(MA)의 가장자리 영역일 수 있다.
일 실시예에서, 비활성 영역(NA)은 활성 영역(AA)의 서로 다른 일측에 배치된 제1, 제2, 제3 및 제4 비활성 영역(NA1, NA2, NA3, NA4)을 포함할 수 있다. 예를 들어, 비활성 영역(NA)은, 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 활성 영역(AA)의 좌측에 배치되며 제1 방향(DR1)으로 연장된 제1 비활성 영역(NA1), 활성 영역(AA)의 하측에 배치되며 제2 방향(DR2)으로 연장된 제2 비활성 영역(NA2), 활성 영역(AA)의 우측에 배치되며 제1 방향(DR1)으로 연장된 제3 비활성 영역(NA3), 및 활성 영역(AA)의 상측에 배치되며 제2 방향(DR2)으로 연장된 제4 비활성 영역(NA4)을 포함할 수 있다. 제1 비활성 영역(NA1) 및 제3 비활성 영역(NA3)은 제2 방향(DR2)에서 활성 영역(AA)의 양측에 배치될 수 있다. 제2 비활성 영역(NA2) 및 제4 비활성 영역(NA4)은 제1 방향(DR1)에서 활성 영역(AA)의 양측에 배치될 수 있다.
활성 영역(AA)에 배치되는 화소들 및 센서 전극들은 비활성 영역(NA)을 지나는 배선들에 의해 표시 구동 회로(200), 터치 구동 회로(400) 및/또는 패드들(PD)에 전기적으로 연결될 수 있다. 예를 들어, 배선들은 활성 영역(AA)의 내부 및/또는 활성 영역(AA)과 비활성 영역(NA)의 경계에서 각각의 화소들 및 각각의 센서 전극들과 전기적으로 연결되고, 적어도 제2 비활성 영역(NA2)을 지나 서브 영역(SBA)으로 연장될 수 있다. 배선들 중 적어도 일부는 제1 비활성 영역(NA1) 또는 제3 비활성 영역(NA3)으로부터 제2 비활성 영역(NA2)을 지나 서브 영역(SBA)으로 연장될 수 있다.
일 실시예에서, 표시 패널(100)의 비활성 영역(NA)에는 차광 부재(LBM)가 배치될 수 있다. 예를 들어, 차광 부재(LBM)는 센서층(150) 상에서 표시 패널(100)의 비활성 영역(NA)에 배치되어 활성 영역(AA)을 둘러쌀 수 있다. 차광 부재(LBM)는 활성 영역(AA)과 상기 활성 영역(AA)의 바로 주변에 배치된 비활성 영역(NA)의 일 부분(NA11, NA21, NA31, NA41)을 노출하는 개구부(OPN)를 가질 수 있다. 일 예로, 차광 부재(LBM)의 형성 공정 및/또는 배치 공정 등에서 발생될 수 있는 오차 범위나 시야각 등을 고려하여 차광 부재(LBM)가 활성 영역(AA)을 가리지 않도록 활성 영역(AA) 이상의 면적만큼 차광 부재(LBM)를 개구할 수 있다. 차광 부재(LBM)는 비활성 영역(NA)의 나머지 부분(NA12, NA22, NA32, N42)을 가리도록 센서층(150) 상에 배치될 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일측에 순차적으로 배치된 뱅크 영역(BNKA), 구동 회로 실장 영역(ICA) 및 패드 영역(PA)을 포함할 수 있다. 서브 영역(SBA)에는 배선들(또는 배선들의 일 부분), 뱅크 및 패드들(PD)이 배치될 수 있다. 배선들 중 적어도 일부는 메인 영역(MA)으로 연장되어, 화소들 및/또는 센서 전극들에 전기적으로 연결될 수 있다.
뱅크 영역(BNKA)은 적어도 하나의 유기막을 포함한 뱅크가 배치되는 영역일 수 있다. 일 실시예에서, 뱅크 영역(BNKA)은 벤딩 영역(BA)을 포함할 수 있다. 예를 들어, 뱅크 영역(BNKA)은, 메인 영역(MA)으로부터 이격된 벤딩 영역(BA)과, 제1 방향(DR1)에서 벤딩 영역(BA)의 양측에 배치된 제1 가장자리 영역(BEA1) 및 제2 가장자리 영역(BEA2)을 포함할 수 있다. 뱅크는 벤딩 영역(BA) 및 그 주변 영역(일 예로, 뱅크 영역(BNKA)의 제1 가장자리 영역(BEA1) 및 제2 가장자리 영역(BEA2))에 배치되어 벤딩 영역(BA)을 지나는 배선들을 커버할 수 있다. 일 실시예에서, 벤딩 영역(BA)에서는 표시 패널(110)에 배치된 무기 절연막들이 제거될 수 있다. 벤딩 영역(BA)을 지나는 배선들은 적어도 하나의 유기 절연막을 포함한 뱅크에 의해 커버될 수 있다. 벤딩 영역(BA)에서 표시 패널(100)이 벤딩되어 서브 영역(SBA)의 일 부분이 메인 영역(MA)의 후면에 배치될 수 있다.
구동 회로 실장 영역(ICA)은 표시 구동 회로(200)가 실장되는 영역일 수 있다. 구동 회로 실장 영역(ICA)에는 적어도 일부의 배선들을 표시 구동 회로(200)와 연결하기 위한 입출력 패드들이 배치될 수 있다. 예를 들어, 구동 회로 실장 영역(ICA)에는, 표시 구동 회로(200)를 패드 영역(PA)의 특정 패드들(일 예로, 데이터 입력 패드들)과 연결하기 위한 입력 패드들, 및 표시 구동 회로(200)를 화소들(PX)과 연결하기 위한 출력 패드들이 배치될 수 있다.
일부 실시예에서, 표시 패널(100) 상에 표시 구동 회로(200)가 실장되지 않을 수도 있다. 이 경우, 표시 패널(100)은 구동 회로 실장 영역(ICA)을 포함하지 않을 수 있고, 뱅크 영역(BNKA)과 패드 영역(PA)의 사이에는 배선들만이 배치될 수도 있다.
패드 영역(PA)은, 표시 패널(100)의 구동에 필요한 전원 전압들 및 구동 신호들을 전달하기 위한 패드들(PD)이 배치 또는 배열되는 영역일 수 있다. 패드들(PD)은 영상의 표시를 위한 제1 패드들(DP)(일 예로, 표시용 패드들)과 터치 입력을 감지하기 위한 제2 패드들(TP)(일 예로, 터치용 패드들)을 포함할 수 있다. 예를 들어, 제1 패드들(DP)은 표시 패널(100)의 화소들 및/또는 내장 회로와 표시 구동 회로(200)에 전기적으로 연결되는 전원 패드들 및 신호 패드들을 포함할 수 있고, 제2 패드들(TP)은 센서 전극들에 전기적으로 연결되는 신호 패드들을 포함할 수 있다. 패드들(PD) 상에는 회로 보드(300)가 배치 또는 본딩될 수 있다.
도 5는 일 실시예에 따른 센서층(150)을 보여주는 평면도이다. 예를 들어, 도 5는 도 4의 표시 패널(100)에 배치될 수 있는 센서층(150)의 일 예를 보여주는 평면도로서, 표시 패널(100)이 벤딩되지 않고 펼쳐진 상태를 보여준다.
도 5는 정전용량 방식의 센서층(150)을 도시하나, 실시예들이 이에 한정되지는 않는다. 예를 들어, 센서층(150)의 종류 및 구조는 실시예들에 따라 다양하게 변경될 수 있다.
도 1 내지 도 4에 부가하여 도 5를 참조하면, 센서층(150)은 메인 영역(MA)에 배치된 센서 전극들(TSE)과 센서 전극들(TSE)에 전기적으로 연결된 배선들(TL)("센서 배선들" 또는 "터치 트레이스 배선들"이라고도 함)을 포함할 수 있다. 예를 들어, 센서층(150)은 활성 영역(AA) 및 비활성 영역(NA)을 포함할 수 있고, 센서층(150)의 활성 영역(AA)에는 센서 전극들(TSE)이 배치되고, 센서층(150)의 비활성 영역(NA)에는 배선들(TL)이 배치될 수 있다.
일 실시예에서, 배선들(TL)은 메인 영역(MA)으로부터 서브 영역(SBA)으로 연장될 수 있다. 예를 들어, 배선들(TL)의 일 부분은 메인 영역(MA)에 배치되며 각각의 센서 전극들(TSE)과 전기적으로 연결되고, 배선들(TL)의 다른 부분은 서브 영역(SBA)에 배치되며 각각의 제2 패드들(TP)에 전기적으로 연결될 수 있다.
일 실시예에서, 센서층(150)은 표시 패널(100)과 일체로 형성될 수 있다. 예를 들어, 메인 영역(MA)에 배치된 배선들(TL)의 일 부분과 센서 전극들(TSE)은 봉지층(140) 상에 형성될 수 있고, 서브 영역(SBA)에 배치된 배선들(TL)의 다른 부분은 기판(110) 및/또는 회로층(120) 상에 형성될 수 있다.
센서 전극들(TSE)은 활성 영역(AA)에 배치될 수 있다. 일 실시예에서, 센서 전극들(TSE)은 서로 다른 방향으로 연장되는 제1 센서 전극들(TSE1) 및 제2 센서 전극들(TSE2)을 포함할 수 있다. 예를 들어, 제1 센서 전극들(TSE1)은 제1 방향(DR1)을 따라 순차적 및/또는 연속적으로 배열될 수 있고, 각각이 제2 방향(DR2)으로 연장될 수 있다. 제2 센서 전극들(TSE2)은 제2 방향(DR2)을 따라 순차적 및/또는 연속적으로 배열될 수 있고, 각각이 제1 방향(DR1)으로 연장될 수 있다. 제1 센서 전극들(TSE1) 및 제2 센서 전극들(TSE2)은 서로 교차할 수 있다.
각각의 제1 센서 전극(TSE1)은 제1 전극 셀들(EP1)("제1 전극부들"이라고도 함) 및 제1 연결부들(CP1)을 포함할 수 있다. 각각의 제1 센서 전극(TSE1)에서, 제1 전극 셀들(EP1)은 제2 방향(DR2)을 따라 배열될 수 있고, 제1 연결부들(CP1)은 제1 전극 셀들(EP1)을 연결할 수 있다.
일 실시예에서, 각각의 제1 전극 셀(EP1)은 대략적으로 마름모 형상을 가지거나 이외의 다른 형상(일 예로, 사각 형상, 육각 형상, 원 형상 등)을 가지는 판 형태의 패턴일 수 있다. 다른 실시예에서, 각각의 제1 전극 셀(EP1)은 메쉬 형태의 패턴일 수 있다.
일 실시예에서, 제1 연결부들(CP1)은 제1 전극 셀들(EP1)과 일체로 형성될 수 있다. 다른 실시예에서, 제1 연결부들(CP1)은 제1 전극 셀들(EP1)과 비일체인(일 예로, 별도로 형성된) 브릿지(bridge) 형태의 도전 패턴들로 형성될 수 있다. 각각의 제1 센서 전극(TSE1)에서, 인접한 두 개의 제1 전극 셀들(EP1)의 사이에는 적어도 하나의 제1 연결부(CP1)가 형성될 수 있다.
각각의 제2 센서 전극(TSE2)은 제2 전극 셀들(EP2)("제2 전극부들"이라고도 함) 및 제2 연결부들(CP2)을 포함할 수 있다. 각각의 제2 센서 전극(TSE2)에서, 제2 전극 셀들(EP2)은 제1 방향(DR1)을 따라 배열될 수 있고, 제2 연결부들(CP2)은 제2 전극 셀들(EP2)을 연결할 수 있다.
일 실시예에서, 각각의 제2 전극 셀(EP2)은 대략적으로 마름모 형상을 가지거나 이외의 다른 형상(일 예로, 사각 형상, 육각 형상, 원 형상 등)을 가지는 판 형태의 패턴일 수 있다. 다른 실시예에서, 각각의 제2 전극 셀(EP2)은 메쉬 형태의 패턴일 수 있다.
일 실시예에서, 제2 연결부들(CP2)은 제2 전극 셀들(EP2)과 비일체인 브릿지 형태의 도전 패턴들로 형성될 수 있다. 다른 실시예에서, 제2 연결부들(CP2)은 제2 전극 셀들(EP2)과 일체로 형성될 수 있다. 각각의 제2 센서 전극(TSE2)에서, 인접한 두 개의 제2 전극 셀들(EP2)의 사이에는 적어도 하나의 제2 연결부(CP2)가 형성될 수 있다. 일 예로, 각각의 제2 센서 전극(TSE2)에서, 인접한 두 개의 제2 전극 셀들(EP2)의 사이에는 두 개의 제2 연결부들(CP2)이 형성될 수 있다.
센서 전극들(TSE)은 적어도 하나의 도전 물질을 포함할 수 있고, 센서 전극들(TSE)의 구성 물질이 특별히 한정되지는 않는다. 일 실시예에서, 각각의 제1 전극 셀(EP1), 제2 전극 셀(EP2), 제1 연결부(CP1) 및/또는 제2 연결부(CP2)는 적어도 두 개의 도전층이 적층된 다층 구조를 가질 수 있다. 일 예로, 각각의 제1 전극 셀(EP1), 제2 전극 셀(EP2), 제1 연결부(CP1) 및/또는 제2 연결부(CP2)는 타이타늄(Ti)/알루미늄(Al)/타이타늄(Ti)과 같이 연속적으로 적층된 금속층들을 포함한 같은 다층 구조를 가질 수 있다.
상술한 실시예 외에도 센서층(150)의 종류, 구조 및 물질 등은 다양하게 변경될 수 있다. 예를 들어, 센서 전극들(TSE)의 종류, 구성, 구조, 형상, 크기, 위치 및/또는 물질 등은 실시예들에 따라 다양하게 변경될 수 있다.
일 실시예에 따른 센서층(150)이 상호 정전용량 방식의 터치 센서를 구성하는 경우, 제1 센서 전극들(TSE1) 및 제2 센서 전극들(TSE2) 중 한 그룹의 센서 전극들(TSE)은 터치 센서의 구동 전극들일 수 있고, 나머지 그룹의 전극들은 터치 센서의 감지 전극들일 수 있다. 예를 들어, 제1 센서 전극들(TSE1)은 터치 센서의 감지 전극들(일 예로, 터치 센서가 활성화되는 감지 기간 동안 구동 전극들과의 상호 정전용량(mutual capacitance)에 충전된 전압을 감지하기 위한 Rx 전극들)일 수 있고, 제2 센서 전극들(TSE2)은 터치 센서의 구동 전극들(일 예로, 터치 센서가 활성화되는 감지 기간 동안 터치 구동 회로(400)로부터 터치 구동 신호가 인가되는 Tx 전극들)일 수 있다.
활성 영역(AA)은 센서 전극들(TSE)에 의해 터치 입력에 반응할 수 있다. 예를 들어, 터치 센서가 활성화되는 기간 동안 활성 영역(AA)으로 터치 입력이 제공되면, 센서 전극들(TSE)로부터 터치 입력에 상응하는 감지 신호들이 출력될 수 있다.
배선들(TL)은 각각의 센서 전극들(TSE)에 전기적으로 연결될 수 있다. 예를 들어, 배선들(TL)은 각각의 센서 전극들(TSE)과 각각의 제2 패드들(TP)의 사이에 전기적으로 연결될 수 있다. 센서 전극들(TSE) 및 배선들(TL)은 각각의 제2 패드들(TP)을 통해 터치 구동 회로(400)에 전기적으로 연결될 수 있다.
일 실시예에서, 배선들(TL)은 활성 영역(AA)의 내부 또는 활성 영역(AA)과 비활성 영역(NA)의 경계에서 각각의 센서 전극들(TSE)과 전기적으로 연결될 수 있다. 배선들(TL)은 비활성 영역(NA) 등을 지나 패드 영역(PA)에 제공된 각각의 제2 패드들(TP)에 전기적으로 연결될 수 있다.
배선들(TL)은 각각의 제1 센서 전극들(TSE1)에 전기적으로 연결되는 제1 배선들(TL1)과 각각의 제2 센서 전극들(TSE2)에 전기적으로 연결되는 제2 배선들(TL2)을 포함할 수 있다. 일 실시예에서, 각각의 제1 배선(TL1)은 도 4에 도시된 제1 비활성 영역(NA1)(일 예로, 활성 영역(AA) 좌측의 비활성 영역(NA)) 또는 제3 비활성 영역(NA3)(일 예로, 활성 영역(AA) 우측의 비활성 영역(NA))과 제2 비활성 영역(NA2)(일 예로, 활성 영역(AA) 하측의 비활성 영역(NA))을 차례로 지나 각각의 제2 패드들(TP)에 전기적으로 연결될 수 있다. 일 실시예에서, 각각의 제2 배선(TL2)은 제2 비활성 영역(NA2)을 지나 각각의 제2 패드들(TP)에 전기적으로 연결될 수 있다.
일 실시예에서, 배선들(TL) 중 적어도 하나는 활성 영역(AA)의 바로 주변을 지날 수 있고, 차광 부재(LBM)의 개구부(OPN)와 중첩하는 비활성 영역(NA)의 일 부분(NA11, NA21, NA31, N41)을 지날 수 있다. 이 경우, 배선들(TL) 중 적어도 하나는 차광 부재(LBM)에 의해 가려지지 않고, 사용자가 인지할 수 있는 시인 영역에 노출될 수 있다. 일 예로, 활성 영역(AA) 하측의 제2 비활성 영역(NA2) 중, 도 4에 도시된 차광 부재(LBM)의 개구부(OPN)와 중첩하는 영역(NA21) 및/또는 그 주변 영역을 포함한 도 5의 C 영역의 적어도 일 부분에서, 사용자가 표시 패널(100)을 바라보는 각도 등에 따라 적어도 하나의 배선(TL)이 시인 영역에 노출될 수 있다. 실시예들에서는 도 5의 C 영역 등과 같은 시인 영역에 노출될 수 있는 배선들(TL)의 패턴 비침을 방지, 저감 또는 최소화할 수 있도록 배선들(TL)을 형성한다. 이에 대한 상세한 설명은 후술하기로 한다.
도 6은 일 실시예에 따른 활성 영역(AA)을 보여주는 평면도이다. 예를 들어, 도 6은 도 5의 B 부분에 대응하는 활성 영역(AA)의 일 부분을 보여준다.
도 1 내지 도 5에 부가하여 도 6을 참조하면, 활성 영역(AA)에는 화소들(PX) 및 센서 전극들(TSE)이 배치될 수 있다. 화소들(PX) 및 센서 전극들(TSE)은 표시 패널(100) 내에서 서로 다른 층에 배치될 수 있고, 서로 중첩하거나 중첩하지 않을 수 있다. 예를 들어, 화소들(PX)은 표시 패널(100)의 회로층(120) 및 발광 소자층(130) 내에 배치될 수 있다. 일 예로, 각각의 화소(PX)는 회로층(120)에 배치된 회로 소자들을 포함한 화소 회로 및 발광 소자층(130)에 배치된 발광 소자를 포함할 수 있다. 센서 전극들(TSE)은 회로층(120) 및 발광 소자층(130)과 중첩하는 센서층(150) 내에 배치될 수 있다.
일 실시예에서, 화소들(PX)은 적어도 두 색의 화소들(PX)을 포함할 수 있다. 예를 들어, 화소들(PX)은, 제1 색의 광(일 예로, 적색 광)을 방출하는 제1 색 화소들(PX1), 제2 색의 광(일 예로, 녹색 광)을 방출하는 제2 색 화소들(PX2) 및 제3 색의 광(일 예로, 청색 광)을 방출하는 제3 색 화소들(PX3)을 포함할 수 있다. 각각의 제1 색 화소(PX1)는 제1 발광 영역(EA1)을 포함하며, 제1 발광 영역(EA1)에서 제1 색의 광(일 예로, 적색 광)을 방출할 수 있다. 각각의 제2 색 화소(PX2)는 제2 발광 영역(EA2)을 포함하며, 제2 발광 영역(EA2)에서 제2 색의 광(일 예로, 녹색 광)을 방출할 수 있다. 각각의 제3 색 화소(PX3)는 제3 발광 영역(EA3)을 포함하며, 제3 발광 영역(EA3)에서 제3 색의 광(일 예로, 청색 광)을 방출할 수 있다. 도 5에서는 화소들(PX) 각각의 발광 영역(EA)을 기준으로 화소들(PX)의 배열 구조를 도시하였다. 활성 영역(AA) 중 화소들(PX)의 발광 영역들(EA)을 제외한 나머지 영역은 비발광 영역(NEA)일 수 있다.
일 실시예에서, 제1 색 화소들(PX1)과 제3 색 화소들(PX3)은 제1 방향(DR1) 및 제2 방향(DR2)에서 상호 교번하여 배열될 수 있다. 제2 색 화소들(PX2)은 제1 방향(DR1) 및 제2 방향(DR2)에서 나란하게 배열되고, 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 대각 방향에서 제1 색 화소들(PX1) 또는 제3 색 화소들(PX3)과 이웃할 수 있다.
제1 색 화소들(PX1), 제2 색 화소들(PX2) 및/또는 제3 색 화소들(PX3)의 발광 영역들(EA) 각각은 마름모 또는 직사각형 등의 사각형상을 가질 수 있다. 또는, 제1 색 화소들(PX1), 제2 색 화소들(PX2) 및/또는 제3 색 화소들(PX3)의 발광 영역들(EA) 각각은 사각형상 이외의 다른 형상을 가질 수 있다.
일 실시예에서, 제1 색 화소들(PX1), 제2 색 화소들(PX2) 및/또는 제3 색 화소들(PX3)은 서로 다른 크기의 발광 영역들(EA)을 포함할 수 있다. 예를 들어, 화소들(PX)의 광 효율, 수명 및/또는 화이트밸런스 등에 따라 제1 색 화소들(PX1), 제2 색 화소들(PX2) 및 제3 색 화소들(PX3)은 서로 다른 크기 및/또는 비율의 발광 영역들(EA)을 포함하도록 형성될 수 있다.
서로 인접한 적어도 하나의 제1 색 화소(PX1), 적어도 하나의 제2 색 화소(PX2) 및 적어도 하나의 제3 색 화소(PX3)는 단위 화소(UPX)를 구성할 수 있다. 일 예로, 서로 인접한 하나의 제1 색 화소(PX1), 두 개의 제2 색 화소들(PX2) 및 하나의 제3 색 화소(PX3)가 하나의 단위 화소(UPX)를 구성할 수 있다. 각각의 단위 화소(UPX)는 이를 구성하는 화소들(PX)의 발광 영역들(EA)에서 방출된 광의 혼색에 의해 백색 광을 비롯한 다양한 색의 광을 방출할 수 있다.
센서 전극들(TSE)은 사용자의 터치나 근접 여부 등을 검출하기 위한 터치 전극들일 수 있다. 일 실시예에서, 센서 전극들(TSE)은 표시 영역에 대응하는 활성 영역(AA)에만 배치될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 센서 전극들(TSE)은 표시 영역의 적어도 일 부분 및 비표시 영역의 적어도 일 부분에 배치될 수도 있다. 센서 전극들(TSE)이 배치되는 영역은 감지 영역으로서 터치 입력 등에 따른 감지 신호들을 생성할 수 있다.
일 실시예에서, 센서 전극들(TSE)은 메쉬 형상의 패턴으로 형성될 수 있다. 예를 들어, 각각의 제1 전극부(EP1), 제1 연결부(CP1), 제2 전극부(EP2) 및/또는 제2 연결부(CP2)는 적어도 하나의 개구부를 포함한 메쉬 형상의 패턴일 수 있다. 일 실시예에서, 제1 전극부들(EP1), 제2 전극부들(EP2), 제1 연결부들(CP1) 및 제2 연결부들(CP2)은 화소들(PX)의 발광 영역들(EA)에 대응하는 개구부들을 포함할 수 있다. 이에 따라, 표시 장치(10)의 광 손실을 방지 또는 저감하고, 광 효율을 높일 수 있다.
일 실시예에서, 제1 전극부들(EP1), 제2 전극부들(EP2) 및 제1 연결부들(CP1)은 센서층(150) 내에서 서로 동일한 층에 배치 또는 제공될 수 있고, 제2 연결부들(CP2)은 센서층(150) 내에서 제1 전극부들(EP1), 제2 전극부들(EP2) 및 제1 연결부들(CP1)과 상이한 층에 배치될 수 있다. 예를 들어, 제2 연결부들(CP2)은 적어도 하나의 컨택홀을 포함한 각각의 컨택부들(TCNT)을 통해 각각의 제2 전극부들(EP2)에 전기적으로 연결될 수 있다.
제2 연결부들(CP2)은 대략적으로 1회 이상 꺾인 형상을 가질 수 있다. 제2 연결부들(CP2)은 이외의 다른 형상을 가질 수도 있다.
표시 장치(10)는 도 6에 개시된 실시예 외에도 다양한 실시예들에 따른 화소들(PX) 및 센서 전극들(TSE)을 포함할 수 있다. 예를 들어, 화소들(PX)의 종류, 개수, 해상도, 배열 구조, 형상 및/또는 크기, 각각의 단위 화소(UPX)를 구성하는 화소들(PX)의 종류, 개수, 및/또는 비율 등은 실시예들에 따라 다양하게 변경될 수 있다. 또한, 센서 전극들(TSE)의 종류, 구조, 형상, 크기 및/또는 배열 구조 등은 실시예들에 따라 다양하게 변경될 수 있다.
도 7은 일 실시예에 따른 표시 패널(100)을 보여주는 단면도이다. 예를 들어, 도 7은 활성 영역(AA) 및 비활성 영역(NA) 각각의 일 부분에 대한 단면을 보여준다. 도 7에서, 활성 영역(AA)에 대한 단면은 도 6의 B 영역의 일 부분에 대응하는 단면으로서, 일 예로 도 6의 D-D'선에 따른 단면에 대응할 수 있고, 비활성 영역(NA)에 대한 단면은 도 5의 E-E'선에 따른 단면에 대응할 수 있다.
센서층(150)의 상부에는 추가적인 층이 배치될 수도 있다. 예를 들어, 센서층(150)의 상부에는 도 3의 광학층(160), 차광 부재(LBM), 보호층 및/또는 윈도우 등이 배치될 수 있다.
도 1 내지 도 6에 부가하여 도 7을 참조하면, 표시 패널(100)은 기판(110)과, 상기 기판(110) 상에 배치된 회로층(120), 발광 소자층(130), 봉지층(140) 및 센서층(150)을 포함할 수 있다. 회로층(120), 발광 소자층(130), 봉지층(140) 및 센서층(150)은 제3 방향(DR3)을 따라 기판(110) 상에 순차적으로 배치 또는 적층될 수 있다. 먼저 활성 영역(AA)을 중심으로 표시 패널(100)의 구조를 설명하기로 한다.
기판(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 특성을 갖는 재료로 마련될 수 있다. 기판(110)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 일 예로, 기판(110)은 폴리이미드(polyimide)로 이루어질 수 있다.
회로층(120)은 각 화소(PX)의 화소 회로를 구성하는 회로 소자들, 및 배선들을 포함할 수 있다. 도 7에서는 각 화소(PX)에 배치되는 회로 소자들 중 어느 하나의 트랜지스터(TR)를 도시하기로 한다. 트랜지스터(TR)는 해당 화소(PX)의 화소 영역(PXA)에 배치될 수 있고, 해당 화소(PX)의 발광 소자(ED)에 전기적으로 연결될 수 있다. 트랜지스터(TR)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
회로층(120)은 회로 소자들 및 배선들을 형성하기 위한 도전층들, 적어도 하나의 반도체층 및 상기 도전층들 및 반도체층의 사이에 배치되는 절연층들을 포함할 수 있다. 예를 들어, 회로층(120)은 제3 방향(DR3)을 기준으로 기판(110) 상에 순차적으로 배치된 제1 절연층(121)(일 예로, 버퍼층), 반도체층(또는, 제1 반도체층), 제2 절연층(122)(일 예로, 제1 게이트 절연층), 제1 도전층(일 예로, 제1 게이트 도전층), 제3 절연층(123)(일 예로, 제2 게이트 절연층), 제2 도전층(일 예로, 제2 게이트 도전층), 제4 절연층(124)(일 예로, 층간 절연층 또는 제1 층간 절연층), 제3 도전층(일 예로, 제1 소스-드레인 도전층), 제5 절연층(125)(일 예로, 제1 비아층 또는 제1 평탄화층), 제4 도전층(일 예로, 제2 소스-드레인 도전층), 제6 절연층(126)(일 예로, 제2 비아층 또는 제2 평탄화층) 및 제7 절연층(127)(일 예로, 제3 비아층 또는 제3 평탄화층)을 포함할 수 있다.
제1 절연층(121)은 무기 절연 물질(일 예로, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 타이타늄 산화물, 알루미늄 산화물, 또는 다른 무기 절연 물질)을 포함한 적어도 하나의 무기막을 포함할 수 있다. 다만, 실시예들이 이에 한정되지는 않으며, 제1 절연층(121)의 물질은 변경될 수 있다.
일 실시예에서, 기판(110)과 제1 절연층(121)의 사이에는 추가적인 도전층이 배치될 수 있다. 예를 들어, 기판(110)과 제1 절연층(121)의 사이에는 적어도 하나의 트랜지스터(TR)의 액티브층(ACT)과 중첩하는 하부 금속층(BML: bottom metal layer) 및/또는 적어도 하나의 배선(또는 상기 적어도 하나의 배선의 일 부분)을 포함한 도전층이 배치될 수 있다.
반도체층은 트랜지스터들(TR) 각각의 액티브층(ACT)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체 물질을 포함할 수 있다. 각각의 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역을 포함할 수 있다.
제2 절연층(122)은 무기 절연 물질을 포함한 적어도 하나의 무기막을 포함할 수 있다. 제2 절연층(122)의 물질은 실시예들에 따라 변경될 수 있다.
제1 도전층은 트랜지스터들(TR) 각각의 게이트 전극(GE)을 포함할 수 있다. 각각의 게이트 전극(GE)은 도전 물질(일 예로, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 타이타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu) 및 이외의 다른 금속 중 적어도 하나, 이들의 합금, 또는 이외의 다른 도전 물질)을 포함하며 단일층 또는 다중층의 전극일 수 있다.
제1 도전층은 도전 물질을 포함한 적어도 하나의 배선(또는 상기 적어도 하나의 배선의 일 부분), 브릿지 패턴 및/또는 커패시터 전극을 더 포함할 수 있다. 예를 들어, 제1 도전층은 화소들(PX)에 연결되는 데이터 배선들(DL) 중 제1 그룹의 데이터 배선들(DL)을 포함할 수 있다. 데이터 배선들(DL)은 서브 영역(SBA)으로부터 제2 비활성 영역(NA2)을 지나 활성 영역(AA)으로 연장될 수 있고, 제2 비활성 영역(NA2)에서 제1 도전층과 제2 도전층에 교번적으로 배치될 수 있다. 이에 따라, 데이터 배선들(DL) 사이의 절연성을 확보하면서도 데이터 배선들(DL)을 보다 조밀하게 배치할 수 있다. 데이터 배선들(DL)은 활성 영역(AA)의 화소들(PX)에 전기적으로 연결되어, 화소들(PX)로 각각의 데이터 신호들을 공급할 수 있다.
제3 절연층(123)은 무기 절연 물질을 포함한 적어도 하나의 무기막을 포함할 수 있다. 제3 절연층(123)의 물질은 실시예들에 따라 변경될 수 있다.
제2 도전층은 도전 물질을 포함한 적어도 하나의 배선(또는 상기 적어도 하나의 배선의 일 부분), 브릿지 패턴 및/또는 커패시터 전극을 더 포함할 수 있다. 예를 들어, 제2 도전층은 화소들(PX)에 전기적으로 연결되는 데이터 배선들(DL) 중 제2 그룹의 데이터 배선들(DL)을 포함할 수 있다. 일 실시예에서, 각각의 화소(PX)가 도 7에 도시된 트랜지스터들(TR)과 상이한 층에 형성된 적어도 하나의 트랜지스터를 더 포함하는 경우, 제2 도전층은 상기 적어도 하나의 트랜지스터의 게이트 전극 또는 하부 금속층 등을 더 포함할 수 있다.
제4 절연층(124)은 무기 절연 물질을 포함한 적어도 하나의 무기막을 포함할 수 있다. 제4 절연층(124)의 물질은 실시예들에 따라 변경될 수 있다.
제3 도전층은 트랜지스터들(TR) 각각의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 각각의 소스 전극(SE) 및 드레인 전극(DE)은 도전 물질을 포함하며 단일층 또는 다중층의 전극일 수 있다. 다른 실시예에서, 트랜지스터들(TR) 각각의 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)의 소스 영역 및 드레인 영역으로 형성될 수 있고, 제3 도전층은 적어도 하나의 트랜지스터(TR)의 소스 전극(SE) 또는 드레인 전극(DE)에 전기적으로 연결되는 브릿지 패턴 등을 포함할 수 있다.
제3 도전층은 도전 물질을 포함한 적어도 하나의 배선(또는 상기 적어도 하나의 배선의 일 부분), 브릿지 패턴 및/또는 커패시터 전극을 더 포함할 수 있다. 예를 들어, 제3 도전층은 제1 전원 배선(VDL)의 제1 배선층(VDL1) 및 제2 전원 배선(VSL)의 제1 배선층(VSL1)을 포함할 수 있다. 제1 전원 배선(VDL)은 서브 영역(SBA)으로부터 제2 비활성 영역(NA2) 등을 지나 활성 영역(AA)으로 연장될 수 있다. 제1 전원 배선(VDL)은 활성 영역(AA)의 화소들(PX)에 전기적으로 연결되어, 화소들(PX)로 제1 전원 전압(일 예로, 고전위의 화소 구동 전압)을 공급할 수 있다. 제2 전원 배선(VSL)은 서브 영역(SBA)으로부터 제2 비활성 영역(NA2) 등을 지나 활성 영역(AA)으로 연장될 수 있다. 제2 전원 배선(VSL)은 활성 영역(AA)의 화소들(PX)에 전기적으로 연결되어, 화소들(PX)로 제2 전원 전압(일 예로, 저전위의 화소 구동 전압)을 공급할 수 있다.
제5 절연층(125)은 회로층(120)의 평탄화를 위해 유기 절연 물질(일 예로, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 또는 이외의 다른 유기 절연 물질)을 포함한 적어도 하나의 유기막을 포함할 수 있다. 제5 절연층(125)을 구성하는 유기 절연 물질은 실시예들에 따라 다양하게 변경될 수 있다.
제4 도전층은 트랜지스터들(TR)을 각각의 발광 소자들(ED)에 전기적으로 연결하는 연결 전극들(CNE)(또는 연결 배선들)을 포함할 수 있다. 각각의 연결 전극(CNE)은 각각의 트랜지스터(TR) 상에 배치되며 상기 트랜지스터(TR)를 해당 화소(PX)의 발광 소자(ED)에 전기적으로 연결할 수 있다. 각각의 연결 전극(CNE)은 도전 물질을 포함하며 단일 층 또는 다중 층의 전극일 수 있다.
제4 도전층은 도전 물질을 포함한 적어도 하나의 배선(또는 상기 적어도 하나의 배선의 일 부분) 및/또는 브릿지 패턴 등을 더 포함할 수 있다. 예를 들어, 제4 도전층은 제1 전원 배선(VDL)의 제2 배선층(VDL2) 및 제2 전원 배선(VSL)의 제2 배선층(VSL2)을 포함할 수 있다.
제6 절연층(126) 및 제7 절연층(127) 각각은 회로층(120)의 평탄화를 위해 유기 절연 물질(일 예로, 제5 절연층(125)의 물질로 예시한 유기 절연 물질 또는 이외의 다른 유기 절연 물질)을 포함한 적어도 하나의 유기막을 포함할 수 있다. 제6 절연층(126) 및 제7 절연층(127)을 구성하는 유기 절연 물질은 실시예들에 따라 다양하게 변경될 수 있다. 일 실시예에서, 제6 절연층(126) 및 제7 절연층(127)은 하나의 절연층으로 통합될 수도 있다.
발광 소자층(130)은 각각의 발광 영역들(EA)에 위치한 각각의 발광 소자들(ED)을 포함할 수 있다. 발광 소자층(130)은 발광 영역들(EA)을 구획하는 화소 정의막(131) 및 화소 정의막(131)의 일 부분 상에 배치되는 스페이서(132)를 더 포함할 수 있다.
각각의 발광 소자(ED)는 연결 전극(CNE) 등을 통해 각각의 트랜지스터(TR)에 전기적으로 연결될 수 있다. 각각의 발광 소자(ED)는 연결 전극(CNE) 및/또는 트랜지스터(TR)에 연결된 제1 전극(AE)(일 예로, 애노드 전극)과, 제1 전극(AE) 상에 순차적으로 배치된 발광층(EML) 및 제2 전극(CE)(일 예로, 캐소드 전극)을 포함할 수 있다.
발광 소자(ED)의 제1 전극(AE)은 도전 물질을 포함하며 회로층(120) 상에 배치될 수 있다. 예를 들어, 제1 전극(AE)은 각각의 발광 영역(EA)에 대응하여 제7 절연층(127) 상에 배치될 수 있다. 일 실시예에서, 제1 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 제1 전극(AE)은 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al)의 단층 구조를 가지거나, 인듐-주석-산화물(Induim-Tin-Oxide: ITO), 인듐-아연-산화물(Induim-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 및 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au) 또는 니켈(Ni) 등을 포함하는 다층 구조(일 예로, ITO/Mg, ITO/MgF2, ITO/Ag, ITO/Ag/ITO 등)를 가질 수 있다.
발광 소자(ED)의 발광층(EML)은 고분자 물질 또는 저분자 물질을 포함할 수 있다. 발광층(EML)에서 방출된 광은 영상 표시에 기여할 수 있다. 일 실시예에서, 발광층(EML)은 각 화소(PX) 별로 배치될 수 있고, 각 화소(PX)의 발광층(EML)은 해당 화소(PX)에 대응하는 색의 가시광선을 방출할 수 있다. 다른 실시예에서, 발광층(EML)은 서로 다른 색의 화소들(PX)이 공유하는 공통층일 수 있고, 적어도 일부의 화소들(PX)의 발광 영역들(EA)에는 각각의 화소들(PX)에서 방출하고자 하는 광의 색(또는 파장대역)에 대응하는 파장 변환층 및/또는 컬러 필터들이 배치될 수 있다.
발광 소자(ED)의 제2 전극(CE)은 도전 물질을 포함하며, 제2 전원 배선(VSL)에 전기적으로 연결될 수 있다. 일 실시예에서, 제2 전극(CE)은 발광층(EML) 및 화소 정의막(131)을 커버하는 형태로 활성 영역(AA)의 전체에 걸쳐 형성된 공통막일 수 있다. 일 실시예에서, 제2 전극(CE)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 도전성 산화물(TCO: Transparent Conductive Oxide), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속 물질(Semi-transmissive Conductive Material)로 이루어질 수 있다. 제2 전극(CE)이 반투과 금속 물질로 이루어지는 경우, 마이크로 캐비티(micro cavity) 효과에 의한 출광 효율의 개선을 기대할 수 있다.
화소 정의막(131)은 각각의 발광 영역들(EA)에 대응하는 개구부를 가지며, 발광 영역들(EA)을 둘러쌀 수 있다. 예를 들어, 화소 정의막(131)은 발광 소자들(ED) 각각의 제1 전극(AE)의 가장자리를 커버하도록 형성될 수 있고, 상기 제1 전극(AE)의 나머지 부분을 노출하는 개구부를 포함할 수 있다. 노출된 제1 전극(AE)과 발광층(EML)이 중첩하는 영역(또는, 이를 포함한 영역)은 각 화소(PX)의 발광 영역(EA)으로 정의될 수 있다.
화소 정의막(131)은 유기 절연 물질을 포함한 적어도 하나의 유기막을 포함할 수 있다. 일 실시예에서, 화소 정의막(131)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계에테르계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 화소 정의막(131)을 구성하는 유기 절연 물질이 특별히 한정되지는 않으며, 이는 실시예들에 따라 다양하게 변경될 수 있다.
스페이서(132)는 화소 정의막(131)의 일 부분 상에 배치될 수 있다. 예를 들어, 스페이서(132)는 규칙적 또는 불규칙적으로 비발광 영역(NEA)에 분포할 수 있다.
스페이서(132)는 유기 절연 물질을 포함한 적어도 하나의 유기막을 포함할 수 있다. 스페이서(132)는 화소 정의막(131)과 동일한 물질을 포함하거나 화소 정의막(131)과 상이한 물질을 포함할 수 있다. 일 실시예에서, 화소 정의막(131)과 스페이서(132)는 각각의 마스크 공정을 통해 순차적으로 형성될 수 있다. 다른 실시예에서, 화소 정의막(131)과 스페이서(132)는 하프톤 마스크를 이용하여 동시에 형성될 수 있다. 이 경우, 화소 정의막(131)과 스페이서(132)는 서로 일체인 하나의 절연막으로도 볼 수 있다. 스페이서(132)를 구성하는 유기 절연 물질이 특별히 한정되지는 않으며, 이는 실시예들에 따라 다양하게 변경될 수 있다.
봉지층(140)은 활성 영역(AA) 및 상기 활성 영역(AA)에 근접한 비활성 영역(NA)에서 발광 소자층(130) 상에 배치될 수 있다. 봉지층(140)은 발광 소자층(130)에 대한 산소 또는 수분의 침투를 차단하고, 회로층(120) 및 발광 소자층(130)에 대한 전기적 또는 물리적 충격을 완화시킬 수 있다.
일 실시예에서, 봉지층(140)은 발광 소자층(130) 상에 순차적으로 배치된 제1 봉지층(141), 제2 봉지층(142) 및 제3 봉지층(143)을 포함할 수 있다. 제1 봉지층(141) 및 제3 봉지층(143)은 무기 절연 물질을 포함할 수 있고, 제2 봉지층(142)은 유기 절연 물질을 포함할 수 있다.
일 실시예에서, 제2 봉지층(142)은 액상 상태의 유기 물질을 제1 봉지층(141) 상에 투하하고, 활성 영역(AA)을 커버하도록 확산시킨 다음, 경화하는 과정을 통해 마련될 수 있다. 그리고, 표시 패널(100)은 제2 봉지층(142)의 유기 물질이 확산되는 범위를 제한하기 위한 적어도 하나의 댐(DM)을 포함할 수 있다. 댐(DM)은 활성 영역(AA)을 둘러싸도록 활성 영역(AA)에 인접한 비활성 영역(NA)에 배치될 수 있다. 예를 들어, 댐(DM)은 비활성 영역(NA)의 일 부분에 배치될 수 있고, 도 4의 차광 부재(LBM)와 중첩할 수 있다.
제2 봉지층(142)은 적어도 하나의 댐(DM)이 배치된 영역까지 확산될 수 있다. 이에 따라, 댐(DM)의 주변에서 제1 봉지층(141)과 제3 봉지층(143)이 접합될 수 있다.
비활성 영역(NA)에는 적어도 하나의 댐(DM)이 배치될 수 있다. 댐(DM)은 평면 상에서 보았을 때 활성 영역(AA)을 둘러쌀 수 있다. 예를 들어, 비활성 영역(NA)에는 활성 영역(AA)을 순차적으로 둘러싸는 적어도 하나의 제1 댐(DM1) 및 적어도 하나의 제2 댐(DM2)이 배치될 수 있다. 제2 댐(DM2)의 외측에 배치된 서브 영역(SBA)에는 뱅크 등이 배치될 수 있다.
각각의 댐(DM)은 활성 영역(AA)에 위치한 적어도 하나의 유기막과 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들어, 각각의 댐(DM)은, 제5 절연층(125), 제6 절연층(126), 제7 절연층(127), 화소 정의막(131) 및 스페이서(132) 중 적어도 하나의 유기막과 동일한 물질을 사용하여 동시에 형성될 수 있다.
일 실시예에서, 제1 댐(DM1)은 이중 구조 또는 그 이상의 다중 구조의 댐일 수 있다. 예를 들어, 두 개 이상의 제1 댐들(DM1)이 활성 영역(AA)을 둘러쌀 수 있다.
각각의 제1 댐(DM1)은 적어도 하나의 유기막을 포함할 수 있다. 일 실시예에서, 각각의 제1 댐(DM1)은 적어도 두 개의 유기막이 적층된 다층 구조를 가질 수 있다. 일 실시예에서, 각각의 제1 댐(DM1)은, 제1 댐층(DML11) 및 상기 제1 댐층(DML11) 상에 배치된 제2 댐층(DML12)을 포함할 수 있다. 예를 들어, 제1 댐층(DML11)은 제6 절연층(126) 또는 제7 절연층(127)과 동일한 물질을 포함하며 제6 절연층(126) 또는 제7 절연층(127)과 실질적으로 동일한 층에 형성될 수 있다. 이 경우, 제1 댐층(DML11)은 제6 절연층(126) 또는 제7 절연층(127)의 일 부분으로 간주될 수도 있다. 제2 댐층(DML12)은 화소 정의막(131) 또는 스페이서(132)와 동일한 물질을 포함하며 화소 정의막(131) 또는 스페이서(132)와 실질적으로 동일한 층에 형성될 수 있다. 이 경우, 제2 댐층(DML12)은 화소 정의막(131) 또는 스페이서(132)의 일 부분으로 간주될 수도 있다.
제2 댐(DM2)은 적어도 하나의 유기막을 포함할 수 있다. 일 실시예에서, 제2 댐(DM2)은 적어도 두 개의 유기막이 적층된 다층 구조를 가질 수 있다. 예를 들어, 제2 댐(DM2)은, 제1 댐층(DML21), 제1 댐층(DML21) 상에 배치된 제2 댐층(DML22), 및 제2 댐층(DML22) 상에 배치된 제3 댐층(DML23)을 포함할 수 있다. 제1 댐층(DML21)은 제5 절연층(125)과 동일한 물질을 포함하며 제5 절연층(125)과 실질적으로 동일한 층에 형성될 수 있다. 이 경우, 제1 댐층(DML21)은 제5 절연층(125)의 일 부분으로 간주될 수도 있다. 제2 댐층(DML22)은 제6 절연층(126) 또는 제7 절연층(127)과 동일한 물질을 포함하며 제6 절연층(126) 또는 제7 절연층(127)과 실질적으로 동일한 층에 형성될 수 있다. 이 경우, 제2 댐층(DML22)은 제6 절연층(126) 또는 제7 절연층(127)의 일 부분으로 간주될 수도 있다. 제3 댐층(DML23)은 화소 정의막(131) 또는 스페이서(132)와 동일한 물질을 포함하며 화소 정의막(131) 또는 스페이서(132)와 실질적으로 동일한 층에 형성될 수 있다. 이 경우, 제3 댐층(DML23)은 화소 정의막(131) 또는 스페이서(132)의 일 부분으로 간주될 수도 있다.
적어도 하나의 댐(DM)은 활성 영역(AA)으로부터 이격되므로, 적어도 하나의 댐(DM)이 형성된 댐 영역과 활성 영역(AA)의 사이 및 인접한 댐들(DM)의 사이에는 밸리가 형성될 수 있다. 밸리에 의해 제2 봉지층(142)이 확산되는 영역을 제한할 수 있다. 제1 봉지층(141) 및 제3 봉지층(143)은 도 4 및 도 5의 뱅크 영역(BNKA)의 일 부분(일 예로, 제1 가장자리 영역(BEA1))에서 끝날 수 있다.
센서층(150)은 봉지층(140) 상에 배치될 수 있다. 센서층(150)은 센서 전극들(TSE) 및 적어도 하나의 절연층을 포함할 수 있다. 예를 들어, 센서층(150)은 봉지층(140) 상에 배치된 버퍼층(151), 버퍼층(151) 상에 배치된 제2 연결부들(CP2), 제2 연결부들(CP2) 상에 배치된 절연층(152)(일 예로, 센서층(150)의 층간 절연층), 절연층(152) 상에 배치된 제1 전극 셀들(EP1), 제1 연결부들(CP1) 및 제2 전극 셀들(EP2), 및 제1 전극 셀들(EP1), 제1 연결부들(CP1) 및 제2 전극 셀들(EP2) 상에 배치된 오버코트층(153)을 포함할 수 있다. 다른 실시예에서, 버퍼층(151) 상에 제1 전극 셀들(EP1), 제1 연결부들(CP1) 및 제2 전극 셀들(EP2)이 배치되고, 제1 전극 셀들(EP1), 제1 연결부들(CP1) 및 제2 전극 셀들(EP2)을 커버하는 절연층(152) 상에 제2 연결부들(CP2)이 배치될 수도 있다. 이외에도, 제1 전극 셀들(EP1), 제1 연결부들(CP1), 제2 전극 셀들(EP2) 및 제2 연결부들(CP2)의 위치는 실시예들에 따라 변경될 수 있다. 일 예로, 제1 전극 셀들(EP1) 및 제2 전극 셀들(EP2)이 절연층(152)을 사이에 개재하고 서로 다른 층에 배치될 수 있고, 제1 연결부들(CP1) 및 제2 연결부들(CP2)은 각각 제1 전극 셀들(EP1) 및 제2 전극 셀들(EP2)과 일체로 형성될 수도 있다.
버퍼층(151) 및 절연층(152) 각각은 무기 절연 물질을 포함한 적어도 하나의 무기막을 포함할 수 있다.
오버코트층(153)은 저온 공정으로 배치될 수 있는 유기 절연 물질로 이루어질 수 있다. 일 예로, 오버코트층(153)은 네거티브 포토레지스트 물질로 이루어질 수 있다.
제1 전극 셀들(EP1), 제1 연결부들(CP1), 제2 전극 셀들(EP2) 및 제2 연결부들(CP2)은 도전 물질을 포함하며, 각각 단일층 또는 다중층으로 이루어질 수 있다.
센서 전극들(TSE)은 각각의 배선들(TL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극 셀들(EP1) 및 제1 연결부들(CP1)을 포함한 제1 센서 전극들(TSE1)은 각각의 제1 배선들(TL1)에 전기적으로 연결될 수 있고, 제2 전극 셀들(EP2) 및 제2 연결부들(CP2)을 포함한 제2 센서 전극들(TSE2)은 각각의 제2 배선들(TL2)에 전기적으로 연결될 수 있다.
일 실시예에서, 배선들(TL)은 센서 전극들(TSE)과 동시에 형성될 수 있다. 예를 들어, 각각의 배선(TL)은, 버퍼층(151) 상에 배치되며 제2 연결부들(CP2)(또는, 제1 전극 셀들(EP1), 제1 연결부들(CP1) 및 제2 전극 셀들(EP2))과 동시에 형성된 제1 배선층(LTL)(일 예로, 하부 배선층), 및 절연층(152) 상에 배치되며 제1 전극 셀들(EP1), 제1 연결부들(CP1) 및 제2 전극 셀들(EP2)(또는, 제2 연결부들(CP2))과 동시에 형성된 제2 배선층(UTL)(일 예로, 상부 배선층)을 포함할 수 있다.
일 실시예에서, 적어도 하나의 배선(TL)은 제2 비활성 영역(NA2)의 일 부분에서 단일의 배선층(일 예로, 제1 배선층(LTL) 또는 제2 배선층(UTL))만을 포함할 수 있다. 상기 적어도 하나의 배선(TL)은 나머지 부분 중 적어도 일 부분에서 적어도 두 개의 배선층들(일 예로, 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 2중층의 배선층들, 또는 제1 배선층(LTL) 및 제2 배선층(UTL)에 더불어 추가적인 배선층을 포함한 3중층 이상의 배선층들)을 포함할 수 있다.
예를 들어, 제1 비활성 영역(NA1)(또는 제3 비활성 영역(NA3)) 및 제2 비활성 영역(NA2)을 지나는 적어도 하나의 제1 배선(TL1)은, 제1 비활성 영역(NA1)(또는 제3 비활성 영역(NA3))에 배치되며 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 2중층의 제1 배선 부분(STL11)("제1 서브 배선"이라고도 함), 제2 비활성 영역(NA2)의 일 부분에 위치하며 단일의 배선층(일 예로, 제1 배선층(LTL) 또는 제2 배선층(UTL))만을 포함한 제2 배선 부분(STL12)("제2 서브 배선"이라고도 함), 및 제2 비활성 영역(NA2)의 다른 부분에 위치하며 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 2중층의 제3 배선 부분(STL13)("제3 서브 배선"이라고도 함)을 포함할 수 있다. 일 예로, 제2 비활성 영역(NA2)을 지나는 적어도 하나의 제1 배선(TL1)을 형성함에 있어서, 상기 적어도 하나의 제1 배선(TL1)의 제2 배선 부분(STL12)에서 제1 배선층(LTL) 또는 제2 배선층(UTL)을 제거함으로써, 상기 제2 배선 부분(STL12)이 단일의 배선층을 포함하도록 형성할 수 있다. 상기 제2 배선 부분(STL12)은 도 5의 C 영역 등과 같이 시인 영역에 해당하거나 시인 영역에 근접한 영역에 배치될 수 있고, 제2 비활성 영역(NA2)에서 제2 방향(DR2)으로 연장되는 부분일 수 있다. 제1 배선 부분(STL11)의 제1 배선층(LTL)과 제2 배선층(UTL)은 절연층(152)을 관통하는 적어도 하나의 제1 컨택홀(CH1)을 통해 서로 전기적으로 연결될 수 있다. 제3 배선 부분(STL13)의 제1 배선층(LTL)과 제2 배선층(UTL)은 절연층(152)을 관통하는 적어도 하나의 제2 컨택홀(CH2)을 통해 서로 전기적으로 연결될 수 있다.
도 8은 일 실시예에 따른 센서층(150)의 일 부분을 보여주는 평면도이다. 예를 들어, 도 8은 센서층(150)의 비활성 영역(NA)을 지나는 배선들(TL)을 대표하여, 제1 비활성 영역(NA1) 및 제2 비활성 영역(NA2)을 지나는 하나의 제1 배선(TL1)과, 제2 비활성 영역(NA2)을 지나는 하나의 제2 배선(TL2)을 개략적으로 보여준다.
도 1 내지 도 7에 부가하여 도 8을 참조하면, 제1 배선(TL1)은 활성 영역(AA)과 비활성 영역(NA)의 경계에 배치된 일 단부로부터 순차적으로 이어지는 제1 배선 부분(STL11), 제2 배선 부분(STL12) 및 제3 배선 부분(STL13)을 포함할 수 있다.
제1 배선(TL1)의 제1 배선 부분(STL11)은 활성 영역(AA)에 배치된 하나의 제1 센서 전극(TSE1)에 전기적으로 연결되는 부분일 수 있다. 예를 들어, 제1 배선 부분(STL11)의 일 단부는 활성 영역(AA)의 내부로 연장되어 하나의 제1 센서 전극(TSE1)에 전기적으로 연결되거나, 활성 영역(AA)과 비활성 영역(NA)의 경계에서 하나의 제1 센서 전극(TSE1)에 전기적으로 연결될 수 있다. 제1 배선 부분(STL11)의 다른 단부는 제2 배선 부분(STL12)에 전기적으로 연결될 수 있다.
제1 배선(TL1)의 제1 배선 부분(STL11)은 적어도 일 부분이 제1 방향(DR1)으로 연장될 수 있다. 예를 들어, 제1 배선 부분(STL11)은 제1 비활성 영역(NA1)에 배치될 수 있고, 제1 비활성 영역(NA1)에서 적어도 일 부분이 제1 방향(DR1)으로 연장될 수 있다. 일 실시예에서, 제1 배선 부분(STL11)은 제2 비활성 영역(NA2)으로 연장되어 제2 배선 부분(STL12)으로 이어질 수 있다.
일 실시예에서, 제1 배선(TL1)의 제1 배선 부분(STL11)은 적어도 두 개의 배선층들을 포함할 수 있다. 예를 들어, 제1 배선 부분(STL11)은 절연층(152)을 사이에 개재하고 서로 중첩하는 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 제1 배선 부분(STL11)의 제1 배선층(LTL) 및 제2 배선층(UTL)은 적어도 하나의 제1 컨택홀(CH1)을 포함한 제1 컨택부(CNT1)를 통해 서로 전기적으로 연결될 수 있다.
제1 배선(TL1)의 제1 배선 부분(STL11)에서, 제1 배선층(LTL) 및 제2 배선층(UTL)은 실질적으로 동일 또는 유사한 폭을 가질 수 있고, 전반적으로 및/또는 실질적으로 중첩할 수 있다. 예를 들어, 제1 배선 부분(STL11)의 제1 배선층(LTL) 및 제2 배선층(UTL)은, 서로 완전히 중첩하거나, 소정의 허용 오차 범위 내에서 발생할 수 있는 공정 오차(일 예로, 소정 범위 내의 정렬 오차) 등으로 인해 가장자리 등에서 일부 비중첩할 수 있다.
제1 배선(TL1)의 제2 배선 부분(STL12)은 제1 배선 부분(STL11)에 전기적으로 연결되며, 제2 비활성 영역(NA2)에 배치될 수 있다. 제2 배선 부분(STL12)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 예를 들어, 제2 배선 부분(STL12)은 제2 비활성 영역(NA2)에서 제1 배선(TL1)이 제2 방향(DR2)으로 연장되는 부분일 수 있다. 일 예로, 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 제2 배선 부분(STL12)은 활성 영역(AA)의 하측 가장자리와 평행하게 연장될 수 있다.
일 실시예에서, 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 제1 배선(TL1)의 제2 배선 부분(STL12)은 활성 영역(AA)의 하측 가장자리에 근접하여 배치될 수 있다. 예를 들어, 제2 배선 부분(STL12)은 도 4에 도시된 차광 부재(LBM)의 개구부(OPN)와 중첩하는 비활성 영역(NA)의 일 부분(일 예로, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21))에 배치될 수 있다. 또는, 제2 배선 부분(STL12)은 도 4에 도시된 차광 부재(LBM)의 개구부(OPN)에 바로 인접한 비활성 영역(NA)의 일 부분(일 예로, 차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22) 중 차광 부재(LBM)의 개구부(OPN) 주변에 위치한 부분)에 배치될 수 있다.
일 실시예에서, 제1 배선(TL1)의 제2 배선 부분(STL12)은 단일의 배선층을 포함할 수 있다. 예를 들어, 제2 배선 부분(STL12)은 제1 배선층(LTL)만을 포함할 수 있다. 일 실시예에서, 제2 배선 부분(STL12)의 제1 배선층(LTL)은 제1 배선 부분(STL11)의 제1 배선층(LTL) 및 제3 배선 부분(STL13)의 제1 배선층(LTL)과 동일한 층에 배치될 수 있다. 일 예로, 제2 배선 부분(STL12)의 제1 배선층(LTL)은 제1 배선 부분(STL11)의 제1 배선층(LTL) 및 제3 배선 부분(STL13)의 제1 배선층(LTL)과 일체로 형성될 수 있다. 다른 실시예에서, 제2 배선 부분(STL12)은, 제1 배선 부분(STL11)의 제2 배선층(UTL) 및 제3 배선 부분(STL13)의 제2 배선층(UTL)과 일체로 형성된 제2 배선층(UTL)만을 포함할 수도 있다.
제1 배선(TL1)의 제3 배선 부분(STL13)은 제2 배선 부분(STL12)에 전기적으로 연결되며, 제2 비활성 영역(NA2)에 배치될 수 있다. 제3 배선 부분(STL13)은 제2 비활성 영역(NA2)에서 제2 배선 부분(STL12)의 일단으로부터 제1 방향(DR1)으로 연장될 수 있다. 예를 들어, 제3 배선 부분(STL13)은 제2 비활성 영역(NA2)에서 제1 배선(TL1)이 제1 방향(DR1)으로 연장되는 부분일 수 있다.
일 실시예에서, 제1 배선(TL1)의 제3 배선 부분(STL13)은 적어도 두 개의 배선층들을 포함할 수 있다. 예를 들어, 제3 배선 부분(STL13)은 절연층(152)을 사이에 개재하고 서로 중첩하는 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 제1 배선 부분(STL11)의 제1 배선층(LTL) 및 제2 배선층(UTL)은 적어도 하나의 제2 컨택홀(CH2)을 포함한 제2 컨택부(CNT2)를 통해 서로 전기적으로 연결될 수 있다.
제1 배선(TL1)의 제3 배선 부분(STL13)에서, 제1 배선층(LTL) 및 제2 배선층(UTL)은 실질적으로 동일 또는 유사한 폭을 가질 수 있고, 전반적으로 및/또는 실질적으로 중첩할 수 있다. 예를 들어, 제3 배선 부분(STL13)의 제1 배선층(LTL) 및 제2 배선층(UTL)은, 서로 완전히 중첩하거나, 소정의 허용 오차 범위 내에서 발생할 수 있는 공정 오차 등으로 인해 가장자리 등에서 일부 비중첩할 수 있다.
도 8에서는 제1 비활성 영역(NA1) 및 제2 비활성 영역(NA2)을 지나는 제1 배선(TL1)의 구조를 도시하였으나, 제3 비활성 영역(NA3) 및 제2 비활성 영역(NA2)을 지나는 제1 배선(TL1)의 구조도 상술한 바와 실질적으로 동일 또는 유사할 수 있다. 예를 들어, 도 5에서 활성 영역(AA)의 우측에 배치된 제3 비활성 영역(NA3)을 경유하여 제2 비활성 영역(NA2)을 지나는 제1 배선(TL1)은, 적어도 제3 비활성 영역(NA3)에 배치된 제1 배선 부분(STL11), 제2 비활성 영역(NA2)에서 제2 방향(DR2)으로 연장된 단일의 배선층을 포함한 제2 배선 부분(STL12), 및 제2 비활성 영역(NA2)에서 제1 방향(DR1)으로 연장된 제3 배선 부분(STL13)을 포함할 수 있다.
제2 배선(TL2)은 활성 영역(AA)과 비활성 영역(NA)의 경계에 배치된 일 단부로부터 순차적으로 이어지는 제1 배선 부분(STL21), 제2 배선 부분(STL22) 및 제3 배선 부분(STL23)을 포함할 수 있다.
제2 배선(TL2)의 제1 배선 부분(STL21)은 활성 영역(AA)에 배치된 하나의 제2 센서 전극(TSE2)에 전기적으로 연결되는 부분일 수 있다. 예를 들어, 제1 배선 부분(STL21)의 일 단부는 활성 영역(AA)의 내부로 연장되어 하나의 제2 센서 전극(TSE2)에 전기적으로 연결되거나, 활성 영역(AA)과 비활성 영역(NA)의 경계에서 하나의 제2 센서 전극(TSE2)에 전기적으로 연결될 수 있다. 제1 배선 부분(STL21)의 다른 단부는 제2 배선 부분(STL22)에 전기적으로 연결될 수 있다.
제2 배선(TL2)의 제1 배선 부분(STL21)은 적어도 일 부분이 제1 방향(DR1)으로 연장될 수 있다. 예를 들어, 제1 배선 부분(STL21)은 제2 비활성 영역(NA2)에 배치되며 제1 방향(DR1)으로 연장될 수 있다. 제1 배선 부분(STL21)은 제2 비활성 영역(NA2)에서 제2 배선 부분(STL22)으로 이어질 수 있다.
일 실시예에서, 제2 배선(TL2)의 제1 배선 부분(STL21)은 적어도 두 개의 배선층들을 포함할 수 있다. 예를 들어, 제1 배선 부분(STL21)은 절연층(152)을 사이에 개재하고 서로 중첩하는 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 제1 배선 부분(STL21)의 제1 배선층(LTL) 및 제2 배선층(UTL)은 적어도 하나의 컨택홀을 포함한 제1 컨택부(CNT1')를 통해 서로 전기적으로 연결될 수 있다.
제2 배선(TL2)의 제1 배선 부분(STL21)에서, 제1 배선층(LTL) 및 제2 배선층(UTL)은 전반적으로 및/또는 실질적으로 중첩할 수 있다. 예를 들어, 제1 배선 부분(STL21)의 제1 배선층(LTL) 및 제2 배선층(UTL)은, 서로 완전히 중첩하거나, 소정의 허용 오차 범위 내에서 발생할 수 있는 공정 오차 등으로 인해 가장자리 등에서 일부 비중첩할 수 있다.
제2 배선(TL2)의 제2 배선 부분(STL22)은 제2 비활성 영역(NA2)에서 제1 배선 부분(STL21)의 일단으로부터 제2 방향(DR2)으로 연장될 수 있다. 예를 들어, 제2 배선 부분(STL22)은 제2 비활성 영역(NA2)에서 제2 배선(TL2)이 제2 방향(DR2)으로 연장되는 부분일 수 있다. 일 예로, 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 제2 배선 부분(STL22)은 활성 영역(AA)의 하측 가장자리와 평행하게 연장될 수 있다.
일 실시예에서, 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 제2 배선(TL2)의 제2 배선 부분(STL22)은 활성 영역(AA)의 하측 가장자리에 근접하여 배치될 수 있다. 예를 들어, 제2 배선 부분(STL22)은 도 4에 도시된 차광 부재(LBM)의 개구부(OPN)와 중첩하는 비활성 영역(NA)의 일 부분(일 예로, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21))에 배치될 수 있다.
일 실시예에서, 제2 배선(TL2)의 제2 배선 부분(STL22)은 단일의 배선층을 포함할 수 있다. 예를 들어, 제2 배선 부분(STL22)은 제1 배선층(LTL)만을 포함할 수 있다. 일 실시예에서, 제2 배선 부분(STL22)의 제1 배선층(LTL)은 제1 배선 부분(STL21)의 제1 배선층(LTL) 및 제3 배선 부분(STL23)의 제1 배선층(LTL)과 동일한 층에 배치될 수 있다. 일 예로, 제2 배선 부분(STL22)의 제1 배선층(LTL)은 제1 배선 부분(STL21)의 제1 배선층(LTL) 및 제3 배선 부분(STL23)의 제1 배선층(LTL)과 일체로 형성될 수 있다.
제2 배선(TL2)의 제3 배선 부분(STL23)은 제2 비활성 영역(NA2)에서 제2 배선 부분(STL22)의 일단으로부터 제1 방향(DR1)으로 연장될 수 있다. 예를 들어, 제3 배선 부분(STL23)은 제2 비활성 영역(NA2)에서 제2 배선(TL2)이 제1 방향(DR1)으로 연장되면서 서브 영역(SBA)으로 이어지는 부분일 수 있다.
일 실시예에서, 제2 배선(TL2)의 제3 배선 부분(STL23)은 적어도 두 개의 배선층들을 포함할 수 있다. 예를 들어, 제3 배선 부분(STL23)은 절연층(152)을 사이에 개재하고 서로 중첩하는 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 제3 배선 부분(STL23)의 제1 배선층(LTL) 및 제2 배선층(UTL)은 적어도 하나의 제2 컨택홀(CH2)을 포함한 제2 컨택부(CNT2')를 통해 서로 전기적으로 연결될 수 있다.
제2 배선(TL2)의 제3 배선 부분(STL23)에서, 제1 배선층(LTL) 및 제2 배선층(UTL)은 실질적으로 동일 또는 유사한 폭을 가질 수 있고, 전반적으로 및/또는 실질적으로 중첩할 수 있다. 예를 들어, 제3 배선 부분(STL23)의 제1 배선층(LTL) 및 제2 배선층(UTL)은, 서로 완전히 중첩하거나, 소정의 허용 오차 범위 내에서 발생할 수 있는 공정 오차 등으로 인해 가장자리 등에서 일부 비중첩할 수 있다.
도 9는 일 실시예에 따른 센서층(150)의 일 부분을 보여주는 평면도이다. 예를 들어, 도 9는 제2 배선(TL2)과 관련하여 도 8의 실시예에 대한 변경 실시예를 보여준다.
도 1 내지 도 8에 부가하여 도 9를 참조하면, 제2 배선(TL2)의 제1 배선 부분(STL21)은 단일의 배선층을 포함할 수도 있다. 예를 들어, 제1 배선 부분(STL21)은 제2 배선 부분(STL22)과 같이 단일의 제1 배선층(LTL)을 포함할 수 있고, 제2 배선 부분(STL22)과 일체로 형성될 수 있다.
도 10은 도 8의 F1 영역에 배치될 수 있는 배선들(TL)의 일 실시예를 보여주는 평면도이다. 예를 들어, 도 10은 도 8의 F1 영역에 배치될 수 있는 제1 배선들(TL1)을 보여준다.
도 11은 도 10의 G-G'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다. 도 12는 도 10의 H-H'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 1 내지 도 9에 부가하여 도 10 내지 도 12를 참조하면, 적어도 두개의 제1 배선들(TL1)을 포함한 복수의 배선들(TL)이 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)을 지날 수 있다. 상기 복수의 배선들(TL)은, 적어도 두 개의 배선층들(일 예로, 제1 배선층(LTL) 및 제2 배선층(UTL))을 포함한 각각의 제1 배선 부분들(STL11), 단일의 배선층(일 예로, 제1 배선층(LTL))을 포함한 각각의 제2 배선 부분들(STL12), 및 적어도 두 개의 배선층들(일 예로, 제1 배선층(LTL) 및 제2 배선층(UTL))을 포함한 각각의 제3 배선 부분들(STL13)을 포함할 수 있다.
일 실시예에서, 각각의 배선층은 다중층의 구조를 가질 수 있다. 예를 들어, 제1 배선층(LTL) 및 제2 배선층(UTL) 각각은, 제1 금속을 포함한 제1 금속층(MT11, MT21), 제1 금속층(MT11, MT21) 상에 배치되며 제2 금속을 포함한 제2 금속층(MT12, MT22), 및 제2 금속층(MT12, MT22) 상에 배치되며 제3 금속을 포함한 제3 금속층(MT13, MT23)을 포함한 다중층의 구조를 가질 수 있다. 일 실시예에서, 제1 금속 및 제3 금속은, 제2 금속보다 작은 광 반사율을 가질 수 있고, 서로 동일한 물질일 수 있다. 예를 들어, 제1 배선층(LTL) 및 제2 배선층(UTL) 각각은, 타이타늄(Ti)을 포함한 제1 금속층(MT11, MT21), 알루미늄(Al)을 포함한 제2 금속층(MT12, MT22), 및 타이타늄(Ti)을 포함한 제3 금속층(MT13, MT23)이 연속적으로 적층된 타이타늄(Ti)/알루미늄(Al)/타이타늄(Ti)의 3중층의 구조를 가질 수 있다.
도 13은 도 8의 F1 영역에 배치될 수 있는 배선들(TL)의 일 실시예를 보여주는 평면도이다. 예를 들어, 도 10은 도 8의 F1 영역에 배치될 수 있는 제1 배선들(TL1)의 제2 배선 부분들(STL12)과 관련하여 도 10의 실시예에 대한 변경 실시예를 보여준다.
도 14는 도 13의 I-I'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다.
도 1 내지 도 12에 부가하여 도 13 및 도 14를 참조하면, 제2 비활성 영역(NA2)을 지나는 복수의 배선들(TL), 일 예로, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)을 지나는 제1 배선들(TL1)은, 단일의 제2 배선층(UTL)을 포함한 제2 배선 부분들(STL12)을 포함할 수 있다. 일 실시예에서, 상기 제1 배선들(TL1) 각각의 제2 배선 부분(STL12)은, 동일한 제1 배선(TL1)을 구성하는 제1 배선 부분(STL11)의 제2 배선층(UTL) 및 제3 배선 부분(STL13)의 제2 배선층(UTL)과 동일한 층에 배치될 수 있고, 서로 일체로 형성될 수 있다.
일 실시예에서, 도 5 등에 개시된 제2 배선들(TL2)도 제1 배선들(TL1)과 유사하게 단일의 제2 배선층(UTL)을 포함한 제2 배선 부분들(STL22)을 포함할 수 있다. 또한, 제2 배선들(TL2) 각각의 제2 배선 부분(STL22)은, 동일한 제2 배선(TL2)을 구성하는 제1 배선 부분(STL21)의 제2 배선층(UTL) 및 제3 배선 부분(STL23)의 제2 배선층(UTL)과 동일한 층에 배치될 수 있고, 서로 일체로 형성될 수 있다.
상술한 실시예들에 따르면, 사용자의 시야에 노출될 수 있는 시인 영역(일 예로, 차광 부재(LBM)의 개구부(OPN)에 대응하는 영역으로서, 차광 부재(LBM)에 의해 커버되지 않는 영역) 및/또는 상기 시인 영역에 근접하여 배치된 영역(일 예로, 표시 장치(10)를 바라보는 각도 등에 따라 사용자에게 시인될 가능성이 있는 영역)에서, 제2 방향(DR2)으로 연장되는 배선(TL)의 제2 배선 부분(STL12, STL22)을 단일의 배선층으로 형성할 수 있다. 이에 따라, 배선(TL)의 패턴 비침을 방지, 저감 또는 최소화할 수 있다.
예를 들어, 상술한 실시예들에서와 달리, 제2 비활성 영역(NA2)에서 제2 방향(DR2)으로 연장되는 제2 배선 부분(STL12, STL22)을 제1 배선 부분(STL11, STL21) 및 제3 배선 부분(STL13, STL23) 등과 같이 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 이중층의 구조로 형성하는 경우에는, 제1 방향(DR1) 등에서 정렬 오차가 발생할 시 제1 배선층(LTL)의 일 측면을 포함한 가장자리 부분이 노출될 수도 있다. 일 예로, 사용자가 표시 장치(10)를 바라보는 각도 등에 따라서는, 제1 방향(DR1)에서 제1 배선층(LTL)의 제2 금속층(MT12)의 일 측면을 포함한 가장자리 부분이 제1 배선층(LTL) 및 제2 배선층(UTL)의 제1 금속층들(MT11, MT21) 및 제3 금속층들(MT13, MT23) 중 적어도 하나에 의해 커버되지 않고 노출될 수 있다.
일 실시예에서, 제1 배선층(LTL) 및 제2 배선층(UTL)의 제2 금속층들(MT12, MT22)에 포함된 물질은, 제1 배선층(LTL) 및 제2 배선층(UTL)의 제1 금속층들(MT11, MT21) 및 제3 금속층들(MT13, MT23)에 포함된 물질과 상이할 수 있다. 제2 금속층들(MT12, MT22)에 포함된 물질과 제1 금속층들(MT11, MT21) 및 제3 금속층들(MT13, MT23)에 포함된 물질의 광 반사율(또는 광 반사량)의 차이로 인하여 배선(TL)의 패턴이 사용자에게 시인되는 패턴 비침 현상이 발생할 수 있다.
예를 들어, 제1 배선층(LTL)의 제2 금속층(MT12)은, 제1 배선층(LTL) 및 제2 배선층(UTL)의 제1 금속층들(MT11, MT21) 및 제3 금속층들(MT13, MT23)을 구성하는 물질(일 예로, UV 반사율이 대략 5% 내지 6%인 타이타늄(Ti))에 비해 큰 광 반사율을 가지는 물질(일 예로, UV 반사율이 대략 87%인 알루미늄(Al))로 형성될 수 있다. 이에 따라, 제1 배선층(LTL) 및 제2 배선층(UTL)의 제2 금속층들(MT12, MT22)이 배선(TL)의 동일한 가장자리에서 노출될 경우, 배선(TL)의 패턴이 사용자에게 시인되는 패턴 비침 현상이 발생할 수 있다.
일 예로, 도 10 및 도 11에 도시된 제1 배선 부분(STL11)에서와 같은 형태로 제2 배선 부분(STL12)이 이중층의 구조를 가지며 제1 배선층(LTL)의 일 측면(일 예로, 도 11의 좌측 가장자리 부분)이 노출될 경우, 상기 노출된 측면 및 그 주변에서 제1 배선층(LTL)의 제2 금속층(MT12)의 측면과 제2 배선층(UTL)의 제2 금속층(MT22)의 측면이 모두 노출될 수 있고, 이에 따라 제2 배선 부분(STL12)에서 반사되는 반사광의 광량이 상대적으로 클 수 있다. 이에 따라, 배선들(TL)의 패턴 비침 현상이 발생할 수 있다.
반면, 상술한 실시예들에서는 배선들(TL)의 패턴 비침 현상이 발생할 수 있는 영역(일 예로, 제2 비활성 영역(NA2) 중 차광 부재(LBM)에 의해 가려지지 않는 영역(NA21) 및/또는 그의 바로 주변 영역)에서, 제2 방향(DR2)으로 연장되는 배선들(TL)의 제2 배선 부분들(STL12, STL22)을 단일의 배선층으로 형성함으로써, 배선들(TL)에서 반사될 수 있는 반사광의 광량이 저감 또는 최소화할 수 있다. 이에 따라, 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 배선들(TL)을 형성하는 공정에서 정렬 오차 등이 발생하더라도, 사용자에게 노출될 수 있는 제2 배선 부분들(STL12, STL22)은 단일의 배선층으로 형성됨으로써, 반사광의 광량을 저감 또는 최소화할 수 있다. 이에 따라, 배선들(TL)의 패턴 비침 현상을 방지, 저감 또는 최소화할 수 있다.
도 15는 일 실시예에 따른 센서층(150)의 일 부분을 보여주는 평면도이다. 예를 들어, 도 15는 제1 배선(TL1) 및 제2 배선(TL2)의 구조와 관련하여, 도 8의 실시예에 대한 변경 실시예를 보여준다.
도 16은 도 15의 F2 영역에 배치될 수 있는 배선들(TL)의 일 실시예를 보여주는 평면도이다. 예를 들어, 도 16은 도 15의 F2 영역에 배치될 수 있는 제1 배선들(TL1)의 구조와 관련하여, 도 10의 실시예에 대한 변경 실시예를 보여준다.
도 17은 도 16의 J-J'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다. 도 18은 도 16의 J-J'선에 대응하는 단면의 일 실시예를 보여주는 단면도이다. 예를 들어, 도 17 및 도 18은 도 16의 J-J'선에 대응하는 단면에 대한 서로 다른 실시예들을 보여준다.
도 1 내지 도 14에 부가하여 도 15 내지 도 18을 참조하면, 제1 배선(TL1)의 제2 배선 부분(STL12)은 적어도 두 개의 배선층들을 포함할 수 있다. 예를 들어, 제1 배선(TL1)의 제2 배선 부분(STL12)은 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 제2 배선 부분(STL12)의 제1 배선층(LTL)은 비활성 영역(NA)(일 예로, 제2 비활성 영역(NA2))에서 제2 방향(DR2)으로 연장될 수 있다. 제2 배선 부분(STL12)의 제2 배선층(UTL)은 제1 배선층(LTL)을 커버하는 절연층(152) 상에 배치되며, 비활성 영역(NA)(일 예로, 제2 비활성 영역(NA2))에서 제2 방향(DR2)으로 연장되어 제2 배선 부분(STL12)의 제1 배선층(LTL)과 중첩할 수 있다.
제2 배선 부분(STL12)에서, 제2 배선층(UTL)은 제1 배선층(LTL)보다 큰 폭을 가질 수 있고, 제1 배선층(LTL)의 상부면을 커버할 수 있다. 일 예로, 제2 배선층(UTL)의 폭을 확장하거나, 제1 배선층(LTL)의 폭을 축소하거나, 제2 배선층(UTL)의 폭은 확장하고 제1 배선층(LTL)의 폭은 축소함으로써, 제2 배선층(UTL)이 제1 배선층(LTL)보다 큰 폭을 가지도록 형성할 수 있다. 일 실시예에서, 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 제2 배선층(UTL)의 제1 금속층(MT21) 및 제3 금속층(MT23) 중 적어도 하나는 제1 배선층(LTL)의 제2 금속층(MT12)을 완전히 커버할 수 있다.
예를 들어, 도 17에 도시된 바와 같이, 제3 금속층(MT23)의 하부면에 대응하는 제2 배선층(UTL)의 하부면은, 적어도 제1 배선층(LTL)의 제2 금속층(MT12) 및 제3 금속층(MT13)보다 큰 폭을 가지면서 제1 배선층(LTL)의 제2 금속층(MT12) 및 제3 금속층(MT13)을 커버할 수 있다.
일 실시예에서, 도 18에 도시된 바와 같이, 제2 배선층(UTL)은 제1 배선층(LTL)의 상부면 및 측면에 대응하는 부분까지 커버할 수 있을 정도로 보다 큰 폭으로 확장될 수 있다.
제1 배선(TL1)의 제1 배선 부분(STL11) 및 제3 배선 부분(STL13) 각각은 단일층 또는 다중층의 구조를 가질 수 있다. 예를 들어, 제1 배선(TL1)의 제1 배선 부분(STL11) 및 제3 배선 부분(STL13) 각각은 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 일 실시예에서, 제1 배선 부분(STL11) 및 제3 배선 부분(STL13) 각각의 제1 배선층(LTL)은 제2 배선 부분(STL12)의 제1 배선층(LTL)과 일체일 수 있다. 일 실시예에서, 제1 배선 부분(STL11) 및 제3 배선 부분(STL13) 각각의 제2 배선층(UTL)은, 절연층(152) 상에 배치되어 제1 배선 부분(STL11) 및 제3 배선 부분(STL13)의 제1 배선층(LTL)과 중첩하며 제2 배선 부분(STL12)의 제2 배선층(UTL)과 일체일 수 있다.
제2 배선(TL2)의 제2 배선 부분(STL22)은 적어도 두 개의 배선층들을 포함할 수 있다. 예를 들어, 제2 배선(TL2)의 제2 배선 부분(STL22)은 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있다. 제2 배선 부분(STL22)의 제1 배선층(LTL)은 비활성 영역(NA)(일 예로, 제2 비활성 영역(NA2))에서 제2 방향(DR2)으로 연장될 수 있다. 제2 배선 부분(STL22)의 제2 배선층(UTL)은 제1 배선층(LTL)을 커버하는 절연층(152) 상에 배치되며, 비활성 영역(NA)(일 예로, 제2 비활성 영역(NA2))에서 제2 방향(DR2)으로 연장되어 제2 배선 부분(STL22)의 제1 배선층(LTL)과 중첩할 수 있다.
제2 배선 부분(STL22)에서, 제2 배선층(UTL)은 제1 배선층(LTL)보다 큰 폭을 가질 수 있고, 제1 배선층(LTL)의 상부면을 커버(일 예로, 완전히 커버)할 수 있다. 예를 들어, 제2 배선 부분(STL22)에서, 제2 배선층(UTL)은 표시 장치(10)의 제조 공정에서 발생할 수 있는 정렬 오차 등의 공정 오차 범위를 고려하여 제1 배선층(LTL)을 충분히 커버할 수 있을 정도의 폭으로 형성될 수 있다.
일 실시예에서, 제2 배선(TL2)의 제1 배선층(LTL)은 제1 배선(TL1)의 제1 배선층(LTL)과 같이 제1 금속층(MT11), 제2 금속층(MT12) 및 제3 금속층(MT13)을 포함한 다중층의 구조를 가질 수 있고, 제2 배선(TL2)의 제2 배선층(UTL)은 제1 배선(TL1)의 제2 배선층(UTL)과 같이 제1 금속층(MT21), 제2 금속층(MT22) 및 제3 금속층(MT23)을 포함한 다중층의 구조를 가질 수 있다. 제1 방향(DR1) 및 제2 방향(DR2)이 규정하는 평면 상에서 보았을 때, 제2 배선(TL2)의 제2 배선층(UTL)에 포함된 제1 금속층(MT21) 및 제3 금속층(MT23) 중 적어도 하나는 제2 배선(TL2)의 제1 배선층(LTL)에 포함된 제2 금속층(MT22)을 완전히 커버할 수 있다.
상술한 실시예에 따르면, 사용자의 시야에 노출될 수 있는 시인 영역 및/또는 상기 시인 영역에 근접하여 배치된 영역에서, 제2 방향(DR2)으로 연장되는 배선(TL)의 제2 배선 부분(STL12, STL22)을 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 이중층 이상의 구조로 형성하되, 제2 배선층(UTL)이 제1 배선층(LTL)의 상부면을 커버하도록 형성할 수 있다. 예를 들어, 상기 시인 영역 등에서 제1 배선층(LTL)의 제2 금속층(MT12, MT22)은 제2 배선층(UTL)의 제1 금속층(MT21) 및/또는 제3 금속층(MT23)에 의해 완전히 커버될 수 있다. 이에 따라, 사용자에게 노출될 수 있는 제2 배선 부분들(STL12, STL22)에서 반사될 수 있는 반사광의 광량을 저감 또는 최소화하고, 배선들(TL)의 패턴 비침을 방지, 저감 또는 최소화할 수 있다.
도 19는 도 8의 F1 영역에 배치될 수 있는 배선들(TL, TL')의 일 실시예를 보여주는 평면도이다. 예를 들어, 도 19는 도 10의 실시예와 관련한 추가 실시예를 보여준다.
도 1 내지 도 18에 부가하여 도 19를 참조하면, 차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22)에도 복수의 배선들(TL')(일 예로, 제2 비활성 영역(NA2)에서 차광 부재(LBM)와 중첩하는 제1 배선들(TL1'))이 배치될 수 있다. 일 실시예에서, 상기 복수의 배선들(TL') 중 적어도 일부는, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)에 배치된 배선들(TL)과 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 예를 들어, 제2 비활성 영역(NA2)을 지나는 배선들(TL, TL')은, 차광 부재(LBM)와의 중첩 여부와 무관하게, 제2 비활성 영역(NA2)에서 제2 방향(DR2)으로 연장되는 각각의 제2 배선 부분들(STL12, STL12')이 실질적으로 동일한 단면 구조를 가질 수 있다.
일 실시예에서, 제2 비활성 영역(NA2)을 지나는 배선들(TL, TL')은 각각의 제2 배선 부분들(STL12, STL12')에서 단일의 배선층을 포함할 수 있고, 상기 단일의 배선층은 제1 배선층(LTL)일 수 있다. 다만, 실시예들이 이에 한정되지는 않는다. 예를 들어, 도 13 및 도 14의 실시예 등에서와 같이 제2 비활성 영역(NA2)을 지나는 배선들(TL, TL')은 각각의 제2 배선 부분들(STL12, STL12')에서 단일의 배선층을 포함할 수 있고, 상기 단일의 배선층은 제2 배선층(UTL)일 수 있다. 또는, 도 17 및 도 18의 실시예 등에서와 같이 제2 비활성 영역(NA2)을 지나는 배선들(TL, TL')은 각각의 제2 배선 부분들(STL12, STL12')에서 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함할 수 있고, 제2 배선층(UTL)은 제1 배선층(LTL)보다 큰 폭을 가지면서 제1 배선층(LTL)의 상부면을 완전히 커버할 수 있다.
차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22)에 배치된 각각의 제2 배선 부분들(STL12')을 포함한 배선들(TL')의 제1 배선 부분들(STL11') 및 제3 배선 부분들(STL13')은, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)에 배치된 각각의 제2 배선 부분들(STL12)을 포함한 배선들(TL)의 제1 배선 부분들(STL11') 및 제3 배선 부분들(STL13')과 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 예를 들어, 배선들(TL, TL')은, 차광 부재(LBM)와의 중첩 여부와 무관하게, 실질적으로 서로 동일 또는 유사한 폭을 가지는 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 각각의 제1 배선 부분들(STL11, STL11') 및 제3 배선 부분들(STL13, STL13')을 포함할 수 있다.
도 20은 도 8의 F1 영역에 배치될 수 있는 배선들(TL, TL')의 일 실시예를 보여주는 평면도이다. 예를 들어, 도 20은 도 19의 실시예에 대한 변경 실시예를 보여준다.
도 1 내지 도 19에 부가하여 도 20을 참조하면, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)에 배치된 배선들(TL)과 차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22)에 배치된 배선들(TL')은, 서로 다른 구조의 제2 배선 부분들(STL12, STL12')을 포함할 수 있다. 예를 들어, 차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22)을 지나는 배선들(TL')은 제1 배선층(LTL) 및 제2 배선층(UTL)을 포함한 적어도 두 개의 배선층들을 포함할 수 있고, 제1 배선층(LTL)은 제2 배선층(UTL)과 실질적으로 동일 또는 유사한 폭을 가질 수 있다. 상기 배선들(TL')의 제1 배선층(LTL) 및 제2 배선층(UTL)은 완전히 중첩하거나, 공정 오차(일 예로, 정렬 오차) 등에 따라 가장자리 등에서 일부 비중첩할 수 있다. 다만, 상기 배선들(TL')의 제2 배선 부분들(STL12')은 사용자에게 시인되지 않는 영역에 배치되므로, 상기 배선들(TL')의 패턴 비침 현상이 발생하지는 않을 수 있다.
상술한 실시예들에서와 같이, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)에 배치된 배선들(TL)과 차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22)에 배치된 배선들(TL')은 서로 동일하거나 상이한 구조를 가질 수 있다. 예를 들어, 배선들(TL, TL')을 배치할 수 있는 공간의 면적 등과 같은 설계 조건, 배선들(TL, TL')의 저항 및 패턴 비침 현상 등의 요소를 종합적으로 고려하여, 차광 부재(LBM)에 의해 가려지지 않는 제2 비활성 영역(NA2)의 일 부분(NA21)에 배치된 배선들(TL)과 차광 부재(LBM)에 의해 가려지는 제2 비활성 영역(NA2)의 일 부분(NA22)에 배치된 배선들(TL')을 서로 동일한 구조로 형성하거나, 상이한 구조로 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 활성 영역과 상기 활성 영역을 적어도 부분적으로 둘러싸는 비활성 영역을 포함한 센서층;
    상기 활성 영역에 배치된 제1 센서 전극; 및
    상기 비활성 영역에 배치된 제1 배선을 포함하고,
    상기 제1 배선은,
    상기 제1 센서 전극에 전기적으로 연결되며, 적어도 일 부분이 제1 방향으로 연장되고, 적어도 두 개의 배선층들을 포함한 제1 배선 부분; 및
    상기 제1 배선 부분에 전기적으로 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 단일의 배선층을 포함한 제2 배선 부분을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 방향은 상기 활성 영역의 세로 방향 또는 수직 방향에 대응하고,
    상기 제2 방향은 상기 활성 영역의 가로 방향 또는 수평 방향에 대응하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제2 배선 부분은 상기 활성 영역의 하측 가장자리에 인접하며 상기 활성 영역의 하측 가장자리와 평행하게 연장되는, 표시 장치.
  4. 제1항에 있어서,
    상기 비활성 영역에 배치되어 상기 활성 영역을 둘러싸며, 상기 활성 영역과 상기 활성 영역의 바로 주변에 배치된 상기 비활성 영역의 일 부분을 노출하는 개구부를 가지는 차광 부재를 더 포함하며,
    상기 제2 배선 부분은, 상기 차광 부재의 상기 개구부와 중첩하는 상기 비활성 영역의 일 부분에 배치되는, 표시 장치.
  5. 제1항에 있어서,
    상기 비활성 영역은, 상기 활성 영역의 좌측 또는 우측에 배치되며 상기 제1 방향으로 연장된 제1 비활성 영역, 및 상기 활성 영역의 하측에 배치되며 상기 제2 방향으로 연장된 제2 비활성 영역을 포함하고,
    상기 제1 배선 부분 및 상기 제2 배선 부분은, 각각 상기 제1 비활성 영역 및 상기 제2 비활성 영역에 배치되는, 표시 장치.
  6. 제5항에 있어서,
    상기 제1 배선은, 상기 제2 비활성 영역에서 상기 제2 배선 부분의 일단으로부터 상기 제1 방향으로 연장되며 적어도 두 개의 배선층들을 포함한 제3 배선 부분을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제1 배선 부분 및 상기 제3 배선 부분 각각은, 서로 중첩하는 제1 배선층 및 제2 배선층을 포함하고,
    상기 제2 배선 부분은, 상기 제1 배선층 또는 상기 제2 배선층과 동일한 층에 배치된, 표시 장치.
  8. 제7항에 있어서,
    상기 제2 배선 부분은, 상기 제1 배선층 또는 상기 제2 배선층과 일체로 형성된, 표시 장치.
  9. 제7항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층 각각은, 제1 금속을 포함한 제1 금속층, 상기 제1 금속층 상에 배치되며 제2 금속을 포함한 제2 금속층, 및 상기 제2 금속층 상에 배치되며 제3 금속을 포함한 제3 금속층을 포함한 다중층의 구조를 가지고,
    상기 제1 금속 및 상기 제3 금속은 각각 상기 제2 금속보다 작은 광 반사율을 가지는, 표시 장치.
  10. 제7항에 있어서,
    상기 센서층은, 상기 제1 배선층과 상기 제2 배선층의 사이에 개재된 절연층을 더 포함하고,
    상기 제1 배선층 및 상기 제2 배선층은, 상기 제1 배선 부분 및 상기 제3 배선 부분 각각에서 상기 절연층을 관통하는 컨택홀을 통해 전기적으로 연결되는, 표시 장치.
  11. 제5항에 있어서,
    상기 활성 영역에 배치된 제2 센서 전극; 및
    상기 비활성 영역에 배치되며 상기 제2 센서 전극에 전기적으로 연결된 제2 배선을 더 포함하고,
    상기 제2 배선은,
    상기 제2 비활성 영역에 배치되며, 상기 제1 방향으로 연장된 제1 배선 부분;
    상기 제2 비활성 영역에서 상기 제2 배선의 상기 제1 배선 부분의 일단으로부터 상기 제2 방향으로 연장되며, 단일의 배선층을 포함한 제2 배선 부분; 및
    상기 제2 비활성 영역에서 상기 제2 배선의 상기 제2 배선 부분의 일단으로부터 상기 제1 방향으로 연장되며, 적어도 두 개의 배선층들을 포함한 제3 배선 부분을 포함하는, 표시 장치.
  12. 제1항에 있어서,
    상기 활성 영역 및 상기 비활성 영역을 포함하는 기판;
    상기 기판 상에 배치되며, 상기 활성 영역에 배치된 화소를 포함하는 표시층; 및
    상기 표시층 상에 배치되며, 상기 화소를 봉지하는 봉지층을 더 포함하고,
    상기 센서층은 상기 봉지층 상에 배치되는, 표시 장치.
  13. 활성 영역과 상기 활성 영역을 적어도 부분적으로 둘러싸는 비활성 영역을 포함한 센서층;
    상기 활성 영역에 배치된 센서 전극; 및
    상기 비활성 영역에 배치되며, 상기 센서 전극에 전기적으로 연결되고 적어도 일 부분이 제1 방향으로 연장된 제1 배선 부분과 상기 제1 배선 부분에 전기적으로 연결되고 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 배선 부분을 포함한 배선을 포함하며,
    상기 제2 배선 부분은,
    상기 비활성 영역에서 상기 제2 방향으로 연장된 제1 배선층; 및
    상기 제1 배선층을 커버하는 절연층 상에 배치되며, 상기 비활성 영역에서 상기 제2 방향으로 연장되어 상기 제1 배선층과 중첩하고, 상기 제1 배선층의 상부면보다 큰 폭을 가지면서 상기 제1 배선층의 상부면을 커버하는 제2 배선층을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1 방향은 상기 활성 영역의 세로 방향 또는 수직 방향에 대응하고,
    상기 제2 방향은 상기 활성 영역의 가로 방향 또는 수평 방향에 대응하는, 표시 장치.
  15. 제14항에 있어서,
    상기 제2 배선 부분은 상기 활성 영역의 하측 가장자리에 근접하게 배치되며 상기 활성 영역의 하측 가장자리와 평행하게 연장되는, 표시 장치.
  16. 제13항에 있어서,
    상기 비활성 영역에 배치되어 상기 활성 영역을 둘러싸며, 상기 활성 영역과 상기 활성 영역의 바로 주변에 배치된 상기 비활성 영역의 일 부분을 노출하는 개구부를 포함한 차광 부재를 더 포함하며,
    상기 제2 배선 부분은, 상기 차광 부재의 상기 개구부와 중첩하는 상기 비활성 영역의 일 부분에 배치되는, 표시 장치.
  17. 제13항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층 각각은, 제1 금속을 포함한 제1 금속층, 상기 제1 금속층 상에 배치되며 제2 금속을 포함한 제2 금속층, 및 상기 제2 금속층 상에 배치되며 제3 금속을 포함한 제3 금속층을 포함한 다중층의 구조를 가지고,
    상기 제1 금속 및 상기 제3 금속은 상기 제2 금속보다 작은 광 반사율을 가지는, 표시 장치.
  18. 제17항에 있어서,
    상기 제2 배선층의 상기 제1 금속층 및 상기 제3 금속층 중 적어도 하나는 상기 제1 배선층의 상기 제2 금속층을 완전히 커버하는, 표시 장치.
  19. 제13항에 있어서,
    상기 비활성 영역은, 상기 활성 영역의 좌측 또는 우측에 배치되며 상기 제1 방향으로 연장된 제1 비활성 영역, 및 상기 활성 영역의 하측에 배치되며 상기 제2 방향으로 연장된 제2 비활성 영역을 포함하고,
    상기 제1 배선 부분 및 상기 제2 배선 부분은, 각각 상기 제1 비활성 영역 및 상기 제2 비활성 영역에 배치되는, 표시 장치.
  20. 제19항에 있어서,
    상기 배선은, 상기 제2 비활성 영역에서 상기 제2 배선 부분의 일단으로부터 상기 제1 방향으로 연장된 제3 배선 부분을 더 포함하고,
    상기 제1 배선 부분 및 상기 제3 배선 부분 각각은,
    상기 제2 배선 부분의 상기 제1 배선층과 일체인 제1 배선층; 및
    상기 절연층 상에 배치되어 상기 제1 배선 부분 및 상기 제3 배선 부분 각각의 상기 제1 배선층과 중첩하며 상기 제2 배선 부분의 상기 제2 배선층과 일체인 제2 배선층을 포함하는, 표시 장치.
PCT/KR2024/006348 2023-06-08 2024-05-10 표시 장치 Ceased WO2024253344A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP24819496.1A EP4726511A1 (en) 2023-06-08 2024-05-10 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020230073612A KR20240174903A (ko) 2023-06-08 2023-06-08 터치 센서 및 이를 포함한 표시 장치
KR10-2023-0073612 2023-06-08

Publications (1)

Publication Number Publication Date
WO2024253344A1 true WO2024253344A1 (ko) 2024-12-12

Family

ID=93712286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/006348 Ceased WO2024253344A1 (ko) 2023-06-08 2024-05-10 표시 장치

Country Status (5)

Country Link
US (1) US12598901B2 (ko)
EP (1) EP4726511A1 (ko)
KR (1) KR20240174903A (ko)
CN (2) CN222706921U (ko)
WO (1) WO2024253344A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012005A (ko) * 2010-07-30 2012-02-09 일진디스플레이(주) 전극 배선 구조 및 이를 이용한 정전용량 터치 센서
US20140042410A1 (en) * 2012-08-10 2014-02-13 Wintek Corporation Touch-sensing structure and touch-sensitive device
KR20160123449A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조방법
KR20170010201A (ko) * 2015-07-16 2017-01-26 엘지디스플레이 주식회사 센서 스크린 및 그를 구비한 표시장치
KR20200061056A (ko) * 2018-11-23 2020-06-02 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727895B2 (en) 2000-02-02 2004-04-27 3M Innovative Properties Company Touch screen panel with integral wiring traces
WO2009108758A2 (en) 2008-02-28 2009-09-03 3M Innovative Properties Company Touch screen sensor with low visibility conductors
US20160070394A1 (en) * 2014-09-09 2016-03-10 Uni-Pixel Displays, Inc. Bezel circuit
KR102253530B1 (ko) * 2014-11-21 2021-05-18 삼성디스플레이 주식회사 터치 스크린 패널을 구비한 표시 장치
CN107783698B (zh) * 2015-04-01 2021-01-05 上海天马微电子有限公司 一种阵列基板、显示面板
KR101908982B1 (ko) 2016-08-31 2018-10-17 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
US10318080B2 (en) * 2017-01-19 2019-06-11 Hannstouch Solution Incorporated Touch panel
KR102552266B1 (ko) * 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치
JP7150527B2 (ja) * 2018-08-31 2022-10-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012005A (ko) * 2010-07-30 2012-02-09 일진디스플레이(주) 전극 배선 구조 및 이를 이용한 정전용량 터치 센서
US20140042410A1 (en) * 2012-08-10 2014-02-13 Wintek Corporation Touch-sensing structure and touch-sensitive device
KR20160123449A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조방법
KR20170010201A (ko) * 2015-07-16 2017-01-26 엘지디스플레이 주식회사 센서 스크린 및 그를 구비한 표시장치
KR20200061056A (ko) * 2018-11-23 2020-06-02 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치

Also Published As

Publication number Publication date
US12598901B2 (en) 2026-04-07
CN222706921U (zh) 2025-04-01
CN119110643A (zh) 2024-12-10
EP4726511A1 (en) 2026-04-15
KR20240174903A (ko) 2024-12-18
US20240414992A1 (en) 2024-12-12

Similar Documents

Publication Publication Date Title
WO2020036275A1 (ko) 표시 장치
WO2020145506A1 (ko) 표시 장치
WO2020111420A1 (ko) 표시장치
WO2020130760A1 (ko) 표시 장치 및 그 제조방법
WO2020022589A1 (ko) 압력 센서를 포함하는 표시 장치
WO2022154517A1 (ko) 표시 장치
WO2020153593A1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
WO2023177023A1 (ko) 표시 장치
WO2022019547A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2020242004A1 (ko) 표시 패널, 및 그를 포함하는 표시 장치
WO2023008846A1 (ko) 표시 장치
WO2021033843A1 (ko) 표시 장치
WO2022131794A1 (ko) 표시 장치
WO2023177195A1 (ko) 표시 장치
WO2022145855A1 (ko) 표시 장치
WO2025063434A1 (ko) 표시 장치
WO2025089798A1 (ko) 표시 장치 및 그 제조 방법
WO2024253344A1 (ko) 표시 장치
WO2021182681A1 (ko) 표시 장치
WO2022225281A1 (ko) 표시 장치
WO2023054880A1 (ko) 표시 장치
WO2023054871A1 (ko) 표시 장치
WO2022124820A1 (ko) 표시 장치
WO2025192811A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24819496

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202517091956

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 2025568301

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025568301

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 202517091956

Country of ref document: IN

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112025025421

Country of ref document: BR

WWE Wipo information: entry into national phase

Ref document number: 2024819496

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2024819496

Country of ref document: EP

Effective date: 20260108

ENP Entry into the national phase

Ref document number: 2024819496

Country of ref document: EP

Effective date: 20260108

ENP Entry into the national phase

Ref document number: 2024819496

Country of ref document: EP

Effective date: 20260108

ENP Entry into the national phase

Ref document number: 2024819496

Country of ref document: EP

Effective date: 20260108

ENP Entry into the national phase

Ref document number: 2024819496

Country of ref document: EP

Effective date: 20260108

WWP Wipo information: published in national office

Ref document number: 2024819496

Country of ref document: EP