WO2021025234A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2021025234A1
WO2021025234A1 PCT/KR2019/016502 KR2019016502W WO2021025234A1 WO 2021025234 A1 WO2021025234 A1 WO 2021025234A1 KR 2019016502 W KR2019016502 W KR 2019016502W WO 2021025234 A1 WO2021025234 A1 WO 2021025234A1
Authority
WO
WIPO (PCT)
Prior art keywords
area
layer
pixel
pixel defining
disposed
Prior art date
Application number
PCT/KR2019/016502
Other languages
English (en)
French (fr)
Inventor
최종현
조승환
김태우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/630,879 priority Critical patent/US20220223667A1/en
Priority to CN201980099072.7A priority patent/CN114365292A/zh
Publication of WO2021025234A1 publication Critical patent/WO2021025234A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Definitions

  • each of the pixels Pm and Pa includes a pixel circuit PC and an organic light emitting diode OLED connected to the pixel circuit PC.
  • the pixel circuit PC may include a plurality of thin film transistors and a storage capacitor.
  • the thin film transistors and the storage capacitor may be connected to the signal lines SL, SL-1, EL, and DL, the initialization voltage line VL, and the driving voltage line PL.
  • the compensation gate electrode G3 of the compensation thin film transistor T3 is connected to the scan line SL, and the compensation source electrode S3 of the compensation thin film transistor T3 is a driving drain electrode D1 of the driving thin film transistor T1.
  • the compensation drain electrode (D3) of the compensation thin film transistor (T3) is 1 It is connected to the storage capacitor plate Cst1, the first initialization drain electrode D4 of the first initialization thin film transistor T4, and the driving gate electrode G1 of the driving thin film transistor T1.
  • the present invention is not limited thereto.
  • the first initialization thin film transistor T4 is connected to the previous scan line SL-1 and is driven according to the previous scan signal Sn-1
  • the second initialization thin film transistor T7 is a separate It is connected to a signal line (for example, a scan line afterwards) and may be driven according to a signal transmitted to the signal line.
  • a display device includes a main display area DA0 including a plurality of main pixels Pm, a plurality of sub-pixels Pa, and a transparent part TA. ) And includes a plurality of counter electrodes 223.
  • the counter electrodes 223 include a plurality of first counter electrodes 223A disposed to correspond to the main display area DA0, and a plurality of second counter electrodes 223B disposed to correspond to the sensor area SA
  • a shape of the plurality of first counter electrodes 223A is provided differently from the shape of the plurality of second counter electrodes 223B.
  • the counter electrodes 223 may be connected to each other.
  • the first emission layer 222b and the second emission layer 222b ′ may include a polymer material or a low molecular material, and may emit red, green, blue, or white light.
  • a second functional layer 222c may be formed on the first emission layer 222b and the second emission layer 222b'.
  • the second functional layer 222c may be a single layer or a multilayer.
  • the second functional layer 222c may include an electron transport layer (ETL) and/or an electron injection layer (EIL).
  • ETL electron transport layer
  • EIL electron injection layer
  • the second functional layer 222c may be integrally formed to correspond to the main pixels Pm and the auxiliary pixels Pa included in the display area DA and the sensor area SA.
  • the first functional layer 222a and/or the second functional layer 222c may be omitted.
  • the process of forming the input sensing layer 400 may be performed continuously after the process of forming the planarization layer 610 to be described later, or may be performed continuously after the process of forming the thin film encapsulation layer TFE. Accordingly, an adhesive member may not be interposed between the input sensing layer 400 and the thin film encapsulation layer TFE.
  • the display panel PN may include an opening PN_H corresponding to the opening area OA and passing through the display panel PN.
  • the substrate SUB, the display element layer DE, the thin film encapsulation layer TFE, the input sensing layer 400, and the planarization layer 610 have first to fifth openings SUB_H and DE_H respectively corresponding to the opening area OA. , TFE_H, 400H, 610H).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 메인 화소들을 포함하는 표시영역과, 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판, 메인 화소들에 대응하여 배치되는 제1 애노드 전극들, 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들, 제1 화소 정의막 상에 배치되고, 두께 방향으로 돌출된 스페이서들, 보조 화소들에 대응하여 배치되는 제2 애노드 전극들, 및 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함한다. 스페이서들 및 제2 화소 정의막들은 동일한 물질로 동시에 형성된다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 화상을 표시하는 장치로서, 유기 전계 발광소자(organic light emitting diodes; OLED) 또는 양자점 발광소자(quantum dot electroluminescence device; QD-EL)를 포함하는 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다.
표시 장치는 화소 회로 및 이를 구동하는 구동부를 포함한다. 구동부는 표시 영역에 인접한 비표시 영역에 배치될 수 있으며, 비표시 영역은 표시 장치의 기능상 일종의 데드 스페이스(dead space)로 볼 수 있다. 이러한 데드 스페이스를 감소시키기 위하여 표시 영역에 배치되는 신호 배선에 데이터 신호를 전달하는 연결 배선을 포함할 수 있다. 다만, 연결 배선의 길이 및 면적 등의 차이로 패턴이 시인될 수 있으므로, 블랙 화소 정의막을 사용하여 패턴 시인을 방지할 수 있다.
최근 표시 패널 아래에 센서들이 배치되는 표시 장치는 화상을 구현하는 화소 영역 및 센서 등이 배치될 수 있는 투과부를 구비한 센서영역을 포함한다. 다만, 이러한 표시 장치에 블랙 화소 정의막을 사용하는 경우, 센서영역의 투과율이 감소하는 문제점이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 표시 패널 아래에 센서들이 배치되는 표시 장치에서 화소 영역과 센서영역의 화소 정의막을 상이한 물질로 형성함으로써 신호 배선 패턴 시인을 방지하고, 센서영역의 투과율이 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 메인 화소들을 포함하는 표시영역과, 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판, 상기 메인 화소들에 대응하여 배치되는 제1 애노드 전극들, 상기 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들, 상기 제1 화소 정의막 상에 배치되고, 두께 방향으로 돌출된 스페이서들, 상기 보조 화소들에 대응하여 배치되는 제2 애노드 전극들, 및 상기 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함한다. 상기 스페이서들 및 상기 제2 화소 정의막들은 동일한 물질로 동시에 형성된다.
상기 제1 화소 정의막들은 카본 블랙 및 유기 절연 물질을 포함할 수 있다.
상기 제2 화소 정의막들 및 상기 스페이서들은 폴리이미드(polyimide), 폴리아마이드(poly amaide), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함할 수 있다.
상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함할 수 있다.
상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 클 수 있다.
상기 보조 화소들의 단위 면적당 개수는 상기 메인 화소들의 단위 면적당 개수보다 작을 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 메인 화소들을 포함하는 표시영역과, 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판, 상기 메인 화소들에 대응하여 배치되는 제1 애노드 전극들, 상기 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들, 상기 제1 화소 정의막들 상에 배치되고, 두께 방향으로 돌출된 스페이서들, 상기 보조 화소들에 대응하여 배치되는 제2 애노드 전극들, 및 상기 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함한다. 상기 제2 화소 정의막들은 뱅크부들 및 상기 뱅크부들을 덮으며 두께 방향으로 돌출된 돌출부들을 포함하한다. 상기 제1 화소 정의막들 및 뱅크부들은 동일한 물질로 동시에 형성된다.
상기 제1 화소 정의막들 및 상기 뱅크부들은 카본 블랙 및 유기 절연 물질을 포함할 수 있다.
상기 돌출부들 및 상기 스페이서들은 폴리이미드(polyimide), 폴리아마이드(poly amaide), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함할 수 있다.
상기 기판으로부터 상기 돌출부들의 상면까지의 높이는 상기 기판으로부터 상기 스페이서들의 상면까지의 높이와 동일할 수 있다.
상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함할 수 있다.
상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 클 수 있다.
상기 보조 화소들의 단위 면적당 개수는 상기 메인 화소들의 단위 면적당 개수보다 작을 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 메인 화소들을 포함하는 표시영역, 보조 화소들 및 투과부들을 포함하는 센서영역 및 상기 센서 영역 내에 형성된 개구 영역을 포함하고, 상기 센서 영역과 상기 개구 영역 사이에 비표시 영역을 포함하는 기판, 상기 메인 화소들에 대응하여 배치되는 제1 애노드 전극들, 상기 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들, 상기 제1 화소 정의막 상에 배치되는 제1 스페이서들, 상기 보조 화소들에 대응하여 배치되는 제2 애노드 전극들, 및 상기 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함한다. 상기 비표시 영역에 배치되고, 상기 개구 영역을 따라 형성되는 빛샘 방지벽을 포함한다. 상기 제1 화소 정의막들 및 상기 빛샘 방지벽은 동일한 물질로 동시에 형성된다.
상기 제1 화소 정의막들 및 상기 빛샘 방지벽은 카본 블랙 및 유기 절연 물질을 포함할 수 있다.
상기 제2 화소 정의막들 및 상기 스페이서들은 폴리이미드(polyimide), 폴리아마이드(poly amaide), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함할 수 있다.
상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함할 수 있다.
상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 클 수 있다.
상기 보조 화소들의 단위 면적당 개수는 상기 메인 화소들의 단위 면적당 개수보다 작을 수 있다.
상기 표시 영역 및 상기 센서 영역을 커버하는 박막 봉지층을 포함하되, 상기 박막 봉지층은 순차적으로 적층된 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 표시 패널 아래에 센서들이 배치되는 표시 장치에서 화소 영역과 센서영역의 화소 정의막을 상이한 물질로 형성함으로써 신호 배선 패턴 시인을 방지하고, 센서영역의 투과율이 향상된 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3은 도 1의 표시 장치를 펼쳐진 상태를 나타내는 전개도이다.
도 4는 도 1의 표시 장치의 일 예를 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 6은 일 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 7은 도 3의 A영역에 대응하는 개략적인 평면도로, 표시영역과 센서영역의 경계부의 일부를 나타내는 도면이다.
도 8은 도 7의 I-I'선에 따르는 개략적인 단면도이다.
도 9는 도 7의 II-II' 선 및 III-III'선에 따르는 개략적인 단면도이다.
도 10은 도 7의 IV-IV'선에 따르는 개략적인 단면도이다.
도 11은 일 실시예에 따른 표시 장치의 사시도이다.
도 12A 내지 도 12C는 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도들이다.
도 13은 일 실시예에 따른 표시 패널의 일 영역에 위치한 배선(신호라인)들을 나타낸 평면도이다.
도 14 내지 도 16은 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1의 표시 장치를 펼쳐서 나타낸 전개도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 영상을 표시할 수 있다. 예를 들어, 표시 장치(1)는 유기발광 표시 장치(OLED), 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP), 전계방출 표시 장치(FED), 전기 영동 표시 장치(EPD) 등일 들 수 있다. 이하에서, 표시 장치(1)는 유기발광 표시 장치인 것을 예시하여 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
표시 장치(1)는, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 스마트 워치(Smart watch), 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 장치 등과 같은 다양한 제품에 적용될 수 있다.
표시 장치(1)는 주표시면(10) 및 부표시면들(11, 12, 13, 14)을 포함할 수 있다.
주표시면(10)은 대체로 판 형상을 가지고, 표시 장치(1)의 일 평면 상에 위치하며, 주표시면(10) 및 부표시면들(11, 12, 13, 14) 중 가장 넓은 면적(또는, 크기)을 가질 수 있다. 예를 들어, 주표시면(10)은 표시 장치(11)의 상면에 위치할 수 있다. 주표시면(10)은 직사각형 등 다각형 형상, 원형, 타원형 등의 평면 형상을 가질 수 있다.
부표시면들(11, 12, 13, 14)은 주표시면(10)이 위치하는 평면과는 다른 평면 상에 위치할 수 있다. 부표시면들(11, 12, 13, 14) 각각은 주표시면(10)의 면적보다 작은 면적을 가지고, 부표시면들(11, 12, 13, 14)은 상호 다른 평면들에 위치할 수 있다. 부표시면들(11, 12, 13, 14)은 주표시면(10)의 변들과 각각 연결되고 주표시면(10)(또는, 주표시면(10)의 변들)으로부터 벤딩되거나 절곡될 수 있다.
예를 들어, 주표시면(10)이 직사각형 형상인 경우, 표시 장치(1)는 제1 내지 제4 부표시면들(11, 12, 13, 14)을 포함하고, 제1 내지 제4 부표시면들(11, 12, 13, 14)은 직사각형의 4개의 변들에 각각 연결될 수 있다.
제1 부표시면(11)은 주표시면(10)의 제1 장변에 연결되고, 주표시면(10)으로부터 수직 방향으로 절곡되어 표시 장치(1)의 좌측면을 구성할 수 있다. 유사하게, 제2 부표시면(12)은 주표시면(10)의 제2 장변에 연결되고, 주표시면(10)으로부터 수직 방향으로 절곡되어 표시 장치(1)의 우측면을 구성할 수 있다. 제3 부표시면(13)은 주표시면(10)의 제1 단변에 연결되어 표시 장치(1)의 상측면을 구성하고, 제4 부표시면(14)은 주표시면(10)의 제2 단변에 연결되어 표시 장치(1)의 하측면을 구성할 수 있다.
이 경우, 표시 장치(1)는 상면과 그에 연결된 측면들에서 화면을 표시하는 다면 입체 표시 장치일 수 있다. 도 2에서 표시 장치(1)의 하면은 표시면을 포함하지 않는 것으로 도시되어 있으나, 이는 예시적인 것으로, 이에 제한되는 것은 아니다. 예를 들어, 표시 장치(1)는 영상을 표시하는 하면을 더 포함할 수도 있다.
주표시면(10)은 메인 화소(Pm)들을 포함하는 주 표시 영역(DA0)과 보조 화소들(Pa) 및 투과부(TA)들을 포함하는 센서 영역(SA)을 포함할 수 있다.
주 표시 영역(DA0)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있다.
표시 장치(1)는 센서영역(SA)을 포함한다. 센서영역(SA)은 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서와 같은 컴포넌트가 배치되는 영역일 수 있다. 센서영역(SA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다.
보조 화소(Pa)들이 배치될 수 있으며, 상기 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 센서영역(SA)에서 제공되는 이미지는 보조 이미지로 주 표시 영역(DA0)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 센서영역(SA)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는 바, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 주 표시 영역(DA0)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
센서영역(SA)은 주 표시 영역(DA0)의 일측에 배치될 수 있으며, 일 실시예로서 도 1은 센서영역(SA)은 주 표시 영역(DA0)의 상측에 배치될 수 있다.
표시 장치(1)는 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시영역은 영상을 표시하는 영역으로, 영상을 표시하는 최소 단위의 발광 유닛인 화소(PX)를 포함할 수 있다. 비표시영역은 영상을 표시하지 않는 영역으로, 화소(PX)를 포함하지 않을 수 있다. 화소(PX)에 대해서는 도 5 및 도 6을 참조하여 후술하기로 한다.
먼저, 표시영역(DA)은 주표시영역(DA0) 및 제1 내지 제4 부표시영역들(DA1 내지 DA4)를 포함할 수 있다.
주표시영역(DA0)은 주표시면(10)에 위치할 수 있다. 예를 들어, 주표시면(10)은 주표시영역(DA0)만을 포함할 수 있다. 제1 표시영역(DA1)은 제1 부표시면(11)에 위치하고, 제1 표시영역(DA1)은 주표시영역(DA0)과 연결될 수 있다. 유사하게, 제2 내지 제4 표시영역들(DA2 내지 DA4)은 제2 내지 제4 부표시면들(12 내지 14)에 각각 위치하고, 제2 내지 제4 표시영역들(DA2 내지 DA4) 각각은 주표시영역(DA0)과 연결될 수 있다.
비표시영역(NDA)은, 표시 장치(1)의 전개도 상에서, 표시영역(DA)의 가장자리(또는, 주표시면(10)과 부표시면들(11, 12, 13, 14) 전체의 최외곽 가장자리)를 따라 배치될 수 있다. 비표시영역(NDA)에는 구동 배선, 구동 회로 등이 배치될 수 있다. 비표시영역(NDA)은 누설광을 차단하는 블랙 매트릭스, 데코레이션 잉크 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
비표시영역(NDA)은 제1 내지 제4 비표시영역들(NDA1 내지 DNA4)(또는, 제1 내지 제4 서브 비표시영역들)을 포함할 수 있다. 제1 비표시영역(NDA1)은 제1 부표시면(11)에 위치할 수 있다. 유사하게, 제2 내지 제4 비표시영역들(NDA2 내지 NDA4)은 제2 내지 제4 부표시면들(12 내지 14)에 각각 위치할 수 있다.
실시예들에서, 비표시영역(NDA)(또는, 표시 장치(1))은 제1 내지 제4 코너윙들(21 내지 24)(또는, 코너부, 코너 영역들, 코너윙 영역들)을 포함할 수 있다. 제1 내지 제4 코너윙들(21 내지 24) 각각은 주표시면(10)의 모서리(즉, 2개의 변들이 만나는 부분)에 인접하여 배치될 수 있다. 제1 내지 제4 코너윙들(21 내지 24)은 그 위치를 제외하고 상호 실질적으로 동일할 수 있다. 이하에서는, 제1 내지 제4 코너윙들(21 내지 24)의 공통된 특징을 제1 코너윙(21)을 기준으로 설명하기로 하며, 중복되는 설명은 반복하지 않기로 한다.
제1 코너윙(21)은 주표시면(10)의 모서리로부터 외측으로 돌출된 형상을 가질 수 있다. 제1 코너윙(21)은 제1 부표시면(11)과 제4 부표시면(14) 사이에 위치하고(또는, 제1 부표시영역(DA1)과 제4 부표시영역(DA4) 사이에 위치하거나, 제1 비표시영역(NDA1)과 제4 비표시영역(NDA4) 사이에 위치하고), 제1 부표시면(11)과 제4 부표시면(14) 사이의 교차각을 둔각으로 완화할 수 있다. 제1 코너윙(21)의 일단은 제1 부표시면(11)에 위치하고 타단은 제4 부표시면(14)에 위치할 수 있다.
제1 코너윙(21)은 신호 배선들이 배치되거나 경유하는 공간을 제공할 수 있다. 제1 부표시면(11) 및 제4 부표시면(14)이 절곡되는 경우, 제1 코너윙(21)은 내측(즉, 표시 장치(1)의 내부 공간 또는 무게 중심을 향하는 방향)으로 접힐 수 있다. 이 경우, 제1 코너윙(21)은 절곡선(20)을 따라 절곡되어, 제1 코너윙(21)의 일단(즉, 제1 부표시면(11)에 인접한 제1 부분)과 제1 코너윙(21)의 타단(즉, 제4 부표시면(14)에 인접한 제2 부분)은 상호 대향할 수 있다. 제1 코너윙(21)의 일단 및 타단은 상호 접하거나 결합층 등을 통해 결합될 수 있다.
제1 코너윙(21)은 제1 부표시면(11) 및 제4 부표시면(14)의 절곡시 내측으로 접히기 때문에, 제1 코너윙(21)은 외부에 노출되지 않고, 유사하게, 제2 코너윙(22), 제3 코너윙(23) 및 제4 코너윙(24)은 외부에 노출되지 않을 수 있다. 따라서, 제1 내지 제4 코너윙들(21 내지 24)은 비표시영역(NDA)에 포함될 수 있다.
비표시영역(NDA)(또는, 표시 장치(1))은 구동 영역(30)을 더 포함하고, 구동 영역(30)은 제1 내지 제4 부표시면들(11, 12, 13, 14) 중 적어도 하나와 연결될 수 있다. 예를 들어, 구동 영역(30)은 제4 부표시면(14)의 일측(예를 들어, 표시 장치(1)의 전개도상, 제4 부표시면(14)의 하측)에 연결될 수 있다.
도 1에 도시된 바와 같이, 제4 부표시면(14)이 주표시면(10)을 기준으로 수직으로 절곡될 때, 구동 영역(30)은 제4 부표시면(14)을 기준으로 수직으로 한번 더 절곡되어(즉, 주표시면(10)을 기준으로 180°의 각도로 절곡되어), 주표시면(10)의 두께 방향으로, 주표시면(1)의 하부에 배치될 수 있다. 구동 영역(30)은 주표시면(10)과 중첩하고 주표시면(10)에 평행할 수 있다.
표시 장치(1)는 구동칩(40)(또는, 구동칩이 배치되고, 구동칩과 전기적으로 연결되는 패드부)를 포함하고, 구동칩(40)은 구동 영역(30)에 배치될 수 있다. 구동칩(40)은 화소(PX)의 구동에 필요한 구동 신호를 생성하여 표시영역(DA)(또는, 화소(PX))에 제공할 수 있다. 예를 들어, 구동칩(40)은 화소(PX)의 발광 휘도를 결정하는 데이터 신호를 생성할 수 있다. 이 경우, 구동칩(40)은 구동 영역에 형성된 구동 배선(미도시)과 주표시면(10)과 부표시면들(11, 12, 13, 14)에 형성되는 신호 배선(미도시)(예를 들어, 데이터 배선)을 통해 화소(PX)에 데이터 신호를 제공할 수 있다.
도 3은 도 1의 표시 장치의 일 예를 나타내는 평면도이다.
도 1 내지 도 3을 참조하면, 표시 장치(1)는 신호 배선(136), 연결 배선(146), 및 구동 배선(60)을 포함할 수 있다. 한편, 신호 배선(136), 연결 배선(146), 및 구동 배선(60)의 배치 구성은, 제1 방향(W1)으로 연장하며 표시 장치(1)의 면적 중심을 관통하는 기준축(미도시)을 기준으로 대칭일 수 있다. 이하에서는, 제1 부표시면(11)에 상대적으로 인접하는 신호 배선(136), 연결 배선(146), 및 구동 배선(60)을 중심으로 설명하기로 한다.
신호 배선(136)은 데이터 배선들(D1 내지 Dm)(또는, 신호 배선들)을 포함할 수 있다(단, m은 3 이상의 정수).
데이터 배선들(D1 내지 Dm)은 제1 방향(W1)으로 연장하며, 제2 방향(W2)을 따라 특정 간격을 가지고 순차적으로 배열될 수 있다. 데이터 배선들(D1 내지 Dm) 각각은 제1 방향(W1)으로 표시영역(DA)을 가로질러 연장할 수 있다. 도 3에서는 설명의 편의를 위해 데이터 배선들(D1 내지 Dm)을 주 표시 영역(DA0) 및 센서 영역(SA)에서 제1 방향(W1)을 따라 일직선으로 연장되는 것으로 도시하였으나, 데이터 배선들(D1 내지 Dm)은 센서 영역(SA)에서는 투과부(TA)를 우회하여 연장될 수 있다. 여기서, 데이터 배선들(D1 내지 Dm) 중 제1 내지 제k 데이터 배선들은 하나의 표시면에만 배치될 수 있다(단, k는 2 이상이고, m보다 작은 양의 정수). 이하에서는, k는 7이고, m은 14보다 큰 것을 예시하여 설명하기로 한다.
예를 들어, 제1 내지 제7 데이터 배선들(D1 내지 D7)은 제1 비표시영역(NDA1)의 일단부로부터 제4 표시영역(DA4)을 가로질러 제1 비표시영역(NDA1)의 타단부(예를 들어, 하측부에서 상측부)까지 연장할 수 있다. 제8 내지 제14 데이터 배선들(D8 내지 D14)은 제4 비표시영역(NDA4)으로부터 제4 부표시영역(DA4), 주표시영역(DA0) 및 제3 부표시영역(DA3)을 가로질러 제3 비표시영역(NDA3)까지 연장할 수 있다. 또한, 데이터 배선들(D1 내지 Dm) 중 일부는 코너윙들(21 내지 24) 중 하나로부터 다른 하나까지 연장할 수 있다. 예를 들어, 제3 내지 제7 데이터 배선들(D3 내지 D7)은 제1 코너윙(21)으로부터 제3 코너윙(23)까지 연장할 수 있다.
연결 배선(146)은 신호 배선(136) 중 일부와 구동 배선(60) 중 일부를 전기적으로 연결할 수 있다. 연결 배선(146)은 신호 배선(136)이 배치되는 층(layer)과 다른 층에 배치되며, 연결 배선(146)은 절연층을 통해 신호 배선(136)과 절연될 수 있다.
연결 배선(146)은 제1 내지 제k 데이터 배선들(D1 내지 Dk)에 대응하여 제1 내지 제k 데이터 연결 배선들(DM1 내지 DMk)(또는, 제1 내지 제k 연결 배선들)을 포함할 수 있다. k는 7인 경우, 연결 배선(146)은 제1 내지 제7 데이터 연결 배선들(DM1 내지 DM7)을 포함할 수 있다. 데이터 연결 배선들(DM1 내지 DM7)은 제1 부표시면(11)에 배치되는 데이터 배선들(D1 내지 D7)에 각각 대응할 수 있다.
제1 내지 제7 데이터 연결 배선들(DM1 내지 DM7)은 제4 부표시면(14)의 제4 비표시영역(NDA4)(예를 들어, 제4 비표시영역(NDA4)의 하측부)으로부터 표시영역(DA)을 경유하여 대응하는 신호 배선(136)의 일단까지(예를 들어, 제1 부표시면(11)의 제1 비표시영역(NDA1)의 하측부 및 제1 코너윙(21)까지) 연장할 수 있다. 제1 내지 제7 데이터 연결 배선들(DM1 내지 DM7)은 상호 특정 간격을 가지고 이격되어 배치될 수 있다. 제1 내지 제7 데이터 연결 배선들(DM1 내지 DM7) 간의 간격은 제1 내지 제7 데이터 배선들(D1 내지 D7) 간의 간격과 같을 수 있다.
도 4는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 I-I'선에 따른 단면에 대응할 수 있다.
도 4를 참조하면, 표시 장치(1)는 표시 패널(PN) 및 컴포넌트(CP)를 포함할 수 있다. 표시 패널(PN)은 표시요소층(DE)을 포함하고, 컴포넌트(CP)는 센서영역(SA)에 대응되게 배치될 수 있다.
표시 패널(PN)은 기판(SUB), 기판(SUB) 상에 배치된 표시요소층(DE), 상기 표시요소층(DE)을 밀봉하는 밀봉부재로써 박막봉지층(TFE)을 포함할 수 있다. 또한, 표시 패널(PN)은 기판(SUB)에 하부에 배치된 하부보호필름(PF)을 더 포함할 수 있다.
기판(SUB)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(SUB)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(SUB)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(DE)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
주 표시 영역(DA0)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 메인 화소(Pm)가 배치되며, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 보조 화소(Pa)가 배치될 수 있다.
또한, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(CP)로부터 방출되는 빛/신호 나 컴포넌트(CP)로 입사되는 빛/신호가 투과(tansmission)되는 영역으로 이해할 수 있다.
컴포넌트(CP)는 센서영역(SA)에 위치할 수 있다. 컴포넌트(CP)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 컴포넌트(CP)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다. 센서영역(SA)에 배치된 컴포넌트(CP)의 수는 복수로 구비될 수 있다. 예컨대, 컴포넌트(CP)로써 발광소자 및 수광소자가 하나의 센서영역(SA)에 함께 구비될 수 있다. 또는, 하나의 컴포넌트(CP)에 발광부 및 수광부가 동시에 구비될 수 있다.
센서영역(SA)에는 하부금속층(BSM)이 배치될 수 있다. 하부금속층(BSM)은 보조 박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BSM)은 외부 광이 보조 박막트랜지스터(TFT') 등이 포함된 보조 화소(Pa)에 도달하는 것을 차단할 수 있다. 예컨대, 하부금속층(BSM)은 컴포넌트(CP)로부터 출사되는 광이 보조 화소(Pa)에 도달하는 것을 차단할 수 있다.
일부 실시예에서, 하부 금속층(BSM)에는 정전압 또는 신호가 일가되어, 정전기 방전에 의한 화소 회로의 손상을 방지할 수 있다.
박막봉지층(TFE)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 4는 제1 및 제2무기봉지층(TFE1, TFE3)과 이들 사이의 유기봉지층(TFE2)을 나타낸다.
제1 및 제2무기봉지층(TFE1, TFE3)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(TFE2)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
하부보호필름(PF)은 기판(SUB)의 하부에 부착되어, 기판(SUB)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(PF)는 센서영역(SA)에 대응하는 개구(PF_OP)를 구비할 수 있다. 하부보호필름(PF)에 개구(PF_OP)를 구비함으로써, 센서영역(SA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(PF)는 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
센서영역(SA)의 면적은 컴포넌트(CP)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 하부보호필름(PF)에 구비된 개구(PF_OP)의 면적은 상기 센서영역(SA)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(PF_OP)의 면적은 센서영역(SA)의 면적에 비해 작게 구비될 수 있다.
또한, 센서영역(SA)에는 복수의 컴포넌트(CP)가 배치될 수 있다. 상기 복수의 컴포넌트(CP)는 서로 기능을 달리할 수 있다.
도시되지는 않았으나, 표시 패널(PN) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시요소층(DE)을 밀봉하는 봉지부재로 박막봉지층(TFE)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시요소층(DE)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(SUB)과 합착되는 밀봉기판을 이용할 수도 있다.
도 5 및 도 6는 본 발명의 일 실시예에 따른 표시 패널에 포함될 수 있는 메인 화소 및/또는 보조 화소의 등가회로도들이다.
도 5를 참조하면, 각 화소(Pm, Pa)는 스캔라인(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 5에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 6에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 6를 참조하면, 각 화소(Pm, Pa)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 6에서는 각 화소(Pm, Pa)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어선(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 메인 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 메인 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 메인 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 6에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔라인)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 6에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
본 실시예에 있어서, 메인 화소(Pm)와 보조 화소(Pa)는 동일한 화소 회로(PC)를 구비할 수 있다. 그러나, 이에 한정되지 않는다. 메인 화소(Pm)와 보조 화소(Pa)는 다른 구조의 화소 회로(PC)를 구비할 수도 있다. 예컨대, 메인 화소(Pm)는 도 6의 화소 회로를 채용하고, 보조 화소(Pa)는 도 5의 화소 회로를 채용할 수 있는 등 다양한 변형이 가능하다.
이하, 도 7 내지 도 9를 통해서, 주 표시 영역(DA0)에 배치되는 제1 화소정의막(119) 및 스페이서(120)와 센서 영역(SA)에 배치되는 제2 화소정의막(119')의 관계를 자세히 설명한다.
도 7은 도 2의 A영역에 대응하는 개략적인 평면도로, 표시영역과 센서영역의 경계부의 일부를 나타내며, 도 8은 도 7의 I-I'선에 따르는 개략적인 단면도, 도 9는 도 7의 II-II' 선에 따르는 개략적인 단면도이다.
먼저, 도 7을 참조하면, 본 발명의 일 실시예에 따르는 표시 장치는 복수의 메인화소들(Pm)을 포함하는 주 표시 영역(DA0)과, 복수의 보조화소들(Pa) 및 투과부(TA)를 구비하는 센서영역(SA)을 포함하며, 복수의 대향전극(223)들을 포함한다. 대향전극(223)들은 주 표시 영역(DA0)에 대응하여 배치된 복수의 제1대향전극(223A)들, 및 센서영역(SA)에 대응하여 배치된 복수의 제2대향전극(223B)들을 포함하며, 복수의 제1대향전극(223A)들의 형상은 상기 복수의 제2대향전극(223B)들의 형상과 다르게 구비된다. 대향전극(223)들은 서로 연결될 수 있다.
제1 및 제2대향전극(223A, 223B) 각각은 하나의 화소그룹(Pg)에 대응하여 배치될 수 있다.
화소그룹(Pg)에는 적어도 하나의 화소(Pa, Pm)가 포함될 수 있다. 도 7에 있어서, 하나의 화소그룹(Pg)에는 2열로 배치된 4개의 화소(Pa, Pm)가 포함된 것으로 도시하고 있다. 그러나, 본 발명은 이에 한정되지 않는다. 하나의 화소그룹(Pg)에 포함되는 화소(Pa, Pm)의 개수 및 배치는 다양하게 변형될 수 있다. 예컨대, 하나의 화소그룹(Pg)에는 1열로 나란히 배치된 3개의 화소(Pa, Pm)가 포함되거나, 4열로 배치된 8개의 화소(Pa, Pm)가 포함될 수 있다. 본 명세서에서, 화소(Pa, Pm)는 적색, 녹색, 또는 청색을 내는 부화소를 의미할 수 있다.
투과부(TA)는 표시요소가 배치되지 않아 광 투과율이 높은 영역으로, 센서영역(SA)에 복수로 구비될 수 있다. 투과부(TA)는 제1방향(DR1) 및/또는 제2방향(DR2)을 따라 화소그룹(Pg)과 교번적으로 배치될 수 있다. 또는, 투과부(TA)들은 화소그룹(Pg)을 둘러싸도록 배치될 수 있다. 또는, 보조 화소(Pa)들은 투과부(TA)를 둘러싸도록 배치될 수 있다. 본 실시예에서, 투과부(TA)는 제1 및 제2대향전극(223A, 223B)이 배치되지 않는 영역으로, 센서영역(SA)에서 대향전극(233)의 개구(233OP)에 대응되는 영역을 의미할 수 있다.
투과부(TA)의 크기는 적어도 하나의 화소(Pa, Pm)의 발광영역에 비해서 크게 구비될 수 있다. 일부 실시예에서, 투과부(TA)의 크기는 하나의 화소그룹(Pg)의 크기와 같거나 더 크게 구비될 수 있다.
제1 및 제2대향전극(223A, 223B)들은 상호 전기적으로 연결될 수 있다. 제1대향전극(223A)의 일부와 제2대향전극(223B)은 주 표시 영역(DA0)과 센서 영역(SA)의 경계에서 상호 전기적으로 연결될 수 있고, 제2 방향으로 상호 이격된 복수의 제1대향전극(223A)은 비표시영역(NDA)의 제2전원공급배선(ELVSS, 도 5 및 도 6 참조)과 각각 전기적으로 연결될 수 있다.
구체적으로, 제1대향전극(223A)들 중 제1방향(DR1)으로 인접한 제1대향전극(223A)들은 상호 연결되도록 배치되고, 제2방향(DR2)으로 인접한 제1대향전극(223A)들은 상호 이격되도록 배치될 수 있다. 그러나, 이와 같이 제2방향(DR2)으로 이격된 제1대향전극(223A)들은 비표시영역(NDA)의 제2전원공급배선(ELVSS, 도 5 및 도 6 참조)과 각각 전기적으로 연결되는 바, 결과적으로 제1대향전극(223A)들은 서로 전기적으로 연결될 수 있다.
제2대향전극(223B)들은 투과부(TA)를 우회하여 제1방향(DR1) 및/또는 제2방향(DR2)을 따라 화소그룹(Pg)과 제3방향(DR3)으로 중첩되도록 배치될 수 있다. 즉, 제1방향(DR1)을 따라 나열된 제2대향전극(223B)들은 투과부(TA)를 사이에 두고 이격되어 배치되며, 제2방향(DR2)을 따라 나열된 제2대향전극(223B)들은 투과부(TA)를 사이에 두고 이격되어 배치되는 것으로 이해될 수 있다. 제2대향전극(223B)들은 제1방향(DR1) 및 제2 방향(DR2)으로 상호 전기적으로 연결되도록 배치될 수 있다. 상호 연결된 제2대향전극(223B)들은 비표시영역(NDA)의 제2전원공급배선(ELVSS, 도 5 및 도 6 참조)과 전기적으로 연결될 수 있다.
일 실시예에서, 제1폭(W1)은 제2폭(W2)에 비해서 크게 구비될 수 있다. 즉, 센서영역(SA)에 배치되는 제2대향전극(223B)의 제1방향(W2)으로의 제2폭(W2)이 표시영역(DA)에 배치되는 제1대향전극(223A)의 제1방향(W2)으로의 제1폭(W1)보다 작게 구비되는 바, 투과부(TA)를 사이에 두고 배치된 제2대향전극(223B) 간의 이격거리가 크게 구비될 수 있다. 즉, 투과부(TA)의 제1방향(W2)으로의 폭(Wt)이 제1폭(W1)에 비해서 크게 구비되며, 이에 따라, 광이 투과할 수 있는 투과부(TA)의 면적이 크게 구비될 수 있다. (Wt > W1 > W2)
한편, 제1대향전극(223A)들 중 제2방향(W2)으로 인접한 제1대향전극(223A)들 사이는 투과부(TA)의 제2방향(W1)으로의 길이(dt)에 비해서 매우 작게 구비될 수 있다.
이하, 도 8 및 도 9을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 적층구조에 대해서 살펴보도록 한다. 도 8은 도 7의 I-I'선에 따르는 개략적인 단면도로 표시영역(DA)의 일부 단면을 나타내며, 도 9은 도 7의 II-II' 선에 따르는 개략적인 단면도로 센서영역(SA)의 일부 단면을 나타내고 있다.
도 8 및 도 9을 참조하면, 본 발명의 일 실시예에 따르는 표시 장치는 주 표시 영역(DA0) 및 센서영역(SA)을 포함한다. 주 표시영역(DA0)에는 메인 화소(Pm)가 배치되고, 센서영역에는 보조 화소(Pa) 및 투과부(TA)가 배치된다.
메인 화소(Pm)는 메인 박막트랜지스터(TFT), 메인 스토리지 커패시터(Cst), 및 메인 유기발광다이오드(OLED)를 포함할 수 있다. 보조 화소(Pa)는 보조 박막트랜지스터(TFT'), 보조 스토리지 커패시터(Cst') 및 보조 유기발광다이오드(OLED')를 포함할 수 있다. 투과부(TA)는 상기 투과부(TA)에 대응되도록 투과홀(TAH)을 구비할 수 있다.
이하, 본 발명의 일 실시예에 따르는 표시 장치에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다.
기판(SUB)은 글래스 또는 고분자 수지를 포함할 수 있다.
버퍼층(111)은 기판(SUB) 상에 위치하여, 기판(SUB)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(SUB) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(SUB)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
센서영역(SA)에서, 제1버퍼층(111a)과 제2버퍼층(111b) 사이에는 하부전극층(BSM)이 배치될 수 있다. 다른 실시예로, 하부전극층(BSM)은 기판(SUB)과 제1버퍼층(111a) 사이에 배치될 수도 있다. 하부전극층(BSM)은 보조 박막트랜지스터(TFT')의 하부에 배치되어, 컴포넌트(CP) 등으로부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다.
또한, 하부전극층(BSM)은 다른 층에 배치된 배선(GCL)과 컨택홀을 통해 연결될 수 있다. 하부전극층(BSM)은 상기 배선(GCL)으로 부터 정전압 또는 신호를 제공받을 수 있다. 예컨대, 하부전극층(BSM)은 구동전압(ELVDD) 또는 스캔 신호를 제공받을 수 있다. 하부전극층(BSM)은 정전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부전극층(BSM)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부전극층(BSM)은 전술한 물질의 단일층 또는 다층일 수 있다.
상기 버퍼층(111) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFT) 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함한다. 메인 박막트랜지스터(TFT)는 표시영역(DA)의 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 센서영역(SA)의 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1) 및 제2반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제2반도체층(A2)은 상기 제2버퍼층(111b)을 사이에 두고 하부전극층(BSM)과 중첩할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1) 및 제2반도체층(A2)과 각각 중첩되도록 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 제1상부 전극(CE2) 및 보조 스토리지 커패시터(Cst')의 제2상부 전극(CE2')이 배치될 수 있다.
표시영역(DA)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 즉, 제1게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 제1하부 전극(CE1)으로 기능할 수 있다.
센서영역(SA)에서 제2상부 전극(CE2')은 그 아래의 제2게이트전극(G2)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제2게이트전극(G2) 및 제2상부 전극(CE2')은 보조 스토리지 커패시터(Cst')를 이룰 수 있다. 제1게이트전극(G1)은 보조 스토리지 커패시터(Cst')의 제2하부 전극(CE1')으로 기능할 수 있다.
제1상부 전극(CE2) 및 제2상부 전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2) 및 제2상부 전극(CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1화소전극(221) 및 제2화소전극(221')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(117)에는 메인 박막트랜지스터(TFT)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 개구부가 존재하며, 제1화소전극(221)은 상기 개구부를 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 메인 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
또한, 평탄화층(117)에는 보조 박막트랜지스터(TFT')의 제2소스전극(S2) 및 제2드레인전극(D2) 중 어느 하나를 노출시키는 개구부를 포함하여, 제2화소전극(221')은 상기 개구부를 통해 제2소스전극(S2) 또는 제2드레인전극(D2)과 컨택하여 보조 박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
제1화소전극(221) 및 제2화소전극(221')은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1화소전극(221) 및 제2화소전극(221')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 제1화소전극(221) 및 제2화소전극(221')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 일부 실시예에서, 제1화소전극(221) 및 제2화소전극(221')은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
주 표시 영역(DA0)에서, 제1 화소 정의막(119)은 제1화소전극(221) 각각의 가장자리를 커버할 수 있다. 제1 화소 정의막(119)은 제1화소전극(221) 각각에 중첩하며, 화소의 발광영역을 정의하는 제1개구(OP1)를 포함한다. 제1 화소 정의막(119)은 제1 화소전극(221)의 가장자리와 제1 화소전극(221) 상부의 대향전극(223A) 사이의 거리를 증가시킴으로써 제1 화소전극(221)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
제1 화소 정의막(119)은 검정색의 화소 정의막(black pixel defining layer: black PDL)일 수 있다. 즉, 제1 화소 정의막(119)은 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 제1 화소 정의막(119)는 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 비표시 영역(NDA)을 감소시키기 위하여 표시 영역(DA)에 배치되는 신호 배선(136)들에 데이터 신호를 전달하는 연결 배선(146)을 포함할 수 있다. 다만, 연결 배선(146)의 길이 및 면적 등의 차이로 패턴이 시인될 수 있다. 제1 화소 정의막(119)을 검정색의 화소 정의막을 사용하는 경우, 연결 배선 (146)에 의한 광의 반사, 회절, 산란 등에 의한 표시 품질 저하가 최소화될 수 있다.
제1 화소 정의막(119)은 스페이서(120)를 포함할 수 있다. 스페이서(120)는 제1 화소 정의막(119)의 상면으로부터 두께 방향으로 돌출되도록 배치될 수 있다. 스페이서(120)는 각뿔대, 각기둥, 원뿔대, 원기둥, 반구 및 반편구 중 어느 하나의 형상을 가질 수 있다.
스페이서(120)는 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
센서 영역(SA)에서, 제2 화소 정의막(119')은 제2화소전극(221') 각각의 가장자리를 커버할 수 있다. 제2 화소 정의막(119')은 제2화소전극(221') 각각에 중첩하며, 화소의 발광영역을 정의하는 제2개구(OP2)를 포함한다. 제2 화소 정의막(119')은 제2 화소전극(221')의 가장자리와 제2 화소전극(221') 상부의 대향전극(223B) 사이의 거리를 증가시킴으로써 제2 화소전극(221')의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
다만, 센서 영역(SA)에 형성되는 제2 화소 정의막(119')은 주 표시 영역(DA0)에 형성되는 제1 화소 정의막(119)와 달리 검정색의 화소 정의막(black pixel defining layer: black PDL)이 아닐 수 있다. 즉, 제2 화소 정의막(119')은 특정 값 이상의 광 투과율이 요구됨에 따라 투명한 물질로 구성될 수 있다.
센서영역(SA)에는 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(CP)로부터 방출되는 빛/신호 나 컴포넌트(CP)로 입사되는 빛/신호가 투과(tansmission)되는 영역으로 이해할 수 있다.
컴포넌트(CP)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예를 들어, 컴포넌트(CP)는 광 센서나 카메라일 수 있다. 일반적으로 광 센서를 근접 센서로 활용하기 위해서는 약 15%의 광 투과율이 요구되며, 홍채나 얼굴을 인식하기 위해서는 약 85%의 광 투과율이 요구된다. 또한, 카메라로 대상체를 촬상하기 위해서는 약 95%의 광 투과율이 요구된다.
따라서, 제2 화소정의막(119')은 주 표시 영역(DA0)에 형성되는 스페이서(120)와 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 화소 정의막(119')는 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
제2 화소정의막(119')를 주 표시 영역(DA0)에 형성되는 스페이서(120)와 동일하게 투명 유기 물질로 형성하는 경우, 컴포넌트(CP)에 의해 방출되고 입사되는 광 투과율을 특정 값 이상으로 확보할 수 있다. 또한, 주 표시 영역(DA0)에 스페이서(120)를 형성 시, 센서 영역(SA)의 제2 화소정의막(119')을 동시에 형성함으로써 제조 공정이 추가되지 않을 수 있다.
제1 및 제2 화소정의막(119, 119')의 개구(OP1, OP2)에 의해서 노출된 화소전극(221, 221') 상에는 제1기능층(222a)이 배치될 수 있다. 상기 제1기능층(222a)는 제1 및 제2 화소정의막(119, 119')의 상면까지 연장되어 배치될 수 있다. 제1기능층(222a)은 단층 또는 다층일 수 있다. 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(222a)은 표시영역(DA)와 센서영역(SA)에 포함된 메인 화소(Pm)들과 보조 화소(Pa)들에 대응되도록 일체로 형성될 수 있다.
제1기능층(222a) 상에는 제1화소전극(221) 및 제2화소전극(221')에 각각 대응되도록 형성된 제1발광층(221b) 및 제2발광층(222b')이 배치된다. 제1발광층(222b)과 제2발광층(222b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
상기 제1발광층(222b) 및 제2발광층(222b') 상부에는 제2기능층(222c)이 형성될 수 있다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(222c)은 표시영역(DA)와 센서영역(SA)에 포함된 메인 화소(Pm)들과 보조 화소(Pa)들에 대응되도록 일체로 형성될 수 있다. 제1기능층(222a) 및/또는 제2기능층(222c)은 생략될 수도 있다.
제2 기능층(222c) 상부에는 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 화소정의막(119)과 동일한 물질로 이루어질 수 있다. 즉, 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하여 이루어질 수 있다.
제2기능층(222c) 상에는 대향전극(223)이 배치된다. 대향전극(223)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
본 실시예에 있어서, 대향전극(223)은 전술한 바와 같이, 주 표시 영역(DA0)에 배치된 제1대향전극(223A)들 및 센서영역(SA)에 배치된 제2대향전극(223B)들을 포함한다.
한편, 센서영역(SA)에서 일부 제2대향전극(223B)들은 투과부(TA)를 사이에 두고 서로 이격되어 배치될 수 있다. 일 실시예에 따르면, 제2대향전극(222B)의 적어도 일부는 투과부(TA) 상에는 배치되지 않을 수 있다.
이 때, 제2대향전극(223B)들에 의한 이격 공간은 대향전극(223)의 개구(223OP)로 이해될 수 있으며, 이러한 개구(223OP)는 광이 투과하는 투과홀이 될 수 있다. 투과홀의 폭(Wt)은 화소정의막(119)의 제2개구(OP2)로 정의되는 발광영역의 폭에 비해서 크게 구비될 수 있다.
투과홀(TAH)이 형성된다는 것은, 투과부(TA)에 대응하여 대향전극(223) 등의 부재가 제거되는 것을 의미하는 바, 투과부(TA)에서의 광 투과율은 현저히 증가될 수 있다.
도면에 도시하고 있지 않으나, 대향전극(223) 상부에는 대향전극(223)을 보호하면서 광 추출효율을 향상시키는 캡핑층이 형성될 수 있다. 캡핑층은 LiF를 포함할 수 있다. 또는, 캡핑층은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 10은 도 7의 IV-IV'선에 따르는 개략적인 단면도이다.
도 8 및 도 10을 참조하면, 센서 영역(SA)에 형성되는 복수의 제2 화소 정의막(119') 중 적어도 일부는 뱅크부(BK) 및 돌출부(PT)를 더 포함한다는 점에서 도 9에 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 주 표시 영역(DA0)에서, 제1 화소 정의막(119)은 제1화소전극(221) 각각의 가장자리를 커버할 수 있다. 제1 화소 정의막(119)은 제1화소전극(221) 각각에 중첩하며, 화소의 발광영역을 정의하는 제1개구(OP1)를 포함한다.
제1 화소 정의막(119)은 검정색의 화소 정의막(black pixel defining layer: black PDL)일 수 있다. 즉, 제1 화소 정의막(119)은 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 제1 화소 정의막(119)는 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
제1 화소 정의막(119)은 스페이서(120)를 포함할 수 있다. 스페이서(120)는 제1 화소 정의막(119)의 상면으로부터 두께 방향으로 돌출되도록 배치될 수 있다. 스페이서(120)는 각뿔대, 각기둥, 원뿔대, 원기둥, 반구 및 반편구 중 어느 하나의 형상을 가질 수 있다.
스페이서(120)는 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
센서 영역(SA)에서, 제2 화소 정의막(119')은 제2화소전극(221') 각각의 가장자리를 커버할 수 있다. 제2 화소 정의막(119')은 제2화소전극(221') 각각에 중첩하며, 화소의 발광영역을 정의하는 제2개구(OP2)를 포함한다. 또한, 제2 화소 정의막(119')의 적어도 일부는 뱅크부(BK) 및 돌출부(PT)를 더 포함할 수 있다.
뱅크부(BK)는 주 표시 영역(DA0)에 형성되는 제1 화소 정의막(119)과 동일한 물질로 동시에 형성될 수 있다. 즉, 뱅크부(BK)는 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 제1 화소 정의막(119)는 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
돌출부(PT)는 뱅크부(BK)와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 즉, 돌출부(PT)는 뱅크부(PK)의 상면을 덮으며, 제3 방향(DR3)으로 돌출되도록 형성될 수 있다. 일 실시예에 따르면, 기판(SUB)의 상면으로부터 돌출부(PT)의 상면까지의 거리는 기판(SUB)의 상면으로부터 주 표시 영역(DA0)에 형성되는 스페이서(120)의 상면까지의 거리와 동일할 수 있다.
제2 화소정의막(119')의 돌출부(PT)는 주 표시 영역(DA0)에 형성되는 스페이서(120)와 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 화소 정의막(119')은 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
이하, 센서 영역(SA)에 개구 영역(OA)이 포함된 실시예에 대해 도 11 내지 도 16을 통해 설명한다.
도 11은 일 실시예에 따른 표시 장치의 사시도이다. 도 12A 내지 도 12C는 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도들이다. 도 13은 일 실시예에 따른 표시 패널의 일 영역에 위치한 배선(신호라인)들을 나타낸 평면도이다. 도 14 내지 도 16은 일 실시예에 따른 표시 장치의 개구영역 주변의 단면을 나타낸 단면도이다.
도 11을 참조하면, 표시 장치(1_1)는 센서 영역(SA)의 일부 영역에 개구 영역(OA)을 더 포함한다는 점에서 도 1에 도시된 표시 장치(1)와 차이점이 있다.
더욱 구체적으로 설명하면, 표시 장치(1_1)는 센서 영역(SA)에 의해 적어도 부분적으로 둘러싸인 개구영역(OA)을 포함한다. 도 11은 개구영역(OA)이 센서 영역(SA)에 의해 전체적으로 둘러싸인 것을 도시한다. 비표시영역(NDA)은 개구영역(OA)을 둘러싸는 제5비표시영역(NDA5)을 더 포함할 수 있다. 제5비표시영역(NDA5)은 개구영역(OA)을 전체적으로 둘러싸고, 센서 영역(SA)은 제5비표시영역(NDA5)을 전체적으로 둘러쌀 수 있다.
도 12a 내지 도 12c는 일 실시예들에 따른 표시 장치(1_1)를 간략하게 나타낸 단면도로서, 도 11의 V-V'선에 따른 단면에 대응할 수 있다.
도 12a를 참조하면, 표시 장치(1_1)는 표시 패널(PN), 및 표시 패널(PN)의 개구영역(OA)과 대응하는 컴포넌트(CP)를 포함할 수 있다.
표시 패널(PN)은 기판(SUB), 기판(SUB) 상에 배치되며 표시요소들을 포함하는 표시요소층(DE), 표시요소층(DE)을 커버하는 봉지부재로서 박막봉지층(TFE), 및 터치입력을 감지하는 입력감지층(400)을 포함할 수 있다. 도시되지는 않았으나, 입력감지층(400) 상에는 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소(들)이 더 배치될 수 있다.
입력감지층(400)은 표시영역(DA)에 배치될 수 있다. 입력감지층(400)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(400)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다.
입력감지층(400)을 형성하는 공정은 후술할 평탄화층(610)을 형성하는 공정 이후에 연속적으로 이루어지거나, 박막봉지층(TFE)을 형성하는 공정 이후에 연속적으로 이루질 수 있다. 따라서, 입력감지층(400)과 박막봉지층(TFE) 사이에는 접착부재가 개재되지 않을 수 있다.
평탄화층(610)은 제5 비표시영역(NDA5)에 배치된다. 평탄화층(610)은 유기절연물을 포함한다. 평탄화층(610)은 포토레지스트(예컨대, 네거티브 또는 포지티브 포토레지스트)를 포함하거나, 박막봉지층(TFE)의 유기봉지층과 동일한 물질을 포함하거나, 후술할 입력감지층의 절연층 중 하나와 동일한 물질을 포함하거나, 기타 다양한 종류의 유기절연물을 포함할 수 있다.
표시 패널(PN)은 도 12a에 도시된 바와 같이 개구영역(OA)과 대응하며 표시 패널(PN)을 관통하는 개구(PN_H)를 포함할 수 있다. 기판(SUB), 표시요소층(DE) 박막봉지층(TFE), 입력감지층(400) 및 평탄화층(610)은 각각 개구영역(OA)과 대응하는 제1 내지 제5개구(SUB_H, DE_H, TFE_H, 400H, 610H)들을 포함할 수 있다.
제1개구(SUB_H)는 기판(SUB)의 상면과 하면을 관통하고, 제2개구(DE_H)는 표시요소층(DE)의 최하층부터 최상층까지 관통하며, 제3개구(TFE_H)는 박막봉지층(TFE)을 관통하며, 제4개구(400H)는 입력감지층(400)의 최하층부터 최상층까지 관통하고, 제5개구(610H)는 평탄화층(610)의 상면과 하면을 관통하도록 형성될 수 있다.
개구영역(OA)은 컴포넌트(CP)가 배치되는 위치로서, 컴포넌트(CP)는 도 12a에 도시된 바와 같이 개구영역(OA)과 대응하도록 표시 패널(PN)의 아래에 배치되거나, 도 12b에 도시된 바와 같이 표시 패널(PN)의 개구(PN_H)의 측면과 중첩하도록 개구(PN_H) 내에 배치될 수 있다.
컴포넌트(CP)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(CP)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 개구영역(OA)은 컴포넌트(CP)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
도 12a 및 도 12b에 도시된 것과 같이 기판(SUB)은 개구영역(OA)과 대응하는 제1개구(SUB_H)를 구비할 수 있다. 또는, 도 12c에 도시된 바와 같이, 기판(SUB)은 제1개구(SUB_H)를 포함하지 않을 수 있다. 컴포넌트(CP)는 점선으로 도시된 바와 같이 표시 패널(PN)의 아래에 배치되거나, 실선으로 도시된 바와 같이 표시 패널(PN)의 개구(PN_H)의 내에 배치될 수 있다. 표시 패널(PN)의 아래에 배치된 컴포넌트(CP)는 광을 이용하는 전자요소일 수 있다.
도 13은 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제5 비표시영역에 위치하는 배선들(예, 신호라인들)을 나타낸다.
도 13를 참조하면, 개구영역(OA)을 중심으로 보조 화소(Pa)들 및 투과부(TA)가 센서 영역(TA)에 교번적으로 배치되며, 개구영역(OA)과 센서 영역(SA) 사이에는 제5 비표시영역(NDA5)이 위치할 수 있다.
보조 화소(Pa)들은 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 보조 화소(Pa)들은 개구영역(OA)을 중심으로 위와 아래에 이격되거나, 개구영역(OA)을 중심으로 좌우로 이격될 수 있다.
보조 화소(Pa)들에 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA)을 우회할 수 있다. 센서 영역(SA)을 지나는 데이터라인들 중 일부 데이터`라인(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 배치된 보조 화소(Pa)들에 데이터신호를 제공하도록 제2 방향(DR2)으로 연장되되, 제5 비표시영역(NDA5)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다.
센서 영역(SA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은, 개구영역(OA)을 사이에 두고 좌우에 배치된 보조 화소(Pa)들에 스캔신호를 제공하도록 제1 방향(DR1)으로 연장되되, 제5 비표시영역(NDA5)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다.
도 8, 도 9 및 도 14를 참조하면, 센서 영역(SA)의 일부 영역에 개구 영역(OA)을 더 포함하고, 개구 영역(OA)을 둘러싸도록 배치된 제5 비표시 영역(NDA5)에 빛샘방지벽(PW)을 더 포함한다는 점에서 도 9에 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 주 표시 영역(DA0)에서, 제1 화소 정의막(119)은 제1화소전극(221) 각각의 가장자리를 커버할 수 있다. 제1 화소 정의막(119)은 제1화소전극(221) 각각에 중첩하며, 화소의 발광영역을 정의하는 제1개구(OP1)를 포함한다.
제1 화소 정의막(119)은 검정색의 화소 정의막(black pixel defining layer: black PDL)일 수 있다. 즉, 제1 화소 정의막(119)은 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 제1 화소 정의막(119)는 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
제1 화소 정의막(119)은 스페이서(120)를 포함할 수 있다. 스페이서(120)는 제1 화소 정의막(119)의 상면으로부터 두께 방향으로 돌출되도록 배치될 수 있다. 스페이서(120)는 각뿔대, 각기둥, 원뿔대, 원기둥, 반구 및 반편구 중 어느 하나의 형상을 가질 수 있다.
스페이서(120)는 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
센서 영역(SA)의 제5 비표시 영역(NDA5)에서 기판(SUB)의 일부에 그루브(G)가 형성될 수 있다. 예컨대, 그루브(G)는 기판(SUB)의 일부를 제거함으로써 형성될 수 있다. 그루브(G)는 개구 영역(OA)을 따라 형성되어 평면상 동심원 형상을 가질 수 있다.
그루브(G)는 언더컷 구조를 가질 수 있다. 그루브(G)는 기판(SUB)을 지나는 부분의 폭이 무기절연층(들), 예컨대 버퍼층(111) 및 제1게이트 절연층(112)을 지나는 부분의 폭 보다 큰 언더컷 구조를 가질 수 있다.
빛샘방지벽(PW)은 그루브(G)와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 일 실시예에 따르면, 빛샘방지벽(PW)은 그루브(G)의 내부 표면을 커버하도록 배치되고, 그루브(G)의 주변 영역 상에서 제3 방향(DR3)으로 돌출된 구조를 가질 수 있다.
빛샘방지벽(PW)은 주 표시 영역(DA0)의 제1 화소 정의막(119)과 동일한 물질로 동시에 형성될 수 있다. 즉, 빛샘방지벽(PW)은 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 빛샘방지벽(PW)은 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
제2 화소 정의막(119')은 제2화소전극(221') 각각의 가장자리를 커버할 수 있다. 제2 화소 정의막(119')은 제2화소전극(221') 각각에 중첩하며, 화소의 발광영역을 정의하는 제2개구(OP2)를 포함한다.
다만, 센서 영역(SA)에 형성되는 제2 화소 정의막(119')은 주 표시 영역(DA0)에 형성되는 제1 화소 정의막(119)와 달리 검정색의 화소 정의막(black pixel defining layer: black PDL)이 아닐 수 있다. 즉, 제2 화소 정의막(119')은 특정 값 이상의 광 투과율이 요구됨에 따라 투명한 물질로 구성될 수 있다.
따라서, 제2 화소정의막(119')은 주 표시 영역(DA0)에 형성되는 스페이서(120)와 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 화소 정의막(119')는 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
유기발광다이오드(OLED)는 박막봉지층(TFE)으로 커버되며, 외부의 이물이나 수분(moisture) 등으로부터 보호될 수 있다. 박막봉지층(TFE)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 도 14는 박막봉지층(TFE)이 제1 및 제2무기봉지층(TFE1, TFE3) 및 이들 사이에 개재된 유기봉지층(TFE2)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 및 제2무기봉지층(TFE1, TFE3)은 알루미늄옥사이드, 타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(TFE2)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
유기봉지층(TFE2)은 기판(100) 상에 모노머를 도포한 후 이를 경화하여 형성할 수 있는데, 모노머의 흐름을 제어하고, 모노머(또는, 유기봉지층)의 두께를 확보하기 위하여 제5 비표시영역(NDA5)에는 벽격벽(500)이 구비될 수 있다.
벽격벽(500)은 유기 절연물을 포함할 수 있으며, 예컨대 포함하는 제1 내지 제3서브-벽격벽부(sub-wall portion, 510, 520, 530)의 적층 구조일 수 있다. 제1 내지 제3서브-벽격벽부(510, 520, 530)는 각각 층간 절연층(115), 평탄화층(117), 제2 화소정의막(221')과 동일한 물질로 동시에 형성될 수 있다.
제2무기봉지층(TFE3)은 유기봉지층(TFE2) 상에 배치될 수 있다. 개구영역(OA)과 벽격벽(500) 사이에 배치된 제2무기봉지층(TFE3) 위에는 평탄화층(610)이 위치할 수 있다. 평탄화층(610)은 제5 비표시 영역(NDA5) 중 유기봉지층(TFE2)으로 커버되지 않는 영역을 커버함으로써, 개구영역(OA) 주변에서 표시 패널의 평편도를 증가시킬 수 있다. 따라서, 표시 패널(PN) 상에 반사 방지부재나 윈도우 등의 구성요소들이 배치될 때 표시 패널(PN)으로부터 결합이 잘 되지 않거나, 분리되거나, 들뜨는 것을 방지할 수 있다.
평탄화층(610)은 유기 절연물을 포함한다. 평탄화층(610)은 포토레지스트(예컨대, 네거티브 또는 포지티브 포토레지스트)를 포함할 수 있다.
평탄화층(610)은 박막봉지층(TFE) 상에 위치할 수 있다. 평탄화층(610)은 제2무기봉지층(TFE3)에 의해 유기봉지층(TFE2)과 공간적으로 분리될 수 있다. 예컨대, 평탄화층(610)이 제2무기봉지층(TFE3)의 위에 배치되고 유기봉지층(TFE2)이 제2무기봉지층(TFE3)의 아래에 배치되는 것과 같이, 유기봉지층(TFE2) 및 평탄화층(610)은 공간적으로 서로 분리될 수 있다.
유기봉지층(TFE2) 및 평탄화층(610)은 직접 접촉하지 않을 수 있다. 평탄화층(610)은 5㎛ 이상의 두께를 가질 수 있다. 평탄화층(610)의 일부는 유기봉지층(TFE2)과 중첩할 수 있다. 평탄화층(610)의 제1단부(610E1)는 유기봉지층(TFE2) 상으로 연장되어 유기봉지층(TFE2)과 중첩할 수 있다. 평탄화층(610)의 제2단부(610E2)는 개구영역(OA)을 향한다. 제2단부(610E2)는 기판(100)의 단부(100E)와 동일 선상에 위치할 수 있다.
도 15를 참조하면, 제2 화소 정의막(119')이 제1 영역(119A) 및 제2 영역(119B)을 포함한다는 점에서 도 14에 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 제2 화소 정의막(119')의 제1 영역(119A)은 투과부(TA)의 가장자리 영역과 제3 방향(DR3)으로 중첩되도록 형성될 수 있다. 즉, 제1 영역(119A)은 투과부(TA)의 중심 영역과 제3 방향(DR3)으로 중첩되지 않도록 형성될 수 있다.
제2 화소 정의막(119')의 제2 영역(119B)은 투과부(TA)의 중심 영역에서 제1 영역(119A)의 일부 영역과 제3 방향(DR3)으로 중첩되도록 형성될 수 있다. 제1 영역(119A)의 상면과 제2 영역(119B)의 상면은 동일한 평면 상에 놓일 수 있다.
제1 영역(119A)은 주 표시 영역(DA0)의 제1 화소 정의막(119)과 동일한 물질로 동시에 형성될 수 있다. 즉, 제1 영역(119A)은 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 빛샘방지벽(PW)은 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
제2 영역(119B)은 주 표시 영역(DA0)의 스페이서(120)와 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 영역(119B)은 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
도 16을 참조하면, 센서 영역(SA)의 투과부(TA)에 형성되는 복수의 제2 화소 정의막(119') 중 적어도 일부는 뱅크부(BK_1) 및 돌출부(PT_1)를 더 포함한다는 점에서 도 14에 도시된 실시예와 차이점이 있다.
더욱 구체적으로, 센서 영역(SA)에서, 제2 화소 정의막(119')은 제2화소전극(221') 각각의 가장자리를 커버할 수 있다. 제2 화소 정의막(119')은 제2화소전극(221') 각각에 중첩하며, 화소의 발광영역을 정의하는 제2개구(OP2)를 포함한다. 또한, 제2 화소 정의막(119')의 적어도 일부는 뱅크부(BK_1) 및 돌출부(PT_1)를 더 포함할 수 있다.
뱅크부(BK_1)는 주 표시 영역(DA0)에 형성되는 제1 화소 정의막(119)과 동일한 물질로 동시에 형성될 수 있다. 즉, 뱅크부(BK_1)는 광을 투과시키지 않는 검정색 물질을 포함할 수 있다. 예를 들면, 제1 화소 정의막(119)는 카본 블랙(carbon black) 및 유기 절연 물질을 포함할 수 있다.
돌출부(PT_1)는 뱅크부(BK_1)와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 즉, 돌출부(PT_1)는 뱅크부(PK)의 상면을 덮으며, 제3 방향(DR3)으로 돌출되도록 형성될 수 있다. 일 실시예에 따르면, 기판(SUB)의 상면으로부터 돌출부(PT_1)의 상면까지의 거리는 기판(SUB)의 상면으로부터 주 표시 영역(DA0)에 형성되는 스페이서(120)의 상면까지의 거리와 동일할 수 있다.
제2 화소정의막(119')의 돌출부(PT_1)는 주 표시 영역(DA0)에 형성되는 스페이서(120)와 동일한 물질로 동시에 형성될 수 있다. 즉, 제2 화소 정의막(119')은 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하여 이루어질 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 메인 화소들을 포함하는 표시영역과, 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판;
    상기 메인 화소들에 대응하여 배치되는 제1 애노드 전극들;
    상기 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들;
    상기 제1 화소 정의막 상에 배치되고, 두께 방향으로 돌출된 스페이서들;
    상기 보조 화소들에 대응하여 배치되는 제2 애노드 전극들; 및
    상기 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함하되,
    상기 스페이서들 및 상기 제2 화소 정의막들은 동일한 물질로 동시에 형성되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 화소 정의막들은 카본 블랙 및 유기 절연 물질을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 화소 정의막들 및 상기 스페이서들은 폴리이미드(polyimide), 폴리아마이드(poly amaide), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 큰 표시 장치.
  6. 제1 항에 있어서,
    상기 보조 화소들의 단위 면적당 개수는 상기 메인 화소들의 단위 면적당 개수보다 작은 표시 장치.
  7. 메인 화소들을 포함하는 표시영역과, 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판;
    상기 메인 화소들에 대응하여 배치되는 제1 애노드 전극들;
    상기 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들;
    상기 제1 화소 정의막들 상에 배치되고, 두께 방향으로 돌출된 스페이서들;
    상기 보조 화소들에 대응하여 배치되는 제2 애노드 전극들; 및
    상기 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함하되,
    상기 제2 화소 정의막들은 뱅크부들 및 상기 뱅크부들을 덮으며 두께 방향으로 돌출된 돌출부들을 포함하고,
    상기 제1 화소 정의막들 및 뱅크부들은 동일한 물질로 동시에 형성되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 화소 정의막들 및 상기 뱅크부들은 카본 블랙 및 유기 절연 물질을 포함하는 표시 장치.
  9. 제7 항에 있어서,
    상기 돌출부들 및 상기 스페이서들은 폴리이미드(polyimide), 폴리아마이드(poly amaide), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하는 표시 장치.
  10. 제7 항에 있어서,
    상기 기판으로부터 상기 돌출부들의 상면까지의 높이는 상기 기판으로부터 상기 스페이서들의 상면까지의 높이와 동일한 표시 장치.
  11. 제7 항에 있어서,
    상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함하는 표시 장치.
  12. 제7 항에 있어서,
    상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 큰 표시 장치.
  13. 제7 항에 있어서,
    상기 보조 화소들의 단위 면적당 개수는 상기 메인 화소들의 단위 면적당 개수보다 작은 표시 장치.
  14. 메인 화소들을 포함하는 표시영역, 보조 화소들 및 투과부들을 포함하는 센서영역 및 상기 센서 영역 내에 형성된 개구 영역을 포함하고, 상기 센서 영역과 상기 개구 영역 사이에 비표시 영역을 포함하는 기판;
    상기 메인 화소들에 대응하여 배치되는 제1 애노드 전극들;
    상기 제1 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제1 화소 정의막들;
    상기 제1 화소 정의막 상에 배치되는 제1 스페이서들;
    상기 보조 화소들에 대응하여 배치되는 제2 애노드 전극들; 및
    상기 제2 애노드 전극들을 부분적으로 노출하는 개구부를 정의하는 제2 화소 정의막들을 포함하되,
    상기 비표시 영역에 배치되고, 상기 개구 영역을 따라 형성되는 빛샘 방지벽을 포함하고,
    상기 제1 화소 정의막들 및 상기 빛샘 방지벽은 동일한 물질로 동시에 형성되는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 화소 정의막들 및 상기 빛샘 방지벽은 카본 블랙 및 유기 절연 물질을 포함하는 표시 장치.
  16. 제14 항에 있어서,
    상기 제2 화소 정의막들 및 상기 스페이서들은 폴리이미드(polyimide), 폴리아마이드(poly amaide), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 투명 유기 물질을 포함하는 표시 장치.
  17. 제14 항에 있어서,
    상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함하는 표시 장치.
  18. 제14 항에 있어서,
    상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 큰 표시 장치.
  19. 제14 항에 있어서,
    상기 보조 화소들의 단위 면적당 개수는 상기 메인 화소들의 단위 면적당 개수보다 작은 표시 장치.
  20. 제14 항에 있어서,
    상기 표시 영역 및 상기 센서 영역을 커버하는 박막 봉지층을 포함하되, 상기 박막 봉지층은 순차적으로 적층된 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 표시 장치.
PCT/KR2019/016502 2019-08-02 2019-11-27 표시 장치 WO2021025234A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/630,879 US20220223667A1 (en) 2019-08-02 2019-11-27 Display device
CN201980099072.7A CN114365292A (zh) 2019-08-02 2019-11-27 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190094488A KR20210016230A (ko) 2019-08-02 2019-08-02 표시 장치
KR10-2019-0094488 2019-08-02

Publications (1)

Publication Number Publication Date
WO2021025234A1 true WO2021025234A1 (ko) 2021-02-11

Family

ID=74502742

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/016502 WO2021025234A1 (ko) 2019-08-02 2019-11-27 표시 장치

Country Status (4)

Country Link
US (1) US20220223667A1 (ko)
KR (1) KR20210016230A (ko)
CN (1) CN114365292A (ko)
WO (1) WO2021025234A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4109545A1 (en) * 2021-06-25 2022-12-28 Samsung Display Co., Ltd. Light emitting display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344420A1 (en) * 2020-09-10 2022-10-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fabrication method thereof and display panel
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060076608A (ko) * 2004-12-29 2006-07-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20080054858A (ko) * 2006-12-13 2008-06-19 엘지디스플레이 주식회사 액정표시소자 제조방법
KR20130107647A (ko) * 2012-03-22 2013-10-02 엘지디스플레이 주식회사 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
KR20160062661A (ko) * 2014-11-25 2016-06-02 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 그 제조 방법
US20160372506A1 (en) * 2001-10-04 2016-12-22 Sony Corporation Solid image-pickup device with flexible circuit substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160372506A1 (en) * 2001-10-04 2016-12-22 Sony Corporation Solid image-pickup device with flexible circuit substrate
KR20060076608A (ko) * 2004-12-29 2006-07-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20080054858A (ko) * 2006-12-13 2008-06-19 엘지디스플레이 주식회사 액정표시소자 제조방법
KR20130107647A (ko) * 2012-03-22 2013-10-02 엘지디스플레이 주식회사 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
KR20160062661A (ko) * 2014-11-25 2016-06-02 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4109545A1 (en) * 2021-06-25 2022-12-28 Samsung Display Co., Ltd. Light emitting display device

Also Published As

Publication number Publication date
CN114365292A (zh) 2022-04-15
US20220223667A1 (en) 2022-07-14
KR20210016230A (ko) 2021-02-15

Similar Documents

Publication Publication Date Title
WO2020067611A1 (ko) 유기 발광 표시 장치
WO2020071611A1 (ko) 표시 장치
WO2020054915A1 (ko) 표시 패널
WO2020111420A1 (ko) 표시장치
WO2021025234A1 (ko) 표시 장치
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020226369A1 (en) Light emitting diode module
WO2020166793A1 (ko) 표시 패널
WO2020218704A1 (ko) 표시 장치
WO2020141651A1 (ko) 색변환 기판 및 표시 장치
WO2021157791A1 (ko) 표시 장치 및 그 구동 방법
WO2020145506A1 (ko) 표시 장치
WO2020226267A1 (ko) 표시 장치
WO2020075936A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
WO2020013427A1 (ko) 디스플레이 장치
WO2020122378A1 (ko) 표시 장치
WO2020145450A1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2020122377A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2020130760A1 (ko) 표시 장치 및 그 제조방법
WO2020153593A1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
WO2022260396A1 (ko) 표시 장치 및 표시 장치의 검사 방법
WO2021025236A1 (ko) 표시 장치
WO2021033843A1 (ko) 표시 장치
WO2020159045A1 (ko) 표시 장치
WO2023068604A1 (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19940191

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19940191

Country of ref document: EP

Kind code of ref document: A1