WO2024080392A1 - 반도체 발광소자의 디스플레이 장치 - Google Patents

반도체 발광소자의 디스플레이 장치 Download PDF

Info

Publication number
WO2024080392A1
WO2024080392A1 PCT/KR2022/015295 KR2022015295W WO2024080392A1 WO 2024080392 A1 WO2024080392 A1 WO 2024080392A1 KR 2022015295 W KR2022015295 W KR 2022015295W WO 2024080392 A1 WO2024080392 A1 WO 2024080392A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
substrate
light emitting
emitting device
semiconductor light
Prior art date
Application number
PCT/KR2022/015295
Other languages
English (en)
French (fr)
Inventor
안기태
심봉주
전진형
조현우
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Publication of WO2024080392A1 publication Critical patent/WO2024080392A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Definitions

  • the embodiment relates to a display device of a semiconductor light emitting device.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • Micro-LED displays Micro-LED displays
  • a micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100 ⁇ m or less, as a display element.
  • micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color reproduction rate, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.
  • the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.
  • micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.
  • Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.
  • the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.
  • display devices using conventional semiconductor light-emitting devices are manufactured by transferring the semiconductor light-emitting devices to a substrate such as a TFT substrate or wiring board, but productivity is reduced due to the defective rate of transfer of the semiconductor light-emitting devices, especially for large-area display devices. There is a problem that the production yield is extremely low.
  • a gap area may occur between unit display devices connected to each other due to the bezel area present at the edge of each unit display device.
  • the bezel area is formed by side electrodes (or side wires) for electrical connection between components disposed on the top of the substrate and components disposed on the bottom of the substrate.
  • these gap areas cause the gap or boundary line between modules to be recognized as a 'visually recognized' seam, giving a sense of disconnection and heterogeneity in the image. It may reduce immersion.
  • Prior Patent 1 Korean Publication No.: 10-2019-0046684
  • Prior Patent 2 (Korean Publication No.: 10-2020-0014057) is a structure in which a PR film is placed on the seam area between modules, but if there is still an empty space between modules and poor adhesion of the PR film occurs, the seam Visibility problems may occur due to the area. Additionally, since the seam area is an empty space, it is not only difficult to attach a PR film on it, but also pixel defects may occur if PR is attached to the pixel.
  • a height difference occurs between the top surfaces of the tiled display modules, resulting in a surface step between display modules.
  • One of the technical challenges of the embodiment is to solve the problem of weak mechanical reliability between the side areas of adjacent display modules when a plurality of display modules are tiled.
  • one of the technical challenges of the embodiment is not to physically eliminate the gap between display modules, but to ensure that the gap between display modules is not recognized as a seam optically or visually.
  • one of the technical challenges of the embodiment is to solve the problem of being optically recognized as a serious seam when a surface step between display modules occurs even if the gap between display modules is filled. .
  • a display device of a semiconductor light emitting device includes a substrate of a first display module and a substrate of a second display module disposed adjacently, and a plurality of semiconductor light emitting devices disposed on the substrates of the first and second display modules, respectively.
  • the porous adhesive resin layer includes a first porous adhesive resin layer disposed on the first side wiring of the substrate of the first display module and a second layer disposed on the second side wiring of the substrate of the second display module. It includes a porous adhesive resin layer, and the first and second porous adhesive resin layers can be combined to form one body.
  • a surface step may exist between the top surface of the substrate of the first display module and the top surface of the substrate of the second display module.
  • the embodiment may further include a planarization film disposed on the first and second module substrates.
  • the embodiment may further include an optical adhesive layer and a cover film disposed on the first and second module substrates.
  • a display device of a semiconductor light emitting device includes a substrate of a first display module and a substrate of a second display module disposed adjacently, and a plurality of semiconductors disposed on the substrates of the first and second display modules, respectively.
  • the viscoelastic resin layer includes a first viscoelastic resin layer disposed on the first side wiring of the substrate of the first display module and a second viscoelastic resin layer disposed on the second side wiring of the substrate of the second display module. It includes a stratum, and the first and second viscoelastic resin layers can be combined to form one body.
  • a surface step may exist between the top surface of the substrate of the first display module and the top surface of the substrate of the second display module.
  • Another embodiment may further include a planarization film disposed on the first and second module substrates.
  • the embodiment may further include an optical adhesive layer and a cover film disposed on the first and second module substrates.
  • the display device of the semiconductor light emitting device has the technical effect of solving the problem of weak mechanical reliability between the side areas of adjacent display modules when a plurality of display modules are tiled.
  • the modules are directly bonded through the porous adhesive resin layer 790, so there are no gaps between the modules, so there is a technical effect that can be implemented completely seamlessly.
  • modules are directly bonded through the porous adhesive resin layer 790, so there is no need to separately fix the modules, and there is a technical effect of excellent structural reliability.
  • the display device of the semiconductor light emitting device has the technical effect of not only physically eliminating the gap between display modules, but also optically and visually preventing it from being recognized as a seam.
  • the porous adhesive resin layer 790 of the embodiment is a soft porous material that functions as a deep light absorption layer and has a special technical effect of reducing deep recognition by diffusely reflecting and trapping reflections from external light into the porous space.
  • Figure 14 is a surface photograph of the third boundary area C1 of the first display module 700a and the second display module 700b, and the adjacent first display module 700a and the second display module 700b As the porous adhesive resin layer 790 is disposed in between, there is a special technical effect in that the boundary line is not optically or visually recognized as a seam.
  • the display device of the semiconductor light emitting device has a problem that is optically recognized as a serious seam when a surface step between the display modules occurs even if the gap between the display modules is filled. There are technical effects that can be solved.
  • Figure 15 is a surface photograph of the fourth boundary area C4 of the first display module 700a and the second display module 700b, and the tiled upper surface 700aT of the first display module and the second display Even if there is a height difference between the upper surfaces of the module (700bT), the arrangement of the porous adhesive resin layer 790 functions as a deep light absorption layer, diffusely reflecting and trapping the reflection of external light into the porous space, creating an optical and visual seam. ) There are special technical advantages that prevent it from being recognized as ).
  • the display device 700B may dispose a viscoelastic resin layer 795 on the first display module 700a and the second display module 700b, and this viscoelastic resin layer 795 It has the effect of reducing SIM recognition by reducing reflection from external light.
  • FIG. 1 is an exemplary diagram of a living room of a house where a display device according to an embodiment is placed.
  • Figure 2 is a block diagram schematically showing a display device according to an embodiment.
  • FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
  • FIG. 4 is an enlarged view of the first panel area in the display device of FIG. 1.
  • Figure 5 is a cross-sectional view taken along line B1-B2 in area A2 of Figure 4.
  • Figure 6 is an exemplary diagram in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • FIG. 7 is an exemplary diagram of a multi-screen display device including a plurality of display panels according to internal technology.
  • FIG. 8 is an example surface photograph of a first area of a display device including a plurality of display panels shown in FIG. 7.
  • FIG. 9 is an example surface photograph of the second area C2 of the display device 700 including a plurality of display panels shown in FIG. 7.
  • Figure 10 shows 3D profile data for each component in Figure 9.
  • Figure 11 is a side view of a boundary area between display modules of the display device 700 according to the first embodiment.
  • Figure 12 is an exemplary diagram of a manufacturing method of the display device 700 according to the first embodiment.
  • Figure 13 is an exemplary diagram of a multi-screen display device 700 including a plurality of display panels according to an embodiment.
  • FIG. 14 is an example surface photograph of the third area C3 of the display device 700 shown in FIG. 13.
  • FIG. 15 is an example surface photograph of the fourth area C4 of the display device 700 shown in FIG. 15.
  • Figure 16 is a side view of the boundary area between display modules of the display device 700B according to the second embodiment.
  • Figure 17 is an example diagram of a manufacturing method of a display device 700B according to a second embodiment.
  • Display devices described in this specification include digital TVs, mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, and slates.
  • PDAs personal digital assistants
  • PMPs portable multimedia players
  • slates may include PCs, tablet PCs, ultra-books, desktop computers, etc.
  • the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even if it is a new product type that is developed in the future.
  • FIG. 1 shows a living room of a house where a display device 100 according to an embodiment is installed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and can communicate with each electronic product based on IOT, and can communicate with the user. Each electronic product can also be controlled based on the setting data.
  • the display device 100 may include a flexible display manufactured on a thin and flexible substrate.
  • Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.
  • a unit pixel refers to the minimum unit for implementing one color.
  • a unit pixel of a flexible display can be implemented by a light emitting device.
  • the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.
  • FIG. 2 is a block diagram schematically showing a display device according to an embodiment
  • FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
  • a display device may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.
  • the display device 100 of the embodiment may drive the light emitting device using an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing controller 22.
  • the display panel 10 may be divided into a display area (DA) and a non-display area (NDA) disposed around the display area (DA).
  • the display area DA is an area where pixels PX are formed to display an image.
  • the display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage. It may include pixels (PX) connected to a high-potential voltage line supplied, a low-potential voltage line supplied with a low-potential voltage, and data lines (D1 to Dm) and scan lines (S1 to Sn).
  • Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel (PX1) emits the first color light of the first wavelength
  • the second sub-pixel (PX2) emits the second color light of the second wavelength
  • the third sub-pixel (PX3) emits the third color light. It is possible to emit light of a third color of wavelength.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • FIG. 2 it is illustrated that each of the pixels PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line.
  • the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.
  • the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting devices (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT).
  • the driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to a high potential voltage line to which a high potential voltage is applied, and a drain connected to the first electrodes of the light emitting elements LD. It may include electrodes.
  • the scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1 ⁇ j ⁇ m.
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor Cst can charge the difference between the gate voltage and the source voltage of the driving transistor DT.
  • the driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor.
  • the description in FIG. 3 focuses on the fact that the driving transistor (DT) and the scan transistor (ST) are formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the embodiment is not limited thereto.
  • the driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of the driving transistor (DT) and the scan transistor (ST) may be changed.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is illustrated that it includes 2T1C (2 Transistor - 1 capacitor) with Cst), the embodiment is not limited thereto.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10.
  • the driving circuit 20 may include a data driver 21 and a timing controller 22.
  • the data driver 21 receives digital video data (DATA) and source control signal (DCS) from the timing control unit 22.
  • the data driver 21 converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel 10.
  • the timing control unit 22 receives digital video data (DATA) and timing signals from the host system.
  • Timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
  • the host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.
  • the scan driver 30 receives a scan control signal (SCS) from the timing control unit 22.
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10.
  • the scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10.
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.
  • the power supply circuit 50 generates a high-potential voltage (VDD) and a low-potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply, thereby generating a high-potential voltage of the display panel 10. It can be supplied to lines and low-potential voltage lines. Additionally, the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power source.
  • VDD high-potential voltage
  • VSS low-potential voltage
  • LD light emitting elements
  • FIG. 4 is an enlarged view of the first panel area A1 in the display device of FIG. 1.
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, through tiling.
  • the first panel area A1 may include a plurality of light emitting devices 150 arranged for each unit pixel (PX in FIG. 2).
  • the unit pixel PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • a plurality of red light-emitting devices 150R are disposed in the first sub-pixel (PX1)
  • a plurality of green light-emitting devices 150G are disposed in the second sub-pixel PX2
  • a plurality of blue light-emitting devices 150B may be placed in the third sub-pixel (PX3).
  • the unit pixel PX may further include a fourth sub-pixel in which no light-emitting element is disposed, but this is not limited.
  • the light emitting device 150 may be a semiconductor light emitting device.
  • Figure 5 is a cross-sectional view taken along line B1-B2 in area A2 of Figure 4.
  • the display device 100 of the embodiment includes a substrate 200, assembly wiring 201 and 202, a first insulating layer 211a, a second insulating layer 211b, and a third insulating layer 206. And it may include a plurality of light emitting devices 150.
  • the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other.
  • the first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoretic force to assemble the light emitting device 150. Additionally, the first assembly wiring 201 and the second assembly wiring 202 may be electrically connected to the electrodes of the light emitting device and may function as electrodes of the display panel.
  • the assembled wiring 201 and 202 may be formed of a translucent electrode (ITO) or may contain a metal material with excellent electrical conductivity.
  • the assembly wirings 201 and 202 are titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and molybdenum (Mo). ) may be formed of at least one of or an alloy thereof.
  • a first insulating layer 211a may be disposed between the first assembly wiring 201 and the second assembly wiring 202, and a first insulating layer 211a may be disposed on the first assembly wiring 201 and the second assembly wiring 202.
  • 2 Insulating layer 211b may be disposed.
  • the first insulating layer 211a and the second insulating layer 211b may be an oxide film or a nitride film, but are not limited thereto.
  • the light-emitting device 150 may include, but is not limited to, a red light-emitting device 150, a green light-emitting device 150G, and a blue light-emitting device 150B to form a unit pixel (sub-pixel). and green phosphors, etc. may be provided to implement red and green colors, respectively.
  • the substrate 200 may be made of glass or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a light-transmitting material, but is not limited thereto.
  • PEN Polyethylene Naphthalate
  • PET Polyethylene Terephthalate
  • the substrate 200 may be made of a light-transmitting material, but is not limited thereto.
  • the third insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be integrated with the substrate 200 to form one substrate.
  • the third insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer is flexible and may enable a flexible function of the display device.
  • the third insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.
  • the third insulating layer 206 may include an assembly hole 203 into which the light emitting device 150 is inserted (see FIG. 6). Therefore, during self-assembly, the light emitting device 150 can be easily inserted into the assembly hole 203 of the third insulating layer 206.
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc.
  • the gap between the assembly wires 201 and 202 is formed to be smaller than the width of the light emitting device 150 and the width of the assembly hole 203, so that the assembly position of the light emitting device 150 using an electric field can be fixed more precisely.
  • a third insulating layer 206 is formed on the assembly wirings 201 and 202 to protect the assembly wirings 201 and 202 from the fluid 1200 and to prevent leakage of current flowing through the assembly wirings 201 and 202. You can.
  • the third insulating layer 206 may be formed as a single layer or multilayer of an inorganic insulator such as silica or alumina or an organic insulator.
  • the third insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be integrated with the substrate 200 to form one substrate.
  • the third insulating layer 206 may be an adhesive insulating layer or a conductive adhesive layer with conductivity.
  • the third insulating layer 206 is flexible and can enable a flexible function of the display device.
  • the third insulating layer 206 has a partition wall, and the assembly hole 203 can be formed by the partition wall. For example, when forming the substrate 200, a portion of the third insulating layer 206 is removed, so that each of the light emitting devices 150 can be assembled into the assembly hole 203 of the third insulating layer 206.
  • An assembly hole 203 where the light emitting elements 150 are coupled is formed in the substrate 200, and the surface where the assembly hole 203 is formed may be in contact with the fluid 1200.
  • the assembly hole 203 can guide the exact assembly position of the light emitting device 150.
  • the assembly hole 203 may have a shape and size corresponding to the shape of the light emitting device 150 to be assembled at the corresponding location. Accordingly, it is possible to prevent another light emitting device from being assembled in the assembly hole 203 or a plurality of light emitting devices from being assembled.
  • FIG. 6 is a diagram illustrating an example in which a light-emitting device according to an embodiment is assembled on a substrate by a self-assembly method, and the self-assembly method of the light-emitting device is explained with reference to the drawings.
  • the substrate 200 may be a panel substrate of a display device.
  • the substrate 200 will be described as a panel substrate of a display device, but the embodiment is not limited thereto.
  • a plurality of light emitting devices 150 may be input into a chamber 1300 filled with a fluid 1200.
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • the chamber may be called a water tank, container, vessel, etc.
  • the substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the substrate 200 may be input into the chamber 1300.
  • a pair of assembly wires 201 and 202 corresponding to each of the light emitting devices 150 to be assembled may be disposed on the substrate 200.
  • the assembly device 1100 including a magnetic material may move along the substrate 200.
  • a magnet or electromagnet may be used as a magnetic material.
  • the assembly device 1100 may move while in contact with the substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200.
  • the assembly device 1100 may include a plurality of magnetic materials or may include a magnetic material of a size corresponding to that of the substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.
  • the light emitting device 150 in the chamber 1300 may move toward the assembly device 1100.
  • the light emitting device 150 may enter the assembly hole 203 and contact the substrate 200 by a dielectrophoretic force (DEP force).
  • DEP force dielectrophoretic force
  • the assembly wirings 201 and 202 form an electric field by an externally supplied power source, and a dielectrophoretic force may be formed between the assembly wirings 201 and 202 by this electric field.
  • the light emitting device 150 can be fixed to the assembly hole 203 on the substrate 200 by this dielectrophoretic force.
  • the light emitting element 150 in contact with the substrate 200 can be prevented from being separated by movement of the assembly device 1100.
  • the time required for each of the light-emitting elements 150 to be assembled on the substrate 200 can be drastically shortened by the self-assembly method using the above-described electromagnetic field, so that a large-area, high-pixel display can be produced more quickly and It can be implemented economically.
  • a predetermined solder layer (not shown) is formed between the light emitting device 150 assembled on the assembly hole 203 of the substrate 200 and the assembly electrode, thereby improving the bonding strength of the light emitting device 150.
  • a molding layer (not shown) may be formed in the assembly hole 203 of the substrate 200.
  • the molding layer may be a light-transmitting resin or a resin containing a reflective material or a scattering material.
  • Figure 7 shows a multi-screen display device 600 including a plurality of display panels according to internal technology.
  • the multi-screen display device 600 may be implemented in a tiled form with a plurality of display panels 600a to 600d.
  • the multi-screen display device 600 may include first to fourth display panels 600a, 600b, 600c, and 600d, but is not limited thereto.
  • Each of the plurality of display panels 600a to 600d may be a display device manufactured by the self-assembly method described above, but is not limited thereto.
  • the multi-screen display device 600 can be used as a large-area display device that provides a single image through a plurality of display panels 600a to 600d, each of the plurality of display panels 600a to 600d. By minimizing the bezel area on the side, the gap area with adjacent display devices can be reduced.
  • the gap area between display devices is reduced, the area where the dark area occurs due to the gap area can be minimized when outputting an image, and thus the image with a minimized sense of disconnection on the entire screen of the multi-screen display device 600 This may be displayed.
  • FIG. 8 is an example surface photograph of the first area C1 of the display device 600 including a plurality of display panels shown in FIG. 7.
  • Figure 8 is a surface photograph of the first boundary area C1 of the first display module 600a and the second display module 600b, and the side member 600am of the adjacent first display panel and the second display panel.
  • a predetermined gap G1 exists between the side members 600bm.
  • 3D profile data (P1) for each component is expressed on a photograph.
  • a plurality of display modules are tiled on a predetermined chassis or cabinet, but the side areas of adjacent display modules are not separately physically coupled to each other, so there is a problem of weak mechanical reliability.
  • FIG. 9 is an example surface photograph of the second area C2 of the display device 600 including a plurality of display panels shown in FIG. 7, and FIG. 10 shows a 3D profile for each component of FIG. 9. This is data (P2).
  • Figure 9 is a surface photograph of the second boundary area C2 of the first display module 600a and the second display module 600b, and the side member 600am of the adjacent first display panel and the second display panel.
  • a predetermined second gap G2 exists between the side members 600bm.
  • FIG. 10 shows the 3D profile for each component of FIG. 9 as data P2, and a height step occurs between the tiled top surface 600aT of the first display panel and the top surface 600bT of the second display panel, causing the display A surface step (SS) is occurring between modules.
  • one of the technical challenges of the embodiment is to solve the problem of weak mechanical reliability between the side areas of adjacent display modules when a plurality of display modules are tiled.
  • one of the technical challenges of the embodiment is not to physically eliminate the gap between display modules, but to ensure that the gap between display modules is not recognized as a seam optically or visually.
  • one of the technical challenges of the embodiment is to solve the problem of being optically recognized as a serious seam when a surface step between display modules occurs even if the gap between display modules is filled. .
  • Figure 11 is a side view of the boundary area between display modules of the display device 700 according to the first embodiment (hereinafter, 'first embodiment' will be abbreviated as 'embodiment').
  • Figure 11 is a side view of the boundary area of the first display module 700a and the second display module 700b.
  • the display device 700 may be a display device including a plurality of display modules.
  • the display device 700 may be manufactured by tiling a plurality of display modules, and the pitch (PX) between the semiconductor light emitting device assemblies 710 on adjacent display modules 700a and 700b
  • the display device can be manufactured using a tiling method in which the display device is placed in close proximity and then fixed.
  • the display device 700 includes a first module substrate 701, a second module substrate 702, a semiconductor light emitting device assembly 710, a side wiring 741, and a wiring protection layer ( 742), a porous adhesive resin layer 790, a planarization film 750, a black matrix 720, an optical adhesive layer 760, and a cover film 770.
  • the display device 700 may include a first module substrate 701 and a second module substrate 702 disposed below the first module substrate 701.
  • the first module substrate 701 may be a thin film transistor (TFT) and a TFT substrate on which wiring lines are formed, and the second module substrate 702 operates the timing controller, memory, and semiconductor light emitting device assembly 710. It may be a PCB with a circuit such as a voltage source or various wiring formed thereon.
  • TFT thin film transistor
  • the second module substrate 702 operates the timing controller, memory, and semiconductor light emitting device assembly 710. It may be a PCB with a circuit such as a voltage source or various wiring formed thereon.
  • the second module board 702 may be a PCB on which a driver is formed that applies signals to the gate wire and data wire of the first module board 701, respectively.
  • a plurality of wiring electrodes 721 and 722 may be formed on the first module substrate 701 and the second module substrate 702.
  • a TFT, wiring, and various circuits may be formed on the second module substrate 702, and the first module substrate 701 may be implemented as a protection substrate to protect the TFT and wiring.
  • the display device 700 may include only one substrate, for example, the first module substrate 701.
  • features related to the lower surface of the second module substrate 702, which will be described later, can be equally applied to the lower surface of the first module substrate 701.
  • a plurality of semiconductor light emitting device assemblies 710 may be arranged in an array form on the first module substrate 701. For example, a plurality of semiconductor light emitting device assemblies 710 forming a plurality of rows and columns may be arranged on the first module substrate 701.
  • the semiconductor light emitting device assembly 710 may adopt the technical features of the semiconductor light emitting device 150 described above.
  • Each of the plurality of semiconductor light-emitting device assemblies 710 is arranged to be spaced apart at a predetermined pitch (PX) and functions as one pixel. At least one semiconductor light-emitting device may be provided within the semiconductor light-emitting device assembly 710. .
  • the semiconductor light emitting device assembly 710 includes a first semiconductor light emitting device 710a that emits red light and green light.
  • a second semiconductor light emitting device 710b that emits blue light and a third semiconductor light emitting device 710c that emits blue light may be provided, but the device is not limited thereto.
  • the first to third semiconductor light emitting devices 710a, 710b, and 710c are all devices that emit one color, for example, blue light, and phosphors or QDs are placed on them to produce various colors through color conversion. Implementation may be possible.
  • the embodiment may include a wiring electrode 721 electrically connected to a plurality of semiconductor light emitting device assemblies 710 on the first module substrate 701.
  • a plurality of wiring electrodes (not shown) formed in a direction perpendicular to the wiring electrode 721 may be further formed on the first module substrate 701.
  • the wiring electrode 721 is implemented as a data wire or a gate wire
  • the wiring electrode formed perpendicular to the wiring electrode 721 is the wiring electrode 721. It can be implemented with different wiring.
  • the wiring electrode 721 may correspond to a common electrode connected to the p-electrode or n-electrode of each of the plurality of semiconductor light-emitting devices 710.
  • the wiring electrode 721 formed on the first module substrate 701 is electrically connected to a voltage source or circuit of the second module substrate 702 and transmits signals related to driving the plurality of semiconductor light emitting device assemblies 710. It can receive or receive power.
  • the display device 700 further includes a plurality of electrode pads (not shown) formed on the edge area of the upper surface of the first module substrate 701, and a side electrode 741 formed on the side of the display module. It can be included.
  • the plurality of electrode pads and side electrodes 741 may be formed of conductive metal (Cu, Ag, etc.).
  • the side electrode 741 may be formed on the side surfaces of the first module substrate 701 and the second module substrate 702, respectively. One end of the side electrode 741 is formed to contact the side of the electrode pad on the first module substrate 701, and the other end is connected to the second wiring electrode 722 formed on the lower part of the second module substrate 702. You can.
  • the second module substrate 702 is bonded (e.g., bonded) to the lower part of the first module substrate 701, A planarization layer 750 may be formed on the module substrate 701.
  • the planarization layer 750 may be formed to a predetermined thickness to cover the upper surface of the first module substrate 701 and the semiconductor light emitting device assembly 710.
  • the planarization layer 750 may provide a flat surface on the top of the display device 700 and fix the position of the semiconductor light emitting device assembly 710.
  • the planarization layer 750 may correspond to an encapsulation layer that protects the semiconductor light emitting device assembly 710.
  • This planarization layer 750 may be formed through a process such as molding or hot melt.
  • the planarization layer 750 may be implemented as a light-transmitting or fluorescent material such as acrylic resin, polyimide resin, epoxy resin, or polyurethane resin.
  • the embodiment may include an optical adhesive layer 760 on the planarization layer 750.
  • the optical adhesive layer 760 may be a transparent adhesive material such as OCA (Optical Clear Adhesive) or OCR (Optically Clear Resin), but is not limited thereto.
  • the embodiment may include a film layer 770 on the optical adhesive layer 760.
  • the film layer 770 reduces quality (e.g., black contrast) as external light incident on the electrode present on the upper surface of the first module substrate 701 is irradiated to the outside along with light emitted from the semiconductor light emitting devices.
  • the film layer 770 may include various optical films such as polarizing films, AG films, AR films, etc. to prevent degradation.
  • the gap between display modules is recognized as a seam, and in particular, when the display device switches to a black state, the seam becomes more visible.
  • the display device 700 can solve the above technical problem by disposing the porous adhesive resin layer 790 on the first display module 700a and the second display module 700b.
  • the porous adhesive resin layer 790 may be formed on the side of each first display module 700a and the second display module 700b and then converted into one body by a pressing process of the display modules.
  • the porous adhesive resin layer 790 may be made of at least one porous material selected from the group consisting of urethane foam, polypropylene (PP), thermo plastic polyurethane (TPU), thermo plastic olefin (TPO), and compressed styrofoam.
  • porous adhesive resin layer 790 may further include urethane resin, terpene resin, etc. as an adhesive material.
  • examples may further include thermoplastic resins such as polystyrene, polyethylene, polypropylene, methacrylic, and acrylic, and may be produced by mixing black pigment with thermoplastic resin.
  • the porous adhesive resin layer 790 is a soft porous material and has the technical effect of reducing deep recognition by trapping reflections from external light into the porous space by applying a deep light absorption layer.
  • the porous adhesive resin layer 790 may have a thickness of 200 ⁇ m or less, preferably 150 ⁇ m or less, but is not limited thereto.
  • the density of the porous adhesive resin layer 790 may be 0.15 to 0.4 g/cm 3 , but is not limited thereto.
  • the embodiment may further include a urethane, epoxy, or silicone-based soft resin capable of absorbing light.
  • a porous adhesive resin layer 790 may be formed on the side of each first display module 700a and the second display module 700b.
  • a predetermined resin barrier film (not shown) can be placed on the semiconductor light emitting device assembly 710 to prevent the porous adhesive resin layer 790 from overflowing onto the light emitting device assembly 710.
  • porous adhesive resin layer 790 may be formed by being applied to the sides of the first display module 700a and the second display module 700b using an inkjet or the like.
  • the porous adhesive resin layer 790 is a porous material and may be a foam-based material in which an air layer is formed, and may have a black color for light absorption. Additionally, the porous adhesive resin layer 790 may be made of foamed resin or air-dispersed resin.
  • the porous adhesive resin layer 790 contains soft resin and has elasticity, so that it provides mechanical strength when compressed and fixed to a predetermined pitch (PX) between the first display module 700a and the second display module 700b. Damage can be prevented and the pitch can be maintained firmly.
  • PX predetermined pitch
  • the module frame 705 attachment process and the alignment process between modules may be performed.
  • the module frame 705 may include a support frame 705c, a connection frame 705a, and a fixing frame 705b, and a plurality of modules are fastened to each other based on the module frame 705 to improve overall flatness and spacing. can be maintained.
  • the optical adhesive layer 760 and the film layer 770 may be attached.
  • the gap between modules is filled, there is a technical effect of preventing boundary bending when the optical adhesive layer 760 and the film layer 770 are attached to the aligned modules.
  • FIG. 13 shows a multi-screen display device 700 including a plurality of display panels according to an embodiment.
  • the display device 700 may be implemented in a tiled form with a plurality of display panels 700a to 700d.
  • the multi-screen display device 700 may include first to fourth display panels 700a, 700b, 700c, and 700d, but is not limited thereto.
  • Each of the plurality of display panels 700a to 700d may be a display device manufactured by the self-assembly method described above, but is not limited thereto.
  • FIG. 14 is an example surface photograph of the third area C3 of the display device 700 shown in FIG. 13, and 3D profile data P3 for each component is expressed in the photograph.
  • Figure 14 is a surface photograph of the third boundary area C1 of the first display module 700a and the second display module 700b, and the adjacent first display module 700a and the second display module 700b As the porous adhesive resin layer 790 is disposed in between, there is a special technical effect in that the boundary line is not optically or visually recognized as a seam.
  • the porous adhesive resin layer 790 of the embodiment is a soft porous material that functions as a deep light absorption layer and has a special technical effect of reducing deep recognition by trapping reflections from external light into the porous space.
  • the modules are directly bonded through the porous adhesive resin layer 790, so there are no gaps between the modules, so there is a technical effect that can be implemented completely seamlessly.
  • modules are directly bonded through the porous adhesive resin layer 790, so there is no need to separately fix the modules, and there is a technical effect of excellent structural reliability.
  • FIG. 15 is an example surface photograph of the fourth area C4 of the display device 700 shown in FIG. 15.
  • Figure 15 is a surface photograph of the fourth boundary area C4 of the first display module 700a and the second display module 700b, and shows the tiled upper surface 700aT of the first display module and the second display module. Even if there is a height difference between the upper surfaces 700bT, the arrangement of the porous adhesive resin layer 790 functions as a deep light absorption layer, scattering and trapping the reflection of external light into the porous space, creating an optical and visual seam. There are special technical advantages that prevent it from being recognized.
  • FIG. 16 is a side view of the boundary area between display modules of the display device 700B according to the second embodiment
  • FIG. 17 is an exemplary view of a manufacturing method of the display device 700B according to the second embodiment.
  • the second embodiment can adopt the technical features of the first embodiment.
  • the display device 700B may include a first display module 700a and a second display module 700b.
  • the first display module 700a and the second display module 700b each include a first module substrate 701, a second module substrate 702, a semiconductor light emitting device assembly 710, a side wiring 741, and a wiring protection line. It may include at least one of a layer 742, a planarization film 750, an optical adhesive layer 760, and a cover film 770.
  • the display device 700B according to the second embodiment can solve technical problems by disposing the viscoelastic resin layer 795 on the first display module 700a and the second display module 700b.
  • the viscoelastic resin layer 795 may be formed on the side of each first display module 700a and the second display module 700b and then converted into one body by a pressing process of the display modules.
  • the viscoelastic resin layer 795 may include a material such as epoxy or rubber.
  • the viscoelastic resin layer 795 may further include urethane resin, terpene resin, etc. as an adhesive material. Additionally, examples may further include thermoplastic resins such as polystyrene, polyethylene, polypropylene, methacrylic, and acrylic, and may be produced by mixing black pigment with thermoplastic resin.
  • the viscoelastic resin layer 795 has the technical effect of reducing deep recognition by trapping reflections from external light by applying a deep light absorption layer.
  • a viscoelastic resin layer 795 may be formed on the side of each first display module 700a and the second display module 700b, and a predetermined resin barrier film (not shown) may be applied to the semiconductor light emitting device assembly 710. By placing the viscoelastic resin layer 795 on the light emitting device assembly 710, the viscoelastic resin layer 795 can be prevented from overflowing.
  • the viscoelastic resin layer 795 may be formed by being applied to the sides of the first display module 700a and the second display module 700b using an inkjet or the like.
  • the viscoelastic resin layer 795 has viscoelastic properties, so it can prevent mechanical damage when compressed and fixed to a predetermined pitch (PX) between the first display module 700a and the second display module 700b.
  • PX predetermined pitch
  • the viscoelastic resin layer 795 has the effect of reducing seam recognition by reducing reflection by external light, and the material of the viscoelastic resin layer 795 has fluidity in a certain temperature range and time before complete curing. You can.
  • the display device 700B according to the second embodiment has a technical effect in that the boundary area between the plurality of display panels 700a to 700d is not recognized as a seam, unlike the display device 600 of FIG. 7 with existing internal technology. .
  • the viscoelastic resin layer 795 is disposed between the adjacent first display module 700a and the second display module 700b, a special technical effect is achieved in which the boundary line is not optically or visually recognized as a seam. there is.
  • the modules are directly bonded through the viscoelastic resin layer 795, so there are no gaps between the modules, so there is a technical effect that can be implemented completely seamlessly.
  • modules are directly bonded via the viscoelastic resin layer 795, so there is no need to separately fix the modules, and there is a technical effect of excellent structural reliability.
  • the viscoelastic resin layer 795 is disposed to form a deep light absorption layer. It has a special technical effect that diffuses and traps reflections from external light so that it is not recognized as a seam optically or visually.
  • Embodiments may be adopted in the field of displays that display images or information.
  • Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices.
  • Embodiments may be adopted in the field of displays that display images or information using micro- or nano-level semiconductor light-emitting devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 반도체 발광소자의 디스플레이 장치에 관한 것이다. 실시예에 따른 반도체 발광소자의 디스플레이 장치는, 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판과, 상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리와, 상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선 및 상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 다공성 접착 수지층을 포함할 수 있다.

Description

반도체 발광소자의 디스플레이 장치
실시예는 반도체 발광소자의 디스플레이 장치에 관한 것이다.
대면적 디스플레이 장치에는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
한편, 종래의 반도체 발광소자를 이용한 디스플레이 장치는 반도체 발광소자를 TFT 기판이나 배선기판 등의 기판에 전사하여 제조하게 되나, 반도체 발광소자의 전사 불량률 등으로 인한 생산성이 저하되고, 특히 대면적 디스플레이 장치의 생산 수율이 극히 낮다는 문제점이 있다.
이러한 문제점을 해결하기 위해, 최근에는 상대적으로 작은 크기를 갖는 복수의 반도체 발광소자 디스플레이 모듈을 타일링하여 대형 디스플레이 장치를 구현하는 '멀티 스크린 디스플레이 장치'에 대한 연구 및 개발이 진행되고 있다.
그러나, 멀티 스크린 디스플레이 장치의 경우, 단위 디스플레이 장치 각각의 가장자리에 존재하는 베젤 영역으로 인해 서로 연결된 단위 디스플레이 장치 사이에 이격된 갭(Gap) 영역이 발생할 수 있다. 상기 베젤 영역은 기판의 상부에 배치된 구성들과 기판의 하부에 배치된 구성들 간의 전기적 연결을 위한 측면 전극(또는 측면 배선) 등에 의해 존재하게 된다.
이러한 갭 영역은 멀티 스크린 디스플레이 장치의 전 영역에 하나의 영상을 표시할 경우 모듈 사이의 gap이나 경계 라인이 '시각적으로 인식'되는 심(seam)으로 인식되어 영상의 단절감 및 이질감을 주게 되어 영상의 몰입도를 저하시킬 수 있다.
한편, 종래기술에서 복수의 디스플레이 모듈이 타일링된 멀티 스크린 디스플레이 장치에 있어서 모듈간의 심(seam)을 개선하기 위한 연구들이 있다.
예를 들어, 선행특허 1(한국공개번호: 10-2019-0046684)은 각 몰드 측부에 광흡수층이 배치되는 구조이나, 인접하는 디스플레이 모듈들 간의 광 흡수층에 여전히 간극이 있어 seam이 존재하는 한계가 있다.
또한 선행특허2(한국공개번호: 10-2020-0014057)는 모듈 사이의 seam 영역 상에 PR 필름이 배치되는 구조이나, 모듈 사이에 여전히 빈 공간이 존재하여 PR 필름의 부착 불량이 발생하는 경우 seam 영역으로 인한 시인성 문제가 발생될 수 있다. 또한 seam 영역이 빈 공간이므로 그 위에 PR 필름을 부착하기 어려울 뿐만 아니라 픽셀 상에도 PR이 부착되는 경우 화소 불량이 발생할 수 있다.
한편, 선행기술들에서는 복수의 디스플레이 모듈들은 소정의 새시나 캐비닛 상에서 타일링되고 있으나 인접한 디스플레이 모듈의 측면 영역끼리는 별도의 물리적 결합은 시도를 하지 못하고 있어서 기구적 신뢰성이 약한 문제가 있다.
한편, 내부기술의 디스플레이 장치에 있어서, 타일링된 디스플레이 모듈 사이의 갭(gap)을 물리적, 기구적으로 줄이거나 없앤다고 하더라도 그 경계 라인이 광학적, 시각적으로 심(seam) 인식되는 문제가 있다.
이에 따라 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적으로도 심(seam)으로 인식되지 않도록 하는 것이 필요하다.
또한 내부기술에서는 복수의 디스플레이 모듈이 타일링된 멀티 스크린 디스플레이 장치에 있어서, 타일링된 디스플레이 모듈 상면들의 높이 단차가 발생하여 디스플레이 모듈 간의 표면 단차(surface step)가 발생하고 있다.
이에 따라 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제가 있다.
실시예의 기술적 과제 중의 하나는 복수의 디스플레이 모듈들이 타일링되는 경우 인접한 디스플레이 모듈의 측면 영역끼리의 기구적 신뢰성이 약한 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적, 시각적으로도 심(seam)으로 인식되지 않도록 하는 것을 기술적 과제로 한다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제를 해결하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되는 것이 아니라 명세서 전체를 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자의 디스플레이 장치는, 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판과, 상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리와, 상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선 및 상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 다공성 접착 수지층을 포함할 수 있다.
상기 다공성 접착 수지층은, 상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 다공성 접착 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 다공성 접착 수지층을 포함하며, 상기 제1, 제2 다공성 접착 수지층은 결합되어 하나의 몸체를 이룰 수 있다.
실시예에서 상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재할 수 있다.
또한 실시예는 상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함할 수 있다.
또한 실시예는 상기 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함할 수 있다.
또한 실시예에 따른 반도체 발광소자의 디스플레이 장치는, 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판과, 상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리와, 상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선 및 상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 점탄성 수지층을 포함할 수 있다.
상기 점탄성 수지층은, 상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 점탄성 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 점탄성 수지층을 포함하며, 상기 제1, 제2 점탄성 수지층은 결합되어 하나의 몸체를 이룰 수 있다.
또한 실시예는 상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재할 수 있다.
또환 실시예는 상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함할 수 있다.
또한 실시예는 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함할 수 있다.
실시예에 따른 반도체 발광소자의 디스플레이 장치는 복수의 디스플레이 모듈들이 타일링되는 경우 인접한 디스플레이 모듈의 측면 영역끼리의 기구적 신뢰성이 약한 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈 사이의 빈틈 자체가 존재하지 않아 완벽한 seamless 구현 가능한 기술적 효과가 있다. 또한 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈들을 별도로 고정시킬 필요가 없고 구조적으로 신뢰성이 우수한 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자의 디스플레이 장치는 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적, 시각적으로도 심(seam)으로 인식되지 않도록 하는 기술적 효과가 있다.
예를 들어, 실시예의 다공성 접착 수지층(790)는 연질의 다공성 물질로서 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 난반사, 트랩 시켜 심인식을 줄일 수 있는 특별한 기술적 효과가 있다.
구체적으로 도 14는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제3 경계 영역(C1)의 표면 사진이며, 인접하는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 다공성 접착 수지층(790)이 배치됨에 따라 그 경계 라인이 광학적, 시각적으로 심으로 인식되지 않는 특별한 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자의 디스플레이 장치는 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 도 15는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제4 경계 영역(C4)의 표면 사진이며, 타일링된 제1 디스플레이 모듈의 상면(700aT)과 제2 디스플레이 모듈의 상면(700bT)들 사이에 높이 단차가 있다고 하더라도 다공성 접착 수지층(790)이 배치됨에 따라 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 난반사, 트랩 시켜 광학적, 시각적으로 심(seam)으로 인식되지 않도록 하는 특별한 기술적 효고가 있다.
또한 제2 실시예에 따른 디스플레이 장치(700B)는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 점탄성 수지층(795)을 배치할 수 있으며, 이러한 점탄성 수지층(795)은 외광에 의한 반사를 줄여 심 인식을 줄일 수 있는 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되는 것이 아니라 명세서 전체를 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도.
도 3은 도 2의 화소의 일 예를 보여주는 회로도.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도.
도 7은 내부 기술에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치의 예시도.
도 8은 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치의 제1 영역의 표면 사진 예시도.
도 9는 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치(700)의 제2 영역(C2)의 표면 사진 예시도.
도 10은 도 9의 각 구성 요소에 대한 3D 프로파일이 데이터.
도 11은 제1 실시예에 따른 디스플레이 장치(700)의 디스플레이 모듈 간의 경계 영역에 대한 측면도.
도 12는 제1 실시예에 따른 디스플레이 장치(700)의 제조방법 예시도.
도 13은 실시예에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치(700) 예시도.
도 14는 도 13에 도시된 디스플레이 장치(700)의 제3 영역(C3)의 표면 사진 예시도.
도 15는 도 15에 도시된 디스플레이 장치(700)의 제4 영역(C4)의 표면 사진 예시도.
도 16은 제2 실시예에 따른 디스플레이 장치(700B)의 디스플레이 모듈 간의 경계 영역에 대한 측면도.
도 17은 제2 실시예에 따른 디스플레이 장치(700B)의 제조방법 예시도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 실시예는 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 실시예는 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150), 녹색 발광소자(150G) 및 청색 발광소자(150B)를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 6은 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 5에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
도 6을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.
기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
도 7은 내부 기술에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치(600)를 나타낸다.
도 7을 참조하면, 멀티 스크린 디스플레이 장치(600)는 복수의 디스플레이 패널들(600a~600d)이 타일링된 형태로 구현될 수 있다. 예를 들어, 멀티 스크린 디스플레이 장치(600)는 제1 내지 제4 디스플레이 패널들(600a, 600b, 600c, 600d)을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 복수의 디스플레이 패널들(600a~600d) 각각은 앞서 설명된 자가조립 방식에 의해 제조된 디스플레이 장치일 수 있으나 이에 한정되는 것은 아니다.
내부기술에서 멀티 스크린 디스플레이 장치(600)는 복수의 디스플레이 패널들(600a~600d)을 통해 하나의 영상을 제공하는 대면적 디스플레이 장치로 이용될 수 있으며, 복수의 디스플레이 패널들(600a~600d) 각각은 측면의 베젤 영역이 최소화하여 인접한 디스플레이 장치와의 갭 영역이 감소할 수 있다.
내부 기술에 의하면 디스플레이 장치들 사이의 갭 영역이 감소함에 따라 영상의 출력 시 갭 영역에 의한 암부 발생 영역이 최소화될 수 있고, 이에 따라 멀티 스크린 디스플레이 장치(600)의 전체 화면에 단절감이 최소화된 영상이 표시될 수 있다.
한편, 도 7을 참조하면, 내부기술의 복수의 디스플레이 패널들 사이의 물리적 간격인 갭(gap)이 줄어들었음에도 광학적 관점에서 해당 갭(gap) 또는 경계 라인이 '시각적으로 인식'되는 심(seam)(S1) 인식되는 문제가 있다.
예를 들어, 도 8은 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치(600)의 제1 영역(C1)의 표면 사진 예시도이다.
구체적으로 도 8은 제1 디스플레이 모듈(600a)과 제2 디스플레이 모듈(600b)의 제1 경계 영역(C1)의 표면 사진이며, 인접하는 제1 디스플레이 패널의 측면 부재(600am)와 제2 디스플레이 패널의 측면 부재(600bm) 사이에 소정의 갭(G1)이 존재하고 있다. 도 8에는 각 구성 요소에 대한 3D 프로파일 데이터(P1)가 사진 상에 표현되어 있다.
내부기술의 디스플레이 장치에 있어서, 타일링된 디스플레이 모듈 사이의 갭(G1)을 기존 기술로는 물리적, 기구적으로 줄이거나 없애기 어려운 점이 있으며, 그 갭을 줄이거나 없앤다고 하더라도 그 경계 라인이 광학적, 시각적으로 심(S1) 인식되는 문제가 있다.
이에 따라 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적으로도 심(seam)으로 인식되지 않도록 하는 것이 필요하다.
또한 내부기술에서 복수의 디스플레이 모듈들이 소정의 새시나 캐비닛 상에서 타일링되고 있으나, 인접한 디스플레이 모듈의 측면 영역끼리의 별도의 물리적 결합이 되지 못하고 있어서 기구적 신뢰성이 약한 문제가 있다.
다음으로 도 9는 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치(600)의 제2 영역(C2)의 표면 사진 예시도이며, 도 10은 도 9의 각 구성 요소에 대한 3D 프로파일이 데이터(P2)이다.
구체적으로 도 9는 제1 디스플레이 모듈(600a)과 제2 디스플레이 모듈(600b)의 제2 경계 영역(C2)의 표면 사진이며, 인접하는 제1 디스플레이 패널의 측면 부재(600am)와 제2 디스플레이 패널의 측면 부재(600bm) 사이에 소정의 제2 갭(G2)이 존재하고 있다.
도 10은 도 9의 각 구성 요소에 대한 3D 프로파일이 데이터(P2)이며, 타일링된 제1 디스플레이 패널의 상면(600aT)과 제2 디스플레이 패널의 상면(600bT)들 사이에 높이 단차가 발생하여 디스플레이 모듈 간의 표면 단차(surface step)(SS)가 발생하고 있다.
이에 따라 내부 기술에 의하면 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 도 9 및 도 10과 같이 광학적, 시각적으로 심각한 심(seam)(S2)으로 인식되는 문제가 있다.
이에 실시예의 기술적 과제 중의 하나는 복수의 디스플레이 모듈들이 타일링되는 경우 인접한 디스플레이 모듈의 측면 영역끼리의 기구적 신뢰성이 약한 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적, 시각적으로도 심(seam)으로 인식되지 않도록 하는 것을 기술적 과제로 한다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제를 해결하고자 함이다.
이하 위 기술적 과제를 해결하기 위한 실시예에 따른 디스플레이 장치에 대해 구체적으로 설명한다.
도 11은 제1 실시예에 따른 디스플레이 장치(700)의 디스플레이 모듈 간의 경계 영역에 대한 측면도이다(이하 '제1 실시예'는 '실시예'로 약칭하기로 한다). 예를 들어, 도 11은 제1 디스플레이 모듈(700a) 및 제2 디스플레이 모듈(700b)의 경계 영역에 대한 측면도이다.
실시예에 따른 디스플레이 장치(700)는 복수의 디스플레이 모듈들을 포함하는 디스플레이 장치일 수 있다.
예를 들어, 상기 디스플레이 장치(700)는 복수의 디스플레이 모듈들이 타일링 되어 제조될 수 있으며, 인접하는 디스플레이 모듈들(700a, 700b) 상의 반도체 발광소자 어셈블리(710) 간의 피치(Pitch)(PX)에 맞게 근접 배치하치 후 고정되는 타일링 방식으로 디스플레이 장치가 제조될 수 있다.
도 11을 참조하면, 실시예에 따른 디스플레이 장치(700)는 제1 모듈 기판(701), 제2 모듈 기판(702), 반도체 발광소자 어셈블리(710), 측면 배선(741), 배선 보호층(742), 다공성 접착 수지층(790), 평탄화막(750), 블랙 매트릭스(720), 광학 점착층(760), 커버필름(770) 중 적어도 하나 이상을 포함할 수 있다.
예를 들어, 실시예에 따른 디스플레이 장치(700)는 제1 모듈 기판(701) 및 상기 제1 모듈 기판(701)의 하부에 배치된 제2 모듈 기판(702)을 포함할 수 있다.
상기 제1 모듈 기판(701)은 TFT(thin film transistor)와 배선들이 형성되는 TFT 기판일 수 있고, 상기 제2 모듈 기판(702)은 타이밍 컨트롤러, 메모리, 반도체 발광소자 어셈블리(710)의 구동을 위한 전압원 등의 회로나 각종 배선이 형성된 PCB일 수 있다.
또한 상기 제2 모듈 기판(702)은 제1 모듈 기판(701)의 게이트 배선과 데이터 배선에 각각 신호를 인가하는 구동부가 형성된 PCB일 수 있다. 이 경우, 제1 모듈 기판(701)과 제2 모듈 기판(702)에는 복수의 배선 전극(721, 722)이 형성될 수 있다.
또한 실시예에 따라서 제2 모듈 기판(702)에 TFT, 배선들, 및 각종 회로가 형성되고, 제1 모듈 기판(701)은 TFT 및 배선의 보호를 위한 보호기판으로 구현될 수도 있다.
또한, 실시예에 따른 디스플레이 장치(700)는 하나의 기판, 예컨대 제1 모듈 기판(701)만을 포함할 수도 있다. 이 경우, 후술할 제2 모듈 기판(702)의 하면과 관련된 특징은 제1 모듈 기판(701)의 하면에 동일하게 적용될 수 있다.
제1 모듈 기판(701) 상에는 복수의 반도체 발광소자 어셈블리(710)가 어레이 형태로 배열될 수 있다. 예를 들어, 상기 제1 모듈 기판(701) 상에 복수의 행 및 열을 형성하는 복수의 반도체 발광소자 어셈블리(710)가 배열될 수 있다.
상기 반도체 발광소자 어셈블리(710)는 앞서 기술된 반도체 발광소자(150)의 기술적 특징을 채용할 수 있다.
상기 복수의 반도체 발광소자 어셈블리(710) 각각은 소정의 피치(PX)로 이격되어 배치되며 하나의 픽셀로서 기능하며, 반도체 발광소자 어셈블리(710) 내에는 적어도 하나의 반도체 발광소자가 구비될 수 있다.
예컨대 상기 픽셀이 R(적색), G(녹색), B(청색) 서브 픽셀들을 포함할 경우, 반도체 발광소자 어셈블리(710) 내에는 적색 광을 방출하는 제1 반도체 발광소자(710a), 녹색 광을 방출하는 제2 반도체 발광소자(710b), 및 청색 광을 방출하는 제3 반도체 발광소자(710c)가 구비될 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 내지 제3 반도체 발광소자(710a, 710b, 710c)은 모두 하나의 컬러, 예를 들어 청색광을 발광하는 소자이고, 그 위에 형광체나 QD를 배치하여 색변환을 통해 다양한 컬러 구현이 가능할 수 있다.
실시예는 제1 모듈 기판(701) 상에 복수의 반도체 발광소자 어셈블리(710)와 전기적으로 연결되는 배선 전극(721)을 포함할 수 있다.
또한, 제1 모듈 기판(701) 상에는 상기 배선 전극(721)에 대해 수직 방향으로 형성되는 복수의 배선 전극들(미도시)이 더 형성될 수도 있다. 예컨대 제1 모듈 기판(701)이 TFT 기판인 경우, 배선 전극(721)은 데이터 배선 또는 게이트 배선 등으로 구현되고, 상기 배선 전극(721)과 수직으로 형성되는 배선 전극은 상기 배선 전극(721)과 다른 배선으로 구현될 수 있다.
실시예에 따라, 상기 배선 전극(721)은 복수의 반도체 발광소자들(710) 각각의 p전극 또는 n전극과 연결되는 공통전극에 해당할 수도 있다.
한편, 제1 모듈 기판(701) 상에 형성된 배선 전극(721)은 제2 모듈 기판(702)의 전압원이나 회로 등과 전기적으로 연결되어, 복수의 반도체 발광소자 어셈블리(710)의 구동과 관련된 신호를 수신하거나 전원을 인가받을 수 있다.
실시예에 따른 디스플레이 장치(700)는, 제1 모듈 기판(701)의 상면의 가장자리 영역에 형성되는 복수의 전극 패드(미도시), 및 디스플레이 모듈의 측면에 형성되는 측면 전극(741)을 더 포함할 수 있다. 상기 복수의 전극 패드 및 측면 전극(741)은 도전성 금속(Cu, Ag 등)으로 형성될 수 있다.
상기 측면 전극(741)은 제1 모듈 기판(701) 및 제2 모듈 기판(702)의 측면에 각각 형성될 수 있다. 측면 전극(741)의 일 단은 제1 모듈 기판(701) 상의 전극 패드의 측면과 접하도록 형성되고, 타 단은 제2 모듈 기판(702)의 하부에 형성된 제2 배선 전극(722)과 연결될 수 있다.
또한, 실시예에 따른 디스플레이 장치(700)는 반도체 발광소자 어셈블리(710)의 형성 이후, 제1 모듈 기판(701)의 하부에 제2 모듈 기판(702)이 결합(합착 등)되고, 제1 모듈 기판(701) 상에 평탄화층(750)이 형성될 수 있다.
상기 평탄화층(750)은 제1 모듈 기판(701)의 상면 및 반도체 발광소자 어셈블리(710)를 덮도록 소정 두께로 형성될 수 있다. 상기 평탄화층(750)은 디스플레이 장치(700)의 상부에 평탄면을 제공하고, 반도체 발광소자 어셈블리(710)의 위치를 고정할 수 있다.
상기 평탄화층(750)은 반도체 발광소자 어셈블리(710)를 보호하는 봉지층(encapsulation layer)에 해당할 수 있다.
이러한 평탄화층(750)은 몰딩이나 핫멜트(hot melt) 등의 공정에 의해 형성될 수 있다. 예컨대, 평탄화층(750)은 투광성 또는 형광성 재료로서 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리우레탄 수지 등으로 구현될 수 있다.
다음으로 실시예는 상기 평탄화층(750)의 상에 광학 점착층(760)을 포함할 수 있다. 상기 광학 점착층(760)은 OCA(Optical Clear Adhesive), OCR(Optically Clear Resin) 등의 투명 접착 소재일 수 있으나 이에 한정되는 것은 아니다.
다음으로 실시예는 상기 광학 점착층(760) 상에 필름층(770)을 포함할 수 있다. 상기 필름층(770)은 제1 모듈 기판(701)의 상면에 존재하는 전극으로 입사된 외광이 반도체 발광소자들로부터 방출되는 광과 함께 외부로 조사됨에 따른 품질 저하(예컨대, 블랙 콘트라스트(black contrast) 저하 등)를 방지하기 위한 편광 필름, AG 필름, AR 필름 등의 각종 광학 필름을 포함할 수 있다.
한편, 내부기술에 의하면, 디스플레이 모듈 사이의 갭으로 인해 디스플레이 모듈 사이의 갭이 심으로 인식되는 문제가 있으며, 특히 디스플레이 장치가 블랙 상태로 전환될 시 seam이 더 잘 보이는 상황이다.
또한 내부 기술에 의하면 디스플레이 모듈과 모듈 사이에 빈 공간이 존재하여 OCA 등을 이용한 점착층이나 전면 커버를 부착하기 어려운 문제가 있다.
또한 내부 기술에 의하면 전면 커버 부착 시 심 부분의 단차(빈공간)로 인해 커버 굴곡이 생겨 심이 더 부각되는 문제가 있다.
이에 실시예에 따른 디스플레이 장치(700)는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 다공성 접착 수지층(790)을 배치하여 위 기술적 문제를 해결할 수 있다. 상기 다공성 접착 수지층(790)은 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면 상에 형성된 후 디스플레이 모듈들의 압착 공정에 의해 하나의 몸체로 전환될 수도 있다.
상기 다공성 접착 수지층(790)은 우레탄폼 또는 PP(Polypropylene), TPU(Thermo Plastic Polyurethane), TPO(Thermo Plastic Olefin), 압축 스치로폼(styrofoam) 중 적어도 하나 이상의 다공성 물질을 사용할 수 있다.
또한 상기 다공성 접착 수지층(790)은 접착성 물질로 우레탄 수지, 테르펜 수지(terpene resin) 등을 더 포함할 수 있다. 또한 실시예는 폴리스티렌, 폴리에틸렌, 폴리프로필렌, 메타크릴, 아크릴 등 열가소성 수지를 더 포함할 수 있으며, 열가소성 수지에 블랙 안료를 섞어 제작할 수 있다.
상기 다공성 접착 수지층(790)는 연질의 다공성 물질로서 심 흡광층을 적용하여 외광에 의한 반사를 다공성 공간으로 트랩 시켜 심인식을 줄일 수 있는 기술적 효과가 있다.
상기 다공성 접착 수지층(790)은 그 두께는 200μm이하, 바람직하게는 150 μm이하로 형성할 수 있으나 이에 한정되지 않는다.
상기 다공성 접착 수지층(790)의 밀도는 0.15~0.4g/cm3 일 수 있으나 이에 한정되지 않는다.
또한 실시예는 우레탄, 에폭시, 실리콘 계열의 흡광이 가능한 연질 수지를 더 포함할 수 있다.
이하 도 12를 참조하여 실시예에 따른 디스플레이 장치(700)의 제조방법을 설명하기로 한다.
실시예는 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 다공성 접착 수지층(790)을 형성할 수 있다.
한편 소정의 레진 차단막(미도시)을 반도체 발광소자 어셈블리(710) 상에 배치하여 다공성 접착 수지층(790)이 발광소자 어셈블리(710) 상으로 넘치는 것을 방지할 수 있다.
이후 다공성 접착 수지층(790)은 잉크젯(Inkjet) 등으로 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 도포되어 형성될 수 있다.
상기 다공성 접착 수지층(790)은 다공성 물질로서 에어층이 형성되는 폼계열일 수 있으며, 광흡수하기 위한 블랙 색상을 가질 수 있다. 또한 상기 다공성 접착 수지층(790)은 발포레진 또는 에어 분산이 적용된 레진 등이 사용 될 수 있다.
상기 다공성 접착 수지층(790)은 연질 수지를 포함하여 탄성을 구비함으로써 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 소정의 피치(PX)에 맞게 압축하여 고정할 때 기구적 손상을 방지할 수 있으며 견고하게 피치를 유지할 수 있다.
이후 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 위치된 레진 차단막을 제거한 후 모듈 프레임(705) 부착공정 및 모듈 간의 얼라인 공정이 진행될 수 있다.
상기 모듈 프레임(705)은 지지 프레임(705c), 연결 프레임(705a), 고정 프레임(705b)을 포함할 수 있으며, 이러한 모듈 프레임(705)을 기반으로 복수의 모듈들이 서로 체결되어 전체적인 평탄도와 간격을 유지될 수 있다.
이후 광학 점착층(760) 및 필름층(770)이 부착될 수 있다.
실시예에 의하면 모듈 간의 갭이 채워진 구조이므로 얼라인된 모듈들 상에 광학 점착층(760) 및 필름층(770)을 부착할 경우 경계면 굴곡 현상이 방지되는 기술적 효과가 있다.
이하 도 13 내지 도 15를 참조하여 실시예에 따른 디스플레이 장치(700)의 기술적 효과를 상술하기로 한다.
도 13은 실시예에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치(700)를 나타낸다.
도 13을 참조하면, 실시예에 따른 디스플레이 장치(700)는 복수의 디스플레이 패널들(700a~700d)이 타일링된 형태로 구현될 수 있다. 예를 들어, 상기 멀티 스크린 디스플레이 장치(700)는 제1 내지 제4 디스플레이 패널들(700a, 700b, 700c, 700d)을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 복수의 디스플레이 패널들(700a~700d) 각각은 앞서 설명된 자가조립 방식에 의해 제조된 디스플레이 장치일 수 있으나 이에 한정되는 것은 아니다.
도 13을 참조하면 기존 내부기술의 도 7의 디스플레이 장치(600)와 달리 복수의 디스플레이 패널들(700a~700d) 사이의 경계 영역이 심으로 인지되지 않는 기술적 효과가 있다.
예를 들어, 도 14는 도 13에 도시된 디스플레이 장치(700)의 제3 영역(C3)의 표면 사진 예시도이며, 각 구성 요소에 대한 3D 프로파일 데이터(P3)가 사진 상에 표현되어 있다.
구체적으로 도 14는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제3 경계 영역(C1)의 표면 사진이며, 인접하는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 다공성 접착 수지층(790)이 배치됨에 따라 그 경계 라인이 광학적, 시각적으로 심으로 인식되지 않는 특별한 기술적 효과가 있다.
예를 들어, 실시예의 다공성 접착 수지층(790)는 연질의 다공성 물질로서 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 트랩 시켜 심인식을 줄일 수 있는 특별한 기술적 효과가 있다.
다음으로 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈 사이의 빈틈 자체가 존재하지 않아 완벽한 seamless 구현 가능한 기술적 효과가 있다.
또한 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈들을 별도로 고정시킬 필요가 없고 구조적으로 신뢰성이 우수한 기술적 효과가 있다.
다음으로 도 15는 도 15에 도시된 디스플레이 장치(700)의 제4 영역(C4)의 표면 사진 예시도이다.
구체적으로 도 15는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제4 경계 영역(C4)의 표면 사진이며, 타일링된 제1 디스플레이 모듈의 상면(700aT)과 제2 디스플레이 모듈의 상면(700bT)들 사이에 높이 단차가 있다고 하더라도 다공성 접착 수지층(790)이 배치됨에 따라 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 난반사, 트랩 시켜 광학적, 시각적으로 심(seam)으로 인식되지 않도록 하는 특별한 기술적 효고가 있다.
다음으로 도 16은 제2 실시예에 따른 디스플레이 장치(700B)의 디스플레이 모듈 간의 경계 영역에 대한 측면도이며, 도 17은 제2 실시예에 따른 디스플레이 장치(700B)의 제조방법 예시도이다.
제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있다.
예를 들어, 제2 실시예에 따른 디스플레이 장치(700B)는 제1 디스플레이 모듈(700a) 및 제2 디스플레이 모듈(700b)을 포함할 수 있다. 상기 제1 디스플레이 모듈(700a) 및 제2 디스플레이 모듈(700b)은 각각 제1 모듈 기판(701), 제2 모듈 기판(702), 반도체 발광소자 어셈블리(710), 측면 배선(741), 배선 보호층(742), 평탄화막(750), 광학 점착층(760), 커버필름(770) 중 적어도 하나 이상을 포함할 수 있다.
이하 제2 실시예의 주된 특징을 중심으로 설명하기로 한다.
제2 실시예에 따른 디스플레이 장치(700B)는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 점탄성 수지층(795)을 배치하여 기술적 과제를 해결할 수 있다. 상기 점탄성 수지층(795)은 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면 상에 형성된 후 디스플레이 모듈들의 압착 공정에 의해 하나의 몸체로 전환될 수도 있다.
상기 점탄성 수지층(795)은 에폭시 또는 고무 등의 재질을 포함할 수 있다.
또한 상기 점탄성 수지층(795)은 접착성 물질로 우레탄 수지, 테르펜 수지(terpene resin) 등을 더 포함할 수 있다. 또한 실시예는 폴리스티렌, 폴리에틸렌, 폴리프로필렌, 메타크릴, 아크릴 등 열가소성 수지를 더 포함할 수 있으며, 열가소성 수지에 블랙 안료를 섞어 제작할 수 있다.
상기 점탄성 수지층(795)는 심 흡광층을 적용하여 외광에 의한 반사를 트랩시켜 심인식을 줄일 수 있는 기술적 효과가 있다.
이하 도 17을 참조하여 제2 실시예에 따른 디스플레이 장치(700B)의 제조방법을 설명하기로 한다.
실시예는 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 점탄성 수지층(795)을 형성할 수 있으며, 소정의 레진 차단막(미도시)을 반도체 발광소자 어셈블리(710) 상에 배치하여 점탄성 수지층(795)이 발광소자 어셈블리(710) 상으로 넘치는 것을 방지할 수 있다.
점탄성 수지층(795)은 잉크젯(Inkjet) 등으로 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 도포되어 형성될 수 있다.
상기 점탄성 수지층(795)은 점탄성을 구비함으로써 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 소정의 피치(PX)에 맞게 압축하여 고정할 때 기구적 손상을 방지할 수 있으며 견고하게 피치를 유지할 수 있다.
실시예에서 상기 점탄성 수지층(795)은 외광에 의한 반사를 줄여 심 인식을 줄일 수 있는 효과가 있으며, 상기 상기 점탄성 수지층(795)의 물질은 완전 경화 전 일정 온도 범위와 시간에서 유동성을 가질 수 있다.
제2 실시예에 따른 디스플레이 장치(700B)는 기존 내부기술의 도 7의 디스플레이 장치(600)와 달리 복수의 디스플레이 패널들(700a~700d) 사이의 경계 영역이 심으로 인지되지 않는 기술적 효과가 있다.
예를 들어, 인접하는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 점탄성 수지층(795)이 배치됨에 따라 그 경계 라인이 광학적, 시각적으로 심으로 인식되지 않는 특별한 기술적 효과가 있다.
또한 제2 실시예에 의하면 점탄성 수지층(795)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈 사이의 빈틈 자체가 존재하지 않아 완벽한 seamless 구현 가능한 기술적 효과가 있다.
또한 제2 실시예에 의하면 점탄성 수지층(795)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈들을 별도로 고정시킬 필요가 없고 구조적으로 신뢰성이 우수한 기술적 효과가 있다.
또한 제2 실시예에 의하면 타일링된 제1 디스플레이 모듈의 상면(700aT)과 제2 디스플레이 모듈의 상면(700bT)들 사이에 높이 단차가 있다고 하더라도 점탄성 수지층(795)이 배치됨에 따라 심 흡광층으로 기능하여 외광에 의한 반사를 난반사, 트랩 시켜 광학적, 시각적으로 심(seam)으로 인식되지 않도록 하는 특별한 기술적 효고가 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 마이크로급이나 나노급 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.

Claims (10)

  1. 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판;
    상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리;
    상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선; 및
    상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 다공성 접착 수지층;을 포함하는 반도체 발광소자의 디스플레이 장치.
  2. 제1항에 있어서,
    상기 다공성 접착 수지층은,
    상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 다공성 접착 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 다공성 접착 수지층을 포함하며,
    상기 제1, 제2 다공성 접착 수지층은 결합되어 하나의 몸체를 이루는, 반도체 발광소자의 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재하는, 반도체 발광소자의 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함하는 반도체 발광소자의 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함하는 반도체 발광소자의 디스플레이 장치.
  6. 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판;
    상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리;
    상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선; 및
    상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 점탄성 수지층;을 포함하는 반도체 발광소자의 디스플레이 장치.
  7. 제6항에 있어서,
    상기 점탄성 수지층은,
    상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 점탄성 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 점탄성 수지층을 포함하며,
    상기 제1, 제2 점탄성 수지층은 결합되어 하나의 몸체를 이루는, 반도체 발광소자의 디스플레이 장치.
  8. 제6항에 있어서,
    상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재하는, 반도체 발광소자의 디스플레이 장치.
  9. 제6항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함하는 반도체 발광소자의 디스플레이 장치.
  10. 제6항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함하는 반도체 발광소자의 디스플레이 장치.
PCT/KR2022/015295 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치 WO2024080392A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0129346 2022-10-11
KR1020220129346A KR20240049887A (ko) 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2024080392A1 true WO2024080392A1 (ko) 2024-04-18

Family

ID=90669832

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/015295 WO2024080392A1 (ko) 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20240049887A (ko)
WO (1) WO2024080392A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051929A (ko) * 2018-11-06 2020-05-14 주식회사 루멘스 마이크로 엘이디 디스플레이 패널 및 그 제조방법
KR20200059103A (ko) * 2018-11-20 2020-05-28 주식회사 루멘스 플렉서블 엘이디 디스플레이 모듈
KR20200111924A (ko) * 2019-03-20 2020-10-05 주식회사 테토스 엘이디 디스플레이 모듈
KR20210083709A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치
US20220052022A1 (en) * 2021-04-27 2022-02-17 Shanghai Tianma Micro-electronics Co., Ltd. Display panel, preparation method thereof, and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051929A (ko) * 2018-11-06 2020-05-14 주식회사 루멘스 마이크로 엘이디 디스플레이 패널 및 그 제조방법
KR20200059103A (ko) * 2018-11-20 2020-05-28 주식회사 루멘스 플렉서블 엘이디 디스플레이 모듈
KR20200111924A (ko) * 2019-03-20 2020-10-05 주식회사 테토스 엘이디 디스플레이 모듈
KR20210083709A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치
US20220052022A1 (en) * 2021-04-27 2022-02-17 Shanghai Tianma Micro-electronics Co., Ltd. Display panel, preparation method thereof, and display device

Also Published As

Publication number Publication date
KR20240049887A (ko) 2024-04-18

Similar Documents

Publication Publication Date Title
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2020226369A1 (en) Light emitting diode module
WO2021060832A1 (en) Display apparatus and manufacturing method thereof
WO2022019348A1 (ko) 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2024080392A1 (ko) 반도체 발광소자의 디스플레이 장치
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2024117334A1 (ko) 반도체 발광소자의 디스플레이 장치 및 이의 제조장치
WO2022004926A1 (ko) 마이크로 led를 이용한 디스플레이 장치
WO2024075876A1 (ko) 디스플레이 장치
WO2023090468A1 (ko) 디스플레이 장치
WO2023033212A1 (ko) 디스플레이 장치
WO2023153532A1 (ko) 디스플레이 장치
WO2023027217A1 (ko) 디스플레이 장치
WO2023158094A1 (ko) 발광 소자 패키지 및 디스플레이 장치
WO2024106572A1 (ko) 전사 기판
WO2023027214A1 (ko) 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023182538A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2023171833A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조방법
WO2024025019A1 (ko) 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2023063457A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024058290A1 (ko) 디스플레이 장치
WO2023033213A1 (ko) 디스플레이 패널용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2023106455A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22962143

Country of ref document: EP

Kind code of ref document: A1