KR20240049887A - 반도체 발광소자의 디스플레이 장치 - Google Patents

반도체 발광소자의 디스플레이 장치 Download PDF

Info

Publication number
KR20240049887A
KR20240049887A KR1020220129346A KR20220129346A KR20240049887A KR 20240049887 A KR20240049887 A KR 20240049887A KR 1020220129346 A KR1020220129346 A KR 1020220129346A KR 20220129346 A KR20220129346 A KR 20220129346A KR 20240049887 A KR20240049887 A KR 20240049887A
Authority
KR
South Korea
Prior art keywords
display
substrate
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020220129346A
Other languages
English (en)
Inventor
안기태
심봉주
전진형
조현우
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020220129346A priority Critical patent/KR20240049887A/ko
Priority to PCT/KR2022/015295 priority patent/WO2024080392A1/ko
Publication of KR20240049887A publication Critical patent/KR20240049887A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예는 반도체 발광소자의 디스플레이 장치에 관한 것이다.
실시예에 따른 반도체 발광소자의 디스플레이 장치는, 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판과, 상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리와, 상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선 및 상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 다공성 접착 수지층을 포함할 수 있다.

Description

반도체 발광소자의 디스플레이 장치{Display device of semiconductor light emitting device}
실시예는 반도체 발광소자의 디스플레이 장치에 관한 것이다.
대면적 디스플레이 장치에는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
한편, 종래의 반도체 발광소자를 이용한 디스플레이 장치는 반도체 발광소자를 TFT 기판이나 배선기판 등의 기판에 전사하여 제조하게 되나, 반도체 발광소자의 전사 불량률 등으로 인한 생산성이 저하되고, 특히 대면적 디스플레이 장치의 생산 수율이 극히 낮다는 문제점이 있다.
이러한 문제점을 해결하기 위해, 최근에는 상대적으로 작은 크기를 갖는 복수의 반도체 발광소자 디스플레이 모듈을 타일링하여 대형 디스플레이 장치를 구현하는 '멀티 스크린 디스플레이 장치'에 대한 연구 및 개발이 진행되고 있다.
그러나, 멀티 스크린 디스플레이 장치의 경우, 단위 디스플레이 장치 각각의 가장자리에 존재하는 베젤 영역으로 인해 서로 연결된 단위 디스플레이 장치 사이에 이격된 갭(Gap) 영역이 발생할 수 있다. 상기 베젤 영역은 기판의 상부에 배치된 구성들과 기판의 하부에 배치된 구성들 간의 전기적 연결을 위한 측면 전극(또는 측면 배선) 등에 의해 존재하게 된다.
이러한 갭 영역은 멀티 스크린 디스플레이 장치의 전 영역에 하나의 영상을 표시할 경우 모듈 사이의 gap이나 경계 라인이 '시각적으로 인식'되는 심(seam)으로 인식되어 영상의 단절감 및 이질감을 주게 되어 영상의 몰입도를 저하시킬 수 있다.
한편, 종래기술에서 복수의 디스플레이 모듈이 타일링된 멀티 스크린 디스플레이 장치에 있어서 모듈간의 심(seam)을 개선하기 위한 연구들이 있다.
예를 들어, 선행특허 1(한국공개번호: 10-2019-0046684)은 각 몰드 측부에 광흡수층이 배치되는 구조이나, 인접하는 디스플레이 모듈들 간의 광 흡수층에 여전히 간극이 있어 seam이 존재하는 한계가 있다.
또한 선행특허2(한국공개번호: 10-2020-0014057)는 모듈 사이의 seam 영역 상에 PR 필름이 배치되는 구조이나, 모듈 사이에 여전히 빈 공간이 존재하여 PR 필름의 부착 불량이 발생하는 경우 seam 영역으로 인한 시인성 문제가 발생될 수 있다. 또한 seam 영역이 빈 공간이므로 그 위에 PR 필름을 부착하기 어려울 뿐만 아니라 픽셀 상에도 PR이 부착되는 경우 화소 불량이 발생할 수 있다.
한편, 선행기술들에서는 복수의 디스플레이 모듈들은 소정의 새시나 캐비닛 상에서 타일링되고 있으나 인접한 디스플레이 모듈의 측면 영역끼리는 별도의 물리적 결합은 시도를 하지 못하고 있어서 기구적 신뢰성이 약한 문제가 있다.
한편, 내부기술의 디스플레이 장치에 있어서, 타일링된 디스플레이 모듈 사이의 갭(gap)을 물리적, 기구적으로 줄이거나 없앤다고 하더라도 그 경계 라인이 광학적, 시각적으로 심(seam) 인식되는 문제가 있다.
이에 따라 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적으로도 심(seam)으로 인식되지 않도록 하는 것이 필요하다.
또한 내부기술에서는 복수의 디스플레이 모듈이 타일링된 멀티 스크린 디스플레이 장치에 있어서, 타일링된 디스플레이 모듈 상면들의 높이 단차가 발생하여 디스플레이 모듈 간의 표면 단차(surface step)가 발생하고 있다.
이에 따라 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제가 있다.
실시예의 기술적 과제 중의 하나는 복수의 디스플레이 모듈들이 타일링되는 경우 인접한 디스플레이 모듈의 측면 영역끼리의 기구적 신뢰성이 약한 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적, 시각적으로도 심(seam)으로 인식되지 않도록 하는 것을 기술적 과제로 한다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제를 해결하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되는 것이 아니라 명세서 전체를 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자의 디스플레이 장치는, 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판과, 상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리와, 상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선 및 상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 다공성 접착 수지층을 포함할 수 있다.
상기 다공성 접착 수지층은, 상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 다공성 접착 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 다공성 접착 수지층을 포함하며, 상기 제1, 제2 다공성 접착 수지층은 결합되어 하나의 몸체를 이룰 수 있다.
실시예에서 상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재할 수 있다.
또한 실시예는 상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함할 수 있다.
또한 실시예는 상기 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함할 수 있다.
또한 실시예에 따른 반도체 발광소자의 디스플레이 장치는, 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판과, 상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리와, 상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선 및 상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 점탄성 수지층을 포함할 수 있다.
상기 점탄성 수지층은, 상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 점탄성 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 점탄성 수지층을 포함하며, 상기 제1, 제2 점탄성 수지층은 결합되어 하나의 몸체를 이룰 수 있다.
또한 실시예는 상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재할 수 있다.
또환 실시예는 상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함할 수 있다.
또한 실시예는 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함할 수 있다.
실시예에 따른 반도체 발광소자의 디스플레이 장치는 복수의 디스플레이 모듈들이 타일링되는 경우 인접한 디스플레이 모듈의 측면 영역끼리의 기구적 신뢰성이 약한 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈 사이의 빈틈 자체가 존재하지 않아 완벽한 seamless 구현 가능한 기술적 효과가 있다. 또한 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈들을 별도로 고정시킬 필요가 없고 구조적으로 신뢰성이 우수한 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자의 디스플레이 장치는 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적, 시각적으로도 심(seam)으로 인식되지 않도록 하는 기술적 효과가 있다.
예를 들어, 실시예의 다공성 접착 수지층(790)는 연질의 다공성 물질로서 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 난반사, 트랩 시켜 심인식을 줄일 수 있는 특별한 기술적 효과가 있다.
구체적으로 도 14는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제3 경계 영역(C1)의 표면 사진이며, 인접하는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 다공성 접착 수지층(790)이 배치됨에 따라 그 경계 라인이 광학적, 시각적으로 심으로 인식되지 않는 특별한 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자의 디스플레이 장치는 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 도 15는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제4 경계 영역(C4)의 표면 사진이며, 타일링된 제1 디스플레이 모듈의 상면(700aT)과 제2 디스플레이 모듈의 상면(700bT)들 사이에 높이 단차가 있다고 하더라도 다공성 접착 수지층(790)이 배치됨에 따라 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 난반사, 트랩 시켜 광학적, 시각적으로 심(seam)으로 인식되지 않도록 하는 특별한 기술적 효고가 있다.
또한 제2 실시예에 따른 디스플레이 장치(700B)는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 점탄성 수지층(795)을 배치할 수 있으며, 이러한 점탄성 수지층(795)은 외광에 의한 반사를 줄여 심 인식을 줄일 수 있는 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되는 것이 아니라 명세서 전체를 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도.
도 3은 도 2의 화소의 일 예를 보여주는 회로도.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도.
도 7은 내부 기술에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치의 예시도.
도 8은 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치의 제1 영역의 표면 사진 예시도.
도 9는 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치(700)의 제2 영역(C2)의 표면 사진 예시도.
도 10은 도 9의 각 구성 요소에 대한 3D 프로파일이 데이터.
도 11은 제1 실시예에 따른 디스플레이 장치(700)의 디스플레이 모듈 간의 경계 영역에 대한 측면도.
도 12는 제1 실시예에 따른 디스플레이 장치(700)의 제조방법 예시도.
도 13은 실시예에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치(700) 예시도.
도 14는 도 13에 도시된 디스플레이 장치(700)의 제3 영역(C3)의 표면 사진 예시도.
도 15는 도 15에 도시된 디스플레이 장치(700)의 제4 영역(C4)의 표면 사진 예시도.
도 16은 제2 실시예에 따른 디스플레이 장치(700B)의 디스플레이 모듈 간의 경계 영역에 대한 측면도.
도 17은 제2 실시예에 따른 디스플레이 장치(700B)의 제조방법 예시도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 실시예는 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 실시예는 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150), 녹색 발광소자(150G) 및 청색 발광소자(150B)를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 6은 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 5에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
도 6을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.
기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
도 7은 내부 기술에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치(600)를 나타낸다.
도 7을 참조하면, 멀티 스크린 디스플레이 장치(600)는 복수의 디스플레이 패널들(600a~600d)이 타일링된 형태로 구현될 수 있다. 예를 들어, 멀티 스크린 디스플레이 장치(600)는 제1 내지 제4 디스플레이 패널들(600a, 600b, 600c, 600d)을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 복수의 디스플레이 패널들(600a~600d) 각각은 앞서 설명된 자가조립 방식에 의해 제조된 디스플레이 장치일 수 있으나 이에 한정되는 것은 아니다.
내부기술에서 멀티 스크린 디스플레이 장치(600)는 복수의 디스플레이 패널들(600a~600d)을 통해 하나의 영상을 제공하는 대면적 디스플레이 장치로 이용될 수 있으며, 복수의 디스플레이 패널들(600a~600d) 각각은 측면의 베젤 영역이 최소화하여 인접한 디스플레이 장치와의 갭 영역이 감소할 수 있다.
내부 기술에 의하면 디스플레이 장치들 사이의 갭 영역이 감소함에 따라 영상의 출력 시 갭 영역에 의한 암부 발생 영역이 최소화될 수 있고, 이에 따라 멀티 스크린 디스플레이 장치(600)의 전체 화면에 단절감이 최소화된 영상이 표시될 수 있다.
한편, 도 7을 참조하면, 내부기술의 복수의 디스플레이 패널들 사이의 물리적 간격인 갭(gap)이 줄어들었음에도 광학적 관점에서 해당 갭(gap) 또는 경계 라인이 '시각적으로 인식'되는 심(seam)(S1) 인식되는 문제가 있다.
예를 들어, 도 8은 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치(600)의 제1 영역(C1)의 표면 사진 예시도이다.
구체적으로 도 8은 제1 디스플레이 모듈(600a)과 제2 디스플레이 모듈(600b)의 제1 경계 영역(C1)의 표면 사진이며, 인접하는 제1 디스플레이 패널의 측면 부재(600am)와 제2 디스플레이 패널의 측면 부재(600bm) 사이에 소정의 갭(G1)이 존재하고 있다. 도 8에는 각 구성 요소에 대한 3D 프로파일 데이터(P1)가 사진 상에 표현되어 있다.
내부기술의 디스플레이 장치에 있어서, 타일링된 디스플레이 모듈 사이의 갭(G1)을 기존 기술로는 물리적, 기구적으로 줄이거나 없애기 어려운 점이 있으며, 그 갭을 줄이거나 없앤다고 하더라도 그 경계 라인이 광학적, 시각적으로 심(S1) 인식되는 문제가 있다.
이에 따라 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적으로도 심(seam)으로 인식되지 않도록 하는 것이 필요하다.
또한 내부기술에서 복수의 디스플레이 모듈들이 소정의 새시나 캐비닛 상에서 타일링되고 있으나, 인접한 디스플레이 모듈의 측면 영역끼리의 별도의 물리적 결합이 되지 못하고 있어서 기구적 신뢰성이 약한 문제가 있다.
다음으로 도 9는 도 7에 도시된 복수의 디스플레이 패널들을 포함하는 디스플레이 장치(600)의 제2 영역(C2)의 표면 사진 예시도이며, 도 10은 도 9의 각 구성 요소에 대한 3D 프로파일이 데이터(P2)이다.
구체적으로 도 9는 제1 디스플레이 모듈(600a)과 제2 디스플레이 모듈(600b)의 제2 경계 영역(C2)의 표면 사진이며, 인접하는 제1 디스플레이 패널의 측면 부재(600am)와 제2 디스플레이 패널의 측면 부재(600bm) 사이에 소정의 제2 갭(G2)이 존재하고 있다.
도 10은 도 9의 각 구성 요소에 대한 3D 프로파일이 데이터(P2)이며, 타일링된 제1 디스플레이 패널의 상면(600aT)과 제2 디스플레이 패널의 상면(600bT)들 사이에 높이 단차가 발생하여 디스플레이 모듈 간의 표면 단차(surface step)(SS)가 발생하고 있다.
이에 따라 내부 기술에 의하면 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 도 9 및 도 10과 같이 광학적, 시각적으로 심각한 심(seam)(S2)으로 인식되는 문제가 있다.
이에 실시예의 기술적 과제 중의 하나는 복수의 디스플레이 모듈들이 타일링되는 경우 인접한 디스플레이 모듈의 측면 영역끼리의 기구적 신뢰성이 약한 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 물리적으로 없애는 수준이 아니라 광학적, 시각적으로도 심(seam)으로 인식되지 않도록 하는 것을 기술적 과제로 한다.
또한 실시예의 기술적 과제 중의 하나는 디스플레이 모듈 사이의 갭(gap)을 메운다고 하더라도 디스플레이 모듈 간의 표면 단차(surface step)가 발생하는 경우 광학적으로는 심각한 심(seam)으로 인식되는 문제를 해결하고자 함이다.
이하 위 기술적 과제를 해결하기 위한 실시예에 따른 디스플레이 장치에 대해 구체적으로 설명한다.
도 11은 제1 실시예에 따른 디스플레이 장치(700)의 디스플레이 모듈 간의 경계 영역에 대한 측면도이다(이하 '제1 실시예'는 '실시예'로 약칭하기로 한다). 예를 들어, 도 11은 제1 디스플레이 모듈(700a) 및 제2 디스플레이 모듈(700b)의 경계 영역에 대한 측면도이다.
실시예에 따른 디스플레이 장치(700)는 복수의 디스플레이 모듈들을 포함하는 디스플레이 장치일 수 있다.
예를 들어, 상기 디스플레이 장치(700)는 복수의 디스플레이 모듈들이 타일링 되어 제조될 수 있으며, 인접하는 디스플레이 모듈들(700a, 700b) 상의 반도체 발광소자 어셈블리(710) 간의 피치(Pitch)(PX)에 맞게 근접 배치하치 후 고정되는 타일링 방식으로 디스플레이 장치가 제조될 수 있다.
도 11을 참조하면, 실시예에 따른 디스플레이 장치(700)는 제1 모듈 기판(701), 제2 모듈 기판(702), 반도체 발광소자 어셈블리(710), 측면 배선(741), 배선 보호층(742), 다공성 접착 수지층(790), 평탄화막(750), 블랙 매트릭스(720), 광학 점착층(760), 커버필름(770) 중 적어도 하나 이상을 포함할 수 있다.
예를 들어, 실시예에 따른 디스플레이 장치(700)는 제1 모듈 기판(701) 및 상기 제1 모듈 기판(701)의 하부에 배치된 제2 모듈 기판(702)을 포함할 수 있다.
상기 제1 모듈 기판(701)은 TFT(thin film transistor)와 배선들이 형성되는 TFT 기판일 수 있고, 상기 제2 모듈 기판(702)은 타이밍 컨트롤러, 메모리, 반도체 발광소자 어셈블리(710)의 구동을 위한 전압원 등의 회로나 각종 배선이 형성된 PCB일 수 있다.
또한 상기 제2 모듈 기판(702)은 제1 모듈 기판(701)의 게이트 배선과 데이터 배선에 각각 신호를 인가하는 구동부가 형성된 PCB일 수 있다. 이 경우, 제1 모듈 기판(701)과 제2 모듈 기판(702)에는 복수의 배선 전극(721, 722)이 형성될 수 있다.
또한 실시예에 따라서 제2 모듈 기판(702)에 TFT, 배선들, 및 각종 회로가 형성되고, 제1 모듈 기판(701)은 TFT 및 배선의 보호를 위한 보호기판으로 구현될 수도 있다.
또한, 실시예에 따른 디스플레이 장치(700)는 하나의 기판, 예컨대 제1 모듈 기판(701)만을 포함할 수도 있다. 이 경우, 후술할 제2 모듈 기판(702)의 하면과 관련된 특징은 제1 모듈 기판(701)의 하면에 동일하게 적용될 수 있다.
제1 모듈 기판(701) 상에는 복수의 반도체 발광소자 어셈블리(710)가 어레이 형태로 배열될 수 있다. 예를 들어, 상기 제1 모듈 기판(701) 상에 복수의 행 및 열을 형성하는 복수의 반도체 발광소자 어셈블리(710)가 배열될 수 있다.
상기 반도체 발광소자 어셈블리(710)는 앞서 기술된 반도체 발광소자(150)의 기술적 특징을 채용할 수 있다.
상기 복수의 반도체 발광소자 어셈블리(710) 각각은 소정의 피치(PX)로 이격되어 배치되며 하나의 픽셀로서 기능하며, 반도체 발광소자 어셈블리(710) 내에는 적어도 하나의 반도체 발광소자가 구비될 수 있다.
예컨대 상기 픽셀이 R(적색), G(녹색), B(청색) 서브 픽셀들을 포함할 경우, 반도체 발광소자 어셈블리(710) 내에는 적색 광을 방출하는 제1 반도체 발광소자(710a), 녹색 광을 방출하는 제2 반도체 발광소자(710b), 및 청색 광을 방출하는 제3 반도체 발광소자(710c)가 구비될 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 내지 제3 반도체 발광소자(710a, 710b, 710c)은 모두 하나의 컬러, 예를 들어 청색광을 발광하는 소자이고, 그 위에 형광체나 QD를 배치하여 색변환을 통해 다양한 컬러 구현이 가능할 수 있다.
실시예는 제1 모듈 기판(701) 상에 복수의 반도체 발광소자 어셈블리(710)와 전기적으로 연결되는 배선 전극(721)을 포함할 수 있다.
또한, 제1 모듈 기판(701) 상에는 상기 배선 전극(721)에 대해 수직 방향으로 형성되는 복수의 배선 전극들(미도시)이 더 형성될 수도 있다. 예컨대 제1 모듈 기판(701)이 TFT 기판인 경우, 배선 전극(721)은 데이터 배선 또는 게이트 배선 등으로 구현되고, 상기 배선 전극(721)과 수직으로 형성되는 배선 전극은 상기 배선 전극(721)과 다른 배선으로 구현될 수 있다.
실시예에 따라, 상기 배선 전극(721)은 복수의 반도체 발광소자들(710) 각각의 p전극 또는 n전극과 연결되는 공통전극에 해당할 수도 있다.
한편, 제1 모듈 기판(701) 상에 형성된 배선 전극(721)은 제2 모듈 기판(702)의 전압원이나 회로 등과 전기적으로 연결되어, 복수의 반도체 발광소자 어셈블리(710)의 구동과 관련된 신호를 수신하거나 전원을 인가받을 수 있다.
실시예에 따른 디스플레이 장치(700)는, 제1 모듈 기판(701)의 상면의 가장자리 영역에 형성되는 복수의 전극 패드(미도시), 및 디스플레이 모듈의 측면에 형성되는 측면 전극(741)을 더 포함할 수 있다. 상기 복수의 전극 패드 및 측면 전극(741)은 도전성 금속(Cu, Ag 등)으로 형성될 수 있다.
상기 측면 전극(741)은 제1 모듈 기판(701) 및 제2 모듈 기판(702)의 측면에 각각 형성될 수 있다. 측면 전극(741)의 일 단은 제1 모듈 기판(701) 상의 전극 패드의 측면과 접하도록 형성되고, 타 단은 제2 모듈 기판(702)의 하부에 형성된 제2 배선 전극(722)과 연결될 수 있다.
또한, 실시예에 따른 디스플레이 장치(700)는 반도체 발광소자 어셈블리(710)의 형성 이후, 제1 모듈 기판(701)의 하부에 제2 모듈 기판(702)이 결합(합착 등)되고, 제1 모듈 기판(701) 상에 평탄화층(750)이 형성될 수 있다.
상기 평탄화층(750)은 제1 모듈 기판(701)의 상면 및 반도체 발광소자 어셈블리(710)를 덮도록 소정 두께로 형성될 수 있다. 상기 평탄화층(750)은 디스플레이 장치(700)의 상부에 평탄면을 제공하고, 반도체 발광소자 어셈블리(710)의 위치를 고정할 수 있다.
상기 평탄화층(750)은 반도체 발광소자 어셈블리(710)를 보호하는 봉지층(encapsulation layer)에 해당할 수 있다.
이러한 평탄화층(750)은 몰딩이나 핫멜트(hot melt) 등의 공정에 의해 형성될 수 있다. 예컨대, 평탄화층(750)은 투광성 또는 형광성 재료로서 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리우레탄 수지 등으로 구현될 수 있다.
다음으로 실시예는 상기 평탄화층(750)의 상에 광학 점착층(760)을 포함할 수 있다. 상기 광학 점착층(760)은 OCA(Optical Clear Adhesive), OCR(Optically Clear Resin) 등의 투명 접착 소재일 수 있으나 이에 한정되는 것은 아니다.
다음으로 실시예는 상기 광학 점착층(760) 상에 필름층(770)을 포함할 수 있다. 상기 필름층(770)은 제1 모듈 기판(701)의 상면에 존재하는 전극으로 입사된 외광이 반도체 발광소자들로부터 방출되는 광과 함께 외부로 조사됨에 따른 품질 저하(예컨대, 블랙 콘트라스트(black contrast) 저하 등)를 방지하기 위한 편광 필름, AG 필름, AR 필름 등의 각종 광학 필름을 포함할 수 있다.
한편, 내부기술에 의하면, 디스플레이 모듈 사이의 갭으로 인해 디스플레이 모듈 사이의 갭이 심으로 인식되는 문제가 있으며, 특히 디스플레이 장치가 블랙 상태로 전환될 시 seam이 더 잘 보이는 상황이다.
또한 내부 기술에 의하면 디스플레이 모듈과 모듈 사이에 빈 공간이 존재하여 OCA 등을 이용한 점착층이나 전면 커버를 부착하기 어려운 문제가 있다.
또한 내부 기술에 의하면 전면 커버 부착 시 심 부분의 단차(빈공간)로 인해 커버 굴곡이 생겨 심이 더 부각되는 문제가 있다.
이에 실시예에 따른 디스플레이 장치(700)는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 다공성 접착 수지층(790)을 배치하여 위 기술적 문제를 해결할 수 있다. 상기 다공성 접착 수지층(790)은 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면 상에 형성된 후 디스플레이 모듈들의 압착 공정에 의해 하나의 몸체로 전환될 수도 있다.
상기 다공성 접착 수지층(790)은 우레탄폼 또는 PP(Polypropylene), TPU(Thermo Plastic Polyurethane), TPO(Thermo Plastic Olefin), 압축 스치로폼(styrofoam) 중 적어도 하나 이상의 다공성 물질을 사용할 수 있다.
또한 상기 다공성 접착 수지층(790)은 접착성 물질로 우레탄 수지, 테르펜 수지(terpene resin) 등을 더 포함할 수 있다. 또한 실시예는 폴리스티렌, 폴리에틸렌, 폴리프로필렌, 메타크릴, 아크릴 등 열가소성 수지를 더 포함할 수 있으며, 열가소성 수지에 블랙 안료를 섞어 제작할 수 있다.
상기 다공성 접착 수지층(790)는 연질의 다공성 물질로서 심 흡광층을 적용하여 외광에 의한 반사를 다공성 공간으로 트랩 시켜 심인식을 줄일 수 있는 기술적 효과가 있다.
상기 다공성 접착 수지층(790)은 그 두께는 200μm이하, 바람직하게는 150 μm이하로 형성할 수 있으나 이에 한정되지 않는다.
상기 다공성 접착 수지층(790)의 밀도는 0.15~0.4g/cm3 일 수 있으나 이에 한정되지 않는다.
또한 실시예는 우레탄, 에폭시, 실리콘 계열의 흡광이 가능한 연질 수지를 더 포함할 수 있다.
이하 도 12를 참조하여 실시예에 따른 디스플레이 장치(700)의 제조방법을 설명하기로 한다.
실시예는 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 다공성 접착 수지층(790)을 형성할 수 있다.
한편 소정의 레진 차단막(미도시)을 반도체 발광소자 어셈블리(710) 상에 배치하여 다공성 접착 수지층(790)이 발광소자 어셈블리(710) 상으로 넘치는 것을 방지할 수 있다.
이후 다공성 접착 수지층(790)은 잉크젯(Inkjet) 등으로 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 도포되어 형성될 수 있다.
상기 다공성 접착 수지층(790)은 다공성 물질로서 에어층이 형성되는 폼계열일 수 있으며, 광흡수하기 위한 블랙 색상을 가질 수 있다. 또한 상기 다공성 접착 수지층(790)은 발포레진 또는 에어 분산이 적용된 레진 등이 사용 될 수 있다.
상기 다공성 접착 수지층(790)은 연질 수지를 포함하여 탄성을 구비함으로써 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 소정의 피치(PX)에 맞게 압축하여 고정할 때 기구적 손상을 방지할 수 있으며 견고하게 피치를 유지할 수 있다.
이후 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 위치된 레진 차단막을 제거한 후 모듈 프레임(705) 부착공정 및 모듈 간의 얼라인 공정이 진행될 수 있다.
상기 모듈 프레임(705)은 지지 프레임(705c), 연결 프레임(705a), 고정 프레임(705b)을 포함할 수 있으며, 이러한 모듈 프레임(705)을 기반으로 복수의 모듈들이 서로 체결되어 전체적인 평탄도와 간격을 유지될 수 있다.
이후 광학 점착층(760) 및 필름층(770)이 부착될 수 있다.
실시예에 의하면 모듈 간의 갭이 채워진 구조이므로 얼라인된 모듈들 상에 광학 점착층(760) 및 필름층(770)을 부착할 경우 경계면 굴곡 현상이 방지되는 기술적 효과가 있다.
이하 도 13 내지 도 15를 참조하여 실시예에 따른 디스플레이 장치(700)의 기술적 효과를 상술하기로 한다.
도 13은 실시예에 따른 복수의 디스플레이 패널들을 포함하는 멀티 스크린 디스플레이 장치(700)를 나타낸다.
도 13을 참조하면, 실시예에 따른 디스플레이 장치(700)는 복수의 디스플레이 패널들(700a~700d)이 타일링된 형태로 구현될 수 있다. 예를 들어, 상기 멀티 스크린 디스플레이 장치(700)는 제1 내지 제4 디스플레이 패널들(700a, 700b, 700c, 700d)을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 복수의 디스플레이 패널들(700a~700d) 각각은 앞서 설명된 자가조립 방식에 의해 제조된 디스플레이 장치일 수 있으나 이에 한정되는 것은 아니다.
도 13을 참조하면 기존 내부기술의 도 7의 디스플레이 장치(600)와 달리 복수의 디스플레이 패널들(700a~700d) 사이의 경계 영역이 심으로 인지되지 않는 기술적 효과가 있다.
예를 들어, 도 14는 도 13에 도시된 디스플레이 장치(700)의 제3 영역(C3)의 표면 사진 예시도이며, 각 구성 요소에 대한 3D 프로파일 데이터(P3)가 사진 상에 표현되어 있다.
구체적으로 도 14는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제3 경계 영역(C1)의 표면 사진이며, 인접하는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 다공성 접착 수지층(790)이 배치됨에 따라 그 경계 라인이 광학적, 시각적으로 심으로 인식되지 않는 특별한 기술적 효과가 있다.
예를 들어, 실시예의 다공성 접착 수지층(790)는 연질의 다공성 물질로서 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 트랩 시켜 심인식을 줄일 수 있는 특별한 기술적 효과가 있다.
다음으로 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈 사이의 빈틈 자체가 존재하지 않아 완벽한 seamless 구현 가능한 기술적 효과가 있다.
또한 실시예에 의하면 다공성 접착 수지층(790)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈들을 별도로 고정시킬 필요가 없고 구조적으로 신뢰성이 우수한 기술적 효과가 있다.
다음으로 도 15는 도 15에 도시된 디스플레이 장치(700)의 제4 영역(C4)의 표면 사진 예시도이다.
구체적으로 도 15는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b)의 제4 경계 영역(C4)의 표면 사진이며, 타일링된 제1 디스플레이 모듈의 상면(700aT)과 제2 디스플레이 모듈의 상면(700bT)들 사이에 높이 단차가 있다고 하더라도 다공성 접착 수지층(790)이 배치됨에 따라 심 흡광층으로 기능하여 외광에 의한 반사를 다공성 공간으로 난반사, 트랩 시켜 광학적, 시각적으로 심(seam)으로 인식되지 않도록 하는 특별한 기술적 효고가 있다.
다음으로 도 16은 제2 실시예에 따른 디스플레이 장치(700B)의 디스플레이 모듈 간의 경계 영역에 대한 측면도이며, 도 17은 제2 실시예에 따른 디스플레이 장치(700B)의 제조방법 예시도이다.
제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있다.
예를 들어, 제2 실시예에 따른 디스플레이 장치(700B)는 제1 디스플레이 모듈(700a) 및 제2 디스플레이 모듈(700b)을 포함할 수 있다. 상기 제1 디스플레이 모듈(700a) 및 제2 디스플레이 모듈(700b)은 각각 제1 모듈 기판(701), 제2 모듈 기판(702), 반도체 발광소자 어셈블리(710), 측면 배선(741), 배선 보호층(742), 평탄화막(750), 광학 점착층(760), 커버필름(770) 중 적어도 하나 이상을 포함할 수 있다.
이하 제2 실시예의 주된 특징을 중심으로 설명하기로 한다.
제2 실시예에 따른 디스플레이 장치(700B)는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 상에 점탄성 수지층(795)을 배치하여 기술적 과제를 해결할 수 있다. 상기 점탄성 수지층(795)은 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면 상에 형성된 후 디스플레이 모듈들의 압착 공정에 의해 하나의 몸체로 전환될 수도 있다.
상기 점탄성 수지층(795)은 에폭시 또는 고무 등의 재질을 포함할 수 있다.
또한 상기 점탄성 수지층(795)은 접착성 물질로 우레탄 수지, 테르펜 수지(terpene resin) 등을 더 포함할 수 있다. 또한 실시예는 폴리스티렌, 폴리에틸렌, 폴리프로필렌, 메타크릴, 아크릴 등 열가소성 수지를 더 포함할 수 있으며, 열가소성 수지에 블랙 안료를 섞어 제작할 수 있다.
상기 점탄성 수지층(795)는 심 흡광층을 적용하여 외광에 의한 반사를 트랩시켜 심인식을 줄일 수 있는 기술적 효과가 있다.
이하 도 17을 참조하여 제2 실시예에 따른 디스플레이 장치(700B)의 제조방법을 설명하기로 한다.
실시예는 각각의 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 점탄성 수지층(795)을 형성할 수 있으며, 소정의 레진 차단막(미도시)을 반도체 발광소자 어셈블리(710) 상에 배치하여 점탄성 수지층(795)이 발광소자 어셈블리(710) 상으로 넘치는 것을 방지할 수 있다.
점탄성 수지층(795)은 잉크젯(Inkjet) 등으로 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 측면에 도포되어 형성될 수 있다.
상기 점탄성 수지층(795)은 점탄성을 구비함으로써 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 소정의 피치(PX)에 맞게 압축하여 고정할 때 기구적 손상을 방지할 수 있으며 견고하게 피치를 유지할 수 있다.
실시예에서 상기 점탄성 수지층(795)은 외광에 의한 반사를 줄여 심 인식을 줄일 수 있는 효과가 있으며, 상기 상기 점탄성 수지층(795)의 물질은 완전 경화 전 일정 온도 범위와 시간에서 유동성을 가질 수 있다.
제2 실시예에 따른 디스플레이 장치(700B)는 기존 내부기술의 도 7의 디스플레이 장치(600)와 달리 복수의 디스플레이 패널들(700a~700d) 사이의 경계 영역이 심으로 인지되지 않는 기술적 효과가 있다.
예를 들어, 인접하는 제1 디스플레이 모듈(700a)과 제2 디스플레이 모듈(700b) 사이에 점탄성 수지층(795)이 배치됨에 따라 그 경계 라인이 광학적, 시각적으로 심으로 인식되지 않는 특별한 기술적 효과가 있다.
또한 제2 실시예에 의하면 점탄성 수지층(795)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈 사이의 빈틈 자체가 존재하지 않아 완벽한 seamless 구현 가능한 기술적 효과가 있다.
또한 제2 실시예에 의하면 점탄성 수지층(795)을 매개로 하여 모듈 사이를 직접 접착하여, 모듈들을 별도로 고정시킬 필요가 없고 구조적으로 신뢰성이 우수한 기술적 효과가 있다.
또한 제2 실시예에 의하면 타일링된 제1 디스플레이 모듈의 상면(700aT)과 제2 디스플레이 모듈의 상면(700bT)들 사이에 높이 단차가 있다고 하더라도 점탄성 수지층(795)이 배치됨에 따라 심 흡광층으로 기능하여 외광에 의한 반사를 난반사, 트랩 시켜 광학적, 시각적으로 심(seam)으로 인식되지 않도록 하는 특별한 기술적 효고가 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판;
    상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리;
    상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선; 및
    상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 다공성 접착 수지층;을 포함하는 반도체 발광소자의 디스플레이 장치.
  2. 제1항에 있어서,
    상기 다공성 접착 수지층은,
    상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 다공성 접착 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 다공성 접착 수지층을 포함하며,
    상기 제1, 제2 다공성 접착 수지층은 결합되어 하나의 몸체를 이루는, 반도체 발광소자의 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재하는, 반도체 발광소자의 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함하는 반도체 발광소자의 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함하는 반도체 발광소자의 디스플레이 장치.
  6. 인접하게 배치된 제1 디스플레이 모듈의 기판과 제2 디스플레이 모듈의 기판;
    상기 제1, 제2 디스플레이 모듈의 기판 상에 각각 배치된 복수의 반도체 발광소자 어셈블리;
    상기 제1, 제2 디스플레이 모듈의 기판의 측면에 각각 배치되며 상기 반도체 발광소자 어셈블리와 전기적으로 연결되는 제1, 제2 측면 배선; 및
    상기 제1 디스플레이 모듈의 기판과 상기 제2 디스플레이 모듈의 기판 사이에 배치되는 점탄성 수지층;을 포함하는 반도체 발광소자의 디스플레이 장치.
  7. 제6항에 있어서,
    상기 점탄성 수지층은,
    상기 제1 디스플레이 모듈의 기판의 상기 제1 측면 배선 상에 배치되는 제1 점탄성 수지층과 상기 제2 디스플레이 모듈의 기판의 상기 제2 측면 배선 상에 배치되는 제2 점탄성 수지층을 포함하며,
    상기 제1, 제2 점탄성 수지층은 결합되어 하나의 몸체를 이루는, 반도체 발광소자의 디스플레이 장치.
  8. 제6항에 있어서,
    상기 제1 디스플레이 모듈의 기판의 상면과 상기 제2 디스플레이 모듈의 기판의 상면 간에 표면 단차가 존재하는, 반도체 발광소자의 디스플레이 장치.
  9. 제6항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 평탄화막을 더 포함하는 반도체 발광소자의 디스플레이 장치.
  10. 제6항에 있어서,
    상기 제1, 제2 모듈 기판 상에 배치되는 광학 점착층 및 커버필름을 더 포함하는 반도체 발광소자의 디스플레이 장치.
KR1020220129346A 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치 KR20240049887A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220129346A KR20240049887A (ko) 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치
PCT/KR2022/015295 WO2024080392A1 (ko) 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220129346A KR20240049887A (ko) 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240049887A true KR20240049887A (ko) 2024-04-18

Family

ID=90669832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220129346A KR20240049887A (ko) 2022-10-11 2022-10-11 반도체 발광소자의 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20240049887A (ko)
WO (1) WO2024080392A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102555265B1 (ko) * 2018-11-06 2023-07-14 주식회사 루멘스 마이크로 엘이디 디스플레이 패널 및 그 제조방법
KR102617455B1 (ko) * 2018-11-20 2023-12-26 주식회사 루멘스 플렉서블 엘이디 디스플레이 모듈 및 이의 제조 방법
KR102182584B1 (ko) * 2019-03-20 2020-11-24 주식회사 테토스 엘이디 디스플레이 모듈
KR20210083709A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치
CN113178139B (zh) * 2021-04-27 2023-08-04 上海天马微电子有限公司 一种显示面板、制备方法及装置

Also Published As

Publication number Publication date
WO2024080392A1 (ko) 2024-04-18

Similar Documents

Publication Publication Date Title
US10217406B2 (en) Flexible display device and method for fabricating the same
US11646399B2 (en) Display device including display modules and light absorbing pattern for covering gap between display modules and method for manufacturing the same
KR20180077409A (ko) 플렉서블 표시장치
TW201638704A (zh) 顯示器模組及系統應用
US11569292B2 (en) Display apparatus and manufacturing method thereof
CN108089361B (zh) 显示装置及用于制造该显示装置的方法
KR20160040338A (ko) 패드 구조 및 이를 포함하는 표시장치
US20210183837A1 (en) Display apparatus having display module and method of manufacturing the same
US20220328451A1 (en) Display device and method of manufacturing the same
CN114253429A (zh) 显示设备和驱动装置
TWI793914B (zh) 顯示裝置
KR20240049887A (ko) 반도체 발광소자의 디스플레이 장치
KR20240051274A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
KR20220082123A (ko) 표시 장치
US20220392979A1 (en) Display device
US20230027649A1 (en) Display apparatus including display module and manufacturing method thereof
EP4376085A1 (en) Display device
US20230090105A1 (en) Display apparatus including display module and manufacturing method thereof
EP4383336A1 (en) Display device
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
KR20230056915A (ko) 열 압착 장치 및 디스플레이 장치
KR20240050446A (ko) 반도체 발광 소자 및 디스플레이 장치
KR20240058909A (ko) 디스플레이 장치
KR20240049637A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
KR20240046784A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal