KR20230056915A - 열 압착 장치 및 디스플레이 장치 - Google Patents

열 압착 장치 및 디스플레이 장치 Download PDF

Info

Publication number
KR20230056915A
KR20230056915A KR1020210140736A KR20210140736A KR20230056915A KR 20230056915 A KR20230056915 A KR 20230056915A KR 1020210140736 A KR1020210140736 A KR 1020210140736A KR 20210140736 A KR20210140736 A KR 20210140736A KR 20230056915 A KR20230056915 A KR 20230056915A
Authority
KR
South Korea
Prior art keywords
head
layer
light emitting
semiconductor light
substrate
Prior art date
Application number
KR1020210140736A
Other languages
English (en)
Inventor
강은정
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020210140736A priority Critical patent/KR20230056915A/ko
Publication of KR20230056915A publication Critical patent/KR20230056915A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

열 압착 장치는 제1 헤드, 제2 헤드 및 완충재를 포함한다. 제1 헤드는 복수의 반도체 발광 소자를 포함하는 기판이 안착될 수 있다. 제2 헤드는 제1 헤드 상에 배치되고, 하면이 비균일한 형상을 가질 수 있다. 완충재는 제1 헤드와 제2 헤드 사이에 배치될 수 있다.
완충재는 복수의 반도체 발광 소자 상에 제1 층과, 제1 층 상에 제2 층을 포함할 수 있다. 제2 층의 강도는 제1 층의 강도보다 작을 수 있다.

Description

열 압착 장치 및 디스플레이 장치{Heat compression apparatus and display device}
실시예는 열 압착 장치 및 디스플레이 장치에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
한편, 발광 소자가 기판 상에 전사된 후 발광 소자를 기판과 전기적으로 연결하기 위해 열 압착 장치를 이용하여 본딩 공정이 수행된다.
열 압착 장치에 구비된 헤드가 기판 상에 위치된 복수의 발광 소자를 열 압착하여 복수의 발광 소자 각각이 기판에 전기적으로 연결된다.
최근 들어, 대화면 디스플레이를 위해 기판의 사이즈가 확장되고 있다. 대화면 디스플레이용 기판 상에 통상 수 천만 개 내지 수 억 개의 발광 소자가 장착된다.
이와 같은 수많은 발광 소자가 헤드에 의해 기판에 동시에 전기적으로 연결되도록 하는 것이 매우 중요하다. 이를 위해서, 헤드의 전 영역에 균일한 열이 전달되어야 하고, 헤드의 전 영역의 하측이 균일한 형상, 즉 기준치 이하의 평탄도를 갖는 직선 면을 가져야 하고, 헤드의 전 영역에 균일한 강도를 가져야 한다.
하지만, 이러한 조건을 만족하는 헤드를 설계 및 가공하는 것은 물리적으로 불가능하다. 이러한 조건을 만족하지 못하는 헤드를 구비한 열 압착 장치를 이용하여 본딩 공정을 수행한 결과, 도 1에 도시한 바와 같이, 기판의 일부 영역들(1)에서 대량의 점등 불량이 발생되었다. 즉, 헤드에 의해 제대로 가압되지 않은 영역들(1)에서 발광 소자가 기판에 전기적으로 연결되지 못해 발광 불량이 발생되었다.
따라서, 대면적 디스플레이용 기판 상에 위치된 복수의 발광 소자를 본딩 불량 없이 동시에 기판에 전기적으로 연결하도록 하기한 위한 개발이 시급한 실정이다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 복수의 반도체 발광 소자를 대면적 사이즈를 갖는 기판 상에 동시에 본딩 가능한 열 압착 장치를 제공하는 것이다,
실시예의 또 다른 목적은 복수의 반도체 발광 소자를 대면적 사이즈를 갖는 기판 상에 본딩 불량 없이 장착하는 열 압착 장치를 제공하는 것이다.
실시예의 또 다른 목적은 상기 열 압착 장치를 이용하여 제조된 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 열 압착 장치는, 복수의 반도체 발광 소자를 포함하는 기판이 안착되는 제1 헤드; 상기 제1 헤드 상에 배치되고, 하면이 비균일한 형상을 갖는 제2 헤드; 및 상기 제1 헤드와 상기 제2 헤드 사이에 배치되는 완충재를 포함하고, 상기 완충재는, 상기 복수의 반도체 발광 소자 상에 제1 층; 및 상기 제1 층 상에 제2 층을 포함하며, 상기 제2 층의 강도는 상기 제1 층의 강도보다 작을 수 있다.
상기 제1 층은 강성체를 포함하고, 상기 제2 층은 탄성체를 포함할 수 있다.
상기 제2 층은, 상기 제1 층의 상면에 접하는 제1 영역; 및 상기 제2 헤드에 인접한 제2 영역을 가지며, 상기 제1 영역 및 상기 제2 영역 각각의 표면은 직선 면일 수 있다.
상기 제2 헤드가 상기 제1 헤드를 향해 열 압착되는 경우, 상기 제2 영역의 상기 표면은 상기 직선 면이 상기 제2 헤드의 상기 비균일한 형상에 대응하는 형상으로 변형되고, 상기 제1 영역의 상기 표면은 상기 직선 면을 가질 수 있다.
상기 제2 헤드가 원래의 위치로 원복되는 경우, 상기 제2 영역의 상기 표면은 상기 대응 형상이 상기 직선 면을 갖는 형상으로 변형되고, 상기 제1 영역의 상기 표면은 상기 직선 면을 가질 수 있다.
상기 완충재는, 상기 제2 층 상에 제3 층을 포함하고, 상기 제3 층은 이형 시트일 수 있다.
실시예의 다른 측면에 따르면, 디스플레이 장치는 상기 열 압착 장치를 이용하여 제조될 수 있다.
실시예는 복수의 반도체 발광 소자를 대면적 사이즈를 갖는 기판 상에 본딩 불량 없이 동시에 본딩 가능하도록 할 수 있다.
대면적 사이즈를 갖는 기판 상에 동시에 본딩하도록 대면적의 제2 헤드가 구비될 수 있다. 하지만, 제2 헤드의 하면의 평탄도 한계로 인해 제2 헤드의 하면은 비균일한 형상을 가질 수 있다. 열 압착시 비균일한 형상의 유무에 따라 제2 헤드의 비균일한 형상에 의해 기판의 영역별로 가해지는 압력이 달라지고, 이러한 상이한 압력에 의해 기판의 영역별로 본딩 불량에 기인한 점등 불량이 발생된다.
실시예에 따르면, 도 9 및 도 10에 도시한 바와 같이, 복수의 층(331, 332, 333)을 갖는 완충재(330)가 제1 헤드(310)와 제2 헤드(320) 사이에 배치될 수 있다. 복수의 층(331, 332, 333) 중 적어도 하나의 층(332)은 제2 헤드(320)의 비균일한 형상(323)을 흡수할 수 있는 부재, 예컨대 탄성체를 포함할 수 있다.
도 13 및 도 14에 도시한 바와 같이, 완충재(330)가 직접 복수의 반도체 발광 소자(150) 상에 배치될 수 있다. 이러한 경우, 열 압착을 위해 제2 헤드(320)가 완충재(330)를 가압하는 경우, 제2 헤드(320)의 하면의 비균일한 형상(323)이 완충재(330)에 의해 흡수되어, 완충재(330)의 하면은 직선 면 또는 평면을 유지할 수 있디. 이에 따라, 완충재(330)의 하면에 의해 균일한 압력이 복수의 반도체 발광 소자(150)에 전달되어, 복수의 반도체 발광 소자(150)가 기판(200)의 전 영역 본딩 불량 없이 동시에 본딩이 가능하다. 따라서, 기판(200)의 전 영역에서 점등 불량이 없어 수율이 획기적으로 향상되어 제품 양산 가능성을 높일 수 있다.
도 17 및 도 18에 도시한 바와 같이, 완충재(330)가 복수의 도너 기판(241, 242) 상에 배치될 수 있다. 도너 기판(241, 242)에 복수의 반도체 발광 소자(150)가 전사된 상태이고, 복수의 반도체 발광 소자(150) 각각의 하측은 기판(200)에 접할 수 있다. 이러한 경우, 열 압착을 위해 제2 헤드(320)가 완충재(330)를 가압하는 경우, 제2 헤드(320)의 하면의 비균일한 형상(323)이 완충재(330)에 의해 흡수되어, 완충재(330)의 하면은 직선 면 또는 평면을 유지할 수 있다. 이에 따라 완충재(330)의 하면에 의해 균일한 압력이 복수의 도너 기판(241, 242)에 전달되어, 복수의 반도체 발광 소자(150)가 기판(200)의 전 영역 본딩 불량 없이 동시에 본딩이 가능하다. 따라서, 기판(200)의 전 영역에서 점등 불량이 없어 수율이 획기적으로 향상되어 제품 양산 가능성을 높일 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 종래의 열 압착 장치를 이용한 본딩 결과로서 발생된 점등 불량을 도시한다.
도 2은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 3는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 4는 도 3의 화소의 일 예를 보여주는 회로도이다.
도 5은 도 2의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 6은 도 5의 A2 영역의 확대도이다.
도 7는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 8은 실시예에 따른 디스플레이 제조 공정을 도시한다.
도 9는 실시예에 따른 열 압착 장치를 도시한 단면도이다.
도 10은 도 9의 완충재를 도시한 단면도이다.
도 11 및 도 12는 종래의 열 압착 공정을 도시한다.
도 13 및 도 14는 제1 실시예에 따른 열 압착 공정을 도시한다.
도 15는 도 14의 B 영역을 확대한 도면이다.
도 16은 각각 복수의 반도체 발광 소자를 포함하는 복수의 도너 기판이 기판 상에 위치된 모습을 도시한다.
도 17 및 도 18은 제2 실시예에 따른 열 압착 공정을 도시한다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 2은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 3는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 4는 도 3의 화소의 일 예를 보여주는 회로도이다.
도 3 및 도 4를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 3에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 4과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 4와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 4에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 4에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 5은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 3의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 반도체 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 반도체 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 반도체 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 반도체 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 6은 도 5의 A2 영역의 확대도이다.
도 6을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
기판(200)은 도 3 및 도 4에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 7)과 전사 방식 등이 있을 수 있다.
도 7는 실시예에 따른 반도체 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 6 및 도 7를 참조하여 반도체 발광 소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 7를 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 6에 도시한 바와 같이, 기판(200)에는 조립될 반도체 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 반도체 발광 소자(150)를 고정시킬 수 있다.
조립 배선(201, 202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 7를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 반도체 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 반도체 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
기판(200)의 조립 홀(203) 상에 조립된 반도체 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 반도체 발광 소자(150)의 결합력을 향상시킬 수 있다.
이후 반도체 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
한편, 실시예는 제1 헤드와 제2 헤드 사이, 특히 제1 헤드 상에 안착된 기판 상의 복수의 반도체 발광 소자 상에 완충재가 배치됨으로써, 완충재가 제2 헤드의 하면의 비균일한 형상을 흡수하여 제2 헤드의 하면의 비균일한 형상에 의한 열 압착으로 인해 기판 상에 영역별로 점등 불량이 발생되는 것을 방지할 수 있다.
이하에서 누락된 설명은 도 2 내지 도 7 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
도 8은 실시예에 따른 디스플레이 제조 공정을 도시한다.
도 8에 도시한 바와 같이, 실시예에 따른 디스플레이 제조 공정은 전사 공정(S1), 본딩 공정(S2) 및 후공정(S3)을 포함할 수 있다. 실시예에 따른 디스플레이 제조 공정은 이보다 더 많은 공정들이 포함될 수 있다.
전사 공정(S1)은 웨이퍼 상에 형성된 복수의 반도체 발광 소자를 디스플레이용 기판(이하, 기판이라 함) 상으로 옮기는 공정을 말한다. 대면적 기판 상에 수천 만개에서 수 억 개의 반도체 발광 소자가 장착되므로, 불량 없이 신속하게 복수의 반도체 발광 소자를 기판 상으로 옮기는 전사 공정은 매우 중요하다.
예컨대, 전사 공정(S1)은 도 7에 도시한 바와 같이, 자가 조립 방식을 이용하여 수행될 수 있다.
예컨대, 전사 공정(S1)은 복수의 도너 기판을 이용한 전사 방식을 이용하여 수행될 수 있다. 즉, 복수의 웨이퍼 상에 형성된 복수의 반도체 발광 소자가 복수의 도너 기판 각각에 1차적으로 전사되고, 복수의 도너 기판 각각에 1차적으로 전사된 복수의 반도체 발광 소자가 기판 상에 2차적으로 전사될 수 있다.
본딩 공정(S2)은 기판 상에 전사된 복수의 반도체 발광 소자를 기판에 전기적으로 본딩하는 공정을 말한다. 여기서, 본딩이라 함은 전기적 연결 및/또는 고정을 말한다. 반도체 발광 소자의 타입 또는 종류에 따라 본딩 부재는 상이할 수 있다. 예컨대, 반도체 발광 소자가 수평형 반도체 발광 소자인 경우, 도전볼을 포함하는 ACF(Anisotropic Conductive Film)나 ACP(Anisotropic Conductive Paste)가 본딩 부재로 사용될 수 있다. 예컨대, 반도체 발광 소자가 플립칩형 반도체 발광 소자인 경우, 금속을 포함하는 범프가 본딩 부재로 사용될 수 있다. 예컨대, 반도체 발광 소자가 수직형 반도체 발광 소자인 경우 수직형 반도체 발광 소자의 하측에 구비된 본딩용 금속이 본딩 부재로 사용될 수 있다.
이러한 본딩 공정(S2)은 나중에 설명할 열 압착 장치(도9의 300)를 이용하여 수행될 수 있다.
후공정(S3)은 전극 배선 공정으로서, 외부의 전원을 반도체 발광 소자에 전기적으로 연결하기 위한 회로 배선, 즉 전극 배선을 형성하는 공정을 말한다. 이를 위해, 기판 상에 절연층(미도시)이 형성되고, 이 절연층에 형성된 콘택홀을 통해 전극 배선이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 이하에서 설명하는 실시예들은 본딩 공정(S2)를 수행하기 위한 장치, 즉 열 압착 장치에 관한 것으로서, 다양한 실시예를 통해 상세히 설명한다.
도 9는 실시예에 따른 열 압착 장치를 도시한 단면도이다.
도 9를 참조하면, 실시예에 따른 열 압착 장치(300)는 제1 헤드(310), 제2 헤드(320) 및 완충재(330)를 포함할 수 있다.
제1 헤드(310)는 기판이 안착되는 스테이지일 수 있다. 제1 헤드(310)는 제2 헤드(320)의 열 압착에 의해서도 수평성 및 고정성을 유지해야 하므로, 강성 재질로 형성될 수 있다. 예컨대, 제1 헤드(310)는 스테인레스 스틸(stainless steel), 실리콘 카바이드(SiC), 질화알루미늄(AlN) 기판 세라믹 등으로 형성될 수 있다. 기판의 하면이 평면을 갖는 경우, 기판의 하면의 평면을 유지하여 주기 위해 제1 헤드(310)의 상면 또한 평면을 가질 수 있다.
한편, 기판에 복수의 반도체 발광 소자가 포함될 수 있다. 복수의 반도체 발광 소자가 상술한 바와 같이, 전사 공정(S1)을 이용하여 기판 상에 전사될 수 있다. 복수의 도너 기판를 이용한 전사 공정(S1)의 경우, 복수의 반도체 발광 소자를 포함하는 복수의 도너 기판이 기판 상에 위치될 수 있다. 이때, 복수의 반도체 발광 소자가 기판에 접하고, 복수의 도너 기판은 기판에 멀리 이격되어 배치될 수 있다.
도시하지 않았지만, 제1 헤드(310)에는 기판을 고정하기 위한 고정 장치가 설치될 수 있지만, 이에 대해서는 한정하지 않는다. 도시하지 않았지만, 제1 헤드(310)에서는 기판을 정 위치로 조절하기 위한 얼라인 장치가 설치될 수 있지만, 이에 대해서는 한정하지 않는다.
제2 헤드(320)는 제1 헤드(310) 상에 배치되어, 상하좌우로 이동 및/또는 회전 가능할 수 있다. 예컨대, 열 압착시, 제2 헤드(320)는 제1 헤드(310)를 향해 하부 방향으로 이동될 수 있다. 예컨대, 열 압착이 완료된 후, 제2 헤드(320)는 제1 헤드(310)로부터 멀어지도록 상부 방향으로 이동되어 원래의 위치로 원복될 수 있다.
제2 헤드(320)는 적어도 하나 이상의 히터(미도시)를 구비하여, 적어도 하나 이상의 히터에서 발생된 열이 본딩 부재에 전달될 수 있다. 이러한 열에 의해 본딩 부재가 녹아, 반도체 발광 소자와 기판 사이의 본딩 면적을 확장하여 본딩력을 강화시킬 수 있다. 예컨대, 본딩 부재가 ACF나 ACP인 경우, 적어도 하나 이상의 히터에 의해 발생된 열에 의해 ACF나 ACP의 절연 재질이나 도전볼이 녹을 수 있다. 본딩 부재가 범프가 반도체 발광 소자의 하측에 구비된 본딩용 금속인 경우, 적어도 하나 이상의 히터에 의해 발생된 열에 의해 범프나 본딩용 금속이 녹을 수 있다.
제2 헤드(320)는 강한 압력을 제1 헤드(310)에 가해야 하므로, 강성 재질로 형성될 수 있다. 예컨대, 제1 헤드(310)는 스테인레스 스틸(stainless steel), 실리콘 카바이드(SiC), 질화알루미늄(AlN) 기판 세라믹 등으로 형성될 수 있다.
한편, 제1 헤드(310)와 제2 헤드(320) 사이에 위치된 기판이 대면적인 경우, 제1 헤드(310) 및 제2 헤드(320) 또한 대면적 사이즈를 가져야 한다. 이러한 경우, 제2 헤드(320)는 대면적 사이즈를 갖는 기판의 전 영역에 균일한 압력을 가해야 하므로, 제2 헤드(320)의 하면(321)의 평탄도가 매우 중요하다.
하지만, 가공 기술이 발전하여, 제2 헤드(320)의 하면(321)의 평탄도가 작아지고는 있지만, 대면적 사이즈의 기판의 전 영역에 균일한 압력을 가할 정도가 평탄도가 작지는 않다. 예컨대, 제2 헤드(320)의 하면(321)의 평탄도는 ±10um 이하일 수 있다. 평탄도는 제2 헤드(320)의 하면(321)의 거칠기를 나타내는 평균값으로서, 제2 헤드(320)의 하면(321)은 ±10um 이하의 평탄도에 상응하는 비균일한 형상(323)을 가질 수 있다. 비균일한 형상(323)은 랜덤한 요철을 가질 수 있다. 예컨대, 제1 요철은 10um를 초과하여 볼록하고, 제2 요철은 10um 미만으로 볼록할 수 있다.
도면에는 볼록한 요철이 도시되고 있지만, 오목한 요철도 가능하다. 따라서, 랜던하게 볼록한 요철의 평균값은 +10um 이하이고, 랜덤하게 오목한 요철의 평균값이 -10um이하일 수 있다.
이와 같이 비균일한 형상(323), 즉 요철을 갖는 경우, 제2 헤드(320)의 하면(321)의 요철의 존재 유무에 따라 기판의 전 영역에 가해지는 압력이 상이하여, 도 1에 도시한 바와 같이, 기판의 영역별로 점등 불량이 발생될 수 있다.
한편, 본딩 부재의 두께는 수 마이크로 이내로서, 특히 ACF나 ACP 내의 도전볼은 4um 이하의 직경을 가질 수 있다. 이러한 도전볼의 경우, 열 압착에 의한 압력을 원하는 만큼 받지 못하는 경우, 반도체 발광 소자와 기판 사이에서 반도체 발광 소자 또는 기판과 전기적으로 연결되지 않아, 반도체 발광 소자와 기판 간의 본딩 불량을 야기할 수 있다. 이러한 본딩 불량은 반도체 발광 소자가 발광되지 않는 점등 불량으로 이어질 수 있어, 본딩 불량을 해소하는 것은 매우 중요하다. 본딩 불량을 해소하기 위해서는 제2 헤드(320)의 열 압착에 의한 압력이 복수의 반도체 발광 소자 및/또는 기판의 전 영역에 균일하게 가해져야 한다.
균일한 압력 전달을 위해서는 제2 헤드(320)의 하면(321)의 평탄도를 낮춰야 하는데, 평탄도를 낮추는 데에는 한계가 있다.
실시예는 제2 헤드(320)의 하면(321)의 평탄도를 낮추는 한계를 보완하기 위해 완충재(330)가 제1 헤드(310)와 제2 헤드(320) 사이에 배치될 수 있다. 예컨대, 완충재(330)는 기판 상에 배치되어, 제2 헤드(320)의 열 압착시, 제2 헤드(320)에 의해 가해지는 압력을 복수의 반도체 발광 소자 및/또는 기판의 전 영역에 균일하게 전달되도록 조절하는 역할을 할 수 있다.
완충재(330)는 도 10에 도시한 바와 같이, 제1 층(331) 및 제2 층(332)을 포함할 수 있다. 완충재(330)는 제3 층(333)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제1 층(331)은 맨 아래 층을 구성하는 것으로서, 복수의 반도체 발광 소자 상에 배치될 수 있다. 예컨대, 제2 헤드(320)에 의한 열 압착시, 완충재(330)의 제1 층(331)은 기판 상의 복수의 반도체 발광 소자의 상측에 접할 수 있다. 이러한 경우, 제2 헤드(320)에 의해 전달된 열이나 압력이 제1 층(331)을 통해 복수의 반도체 발광 소자로 전달될 수 있다. 예컨대, 제1 층(331)을 통해 전달된 압력에 의해 복수의 반도체 발광 소자가 기판을 향해 눌려져, 복수의 반도체 발광 소자와 기판 간의 접촉 면적이 증가될 수 있다. 예컨대, 제1 층(331)을 통해 전달된 열이 복수의 반도체 발광 소자를 통해 본딩 부재로 전달되어, 본딩 부재가 녹을 수 있다. 본딩 부재는 기판과 복수의 반도체 발광 소자 사이에 위치될 수 있다. 본딩 부재가 녹은 후 경화됨으로써, 복수의 반도체 발광 소자는 기판에 단단히 부착되거나 전기적으로 연결될 수 있다.
제1 층(331)은 제2 헤드(320)에 의해 가해진 압력을 그대로 균일하게 복수의 반도체 발광 소자에게 전달해야 하므로, 강성 재질로 이루어진 강성체를 포함할 수 있다. 예컨대, 제1 층(331)은 금속을 포함하는 포일 시트를 포함할 수 있다. 예컨대, 제1 층(331)은 유리 강화 섬유를 포함하는 복합 시트를 포함할 수 있다.
제1 층(331)은 제2 헤드(320)에 의해 발생된 열을 그대로 복수의 반도체 발광 소자에게 신속히 전달해야 하므로, 열 전달율이 우수한 열 전도체를 포함할 수 있다. 예컨대, 열 전도체는 열 전달율이 우수한 알루미늄과 같은 금속을 포함할 수 있다.
제1 층(331)의 두께는 압력과 열을 그대로 전달해야 하므로 얇을수록 좋지만, 휘어지지 않아야 하므로 소정의 두께를 가져야 한다. 예컨대, 제1 층(331)은 제2 층(332)의 두께(t11)보다 큰 두께를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제2 층(332)은 제1 층(331) 상에 배치될 수 있다. 제2 층(332)은 제2 헤드(320)의 하면(321)의 평탄도를 보상하여 줄 수 있다.
이를 위해, 제2 층(332)의 강도는 제1 층(331)의 강도보다 작을 수 있다.
제2 층(332)은 하면(501)과 상면(502)을 가질 수 있다. 제2 층(332)의 하면(501) 및 상면(502)는 직선 면 또는 평면을 가질 수 있다. 제2 층(332)의 하면(501)은 제1 층(331)의 상면과 접할 수 있다.
일 예로서, 제2 층(332)은 탄성체를 포함할 수 있다. 예컨대, 제2 층(332)은 에폭시나 아크릴 계열 수지재를 포함할 수 있다. 이러한 경우, 제2 층(332)은 탄성 변형 가능할 수 있다. 제2 층(332)은 제1 영역(332_1)과 제2 영역(332_2)을 가질 수 있다. 제1 영역(332_1)은 제1 층(331)의 상면과 접할 수 있다. 제2 영역(332_2)은 제2 헤드(320)에 인접할 수 있다.
예컨대, 제1 영역(332_1)은 압력 흡수 영역이고, 제2 영역(332_2)는 압력 전달 영역일 수 있다. 제2 헤드(320)의 열 압착에 의해 제2 헤드(320)가 제1 헤드(310)를 향해 하부 방향으로 이동되는 경우, 제2 헤드(320)의 하면(321)이 완층재의 상면에 접한다. 이후, 제2 헤드(320)가 가압되는 경우, 제2 영역(332_2)의 상면(502)은 직선 면이 제2 헤드(320)의 하면(321)의 비균일한 형상(323)에 대응하도록 형상(도 15의 332a)으로 변형될 수 있다. 제2 영역(332_2)의 상면(502)이 대응 형상(332a)으로 변형되더라도, 제1 영역(332_1)의 하면(501)은 기존과 같이 그대로 직선 면을 가질 수 있다. 따라서, 제1 영역(332_1)에 의해 제1 헤드(310)의 비균일한 형상(323)이 흡수되고, 제2 영역(332_2)에 의해 제1 헤드(310)의 비균일한 형상(323) 대신 직선 면을 갖는 형상이 복수의 반도체 발광 소자로 전달됨으로써, 기판의 전 영역 상의 복수의 반도체 발광 소자에 균일한 압력이 가해져 복수의 반도체 발광 소자가 기판 상에 본딩 불량 없이 동시에 본딩 가능할 수 있다.
본딩이 완료되어, 제2 헤드(320)가 원래의 위치로 원복되는 경우, 제2 영역(332_2)의 상면(502)은 상기 대응 형상(332a)이 원래의 형상, 즉 직선 면을 갖는 형상으로 변형될 수 있다. 이때, 제1 영역(332_1)의 하면(501)은 직선 면을 그대로 유지할 수 있다.
다른 예로서, 제2 층(332)은 열 변형이 가능한 강성체를 포함할 수 있다. 열 변형 가능한 강성체는 열에 의해 탄성체로 변형되고, 열이 가해지지 않으면 다시 강성체로 변형될 수 있다.
예컨대, 제2 열 압착을 위해 제2 헤드(320)가 하부 방향으로 이동하여 제2 헤드(320)가 제2 층(332)에 접하는 경우, 제2 헤드(320)에서 발생된 열에 의해 제2 층(332)이 강성체에서 탄성체로 변형될 수 있다. 이에 따라, 제2 층(332)의 상면(502)이 제2 헤드(320)의 하면(321)의 비균일한 형상(323)에 대응하는 형상(332a)으로 변형되고, 하면(501)은 그대로 직선 면을 가질 수 있다.
한편, 제2 층(332)은 열 전달 특성이 우수한 재질로 이루어질 수 있다. 이를 위해, 제2 층(332)은 금속 파티클을 포함할 수 있다. 예컨대, 제2 층(332)은 탄성체에 금속 파티클이 분산될 수 있다. 금속 파티클에 의해 제2 헤드(320)의 히터에 의해 발생된 열이 제2 층(332)을 통해 복수의 반도체 발광 소자 및 본딩 부재로 전달될 수 있다.
예컨대, 제2 층(332)의 두께(t11)는 제2 헤드(320)의 비균일한 형상(323)의 평탄도보다 클 수 있지만, 이에 대해서는 한정하지 않는다. 제2 층(332)의 두께(t11)가 제2 헤드(320)의 비균일한 형상(323)의 평탄도 이하인 경우, 제2 헤드(320)에 의한 열 압착시 제2 층(332) 이 제2 헤드(320)의 비균일한 형상(323)에 대응하는 형상(332a)으로 변형되더라도, 제2 헤드(320)의 비균일한 형상(323)이 제2 층(332)을 관통하여 제1 층(331)에 영향을 줄 수 있다. 이에 따라, 제2 헤드(320)의 비균일한 형상(323)에 의해 비균일한 압력이 복수의 반도체 발광 소자로 전달되어 기판의 영역 별로 본딩 불량이 발생될 수 있다.
한편, 제3 층(333)은 제2 층(332) 상에 배치될 수 있다. 제3 층(333)은 이형 시트로서, 제2 헤드(320)로부터 제2 층(332)의 상면(502)이 오염되는 것을 방지할 수 있다. 예컨대, 제3 시트는 탈착 가능한 것으로서, 열 압착 공정마다 교체 가능할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제3 시트는 제2 층(332) 상에 고정되는 것으로서, 주기적인 세정을 통해 재사용 가능할 수 있다.
예컨대, 제3 층(333)은 제2 층(332)이 제2 헤드(320)의 비균일한 형상(323)을 흡수할 수 있도록 최대한 얇은 두께를 가질 수 있다. 예컨대, 제3 층(333)의 두께는 제2 층(332)의 두께(t11)보다 작을 수 있다. 예컨대, 제3 층(333)의 두께는 제2 층(332)의 두께(t11)는 2/3이하일 수 있지만, 이에 대해서는 한정하지 않는다. 따라서, 제2 헤드(320)가 완충재(330)를 가압하는 경우, 도 15에 도시한 바와 같이, 제3 층(333)의 상면은 제2 헤드(320)의 비균일한 형상(323)에 대응하는 제1 형상을 갖고 제3 층(333)의 하면은 제2 형상을 가질 수 있다. 비균일한 형상(323)이 블록한 요철을 가지므로, 제1 형상은 아래로 오목한 형상이고, 제2 형상은 아래로 블록한 형상일 수 잇다. 비균일한 형상(323)이 오목한 요철을 갖는 경우, 제1 형상은 위로 볼록한 형상이고, 제2 형상은 위로 오목한 형상일 수 있다. 아울러, 제2 층(332)이 상면(502)은 제3 층(333)의 하면의 볼록한 형상에 대응하도록 오목한 형상(332a)을 가질 수 있다.
한편, 종래에는 도 11 및 도 12에 도시한 바와 같이, 실시예의 완충재(330) 없이, 제1 헤드(3) 상에 안착된 복수의 반도체 발광 소자(8)를 포함하는 기판(7)이 제2 헤드(4)에 의해 열 압착되는 경우, 제2 헤드(4)의 하면(321)의 비균일한 형상(5)에 의해 기판(7)의 전 영역에 비균일한 압력이 가해져 기판(7)의 영역별로 본딩 불량에 기인한 점등 불량이 발생된다. 즉, 도 12에 도시한 바와 같이, 비균일한 형상(5), 즉 요철의 존재 유무에 따라 복수의 반도체 발광 소자(8) 각각이 받는 압력의 세기가 달라지고, 이러한 상이한 압력의 세기로 인해 복수의 반도체 발광 소자(8)가 각각의 본딩 상태가 달라진다.
특정한 압력의 세기가 제2 헤드(4)의 요철(5)에 대응하는 반도체 발광 소자(8)가 본딩 불량 없이 기판(7)에 본딩된다고 가정한다. 이러한 경우, 제2 헤드(4)의 요철(5)이 없는 영역에 대응하는 반도체 발광 소자(8)에는 특정한 압력의 세기보다 작은 압력이 가해져 반도체 발광 소자(8)가 기판(7)에 충분한 접촉 면적을 갖고 본딩되지 않으므로 본딩 불량이 발생되고, 이러한 본딩 불량에 의해 전압이 반도체 발광 소자(8)에 공급되지 않아 점등 불량이 발생된다.
이에 반해, 도 9에 도시한 바와 같이, 실시예에 따른 디스플레이 제조 장치에서는 완충재(330)가 구비되어, 이 완충재(330)에 의해 제2 헤드(320)의 비균일한 형상(323)이 흡수되어, 완충재(330)를 통해 복수의 반도체 발광 소자 및/또는 기판의 전 영역으로 균일한 압력이 가해져 기판의 전 영역에서 본딩 불량 없이 동시에 본딩이 가능할 수 있다.
도 13 및 도 14는 제1 실시예에 따른 열 압착 공정을 도시한다.
도 13에 도시한 바와 같이, 전사 공정을 통해 기판(200) 상에 복수의 반도체 발광 소자(150)가 전사될 수 있다. 예컨대, 도 7에 도시한 바와 같이, 자가 조립 방식을 이용하여 복수의 반도체 발광 소자(150)가 기판(200) 상에 전사될 수 있지만, 이에 대해서는 한정하지 않는다.
이와 같이 전사된 복수의 반도체 발과 소자를 포함하는 기판(200)이 제1 헤드(310) 상에 안착될 수 있다. 즉, 기판(200)이 제1 헤드(310)와 제2 헤드(320) 사이에 배치될 수 있다. 예컨대, 기판(200)이 제1 헤드(310)와 완충재(330) 사이에 배치될 수 있다.
도면에는 완충재(330)가 제2 헤드(320)와 이격되어 배치되는 것으로 도시되고 있지만, 완충재(330)는 제2 헤드(320)의 하측에 탈착될 수 있다.
열 압착을 위해 제2 헤드(320)에 구비된 히터에서 열이 발생되고 제2 헤드(320)가 제1 헤드(310)를 향해 하부 방향으로 이동할 수 있다. 이러한 경우, 도 14에 도시한 바와 같이, 완충재(330)의 하면이 복수의 반도체 발광 소자(150) 각각의 상면에 접할 수 있다. 제2 헤드(320)가 지속적으로 하부 방향으로 이동하면 복수의 반도체 발광 소자(150)가 기판(200) 상에 고정되어 하부 방향으로 이동될 수 없으므로 제2 헤드(320)가 완충재(330)를 가압할 수 있다.
제2 헤드(320)가 완충재(330)를 가압하는 경우, 완충재(330)는 제2 헤드(320)의 비균일한 형상(323)을 흡수할 수 있다. 즉, 제2 헤드(320)가 완충재(330)를 가압하는 경우, 도 15에 도시한 바와 같이, 완충재(330)의 제2 층(332)의 상면(502)은 제2 헤드(320)의 비균일한 형상(323)을 대응하는 형상(332a)으로 변형될 수 있다. 한편, 완충재(330)의 제3 층(333)은 매우 얇은 두께를 가지므로, 제3 층(333)의 상면 및 하면 모두 제 2 헤드(320)의 비균일한 형상(323)에 대응하는 형상을 가질 수 있다.
따라서, 완충재(330)에 의해 제2 헤드(320)의 비균일한 형상(323)이 흡수되므로, 완충재(330)를 통해 균일한 압력이 복수의 반도체 발광 소자(150) 및/또는 기판(200)의 전 영역으로 전달되어, 기판(200)의 전 영역에서 본딩 불량 없이 동시에 본딩 가능하여 점등 불량을 방지할 수 있다.
한편, 도 16에 도시한 바와 같이, 전사 공정의 하나의 방법으로서, 복수의 도너 기판(241, 242)을 이용하여 기판(200) 상에 복수의 반도체 발광 소자를 전사할 수 있다. 즉, 복수의 웨이퍼 상에 형성된 복수의 반도체 발광 소자가 복수의 도너 기판(241, 242) 각각에 1차적으로 전사되고, 복수의 도너 기판(241, 242) 각각에 1차적으로 전사된 복수의 반도체 발광 소자가 기판(200) 상에 2차적으로 전사될 수 있다.
도 17 및 도 18은 도 16에서 C-D라인을 따라 절단한 단면도로서, 제2 실시예에 따른 열 압착 공정을 도시한다.
도 17에 도시한 바와 같이, 각각 복수의 반도체 발광 소자(150)를 포함하는 복수의 도너 기판(241, 242)이 기판(200) 상에 위치될 수 있다. 아울러, 열 압착이 기판(200)이 제1 스테이지 상에 안착될 수 있다.
도면에는 완충재(330)가 제2 헤드(320)와 이격되어 배치되는 것으로 도시되고 있지만, 완충재(330)는 제2 헤드(320)의 하측에 탈착될 수 있다.
열 압착을 위해 제2 헤드(320)에 구비된 히터에서 열이 발생되고 제2 헤드(320)가 제1 헤드(310)를 향해 하부 방향으로 이동할 수 있다. 이러한 경우, 도 18에 도시한 바와 같이, 완충재(330)의 하면이 복수의 도너 기판(241, 242) 각각의 상면에 접할 수 있다. 제2 헤드(320)가 지속적으로 하부 방향으로 이동하면 복수의 도너 기판(241, 242)이 기판(200) 상에 고정되어 하부 방향으로 이동될 수 없으므로 제2 헤드(320)가 완충재(330)를 가압할 수 있다.
제2 헤드(320)가 완충재(330)를 가압하는 경우, 완충재(330)는 제2 헤드(320)의 비균일한 형상(323)을 흡수할 수 있다. 즉, 제2 헤드(320)가 완충재(330)를 가압하는 경우, 도 15에 도시한 바와 같이, 완충재(330)의 제2 층(332)의 상면(502)은 제2 헤드(320)의 비균일한 형상(323)을 대응하는 형상(332a)으로 변형될 수 있다. 한편, 완충재(330)의 제3 층(333)은 매우 얇은 두께를 가지므로, 제3 층(333)의 상면 및 하면 모두 제 2 헤드(320)의 비균일한 형상(323)에 대응하는 형상을 가질 수 있다.
따라서, 완충재(330)에 의해 제2 헤드(320)의 비균일한 형상(323)이 흡수되므로, 완충재(330)를 통해 균일한 압력이 복수의 반도체 발광 소자(150) 및/또는 기판(200)의 전 영역으로 전달되어, 기판(200)의 전 영역에서 본딩 불량 없이 동시에 본딩 가능하여 점등 불량을 방지할 수 있다.
도 13, 도 14, 도 17 및 도 18에 도시된 도면 부호 230은 본딩 부재로서, 복수의 반도체 발광 소자(150)를 기판(200)에 본딩시키기 이한 부재일 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.

Claims (14)

  1. 복수의 반도체 발광 소자를 포함하는 기판이 안착되는 제1 헤드;
    상기 제1 헤드 상에 배치되고, 하면이 비균일한 형상을 갖는 제2 헤드; 및
    상기 제1 헤드와 상기 제2 헤드 사이에 배치되는 완충재를 포함하고,
    상기 완충재는,
    상기 복수의 반도체 발광 소자 상에 제1 층; 및
    상기 제1 층 상에 제2 층을 포함하며,
    상기 제2 층의 강도는 상기 제1 층의 강도보다 작은
    열 압착 장치.
  2. 제1항에 있어서,
    상기 제1 층은 강성체를 포함하는
    열 압착 장치.
  3. 제1항에 있어서,
    상기 제2 층은 탄성체를 포함하는
    열 압착 장치.
  4. 제1항에 있어서,
    상기 제2 층은 탄성 변형 가능한
    열 압착 장치.
  5. 제1항에 있어서,
    상기 제2 층은,
    상기 제1 층의 상면에 접하는 제1 영역; 및
    상기 제2 헤드에 인접한 제2 영역을 가지며,
    상기 제1 영역 및 상기 제2 영역 각각의 표면은 직선 면인
    열 압착 장치.
  6. 제5항에 있어서,
    상기 제2 헤드가 상기 제1 헤드를 향해 열 압착되는 경우, 상기 제2 영역의 상기 표면은 상기 직선 면이 상기 제2 헤드의 상기 비균일한 형상에 대응하는 형상으로 변형되고, 상기 제1 영역의 상기 표면은 상기 직선 면을 갖는
    열 압착 장치.
  7. 제6항에 있어서,
    상기 제2 헤드가 원래의 위치로 원복되는 경우, 상기 제2 영역의 상기 표면은 상기 대응 형상이 상기 직선 면을 갖는 형상으로 변형되고, 상기 제1 영역의 상기 표면은 상기 직선 면을 갖는
    열 압착 장치.
  8. 제1항에 있어서,
    상기 제1 층은 금속을 포함하는 포일 시트 또는 유리 강화 섬유를 포함하는 복합 시트를 포함하는
    열 압착 장치.
  9. 제1항에 있어서,
    상기 제2 층은 에폭시나 아크릴 계열 수지재를 포함하는
    열 압착 장치.
  10. 제1항에 있어서,
    상기 제2 층은 금속 파티클을 포함하는
    열 압착 장치.
  11. 제1항에 있어서,
    복수의 도너 기판에 전사된 상기 복수의 반도체 발광 소자가 상기 기판에 접하도록 배치되고,
    상기 완충재는,
    상기 복수의 도너 기판 상에 배치되는
    열 압착 장치.
  12. 제1항에 있어서,
    상기 제2 층은 상기 제2 헤드의 상기 비균일한 형상의 평탄도보다 큰 두께를 갖는
    열 압착 장치.
  13. 제1항에 있어서,
    상기 완충재는,
    상기 제2 층 상에 제3 층을 포함하고,
    상기 제3 층은 이형 시트인
    열 압착 장치.
  14. 제1항 내지 제13항의 어느 하나의 항에 의한 상기 열 압착 장치를 이용하여 제조된 디스플레이 장치.
KR1020210140736A 2021-10-21 2021-10-21 열 압착 장치 및 디스플레이 장치 KR20230056915A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210140736A KR20230056915A (ko) 2021-10-21 2021-10-21 열 압착 장치 및 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210140736A KR20230056915A (ko) 2021-10-21 2021-10-21 열 압착 장치 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230056915A true KR20230056915A (ko) 2023-04-28

Family

ID=86143082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210140736A KR20230056915A (ko) 2021-10-21 2021-10-21 열 압착 장치 및 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20230056915A (ko)

Similar Documents

Publication Publication Date Title
US11226522B2 (en) Display apparatus and electronic device
EP3966869B1 (en) Manufacturing method of a display module
KR20160122888A (ko) 표시 장치
US20230155100A1 (en) Display device
US11694990B2 (en) Display device and method of manufacturing the same
KR20230056915A (ko) 열 압착 장치 및 디스플레이 장치
KR102653995B1 (ko) 수용 기판, 디스플레이 패널 및 디스플레이 패널의 제조 방법
EP4383336A1 (en) Display device
EP4376085A1 (en) Display device
JP7245889B2 (ja) 表示装置
EP4391093A1 (en) Semiconductor light emitting element and display device
TWI820953B (zh) 顯示裝置
US20240047506A1 (en) Light-emitting element and display device
KR20240050446A (ko) 반도체 발광 소자 및 디스플레이 장치
US20240038823A1 (en) Semiconductor light emitting device package and a display device
KR20230064582A (ko) 화소용 반도체 발광소자의 리페어 장치 및 이를 이용한 리페어 방법
KR20240049887A (ko) 반도체 발광소자의 디스플레이 장치
KR20230085101A (ko) 화소용 반도체 발광소자와 이의 제조방법 및 이를 포함하는 디스플레이 장치
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
WO2023038096A1 (ja) 表示装置およびマルチディスプレイ
KR20240035866A (ko) 디스플레이 장치
KR20230154704A (ko) 본딩 장치
KR20230095862A (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
KR20240046554A (ko) 디스플레이 장치
KR20240090975A (ko) 디스플레이 장치