JP7245889B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7245889B2
JP7245889B2 JP2021186429A JP2021186429A JP7245889B2 JP 7245889 B2 JP7245889 B2 JP 7245889B2 JP 2021186429 A JP2021186429 A JP 2021186429A JP 2021186429 A JP2021186429 A JP 2021186429A JP 7245889 B2 JP7245889 B2 JP 7245889B2
Authority
JP
Japan
Prior art keywords
common connection
connection pad
display device
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021186429A
Other languages
English (en)
Other versions
JP2022080301A (ja
Inventor
ジュンヒョク ソン
ヒョカン イ
ヒョウォン クォン
ムンベ キ
キハン キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210139771A external-priority patent/KR20220067487A/ko
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2022080301A publication Critical patent/JP2022080301A/ja
Application granted granted Critical
Publication of JP7245889B2 publication Critical patent/JP7245889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

本発明は、表示装置に関し、より詳細には、連結配線の信頼性を向上させたストレッチャブル表示装置に関する。
コンピュータのモニタやＴＶ、携帯電話等に使用される表示装置には、自ら光を発光する有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ；ＯＬＥＤ）等と、別途の光源を要する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）等がある。
表示装置は、コンピュータのモニタ及びＴＶだけではなく、個人用携帯機器までその適用範囲が多様になっており、広い表示面積を有しながらも小型化かつ軽量化された表示装置についての研究が進行している。
近年では、フレキシブル（ｆｌｅｘｉｂｌｅ）素材であるプラスチック等のように柔軟性のある基板に表示部、配線等を形成して、特定方向に伸縮が可能であり、多様な形状に変化が可能に製造されるストレッチャブル表示装置が次世代の表示装置として注目を集めている。
特開２０２１－１０３２９８号公報
本発明において解決しようとする課題は、表示装置の製造工程中、発光素子を転写する過程でミスアライン（ｍｉｓ－ａｌｉｇｎ）された発光素子をリペア（ｒｅｐａｉｒ）する過程でパッドがはぎ取られる現象を最小化できる表示装置を提供することである。
本発明が解決しようとする他の課題は、表示装置の製造工程中、発光素子を転写する過程で発光素子を接着する接着層の遊動により発光素子がミスアラインされることを防止できる表示装置を提供することである。
本発明が解決しようとするまた他の課題は、表示装置の製造工程中、発光素子がミスアラインされ、電源配線と共通連結パッドが短絡されて暗点が発生することを防止できる表示装置を提供することである。
本発明が解決しようとするまた他の課題は、表示装置の製造工程中、発光素子を転写する過程で発光素子を接着する接着層内に含まれた導電ボールの不均一な配置により発光素子のショートまたはオープンが発生することを防止できる表示装置を提供することである。
本発明が解決しようとするまた他の課題は、表示装置の製造工程中、発光素子を転写する過程で発光素子を接着する接着層の不均一な配置により発光素子の転写効率減少及び駆動不良を防止できる表示装置を提供することである。
本発明が解決しようとするまた他の課題は、表示装置の製造工程中、接着層の選択的な転写を平坦化層の上面全体に遂行して工程を単純化する表示装置の製造方法を提供することである。
本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
前述したような課題を解決するために、本発明の一実施例に係る表示装置は、下部基板、下部基板上に配置された複数の画素基板、複数の画素基板上に配置された複数のトランジスタ、複数のトランジスタの上部を覆うように複数の画素基板上に配置される平坦化層、平坦化層上に配置される複数の個別連結パッド及び共通連結パッド、及び複数の個別連結パッド及び共通連結パッド上に配置された複数の発光素子を含み、複数の個別連結パッド及び共通連結パッドのうち一つ以上は、複層構造を有し得る。
前述したような課題を解決するために、本発明の他の実施例に係る表示装置は、下部基板上に配置され、複数の発光素子が配置された複数の画素基板、複数の画素基板の上部を覆う平坦化層、平坦化層上に配置され、複数の発光素子それぞれと対応するように配置された複数の個別連結パッド、平坦化層上に配置され、複数の発光素子全てと電気的に連結される共通連結パッド、及び複数の個別連結パッド及び共通連結パッドと複数の発光素子を電気的に連結させる接着層を含み、複数の個別連結パッド及び共通連結パッドのうち一つ以上は、下部パッド及び下部パッドのエッジ上に配置される上部パッドを有し得る。
前述したような課題を解決するために、本発明のまた他の実施例に係る表示装置は、下部基板上に配置され、複数の発光素子が配置された複数の画素基板、複数の画素基板の上部を覆う平坦化層、平坦化層上に配置され、複数の発光素子それぞれと対応するように配置された複数の個別連結パッド、平坦化層上に配置され、複数の発光素子全てと電気的に連結される共通連結パッド、及び複数の個別連結パッド及び共通連結パッドと複数の発光素子を電気的に連結させ、平坦化層の上面全体を覆うように配置される接着層を含むことができる。
前述したような課題を解決するために、本発明のまた他の実施例に係る表示装置の製造方法は、ベース部材及びベース部材に分散された複数の導電ボールを含む接着層を第１転写基板に配置するステップ、第１転写基板を複数のトランジスタの上部を覆う平坦化層が配置された基板の上部に近接させて接着層を平坦化層の上部に貼り付けるステップ、及び複数の発光素子が配置された第２転写基板を接着層の上部に近接させて複数の発光素子を接着層の上部に貼り付けるステップを含む。
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本発明は、発光素子がミスアラインされた部分をリペアする過程でパッドが損傷されて不良が発生することを最小化することができる。
本発明は、発光素子とパッドを通電させるための接着層が遊動することで発生し得る発光素子のミスアラインを最小化することができる。
本発明は、発光素子の転写過程でパッドと電源配線が発光素子の電極により電気的に連結されて暗点が発生することを防止することができる。
本発明は、発光素子の電極とパッドを通電させる機能を有する複数の導電ボールが互いに離隔されて単一層に配置されるので、発光素子のショート（ｓｈｏｒｔ）やオープン（ｏｐｅｎ）が発生する問題を抑制することができる。
本発明は、発光素子とパッドを通電させるための接着層を平坦化層の上面全体に配置するので、接着層の不均一配置による発光素子の転写効率減少及び発光素子の駆動不良を最小化することができる。
本発明は、平坦化層の上面全体に接着層を貼り付ける方法を通して工程を単純化し、生産時間及びコストを節減することができる。
本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。
本発明の一実施例に係る表示装置の分解斜視図である。 本発明の一実施例に係る表示装置の拡大平面図である。 図２のＩＩＩ－ＩＩＩ’に沿った断面図である。 本発明の一実施例に係る表示装置の一つの画素基板に対する概略的な拡大平面図である。 本発明の他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。 本発明の他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。 本発明の一実施例に係る表示装置においてリペア過程により上部共通連結パッドが除去された様子を示した概略的な断面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。 本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。 本発明のまた他の実施例に係る表示装置の製造方法に対する概略的な断面図である。 本発明のまた他の実施例に係る表示装置の製造方法に対する概略的な断面図である。 本発明のまた他の実施例に係る表示装置の製造方法に対する概略的な断面図である。 本発明のまた他の実施例に係る表示装置の製造方法に対する概略的な断面図である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。
本発明の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本発明上において言及された「含む」、「有する」、「なされる」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
また、第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。
明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。
図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の面積及び厚さに必ずしも限定されるものではない。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。
以下においては、添付の図面を参照して、本発明の多様な実施例を詳細に説明する。
＜ストレッチャブル表示装置＞
ストレッチャブル表示装置は、反ったり伸びたりしても画像表示が可能な表示装置と称され得る。ストレッチャブル表示装置は、従来の一般的な表示装置と比べて高いフレキシビリティを有し得る。そこで、ユーザがストレッチャブル表示装置を反らせたり伸ばしたりする等、ユーザの操作によってストレッチャブル表示装置の形状が自由に変更され得る。例えば、ユーザがストレッチャブル表示装置の末端を持って引っ張る場合、ストレッチャブル表示装置は、ユーザの力により伸び得る。または、ユーザがストレッチャブル表示装置を平らでない壁面に配置させる場合、ストレッチャブル表示装置は、壁面の表面の形状に沿って反るように配置され得る。また、ユーザにより加えられる力が除去される場合、ストレッチャブル表示装置は、また本来の形態に戻ることができる。
図１は、本発明の一実施例に係る表示装置の分解斜視図である。図１を参照すると、表示装置１００は、下部基板１１０、複数の画素基板１１１、複数の連結部材１２０、複数の非画素基板１２１、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｉｍ）１３０、印刷回路基板１４０及び上部基板ＵＳを含む。
下部基板１１０は、表示装置１００の様々な構成要素を支持し、保護するための基板である。下部基板１１０は、延性基板であって、反ったり伸びたりすることのできる絶縁物質で構成され得る。例えば、下部基板１１０は、ポリジメチルシロキサン（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ；ＰＤＭＳ）のようなシリコーンゴム（Ｓｉｌｉｃｏｎｅ Ｒｕｂｂｅｒ）、ポリウレタン（ｐｏｌｙｕｒｅｔｈａｎｅ；ＰＵ）、ＰＴＦＥ（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）等の弾性重合体（ｅｌａｓｔｏｍｅｒ）からなり得、そこで、柔軟な性質を有することができる。しかし、下部基板１１０の材質は、これに制限されるものではない。
下部基板１１０は、延性基板であって、膨張及び収縮が可逆的に可能であり得る。また、下部基板１１０は、弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）が数ＭＰａ～数百ＭＰａであってよく、例えば、０．５ＭＰａ～１ＭＰａであってよい。
下部基板１１０は、表示領域ＡＡ及び表示領域ＡＡを囲む非表示領域ＮＡを有し得る。
表示領域ＡＡは、表示装置１００で映像が表示される領域であって、表示素子及び表示素子を駆動するための多様な駆動素子が配置される。表示領域ＡＡは、複数のサブ画素を含む複数の画素を含む。複数の画素は、表示領域ＡＡに配置され、複数の表示素子を含む。複数のサブ画素それぞれは、多様な配線と連結され得る。例えば、複数のサブ画素それぞれは、ゲート配線、データ配線、高電位電源配線、低電位電源配線、基準電圧配線等のような多様な配線と連結され得る。
非表示領域ＮＡは、表示領域ＡＡに隣接した領域である。非表示領域ＮＡは、表示領域ＡＡに隣接して表示領域ＡＡを囲む領域である。非表示領域ＮＡは、映像が表示されない領域であり、配線及び回路部等が形成され得る。例えば、非表示領域ＮＡには、複数のパッドが配置され得、それぞれのパッドは、表示領域ＡＡの複数のサブ画素それぞれと連結され得る。
下部基板１１０上には、複数の画素基板１１１及び複数の非画素基板１２１が配置される。複数の画素基板１１１は、下部基板１１０の表示領域ＡＡに配置され得、複数の非画素基板１２１は、下部基板１１０の非表示領域ＮＡに配置され得る。図１においては、複数の非画素基板１２１が非表示領域ＮＡで表示領域ＡＡの上側及び左側に配置されるものと示されたが、これに制限されず、非表示領域ＮＡの任意の領域に配置され得る。
複数の画素基板１１１及び複数の非画素基板１２１は、剛性基板であって、下部基板１１０上に互いに離隔されてそれぞれ独立して配置される。複数の画素基板１１１及び複数の非画素基板１２１は、下部基板１１０と比べて剛性であってよい。即ち、下部基板１１０は、複数の画素基板１１１及び複数の非画素基板１２１より延性特性を有し得、複数の画素基板１１１及び複数の非画素基板１２１は、下部基板１１０より剛性特性を有し得る。
複数の剛性基板である複数の画素基板１１１及び複数の非画素基板１２１は、フレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を有するプラスチック物質からなり得、例えば、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリアセテート（ｐｏｌｙａｃｅｔａｔｅ）等からなってもよい。このとき、複数の画素基板１１１と複数の非画素基板１２１は、同じ物質からなってもよいが、これに制限されるものではなく、互いに異なる物質からなってもよい。
複数の画素基板１１１及び複数の非画素基板１２１のモジュラスは、下部基板１１０のモジュラスより１０００倍以上大きくてよいが、これに制限されるものではない。例えば、複数の画素基板１１１及び複数の非画素基板１２１の弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）は、透明度によって、２ＧＰａ～９ＧＰａであってよい。より具体的には、複数の画素基板１１１及び複数の非画素基板１２１が透明である場合は、弾性係数が２ＧＰａであり、複数の画素基板１１１及び複数の非画素基板１２１が不透明である場合は、弾性係数が９ＧＰａであってよいが、これに制限されるものではない。従って、複数の画素基板１１１及び複数の非画素基板１２１は、下部基板１１０と比べて高い剛性を有する複数の剛性基板であってよい。
ＣＯＦ１３０は、延性を有するベースフィルム１３１に各種の部品を配置したフィルムであり、表示領域ＡＡの複数のサブ画素に信号を供給するための部品である。ＣＯＦ１３０は、非表示領域ＮＡに配置された複数の非画素基板１２１の複数のパッドにボンディングされ得、パッドを通して電源電圧、データ電圧、ゲート電圧等を表示領域ＡＡの複数のサブ画素それぞれに供給する。ＣＯＦ１３０は、ベースフィルム１３１及び駆動ＩＣ１３２を含み、それ以外にも各種の部品が配置され得る。
ベースフィルム１３１は、ＣＯＦ１３０の駆動ＩＣ１３２を支持する層である。ベースフィルム１３１は、絶縁物質からなり得、例えば、フレキシビリティを有する絶縁物質からなり得る。
駆動ＩＣ１３２は、映像を表示するためのデータと、それを処理するための駆動信号を処理する部品である。図１においては、駆動ＩＣ１３２がＣＯＦ１３０方式で実装されるものと示したが、これに制限されず、駆動ＩＣ１３２は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等の方式で実装されてもよい。
図１においては、表示領域ＡＡに配置された一つの行の画素基板１１１に対応するように一つの非画素基板１２１が表示領域ＡＡの上側の非表示領域ＮＡに配置され、一つの非画素基板１２１に一つのＣＯＦ１３０が配置されるものと示されたが、これに制限されるものではない。即ち、複数の行の画素基板１１１に対応するように一つの非画素基板１２１及び一つのＣＯＦ１３０が配置され得る。
印刷回路基板１４０には、ＩＣチップ、回路部等のような制御部が取り付けられ得る。また、印刷回路基板１４０には、メモリ、プロセッサ等も取り付けられ得る。印刷回路基板１４０は、表示素子を駆動するための信号を制御部から表示素子に伝達する構成である。図１においては、３個のＣＯＦ１３０が使用されるものと説明されたが、ＣＯＦ１３０の個数は、これに制限されない。
以下においては、本発明の一実施例に係る表示装置１００についてのより詳細な説明のために、図２及び図３を共に参照する。
＜平面及び断面構造＞
図２は、本発明の一実施例に係る表示装置の拡大平面図である。図３は、図２の一つのサブ画素に対する概略的な断面図である。説明の便宜のために、図１を共に参照して説明する。
図１及び図２を参照すると、表示領域ＡＡで下部基板１１０上には複数の画素基板１１１が配置される。複数の画素基板１１１は、互いに離隔されて下部基板１１０上に配置される。例えば、複数の画素基板１１１は、図１及び図２に示されたように、下部基板１１０上でマトリックス形態に配置され得るが、これに制限されるものではない。
図１及び図２を参照すると、複数の画素基板１１１には、複数の画素ＰＸを構成する複数のサブ画素ＳＰＸが配置され得、複数の非画素基板１２１のうち表示領域ＡＡの左側に位置した非画素基板１２１には、ゲート駆動部ＧＤが実装され得る。ゲート駆動部ＧＤは、画素基板１１１上の多様な構成要素の製造時、ゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ；ＧＩＰ）方式で非画素基板１２１に形成され得る。そこで、複数の非画素基板１２１上には、多様なトランジスタ、キャパシタ、配線等のようなゲート駆動部ＧＤを構成する多様な回路構成が配置され得る。ただし、これに制限されず、ゲート駆動部ＧＤは、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式で実装されてもよい。また、複数の非画素基板１２１が表示領域ＡＡの右側に位置した非表示領域ＮＡにも配置され、表示領域ＡＡの右側に位置した複数の非画素基板１２１にもゲート駆動部ＧＤが実装され得る。
図１を参照すると、複数の非画素基板１２１の大きさは、複数の画素基板１１１の大きさより大きくてよい。具体的には、複数の非画素基板１２１それぞれの大きさは、複数の画素基板１１１それぞれの大きさより大きくてよい。上述したように、複数の非画素基板１２１それぞれには、ゲート駆動部ＧＤが配置され、例えば、複数の非画素基板１２１それぞれには、ゲート駆動部ＧＤの一つのステージが配置され得る。そこで、ゲート駆動部ＧＤの一つのステージを構成する多様な回路構成が占める面積が、画素ＰＸが配置される画素基板１１１の面積より相対的にさらに大きいので、複数の非画素基板１２１それぞれの大きさは、複数の画素基板１１１それぞれの大きさより大きくてよい。
図１及び図２を参照すると、複数の画素基板１１１の間、複数の非画素基板１２１の間、または複数の画素基板１１１と複数の非画素基板１２１との間には、複数の連結部材１２０が配置される。複数の連結部材１２０は、互いに隣接する画素基板１１１、互いに隣接する非画素基板１２１、または画素基板１１１と非画素基板１２１を連結する基板であり、連結基板と称され得る。複数の連結部材１２０は、画素基板１１１または非画素基板１２１と同じ物質で同時に一体に形成され得るが、これに制限されるものではない。
図２を参照すると、複数の連結部材１２０は、屈曲した形状を有する。例えば、図２に示されたように、複数の連結部材１２０は、正弦波状を有し得る。ただし、複数の連結部材１２０の形状は、これに制限されず、例えば、複数の連結部材１２０は、ジグザグ状に延びてもよく、複数のひし形状の基板が頂点で連結されて延びる等の多様な形状を有し得る。また、図２に示された複数の連結部材１２０の個数及び形状は例示的なものであり、複数の連結部材１２０の個数及び形状は、設計によって多様に変更され得る。
図２を参照すると、複数の連結配線１８０は、複数の画素基板１１１上に直線状に配置される。具体的には、複数の第１連結配線１８１及び複数の第２連結配線１８２は、それぞれ複数の画素基板１１１の一端及び他端を連結するように複数の連結部材１２０上で連続的に形成され得る。
図２を参照すると、複数の連結配線１８０は、複数の連結部材１２０上で複数の連結部材１２０に対応する形状を有する。即ち、複数の連結配線１８０は、正弦波状を有し得る。複数の連結配線１８０は、複数の画素基板１１１のうち互いに隣り合う画素基板１１１に配置されたパッド１７０を電気的に連結し、それぞれのパッド１７０の間で直線でない屈曲した形状に延びる。例えば、図２に示されたように、ただし、複数の連結配線１８０の形状は、これに制限されず、例えば、複数の連結配線１８０は、ジグザグ状に延び得、複数のひし形状の配線１８０が頂点で連結されて延びる等の多様な形状を有し得る。
図３を参照すると、複数の画素基板１１１上には、複数の無機絶縁層が配置される。例えば、複数の無機絶縁層は、バッファ層１１２、ゲート絶縁層１１３及び層間絶縁層１１４を含むことができるが、これに制限されず、複数の画素基板１１１上には、多様な無機絶縁層がさらに配置されるか、バッファ層１１２、ゲート絶縁層１１３及び層間絶縁層１１４のうち一つ以上が省略されてもよい。
図３を参照すると、複数の画素基板１１１上にバッファ層１１２が配置される。バッファ層１１２は、下部基板１１０及び複数の画素基板１１１の外部からの水分（Ｈ２Ｏ）及び酸素（Ｏ２）等の浸透から表示装置１００の多様な構成要素を保護するために複数の画素基板１１１上に形成される。バッファ層１１２は、絶縁物質で構成され得、例えば、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン酸化窒化物（ＳｉＯＮ）等からなる無機層が単層または複層に構成され得る。ただし、バッファ層１１２は、表示装置１００の構造や特性によって省略されてもよい。
このとき、バッファ層１１２は、複数の画素基板１１１及び複数の非画素基板１２１と重畳される領域にのみ形成され得る。上述したように、バッファ層１１２は、無機物からなり得るので、表示装置１００を延伸する過程で容易にクラック（ｃｒａｃｋ）が発生する等、損傷され得る。そこで、バッファ層１１２は、複数の画素基板１１１及び複数の非画素基板１２１の間の領域には形成されず、複数の画素基板１１１及び複数の非画素基板１２１の形状にパターニングされて複数の画素基板１１１及び複数の非画素基板１２１の上部にのみ形成され得る。そこで、本発明の一実施例に係る表示装置１００は、バッファ層１１２を剛性基板である複数の画素基板１１１及び複数の非画素基板１２１と重畳される領域にのみ形成して、表示装置１００が反ったり伸びたりする等して変形する場合にもバッファ層１１２の損傷を防止することができる。
図３を参照すると、バッファ層１１２上には、ゲート電極１５１、アクティブ層１５２、ソース電極１５３及びドレイン電極１５４を含むトランジスタ１５０が形成される。
まず、図３を参照すると、バッファ層１１２上には、アクティブ層１５２が配置される。例えば、アクティブ層１５２は、酸化物半導体で形成されてもよく、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ、ａ－Ｓｉ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ、ｐｏｌｙ－Ｓｉ）、または有機物（ｏｒｇａｎｉｃ）半導体等で形成され得る。
アクティブ層１５２上には、ゲート絶縁層１１３が配置される。ゲート絶縁層１１３は、ゲート電極１５１とアクティブ層１５２を電気的に絶縁させるための層であり、絶縁物質からなり得る。例えば、ゲート絶縁層１１３は、無機物である窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層、あるいは窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の多重層で構成され得るが、これに制限されるものではない。
バッファ層１１２上には、ゲート電極１５１が配置される。ゲート電極１５１は、アクティブ層１５２と重畳するように配置される。ゲート電極１５１は、多様な金属物質、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
ゲート電極１５１上には、層間絶縁層１１４が配置される。ゲート電極１５１とソース電極１５３及びドレイン電極１５４を絶縁させるための層であり、バッファ層１１２と同様に無機物からなり得る。例えば、層間絶縁層１１４は、無機物である窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層、あるいは窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の多重層で構成され得るが、これに制限されるものではない。
層間絶縁層１１４上には、アクティブ層１５２とそれぞれ接するソース電極１５３及びドレイン電極１５４が配置される。ソース電極１５３及びドレイン電極１５４は、同一層で離隔されて配置される。ソース電極１５３及びドレイン電極１５４は、アクティブ層１５２と接する方式でアクティブ層１５２と電気的に連結され得る。ソース電極１５３及びドレイン電極１５４は、多様な金属物質、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
そして、ゲート絶縁層１１３及び層間絶縁層１１４は、パターニングされて複数の画素基板１１１と重畳される領域にのみ形成され得る。ゲート絶縁層１１３及び層間絶縁層１１４もまたバッファ層１１２と同様に無機物からなり得るので、表示装置１００を延伸する過程で容易にクラックが発生する等、損傷され得る。そこで、ゲート絶縁層１１３及び層間絶縁層１１４は、複数の画素基板１１１の間の領域には形成されず、複数の画素基板１１１の形状にパターニングされて複数の画素基板１１１の上部にのみ形成され得る。
図３においては、説明の便宜のために、表示装置１００に含まれ得る多様なトランジスタのうち駆動トランジスタだけを示したが、スイッチングトランジスタ、キャパシタ等も表示装置１００に含まれ得る。また、本明細書においては、トランジスタ１５０がコープレーナー（ｃｏｐｌａｎａｒ）構造であるものと説明したが、スタガード（ｓｔａｇｇｅｒｅｄ）構造等の多様なトランジスタも使用され得る。
図３を参照すると、層間絶縁層１１４上に複数のパッド１７０のうち電源パッド１７１が配置される。電源パッド１７１は、電源信号を複数のサブ画素ＳＰＸに伝達するためのパッドである。電源信号は、電源パッド１７１から画素基板１１１上に形成された配線を通して画素回路伝達され得る。電源パッド１７１は、ソース電極１５３及びドレイン電極１５４と同一層上で同一物質からなり得るが、これに制限されるものではない。
図３を参照すると、層間絶縁層１１４上には、複数のパッド１７０のうちデータパッド１７２が配置される。データパッド１７２は、データ信号を複数のサブ画素ＳＰＸに伝達するためのパッドである。データ信号は、データパッド１７２から画素基板１１１上に形成されたデータ配線を通してソース電極１５３またはドレイン電極１５４に伝達され得る。データパッド１７２は、ソース電極１５３及びドレイン電極１５４と同一層上で同一物質からなり得るが、これに制限されるものではない。
図３を参照すると、トランジスタ１５０及び層間絶縁層１１４上に平坦化層１１５が形成される。平坦化層１１５は、トランジスタ１５０の上部を平坦化する。平坦化層１１５は、単層または複数の層に構成され得、有機物質からなり得る。そこで、平坦化層１１５は、有機絶縁層とも称され得る。例えば、平坦化層１１５は、アクリル（ａｃｒｙｌ）系有機物質からなり得るが、これに制限されない。
図３を参照すると、平坦化層１１５は、複数の画素基板１１１と第１連結配線１８１との間でバッファ層１１２、ゲート絶縁層１１３及び層間絶縁層１１４の上面及び側面を覆うように配置され、複数の画素基板１１１と共にバッファ層１１２、ゲート絶縁層１１３及び層間絶縁層１１４を囲む。具体的には、平坦化層１１５は、層間絶縁層１１４の上面及び側面、ゲート絶縁層１１３の側面、バッファ層１１２の側面及び複数の画素基板１１１の上面の一部を覆うように配置され得る。そこで、平坦化層１１５は、複数の画素基板１１１と複数の第１連結配線１８１との間でバッファ層１１２、ゲート絶縁層１１３及び層間絶縁層１１４の側面での段差を補完でき、平坦化層１１５と平坦化層１１５の側面に配置される第１連結配線１８１の接着強度を増加させることができる。
一方、平坦化層１１５の側面の傾斜は、バッファ層１１２、ゲート絶縁層１１３及び層間絶縁層１１４の側面がなす傾斜より緩やかであってよいが、これに制限されるものではない。
いくつかの実施例において、トランジスタ１５０と平坦化層１１５との間にパッシベーション層が形成されてもよい。即ち、トランジスタ１５０を水分及び酸素等の浸透から保護するために、トランジスタ１５０を覆うパッシベーション層が形成され得る。パッシベーション層は、無機物からなり得、単層または複層になされ得るが、これに限定されるものではない。
図２及び図３を参照すると、連結配線１８０は、複数の画素基板１１１または複数の非画素基板１２１上のパッドを電気的に連結する配線を意味する。連結配線１８０は、画素基板１１１及び複数の連結部材１２０上に配置される。
連結配線１８０は、第１連結配線１８１及び第２連結配線１８２を含む。第１連結配線１８１及び第２連結配線１８２は、複数の画素基板１１１及び複数の連結部材１２０上に配置される。具体的には、第１連結配線１８１は、複数の連結部材１２０のうち第１方向であるＸ軸方向に延びる連結部材１２０及び複数の画素基板１１１上に配置される配線を意味し、第２連結配線１８２は、複数の連結部材１２０のうち第２方向であるＹ軸方向に延びる連結部材１２０及び複数の画素基板１１１上に配置される配線を意味し得る。連結配線１８０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）のような金属材質、または銅／モリブデン－チタン（Ｃｕ／ＭｏＴｉ）、チタン／アルミニウム／チタン（Ｔｉ／Ａｌ／Ｔｉ）等のような金属材質の積層構造になされ得るが、これに制限されるものではない。
図１及び図２を参照すると、第１連結配線１８１は、Ｘ軸方向に隣接して配置された複数の画素基板１１１上のパッドのうち並んで配置された２個の画素基板１１１上のパッドを互いに連結できる。第１連結配線１８１は、ゲート配線、発光信号配線、高電位電源配線または低電位電源配線として機能できるが、これに制限されることはない。例えば、第１連結配線１８１は、図３に示されたように、電源電圧のうち高電位電圧を伝達するための電源配線として機能でき、Ｘ軸方向に並んで配置された２個の画素基板１１１上の電源パッド１７１を電気的に連結できる。
図２を参照すると、第２連結配線１８２は、Ｙ軸方向に隣接して配置された複数の画素基板１１１のうち並んで配置された２個の画素基板１１１を互いに連結できる。第２連結配線１８２は、データ配線、高電位電源配線、低電位電源配線または基準電圧配線として機能できるが、これに制限されることはない。例えば、第２連結配線１８２は、データ配線として機能でき、Ｙ軸方向に並んで配置された２個の画素基板１１１上のデータ配線を電気的に連結できる。
図１を参照すると、連結配線１８０は、複数の画素基板１１１と複数の非画素基板１２１上のパッドを互いに連結するか、Ｙ軸方向に隣接して配置された複数の非画素基板１２１上のパッドのうち並んで配置された２個の非画素基板１２１上のパッドを互いに連結する配線をさらに含むことができる。
第１連結配線１８１は、画素基板１１１上に配置された平坦化層１１５の上面及び側面と接し、連結部材１２０の上面に延びて形成され得る。また、第２連結配線１８２は、画素基板１１１上で連結部材１２０及び無機絶縁層の上面に延びて形成され得る。
図３を参照すると、平坦化層１１５上に個別連結パッドＣＰ１及び共通連結パッドＣＰ２が配置される。個別連結パッドＣＰ１及び共通連結パッドＣＰ２は、複数の発光素子１６０に信号を伝達するためのパッドである。
図２及び図３を参照すると、平坦化層１１５上に複数の個別連結パッドＣＰ１が配置される。複数の個別連結パッドＣＰ１は、トランジスタ１５０に連結されて複数の発光素子１６０に電圧を伝達できる。そこで、複数の個別連結パッドＣＰ１は、アノードのような機能を果たすことができる。
複数の個別連結パッドＣＰ１は、平坦化層１１５上で連結配線１８０と同一工程で形成され得る。即ち、複数の個別連結パッドＣＰ１は、連結配線１８０と同じ物質で同一層上に配置され得るが、これに制限されるものではない。
一つの画素基板１１１上に配置される複数の個別連結パッドＣＰ１の個数は、一つの画素基板１１１上に配置される複数の発光素子１６０の個数と同一であってよい。例えば、図２に示されたように、一つの画素基板１１１上に３個の発光素子１６０が配置される場合、それぞれの発光素子１６０に別途の電圧を印加するために、一つの画素基板１１１上に３個の個別連結パッドＣＰ１が配置され得る。
図２及び図３を参照すると、平坦化層１１５上に共通連結パッドＣＰ２が配置される。共通連結パッドＣＰ２は、第１連結配線１８１に連結されて複数の発光素子１６０に電圧を伝達できる。そこで、共通連結パッドＣＰ２は、カソードのような機能を果たすことができる。
一つの画素基板１１１上に配置される共通連結パッドＣＰ２の個数は、一つの画素基板１１１上に配置される複数の発光素子１６０の個数と関係なく１個であってよい。例えば、図２に示されたように、一つの画素基板１１１上に３個の発光素子１６０が配置される場合、共通連結パッドＣＰ２は、３個の発光素子１６０に同一に低電位電源を印加すればよいので、一つの画素基板１１１上に１個の共通連結パッドＣＰ２が配置され、１個の共通連結パッドＣＰ２と３個の発光素子１６０が電気的に連結され得る。
個別連結パッドＣＰ１と共通連結パッドＣＰ２の間隔ｄ１は、発光素子１６０のｎ電極１６５とｐ電極１６４との間の間隔に基づいて設定され得る。発光素子１６０のｐ電極１６４が個別連結パッドＣＰ１と電気的に連結され、発光素子１６０のｎ電極１６５が共通連結パッドＣＰ２と電気的に連結されなければならず、発光素子１６０のｎ電極１６５及びｐ電極１６４のいずれか一つが個別連結パッドＣＰ１及び共通連結パッドＣＰ２の両方全てに電気的に連結されてはならない。そこで、発光素子１６０でｎ電極１６５とｐ電極１６４の間隔を考慮して個別連結パッドＣＰ１と共通連結パッドＣＰ２の間隔ｄ１が設定され得る。
共通連結パッドＣＰ２と隣接し、高電位電圧を伝達する第１連結配線１８１と共通連結パッドＣＰ２との間の間隔ｄ２は、最小化されるように設定され得る。図２及び図３を参照すると、共通連結パッドＣＰ２を基準にＹ軸方向に下に高電位電圧を伝達する第１連結配線１８１が平坦化層１１５上に配置される。表示装置１００が高解像度に発展したことで一つの画素基板１１１の大きさを最小化しなければならない。そこで、画素基板１１１上に配置される構成要素間の間隔もまた工程マージン等を考慮して最小化されなければならない。そこで、共通連結パッドＣＰ２と隣接し、高電位電圧を伝達する第１連結配線１８１と共通連結パッドＣＰ２との間の間隔ｄ２は、工程マージンを考慮して設計できる最小限の間隔に設定され得る。
一方、図３には示されていないが、個別連結パッドＣＰ１、共通連結パッドＣＰ２、連結配線１８０及び平坦化層１１５上にバンクが配置されてもよい。バンクは、隣接するサブ画素ＳＰＸを区分する機能を果たすことができる。
図３を参照すると、個別連結パッドＣＰ１と共通連結パッドＣＰ２上には、発光素子１６０が配置される。発光素子１６０は、ｎ型層１６１、活性層１６２、ｐ型層１６３、ｎ電極１６５及びｐ電極１６４を含む。本発明の一実施例に係る表示装置１００の発光素子１６０は、一側面にｎ電極１６５とｐ電極１６４が形成されるフリップチップ（ｆｉｌｐ－ｃｈｉｐ）の構造を有する。
ｎ型層１６１は、優れた結晶性を有する窒化ガリウム（ＧａＮ）にｎ型不純物を注入して形成され得る。ｎ型層１６１は、発光され得る物質からなる別途のベース基板上に配置されてもよい。
ｎ型層１６１上には、活性層１６２が配置される。活性層１６２は、発光素子１６０で光を発する発光層であり、窒化物半導体、例えば、インジウム窒化ガリウム（ＩｎＧａＮ）からなり得る。活性層１６２上には、ｐ型層１６３が配置される。ｐ型層１６３は、窒化ガリウム（ＧａＮ）にｐ型不純物を注入して形成され得る。
本発明の一実施例に係る発光素子１６０は、以上において説明したように、ｎ型層１６１、活性層１６２及びｐ型層１６３を順に積層した後、所定部分を食刻した後、ｎ電極１６５とｐ電極１６４を形成する方式で製造される。このとき、所定部分は、ｎ電極１６５とｐ電極１６４を離隔させるための空間であり、ｎ型層１６１の一部が露出されるように所定部分が食刻される。言い換えれば、ｎ電極１６５とｐ電極１６４が配置される発光素子１６０の面は、平坦化された面でない互いに異なる高さレベルを有し得る。
このように、食刻された領域、言い換えれば、食刻工程で露出されたｎ型層１６１上には、ｎ電極１６５が配置される。ｎ電極１６５は、導電性物質からなり得る。一方、食刻されていない領域、言い換えれば、ｐ型層１６３上には、ｐ電極１６４が配置される。ｐ電極１６４も導電性物質からなり得、例えば、ｎ電極１６５と同じ物質からなり得る。
接着層ＡＤは、個別連結パッドＣＰ１及び共通連結パッドＣＰ２の上面と個別連結パッドＣＰ１及び共通連結パッドＣＰ２との間に配置され、発光素子１６０が個別連結パッドＣＰ１と共通連結パッドＣＰ２上に接着され得る。このとき、ｎ電極１６５は、共通連結パッドＣＰ２上に配置され、ｐ電極１６４は、個別連結パッドＣＰ１上に配置され得る。
接着層ＡＤは、ベース部材ＢＲに導電ボールＣＢが分散された導電性接着層であってよい。そこで、接着層ＡＤに熱または圧力が加えられる場合、熱または圧力が加えられた部分で導電ボールＣＢが電気的に連結されて導電特性を有し得る。
導電ボールＣＢは、ベース部材ＢＲに混合されていながら発光素子１６０の電極と共通連結パッドＣＰ２及び個別連結パッドＣＰ１の合着時に発光素子１６０の電極と共通連結パッドＣＰ２及び個別連結パッドＣＰ１を電気的に連結する機能を有し得る。導電ボールＣＢは、例えば、ニッケル（Ｎｉ）等の物質の内部に金（Ａｕ）等の延性を有する導電金属からなり得るが、これに制限されるものではない。また、合着前を基準に導電ボールＣＢは直径が約４μｍであってよいが、これに制限されるものではない。発光素子１６０の電極と連結パッドの合着時、熱と圧力により内部の導電金属を囲む物質が破壊され得、内部の導電金属が冷めて堅くなり、発光素子１６０の電極と連結パッドを電気的に連結できる。
ベース部材ＢＲは、接着力と絶縁性を有する接着部材であってよい。ベース部材ＢＲは、例えば、熱硬化型の接着剤等であってよいが、これに制限されるものではない。
図３を参照すると、例えば、ｎ電極１６５は、接着層ＡＤを通して共通連結パッドＣＰ２と電気的に連結され、ｐ電極１６４は、接着層ＡＤを通して個別連結パッドＣＰ１と電気的に連結される。即ち、導電ボールＣＢが混合された接着層ＡＤを個別連結パッドＣＰ１と共通連結パッドＣＰ２上にインクジェット等の方式で塗布した後、発光素子１６０を接着層ＡＤ上に転写し、発光素子１６０を加圧して熱を加える方式で個別連結パッドＣＰ１とｐ電極１６４及び共通連結パッドＣＰ２とｎ電極１６５とを導電ボールＣＢを通して電気的に連結させることができる。このとき、導電ボールＣＢは、ｎ電極１６５と共通連結パッドＣＰ２との間及びｐ電極１６４と個別連結パッドＣＰ１との間にのみ配置されるように誘導され得る。一方、ｎ電極１６５と共通連結パッドＣＰ２との間に配置された接着層ＡＤの部分及びｐ電極１６４と個別連結パッドＣＰ１との間に接着層ＡＤの導電ボールＣＢが配置された部分を除く他の接着層ＡＤの部分は、絶縁特性を有する。一方、接着層ＡＤは、分離された形態に個別連結パッドＣＰ１と共通連結パッドＣＰ２それぞれに配置されてもよい。
このように、本発明の一実施例に係る表示装置１００は、トランジスタ１５０が配置された下部基板１１０上に発光素子１６０が配置される構造を有することで、表示装置１００がオン（ｏｎ）されると、個別連結パッドＣＰ１と共通連結パッドＣＰ２それぞれに印加される互いに異なる電圧レベルがそれぞれｎ電極１６５とｐ電極１６４に伝達されて発光素子１６０が発光される。
図３を参照すると、発光素子１６０及び下部基板１１０上には、上部基板ＵＳが配置される。
上部基板ＵＳは、上部基板ＵＳの下に配置される多様な構成要素を支持する基板である。具体的には、上部基板ＵＳは、上部基板ＵＳを構成する物質を下部基板１１０及び画素基板１１１上にコーティングした後、硬化させる方式で形成して、下部基板１１０、画素基板１１１、連結部材１２０及び連結配線１８０に接するように配置され得る。
上部基板ＵＳは、延性基板であって、反らせたり伸ばしたりすることのできる絶縁物質で構成され得る。上部基板ＵＳは、延性基板であって、膨張及び収縮が可逆的に可能であり得る。また、弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）が数ＭＰａ～数百ＭＰａであってよく、延伸破壊率が１００％以上であってよい。上部基板ＵＳの厚さは、１０ｕｍ～１ｍｍであってよいが、これに制限されるものではない。
上部基板ＵＳは、下部基板１１０と同じ物質からなり得る。例えば、上部基板ＵＳは、ポリジメチルシロキサン（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ；ＰＤＭＳ）のようなシリコーンゴム（Ｓｉｌｉｃｏｎｅ Ｒｕｂｂｅｒ）、ポリウレタン（ｐｏｌｙｕｒｅｔｈａｎｅ；ＰＵ）、ＰＴＦＥ（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）等の弾性重合体（ｅｌａｓｔｏｍｅｒ）からなり得、そこで、柔軟な性質を有することができる。しかし、上部基板ＵＳの材質は、これに制限されるものではない。
一方、図３には示されていないが、上部基板ＵＳ上には、偏光層が配置されてもよい。偏光層は、表示装置１００の外部から入射する光を偏光させて、外光反射を減少させる機能を果たすことができる。また、偏光層でない他の光学フィルム等が上部基板ＵＳ上に配置され得る。
以下においては、共通連結パッドＣＰ２についてのより詳細な説明のために、図４を共に参照する。
＜共通連結パッドの複層構造＞
図４は、本発明の一実施例に係る表示装置の一つの画素基板に対する概略的な拡大平面図である。
図３及び図４を参照すると、共通連結パッドＣＰ２は、下部共通連結パッドＣＰ２１及び上部共通連結パッドＣＰ２２を含む。即ち、共通連結パッドＣＰ２は、複層構造を有し得る。
共通連結パッドＣＰ２の下部共通連結パッドＣＰ２１は、平坦化層１１５上に配置される。下部共通連結パッドＣＰ２１は、第１連結配線１８１及び複数の発光素子１６０と電気的に連結され得る。
下部共通連結パッドＣＰ２１は、第１連結配線１８１と同一工程で形成され得る。即ち、下部共通連結パッドＣＰ２１は、第１連結配線１８１と同じ物質で同一層上に配置され得るが、これに制限されるものではない。このとき、下部共通連結パッドＣＰ２１は、第１連結配線１８１のうち低電位電源を伝達する第１連結配線１８１と一体に形成され得る。ただし、下部共通連結パッドＣＰ２１上には、複数の発光素子１６０が配置されて通電されなければならないので、共通連結パッドＣＰ２の幅は、第１連結配線１８１の幅より大きくてよい。下部共通連結パッドＣＰ２１は、例えば、銅（Ｃｕ）等からなり得るが、これに制限されるものではなく、設計によって多様に変更され得る。このとき、下部共通連結パッドＣＰ２１は、約３０００Å～１００００Åの厚さを有し得るが、これに制限されるものではない。
共通連結パッドＣＰ２の上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１上に配置される。このとき、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１のエッジ上に配置され得る。即ち、図４に示されたように、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１のエッジ上で閉曲線形態に配置され得る。ただし、これに制限されず、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１のエッジ上で複数のパターン形態に配置されてもよい。また、図４においては、上部共通連結パッドＣＰ２２の断面形状が四角形であるものと示したが、上部共通連結パッドＣＰ２２の断面形状がこれに制限されるものではない。
上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１をなす物質と異なる物質からなり得る。ここで、上部共通連結パッドＣＰ２２は、複数の発光素子１６０の電極との接着力が下部共通連結パッドＣＰ２１との接着力よりさらに高い物質からなり得る。そこで、上部共通連結パッドＣＰ２２は、複数の発光素子１６０に対するリペア工程時、下部共通連結パッドＣＰ２１から円滑に分離され得る。
例えば、下部共通連結パッドＣＰ２１が銅（Ｃｕ）からなり、複数の発光素子１６０の電極が金（Ａｕ）からなるとき、上部共通連結パッドＣＰ２２は、金（Ａｕ）からなり得る。即ち、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１と異なる物質からなり、複数の発光素子１６０の電極と同じ物質からなり得る。そこで、同種物質間の高い接着性により、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１より発光素子１６０の電極とより高い接着力を示すことができる。上部共通連結パッドＣＰ２２は、例えば、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）等からなり得るが、これに制限されるものではない。このとき、上部共通連結パッドＣＰ２２は、約２００００Åの厚さを有し得るが、これに制限されるものではない。
表示装置１００の製造工程で個別連結パッドＣＰ１及び共通連結パッドＣＰ２と複数の発光素子１６０を電気的に連結させるための転写工程でミスアラインが発生する場合、ミスアラインされた発光素子１６０を除去し、新たな発光素子１６０を転写するリペア工程が加えられ得る。このとき、複数の発光素子１６０と接着された共通連結パッドＣＰ２と複数の発光素子１６０の電極との間の接着力が強すぎると、発光素子１６０を除去する過程で共通連結パッドＣＰ２が複数の発光素子１６０と共に下部基板１１０からはぎ取られるようになる問題が発生し得る。このように、共通連結パッドＣＰ２がミスアラインされた発光素子１６０と共に除去される場合、新たな発光素子１６０を転写しても駆動が不可能であるので、表示装置１００全体が不良になる問題が発生し得る。
そこで、本発明の一実施例に係る表示装置１００においては、共通連結パッドＣＰ２が下部共通連結パッドＣＰ２１及び上部共通連結パッドＣＰ２２の複層構造を有し、リペア工程時、複数の発光素子１６０が共通連結パッドＣＰ２から円滑に除去され得る。具体的には、下部共通連結パッドＣＰ２１上に複数の発光素子１６０の電極との接着力が下部共通連結パッドＣＰ２１との接着力よりさらに高い物質からなる上部共通連結パッドＣＰ２２を配置して、上部共通連結パッドＣＰ２２が、リペア工程時、複数の発光素子１６０と共に下部共通連結パッドＣＰ２１から分離され得る。また、工程によって上部共通連結パッドＣＰ２２及び下部共通連結パッドＣＰ２１全てが下部基板１１０側に配置され、発光素子１６０だけが分離され得る。本発明の一実施例に係る表示装置１００においては、発光素子１６０のミスアラインによるリペア工程で発光素子１６０と共に共通連結パッドＣＰ２全てが下部基板１１０からはぎ取られることを最小化することができる。
また、表示装置１００の製造工程で個別連結パッドＣＰ１及び共通連結パッドＣＰ２と複数の発光素子１６０を電気的に連結させるための転写工程では、複数の発光素子１６０と個別連結パッドＣＰ１及び共通連結パッドＣＰ２を電気的に連結すると同時に接着させるための接着層ＡＤが使用される。このような接着層ＡＤは、液体状態で個別連結パッドＣＰ１及び共通連結パッドＣＰ２上に配置された後、熱および／または圧力により硬化され得る。そこで、接着層ＡＤが液体状態である時点に複数の発光素子１６０が接着層ＡＤの遊動と共に移動され得、これによって、個別連結パッドＣＰ１及び共通連結パッドＣＰ２と複数の発光素子１６０間のミスアラインが発生し得る。また、このような接着層ＡＤの遊動により相対的に間隔が小さな共通連結パッドＣＰ２と高電位電圧を伝達する第１連結配線１８１との間に発光素子１６０がミスアラインされ、共通連結パッドＣＰ２と第１連結配線１８１が発光素子１６０の電極により通電される現象が発生し得る。このように通電がなされる場合、該当発光素子１６０が位置したサブ画素ＳＰＸは、暗点化され得る。
そこで、本発明の一実施例に係る表示装置１００においては、共通連結パッドＣＰ２が下部共通連結パッドＣＰ２１及び上部共通連結パッドＣＰ２２の複層構造を有し、接着層ＡＤが遊動による発光素子１６０のミスアラインを最小化することができる。具体的には、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１のエッジ上で下部共通連結パッドＣＰ２１のエッジに沿って配置され得、共通連結パッドＣＰ２は、段差を有する形状をなし得る。これによって、接着層ＡＤが遊動しても、接着層ＡＤ内の導電ボールＣＢ及び発光素子１６０の電極が上部共通連結パッドＣＰ２２により動きが制限され得る。そこで、本発明の一実施例に係る表示装置１００においては、段差構造を有する共通連結パッドＣＰ２を使用して発光素子１６０のミスアライン現象及びミスアラインによる暗点発生現象を防止することができる。
＜個別連結パッドの複層構造＞
図５ａは、本発明の他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。図５ｂは、本発明の他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。図５ａ及び図５ｂの表示装置５００は、図１乃至図４の表示装置１００と比べて個別連結パッドＣＰ１のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図５ａ及び図５ｂを参照すると、本発明の他の実施例に係る表示装置５００の個別連結パッドＣＰ１は、複数の下部個別連結パッドＣＰ１１及び複数の上部個別連結パッドＣＰ１２を含む。上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１上に配置され得る。そして、上部個別連結パッドＣＰ１２は、上部共通連結パッドＣＰ２２と対応する形状に下部個別連結パッドＣＰ１１上に配置され得る。そこで、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１のエッジ上に配置され得、複数の上部個別連結パッドＣＰ１２と複数の発光素子１６０の電極と部分的に接触し得る。
複数の下部個別連結パッドＣＰ１１は、個別連結パッドＣＰ１の複層構造で平坦化層１１５上に配置される。複数の下部個別連結パッドＣＰ１１は、第１連結配線１８１及び複数の発光素子１６０と電気的に連結され得る。
複数の下部個別連結パッドＣＰ１１は、下部共通連結パッドＣＰ２１と同一工程で形成され得る。即ち、複数の下部個別連結パッドＣＰ１１は、下部共通連結パッドＣＰ２１と同じ物質で同一層上に配置され得るが、これに制限されるものではない。複数の下部個別連結パッドＣＰ１１は、例えば、銅（Ｃｕ）等からなり得るが、これに制限されるものではなく、設計によって多様に変更され得る。このとき、複数の下部個別連結パッドＣＰ１１は、約３０００Å～１００００Åの厚さを有し得るが、これに制限されるものではない。
上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１上に配置される。このとき、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１のエッジ上に配置され得る。即ち、図５ｂに示されたように、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１のエッジ上で閉曲線形態に配置され得る。ただし、これに制限されず、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１のエッジ上で複数のパターン形態に配置されてもよい。また、上部個別連結パッドＣＰ１２の複数のパターンは、上部共通連結パッドＣＰ２２と対応する形状に下部個別連結パッドＣＰ１１上に配置されてもよい。
上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１をなす物質と異なる物質からなり得る。ここで、上部個別連結パッドＣＰ１２は、複数の発光素子１６０の電極との接着力が下部個別連結パッドＣＰ１１よりさらに高い物質からなり得る。そこで、上部個別連結パッドＣＰ１２は、複数の発光素子１６０に対するリペア工程時、下部個別連結パッドＣＰ１１から円滑に分離され得る。
例えば、下部個別連結パッドＣＰ１１が銅（Ｃｕ）からなり、複数の発光素子１６０の電極が金（Ａｕ）からなるとき、上部個別連結パッドＣＰ１２は、金（Ａｕ）からなり得る。即ち、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１と異なる物質からなり、複数の発光素子１６０の電極と同じ物質からなり得る。そこで、同種物質間の高い接着性により、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１より発光素子１６０の電極とより高い接着力を示すことができる。上部個別連結パッドＣＰ１２は、例えば、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）等からなり得るが、これに制限されるものではない。このとき、上部個別連結パッドＣＰ１２は、約２００００Åの厚さを有し得るが、これに制限されるものではない。
本発明の他の実施例に係る表示装置５００においては、複数の個別連結パッドＣＰ１が複数の下部個別連結パッドＣＰ１１及び複数の上部個別連結パッドＣＰ１２の複層構造を有し、リペア工程時、複数の発光素子１６０が複数の個別連結パッドＣＰ１から円滑に除去され得る。具体的には、下部個別連結パッドＣＰ１１上に複数の発光素子１６０の電極との接着力が下部個別連結パッドＣＰ１１との接着力よりさらに高い物質からなる上部個別連結パッドＣＰ１２を配置して、上部個別連結パッドＣＰ１２が、リペア工程時、複数の発光素子１６０と共に下部個別連結パッドＣＰ１１から分離され得る。また、工程によって複数の上部個別連結パッドＣＰ１２及び複数の下部個別連結パッドＣＰ１１全てが下部基板１１０側に配置され、発光素子１６０だけが分離され得る。本発明の他の実施例に係る表示装置５００においては、発光素子１６０のミスアラインによるリペア工程で発光素子１６０と共に個別連結パッドＣＰ１全てが下部基板１１０からはぎ取られることを最小化することができる。
また、本発明の他の実施例に係る表示装置５００においては、複数の個別連結パッドＣＰ１が複数の下部個別連結パッドＣＰ１１及び複数の上部個別連結パッドＣＰ１２の複層構造を有し、接着層ＡＤが遊動による発光素子１６０のミスアラインを最小化することができる。具体的には、上部個別連結パッドＣＰ１２は、下部個別連結パッドＣＰ１１のエッジ上で下部個別連結パッドＣＰ１１のエッジに沿って配置され得、個別連結パッドＣＰ１は、段差を有する形状をなし得る。これによって、接着層ＡＤが遊動しても、接着層ＡＤ内の導電ボールＣＢ及び発光素子１６０の電極が複数の上部個別連結パッドＣＰ１２により動きが制限され得る。本発明の他の実施例に係る表示装置５００においては、段差構造を有する複数の個別連結パッドＣＰ１を使用して発光素子１６０のミスアライン現象及びミスアラインによる暗点発生現象を防止することができる。
＜上部共通連結パッドのパターン＞
図６は、本発明のまた他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。図６の表示装置６００は、図５ａ及び図５ｂの表示装置５００と比べて上部共通連結パッドＣＰ２２の形状のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図６を参照すると、本発明のまた他の実施例に係る表示装置６００の上部共通連結パッドＣＰ２２は、複数の個別連結パッドＣＰ１の間の空間に対応する下部共通連結パッドＣＰ２１上にさらに配置され得る。そこで、複数の発光素子１６０の間の空間に上部共通連結パッドＣＰ２２がさらに配置され得る。
本発明のまた他の実施例に係る表示装置６００においては、上部共通連結パッドＣＰ２２が複数の個別連結パッドＣＰ１の間の空間に対応する下部共通連結パッドＣＰ２１上にさらに配置され、複数の発光素子１６０の電極に摩擦力を提供できる。よって、複数の発光素子１６０の電極が上部共通連結パッドＣＰ２２が配置された領域の外に出ることを抑制することができる。例えば、複数の発光素子１６０が図６に示された状態で左右方向に滑る現象が発生しても上部共通連結パッドＣＰ２２により定義された領域内で遊動するように誘導され得るので、複数の発光素子１６０が上部共通連結パッドＣＰ２２から離脱することを防止することができる。これによって、接着層ＡＤが遊動しても、接着層ＡＤ内の導電ボールＣＢ及び発光素子１６０の電極が上部共通連結パッドＣＰ２２により動きが制限され得る。本発明のまた他の実施例に係る表示装置６００においては、複数の個別連結パッドＣＰ１の間の空間に対応する位置に上部共通連結パッドＣＰ２２上にさらに配置して発光素子１６０のミスアライン現象を防止することができる。
図７は、本発明のまた他の実施例に係る表示装置６００の一つの画素基板に対する拡大平面図である。図７の表示装置７００は、図６の表示装置６００と比べて上部共通連結パッドＣＰ２２の形状のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図７を参照すると、本発明のまた他の実施例に係る表示装置７００の上部共通連結パッドＣＰ２２は、メッシュ形態であってよい。即ち、上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１上でメッシュ形態に配置され得る。このとき、上部共通連結パッドＣＰ２２は、図７に示された状態において、下部共通連結パッドＣＰ２１上で上下方向及び左右方向に延び得る。例えば、上部共通連結パッドＣＰ２２は、共通連結パッドＣＰ２の延長方向と平行であるように下部共通連結パッドＣＰ２１上に配置された部分と共通連結パッドＣＰ２の延長方向と垂直であるように下部共通連結パッドＣＰ２１上に配置された部分を含むことができる。本発明のまた他の実施例に係る表示装置７００の上部共通連結パッドＣＰ２２は、下部共通連結パッドＣＰ２１上でメッシュ形態に配置され、複数の発光素子１６０の電極にさらに高い摩擦力を提供できる。そこで、複数の発光素子１６０の電極が、上部共通連結パッドＣＰ２２が配置された領域を外れないことができる。例えば、複数の発光素子１６０が滑る現象が発生しても上部共通連結パッドＣＰ２２のメッシュパターンの隙間の間に導電ボールＣＢがかかって上部共通連結パッドＣＰ２２により定義された領域内でのみ遊動され得るので、複数の発光素子１６０が共通連結パッドＣＰ２から離脱することを防止することができる。これによって、接着層ＡＤが遊動しても、接着層ＡＤ内の導電ボールＣＢ及び発光素子１６０の電極が上部共通連結パッドＣＰ２２により動きが制限され得る。そこで、本発明のまた他の実施例に係る表示装置７００においては、上部共通連結パッドＣＰ２２が下部共通連結パッドＣＰ２１上でメッシュ形態に配置され、発光素子１６０のミスアライン現象を防止することができる。
＜絶縁層＞
図８は、本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。図８の表示装置８００は、図５ａ及び図５ｂの表示装置５００と比べて絶縁層ＩＬ１の配置のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図８を参照すると、本発明のまた他の実施例に係る表示装置８００は、絶縁層ＩＬ１を含むことができる。絶縁層ＩＬ１は、第１連結配線１８１上に配置され得、具体的には、絶縁層ＩＬ１は、第１連結配線１８１のうち高電位電源を伝達する電源配線ＰＬ上に配置され得る。
絶縁層ＩＬ１は、絶縁性を有する物質からなり得る。絶縁層ＩＬ１は、例えば、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）系列の無機膜であってよいが、設計によって多様に変更され得、これに制限されるものではない。このとき、絶縁層ＩＬ１の厚さは、約１００００Å～２００００Åであってよいが、これに制限されるものではない。
絶縁層ＩＬ１は、複数の絶縁パターンを含むことができる。絶縁層ＩＬ１の複数の絶縁パターンは、柱状、ライン状、メッシュ状等、多様な形状であってよい。
絶縁層ＩＬ１の複数の絶縁パターンの間隔は、接着層ＡＤの導電ボールＣＢの大きさより小さくてよい。例えば、絶縁層ＩＬ１の複数の絶縁パターンの間隔は、接着層ＡＤの導電ボールＣＢの半径または直径より小さくてよい。
本発明のまた他の実施例に係る表示装置８００においては、複数の絶縁パターンを含む絶縁層ＩＬ１が高電位電源配線である第１連結配線１８１上に配置され、発光素子１６０のミスアラインを最小化することができる。具体的には、接着層ＡＤの遊動により発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１側に移動する場合、複数の絶縁パターンのうち共通連結パッドＣＰ２に最も近く配置された絶縁パターンは、発光素子１６０の遊動を一次的に防止できる。また、複数の絶縁パターン全ては、発光素子１６０が絶縁層ＩＬ１上で遊動する場合、摩擦力を提供して発光素子１６０の遊動を制限できる。そこで、本発明のまた他の実施例に係る表示装置８００においては、接着層ＡＤの遊動により発光素子１６０がミスアラインされることを抑制することができる。
また、本発明のまた他の実施例に係る表示装置８００においては、高電位電源配線である第１連結配線１８１上に絶縁層ＩＬ１が配置され、複数の発光素子１６０がミスアラインされた場合であっても発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１に連結されることを防止することができる。接着層ＡＤの遊動により発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１上に配置される場合であっても、第１連結配線１８１上に配置される絶縁層ＩＬ１により発光素子１６０と高電位電源を伝達する電源配線である第１連結配線１８１とが連結することを抑制できる。本発明のまた他の実施例に係る表示装置８００においては、絶縁層ＩＬ１を使用して発光素子１６０が共通連結パッドＣＰ２及び高電位電源を伝達する電源配線である第１連結配線１８１の両方に連結されて暗点が発生することを防止することができる。
図９は、本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。図９の表示装置９００は、図８の表示装置８００と比べて絶縁層ＩＬ２のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図９を参照すると、本発明のまた他の実施例に係る表示装置９００は、絶縁層ＩＬ２を含むことができる。絶縁層ＩＬ２は、第１連結配線１８１上に配置され得、具体的には、絶縁層ＩＬ２は、第１連結配線１８１のうち高電位電源を伝達する電源配線ＰＬ上に配置され得る。
絶縁層ＩＬ２は、段差状の上面を有し得る。即ち、絶縁層ＩＬ２は、共通連結パッドＣＰ２に相対的に隣接した部分の高さが共通連結パッドＣＰ２に相対的に遠い部分の高さより低くてよい。ただし、これに制限されず、絶縁層ＩＬ２は、傾斜面である上面を有してもよい。この場合、絶縁層ＩＬ２は、共通連結パッドＣＰ２からの距離が増加するほど高さが増加する傾斜面である上面を有し得る。
本発明のまた他の実施例に係る表示装置９００においては、絶縁層ＩＬ２が高電位電源配線である第１連結配線１８１上に配置され、発光素子１６０のミスアラインを最小化することができる。具体的には、接着層ＡＤの遊動により発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１側に移動する場合、絶縁層ＩＬ２のうち共通連結パッドＣＰ２に相対的に隣接した部分が発光素子１６０の遊動を一次的に防止できる。また、発光素子１６０が絶縁層ＩＬ２のうち共通連結パッドＣＰ２に相対的に隣接した部分上に遊動する場合、絶縁層ＩＬ２のうち共通連結パッドＣＰ２に相対的に遠く、高さが高い部分が発光素子１６０の遊動を二次的に防止できる。そこで、本発明のまた他の実施例に係る表示装置９００においては、接着層ＡＤの遊動により発光素子１６０がミスアラインされることを抑制することができる。
また、本発明のまた他の実施例に係る表示装置９００においては、高電位電源配線である第１連結配線１８１上に絶縁層ＩＬ２が配置され、複数の発光素子１６０がミスアラインされた場合であっても、発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１に連結されることを防止することができる。即ち、接着層ＡＤの遊動により発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１上に配置される場合であっても、第１連結配線１８１上に配置される絶縁層ＩＬ２により発光素子１６０と高電位電源を伝達する電源配線である第１連結配線１８１は連結されないようにして、発光素子１６０が共通連結パッドＣＰ２及び高電位電源を伝達する電源配線である第１連結配線１８１の両方全てに連結されて暗点が発生することを防止することができる。
図１０は、本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。図１０の表示装置１０００は、図８の表示装置８００と比べて絶縁層ＩＬ３のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図１０を参照すると、本発明のまた他の実施例に係る表示装置１０００は、絶縁層ＩＬ３を含むことができる。絶縁層ＩＬ３は、第１連結配線１８１上に配置され得、具体的には、絶縁層ＩＬ３は、第１連結配線１８１のうち高電位電源を伝達する電源配線上に配置され得る。
絶縁層ＩＬ３は、高電位電源を伝達する電源配線である第１連結配線１８１の上面及び側面を覆うように配置され得る。具体的には、絶縁層ＩＬ３は、高電位電源を伝達する電源配線である第１連結配線１８１の上面及び共通連結パッドＣＰ２に隣接した側面を覆うように配置され得る。即ち、絶縁層ＩＬ３は、発光素子１６０と高電位電源を伝達する電源配線である第１連結配線１８１の上面及び側面を絶縁できる。
本発明のまた他の実施例に係る表示装置１０００においては、絶縁層ＩＬ３が高電位電源配線である第１連結配線１８１の上面及び側面に配置され、発光素子１６０のミスアラインを最小化することができる。具体的には、接着層ＡＤの遊動により発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１側に移動する場合、絶縁層ＩＬ３が発光素子１６０の遊動を防止することができる。そこで、本発明のまた他の実施例に係る表示装置１０００においては、接着層ＡＤの遊動により発光素子１６０がミスアラインされることを抑制することができる。
また、本発明のまた他の実施例に係る表示装置１０００においては、高電位電源配線である第１連結配線１８１の上面及び側面に絶縁層ＩＬ３が配置され、複数の発光素子１６０がミスアラインされた場合であっても、発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１に連結されることを防止することができる。即ち、接着層ＡＤの遊動により発光素子１６０が高電位電源を伝達する電源配線である第１連結配線１８１側に移動する場合であっても、第１連結配線１８１の上面及び共通連結パッドＣＰ２に隣接した第１連結配線１８１の側面に配置される絶縁層ＩＬ３により発光素子１６０と高電位電源を伝達する電源配線である第１連結配線１８１は連結されないようにして、発光素子１６０が共通連結パッドＣＰ２及び高電位電源を伝達する電源配線である第１連結配線１８１の両方に連結されて暗点が発生することを防止することができる。
図１１は、本発明の一実施例に係る表示装置においてリペア過程により上部共通連結パッドが除去された様子を示した概略的な断面図である。図１１の表示装置１１００は、図１乃至図４の表示装置１００と比べて上部共通連結パッドＣＰ２２が除去されたことのみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図１１を参照すると、図１乃至図４の表示装置１００のリペア過程が進行した後の表示装置１１００においては、共通連結パッドＣＰ２の上部共通連結パッドＣＰ２２が発光素子１６０と共に除去され、共通連結パッドＣＰ２は、単層構造であってよい。
このようなリペア過程が進行した後の表示装置１１００においては、複数のサブ画素ＳＰＸのうち一部のサブ画素ＳＰＸは、図１１に示されたように、共通連結パッドＣＰ２が単一層であってもよいが、他の一部のサブ画素ＳＰＸの場合、リペア過程で発光素子１６０だけが除去され、上部共通連結パッドＣＰ２２が残っており、図１乃至図４に示された状態を有してもよい。
また、リペア過程が進行した後の表示装置１１００においては、複数のサブ画素ＳＰＸのうち一部のサブ画素ＳＰＸの場合、上部共通連結パッドＣＰ２２のうち一部だけが発光素子１６０と共に除去され、他の一部は、残っていてもよい。
＜接着層の変形＞
図１２ａは、本発明のまた他の実施例に係る表示装置の一つの画素基板に対する拡大平面図である。図１２ｂは、本発明のまた他の実施例に係る表示装置の一つの画素基板に対する概略的な断面図である。図１２ａ及び図１２ｂの表示装置１２００は、図１乃至図４の表示装置１００と比較して上部共通連結パッドＣＰ２２が除去され、接着層ＡＤの配置形態が異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図１２ａ及び図１２ｂを参照すると、複数の個別連結パッドＣＰ１及び共通連結パッドＣＰ２と複数の発光素子１６０を電気的に連結させる接着層ＡＤが使用される。
接着層ＡＤは、平坦化層１１５の上面全体を覆うように配置される。接着層ＡＤは、個別連結パッドＣＰ１及び共通連結パッドＣＰ２の上面だけではなく、平坦化層１１５の上面全体に配置され、発光素子１６０が個別連結パッドＣＰ１と共通連結パッドＣＰ２上に接着され得る。このとき、ｎ電極１６５は、共通連結パッドＣＰ２上に配置され、ｐ電極１６４は、個別連結パッドＣＰ１上に配置され得る。
接着層ＡＤは、複数の導電ボールＣＢ及びベース部材ＢＲを含む。接着層ＡＤは、ベース部材ＢＲに複数の導電ボールＣＢが分散された導電性接着層であってよい。複数の導電ボールＣＢは、ベース部材ＢＲに分散されていながら発光素子１６０の電極と共通連結パッドＣＰ２及び個別連結パッドＣＰ１の合着時に発光素子１６０の電極と共通連結パッドＣＰ２及び個別連結パッドＣＰ１を電気的に連結する機能を有し得る。
複数の導電ボールＣＢは、ベース部材ＢＲに分散されて単一層に配置される。導電ボールＣＢは、単一層内に一定間隔に離隔されて配置される。例えば、導電ボールＣＢ間の間隔は、２μｍ～３μｍであってよいが、これに制限されない。ここで、導電ボールＣＢ間の間隔は、一つの導電ボールＣＢと他の導電ボールＣＢ間の最短距離を意味する。
複数の導電ボールＣＢは、互いに離隔されて配置されるので、複数の導電ボールＣＢは、互いに非通電である。即ち、平坦化層１１５の上面と平行な方向に複数の導電ボールＣＢそれぞれは離隔されて電気的に連結されない。これに対して、また、複数の導電ボールＣＢは、複数の個別連結パッドＣＰ１及び共通連結パッドＣＰ２と複数の発光素子１６０を通電する。即ち、平坦化層１１５の上面と垂直な方向に複数の導電ボールＣＢは発光素子１６０の電極及び連結パッドと接するので、発光素子１６０の電極と連結パッドを電気的に連結できる。
ベース部材ＢＲは、接着力と絶縁性を有する接着部材であり、接着層ＡＤの導電ボールＣＢが配置された部分を除く他の接着層ＡＤの部分は絶縁特性を有する。ベース部材ＢＲが平坦化層１１５の上面全体に塗布され、複数の発光素子１６０を定位置に固定させることができる。
接着層ＡＤは、平坦化層１１５の厚さまたは高さＨ２よりも薄い厚さまたは高さＨ１を有する（例えば、図１３Ａを参照のこと）。接着層ＡＤが平坦化層１１５の厚さを超える場合、接着層ＡＤが平坦化層１１５の上面の外側に流れ落ちて発光素子１６０のミスアライン現象が発生し得る。即ち、平坦化層１１５の段差及び接着層ＡＤの厚さにより接着層ＡＤの遊動性が調節され、平坦化層１１５の上面縁と接着層ＡＤの縁が一致するように接着層ＡＤが平坦化層１１５の上面全体に配置され得る。一方、接着層ＡＤの側面は、平坦化層１１５の上面と垂直であってもよく、平坦化層１１５の上面に傾斜してもよいが、これに制限されない。
本発明のまた他の実施例に係る表示装置１２００においては、接着層ＡＤに含まれた複数の導電ボールＣＢが互いに離隔されて単一層に配置されるので、発光素子１６０のショート（ｓｈｏｒｔ）やオープン（ｏｐｅｎ）が発生する問題を抑制することができる。また、本発明のまた他の実施例に係る表示装置１２００においては、接着層ＡＤを複数の発光素子１６０と重畳される連結パッド上にのみ選択的に配置せず、平坦化層１１５の上面全体に配置するので、接着層ＡＤの不均一配置による発光素子１６０の転写効率減少及び発光素子１６０の駆動不良を最小化することができる。
以下においては、図１３ａ乃至図１３ｄを参照して、本発明のまた他の実施例に係る表示装置１２００の製造方法について説明する。
図１３ａ乃至図１３ｄは、本発明のまた他の実施例に係る表示装置の製造方法を概略的に示す断面図である。図１３ｄの表示装置は、図１２bの表示装置１２００と比較して構成が実質的に同一であるので、重複した説明は省略する。
まず、図１３ａを参照すると、ベース部材ＢＲ及びベース部材ＢＲに分散された複数の導電ボールＣＢを含む接着層ＡＤを配置した第１転写基板１９１を準備する。
次いで、第１転写基板１９１を平坦化層１１５が配置された下部基板１１０の上部に近接させて接着層ＡＤを平坦化層１１５の上部に配置させる。ここで、第１転写基板１９１は、フィルム形態であってよいが、これに制限されない。第１転写基板１９１と下部基板１１０と平坦な状態で一定時間の間接着層ＡＤを加圧して平坦化層１１５上に貼り付ける。
次いで、図１３ｂを参照すると、第１転写基板１９１を接着層ＡＤから分離する。第１転写基板１９１を平坦化層１１５が配置された領域だけを局部的に加熱して平坦化層１１５上にのみ接着層ＡＤが貼り付けられるようにする。例えば、平坦化層１１５の上面に貼り付けられた接着層ＡＤだけを第１転写基板１９１から分離するために平坦化層１１５に対応する領域にヒーティングバー（ｈｅａｔｉｎｇ ｂａｒ）を接触させると同時に加圧し得るが、これに制限されない。次いで、第１転写基板１９１を除去すると平坦化層１１５上にのみ接着層ＡＤが配置される。
次いで、図１３ｃを参照すると、複数の発光素子１６０が配置された第２転写基板１９２を接着層ＡＤの上部に近接させて複数の発光素子１６０を接着層ＡＤの上部に貼り付ける。例えば、複数の発光素子１６０は、第２転写基板１９２上の接着部材により貼り付けられた状態で移送される。複数の発光素子１６０が下部基板１１０の連結パッド上に位置するように第２転写基板１９２に配置された複数の発光素子１６０を接着層ＡＤの上部に貼り付ける。複数の発光素子１６０にレーザが照射されると接着部材が除去されながら第２転写基板１９２から複数の発光素子１６０が分離され、接着層ＡＤにより連結パッド上に固定される。
次いで、図１３ｄを参照すると、複数の発光素子１６０の上部を反ったり伸びたりすることのできる絶縁物質でコーティングした後、硬化させる方式で下部基板１１０、画素基板１１１、連結部材１２０及び連結配線１８０に接するように上部基板ＵＳを配置して、図１２bに示されたような表示装置１２００を製造する。
従来、接着層を転写する場合、発光素子の電極が配置された領域または平坦化層上に配置された連結パッド上にのみ接着層を選択的に転写するためにインクジェットプリンティング工程を使用していた。しかしながら、このような工程で接着層を転写する場合、接着層の粘度が高いため転写に限界があった。また、インクジェットプリンティング工程は、複雑な工程であり、インクジェットプリンティング工程に使用される装備に多くのコストがかかるという問題があった。
そこで、本発明のまた他の実施例に係る表示装置１２００の製造方法においては、平坦化層１１５上に接着層ＡＤを貼り付けた後、発光素子１６０を貼り付ける方法を使用して工程を単純化することで、生産時間及びコストを節減することができる。即ち、既存に平坦化層の上部の一部にのみ接着層を配置したものと比較してより広い面積を有する平坦化層１１５の上部全体に接着層ＡＤを配置するので、接着層ＡＤの貼り付けが相対的に容易であり、発光素子１６０が接着層ＡＤにより定位置に固定されることが容易である。また、平坦化層１１５の上部に接着層ＡＤが一様に塗布されて発光素子１６０の転写効率が向上し、製造時間が節減され、発光素子１６０の駆動不良を最小化することができる。
本発明の多様な実施例に係る表示装置は、下記のように説明され得る。
本発明の態様によれば、本発明の一実施例に係る表示装置は、下部基板、下部基板上に配置された複数の画素基板、複数の画素基板上に配置された複数のトランジスタ、複数のトランジスタの上部を覆うように複数の画素基板上に配置される平坦化層、平坦化層上に配置される複数の個別連結パッド及び共通連結パッド、及び複数の個別連結パッド及び共通連結パッド上に配置された複数の発光素子を含み、複数の個別連結パッド及び共通連結パッドのうち一つ以上は、複層構造を有し得る。
本発明の他の特徴によれば、共通連結パッドは、平坦化層上に配置された下部共通連結パッド及び下部共通連結パッド上に配置された上部共通連結パッドを含むことができる。
本発明のまた他の特徴によれば、上部共通連結パッドは、下部共通連結パッドより複数の発光素子の電極との接着力がさらに高い物質からなり得る。
本発明のまた他の特徴によれば、下部共通連結パッドは、銅（Ｃｕ）からなり、上部共通連結パッドは、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）からなり得る。
本発明のまた他の特徴によれば、上部共通連結パッドは、下部共通連結パッドのエッジ上に配置され得る。
本発明のまた他の特徴によれば、上部共通連結パッドは、複数の個別連結パッドの間の空間に対応する下部共通連結パッド上にさらに配置され得る。
本発明のまた他の特徴によれば、上部共通連結パッドは、下部共通連結パッド上でメッシュ形態に配置され得る。
本発明のまた他の特徴によれば、複数の個別連結パッドは、平坦化層上に配置された下部個別連結パッド及び下部個別連結パッド上に配置された上部個別連結パッドを含み、上部個別連結パッドは、上部共通連結パッドと対応する形状に下部個別連結パッド上に配置され得る。
本発明のまた他の特徴によれば、表示装置は、平坦化層上に配置された電源配線及び電源配線上に配置された絶縁層をさらに含むことができる。
本発明のまた他の特徴によれば、絶縁層は、電源配線上に配置された複数の絶縁パターンを含むことができる。
本発明のまた他の特徴によれば、絶縁層は、共通連結パッドに相対的に隣接した部分の高さが共通連結パッドに相対的に遠い部分の高さより低くてよい。
本発明のまた他の特徴によれば、絶縁層は、共通連結パッドに隣接した電源配線の側面を覆うように配置され得る。
本発明のまた他の特徴によれば、複数の個別連結パッドと共通連結パッドとの間の間隔は、共通連結パッドと電源配線との間の間隔より長くてよい。
本発明の他の態様によれば、本発明の他の実施例に係る表示装置は、下部基板上に配置され、複数の発光素子が配置された複数の画素基板、複数の画素基板の上部を覆う平坦化層、平坦化層上に配置され、複数の発光素子それぞれと対応するように配置された複数の個別連結パッド、平坦化層上に配置され、複数の発光素子全てと電気的に連結される共通連結パッド、及び複数の個別連結パッド及び共通連結パッドと複数の発光素子を電気的に連結させる接着層を含み、複数の個別連結パッド及び共通連結パッドのうち一つ以上は、下部パッド及び下部パッドのエッジ上に配置される上部パッドを有し得る。
本発明の他の特徴によれば、上部パッドは、下部パッドと異なる物質からなり得る。
本発明のまた他の特徴によれば、上部パッドは、下部パッド上でメッシュ形態に配置され得る。
本発明のまた他の特徴によれば、表示装置は、平坦化層上に配置された高電位電源配線及び高電位電源配線上に配置された絶縁層をさらに含み、共通連結パッドは、複数の個別連結パッドと高電位電源配線との間に配置され得る。
本発明のまた他の特徴によれば、絶縁層は、高電位電源配線の側面を覆うように配置され得る。
本発明の態様によれば、本発明の他の実施形態による表示装置は、下部基板上に配置され、複数の発光素子が配置された複数の画素基板、複数の画素基板の上部を覆う平坦化層、平坦化層上に配置され、複数の発光素子それぞれと対応するように配置された複数の個別連結パッド、平坦化層上に配置され、複数の発光素子全てと電気的に連結される共通連結パッド及び複数の個別連結パッド及び前記共通連結パッドと複数の発光素子を電気的に連結させ、平坦化層の上面全体を覆うように配置される接着層を含むことができる。
本発明のまた他の特徴によれば、接着層は、複数の導電ボール及びベース部材を含み、複数の導電ボールは、前記ベース部材に分散されて単一層に置くことができる。
本発明のまた他の特徴によれば、複数の導電ボールは、互いに離隔されて非通電であり、複数の個別連結パッド及び共通連結パッドと複数の発光素子との間で通電できる。
本発明のまた他の特徴によれば、接着層の厚さは、平坦化層の厚さ以下であってもよい。
本発明の態様によれば、本発明の他の実施形態による製造方法は、ベース部材及びベース部材に分散された複数の導電ボールを含む接着層を第１転写基板に配置するステップ、第１転写基板を複数のトランジスタの上部を覆う平坦化層が配置された下部基板の上部に近接させて接着層を平坦化層の上部に貼り付けるステップ、及び複数の発光素子が配置された第２転写基板を接着層の上部に近接させて複数の発光素子を接着層の上部に貼り付けるステップを含むことができる。
本発明のまた他の特徴によれば、複数の導電ボールは、互いに離隔されて非通電であり、複数の個別連結パッド及び共通連結パッドと複数の発光素子との間で通電できる。
以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

Claims (21)

  1. 下部基板と、
    前記下部基板上に配置された複数の画素基板と、
    前記複数の画素基板上に配置された複数のトランジスタと、
    前記複数のトランジスタの上部を覆うように前記複数の画素基板上に配置される平坦化層と、
    前記平坦化層上に配置される複数の個別連結パッド及び共通連結パッドと、
    前記複数の個別連結パッド及び前記共通連結パッド上に配置された複数の発光素子と、
    を含み、
    前記複数の個別連結パッド及び前記共通連結パッドのうち一つ以上は、複層構造を有し、
    前記共通連結パッドは、前記平坦化層上に配置された下部共通連結パッド及び前記下部共通連結パッド上に配置された上部共通連結パッドを含み、
    前記上部共通連結パッドは、前記下部共通連結パッドのエッジ上に配置され、
    前記上部共通連結パッドは、前記複数の個別連結パッドの間の空間に対応する前記下部共通連結パッド上に配置される、
    表示装置。
  2. 前記上部共通連結パッドは、前記下部共通連結パッドより前記複数の発光素子の電極との接着力がさらに高い物質からなる、請求項１に記載の表示装置。
  3. 前記下部共通連結パッドは、銅（Ｃｕ）からなり、
    前記上部共通連結パッドは、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）からなる、
    請求項２に記載の表示装置。
  4. 前記上部共通連結パッドは、前記下部共通連結パッド上でメッシュ形態に配置される、請求項１に記載の表示装置。
  5. 前記複数の個別連結パッドは、前記平坦化層上に配置された下部個別連結パッド及び前記下部個別連結パッド上に配置された上部個別連結パッドを含み、
    前記上部個別連結パッドは、前記上部共通連結パッドと対応する形状に前記下部個別連結パッド上に配置される、
    請求項１に記載の表示装置。
  6. 前記平坦化層上に配置された電源配線と、
    前記電源配線上に配置された絶縁層と、
    をさらに含む、請求項１に記載の表示装置。
  7. 前記絶縁層は、前記電源配線上に配置された複数の絶縁パターンを含む、請求項６に記載の表示装置。
  8. 前記絶縁層は、前記共通連結パッドに相対的に隣接した部分の高さが前記共通連結パッドに相対的に遠い部分の高さより低い、請求項６に記載の表示装置。
  9. 前記絶縁層は、前記共通連結パッドに隣接した前記電源配線の側面を覆うように配置される、請求項６に記載の表示装置。
  10. 前記複数の個別連結パッドと前記共通連結パッドとの間の間隔は、前記共通連結パッドと前記電源配線との間の間隔より長い、請求項６に記載の表示装置。
  11. 下部基板上に配置され、複数の発光素子が配置された複数の画素基板と、
    前記複数の画素基板の上部を覆う平坦化層と、
    前記平坦化層上に配置され、前記複数の発光素子それぞれと対応するように配置された複数の個別連結パッドと、
    前記平坦化層上に配置され、前記複数の発光素子全てと電気的に連結される共通連結パッドと、
    前記複数の個別連結パッド及び前記共通連結パッドと前記複数の発光素子を電気的に連結させる接着層と、
    を含み、
    前記共通連結パッドは、下部パッド及び前記下部パッドのエッジ上に配置される上部パッドを有し、
    前記上部パッドは、前記複数の個別連結パッドの間の空間に対応する前記下部パッド上に配置される、
    表示装置。
  12. 前記上部パッドは、前記下部パッドと異なる物質からなる、請求項１１に記載の表示装置。
  13. 前記上部パッドは、前記下部パッド上でメッシュ形態に配置される、請求項１１に記載の表示装置。
  14. 前記平坦化層上に配置された高電位電源配線と、
    前記高電位電源配線上に配置された絶縁層と、
    をさらに含み、
    前記共通連結パッドは、前記複数の個別連結パッドと前記高電位電源配線との間に配置される、
    請求項１１に記載の表示装置。
  15. 前記絶縁層は、前記高電位電源配線の側面を覆うように配置される、請求項１４に記載の表示装置。
  16. 下部基板上に配置され、複数の発光素子が配置された複数の画素基板と、
    前記複数の画素基板の上部を覆う平坦化層と、
    前記平坦化層上に配置され、前記複数の発光素子それぞれと対応するように配置された複数の個別連結パッドと、
    前記平坦化層上に配置され、前記複数の発光素子全てと電気的に連結される共通連結パッドと、
    前記複数の個別連結パッド及び前記共通連結パッドと前記複数の発光素子を電気的に連結させ、前記平坦化層の上面全体を覆うように配置される接着層と、
    を含み、
    前記共通連結パッドは、前記平坦化層上に配置された下部共通連結パッド及び前記下部共通連結パッド上に配置された上部共通連結パッドを含み、
    前記上部共通連結パッドは、前記下部共通連結パッドのエッジ上に配置され、
    前記上部共通連結パッドは、前記複数の個別連結パッドの間の空間に対応する前記下部共通連結パッド上に配置される、表示装置。
  17. 前記接着層は、複数の導電ボール及びベース部材を含み、
    前記複数の導電ボールは、前記ベース部材に分散されて単一層に配置された、
    請求項１６に記載の表示装置。
  18. 前記複数の導電ボールは、互いに離隔されて非通電であり、前記複数の個別連結パッド及び前記共通連結パッドと前記複数の発光素子との間で通電する、請求項１７に記載の表示装置。
  19. 前記接着層の厚さは、前記平坦化層の厚さ以下である、請求項１７に記載の表示装置。
  20. ベース部材及び前記ベース部材に分散された複数の導電ボールを含む接着層を第１転写基板に配置するステップと、
    前記第１転写基板を複数のトランジスタの上部を覆う平坦化層が配置された下部基板の上部に近接させて前記接着層を前記平坦化層の上部に貼り付けるステップと、
    複数の発光素子が配置された第２転写基板を前記接着層の上部に近接させて前記複数の発光素子を前記接着層の上部に貼り付けるステップと、
    を含む、表示装置の製造方法。
  21. 前記複数の導電ボールは、互いに離隔されて非通電であり、複数の個別連結パッド及び共通連結パッドと前記複数の発光素子との間で通電する、請求項２０に記載の表示装置の製造方法。
JP2021186429A 2020-11-17 2021-11-16 表示装置 Active JP7245889B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0153424 2020-11-17
KR20200153424 2020-11-17
KR1020210139771A KR20220067487A (ko) 2020-11-17 2021-10-19 표시 장치
KR10-2021-0139771 2021-10-19

Publications (2)

Publication Number Publication Date
JP2022080301A JP2022080301A (ja) 2022-05-27
JP7245889B2 true JP7245889B2 (ja) 2023-03-24

Family

ID=78695500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021186429A Active JP7245889B2 (ja) 2020-11-17 2021-11-16 表示装置

Country Status (5)

Country Link
US (1) US20220158057A1 (ja)
EP (1) EP4002456A3 (ja)
JP (1) JP7245889B2 (ja)
CN (1) CN114512518A (ja)
TW (1) TWI820517B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152409A (ja) 2012-01-26 2013-08-08 Japan Display Central Co Ltd 液晶表示装置
WO2015033557A1 (ja) 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
US20180190876A1 (en) 2017-01-03 2018-07-05 Innolux Corporation Display devices and methods for forming display devices
US20190181122A1 (en) 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
JP2020106832A (ja) 2018-12-27 2020-07-09 エルジー ディスプレイ カンパニー リミテッド ストレッチャブル表示装置
WO2020218850A1 (ko) 2019-04-24 2020-10-29 서울바이오시스주식회사 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356594B1 (ko) * 2011-11-11 2014-02-05 엘지디스플레이 주식회사 액정표시장치
KR102555648B1 (ko) * 2016-07-28 2023-07-13 엘지디스플레이 주식회사 표시장치
KR102554461B1 (ko) * 2018-07-26 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
EP3608964B1 (en) * 2018-08-08 2022-05-11 LG Display Co., Ltd. Stretchable display device
KR20200078176A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 스트레쳐블 표시장치
KR20200081945A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 스트레쳐블 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152409A (ja) 2012-01-26 2013-08-08 Japan Display Central Co Ltd 液晶表示装置
WO2015033557A1 (ja) 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
US20180190876A1 (en) 2017-01-03 2018-07-05 Innolux Corporation Display devices and methods for forming display devices
US20190181122A1 (en) 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
JP2020106832A (ja) 2018-12-27 2020-07-09 エルジー ディスプレイ カンパニー リミテッド ストレッチャブル表示装置
WO2020218850A1 (ko) 2019-04-24 2020-10-29 서울바이오시스주식회사 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
EP4002456A3 (en) 2022-08-10
EP4002456A2 (en) 2022-05-25
TW202221918A (zh) 2022-06-01
CN114512518A (zh) 2022-05-17
TWI820517B (zh) 2023-11-01
JP2022080301A (ja) 2022-05-27
US20220158057A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11436950B2 (en) Stretchable display device
US11437462B2 (en) Stretchable display device
KR20210074627A (ko) 스트레쳐블 표시 장치
CN112447102B (zh) 可拉伸显示装置
US11935993B2 (en) Stretchable display device
JP2024059752A (ja) 表示装置
JP7245889B2 (ja) 表示装置
KR102661877B1 (ko) 스트레쳐블 표시 장치
KR20220067487A (ko) 표시 장치
TWI820953B (zh) 顯示裝置
US20240047444A1 (en) Display device
EP4355055A1 (en) Display device
US20230207537A1 (en) Display device
US11874705B2 (en) Display device
US20240032362A1 (en) Display device
US11720196B2 (en) Display device
US20240113134A1 (en) Display device
KR20240005396A (ko) 표시 장치
KR20240064409A (ko) 표시 장치
KR20240092865A (ko) 표시 장치
TW202329065A (zh) 顯示裝置
KR20240098609A (ko) 표시 장치
KR20240105084A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230313

R150 Certificate of patent or registration of utility model

Ref document number: 7245889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150