KR20240051274A - 반도체 발광소자를 포함하는 디스플레이 장치 - Google Patents

반도체 발광소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20240051274A
KR20240051274A KR1020247011074A KR20247011074A KR20240051274A KR 20240051274 A KR20240051274 A KR 20240051274A KR 1020247011074 A KR1020247011074 A KR 1020247011074A KR 20247011074 A KR20247011074 A KR 20247011074A KR 20240051274 A KR20240051274 A KR 20240051274A
Authority
KR
South Korea
Prior art keywords
electrode
assembly
semiconductor light
emitting device
assembled
Prior art date
Application number
KR1020247011074A
Other languages
English (en)
Inventor
안재용
이민우
변양우
김기수
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20240051274A publication Critical patent/KR20240051274A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 반도체 발광소자를 포함하는 디스플레이 장치에 관한 것이다.
실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는, 기판과, 상기 기판 상에 배치된 제1 조립 전극과, 상기 제1 조립 전극 상측에 배치된 제2 조립 전극과, 상기 제1 조립 전극과 상기 제2 조립 전극 사이에 배치되는 절연층과, 소정의 조립 홀을 포함하며 상기 제2 조립 전극 상에 배치되는 조립 격벽 및 상기 조립 홀 내에 배치되며 상기 제2 조립 전극과 전기적으로 연결되는 반도체 발광소자를 포함할 수 있다.

Description

반도체 발광소자를 포함하는 디스플레이 장치
실시예는 반도체 발광소자를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
최근에 미국등록특허 제9,825,202 등에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
한편, 비공개 내부기술에 의하면, 자가 조립을 위해서는 DEP Force가 필요한데, DEP Force의 균일한 제어의 어려움으로 자가 조립을 이용한 조립 시 반도체 발광소자가 조립 홀 내에서 정위치가 아닌 곳으로 쏠림 현상이 발생하는 문제가 있다.
또한 이러한 반도체 발광소자의 쏠림 현상으로 인해 이후 전기적 컨택 공정에 있어서 전기적 접촉 특성이 저하되어 점등률이 저하되는 문제가 있다.
그러므로 비공개 내부기술에 의하면 자기 조립을 위해 DEP Force가 필요하나 DEP Force를 이용하는 경우 반도체 발광소자의 쏠림 현상으로 인해 전기적 접촉 특성이 저하되는 기술적 모순에 직면하고 있다.
또한 비공개 내부기술에 의하면, DEP Force를 이용한 자가조립 시 DEP Force의 분포가 조립 홀 내부뿐만 아니라 조립 홀 상측에도 강하게 형성되고 있다. 이에 따라 조립 대상이 아닌 반도체 발광소자가 조립 홀 입구를 막음으로 인해 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)이 발생되는 문제가 있다.
실시예의 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가조립된 발광소자의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 DEP Force의 분포가 조립 홀 내부뿐만 아니라 조립 홀 상측에도 강하게 형성됨에 따라 조립 대상이 아닌 반도체 발광소자가 조립 홀 입구를 막음으로 인해 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 명세서를 전체를 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는, 기판과, 상기 기판 상에 배치된 제1 조립 전극과, 상기 제1 조립 전극 상측에 배치된 제2 조립 전극과, 상기 제1 조립 전극과 상기 제2 조립 전극 사이에 배치되는 절연층과, 소정의 조립 홀을 포함하며 상기 제2 조립 전극 상에 배치되는 조립 격벽 및 상기 조립 홀 내에 배치되며 상기 제2 조립 전극과 전기적으로 연결되는 반도체 발광소자를 포함할 수 있다.
상기 제2 조립 전극은, 상기 반도체 발광소자와 중첩되는 영역에 소정의 전극 홀을 구비하여 상기 절연층의 일부가 노출될 수 있다.
상기 전극 홀의 크기는 상기 반도체 발광소자의 크기보다 작을 수 있다.
상기 제1 조립 전극에 교류 전원이 인가되고, 상기 조립 전극은 접지될 수 있다.
상기 제1 조립 전극은, 제1 메인 전극과 상기 제1 메인 전극으로부터 연장된 제1 돌출 전극을 포함할 수 있다.
상기 제2 조립 전극은, 상기 제1 메인 전극의 길이 방향과 수평하게 배치되는 제2 메인 전극과 상기 제2 메인 전극에서 연장된 제2 돌출 전극을 포함할 수 있다.
상기 제2 돌출 전극은 상기 제1 돌출 전극 방향으로 돌출될 수 있다.
상기 제2 돌출 전극은 상기 제1 돌출 전극과 상하 간에 중첩될 수 있다.
상기 제2 조립 전극의 제2 돌출 전극은, 상기 반도체 발광소자와 중첩되는 영역에 상기 전극 홀을 구비하여 상기 절연층의 일부가 노출될 수 있다.
상기 제1 조립 전극은 상기 제2 돌출 전극의 전극 홀 내측과 상하간에 중첩되는 제1 센터 전극을 포함할 수 있다.
상기 제2 조립 전극은, 상기 전극 홀 내측에 배치되며 상호 연결된 제1 브릿지 전극 및 제2 브릿지 전극을 포함할 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에서 조립 전극이 상 하간에 대칭적으로 배치됨에 따라 조립 홀 센터에서 균일한 Dep force가 분포하여 정 조립률 향상되는 기술적 효과가 있다.
또한 실시예에 의하면 반도체 발광소자의 전극과 패널 전극으로 기능하는 조립 전극과의 전기적 접촉 면적을 넓힘으로 인해 전기적 접촉특성이 향상되어 점등률이 현저히 높아지는 기술적 효과가 있다.
또한 실시예에 의하면 하부 전극인 제1 조립 전극(210)에 V+/V-신호를 인가하고, 상부 전극인 제2 조립 전극(220)은 접지Ground) 됨에 따라 전압 강하를 방지하여 높은 조립력을 유지할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 조립 홀 상측에 전계 차폐를 통해 DEP Force의 분포가 조립 홀 내부 센터에서 강하고 균일하게 분포하도록 하고, 조립 홀 상측에서는 그 분포 강도를 약하게 제어할 수 있다. 이를 통해 조립 홀 상측에 조립 대상이 아닌 반도체 발광소자가 위치하지 못하도록 하여 조립 홀 입구를 막지 못하고, 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 제1 조립 전극과 제2 조립 전극을 상하 간에 3차원적으로 배치함으로써 초 고해상도 구현이 가능한 기술적 효과가 있다.
또한 실시예에 의하면 제1 조립 전극의 제1 돌출전극과 제2 조립 전극의 제2 돌출 전극 간에 중첩되도록 배치함으로써 제1 돌출전극과 제2 돌출 전극 간에 DEP force가 조립 홀 센터에서 집중하여 분포하도록 하여 반도체 발광소자의 정 조립을 향상시킬 수 있는 기술적 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명으로부터 파악되는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도.
도 3은 도 2의 화소의 일 예를 보여주는 회로도.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도.
도 6은 실시예에 따른 발광소자가 자가조립 방식에 의해 기판에 조립되는 예시도.
도 7은 도 6의 A3 영역의 부분 확대도.
도 8a 내지 도 8b는 내부기술에 따른 디스플레이 장치(300)에서 자가조립 예시도.
도 8c는 내부기술에 따른 디스플레이 장치에서 자가조립 사진.
도 8d는 내부 기술에의 자가 조립시 발생되는 틸트 현상을 나타내는 도면.
도 8e는 내부기술에 따른 디스플레이 패널에서 발광소자(chip)과 본딩 메탈의 FIB(focused ion beam) 사진.
도 8f는 내부 기술에서의 디스플레이 패널에서의 점등 데이터.
도 9는 제1 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 단면도.
도 10a 내지 도 10c는 비교예와 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립에서의 전기장 분포도.
도 11a 내지 도 11c는 제1 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극의 제1 예시도.
도 12a 내지 도 12c는 제1 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극의 제2 예시도.
도 13a 내지 도 13b는 제1 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)를 이용한 반도체 발광소자(150)의 조립 과정 예시도.
도 13c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 발광 예시도.
도 14는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)의 단면도.
도 15a 내지 도 15c는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)의 조립 전극의 예시도.
도 16a 내지 도 16b는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)를 이용한 반도체 발광소자(150)의 조립 과정 예시도.
도 17a는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 제1 단면도.
도 17b는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 제2 단면도.
도 18a 내지 도 18c는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 조립 전극의 예시도.
도 19a 내지 도 19b는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)를 이용한 반도체 발광소자(150)의 조립 과정 예시도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
이하 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
다음으로 도 4는 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200a), 이격 배치된 배선(201a, 202a), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
배선은 서로 이격된 제1 배선(201a) 및 제2 배선(202a)을 포함할 수 있다. 제1 배선(201a) 및 제2 배선(202a)은 패널에서 발광소자(150)에 전원을 인가하기 위한 패널 배선을 기능을 할 수 있으며, 발광소자(150)의 자가 조립의 경우 조립을 위한 유전영동 힘을 생성하기 위한 조립 전극 기능을 수행할 수도 있다.
배선(201a, 202a)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 배선(201a, 202a)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 배선(201a) 및 제2 배선(202a) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 배선(201a) 및 제2 배선(202a) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150R), 녹색 발광소자(150G) 및 청색 발광소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200a)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200a)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 상기 기판(200a)은 패널에서의 지지 기판으로 기능할 수 있으며, 발광소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200a)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제1, 제2 배선(201a, 202a) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203H)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1, 제2 배선(201a, 202a) 상에는 제3 절연층(206)이 형성되어, 제1, 제2 배선(201a, 202a)을 유체(1200)로부터 보호하고, 제1, 제2 배선(201a, 202a)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203H)이 형성될 수 있다. 예를 들어, 제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203H)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203H)에 용이하게 삽입될 수 있다. 조립 홀(203H)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 홀(203H)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203H)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
다음으로 도 6은 실시예에 따른 발광소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도 7은 도 6의 A3 영역의 부분 확대도이다. 도 7은 설명 편의를 위해 A3 영역을 180도 회전시킨 상태의 도면이다.
도 6 및 도 7을 기초로 실시예에 따른 반도체 발광소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 반도체 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(203H)에 인접한 발광소자(150)는 조립 전극들의 전기장에 의한 유전영동 힘에 의해 조립 홀(230)에 조립될 수 있다. 상기 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 7을 참조하면 반도체 발광소자(150)는 도시된 바와 같이 수직형 반도체 발광소자로 구현될 수 있으나 이에 한정되지 않고 수평형 발광소자가 채용될 수 있다.
반도체 발광소자(150)는 자성체를 갖는 자성층(미도시)을 포함할 수 있다. 상기 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광소자(150)는 자성층을 포함하므로, 조립 장치(1100)로부터 발생하는 자기장에 의해 조립 기판(200)로 이동할 수 있다. 상기 자성층은 발광소자의 상측 또는 하측 또는 양측에 모두 배치될 수 있다.
상기 반도체 발광소자(150)는 상면 및 측면을 둘러싸는 패시베이션층(156)을 포함할 수 있다. 패시베이션층(156)은 실리카, 알루미나 등의 무기물 절연체를 PECVD, LPCVD, 스퍼터링 증착법 등을 통해 형성될 수 있다. 또한 패시베이션층(156)은 포토레지스트, 고분자 물질과 같은 유기물을 스핀 코팅하는 방법을 통해 형성될 수 있다.
상기 반도체 발광소자(150)는 제1 도전형 반도체층(152a), 제2 도전형 반도체층(152c) 및 그 사이에 배치되는 활성층(152b)을 포함할 수 있다. 상기 제1 도전형 반도체층(152a)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(152c)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(152a)에는 제1 전극층(154a)이 배치될 수 있고, 제2 도전형 반도체층(152c)에 제2 전극층(154b)이 배치될 수 있다. 이를 위해서는 제1 도전형 반도체층(152a) 또는 제2 도전형 반도체층(152c)의 일부 영역이 외부로 노출될 수 있다. 이에 따라 반도체 발광소자(150)가 조립 기판(200)에 조립된 후에 디스플레이 장치의 제조 공정에서, 패시베이션층(156) 중 일부 영역이 식각될 수 있다.
조립 기판(200)은 조립될 반도체 발광소자(150) 각각에 대응하는 한 쌍의 제1 조립 전극(201) 및 제2 조립 전극(202)을 포함할 수 있다. 상기 제1 조립 전극(201), 제2 조립 전극(202)은 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 제1 조립 전극(201), 제2 조립 전극(202)은 Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다.
또한 상기 제1 조립 전극(201), 제2 조립 전극(202)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되지 않는다.
상기 제1 조립 전극(201), 제2 조립 전극(202)은 교류 전압이 인가됨에 따라 전기장을 방출함으로써, 조립 홀(203H)로 투입된 반도체 발광소자(150)를 유전영동 힘에 의해 고정시킬 수 있다. 상기 제1 조립 전극(201), 제2 조립 전극(202) 간의 간격은 반도체 발광소자(150)의 폭 및 조립 홀(203H)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1 조립 전극(201), 제2 조립 전극(202) 상에는 절연층(212)이 형성되어, 제1 조립 전극(201), 제2 조립 전극(202)을 유체(1200)로부터 보호하고, 제1 조립 전극(201), 제2 조립 전극(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 상기 절연층(212)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(212)은, 반도체 발광소자(150)의 조립 시 제1 조립 전극(201), 제2 조립 전극(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(212)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 전극(201), 제2 조립 전극(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.
한편, 조립 기판(200)의 제조 시 절연층(212) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(203H)이 형성될 수 있다.
조립 기판(200)에는 반도체 발광소자(150)들이 결합되는 조립 홀(203H)이 형성되고, 조립 홀(203H)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203H)은 반도체 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203H)은 대응하는 위치에 조립될 반도체 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203H)에 다른 반도체 발광소자가 조립되거나 복수의 반도체 발광소자들이 조립되는 것을 방지할 수 있다.
다시 6을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 상기 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
도 7을 참조하면, 반도체 발광소자(150)는 조립 장치(1100)를 향해 이동 중 조립 기판의 조립 전극의 전기장에 의해 형성되는 유전영동 힘(DEP force)에 의해 조립 홀(203H)로 진입하여 고정될 수 있다.
구체적으로 제1, 제2 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 조립 기판(200) 상의 조립 홀(203H)에 반도체 발광소자(150)를 고정시킬 수 있다.
이때 조립 기판(200)의 조립 홀(203H) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
또한 조립 후 조립 기판(200)의 조립 홀(203H)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다음으로 도 8a 내지 도 8b는 내부기술에 따른 디스플레이 장치(300)에서 자가조립 예시도이며, 도 8c는 내부기술에 따른 디스플레이 장치에서 자가조립 사진이다.
내부기술에 따른 디스플레이 장치(300)에서는 제1 조립 전극(201) 또는 제2 조립 전극(202) 중 어느 하나와 반도체 발광소자(150)의 본딩 메탈(155)을 본딩(Boding) 공정을 통해 컨택시키고 있다.
그런데 반도체 발광소자(150)가 소형화되면서 본딩 영역도 축소되는 문제를 해결하기 위해, 도 8a 내지 도 8b와 같이 기존 Vdd 라인은 생략하고 그 역할을 전극 배선 한쪽으로 전체 오픈(open) 시키는 방법을 사용한다.
그런데 이 방법을 사용하게 되면 유체내 DEP에 의해 제1 조립 전극(201)으로 끌려온 반도체 발광소자(150)가 제1 조립 전극(201)과 접촉되어 도통이 된다. 이에 따라 절연층(212)에 의해 오픈되지 않은 제2 조립 전극(202)으로 전기장 힘이 집중되어 결과적으로 한쪽 방향으로 치우치며 조립이 되는 문제가 있다.
도 8b 및 도 8c를 참조하면 반도체 발광소자(150)의 본딩 메탈(155)과 패널 전극으로 기능하는 제1 조립 전극(201)간의 접촉영역(C)이 매우 작아서 접촉불량이 발생할 수 있다.
즉, 비공개 내부기술에 의하면, 자가 조립을 위해서는 DEP Force가 필요한데, DEP Force의 균일한 제어의 어려움으로 자가 조립을 이용한 조립 시 반도체 발광소자가 조립 홀 내에서 정위치가 아닌 곳으로 쏠림 현상이 발생하는 문제가 있다.
또한 이러한 반도체 발광소자의 쏠림 현상으로 인해 이후 전기적 컨택 공정에 있어서 전기적 접촉 특성이 저하되어 점등률 불량이 발생하고, 수율이 저하되는 문제가 있다.
그러므로 비공개 내부기술에 의하면 자기 조립을 위해 DEP Force가 필요하나 DEP Force를 이용하는 경우 반도체 발광소자의 쏠림 현상으로 인해 전기적 접촉 특성이 저하되는 기술적 모순에 직면하고 있다.
다음으로 도 8d는 내부 기술에 따른 자가 조립시 발생될 수 있는 틸트 현상을 나타내는 도면이다.
내부 기술에 의하면, 조립 기판(200) 상의 제1, 제2 조립 전극들(201, 202) 상에 절연층(212)이 배치되고, 조립 조립 격벽(207)에 의해 설정되는 조립 홀(H)에 반도체 발광소자(150)의 유전영동 힘에 의한 자가 조립을 진행하였다. 그런데 내부 기술에 의하면 제2 조립 전극(202)으로 전기장 힘이 집중되어 결과적으로 한쪽 방향으로 치우치며 조립이 되는 문제가 있고 이로 인해 자가조립이 제대로 되지 못하고 조립 홀(H) 내에서 틸트되는 문제가 연구되었다.
또한 도 8e는 내부기술에 따른 디스플레이 패널에서 발광소자(chip)과 본딩 메탈의 FIB(focused ion beam) 사진이며, 도 8f는 내부 기술에서의 디스플레이 패널에서의 점등 데이터이다.
도 8e와 같이, 내부 기술에 따른 반도체 발광소자에서 후면 본딩 메탈은 표면 morphology가 좋지 않으며, 발광소자의 후면 본딩 메탈과 패널 배선 간의 접촉특성이 좋지 않아서 점등 불량이 발생하고 있다.
또한 내부 기술에 의하면 후면 본딩 메탈은 조립 전극과 직접 접하게 되는데 본딩 메탈의 표면 불 균일로 인해 전기적 접촉 불량이 발생하고 있다.
예를 들어, 도 8f는 내부 기술에 따른 디스플레이 패널에서의 점등 데이터이다.
내부 기술에 의하면 자가조립 방식에서 DEP force의 불균일성 등으로 인한 쏠림 현상 또는 후면 본딩 메탈의 표면 특성의 불량으로 약 점등(B: Bad) 또는 미 점등(F: Fail)의 점등 불량이 발생하고 있고 양호한 점등(G: Good)이 이루어 지지 않고 있으며, 점등률이 93.94% 수준으로 연구되었다.
내부 기술에서 발광소자의 전극층은 Ti, Cu, Pt, Ag, Au 등의 재질이 사용가능한데 이러한 재질의 전극층에 Sn 또는 In 등 재질의 본딩 메탈이 형성되는 경우 표면이 뭉침현상 등으로 인해 울퉁불퉁하게 된다.
한편, 내부기술에서 본딩 메탈의 표면 특성을 개선하기 위해 증착속도를 빠르게 하였으나 뭉침현상이 일부 완화되더라도 증착속도 증대에 따라 그레인 사이즈가 작아져서 접촉력 저하되는 또 다른 문제가 발견되었으며, 본딩 메탈의 표면 특성을 개선하는 문제가 쉽지 않은 상황이었다.
다음으로 도 9 내지 도 13c를 참조하여 제1 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)(이하 '제1 실시예'는 '실시예'로 약칭하기로 한다)를 설명하기로 한다.
도 9는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 단면도이다. 도 10a 내지 도 10c는 비교예와 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립에서의 전기장 분포도이다.
도 11a 내지 도 11c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극의 제1 예시도이다. 도 12a 내지 도 12c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극의 제2 예시도이다.
제1 내부 기술에서 제1 조립 전극과 제2 조립 전극이 수평하게 같은 높이에 배치되는 수평형 조립전극 구조(도 7 참조)는 전극 상부에 절연막이 형성되어 있다. 이에 따라 제1 내부 기술에 의한 경우 반도체 발광소자가 수직형 LED인 경우, 별도의 공정 없이는 Led의 하부전극과 조립 전극이 전기적으로 연결되기 어려움 있다. 한편, 수직형 LED의 하부전극을 통해 발광을 하기 위해서는 수평형 조립 전극 구조 사이에 신호 인가 전극이 형성되야 하는데 LED 칩이 소형화 될수록 수평형 조립 전극구조 간격이 좁아져서 신호 인가 전극을 형성하기 어려운 점이 있다.
한편, 제2 내부 기술에 따른 수직형 비대칭 전극 구조(도 8a 참조)는 절연막 위의 제1 조립 전극(201)과 반도체 발광소자의 본딩 메탈(155)의 접합으로 인해 LED 발광 신호 인가가 가능하다. 한편, 조립 전극 구조가 비 대칭적이어서 전기장 분포도 비대칭으로 형성되어 반도체 발광소자 조립 시 한쪽으로 치우칠 수 있으며, 절연막 위의 제1 조립 전극(201)과 본딩 메탈(155) 간의 접합 면적이 적어 발광 칩이 소형화 될수록 신호 인가하기가 어려운 점이 있다(도 8b 내지 도 8f 참조).
실시예의 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가조립된 발광소자의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 DEP Force의 분포가 조립 홀 내부뿐만 아니라 조립 홀 상측에도 강하게 형성됨에 따라 조립 대상이 아닌 반도체 발광소자가 조립 홀 입구를 막음으로 인해 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 명세서를 전체를 통해 파악될 수 있는 것을 포함한다.
도 9는 제1 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 단면도이며, 이하 제1 실시예는 실시예로 약칭하기로 한다.
도 9를 참조하면, 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)는 기판(200)과, 상기 기판(200) 상에 배치된 제1 조립 전극(210)과, 상기 제1 조립 전극(210) 상측에 배치된 제2 조립 전극(220)과, 상기 제1 조립 전극(210)과 상기 제2 조립 전극(220) 사이에 배치되는 절연층(212)과, 소정의 조립 홀(207H)을 포함하며 상기 제2 조립 전극(220) 상에 배치되는 조립 격벽(207), 및 상기 조립 홀(207H) 내에 배치되며 상기 제2 조립 전극(220)과 전기적으로 연결되는 반도체 발광소자(150)를 포함한다. 상기 제2 조립 전극(220)은, 상기 반도체 발광소자(150)과 중첩되는 영역에 소정의 전극 홀(220H)을 구비하여 상기 절연층(212)의 일부가 노출될 수 있다.
상기 전극 홀(220H)의 크기는 상기 반도체 발광소자(150)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 직경 또는 장축 길이 일 수 있으나 이에 한정되지 않는다.
잠시 도 11a 내지 도 11c 및 도 12a 내지 도 12c를 설명하기로 한다.
도 11a 내지 도 11c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극의 제1 예시도이다. 도 9는 도 11c에 도시된 조립 전극 구조에서 C1-C2 선을 따른 단면도일 수 있으며, 도 9를 함께 참조하여 실시예의 기술적 특징을 설명하기로 한다.
구체적으로 도 11a는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극 중 제1 조립 전극(210)의 예시도이다.
다음으로 도 11b는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극 중 제2 조립 전극(220)의 예시도이다.
상기 제2 조립 전극(220)은 상기 반도체 발광소자(150)과 중첩되는 영역에 소정의 전극 홀(220H)을 구비하여 상기 절연층(212)의 일부가 노출되는 것을 특징으로 한다.
상기 전극 홀(220H)의 크기는 상기 반도체 발광소자(150)의 크기보다 작을 수 있다. 또한 상기 전극 홀(220H)의 크기는 조립 홀(207H)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 직경 또는 장축 길이 일 수 있으나 이에 한정되지 않는다
다음으로 도 11c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 제1 조립 전극(210) 상에 제2 조립 전극(220)이 배치된 예시도이다.
다음으로 도 12a 내지 도 12c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극의 제2 예시도이다. 도 9는 도 12c에 도시된 조립 전극 구조에서 C1-C2 선을 따른 단면도일 수 있으며, 도 9를 함께 참조하여 실시예의 기술적 특징을 설명하기로 한다.
구체적으로 도 12a는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극 중 제1 조립 전극(210)의 예시도이다.
상기 제1 조립 전극(210)은 제1 메인 전극(210m)과 이로부터 연장된 제1 돌출 전극(210p)을 포함할 수 있다.
다음으로 도 12b는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립 전극 중 제2 조립 전극(220)의 예시도이다.
상기 제2 조립 전극(220)은, 제2 메인 전극(220m)과 상기 제2 메인 전극(220m)에서 연장된 제2 돌출 전극(220p)을 포함할 수 있다.
상기 제2 메인 전극(220m)은 상기 제1 메인 전극(210m)의 길이 방향과 수평하게 배치될 수 있다.
상기 제2 돌출 전극(220p)은 상기 제1 돌출 전극(210p) 방향으로 돌출될 수 있으며, 상기 제2 돌출 전극(220p)은 상기 제1 돌출 전극(210p)과 상하 간에 중첩될 수 있다.
상기 제2 조립 전극의 제2 돌출 전극(220p)은, 상기 반도체 발광소자(150)와 중첩되는 영역에 소정의 전극 홀(220H)을 구비하여 상기 절연층(212)의 일부가 노출될 수 있다. 상기 전극 홀(220H)의 크기는 상기 반도체 발광소자(150)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 조립 홀(207H)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 직경 또는 장축 길이 일 수 있으나 이에 한정되지 않는다
다음으로 도 12c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 제1 조립 전극(210) 상에 제2 조립 전극(220)이 배치된 예시도이다.
실시예에 의하면 제1 조립 전극의 제1 돌출전극과 제2 조립 전극의 제2 돌출 전극 간에 중첩시킴으로써 상부 전극과 하부 전극의 전체적인 중첩 영역을 줄여 절연막 오픈 등에 의한 전기적 숏트 등의 불량 요인 줄이고, 조립 전극 간의 커패시턴스(capacitance)를 줄일 수 있다.
다시 도 9를 참조하면, 실시예에서 제1 조립 전극(210)과 제2 조립 전극(220)에 조립 신호 인가 방법과 관련하여, 제1 조립 전극(210)과 제2 조립 전극(220)에 교류 신호를 인가할 수 있다.
이때 하부 전극인 제1 조립 전극(210)에 V+/V- 신호를 인가하고, 상부 전극인 제2 조립 전극(220)은 접지Ground) 될 수 있다.
실시예에 의하면, 상부 전극인 제2 조립 전극(220)에 V+/V- 전압을 인가하면 LED 조립시 반도체 발광소자(150)의 하부 전극과 조립 기판의 제2 조립 전극(220) 간에 통전이 발생할 수 있으며, 이로 인해 전압 강하가 발생하여 인가되는 전압이 줄어 들 수 있다.
이 경우 인접한 셀에 LED 가 조립될 수록 더욱 더 전압 강하가 발생하여 조립 부위의 인가 전압이 줄어 들어 조립 력이 약해질 수 있다.
따라서 상부 전극인 제2 조립 전극(220)은 접지되고 하부 전극인 제1 조립 전극(210)에 V+/V-를 인가하여 전압 강하를 방지하여 높은 조립력을 유지할 수 있는 특별한 기술적 효과가 있다.
특히 이건 발명에서 상부 전극인 제2 조립 전극(220)에 접지를 두는 이유는 조립 영역 이외의 영역에 전기장 차폐 역할을 함으로서 격벽에 반도체 발광소자가 붙는 영향을 최소화하기 위한 특별한 기술적 효과가 있다.
예를 들어, 실시예에 의하면 조립 홀 상측에 전계 차폐를 통해 DEP Force의 분포가 조립 홀 내부 센터에서 강하고 균일하게 분포하도록 하고, 조립 홀 상측에서는 그 분포 강도를 약하게 제어할 수 있다. 이를 통해 조립 홀 상측에 조립 대상이 아닌 반도체 발광소자가 위치하지 못하도록 하여 조립 홀 입구를 막지 못하고, 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결할 수 있는 특별한 기술적 효과가 있다.
구체적으로 도 10a 내지 도 10c는 비교예와 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 조립에서의 전기장 분포도이다.
우선 도 10a는 제1 비교예로서 제1 내부 기술에 따른 수평형 조립 전극 구조를 채용한 경우(도 7 참조)이다.
도 10a의 E field gradient 분포(Z 축 방향)에 의하면 제1 내부 기술에서 조립 격벽(207) 조립 홀 상측의 E field(log)는 약 12에 이른다(log scale 기준).
다음으로 도 10b는 제2 비교예로서 제2 내부 기술에 따른 수직형 비대칭 전극 구조를 채용한 경우(도 8a 참조)이다.
도 10b의 E field gradient 분포에 의하면 제2 내부 기술에서 조립 격벽(207) 조립 홀 상측의 E field(log)는 약 10이며(log scale 기준), 제1 내부 기술에 비해 약 100배 정도 낮아진 상태이다.
다음으로 도 10c는 실시예로서 수직형 대칭 전극 구조를 채용한 경우(도 9 참조)이다.
도 10c의 E field gradient 분포에 의하면 실시예에 따른 조립 격벽(207) 조립 홀 상측의 E field(log)는 약 6이며(log scale 기준), 제2 내부 기술에 비해서도 약 10,000배 정도 낮아진 상태이다.
그러므로 실시예에 의하면 하부 전극인 제1 조립 전극(210)에 V+/V-신호를 인가하고, 상부 전극인 제2 조립 전극(220)은 접지Ground) 됨에 따라 전기 차폐 효과 있는 수직형 대칭 조립 전극 구조를 구현할 수 있으며, 이에 따라 조립 격벽 주위의 E filed gradient 가 가장 적어 이에 따라 DEP Force의 분포가 조립 홀 내부 센터에서 강하고 균일하게 분포하도록 하고, 조립 홀 상측에서는 그 분포 강도를 약하게 제어할 수 있다.
결국 실시예에 의하면 조립 홀 상측에 조립 대상이 아닌 반도체 발광소자가 위치하지 못하도록 하여 조립 홀 입구를 막지 못하고, 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결하여 DEP Force를 균일하게 조립할 조립 홀에 집중시킴으로써 조립 수율을 현저히 증가시킬 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 반도체 발광소자의 본딩 메탈과 패널 전극으로 기능하는 제2 조립 전극과의 전기적 접촉 면적을 넓힘으로 인해 전기적 접촉특성이 향상되어 점등률이 현저히 높아지는 기술적 효과가 있다.
또한 도 12a 내지 12c를 참조하면, 실시예에서 제1 조립 전극의 제1 돌출전극과 제2 조립 전극의 제2 돌출 전극 간에 중첩시킴으로써 상부 전극과 하부 전극의 전체적인 중첩 영역을 줄여 절연막 오픈 등에 의한 전기적 숏트 등의 불량 요인 줄이고, 조립 전극 간의 커패시턴스(capacitance)를 줄일 수 있는 효과가 있다.
이에 따라 실시예에 의하면 제1 조립 전극의 제1 돌출전극과 제2 조립 전극의 제2 돌출 전극 간에 중첩되도록 배치함으로써 전기적 숏트 등의 불량 요인 줄이면서도 제1 돌출전극과 제2 돌출 전극 간에 DEP force가 조립 홀 센터에서 집중하여 분포하도록 하여 반도체 발광소자의 정 조립을 향상시킬 수 있는 복합적 기술적 효과가 있다.
다음으로 도 13a 내지 도 13b는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)를 이용한 반도체 발광소자(150)의 조립 과정 예시도이다.
도 13a 내지 도 13b를 참조하면, 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 제1, 제2 조립 전극이 상 하간에 대칭적으로 배치됨에 따라 조립 홀 센터에서 균일한 Dep force가 분포하여 정 조립률 향상되는 기술적 효과가 있다.
또한 실시예에 의하면 하부 전극인 제1 조립 전극(210)에 V+/V-신호를 인가하고, 상부 전극인 제2 조립 전극(220)은 접지Ground) 됨에 따라 전압 강하를 방지하여 높은 조립력을 유지할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 조립 홀 상측에 전계 차폐를 통해 DEP Force의 분포가 조립 홀 내부 센터에서 강하고 균일하게 분포하도록 하고, 조립 홀 상측에서는 그 분포 강도를 약하게 제어할 수 있다. 이를 통해 조립 홀 상측에 조립 대상이 아닌 반도체 발광소자가 위치하지 못하도록 하여 조립 홀 입구를 막지 못하고, 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결할 수 있는 특별한 기술적 효과가 있다.
도 13c는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 발광 예시도이다.
도 13c를 참조하면, 실시예에서 반도체 발광소자의 전극과 패널 전극으로 기능하는 제2 조립 전극(220)과의 전기적 접촉 면적을 넓힘으로 인해 전기적 접촉특성이 향상되어 점등률이 현저히 높아지는 기술적 효과가 있다.
또한 실시예에 의하면 제1 조립 전극과 제2 조립 전극을 상하 간에 3차원적으로 배치함으로써 초 고해상도 구현이 가능한 기술적 효과가 있다.
다음으로, 도 14는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)의 단면도이고, 도 15a 내지 도 15c는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)의 조립 전극의 예시도이다.
도 14는 도 15c에 도시된 조립 전극 구조에서 C1-C2 선을 따른 단면도일 수 있다.
도 16a 내지 도 16b는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)를 이용한 반도체 발광소자(150)의 조립 과정 예시도이다.
제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있으며, 이하 제2 실시예의 주된 특징을 중심으로 설명하기로 한다.
제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)에서 제1-2 조립 전극(210B)은 제2-2 조립 전극(220B)의 전극 홀(220H) 내측과 상하간에 중첩되는 제1 센터 전극(210c1)을 포함할 수 있다.
구체적으로 도 15a는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 제1-2 조립 전극(210B)의 예시도이다.
제2 실시예의 제1-2 조립 전극(210B)은 제1 메인 전극(210m)과 이로부터 연장된 제1-2 돌출 전극(210p2) 및 상기 제1-2 돌출 전극(210p2) 끝 단에 배치되는 제1 센터 전극(210c1)을 포함할 수 있다.
다음으로 도 15b는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)의 제2 조립 전극(220)의 예시도이다.
상기 제2 조립 전극(220)은, 제2 메인 전극(220m)과 상기 제2 메인 전극(220m)에서 연장된 제2 돌출 전극(220p)을 포함할 수 있다.
상기 제2 조립 전극의 제2 돌출 전극(220p)은 상기 반도체 발광소자(150)과 중첩되는 영역에 소정의 전극 홀(220H)을 구비하여 상기 절연층(212)의 일부가 노출될 수 있다. 상기 전극 홀(220H)의 크기는 상기 반도체 발광소자(150)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 조립 홀(207H)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 직경 또는 장축 길이 일 수 있으나 이에 한정되지 않는다
다음으로 도 15c는 제2 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)의 제1-2 조립 전극(210B) 상에 제2-2 조립 전극(220B)이 배치된 예시도이다.
도 16a 내지 도 16b는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(301)를 이용한 반도체 발광소자(150)의 조립 과정 예시도이다.
도 16a 내지 도 16b를 참조하면, 제2 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 제1, 제2 조립 전극이 상 하간에 대칭적으로 배치될 수 있다.
특히 제2 실시예의 제1-2 조립 전극(210B)은 제1 메인 전극(210m)으로부터 연장된 제1-2 돌출 전극(210p2) 및 상기 제1-2 돌출 전극(210p2) 끝 단에 배치되는 제1 센터 전극(210c1)을 포함할 수 있다.
상기 제1 센터 전극(210c1)이 상기 제2 조립 전극의 제2 돌출 전극(220p)에 구비된 소정의 전극 홀(220H) 내에 위치되도록 배치될 수 있다.
이를 통해 제2 실시예에 의하면 제1 센터 전극(210c1)과 상기 제2 돌출 전극(220p) 간의 에지를 더욱 유발하여 Dep force를 극대화하되 조립 홀 센터에서 균일하면서도 강력한 Dep force가 분포하여 정 조립률을 현저히 향상시킬 수 있는 기술적 효과가 있다.
또한 제2 실시예에 의하면 하부 전극인 제1 조립 전극(210)에 V+/V-신호를 인가하고, 상부 전극인 제2 조립 전극(220)은 접지Ground) 됨에 따라 전압 강하를 방지하여 높은 조립력을 유지할 수 있는 특별한 기술적 효과가 있다.
또한 제2 실시예에 의하면 조립 홀 상측에 전계 차폐를 통해 DEP Force의 분포가 조립 홀 내부 센터에서 강하고 균일하게 분포하도록 하고, 조립 홀 상측에서는 그 분포 강도를 약하게 제어할 수 있다. 이를 통해 조립 홀 상측에 조립 대상이 아닌 반도체 발광소자가 위치하지 못하도록 하여 조립 홀 입구를 막지 못하고, 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결할 수 있는 특별한 기술적 효과가 있다.
다음으로, 도 17a는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 제1 단면도이고, 도 17b는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 제2 단면도이다.
도 18a 내지 도 18c는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 조립 전극의 예시도이다.
도 17a는 도 18c에 도시된 조립 전극 구조에서 C3-C4 선을 따른 단면도일 수 있다. 도 17b는 도 18c에 도시된 조립 전극 구조에서 C1-C2 선을 따른 단면도일 수 있다.
도 19a 내지 도 19b는 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)를 이용한 반도체 발광소자(150)의 조립 과정 예시도이다.
제3 실시예는 제1 실시예 또는 제2 실시예의 기술적 특징을 채용할 수 있으며, 이하 제3 실시예의 주된 특징을 중심으로 설명하기로 한다.
제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)에서 제2-3 조립 전극(220C)은 제2-3 조립 전극(220C)의 전극 홀(220H) 내측에 배치되는 제1 브릿지 전극(220b1), 제2 브릿지 전극(220b2)을 포함할 수 있다.
구체적으로 도 18a는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(302)의 제1-3 조립 전극(210C)의 예시도이다.
제3 실시예의 제1-3 조립 전극(210C)은 제1 메인 전극(210m)과 이로부터 연장된 제1 돌출 전극(210p)을 포함할 수 있다.
다음으로 도 18b는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 제2 조립 전극(220)의 예시도이다.
상기 제2 조립 전극(220)은, 제2 메인 전극(220m)과 상기 제2 메인 전극(220m)에서 연장된 제2 돌출 전극(220p)을 포함할 수 있다.
상기 제2 조립 전극의 제2 돌출 전극(220p)은 상기 반도체 발광소자(150)과 중첩되는 영역에 소정의 전극 홀(220H)을 구비하여 상기 절연층(212)의 일부가 노출되는 것을 특징으로 한다. 상기 전극 홀(220H)의 크기는 상기 반도체 발광소자(150)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 조립 홀(207H)의 크기보다 작을 수 있다. 상기 전극 홀(220H)의 크기는 직경 또는 장축 길이 일 수 있으나 이에 한정되지 않는다
이때 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)에서 제2-3 조립 전극(220C)은 제2-3 조립 전극(220C)의 전극 홀(220H) 내측에 배치되며 서로 연결된 제1 브릿지 전극(220b1), 제2 브릿지 전극(220b2)을 포함할 수 있다.
상기 제1 브릿지 전극(220b1)과 상기 제2 브릿지 전극(220b2)은 브릿지 교점(220b1b2)에서 서로 만날 수 있다.
다음으로 도 18c는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)의 제1-3 조립 전극(210C) 상에 제2-3 조립 전극(220C)이 배치된 예시도이다.
도 19a 내지 도 19b는 제3 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(303)를 이용한 반도체 발광소자(150)의 조립 과정 예시도이다.
다시 도 17a 내지 도 17b를 참조하면, 제3 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 제1, 제2 조립 전극이 상 하간에 대칭적으로 배치될 수 있다.
특히 제3 실시예의 제2-3 조립 전극(220C)은 제2-3 조립 전극(220C)의 전극 홀(220H) 내측에 배치되며 서로 연결된 제1 브릿지 전극(220b1), 제2 브릿지 전극(220b2)을 포함할 수 있다. 상기 제1 브릿지 전극(220b1)과 상기 제2 브릿지 전극(220b2)은 브릿지 교점(220b1b2)에서 서로 만날 수 있다.
이를 통해 제3 실시예에 의하면 패널의 전극으로 기능할 수 있는 제2 조립 전극과 반도체 발광소자 간의 전기적 접촉 면적을 넓혀서 전기적 접촉특성이 향상되어 점등률이 더욱 향상되는 기술적 효과가 있다.
또한 제3 실시예에 의하면 제2-3 조립 전극(220C)이 전극 홀(220H) 내측에 배치되는 제1 브릿지 전극(220b1) 및 제2 브릿지 전극(220b2)을 구비하여 에지 영역을 더 확보함에 따라 Dep force를 조립 홀 내에서 균일하면서도 강력한 Dep force가 분포되도록 하여 정 조립률을 현저히 향상시킬 수 있는 기술적 효과가 있다.
또한 제3 실시예에 의하면 하부 전극인 제1 조립 전극(210)에 V+/V-신호를 인가하고, 상부 전극인 제2 조립 전극(220)은 접지Ground) 됨에 따라 전압 강하를 방지하여 높은 조립력을 유지할 수 있는 특별한 기술적 효과가 있다.
또한 제3 실시예에 의하면 조립 홀 상측에 전계 차폐를 통해 DEP Force의 분포가 조립 홀 내부 센터에서 강하고 균일하게 분포하도록 하고, 조립 홀 상측에서는 그 분포 강도를 약하게 제어할 수 있다. 이를 통해 조립 홀 상측에 조립 대상이 아닌 반도체 발광소자가 위치하지 못하도록 하여 조립 홀 입구를 막지 못하고, 조립될 반도체 발광소자가 조립 홀로 진입하지 못하는 스크린 현상(screening effect)의 문제를 해결할 수 있는 특별한 기술적 효과가 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 마이크로급이나 나노급 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.

Claims (10)

  1. 기판;
    상기 기판 상에 배치된 제1 조립 전극;
    상기 제1 조립 전극 상측에 배치된 제2 조립 전극;
    상기 제1 조립 전극과 상기 제2 조립 전극 사이에 배치되는 절연층;
    소정의 조립 홀을 포함하며 상기 제2 조립 전극 상에 배치되는 조립 격벽;
    상기 조립 홀 내에 배치되며 상기 제2 조립 전극과 전기적으로 연결되는 반도체 발광소자;를 포함하며,
    상기 제2 조립 전극은,
    상기 반도체 발광소자와 중첩되는 영역에 소정의 전극 홀을 구비하여 상기 절연층의 일부가 노출되는, 반도체 발광소자를 포함하는 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 전극 홀의 크기는 상기 반도체 발광소자의 크기보다 작은 것을 특징으로 하는 반도체 발광소자를 포함하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 조립 전극에 교류 전원이 인가되고, 상기 조립 전극은 접지되는 반도체 발광소자를 포함하는 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 제1 조립 전극은,
    제1 메인 전극과 상기 제1 메인 전극으로부터 연장된 제1 돌출 전극을 포함하는 반도체 발광소자를 포함하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 조립 전극은, 상기 제1 메인 전극의 길이 방향과 수평하게 배치되는 제2 메인 전극과 상기 제2 메인 전극에서 연장된 제2 돌출 전극을 포함하는, 반도체 발광소자를 포함하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 돌출 전극은 상기 제1 돌출 전극 방향으로 돌출되는 반도체 발광소자를 포함하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제2 돌출 전극은 상기 제1 돌출 전극과 상하 간에 중첩되는, 반도체 발광소자를 포함하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2 조립 전극의 제2 돌출 전극은, 상기 반도체 발광소자와 중첩되는 영역에 상기 전극 홀을 구비하여 상기 절연층의 일부가 노출되는 반도체 발광소자를 포함하는 디스플레이 장치.
  9. 제5항에 있어서,
    상기 제1 조립 전극은 상기 제2 돌출 전극의 전극 홀 내측과 상하간에 중첩되는 제1 센터 전극을 포함하는 반도체 발광소자를 포함하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제2 조립 전극은, 상기 전극 홀 내측에 배치되며 상호 연결된 제1 브릿지 전극 및 제2 브릿지 전극을 포함하는, 반도체 발광소자를 포함하는 디스플레이 장치.
KR1020247011074A 2021-10-22 2021-10-22 반도체 발광소자를 포함하는 디스플레이 장치 KR20240051274A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/014894 WO2023068407A1 (ko) 2021-10-22 2021-10-22 반도체 발광소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240051274A true KR20240051274A (ko) 2024-04-19

Family

ID=86056488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247011074A KR20240051274A (ko) 2021-10-22 2021-10-22 반도체 발광소자를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230126933A1 (ko)
KR (1) KR20240051274A (ko)
WO (1) WO2023068407A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240053830A (ko) * 2022-10-18 2024-04-25 엘지디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545982B1 (ko) * 2018-07-24 2023-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102581666B1 (ko) * 2018-08-24 2023-09-22 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20190106885A (ko) * 2019-08-28 2019-09-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190118992A (ko) * 2019-10-01 2019-10-21 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Also Published As

Publication number Publication date
WO2023068407A1 (ko) 2023-04-27
US20230126933A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
CN109215516A (zh) 显示装置及其制造方法
US20230126933A1 (en) Display device including semiconductor light emitting device
CN116344700A (zh) 顶部发光型电致发光显示器
US20230215982A1 (en) Display device including semiconductor light emitting device
US20240038824A1 (en) Assembly substrate structure of a display device including a semiconductor light emitting device and a display device including the same
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20230187580A1 (en) Assembly substrate structure of a display device having a semiconductor light emitting device and a display device including the same
EP4174944A1 (en) Display device including a semiconductor light emitting device
US20230060259A1 (en) Assembly substrate structure of semiconductor light emitting device and display device including the same
EP4354501A1 (en) Magnet unit of semiconductor light emitting device for display pixel and self-assembly device using the same
KR20240049637A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
US20230070225A1 (en) Semiconductor light emitting device for a display panel and display device including same
KR102668393B1 (ko) 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
CN118355494A (zh) 半导体发光元件显示装置的组装基板结构和包括其的显示装置
US20240038823A1 (en) Semiconductor light emitting device package and a display device
US20240038825A1 (en) Semiconductor light emitting device for a display pixel and a display device including the same
US20240186472A1 (en) Display device comprising semiconductor light-emitting diode
EP4376085A1 (en) Display device
KR20240035858A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
KR20230095862A (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
KR20240021588A (ko) 디스플레이 화소용 반도체 발광소자의 균일 군집 공급장치 및 이를 이용한 자가 조립장치
US20220392979A1 (en) Display device
US20240186473A1 (en) Display device comprising semiconductor light emitting element
KR20240065862A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal