WO2023090468A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2023090468A1
WO2023090468A1 PCT/KR2021/016732 KR2021016732W WO2023090468A1 WO 2023090468 A1 WO2023090468 A1 WO 2023090468A1 KR 2021016732 W KR2021016732 W KR 2021016732W WO 2023090468 A1 WO2023090468 A1 WO 2023090468A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
light
display device
disposed
Prior art date
Application number
PCT/KR2021/016732
Other languages
English (en)
French (fr)
Inventor
장영학
정석구
방형석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2021/016732 priority Critical patent/WO2023090468A1/ko
Publication of WO2023090468A1 publication Critical patent/WO2023090468A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • the embodiment relates to a display device.
  • Display devices are employed in various fields. In particular, in recent years, not only the field of display for TV, but also the field of virtual reality (VR) or augmented reality (AR)-based displays or head-up displays (HUDs) for vehicles have received great attention.
  • VR virtual reality
  • AR augmented reality
  • HUDs head-up displays
  • Light emitting diodes exhibit excellent durability even under harsh environmental conditions, and are in the limelight as a light source for next-generation display devices because of their long lifespan and high luminance.
  • Such display devices are expanding into various forms such as flexible displays, foldable displays, stretchable displays, and rollable displays beyond flat panel displays.
  • a typical display device includes more than tens of millions of pixels. Therefore, since it is very difficult to align at least one or more light emitting elements in each of tens of millions of small-sized pixels, various researches on arranging light emitting elements in a display panel have recently been actively conducted.
  • Transfer technologies that have recently been developed include a pick and place process, a laser lift-off method, or a self-assembly method.
  • a self-assembly method in which a light emitting device is transferred onto a substrate using a magnetic material (or magnet) has recently been in the spotlight.
  • the self-assembly method In the self-assembly method, a number of light emitting elements are dropped into the tank containing the fluid, and the light emitting elements dropped into the fluid are moved to the pixels of the substrate according to the movement of the magnetic material, and the light emitting elements are arranged in each pixel. Therefore, the self-assembly method can quickly and accurately transfer a number of light emitting devices onto a substrate, and thus is attracting attention as a next-generation transfer method.
  • FIG. 1 is a cross-sectional view illustrating a general display device.
  • the light emitting element 50 is assembled into the assembly hole 3 of the barrier 2 on the substrate 1 using a self-assembly process.
  • the light emitting element 5 is moved to the corresponding assembly hole 3 by a magnetic field generated by a magnet, and the light emitting element 5 is assembled into the assembly hole 3 by dielectrophoretic force.
  • a plurality of assembly holes 3 are formed in the partition wall 2 .
  • a red light emitting element is assembled into the corresponding assembly hole 3
  • a green light emitting element is assembled into the corresponding assembly hole 3
  • a blue light emitting element is assembled into the corresponding assembly hole 3.
  • assembly holes 3 are arranged horizontally on the substrate 1, and a red light emitting element, a green light emitting element, and a blue light emitting element are assembled to each of these assembly holes 3.
  • a high resolution of 3,500 PPI is required for a virtual reality (VR) or augmented reality (AR) based display.
  • VR virtual reality
  • AR augmented reality
  • a light emitting device substrate display using a self-assembly method cannot implement such a high resolution.
  • the size of the light emitting element is reduced in order to implement high precision or high resolution.
  • the size of each of the light emitting elements 5 arranged side by side in the horizontal direction is reduced, there is a limit to implementing high precision or high resolution, and when the size of the light emitting element 5 is reduced, light efficiency decreases. There is a problem that the luminance is lowered.
  • Embodiments are aimed at solving the foregoing and other problems.
  • Another object of the embodiments is to provide a display device having a novel structure.
  • Another object of the embodiments is to provide a display device having high precision and high resolution.
  • Another object of the embodiments is to provide a display device capable of preventing luminance deterioration.
  • a display device includes a substrate including a plurality of pixels; and a semiconductor light emitting device in each of the plurality of pixels, wherein the substrate includes an electrode pad portion, the semiconductor light emitting device includes an electrode, the electrode is disposed on the electrode pad portion, and the electrode pad portion or At least one of the electrodes may have a textured structure.
  • the texture structure may have a spike shape.
  • the display device may include a diffusion layer on at least one of the electrode pad part and the electrode.
  • the substrate may include a pattern portion, and the electrode pad portion may be disposed on the pattern portion.
  • the semiconductor light emitting device may include a first light emitting unit generating a first light; a second light emitting unit generating second light; and a third light emitting unit generating third light, wherein the first light emitting unit, the second light emitting unit, and the third light emitting unit may have a vertically stacked structure.
  • a second diameter of the second light emitting part may be greater than the first diameter of the first light emitting part, and a third diameter of the third light emitting part may be greater than the second diameter of the second light emitting part.
  • the semiconductor light emitting device may include: a first selective transmission part between the first light emitting part and the second light emitting part; and a second selective transmission part between the second light emitting part and the third light emitting part.
  • the semiconductor light emitting device may include: a first conductive layer disposed between the first light emitting part and the first selective transmission part and electrically connected to the first electrode; a second conductive layer disposed between the first selective transmission part and the second light emitting part and electrically connected to the second electrode; and a third conductive layer disposed between the second selective transmission part and the third light emitting part and electrically connected to the third electrode.
  • the semiconductor light emitting device may include a porous layer on the third light emitting part; and a protrusion on the third light emitting part.
  • the semiconductor light emitting device 150 capable of simultaneously emitting first light, second light, and third light is disposed in each of the plurality of pixels PX, so that high definition and high resolution are achieved. It is possible to implement resolution display.
  • each of a first light emitting element emitting a first light, a second light emitting element emitting a second light, and a third light emitting element emitting a third light is disposed in a sub-pixel, so that these three light emitting elements image is displayed by
  • the first light emitting element, the second light emitting element, and the third light emitting element are arranged in a horizontal direction, there is a limit to reducing the size of a pixel, making it difficult to implement a high-definition and high-resolution display.
  • the size of each of the first light emitting element, the second light emitting element, and the third light emitting element is reduced, light efficiency is reduced as much as the size is reduced, and thus luminance is lowered.
  • a single semiconductor light emitting device 150 capable of simultaneously generating and emitting first light, second light, and third light may be disposed in each of the plurality of pixels PX. That is, since only one semiconductor light emitting device 150 is disposed in a unit pixel PX, the size of a pixel can be significantly reduced compared to the prior art, and thus a high-definition display of 3,500 PPI or more can be implemented, and a super-high resolution display can also be implemented. do.
  • the size of the semiconductor light emitting device of the embodiment is enlarged by the area occupied by the first light emitting device, the second light emitting device, and the third light emitting device that are conventionally disposed side by side horizontally, the light efficiency is remarkably increased and high luminance is obtained. can lose
  • the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad portion 220 of the substrate 201 can be easily bonded even by weak pressure at room temperature using a room temperature bonding method.
  • the bonding process is performed at room temperature without using a high temperature, it is possible to implement a high-definition display of 3,500 PPI or more by satisfying a tolerance of ⁇ 1 ⁇ m or less.
  • a texture structure having a spike shape 227 is formed on at least one of the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad portion 220 of the substrate 201, so that the spike is formed on the electrode 1590 or
  • the diffusion layer 240 may be formed by diffusion through the electrode pad part 220 .
  • Surface resistance between the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad portion 220 of the substrate 201 is reduced by the diffusion layer 240, and the electrode 1590 of the semiconductor light emitting device 150 and the substrate 201
  • the physical adhesion between the electrode pad parts 220 of ) is enhanced, and electrical connection failure between the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad part 220 of the substrate 201 can be prevented.
  • the electrode pad portion 220 of the substrate 201 is electrically connected to the metal in the surface of the electrode 1590 of the semiconductor light emitting device 150, not the anti-oxidation film, by the diffusion layer 240, so that the contact resistance is greatly reduced. Since voltage or current is supplied smoothly, luminance can be improved through improvement in light efficiency.
  • FIG. 1 is a cross-sectional view illustrating a general display device.
  • FIG. 2 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • FIG. 3 is a schematic block diagram of a display device according to an exemplary embodiment.
  • FIG. 4 is an enlarged view of a first panel area in the display device of FIG. 2 .
  • FIG 5 is a cross-sectional view of the display device according to the first embodiment.
  • FIG. 6 is a perspective view illustrating a semiconductor light emitting device fabricated on a substrate.
  • FIG. 7 is a cross-sectional view of the semiconductor light emitting device of FIG. 6 taken along line A-D.
  • FIG. 8 is a cross-sectional view of the semiconductor light emitting device of FIG. 6 taken along line B-D.
  • FIG. 9 is a cross-sectional view of the semiconductor light emitting device of FIG. 6 taken along line C-D.
  • 10 and 11 illustrate a process of manufacturing a display device by transferring the semiconductor light emitting device of FIG. 6 onto a substrate.
  • FIG. 12 is a plan view illustrating the semiconductor light emitting device of FIG. 10 .
  • FIG. 13 is a plan view illustrating the substrate of FIG. 11;
  • 19 illustrates wavelength bands of each of the first light, the second light, and the third light.
  • FIG. 20 illustrates progression of a first light, a second light, and a third light in the display device according to the first embodiment.
  • 21 shows how the second selective transmission unit selectively transmits/blocks light.
  • FIG. 23 is a cross-sectional view of a display device according to a second embodiment.
  • the display device described in this specification includes a TV, a Shinage, a mobile phone, a smart phone, a head-up display (HUD) for a car, a backlight unit for a laptop computer, a display for VR or AR, and the like.
  • a TV a Shinage
  • a mobile phone a smart phone
  • a head-up display HUD
  • a backlight unit for a laptop computer
  • a display for VR or AR and the like.
  • the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even a new product type to be developed in the future.
  • FIG. 2 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • the display device 100 of the embodiment may display the status of various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103, and may display the status of each electronic product and an IOT based and can control each electronic product based on the user's setting data.
  • various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103
  • the display device 100 may include a flexible display fabricated on a thin and flexible substrate.
  • a flexible display can be bent or rolled like paper while maintaining characteristics of a conventional flat panel display.
  • a unit pixel means a minimum unit for implementing one color.
  • a unit pixel of the flexible display may be implemented by a light emitting device.
  • the light emitting device may be a Micro-LED or a Nano-LED, but is not limited thereto.
  • FIG. 3 is a block diagram schematically illustrating a display device according to an exemplary embodiment
  • FIG. 4 is a circuit diagram illustrating an example of a pixel of FIG. 3 .
  • a display device may include a display panel 10 , a driving circuit 20 , a scan driving unit 30 and a power supply circuit 50 .
  • the display device 100 may drive a light emitting element in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the display panel 10 may be formed in a rectangular shape, but is not limited thereto. That is, the display panel 10 may be formed in a circular or elliptical shape. At least one side of the display panel 10 may be formed to be bent with a predetermined curvature.
  • the display panel 10 may be divided into a display area DA and a non-display area NDA disposed around the display area DA.
  • the display area DA is an area where the pixels PX are formed to display an image.
  • the display panel 10 includes data lines (D1 to Dm, where m is an integer greater than or equal to 2), scan lines (S1 to Sn, where n is an integer greater than or equal to 2) crossing the data lines (D1 to Dm), and a high potential voltage.
  • pixels PXs connected to the high potential voltage line VDDL supplied, the low potential voltage line VSSL supplied with the low potential voltage, and the data lines D1 to Dm and the scan lines S1 to Sn can include
  • the unit pixel PX includes one semiconductor light emitting device, and one scan line and three data lines are electrically connected to the one semiconductor light emitting device.
  • one semiconductor light emitting device may generate light of three different colors.
  • a corresponding unit pixel PX is selected by a scan signal supplied to one scan line, and data voltages are simultaneously supplied to each of the three data lines.
  • the first color light of the first main wavelength is emitted by the first data voltage supplied to the first data line D1
  • the second color light is emitted by the second data voltage supplied to the second data line D2.
  • the second color light of the main wavelength is emitted
  • the third color light of the third main wavelength may be emitted by the third data voltage supplied to the third data line D3.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10 .
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the data driver 21 receives digital video data DATA and a source control signal DCS from the timing controller 22 .
  • the data driver 21 converts the digital video data DATA into analog data voltages according to the source control signal DCS and supplies them to the data lines D1 to Dm of the display panel 10 .
  • the timing controller 22 receives digital video data DATA and timing signals from the host system.
  • the timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
  • the host system may be an application processor of a smart phone or tablet PC, a monitor, a system on chip of a TV, and the like.
  • the timing controller 22 generates control signals for controlling operation timings of the data driver 21 and the scan driver 30 .
  • the control signals may include a source control signal DCS for controlling the operation timing of the data driver 21 and a scan control signal SCS for controlling the operation timing of the scan driver 30 .
  • the driving circuit 20 may be disposed in the non-display area NDA provided on one side of the display panel 10 .
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) instead of the display panel 10 .
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing controller 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives the scan control signal SCS from the timing controller 22 .
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10 .
  • the scan driver 30 may include a plurality of transistors and be formed in the non-display area NDA of the display panel 10 .
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10 .
  • the circuit board may be attached to pads provided on one edge of the display panel 10 using an anisotropic conductive film. Due to this, the lead lines of the circuit board may be electrically connected to the pads.
  • the circuit board may be a flexible printed circuit board, a printed circuit board, or a flexible film such as a chip on film. The circuit board may be bent under the display panel 10 . Accordingly, one side of the circuit board may be attached to one edge of the display panel 10 and the other side may be disposed under the display panel 10 and connected to a system board on which a host system is mounted.
  • the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply the voltages to the display panel 10 .
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to generate the display panel 10. can be supplied to the high potential voltage line (VDDL) and the low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driving unit 30 from the main power.
  • FIG. 4 is an enlarged view of a first panel area in the display device of FIG. 3;
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas such as the first panel area A1 by tiling.
  • the first panel area A1 may include the semiconductor light emitting device 150 disposed for each unit pixel (PX in FIG. 3 ).
  • the semiconductor light emitting device 150 may simultaneously emit red light, green light, and blue light.
  • a single semiconductor light emitting device for simultaneously emitting first light, second light, and third light is disposed in each pixel, thereby realizing a display with high resolution and high resolution.
  • FIG 5 is a cross-sectional view of the display device according to the first embodiment.
  • the display device 200 may include a substrate 201 and a semiconductor light emitting device 150 .
  • the substrate 201 may be a support member for supporting components disposed on the substrate 201 or a protection member for protecting components.
  • the substrate 201 may be a rigid substrate or a flexible substrate.
  • the substrate 201 may be formed of sapphire, glass, silicon or polyimide.
  • the substrate 201 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 201 may be a transparent material, but is not limited thereto.
  • the substrate 201 may be a backplane provided with a driver (not shown) for driving the semiconductor light emitting device 150, but is not limited thereto.
  • the driving unit may include a circuit, for example, transistors ST and DT, a capacitor Cst, and signal wires.
  • the substrate 201 may include a plurality of pixels PX. Each of the plurality of pixels PX may emit first light 301 , second light 302 , and third light 303 .
  • the semiconductor light emitting device 150 may be disposed in each of the plurality of pixels PX.
  • the semiconductor light emitting device 150 may be physically attached to and electrically connected to the substrate 201 in each of the plurality of pixels PX.
  • the substrate 201 may include an electrode pad part 220 .
  • the semiconductor light emitting device 150 may include an electrode 1590 .
  • the electrode pad part 220 may have a texture structure.
  • the textured structure may have a spike shape 227 .
  • the spike shape 227 may be composed of peaks and valleys.
  • the electrode 1590 of the semiconductor light emitting device 150 may be disposed on the electrode pad part 220 of the substrate 201 .
  • an electrode of a semiconductor light emitting device and an electrode pad portion of a substrate must be bonded in consideration of a thermal expansion coefficient between different types of substrates. If bonding is performed by applying high-temperature heat, the substrate provided with the electrode pad part is bent. Accordingly, it is difficult to obtain a high degree of detail because pixels must be designed to meet the tolerance considering the warp of the substrate.
  • a plurality of patterns (projections in the final product (1584 in FIG. ) is formed, even if the thermal expansion coefficients between the heterogeneous substrates 1110 and 201 are different, the plurality of semiconductor elements 150 are uniformly pressed to the substrate 201 to obtain high precision and bonding failure. can be prevented
  • the plurality of light emitting elements on the temporary substrate are transferred to a display substrate, and high precision is realized by transferring twice. It was hard to do.
  • the electrode pad portion 220 of the substrate 201 and the electrode 1590 of the semiconductor light emitting device 150 may be bonded using a room temperature bonding method.
  • the room temperature bonding method may be a method of bonding the semiconductor light emitting device 150 of the substrate 1110 to the electrode pad portion 220 of the substrate 201 at room temperature.
  • Room temperature may be, for example, a temperature between 15 degrees and 30 degrees. Since direct bonding is performed between the substrates 1110 and 201 using a room temperature bonding method, a high-definition display of 3,500 PPI or more can be implemented.
  • the electrode pad portion 220 of the substrate 201 and the electrode 1590 of the semiconductor light emitting device 150 may include gold (Au), but this is not limited thereto.
  • the electrode pad portion 220 of the substrate 201 emits semiconductor light.
  • the diffusion layer 240 may be formed in the electrode 1590 of the device 150 by digging into the electrode 1590 .
  • the electrode pad portion 220 of the substrate 201 and the electrode 1590 of the semiconductor light emitting device 150 contain gold (Au), even if a small pressure is applied to the electrode 1590 of the semiconductor light emitting device 150
  • the spike of the electrode pad part 220 of the substrate 201 can easily penetrate the surface of the electrode 1590 of the semiconductor light emitting device 150 and diffuse into the surface, so that the diffusion layer 240 can be formed.
  • the surface of the electrode pad part 220 of the substrate 201 is formed of spike-shaped gold (Au), bonding at room temperature is possible without voids.
  • the diffusion layer 240 reduces the surface resistance between the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad portion 220 of the substrate 201, and the electrode 1590 of the semiconductor light emitting device 150 and the substrate 201
  • the physical adhesion between the electrode pad parts 220 of ) may be strengthened, and electrical connection failure between the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad part 220 of the substrate 201 may be prevented.
  • an electrode of a semiconductor light emitting device or an electrode pad portion of a substrate is oxidized when exposed to air, and an anti-oxidation film having high resistance is formed on the surface.
  • an anti-oxidation film formed on the surface of the electrode of the semiconductor light emitting device is in surface contact with the anti-oxidation film formed on the surface of the electrode pad part of the substrate, electrical resistance is significantly increased, so that voltage or current may not be supplied smoothly.
  • the spike of the electrode pad part 220 of the substrate 201 penetrates the anti-oxidation film formed on the surface of the electrode 1590 of the semiconductor light emitting device 150 and diffuses or penetrates into the diffusion layer 240. ) can be formed. Therefore, the electrode pad portion 220 of the substrate 201 is electrically connected to the metal in the surface of the electrode 1590 of the semiconductor light emitting device 150 by the diffusion layer 240, rather than the anti-oxidation film, thereby greatly reducing contact resistance. Since voltage or current is supplied smoothly, luminance can be improved through improvement in light efficiency.
  • contaminants on the surface of the electrode 1590 of the semiconductor light emitting device 150 or the electrode pad portion 220 of the substrate 201 may be removed through ultrasonic vibration or plasma cleaning.
  • the substrate 201 may include a pattern portion 210 .
  • the electrode pad part 220 may be disposed on the pattern part 210 .
  • the size of the pattern unit 210 may be the same as or larger than the size of the electrode 1590 of the semiconductor light emitting device 150, but is not limited thereto.
  • a surface (or upper surface) of the pattern unit 210 may have a texture structure.
  • the pattern unit 210 may be formed of an insulating material.
  • the surface of the electrode pad part 220 may have a shape corresponding to the shape of the surface of the pattern part 210 . That is, the height of a peak or the depth of a valley in the texture structure of the electrode pad unit 220 may be determined by the shape of the texture structure formed on the surface of the pattern unit 210 .
  • the semiconductor light emitting device 150 may include a first light emitting unit 1510 , a second light emitting unit 1520 and a third light emitting unit 1530 .
  • the first light emitting unit 1510, the second light emitting unit 1520, and the third light emitting unit 1530 may have a vertically stacked structure.
  • the first light emitting unit 1510 generates the first light 301
  • the second light emitting unit 1520 generates the second light 302
  • the third light emitting unit 1530 generates the third light 303.
  • the first light 301 includes red light corresponding to a red wavelength band
  • the second light 302 includes green light corresponding to a green wavelength band
  • the third light 302 includes green light corresponding to a green wavelength band.
  • the light 303 may include blue light corresponding to a blue wavelength band, but is not limited thereto.
  • the first light 301 generated by the first light emitting unit 1510, the second light 302 generated by the second light emitting unit 1520, and the third light generated by the third light emitting unit 1530 ( 303) may be emitted to the outside through the third light emitting unit 1530.
  • a full color image may be implemented by the first light 301 , the second light 302 , and the third light 303 emitted to the outside.
  • a light emitting unit generating light having a large wavelength is excited by light having a short wavelength, and light having a short wavelength as well as light having a large wavelength may be emitted from the light emitting unit.
  • the second light emitting unit 1520 is disposed on the first light emitting unit 1510, and the third light emitting unit 1520 is disposed on top of the first light emitting unit 1510.
  • the part 1530 may be disposed on the second light emitting part 1520 .
  • the second light emitting part 1520 vertically overlaps the first light emitting part 1510
  • the third light emitting part 1530 vertically overlaps each of the first light emitting part 1510 and the second light emitting part 1520. may overlap.
  • the wavelength of the third light 303 generated by the third light emitting unit 1530 is the wavelength of the first light 301 of the first light emitting unit 1510 or the wavelength of the second light emitting unit 1520.
  • the third light emitting unit 1530 may be disposed on the first light emitting unit 1510 or the second light emitting unit 1520 .
  • the wavelength of the first light 301 of the first light emitting unit 1510 or the wavelength of the second light 302 of the second light emitting unit 1520 is the third light 303 of the third light emitting unit 1530.
  • the third light emitting unit 1530 may not be excited by the light 301 or the second light 302 . Therefore, even if the first light 301 of the first light emitting unit 1510 or the second light 302 of the second light emitting unit 1520 passes through the third light emitting unit 1530, the third light emitting unit 1530 may generate only the third light 303 .
  • the wavelength of the second light 302 generated by the second light emitting unit 1520 is longer than the wavelength of the third light 303 of the third light emitting unit 1530, and the wavelength of the first light 302 of the first light emitting unit 1510 Since the wavelength is shorter than the wavelength of the light 301 , the second light emitting unit 1520 may be disposed between the first light emitting unit 1510 and the third light emitting unit 1530 .
  • the wavelength of the first light 301 of the first light emitting unit 1510 is the wavelength of the second light 302 of the second light emitting unit 1520 or the third light 303 of the third light emitting unit 1530.
  • the second light emitting unit 1520 or the third light emitting unit 1530 may not be excited. Therefore, even if the first light 301 of the first light emitting unit 1510 passes through the second light emitting unit 1520 or the third light emitting unit 1530, the second light emitting unit 1520 does not emit the second light 302. , and the third light emitting unit 1530 may generate only the third light 303 .
  • the first light 301 generated by the first light emitting unit 1510, the second light 302 generated by the second light emitting unit 1520, and the third light generated by the third light emitting unit 1530 ( 303) is radiated in all directions, so it can travel not only in the upper direction but also in the lower direction.
  • the wavelengths are short in the order of the first light 301, the second light 302, and the third light 303, the first light 301, the second light 302, and the third light (303) When each of them proceeds in the upward direction, the problem of color mixing does not occur.
  • the second light emitting unit 1520 generates not only the second light 302 but also the third light 303
  • the first light emitting unit 1510 generates not only the first light 301 but also the third light 303.
  • a color mixing problem may occur.
  • the semiconductor light emitting device 150 may include a first selective transmission part 1540 and a second selective transmission part 1550 .
  • the first selective transmission part 1540 may be disposed between the first light emitting part 1510 and the second light emitting part 1520 .
  • the second selective transmission part 1550 may be disposed between the second light emitting part 1520 and the third light emitting part 1530 .
  • the first selective transmission part 1540 and the second selective transmission part 1550 may have a distributed Bragg reflector (DBR) structure.
  • the DBR structure may be formed by stacking medium layers having different refractive indices. These medium layers may be made of an inorganic insulating material.
  • the stacked first medium layer may include SiO 2 and the second medium layer may include TiO 2 , but are not limited thereto.
  • the first selective transmission unit 1540 may be referred to as a first filter
  • the second selective transmission unit 1550 may be referred to as a second filter.
  • the first selective transmission part 1540 may transmit the first light 301 and reflect the second light 302 .
  • the second selective transmission unit 1550 may transmit the first light 301 or the second light 302 and reflect the third light 303 .
  • the reflectivity of the first selective transmission unit 1540 for the first light 301 is close to 0, whereas the reflectance for the second light 302 is close to 1.
  • the light reflectance may approach 0% and the transmittance may approach 100%.
  • the light reflectance may approach 100% and the transmittance may approach 0%.
  • the first light 301 may pass through the first selective transmission unit 1540 and be emitted to the outside, but the second light 302 may be reflected by the first selective transmission unit 1540 and be emitted to the first light emitting unit 1510. ) cannot be entered.
  • the second light 302 of the second light emitting unit 1520 is incident to the first light emitting unit 1510, and the first light 301 as well as the second light 302 are emitted from the first light emitting unit 1510. It is possible to prevent a light color mixing defect caused by the generation.
  • the reflectivity of the second selective transmission unit 1550 for the first light 301 or the second light 302 is close to 0, whereas the reflectivity for the third light 303 is close to 1
  • the light reflectance may approach 0% and the transmittance may approach 100%.
  • the light reflectance may approach 100% and the transmittance may approach 0%.
  • the first light 301 or the second light 302 may pass through the second selective transmission unit 1550 and be emitted to the outside, but the third light 303 is reflected by the second selective transmission unit 1550. and cannot be incident to the second light emitting part 1520.
  • the third light 303 of the third light emitting unit 1530 is incident to the second light emitting unit 1520, and the second light 302 as well as the third light 303 are emitted from the second light emitting unit 1520. It is possible to prevent a light color mixing defect caused by the generation.
  • a reflective layer 1587 may be disposed under the first light emitting part 1510 .
  • the reflective layer 1587 may be provided in the semiconductor light emitting device 150 .
  • the reflective layer 1587 may be disposed between the first light emitting part 1510 and the second insulating layer 1582 .
  • the reflective layer 1587 may be included in the electrode 1590 .
  • the reflective layer 1587 may be provided on the substrate 201 .
  • the reflective layer 1587 may improve light efficiency by reflecting the first light 301 generated by the first light emitting unit 1510 and radiating it to the outside.
  • the second diameter D2 of the second light emitting part 1520 is greater than the first diameter D1 of the first light emitting part 1510, and the third diameter of the third light emitting part 1530 (D3) may be greater than the second diameter (D2) of the second light emitting portion 1520.
  • the second diameter D2 of the second light 302 that is, the second light emitting part 1520 generating green light
  • the third light 303 that is, the third light emitting part 1530 generating blue light
  • the third diameter D3 of the first light 301 that is, the first diameter D1 of the first light emitting part 1510 that generates red light
  • FIGS. 6 to 9 The structure of the semiconductor light emitting device will be described in more detail with reference to FIGS. 6 to 9 .
  • 6 is a perspective view illustrating a semiconductor light emitting device fabricated on a substrate.
  • 7 is a cross-sectional view of the semiconductor light emitting device of FIG. 6 taken along line A-D.
  • 8 is a cross-sectional view of the semiconductor light emitting device of FIG. 6 taken along line B-D.
  • 9 is a cross-sectional view of the semiconductor light emitting device of FIG. 6 taken along line C-D.
  • the structure of the semiconductor light emitting device 150 shown in FIGS. 6 to 9 is only an example and various structural modifications are possible.
  • a semiconductor light emitting device 150 may be fabricated on a substrate 1110 . After the semiconductor light emitting device 150 is transferred to the substrate 201, that is, the display substrate, the substrate 1110 may be separated and removed.
  • the substrate 1110 may be a semiconductor wafer.
  • the semiconductor light emitting device 150 may be manufactured on the substrate 1110 .
  • the semiconductor light emitting device 150 may have a structure capable of simultaneously generating the first light 301 , the second light 302 , and the third light 303 .
  • the third light emitting part 1530, the second light emitting part 1520, and the first light emitting part of the semiconductor light emitting element 150 are formed on the substrate 201 ( 1510) may be sequentially arranged. That is, the second light emitting unit 1520 may be disposed on the third light emitting unit 1530 and the first light emitting unit 1510 may be disposed on the second light emitting unit 1520 .
  • the first light emitting unit 1510, the second light emitting unit 1520, and the third light emitting unit 1530 may have a mesa structure, but are not limited thereto.
  • Each of the first light emitting unit 1510, the second light emitting unit 1520, and the third light emitting unit 1530 may include at least one first conductivity type semiconductor layer, an active layer, and at least one second conductivity type semiconductor layer.
  • the first conductivity type dopant may be an n-type dopant and the second conductivity type dopant may be a p-type dopant, but are not limited thereto.
  • the semiconductor light emitting device 150 is provided between the third light emitting part 1530 and the second light emitting part 1520, the second selective transmission part 1550, and between the second light emitting part 1520 and the first light emitting part 1510. 1 may include a selective transmission unit 1540.
  • the semiconductor light emitting device 150 may include a first conductive layer 1560 , a second conductive layer 1570 and a third conductive layer 1580 .
  • the first conductive layer 1560, the second conductive layer 1570, and the third conductive layer 1580 may be made of a transparent conductive material.
  • the first conductive layer 1560, the second conductive layer 1570, and the third conductive layer 1580 may include ITO or IZO.
  • the second conductivity type semiconductor layer including the p-type dopant is much smaller than the thickness of the first conductivity type semiconductor layer including the n-type dopant, compared to the number of electrons generated in the first conductivity type semiconductor layer, the second The number of holes generated in the conductive semiconductor layer is much smaller. This causes the amount of light in the active layer to decrease.
  • Each of the first conductive layer 1560, the second conductive layer 1570, and the third conductive layer 1580 may increase the number of holes in the second conductive semiconductor layer through a current spreading effect.
  • the first conductive layer 1560 may be disposed between the first light emitting part 1510 and the first selective transmission part 1540 .
  • the first conductive layer 1560 is in contact with the second conductivity type semiconductor layer of the first light emitting unit 1510 to spread current over the entire area of the second conductivity type semiconductor layer of the first light emitting unit 1510.
  • the number of holes can be increased.
  • the second conductive layer 1570 may be disposed between the second light emitting part 1520 and the second selective transmission part 1550 .
  • the second conductive layer 1570 is in contact with the second conductivity type semiconductor layer of the second light emitting unit 1520 to spread current over the entire area of the second conductivity type semiconductor layer of the second light emitting unit 1520.
  • the number of holes can be increased.
  • the third conductive layer 1580 may be disposed between the second selective transmission part 1550 and the third light emitting part 1530 .
  • the third conductive layer 1580 is in contact with the second conductivity type semiconductor layer of the third light emitting unit 1530 to spread current over the entire area of the second conductivity type semiconductor layer of the third light emitting unit 1530.
  • the number of holes can be increased.
  • the second conductivity type semiconductor layer of the second light emitting unit 1520 and the second conductivity type semiconductor layer of the third light emitting unit 1530 may face each other.
  • the semiconductor light emitting device 150 may include an electrode 1590 .
  • the electrode 1590 may include a first electrode 1591 , a second electrode 1592 , a third electrode 1593 , and a fourth electrode 1594 .
  • the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 may be spaced apart from each other.
  • the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 may have a lattice shape, but are not limited thereto.
  • the first electrode 1591 and the second electrode 1592 are disposed along the second direction (Y), and the first electrode 1591 and the third electrode 1593 are disposed along the first direction (X),
  • the first electrode 1591 and the fourth electrode 1594 may be disposed along a diagonal direction.
  • the first electrode 1591 may be disposed on a first side of the first light emitting part 1510 , that is, on one region of the first conductive layer 1560 .
  • the first electrode 1591 may be electrically connected to one region of the first conductive layer 1560 .
  • the second electrode 1592 may be disposed on the first side of the second light emitting unit 1520 , that is, on one area of the second conductive layer 1570 .
  • the second electrode 1592 may be electrically connected to one region of the second conductive layer 1570 .
  • the third electrode 1593 may be disposed on the first side of the third light emitting part 1530 , that is, on one area of the third conductive layer 1580 .
  • the third electrode 1593 may be electrically connected to one region of the third conductive layer 1580 .
  • the fourth electrode 1594 may be disposed on the second side of each of the first light emitting part 1510 , the second light emitting part 1520 , and the third light emitting part 1530 .
  • the fourth electrode 1594 may be one region of the first conductivity type semiconductor layer of the first light emitting unit 1510, one region of the first conductivity type semiconductor layer of the second light emitting unit 1520, and the third light emitting unit ( 1530) may be electrically connected to one region of each of the first conductivity type semiconductor layers.
  • the fourth electrode 1594 may be a common electrode commonly connected to the first light emitting unit 1510 , the second light emitting unit 1520 , and the third light emitting unit 1530 .
  • the fourth electrode 1594 may be grounded, but is not limited thereto.
  • the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 may have different lengths.
  • the length may mean a length in a vertical direction. For example, this is to make the protruding lengths of the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 the same.
  • the semiconductor light emitting device 150 does not tilt and the substrate 201 can be bonded onto.
  • the lengths of the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 may be sequentially increased.
  • the length of the second electrode 1592 connected to the first side of the second light emitting unit 1520 may be greater than the length of the first electrode 1591 connected to the first side of the first light emitting unit 1510 .
  • the length of the third electrode 1593 connected to the first side of the third light emitting unit 1530 may be greater than the length of the second electrode 1592 .
  • the length of the fourth electrode 1594 commonly connected to the first light emitting unit 1510, the second light emitting unit 1520, and the fourth light emitting unit may be greater than the length of the third electrode 1593.
  • each of the first electrode 1591, the second electrode 1592, the third electrode 1593, and the fourth electrode 1594 is a contact electrode 211- 1, 212-1, 213-1, 214-1, connection electrodes 211-2, 212-2, 213-2, 214-2 and bonding electrodes 211-3, 212-3, 213-3, 214-3).
  • Contact electrodes 211-1, 212-1, 213-1, 214-1, connection electrodes 211-2, 212-2, 213-2, 214-2, and bonding electrodes 211-3, 212-3 , 213-3, 214-3) may be vertically stacked.
  • the contact electrode 211-1 is electrically connected to the first conductive layer 1560, the connection electrode 211-2 is in contact with the contact electrode 211-1, and the bonding electrode ( 211-3) is in contact with the connection electrode 211-2 and may be exposed to the outside.
  • the contact electrode 212-1 is electrically connected to the second conductive layer 1570, the connection electrode 212-2 is in contact with the contact electrode 212-1, and the bonding electrode ( 212-3) is in contact with the connection electrode 212-2 and may be exposed to the outside.
  • the contact electrode 213-1 is electrically connected to the third conductive layer 1580, the connection electrode 213-2 is in contact with the contact electrode 213-1, and the bonding electrode ( 214-3) is in contact with the connection electrode 213-2 and may be exposed to the outside.
  • the contact electrode 214-1 is the first conductivity type semiconductor layer of the first light emitting unit 1510, the first conductivity type semiconductor layer of the second light emitting unit 1520, and the third light emitting unit. 1530 may be commonly connected to the first conductivity type semiconductor layer.
  • the connection electrode 214-2 contacts the contact electrode 214-1, and the bonding electrode 214-3 contacts the connection electrode 214-2 and may be exposed to the outside.
  • connection electrode 211-2 of the first electrode 1591, the connection electrode 212-2 of the second electrode 1592, the connection electrode 213-2 of the third electrode 1593, and the fourth electrode 1594 ) of the connection electrodes 214-2 may have different lengths in the vertical direction.
  • the connection electrode 211-2 of the first electrode 1591, the connection electrode 212-2 of the second electrode 1592, the connection electrode 213-2 of the third electrode 1593, and the fourth electrode 1594 The bonding electrode 211-3 of the first electrode 1591, the bonding electrode 212-3 of the second electrode 1592, and the third electrode 1593 by adjusting the length of each connection electrode 214-2.
  • the bonding electrode 213-3 of ) and the bonding electrode 214-3 of the fourth electrode 1594 may be positioned on the same line.
  • connection electrode 211-2 of the first electrode 1591, the connection electrode 212-2 of the second electrode 1592, the connection electrode 213-2 of the third electrode 1593, and the fourth electrode The length in the vertical direction may increase in the order of the connection electrode 214-2 of (1594).
  • the semiconductor light emitting device 150 may include a first insulating layer 1581 and a second insulating layer 1582 .
  • the first insulating layer 1581 may be disposed around the first light emitting unit 1510 , the second light emitting unit 1520 , and the third light emitting unit 1530 .
  • the first insulating layer 1581 is disposed on the upper surface of the first light emitting part 1510, and the side surfaces of the first light emitting part 1510, the second light emitting part 1520, and the third light emitting part 1530, respectively. can be placed on top.
  • the first insulating layer 1581 may insulate the first to third light emitting units 1510 , 1520 , and 1530 from the first to fourth electrodes 1591 , 1592 , 1593 , and 1594 to prevent an electrical short.
  • the second insulating layer 1582 may be disposed on the first insulating layer 1581 disposed on the upper surface of the first light emitting unit 1510 .
  • the second insulating layer 1582 may protect the first light emitting unit 1510 from external impact, moisture, or foreign substances.
  • the second insulating layer 1582 may prevent the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 from protruding. That is, the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 may protrude in a vertical direction with respect to the first light emitting part 1510 . In this case, the second insulating layer 1582 may be disposed between the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 protruding in the vertical direction.
  • each of the first electrode 1591, the second electrode 1592, the third electrode 1593, and the fourth electrode 1594 may be positioned on the same line as the top surface of the second insulating layer 1582. there is. Accordingly, since the first electrode 1591, the second electrode 1592, the third electrode 1593, and the fourth electrode 1594 constitute a plane together with the second insulating layer 1582, the semiconductor light emitting element 150 When pressed to transfer to the substrate 201, the semiconductor light emitting device 150 can be stably transferred (or bonded) to the substrate 201 without tilting.
  • the first insulating layer 1581 and the second insulating layer 1582 may be formed of the same material.
  • the first insulating layer 1581 and the second insulating layer 1582 may be formed of an inorganic material.
  • the first insulating layer 1581 and the second insulating layer 1582 may be formed of different materials.
  • the first insulating layer 1581 may be formed of an inorganic material such as SiOx or SiNx
  • the second insulating layer may be formed of a resin material such as epoxy or an organic material.
  • the substrate 201 may include the pattern portion 210 .
  • the pattern part 210 may be disposed to correspond to the electrode pad part 220 .
  • the pattern part 210 may also include four patterns.
  • the first pattern, the second pattern, the third pattern, and the fourth pattern may be disposed on the same layer, that is, the substrate 201 .
  • Each of the first pattern, second pattern, third pattern, and fourth pattern may protrude upward from the top surface of the substrate 201 .
  • the first pattern, the second pattern, the third pattern, and the fourth pattern may be spaced apart from each other.
  • a first pattern may have a first texture
  • a second pattern may have a second texture
  • a third pattern may have a third texture
  • a fourth pattern may have a fourth texture.
  • the first texture is formed on the upper surface of the first pattern
  • the second texture is formed on the upper surface of the second pattern
  • the third texture is formed on the upper surface of the third pattern
  • the fourth texture is formed on the upper surface of the fourth pattern. It can be.
  • the first pattern, the second pattern, the third pattern, and the fourth pattern are respectively formed by the first electrode pad 221, the second electrode pad 222, the third electrode pad 223 and the fourth electrode pad 220 of the electrode pad unit 220. It may be provided to obtain a texture structure formed on the upper surface of each of the electrode pads 224 . That is, each of the first electrode pad 221, the second electrode pad 222, the third electrode pad 223, and the fourth electrode pad 224 of the electrode pad unit 220 has a first texture of the first pattern, It may be formed in a texture shape corresponding to the second texture of the second pattern, the third texture of the third pattern, and the fourth texture of the fourth pattern.
  • the electrode 1590 of the semiconductor light emitting device 150 may be disposed on the electrode pad portion 220 of the substrate 201 .
  • the electrode pad part 220 may be disposed to correspond to the electrode 1590 of the semiconductor light emitting device 150 .
  • the electrode pad part 220 may include a first electrode pad 221 , a second electrode pad 222 , a third electrode pad 223 , and a fourth electrode pad 224 .
  • the first electrode pad 221 , the second electrode pad 222 , the third electrode pad 223 , and the fourth electrode pad 224 may be disposed on the same layer.
  • the first electrode pad 221 is disposed on the first pattern of the pattern unit 210
  • the second electrode pad 222 is disposed on the second pattern of the pattern unit 210
  • the third electrode pad 223 may be disposed on the third pattern of the pattern unit 210
  • the fourth electrode pad 224 may be disposed on the fourth pattern of the pattern unit 210 .
  • the first electrode pad 221 may have a texture structure corresponding to the first texture on the first pattern
  • the second electrode pad 222 may have a texture structure corresponding to the second texture on the second pattern
  • the third electrode pad 223 may have a texture structure corresponding to the third texture in the third pattern
  • the fourth electrode pad 224 may have a texture structure corresponding to the fourth texture in the fourth pattern.
  • the semiconductor light emitting device 150 may be disposed on the first electrode pad 221 , the second electrode pad 222 , the third electrode pad 223 , and the fourth electrode pad 224 .
  • the first electrode 1591 of the semiconductor light emitting element 150 is disposed on the first electrode pad 221, and the second electrode 1592 of the semiconductor light emitting element 150 is disposed on the second electrode pad 222.
  • the third electrode 1593 of the semiconductor light emitting device 150 is disposed on the third electrode pad 223, and the fourth electrode 1594 of the semiconductor light emitting device 150 is disposed on the fourth electrode pad 224. can be placed in
  • the semiconductor light emitting device 150 may include a porous layer 1583 and at least one protrusion 1584 .
  • a porous layer 1583 may be disposed on the third light emitting part 1530 .
  • the porous layer 1583 may include a plurality of pores. That is, a plurality of pores may be dispersed in the porous layer 1583 .
  • a plurality of functions may have random sizes.
  • the plurality of pores may contain air.
  • the porous layer 1583 may be integrally formed with the third light emitting part 1530 .
  • the plurality of pores may be concentrated close to the upper surface of the third light emitting part 1530 .
  • the porous layer 1583 may be dispersed from the upper surface of the third light emitting part 1530 to a depth of 1/3 of the thickness of the third light emitting part 1530 .
  • the porous layer 1583 may be formed separately from the third light emitting part 1530 . That is, a porous layer 1583 may be formed on the upper surface of the third light emitting part 1530 .
  • Silver is not confined inside the third light emitting part 1530 and is diffused by the plurality of pores of the porous layer 1583 to minimize guide in the lateral direction, thereby improving light extraction efficiency.
  • the first light 301 , the second light 302 , and the third light 303 are scattered by the plurality of pores, so that light having a uniform distribution can be obtained.
  • the protrusion 1584 may be disposed on the third light emitting part 1530 .
  • the protrusion 1584 may be disposed on the porous layer 1583 .
  • the protrusion 1584 may be part of the porous layer 1583 . That is, the upper surface of the porous layer 1583 may be partially etched to form at least one protrusion 1584 . A plurality of pores may be dispersed in the protrusion 1584 .
  • the porous layer 1583 and/or the protrusion 1584 may include a dopant.
  • the dopant may include an n-type dopant.
  • the first light 301 , the second light 302 , and the third light 303 may be more easily extracted by the protrusion 1584 .
  • the first light 301 , the second light 302 , and the third light 303 are scattered in various directions by the plurality of pores of the protrusion 1584 , so that light having a uniform distribution may be obtained.
  • the protrusion 1584 is a semiconductor light emitting device ( 150 may be provided to easily separate the substrate 1110 from the substrate 1110 .
  • the substrate 1110 may be separated using a mechanical lift-off (MLO) process.
  • the MLO process may be a process of separating the substrate 1110 from the semiconductor device by applying physical or artificial force to the substrate 1110 .
  • a manufacturing process of the display device 200 according to the first embodiment will be described with reference to FIGS. 10 and 11 .
  • 10 and 11 illustrate a process of manufacturing a display device by transferring the semiconductor light emitting device 150 of FIG. 6 onto a substrate 201 .
  • a substrate 1110 on which a plurality of semiconductor light emitting devices 150 are manufactured may be provided.
  • the substrate 201 provided with the electrode pad part 220 may be provided in each of the plurality of pixels PX.
  • a driving unit for driving the semiconductor light emitting device 150 of each pixel PX may be embedded in the substrate 201 .
  • the driver may be formed using a semiconductor process.
  • an alignment process may be performed so that the plurality of semiconductor light emitting devices 150 correspond to the plurality of electrode pad parts 220 on the substrate 201 .
  • the electrode 1590 of the semiconductor light emitting device 150 may face the electrode pad part 220 .
  • the first electrode 1591 faces the first electrode pad 221
  • the second electrode 1592 faces the second electrode pad 222.
  • the third electrode 1593 may face the third electrode pad 223 and the fourth electrode 1594 may face the fourth electrode pad 224 .
  • the first electrode pad 221 , the second electrode pad 222 , the third electrode pad 223 , and the fourth electrode pad 224 may have a texture structure.
  • the texture structure may have a spike shape 227 .
  • the plurality of semiconductor light emitting devices 150 on the substrate 1110 may be transferred to the substrate 201 .
  • the semiconductor light emitting device 150 may receive force in a downward direction. Accordingly, the electrode 1590 of the semiconductor light emitting element 150 and the electrode pad part 220 of the substrate 201 collide with each other, and the spike of the electrode pad part 220 causes the electrode (
  • the diffusion layer 240 may be formed by penetrating the surface of the electrode 1590 and diffused into the electrode 1590 .
  • the diffusion layer 240 may be formed on each of the first electrode 1591 , the second electrode 1592 , the third electrode 1593 , and the fourth electrode 1594 . Accordingly, the electrode 1590 of the semiconductor light emitting device 150 and the electrode pad portion 220 are bonded by a room temperature bonding method, so that they can be electrically connected and strongly adhered.
  • the semiconductor light emitting device 150 including the plurality of protrusions 1584 centered on the plurality of protrusions 1584 is formed on the substrate 201. , and the substrate 1110 can be separated.
  • the plurality of protrusions 1584 may be provided to easily separate the substrate 1110 during the MLO process.
  • LLO laser lift-off
  • the semiconductor light emitting device was separated by irradiating a laser beam between the semiconductor light emitting device to be transferred and the substrate.
  • expensive laser equipment is used in the LLO process, huge equipment investment and high process costs are required.
  • the substrate is separated by pulling the substrate only by applying artificial force without using a laser, equipment investment cost and process cost can be reduced.
  • the display device 200 including the plurality of semiconductor light emitting devices 150 can be manufactured.
  • the first light 301, the second light 302, and the third light 303 are simultaneously emitted from each of the plurality of semiconductor light emitting elements 150, and the first light 301 and the second light 302 ) and the image may be displayed by the third light 303 .
  • light extraction efficiency may be improved by the plurality of protrusions 1584 or the porous layer 1583, and thus luminance may be improved.
  • At least one semiconductor layer 1112 , a third light emitting part 1530 and a second selective transmission part 1550 may be formed on a substrate 1110 .
  • the third light emitting unit 1530 includes at least one first conductivity-type semiconductor layer formed on the at least one semiconductor layer 1112, an active layer formed on the first conductivity-type semiconductor layer, and at least one or more formed on the active layer.
  • a second conductivity type semiconductor layer may be included.
  • the first conductivity-type semiconductor layer may include, for example, an n-type dopant, and the second conductivity-type semiconductor layer may include a p-type dopant.
  • At least one semiconductor layer 1112 may be included in at least one first conductivity type semiconductor layer, but is not limited thereto.
  • At least one semiconductor layer 1112 may include a dopant. In this case, concentrations of dopants included in each of the semiconductor layers 1112 may be different.
  • At least one semiconductor layer 1112 includes a first semiconductor layer (1112-1 in FIG. 18), a second semiconductor layer 1112-2, and a third semiconductor layer 1112-1 sequentially formed on the substrate 1110. 3) may be included.
  • the dopant concentration of the second semiconductor layer 1112-2 may be greater than that of the first semiconductor layer 1112-1 or the third semiconductor layer 1112-3.
  • the first semiconductor layer 1112-1, the second semiconductor layer 1112-2, and the third semiconductor layer 1112-3 may include the same dopant, but are not limited thereto.
  • each of the first semiconductor layer 1112-1, the second semiconductor layer 1112-2, and the third semiconductor layer 1112-3 using an electrochemical etching process is a porous layer 1583 including a plurality of pores.
  • the second semiconductor layer 1112-2 having a high dopant concentration is formed by using an electrochemical etching process to form the first semiconductor layer 1112-1 and the second semiconductor layer 1112. -2) may be formed of a porous layer 1583 connected in a plurality of patterns.
  • the substrate 1110 is forcibly separated using the MLO process, thereby forming the second semiconductor layer 1112
  • the plurality of patterns of -2) may be a plurality of projections 1584 .
  • the plurality of patterns of the second semiconductor layer 1112-2 may remain as a plurality of protrusions 1584 on the first conductivity type semiconductor layer of the third light emitting part 1530. .
  • At least one semiconductor layer 1112, the first conductivity-type semiconductor layer 1112-1, the active layer 1112-2, and the second conductivity-type semiconductor layer 1112-3 are formed on a substrate ( 1110) can be grown on. Thereafter, the medium layers having different refractive indices may be stacked to form a second selective transmission unit 1550 having a DBR structure.
  • a third conductive layer ( 1580 in FIGS. 7 to 9 ) is formed between the third light emitting part 1530 and the second selective transmission part 1550, and the second conductive layer 1570 is the second conductive layer 1570. It may be formed on the selective transmission part 1550 . That is, after the third light emitting part 1530 is formed on the substrate 1110, the third conductive layer 1580, the second selective transmission part 1550, and the second conductive layer 1570 may be sequentially formed.
  • a second light emitting unit 1520 may be formed on the second selective transmission unit 1550 .
  • a substrate 1120 having a second light emitting unit 1520 may be provided. Then, after turning the substrate 1120 over, the second light emitting part 120 may be attached to the second selective transmission part 1550 . To this end, after an adhesive member is placed on the second selective transmission unit 1550, a thermal compression process is performed to attach the second light emitting unit 1520 to the second selective transmission unit 1550 via the adhesive member. there is. Substrate 1120 may then be removed. For example, by irradiating a laser beam between the substrate 1120 and the second light emitting part 1520 using the LLO process, the substrate 1120 may be separated from the second light emitting part 1520 .
  • the second light emitting unit 1520 includes at least one first conductive semiconductor layer formed on the substrate 1120, an active layer formed on the first conductive semiconductor layer, and at least one second conductive layer formed on the active layer.
  • a conductive semiconductor layer may be included.
  • the first conductivity-type semiconductor layer may include, for example, an n-type dopant, and the second conductivity-type semiconductor layer may include a p-type dopant.
  • the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer of the second light emitting unit 1520 may be grown using deposition equipment such as MOCVD.
  • the second light emitting part 1520 is attached to the second selective transmission part 1550, so as shown in FIG. 15, the second conductive semiconductor layer of the second light emitting part 1520 It may be disposed on the second selective transmission portion 1550, an active layer may be disposed on the second conductivity type semiconductor layer, and a first conductivity type semiconductor layer may be disposed on the active layer.
  • the first light emitting part 1510 may be formed on the first selective transmission part 1540 .
  • a substrate 1130 provided with a first selective transmission unit 1540 and a first light emitting unit 1510 may be provided. Then, after turning the substrate 1130 over, the first selective transmission part 1540 may be attached to the second light emitting part 1520 . To this end, after an adhesive member is placed on the second light emitting unit 1520, a thermal compression process is performed to attach the first selective transmission unit 1540 to the second light emitting unit 1520 via the adhesive member. there is. Substrate 1130 may then be removed. For example, by irradiating a laser beam between the substrate 1130 and the first light emitting part 1510 using the LLO process, the substrate 1130 may be separated from the first light emitting part 1510 .
  • the first light emitting unit 1510 includes at least one first conductive semiconductor layer formed on the substrate 1130, an active layer formed on the first conductive semiconductor layer, and at least one second conductive layer formed on the active layer.
  • a conductive semiconductor layer may be included.
  • the first conductivity-type semiconductor layer may include, for example, an n-type dopant, and the second conductivity-type semiconductor layer may include a p-type dopant.
  • the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer of the first light emitting unit 1510 may be grown using deposition equipment such as MOCVD.
  • the first selective transmission part 1540 is attached to the second light emitting part 1520, so as shown in FIG. 16, the first selective transmission part 1540 is the second light emitting part 1520
  • the second conductive semiconductor layer of the first light emitting part 1510 is disposed on the first selective transmission part 1540
  • the active layer is disposed on the second conductive semiconductor layer
  • the first conductive semiconductor layer is disposed on the second conductive semiconductor layer.
  • a layer may be disposed on the active layer.
  • a first conductive layer ( 1560 in FIGS. 7 to 9 ) may be formed between the first light emitting part 1510 and the first selective transmission part 1540 .
  • the first conductive layer 1560 may be directly formed on the second light emitting part 1520 .
  • the first conductive layer 1560 may be formed on the substrate 1130 and then transferred onto the substrate 1110 . That is, after the first light emitting part 1510 is formed on the substrate 1130, the first conductive layer 1560 is formed on the first light emitting part 1510, and the first selective layer 1560 is formed on the first conductive layer 1560.
  • a transmission part 1540 may be formed. Then, after the substrate 1130 is turned over, the first selective transmission part 1540 is attached to the second light emitting part 1520, so that the first conductive layer 1560 on the first selective transmission part 1540 is transferred onto the substrate 1110. can be transcribed.
  • a first insulating layer 1581 and a second insulating layer 1582 may be formed around the first selectively transmitting part 1540 , the second light emitting part 1520 , and the second selectively transmitting part, respectively.
  • a residual electrode 1590 may be formed on the first light emitting unit 1510 , the second light emitting unit 1520 , and the third light emitting unit 1530 .
  • a plurality of semiconductor light emitting devices 150 may be formed on the substrate 1110 by etching the third light emitting part 1530 .
  • FIG. 6 One semiconductor element among the plurality of semiconductor elements shown in FIG. 18 is shown in FIG. 6 .
  • the substrate 1110 After flipping the substrate 1110 shown in FIG. 18 and applying pressure to the substrate 1110 to bond the plurality of semiconductor light emitting devices 150 to the substrate 201, the substrate 1110 is removed using the MLO process As a result, the display device 200 can be manufactured (FIGS. 10 and 11).
  • FIG. 23 is a cross-sectional view of a display device according to a second embodiment.
  • the second embodiment is the same as the first embodiment except that a texture structure is formed on the electrode 1590 .
  • components having the same shape, structure, and/or function as those in the first embodiment are given the same reference numerals, and detailed descriptions are omitted.
  • a display device 200A may include a substrate 201 and a semiconductor light emitting device 150 .
  • the substrate 201 may include an electrode pad part 220 .
  • the electrode pad part 220 may include a first electrode pad 221 , a second electrode pad 222 , a third electrode pad 223 , and a fourth electrode pad 224 .
  • the semiconductor light emitting device 150 includes a first light emitting unit 1510, a second light emitting unit 1520, a third light emitting unit 1530, a first selective transmission unit 1540, a second selective transmission unit 1550, and a first insulating unit.
  • a layer 1581 , a second insulating layer 1582 , and an electrode 1590 may be included.
  • the electrode 1590 may include a first electrode 1591 , a second electrode 1592 , a third electrode 1593 , and a fourth electrode 1594 .
  • the first electrode 1591 is connected to the first light emitting unit 1510
  • the second electrode 1592 is connected to the second light emitting unit 1520
  • the third electrode 1593 is connected to the third light emitting unit ( 1530)
  • the fourth electrode 1594 may be connected to the first light emitting unit 1510, the second light emitting unit 1520, and the third light emitting unit 1530 in common.
  • the first selective transmission unit 1540 is disposed between the first light emitting unit 1510 and the second light emitting unit 1520
  • the second selective transmission unit 1550 is disposed between the second light emitting unit 1520 and the third light emitting unit. (1530).
  • surfaces of the electrodes 1590 may have a texture structure.
  • the texture structure may have a spike shape 227 .
  • each spike of the electrode 1590 that is, the first electrode 1591, the second electrode 1592, the third electrode 1593, and the fourth electrode 1594 is the first electrode pad of the substrate 201 ( 221), the second electrode pad 222, the third electrode pad 223, and the fourth electrode pad 224
  • the diffusion layer 240 may be formed by penetrating the surface and diffused into the inside. That is, the diffusion layer 240 may be formed on each of the first electrode pad 221 , the second electrode pad 222 , the third electrode pad 223 , and the fourth electrode pad 224 .
  • the embodiment may be adopted in the display field for displaying images or information.
  • the embodiment can be adopted in the field of display displaying images or information using a semiconductor light emitting device.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
  • the embodiment may be adopted for a TV, signage, smart phone, mobile phone, mobile terminal, automobile HUD, notebook backlight unit, VR or AR display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

디스플레이 장치는 복수의 화소를 포함하는 기판과, 복수의 화소 각각에 반도체 발광 소자를 포함한다. 기판은 전극 패드부를 포함하고, 반도체 발광 소자는 전극을 포함한다. 전극은 전극 패드부 상에 배치되고, 전극 패드부 또는 전극 중 적어도 하나는 텍스쳐 구조를 가질 수 있다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
다양한 분야에 디스플레이 장치가 채용되고 있다. 특히, 최근 들어 TV용 디스플레이 분야뿐만 아니라 가상 현실(VR: Virtual Reality)나 증강 현실(AR: Augmented Reality) 기반 디스플레이 분야나 차량용 헤드업 디스플레이(HUD: Head-Up Display) 분야가 크게 주목받고 있다.
이들 AR용이나 HUD용 디스플레이 장치는 고해상도뿐만 아니라 고정세도가 요구되고 있다. 이에 따라, 휘도가 높고 사이즈가 작은 발광 다이오드를 화소의 광원으로 이용하여 영상을 디스플레이하는 디스플레이 장치가 각광받고 있다.
발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 따라서, 자가 조립 방식은 수많은 발광 소자를 신속하고 정확하게 기판 상에 전사할 수 있어 차세대 전사 방식으로 각광받고 있다.
도 1은 일반적인 디스플레이 장치를 도시한 단면도이다.
도 1에 도시한 바와 같이, 자가 조립 공정을 이용하여 발광 소자(50)가 기판(1) 상의 격벽(2)의 조립 홀(3)에 조립된다.
자가 조립시, 자석에 의한 자기장에 의해 발광 소자(5)가 해당 조립 홀(3)로 이동되고, 유전영동힘에 의해 발광 소자(5)가 조립 홀(3)에 조립된다.
복수의 조립 홀(3)이 격벽(2)에 형성된다. 예컨대, 적색 발광 소자가 해당 조립 홀(3)에 조립되고, 이어서 녹색 발광 소자가 해당 조립 홀(3)에 조립되며, 마지막으로 청색 발광 소자가 해당 조립 홀(3)에 조립된다.
이들 조립 홀(3)은 기판(1) 상에 수평 방향으로 나란하게 배치되고, 이들 조립홀(3) 각각에 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자가 조립된다.
이와 같이, 자가 조립 방식에 의해 조립된 복수의 발광 소자(5)는 수형 방향으로 나란하게 배치되므로, 발광 소자(5)의 사이즈가 작아지더라도 정세도를 높이는데 한계가 있다.
통상 가상 현실(VR: Virtual Reality)나 증강 현실(AR: Augmented Reality) 기반 디스플레이에는 3,500PPI의 고정세도가 요구된다. 하지만, 자가 조립 방식에 의한 발광 소자 기판 디스플레이는 이러한 고 정세도를 구현할 수 없다.
한편, 종래에 PDMS 방식의 스탬핑 전사 방식을 이용하여 발광 소자 기반 디스플레이를 구현하려는 시도가 있었다. 하지만, 이러한 스탱핑 전사 방식에 의한 경우, 전사 공차가 ±3㎛이상으로서, 3,500PPI의 고 정세도에서 요구되는 ±1㎛이하의 공차를 만족하지 못하는 문제가 있다.
한편, 고 정세도나 고 해상도를 구현하기 위해 발광 소자의 사이즈를 줄인다. 종래에 수평 방향으로 나란하게 배치된 발광 소자(5)들 각각의 사이즈가 줄이더라도 고 정세도나 고 해상도를 구현하는데 한계가 있을 뿐만 아니라 발광 소자(5)의 사이즈를 줄이는 경우 광 효율의 감소로 인해 휘도가 저하되는 문제가 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 새로운 구조를 갖는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 고 정세도 및 고 해상도를 갖는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 휘도 저하를 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 복수의 화소를 포함하는 기판; 및 상기 복수의 화소 각각에 반도체 발광 소자를 포함하고, 상기 기판은 전극 패드부를 포함하고, 상기 반도체 발광 소자는 전극을 포함하고, 상기 전극은 상기 전극 패드부 상에 배치되고, 상기 전극 패드부 또는 상기 전극 중 적어도 하나는 텍스쳐 구조를 가질 수 있다.
상기 텍스쳐 구조는 스파이크 형상을 가질 수 있다.
디스플레이 장치는, 상기 전극 패드부 또는 상기 전극 중 적어도 하나에 확산층을 포함할 수 있다.
상기 기판은 패턴부를 포함하고, 상기 전극 패드부는 상기 패턴부 상에 배치될 수 있다.
상기 반도체 발광 소자는, 제1 광을 생성하는 제1 발광부; 제2 광을 생성하는 제2 발광부; 및 제3 광을 생성하는 제3 발광부를 포함하고, 상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 수직으로 적층된 구조를 가질 수 있다.
상기 제2 발광부의 제2 직경은 상기 제1 발광부의 제1 직경보다 크고, 상기 제3 발광부의 제3 직경은 상기 제2 발광부의 상기 제2 직경보다 클 수 있다.
상기 반도체 발광 소자는, 상기 제1 발광부와 상기 제2 발광부 사이에 제1 선택적 투과부; 및 상기 제2 발광부와 상기 제3 발광부 사이에 제2 선택적 투과부를 포함할 수 있다.
상기 반도체 발광 소자는, 상기 제1 발광부와 상기 제1 선택적 투과부 사이에 배치되어, 상기 제1 전극에 전기적으로 연결되는 제1 도전층; 상기 제1 선택적 투과부와 상기 제2 발광부 사이에 배치되어, 상기 제2 전극에 전기적으로 연결되는 제2 도전층; 및 상기 제2 선택적 투과부와 상기 제3 발광부 사이에 배치되어, 상기 제3 전극에 전기적으로 연결되는 제3 도전층을 포함할 수 있다.
상기 반도체 발광 소자는, 상기 제3 발광부 상에 다공성층; 및 상기 제3 발광부 상에 돌기를 포함할 수 있다.
실시예는 도 5에 도시한 바와 같이, 제1 광, 제2 광 및 제3 광을 동시에 출사할 수 있는 반도체 발광 소자(150)를 복수의 화소(PX) 각각에 배치함으로써, 고정세도 및 고 해상도 디스플레이 구현이 가능하다.
즉, 종래에는 제1 광을 출사하는 제1 발광 소자, 제2 광을 출사하는 제2 발광 소자 및 제3 광을 출사하는 제3 발광 소자 각각이 서브 화소에 배치됨으로써, 이들 3개의 발광 소자에 의해 영상이 표시된다. 이러한 경우, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자가 수평 방향으로 배치됨으로써, 화소의 사이즈를 줄이는데 한계가 있어 고 정세도 및 고 해상도 디스플레이 구현이 어렵다. 특히, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 각각의 사이즈를 줄이는 경우, 사이즈가 줄어든 만큼 광 효율이 감소되어 휘도가 저하된다.
이에 반해, 실시예는 제1 광, 제2 광 및 제3 광을 동시에 생성하여 출사할 수 있는 단일 반도체 발광 소자(150)가 복수의 화소(PX) 각각에 배치될 수 있다. 즉, 단위 화소(PX)에 하나의 반도체 발광 소자(150)만이 배치됨으로써, 종래에 비해 화소의 사이즈가 대폭 줄어들 수 있어, 3,500PPI 이상의 고 정세도 디스플레이 구현이 가능하며, 초 고해상도 디스플레이 구현도 가능하다.
아울러, 종래에 수평으로 나란하게 배치되는 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자가 차지하는 면적만큼 실시예의 반도체 발광 소자의 사이즈가 확대됨으로써, 광 효율이 현저하게 증가되어 고 휘도가 얻어질 수 있다.
실시예는 상온 본딩 방식을 이용하여 상온 상태에서 약한 압력에 의해서도 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220)가 용이하게 본딩될 수 있다. 통상, 고온에서 이종 기판 간의 열 팽창 계수 차이로 인해 기판이 휘어져, 3,500PPI 이상의 고 정세도에서 요구되는 ±1㎛이하의 공차를 만족하기 어렵다. 하지만, 실시예에서는 고온을 사용하지 않고 상온 상태에서 본딩 공정이 이루어짐으로써, ±1㎛이하의 공차를 만족하여 3,500PPI 이상의 고 정세도 디스플레이 구현이 가능하다.
실시예는 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 중 적어도 하나에 스파이크 형상(227)의 텍스쳐 구조가 형성됨으로써, 그 스파이크가 전극(1590) 또는 전극 패드부(220)를 뚫고 확산되어 확산층(240)이 형성될 수 있다. 확산층(240)에 의해 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 간의 표면 저항이 줄어들고, 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 간의 물리적 부착력이 강화되며, 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 간의 전기적 연결 불량이 방지될 수 있다. 또한, 기판(201)의 전극 패드부(220)가 반도체 발광 소자(150)의 전극(1590)의 산화 방지막이 아닌 표면 내의 금속에 확산층(240)에 의해 전기적으로 연결되어, 접촉 저항이 크게 줄어 전압이나 전류 공급이 원활하여 광 효율의 향상을 통해 휘도가 향상될 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 일반적인 디스플레이 장치를 도시한 단면도이다.
도 2은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 3는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 4은 도 2의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 6은 기판 상에 제조된 반도체 발광 소자를 도시한 사시도이다.
도 7은 도 6의 반도체 발광 소자를 A-D라인을 따라 절단한 단면도이다.
도 8는 도 6의 반도체 발광 소자를 B-D라인을 따라 절단한 단면도이다.
도 9은 도 6의 반도체 발광 소자를 C-D라인을 따라 절단한 단면도이다.
도 10 및 도 11은 도 6의 반도체 발광 소자를 기판 상에 전사하여 디스플레이 장치를 제조하는 과정을 도시한다.
도 12은 도 10의 반도체 발광 소자를 도시한 평면도이다.
도 13는 도 11의 기판을 도시한 평면도이다.
도 14 내지 도 18는 도 6의 반도체 발광 소자를 제조하는 방법을 설명한다.
도 19은 제1 광, 제2 광 및 제3 광 각각의 파장 대역을 도시한다.
도 20은 제1 실시예에 따른 디스플레이 장치에서 제1 광, 제2 광 및 제3 광의 진행 모습을 도시한다.
도 21는 제2 선택적 투과부에서 광을 선택적으로 투과/차단하는 모습을 도시한다.
도 22은 제1 선택적 투과부에서 광을 선택적으로 투과/차단하는 모습을 도시한다.
도 23는 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 2은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 3는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 4는 도 3의 화소의 일 예를 보여주는 회로도이다.
도 3 및 도 4를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
단위 화소(PX)는 하나의 반도체 발광 소자를 포함하고, 하나의 스캔 라인과 3개의 데이터 라인이 하나의 반도체 발광 소자에 전기적으로 연결된다. 실시예에 따르면, 하나의 반도체 발광 소자는 3개의 서로 상이한 컬러 광을 생성할 수 있다. 예컨대, 하나의 스캔 라인으로 공급된 스캔 신호에 의해 해당 단위 화소(PX)가 선택되고, 3개의 데이터 라인 각각으로 동시에 데이터 전압이 공급된다. 이러한 경우, 제1 데이터 라인(D1)으로 공급된 제1 데이터 전압에 의해 제1 주 파장의 제1 컬러 광이 발광되고, 제2 데이터 라인(D2)으로 공급된 제2 데이터 전압에 의해 제2 주 파장의 제2 컬러 광이 발광되며, 제3 데이터 라인(D3)으로 공급된 제3 데이터 전압에 의해 제3 주 파장의 제3 컬러 광이 발광될 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 3의 PX) 별로 배치된 반도체 발광 소자(150)를 포함할 수 있다. 반도체 발광 소자(150)는 동시에 적색 광, 녹색 광 및 청색 광을 발광할 수 있다.
한편, 실시예는 제1 광, 제2 광 및 제3 광을 동시에 출사하는 단일 반도체 발광 소자를 각 화소에 배치함으로써, 고정세도 및 고해상도 디스플레이를 구현할 수 있다.
이하에서 누락된 설명은 도 4 내지 도 9 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
[제1 실시예]
도 5은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 디스플레이 장치(200)는 기판(201) 및 반도체 발광 소자(150)를 포함할 수 있다.
기판(201)은 그 기판(201) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(201)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(201)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(201)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(201)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
기판(201)은 반도체 발광 소자(150)를 구동하기 위한 구동부(미도시)가 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다. 구동부는 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등을 포함할 수 있다.
기판(201)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX) 각각은 제1 광(301), 제2 광(302) 및 제3 광(303)을 출사할 수 있다.
이를 위해, 복수의 화소(PX) 각각에 반도체 발광 소자(150)가 배치될 수 있다.
제1 실시예에 따르면, 복수의 화소(PX) 각각에서 반도체 발광 소자(150)가 기판(201)에 물리적으로 부착되고 전기적으로 연결될 수 있다.
이를 위해, 기판(201)은 전극 패드부(220)를 포함할 수 있다. 반도체 발광 소자(150)는 전극(1590)를 포함할 수 있다.
전극 패드부(220)는 텍스쳐 구조를 가질 수 있다. 예컨대, 텍스쳐 구조는 스파이크 형상(227)을 가질 수 있다. 스파이크 형상(227)은 피크인 산과 바닥인 골로 구성될 수 있다.
반도체 발광 소자(150)의 전극(1590)은 기판(201)의 전극 패드부(220) 상에 배치될 수 있다.
통상적으로, 고 정세도를 얻기 위해서는 서로 상이한 이종 기판 간의 열 팽창 계수를 고려하여, 반도체 발광 소자의 전극과 기판의 전극 패드부가 본딩되어야 한다. 만일 고온 열을 가해 본딩이 진행되는 경우, 전극 패드부가 구비된 기판이 휘어진다. 이에 따라, 기판의 휘어짐을 고려한 공차에 맞도록 화소가 설계되어야 하므로 고 정세세도를 얻기 어렵다.
하지만, 실시예에 따르면, 반도체 발광 소자(150)를 제조하는데 사용된 기판(도 10의 1110)과 반도체 발광 소자(150) 사이에 서로 이격된 복수의 패턴(최종 제품에서 돌기(도 5의 1584)로 존재함)이 형성됨으로써, 이종 기판(1110, 201) 간의 열 팽창 계수가 상이하더라도 복수의 반도체 소자(150)가 균일하게 기판(201)으로 가압되어 고 정세도를 얻을 수 있고 본딩 불량이 방지될 수 있다.
종래에는 기판 상에 제조된 복수의 반도체 발광 소자를 도너 기판(또는 임시 기판)으로 전사한 후, 임시 기판 상의 복수의 발광 소자를 디스플레이용 기판으로 전사하여, 2회 전사에 의해 고 정세도를 실현하기 어려웠다.
하지만, 실시예에 따르면, 상온 본딩 방식을 이용하여 기판(201)의 전극 패드부(220)와 반도체 발광 소자(150)의 전극(1590)이 본딩될 수 있다. 상온 본딩 방식이란 기판(1110)의 반도체 발광 소자(150)를 기판(201)의 전극 패드부(220)에 상온에서 본딩하는 방식일 수 있다. 상온은 예컨대, 15도 내지 30도 사이의 온도일 수 있다. 상온 본딩 방식을 이용하여 기판(1110, 201) 간 직접 본딩이 수행되므로, 3,500PPI 이상의 고 정세도 디스플레이가 구현될 수 있다.
상온 본딩 방식을 용이하게 실현하기 위해, 기판(201)의 전극 패드부(220)와 반도체 발광 소자(150)의 전극(1590)은 금(Au)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 반도체 발광 소자(150)가 상온 상태에서 가압되는 경우, 기판(201)의 전극 패드부(220)의 스파이크 형상(227)으로 인해, 기판(201)의 전극 패드부(220)가 반도체 발광 소자(150)의 전극(1590)을 파고들어가 전극(1590) 내에 확산층(240)이 형성될 수 있다. 기판(201)의 전극 패드부(220)와 반도체 발광 소자(150)의 전극(1590)은 금(Au)을 포함하는 경우, 반도체 발광 소자(150)의 전극(1590)에 작은 압력이 가해지더라도 기판(201)의 전극 패드부(220)의 스파이크가 용이하게 반도체 발광 소자(150)의 전극(1590)의 표면을 뚫고 그 표면 내부로 확산되어, 확산층(240)이 형성될 수 있다. 아울러, 기판(201)의 전극 패드부(220)의 표면이 스파이크 형태의 금(Au)으로 형성됨으로써, 보이드(void) 없이 상온 본딩이 가능하다.
확산층(240)은 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 간의 표면 저항을 줄여주고, 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 간의 물리적 부착력을 강화하며, 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220) 간의 전기적 연결 불량을 방지할 수 있다.
통상적으로, 반도체 발광 소자의 전극이나 기판의 전극 패드부는 공기 중에 노출되는 경우 산화되어 표면에 저항이 높은 산화 방지막이 형성된다. 이러한 경우, 반도체 발광 소자의 전극의 표면에 형성된 산화 방지막과 기판의 전극 패드부의 표면에 형성된 산화 방지막이 면 접촉되므로, 전기적 저항이 상당히 증가되어 전압이나 전류 공급이 원활하지 않을 수 있다.
하지만, 실시예서와 같이, 기판(201)의 전극 패드부(220)의 스파이크가 반도체 발광 소자(150)의 전극(1590)의 표면에 형성된 산화 방지막을 뚫고 그 내부로 확산 또는 침투하여 확산층(240)이 형성될 수 있다. 따라서, 기판(201)의 전극 패드부(220)가 반도체 발광 소자(150)의 전극(1590)의 산화 방지막이 아닌 표면 내의 금속에 확산층(240)에 의해 전기적으로 연결되어, 접촉 저항을 크게 줄여 전압이나 전류 공급이 원활하여 광 효율의 향상을 통해 휘도가 향상될 수 있다.
한편, 반도체 발광 소자의 전극이나 기판의 전극 패드부의 표면이 오염되는 경우, 보이드(void) 없는 상온 본딩이 어렵다. 따라서, 보이드 없는 상온 본딩을 위해 반도체 발광 소자의 전극이나 기판의 전극 패드부의 표면의 오염물을 제거할 필요가 있다.
실시예에 따르면, 초음파 진동이나 플라즈마 세정을 통해 반도체 발광 소자(150)의 전극(1590)이나 기판(201)의 전극 패드부(220)의 표면의 오염물이 제거될 수 있다.
한편, 기판(201)은 패턴부(210)를 포함할 수 있다. 이러한 경우, 전극 패드부(220)는 패턴부(210) 상에 배치될 수 있다. 예컨대, 패턴부(210)는 반도체 발광 소자(150)의 전극(1590)의 사이즈와 같거나 클 수 있지만, 이에 대해서는 한정하지 않는다. 패턴부(210)의 표면(또는 상면)은 텍스쳐 구조를 가질 수 있다. 예컨대, 패턴부(210)는 절연 물질로 형성될 수 있다.
전극 패드부(220)의 표면은 패턴부(210)의 표면의 형상에 대응하는 형상을 가질 수 있다. 즉, 전극 패드부(220)의 텍스쳐 구조에서 산의 높이나 골의 깊이는 패턴부(210)의 표면에 형성된 텍스쳐 구조의 형상에 의해 결정될 수 있다.
한편, 반도체 발광 소자(150)는 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530)을 포함할 수 있다. 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530)는 수직으로 적층된 구조를 가질 수 있다.
제1 발광부(1510)는 제1 광(301)을 생성하고, 제2 발광부(1520)는 제2 광(302)을 생성하며, 제3 발광부(1530)는 제3 광(303)을 생성할 수 있다. 예컨대, 도 19에 도시한 바와 같이, 제1 광(301)은 적색 파장 대역에 해당하는 적색 광을 포함하고, 제2 광(302)은 녹색 파장 대역에 해당하는 녹색 광을 포함하며, 제3 광(303)은 청색 파장 대역에 해당하는 청색 광을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
따라서, 제1 발광부(1510)에서 생성된 제1 광(301), 제2 발광부(1520)에서 생성된 제2 광(302) 및 제3 발광부(1530)에서 생성된 제3 광(303)은 제3 발광부(1530)를 통해 외부로 출사될 수 있다. 외부로 출사된 제1 광(301), 제2 광(302) 및 제3 광(303)에 의해 풀 컬러 영상이 구현될 수 있다.
통상, 파장이 짧은 광에 의해 파장이 큰 파장의 광을 생성하는 발광부가 여기되어, 해당 발광부에서 파장이 큰 파장의 광뿐만 아니라 파장이 짧은 광도 발광될 수 있다.
이러한 문제를 해소하기 위해, 광(301, 302, 303)이 상부 방향으로 출사되는 상부 발광 방식인 경우, 제2 발광부(1520)는 제1 발광부(1510) 상에 배치되고, 제3 발광부(1530)는 제2 발광부(1520) 상에 배치될 수 있다. 예컨대, 제2 발광부(1520)는 제1 발광부(1510)와 수직으로 중첩되고, 제3 발광부(1530)는 제1 발광부(1510) 및 제2 발광부(1520) 각각과 수직으로 중첩될 수 있다.
상술한 바와 같이, 제3 발광부(1530)에서 생성되는 제3 광(303), 즉 청색 광의 파장은 제1 발광부(1510)의 제1 광(301)의 파장이나 제2 발광부(1520)의 제2 광(302)의 파장보다 짧으므로, 제3 발광부(1530)가 제1 발광부(1510)나 제2 발광부(1520) 상에 배치될 수 있다. 이러한 경우, 제1 발광부(1510)의 제1 광(301)의 파장이나 제2 발광부(1520)의 제2 광(302)의 파장은 제3 발광부(1530)의 제3 광(303)의 파장보다 길으므로, 제1 발광부(1510)의 제1 광(301)이나 제2 발광부(1520)의 제2 광(302)이 제3 발광부(1530)를 통과하더라도, 제1 광(301)이나 제2 광(302)에 의해 제3 발광부(1530)가 여기되지 않을 수 있다. 따라서, 제1 발광부(1510)의 제1 광(301)이나 제2 발광부(1520)의 제2 광(302)이 제3 발광부(1530)를 통과하더라도, 제3 발광부(1530)는 제3 광(303)만을 생성할 수 있다.
제2 발광부(1520)에서 생성되는 제2 광(302), 즉 녹색 광의 파장은 제3 발광부(1530)의 제3 광(303)의 파장보다 길고 제1 발광부(1510)의 제1 광(301)의 파장보다 짧으므로, 제2 발광부(1520)는 제1 발광부(1510)와 제3 발광부(1530) 사이에 배치될 수 있다. 이러한 경우, 제1 발광부(1510)의 제1 광(301)의 파장은 제2 발광부(1520)의 제2 광(302)의 파장이나 제3 발광부(1530)의 제3 광(303)의 파장보다 길으므로, 제1 발광부(1510)의 제1 광(301)이 제2 발광부(1520)나 제3 발광부(1530)를 통과하더라도, 제1 광(301)에 의해 제2 발광부(1520)나 제3 발광부(1530)가 여기되지 않을 수 있다. 따라서, 제1 발광부(1510)의 제1 광(301)이 제2 발광부(1520)나 제3 발광부(1530)를 통과하더라도, 제2 발광부(1520)는 제2 광(302)만을 생성하고 제3 발광부(1530)는 제3 광(303)만을 생성할 수 있다.
한편, 제1 발광부(1510)에서 생성된 제1 광(301), 제2 발광부(1520)에서 생성된 제2 광(302) 및 제3 발광부(1530)에서 생성된 제3 광(303)은 모든 방향으로 방사되므로, 상부 방향뿐만 아니라 하부 방향으로도 진행될 수 있다.
상술한 바와 같이, 제1 광(301), 제2 광(302) 및 제3 광(303)의 순서로 파장이 짧으므로, 제1 광(301), 제2 광(302) 및 제3 광(303) 각각이 상부 방향으로 진행되는 경우에는 컬러 혼색 문제가 발생되지 않는다.
하지만, 제1 광(301), 제2 광(302) 및 제3 광(303) 각각이 하부 방향으로 진행되는 경우, 컬러 혼색 문제가 발생된다. 즉 제3 광(303)이 하부 방향으로 진행되어 제2 발광부(1520)나 제1 발광부(1510)로 입사되는 경우, 제3 광(303)에 의해 제2 발광부(1520)나 제1 발광부(1510)가 여기되어 제2 발광부(1520)나 제1 발광부(1510)에서도 제3 광(303)이 생성될 수 있다. 이러한 경우, 제2 발광부(1520)는 제2 광(302)뿐만 아니라 제3 광(303)도 생성하고, 제1 발광부(1510)는 제1 광(301)뿐만 아니라 제3 광(303)도 생성되어, 컬러 혼색 문제가 발생될 수 있다.
이러한 문제를 해소하기 위해, 반도체 발광 소자(150)는 제1 선택적 투과부(1540) 및 제2 선택적 투과부(1550)를 포함할 수 있다.
제1 선택적 투과부(1540)는 제1 발광부(1510)와 제2 발광부(1520) 사이에 배치될 수 있다. 제2 선택적 투과부(1550)는 제2 발광부(1520)와 제3 발광부(1530) 사이에 배치될 수 있다. 예컨대, 제1 선택적 투과부(1540) 및 제2 선택적 투과부(1550)는 DBR(distributed Bragg reflector) 구조를 가질 수 있다. DBR 구조는 서로 상이한 굴절율을 갖는 매질층이 적층되어 형성될 수 있다. 이들 매질층은 무기 절연 재질로 이루어질 수 있다. 예컨대, 적층되는 제1 매질층은 SiO2을 포함하고, 제2 매질층은 TiO2를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제1 선택적 투과부(1540)는 제1 필터로 불리고, 제2 선택적 투과부(1550)는 제2 필터로 불릴 수 있다.
도 20에 도시한 바와 같이, 제1 선택적 투과부(1540)는 제1 광(301)을 투과시키고 제2 광(302)을 반사시킬 수 있다. 제2 선택적 투과부(1550)는 제1 광(301)이나 제2 광(302)을 투과시키고 제3 광(303)을 반사시킬 수 있다.
도 21에 도시한 바와 같이, 제1 선택적 투과부(1540)는 제1 광(301)에 대한 반사도는 거의 0에 근접하는데 반해, 제2 광(302)에 대한 반사도는 1에 근접하다. 반사도가 0에 근접할수록 광의 반사율은 0%에 근접하고 투과율은 100%에 근접할 수 있다. 반사도가 1에 근접할수록 광의 반사율은 100%에 근접하고 투과율은 0%에 근접할 수 있다. 따라서, 제1 광(301)은 제1 선택적 투과부(1540)를 투과하여 외부로 출사될 수 있지만, 제2 광(302)은 제1 선택적 투과부(1540)에 의해 반사되어 제1 발광부(1510)로 입사되지 못한다. 따라서, 제2 발광부(1520)의 제2 광(302)이 제1 발광부(1510)로 입사되어 제1 발광부(1510)에서 제1 광(301)뿐만 아니라 제2 광(302)도 생성됨으로써 발생되는 광 혼색 불량이 방지될 수 있다.
도 22에 도시한 바와 같이, 제2 선택적 투과부(1550)는 제1 광(301)이나 제2 광(302)에 대한 반사도는 거의 0에 근접한 데 반해, 제3 광(303)에 대한 반사도는 1에 근접하다. 반사도가 0에 근접할수록 광의 반사율은 0%에 근접하고 투과율은 100%에 근접할 수 있다. 반사도가 1에 근접할수록 광의 반사율은 100%에 근접하고 투과율은 0%에 근접할 수 있다. 따라서, 제1 광(301)이나 제2 광(302)은 제2 선택적 투과부(1550)를 투과하여 외부로 출사될 수 있지만, 제3 광(303)은 제2 선택적 투과부(1550)에 의해 반사되어 제2 발광부(1520)로 입사되지 못한다. 따라서, 제3 발광부(1530)의 제3 광(303)이 제2 발광부(1520)로 입사되어 제2 발광부(1520)에서 제2 광(302)뿐만 아니라 제3 광(303)도 생성됨으로써 발생되는 광 혼색 불량이 방지될 수 있다.
한편, 도 20에 도시한 바와 같이, 제1 발광부(1510) 아래에 반사층(1587)이 배치될 수 있다. 예컨대, 반사층(1587)은 반도체 발광 소자(150)에 구비될 수 있다. 예컨대, 반사층(1587)은 제1 발광부(1510)와 제2 절연층(1582) 사이에 배치될 수 있다. 예컨대, 반사층(1587)은 전극(1590)에 포함될 수 있다. 예컨대, 반사층(1587)은 기판(201)에 구비될 수 있다. 반사층(1587)은 제1 발광부(1510)에서 생성된 제1 광(301)을 반사시켜 외부로 출사되도록 하여, 광 효율을 향상시킬 수 있다.
한편, 통상 녹색 광과 청색 광의 광량이 적색 광에 비해 적어, 컬러 광 간 휘도 불균일이 발생될 수 있다. 이러한 문제를 해결하기 위해, 제2 발광부(1520)의 제2 직경(D2)은 제1 발광부(1510)의 제1 직경(D1)보다 크고, 제3 발광부(1530)의 제3 직경(D3)은 제2 발광부(1520)의 제2 직경(D2)보다 클 수 있다. 따라서, 제2 광(302), 즉 녹색 광을 생성하는 제2 발광부(1520)의 제2 직경(D2)이나 제3 광(303), 즉 청색 광을 생성하는 제3 발광부(1530)의 제3 직경(D3)을 제1 광(301), 즉 적색 광을 생성하는 제1 발광부(1510)의 제1 직경(D1)보다 크게 설계함으로써, 컬러 광 간의 휘도 불균일 불량을 방지할 수 있다.
도 6 내지 도 9를 참조하여 반도체 발광 소자의 구조를 보다 상세히 설명한다. 도 6은 기판 상에 제조된 반도체 발광 소자를 도시한 사시도이다. 도 7은 도 6의 반도체 발광 소자를 A-D라인을 따라 절단한 단면도이다. 도 8는 도 6의 반도체 발광 소자를 B-D라인을 따라 절단한 단면도이다. 도 9은 도 6의 반도체 발광 소자를 C-D라인을 따라 절단한 단면도이다. 도 6 내지 도 9에 도시된 반도체 발광 소자(150)의 구조는 하나의 예시에 불과하며 다양한 구조 변형이 가능하다.
도 6에 도시한 바와 같이, 기판(1110) 상에 반도체 발광 소자(150)가 제조될 수 있다. 반도체 발광 소자(150)가 기판(201), 즉 디스플레이용 기판으로 전사된 후 기판(1110)은 분리되어 제거될 수 있다. 기판(1110)은 반도체용 웨이퍼일 수 있다.
반도체 발광 소자(150)는 기판(1110) 상에서 제조될 수 있다. 반도체 발광 소자(150)는 제1 광(301), 제2 광(302) 및 제3 광(303)을 동시에 생성할 수 있는 구조를 가질 수 있다.
반도체 발광 소자(150)가 기판(201)으로 전사된 경우, 기판(201) 상에 반도체 발광 소자(150)의 제3 발광부(1530), 제2 발광부(1520) 및 제1 발광부(1510)가 순차적으로 배치될 수 있다. 즉, 제2 발광부(1520)는 제3 발광부(1530) 상에 배치되고, 제1 발광부(1510)는 제2 발광부(1520) 상에 배치될 수 있다. 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530)는 메사 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530) 각각은 적어도 하나 이상의 제1 도전형 반도체층, 활성층 및 적어도 하나 이상의 제2 도전형 반도체층을 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 n형 도펀트이고, 제2 도전형 도펀트는 p형 도펀트일 수 있지만, 이에 대해서는 한정하지 않는다.
반도체 발광 소자(150)는 제3 발광부(1530)와 제2 발광부(1520) 사이에 제2 선택적 투과부(1550)와 제2 발광부(1520)와 제1 발광부(1510) 사이에 제1 선택적 투과부(1540)를 포함할 수 있다.
반도체 발광 소자(150)는 제1 도전층(1560), 제2 도전층(1570) 및 제3 도전층(1580)을 포함할 수 있다. 제1 도전층(1560), 제2 도전층(1570) 및 제3 도전층(1580)은 투명한 도전성 재질로 이루어질 수 있다. 예컨대, 제1 도전층(1560), 제2 도전층(1570) 및 제3 도전층(1580)은 ITO나 IZO 등을 포함할 수 있다.
p형 도펀트를 포함하는 제2 도전형 반도체층의 두께는 n형 도펀트를 포함하는 제1 도전형 반도체층의 두께보다 매우 얇으므로, 제1 도전형 반도체층에서 생성되는 전자의 개수에 비해 제2 도전형 반도체층에서 생성된 정공의 개수가 훨씬 적다. 이는 활성층의 광량 감소를 야기한다.
제1 도전층(1560), 제2 도전층(1570) 및 제3 도전층(1580) 각각은 전류 스프레딩 효과를 통해 제2 도전형 반도체층의 정공의 개수를 증가시킬 수 있다.
제1 도전층(1560)은 제1 발광부(1510)과 제1 선택적 투과부(1540) 사이에 배치될 수 있다. 예컨대, 제1 도전층(1560)은 제1 발광부(1510)의 제2 도전형 반도체층과 접촉되어 제1 발광부(1510)의 제2 도전형 반도체층의 전 영역으로 전류를 스프레딩시켜 정공의 개수를 증가시킬 수 있다.
제2 도전층(1570)은 제2 발광부(1520)와 제2 선택적 투과부(1550) 사이에 배치될 수 있다. 예컨대, 제2 도전층(1570)은 제2 발광부(1520)의 제2 도전형 반도체층과 접촉되어 제2 발광부(1520)의 제2 도전형 반도체층의 전 영역으로 전류를 스프레딩시켜 정공의 개수를 증가시킬 수 있다.
제3 도전층(1580)은 제2 선택적 투과부(1550)와 제3 발광부(1530) 사이에 배치될 수 있다. 예컨대, 제3 도전층(1580)은 제3 발광부(1530)의 제2 도전형 반도체층과 접촉되어 제3 발광부(1530)의 제2 도전형 반도체층의 전 영역으로 전류를 스프레딩시켜 정공의 개수를 증가시킬 수 있다.
제2 발광부(1520)의 제2 도전형 반도체층과 제3 발광부(1530)의 제2 도전형 반도체층은 서로 마주보도록 배치될 수 있다.
한편, 반도체 발광 소자(150)는 전극(1590)을 포함할 수 있다.
전극(1590)은 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)을 포함할 수 있다.
도 12에 도시한 바와 같이, 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)은 서로 이격되어 배치될 수 있다. 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)은 격자 모양을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 제1 전극(1591)과 제2 전극(1592)은 제2 방향(Y)을 따라 배치되고, 제1 전극(1591)과 제3 전극(1593)은 제1 방향(X)을 따라 배치되며, 제1 전극(1591)과 제4 전극(1594)은 대각선 방향을 따라 배치될 수 있다.
제1 전극(1591)은 제1 발광부(1510)의 제1 측, 즉 제1 도전층(1560)의 일 영역 상에 배치될 수 있다. 예컨대, 제1 전극(1591)은 제1 도전층(1560)의 일 영역에 전기적으로 연결될 수 있다. 제2 전극(1592)은 제2 발광부(1520)의 제1 측, 즉 제2 도전층(1570)의 일 영역 상에 배치될 수 있다. 예컨대, 제2 전극(1592)은 제2 도전층(1570)의 일 영역에 전기적으로 연결될 수 있다. 제3 전극(1593)은 제3 발광부(1530)의 제1 측, 즉 제3 도전층(1580)의 일 영역 상에 배치될 수 있다. 예컨대, 제3 전극(1593)은 제3 도전층(1580)의 일 영역에 전기적으로 연결될 수 있다.
제4 전극(1594)은 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530) 각각의 제2 측 상에 배치될 수 있다. 예컨대, 제4 전극(1594)은 제1 발광부(1510)의 제1 도전형 반도체층의 일 영역, 제2 발광부(1520)의 제1 도전형 반도체층의 일 영역 및 제3 발광부(1530)의 제1 도전형 반도체층 각각의 일 영역에 전기적으로 연결될 수 있다. 제4 전극(1594)은 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530)에 공통으로 연결되는 공통 전극일 수 있다. 예컨대, 제4 전극(1594)은 그라운드 접지될 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)은 상이한 길이를 가질 수 있다. 여기서 길이는 수직 방향으로의 길이를 의미할 수 있다. 예컨대, 이는 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 각각의 돌출된 길이를 동일하게 하기 위함이다. 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 각각의 돌출된 길이가 동일해야, 반도체 발광 소자(150)가 기울어지지 않고 기판(201) 상에 본딩될 수 있다.
제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)의 순서로 길이가 클 수 있다. 예컨대, 제2 발광부(1520)의 제1 측에 연결된 제2 전극(1592)의 길이가 제1 발광부(1510)의 제1 측에 연결된 제1 전극(1591)의 길이보다 클 수 있다. 예컨대, 제3 발광부(1530)의 제1 측에 연결된 제3 전극(1593)의 길이가 제2 전극(1592)의 길이보다 클 수 있다. 예컨대, 제1 발광부(1510), 제2 발광부(1520) 및 제4 발광부에 공통으로 연결된 제4 전극(1594)의 길이가 제3 전극(1593)의 길이보다 클 수 있다.
한편, 도 5 및 도 7 내지 도 9에 도시한 바와 같이, 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 각각은 컨택 전극(211-1, 212-1, 213-1, 214-1), 연결 전극(211-2, 212-2, 213-2, 214-2) 및 본딩 전극(211-3, 212-3, 213-3, 214-3)을 포함할 수 있다. 컨택 전극(211-1, 212-1, 213-1, 214-1), 연결 전극(211-2, 212-2, 213-2, 214-2) 및 본딩 전극(211-3, 212-3, 213-3, 214-3)은 수직으로 적층될 수 있다.
제1 전극(1591)에서, 컨택 전극(211-1)은 제1 도전층(1560)에 전기적으로 연결되고, 연결 전극(211-2)은 컨택 전극(211-1)에 접하고, 본딩 전극(211-3)은 연결 전극(211-2)에 접하며 외부에 노출될 수 있다. 제2 전극(1592)에서, 컨택 전극(212-1)은 제2 도전층(1570)에 전기적으로 연결되고, 연결 전극(212-2)은 컨택 전극(212-1)에 접하고, 본딩 전극(212-3)은 연결 전극(212-2)에 접하며 외부에 노출될 수 있다.
제3 전극(1593)에서, 컨택 전극(213-1)은 제3 도전층(1580)에 전기적으로 연결되고, 연결 전극(213-2)은 컨택 전극(213-1)에 접하고, 본딩 전극(214-3)은 연결 전극(213-2)에 접하며 외부에 노출될 수 있다. 제4 전극(1594)에서, 컨택 전극(214-1)은 제1 발광부(1510)의 제1 도전형 반도체층, 제2 발광부(1520)의 제1 도전형 반도체층 및 제3 발광부(1530)의 제1 도전형 반도체층에 공통으로 연결될 수 있다. 제4 전극(1594)에서, 연결 전극(214-2)은 컨택 전극(214-1)에 접하고, 본딩 전극(214-3)은 연결 전극(214-2)에 접하며 외부에 노출될 수 있다.
제1 전극(1591)의 연결 전극(211-2), 제2 전극(1592)의 연결 전극(212-2), 제3 전극(1593)의 연결 전극(213-2) 및 제4 전극(1594)의 연결 전극(214-2)은 수직 방향으로의 길이가 서로 상이할 수 있다. 제1 전극(1591)의 연결 전극(211-2), 제2 전극(1592)의 연결 전극(212-2), 제3 전극(1593)의 연결 전극(213-2) 및 제4 전극(1594)의 연결 전극(214-2) 각각의 길이 조절에 의해 제1 전극(1591)의 본딩 전극(211-3), 제2 전극(1592)의 본딩 전극(212-3), 제3 전극(1593)의 본딩 전극(213-3) 및 제4 전극(1594)의 본딩 전극(214-3)은 동일 선 상에 위치될 수 있다. 예컨대, 제1 전극(1591)의 연결 전극(211-2), 제2 전극(1592)의 연결 전극(212-2), 제3 전극(1593)의 연결 전극(213-2) 및 제4 전극(1594)의 연결 전극(214-2)의 순서로 수직 방향으로의 길이가 커질 수 있다.
한편, 반도체 발광 소자(150)는 제1 절연층(1581)과 제2 절연층(1582)을 포함할 수 있다.
제1 절연층(1581)은 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530)의 둘레에 배치될 수 있다. 예컨대, 제1 절연층(1581)은 제1 발광부(1510)의 상면 상에 배치되고, 제1 발광부(1510) 및 제2 발광부(1520) 및 제3 발광부(1530) 각각의 측면 상에 배치될 수 있다. 제1 절연층(1581)은 제1 내지 제3 발광부(1510, 1520, 1530)와 제1 내지 제4 전극(1591, 1592, 1593, 1594)을 절연시켜 전기적 쇼트를 방지할 수 있다.
제2 절연층(1582)은 제1 발광부(1510)의 상면 상에 배치된 제1 절연층(1581) 상에 배치될 수 있다. 제2 절연층(1582)은 제1 발광부(1510)를 외부의 충격이나 수분이나 이물질로부터 보호할 수 있다.
제2 절연층(1582)은 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)의 돌출을 방지할 수 있다. 즉, 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)은 제1 발광부(1510)에 대해 수직 방향으로 돌출될 수 있다. 이러한 경우, 제2 절연층(1582)은 수직 방향으로 돌출된 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 사이에 배치될 수 있다. 예컨대, 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 각각의 상면은 제2 절연층(1582)의 상면과 동일 선 상에 위치될 수 있다. 따라서, 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)이 제2 절연층(1582)과 함께 평면을 구성하므로, 반도체 발광 소자(150)를 기판(201) 상에 전사하기 위해 가압될 때, 반도체 발광 소자(150)가 기울어지지 않고 안정적으로 기판(201) 상에 전사(또는 본딩)될 수 있다.
일 예로서, 제1 절연층(1581)과 제2 절연층(1582)은 동일한 재질로 형성될 수 있다. 예컨대, 제1 절연층(1581)과 제2 절연층(1582)은 무기 재질로 형성될 수 있다.
다른 예로서, 제1 절연층(1581)과 제2 절연층(1582)은 상이한 재질로 형성될 수 있다. 예컨대 제1 절연층(1581)은 SiOx나 SiNx와 같은 무기 재질로 형성되고, 제2 절연츠은 에폭시와 같은 수지재나 유기 재질로 형성될 수 있다.
한편, 상술한 바와 같이, 기판(201)은 패턴부(210)를 포함할 수 있다.
패턴부(210)는 전극 패드부(220)에 대응되도록 배치될 수 있다.
나중에 설명하겠지만, 전극 패드부(220)는 4개의 전극 패드(221, 222, 223, 224)를 포함하므로, 패턴부(210) 또한 4개의 패턴을 포함할 수 있다. 제1 패턴, 제2 패턴, 제3 패턴 및 제4 패턴은 동일한 층, 즉 기판(201) 상에 배치될 수 있다. 제1 패턴, 제2 패턴, 제3 패턴 및 제4 패턴 각각은 기판(201)의 상면으로부터 상부 방향으로 돌출될 수 있다. 제1 패턴, 제2 패턴, 제3 패턴 및 제4 패턴은 서로 이격되어 배치될 수 있다.
예컨대, 제1 패턴은 제1 텍스쳐를 갖고, 제2 패턴은 제2 텍스쳐를 갖고, 제3 패턴은 제3 텍스쳐를 가지며, 제4 패턴은 제4 텍스쳐를 가질 수 있다. 제1 텍스쳐는 제1 패턴의 상면에 형성되고, 제2 텍스쳐는 제2 패턴의 상면에 형성되고, 제3 텍스쳐는 제3 패턴의 상면에 형성되며, 제4 텍스쳐는 제4 패턴의 상면에 형성될 수 있다.
제1 패턴, 제2 패턴, 제3 패턴 및 제4 패턴 각각은 전극 패드부(220)의 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224) 각각의 상면에 형성된 텍스쳐 구조를 얻기 위해 구비될 수 있다. 즉, 전극 패드부(220)의 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224) 각각이 제1 패턴의 제1 텍스쳐, 제2 패턴의 제2 텍스쳐, 제3 패턴의 제3 텍스쳐 및 제4 패턴의 제4 텍스쳐에 대응되는 텍스쳐 형상으로 형성될 수 있다.
반도체 발광 소자(150)가 기판(201) 상에 전사되는 경우, 반도체 발광 소자(150)의 전극(1590)은 기판(201)의 전극 패드부(220) 상에 배치될 수 있다.
전극 패드부(220)는 도 12 및 도 13에 도시한 바와 같이, 반도체 발광 소자(150)의 전극(1590)에 대응되도록 배치될 수 있다.
전극 패드부(220)는 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224)를 포함할 수 있다. 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224)는 동일한 층 상에 배치될 수 있다.
제1 전극 패드(221)는 패턴부(210)의 제1 패턴 상에 배치되고, 제2 전극 패드(222)는 패턴부(210)의 제2 패턴 상에 배치되고, 제3 전극 패드(223)는 패턴부(210)의 제3 패턴 상에 배치되며, 제4 전극 패드(224)는 패턴부(210)의 제4 패턴 상에 배치될 수 있다. 따라서, 제1 전극 패드(221)는 제1 패턴 상의 제1 텍스쳐에 대응하는 텍스쳐 구조를 가지며, 제2 전극 패드(222)는 제2 패턴 상의 제2 텍스쳐에 대응하는 텍스쳐 구조를 가질 수 있다. 제3 전극 패드(223)는 제3 패턴 상의 제3 텍스쳐에 대응하는 텍스쳐 구조를 가지며, 제4 전극 패드(224)는 제4 패턴 상의 제4 텍스쳐에 대응하는 텍스쳐 구조를 가질 수 있다.
반도체 발광 소자(150)는 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224) 상에 배치될 수 있다.
예컨대, 반도체 발광 소자(150)의 제1 전극(1591)은 제1 전극 패드(221) 상에 배치되고, 반도체 발광 소자(150)의 제2 전극(1592)은 제2 전극 패드(222) 상에 배치될 수 있다. 예컨대, 반도체 발광 소자(150)의 제3 전극(1593)은 제3 전극 패드(223) 상에 배치되고, 반도체 발광 소자(150)의 제4 전극(1594)은 제4 전극 패드(224) 상에 배치될 수 있다.
다시 도 5를 참조하면, 반도체 발광 소자(150)는 다공성층(1583) 및 적어도 하나 이상의 돌기(1584)를 포함할 수 있다.
다공성층(1583)은 제3 발광부(1530) 상에 배치될 수 있다. 다공성층(1583)은 복수의 기공을 포함할 수 있다. 즉, 복수이 기공이 다공성층(1583)에 분산될 수 있다. 복수의 기능은 랜덤한 사이즈를 가질 수 있다. 복수의 기공은 공기를 포함할 수 있다.
일 예로서, 다공성층(1583)은 제3 발광부(1530)와 일체로 형성될 수 있다. 이러한 경우, 복수의 기공은 제3 발광부(1530)의 상면에 근접하여 밀집될 수 있다. 예컨대, 다공성층(1583)은 제3 발광부(1530)의 상면으로부터 제3 발광부(1530)의 두께의 1/3 깊이에 분산될 수 있다.
다른 예로서, 다공성층(1583)은 제3 발광부(1530)와 별개로 형성될 수 있다. 즉, 제3 발광부(1530)의 상면 상에 다공성층(1583)이 형성될 수 있다.
제1 발광부(1510)에서 생성된 제1 광(301), 제2 발광부(1520)에서 생성된 제2 광(302) 및 제3 발광부(1530)에서 생성된 제3 광(303)은 제3 발광부(1530)의 내부에 갇히지 않고 다공성층(1583)의 복수의 기공에 의해 확산되어 측면 방향으로의 가이드를 최소화하여 광 추출 효율을 향상시킬 수 있다. 아울러, 복수의 기공에 의해 제1 광(301), 제2 광(302) 및 제3 광(303)이 산란되어, 균일한 분포의 광이 얻어질 수 있다.
돌기(1584)는 제3 발광부(1530) 상에 배치될 수 있다. 예컨대, 돌기(1584)는 다공성층(1583) 상에 배치될 수 있다.
예컨대, 돌기(1584)는 다공성층(1583)의 일부일 수 있다. 즉, 다공성층(1583)의 상면이 부분적으로 식각되어, 적어도 하나 이상의 돌기(1584)가 형성될 수 있다. 돌기(1584)에 복수의 기공이 분산될 수 있다.
다공성층(1583) 및/또는 돌기(1584)가 제3 발광부(1530)의 일부인 경우, 다공성층(1583) 및/또는 돌기(1584)는 도펀트를 포함할 수 있다. 다공성층(1583) 및/또는 돌기(1584)가 제3 발광부(1530)의 제1 도전형 반도체층인 경우, 도펀트는 n형 도펀트를 포함할 수 있다.
돌기(1584)에 의해 제1 광(301), 제2 광(302) 및 제3 광(303)은 보다 추출이 용이할 수 있다. 아울러, 돌기(1584)의 복수의 기공에 의해 제1 광(301), 제2 광(302) 및 제3 광(303)은 다양한 방향으로 산란되어 균일한 분포의 광이 얻어질 수 있다.
따라서, 돌기(1584)와 그 돌기(1584)의 복수의 기공에 의해 광 추출 효율이 향상되고 균일한 분포의 광이 얻어져, 휘도가 향상될 수 있다.
돌기(1584)는 도 6에 도시한 바와 같이, 기판(1110) 상에 반도체 발광 소자(150)가 제조된 후 반도체 발광 소자(150)가 기판(201) 상에 전사된 후, 반도체 발광 소자(150)로부터 기판(1110)을 용이하게 분리하기 위해 구비될 수 있다. 예컨대, 기판(1110)은 MLO (mechanical lift-off) 공정을 이용하여 분리될 수 있다. MLO 공정은 기판(1110)에 물리적인 또는 인위적인 힘을 가해 반도체 소자로부터 분리하는 공정일 수 있다.
도 10 및 도 11을 참조하여, 제1 실시에 따른 디스플레이 장치(200)의 제조 공정을 설명한다.
도 10 및 도 11은 도 6의 반도체 발광 소자(150)를 기판(201) 상에 전사하여 디스플레이 장치를 제조하는 과정을 도시한다.
도 10에 도시한 바와 같이, 복수의 반도체 발광 소자(150)가 제조된 기판(1110)이 마련될 수 있다.
아울러, 복수의 화소(PX) 각각에 전극 패드부(220)가 구비된 기판(201)이 마련될 수 있다. 도시되지 않았지만, 기판(201)에 각 화소(PX)의 반도체 발광 소자(150)를 구동하기 위한 구동부가 내장될 수 있다. 예컨대, 구동부는 반도체 공정을 이용하여 형성될 수 있다.
기판(1110)을 뒤집은 후, 복수의 반도체 발광 소자(150)가 기판(201) 상의 복수의 전극 패드부(220)에 대응되도록 얼라인 공정이 수행될 수 있다. 이때, 반도체 발광 소자(150)의 전극(1590)은 전극 패드부(220)에 면 대향될 수 있다. 예컨대, 도 12 및 도 13에 도시한 바와 같이, 제1 전극(1591)은 제1 전극 패드(221)에 면 대향되고, 제2 전극(1592)은 제2 전극 패드(222)에 면 대향될 수 있다. 예컨대, 제3 전극(1593)은 제3 전극 패드(223)에 면 대향되고, 제4 전극(1594)은 제4 전극 패드(224)에 면 대향될 수 있다. 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224)는 텍스쳐 구조를 가질 수 있다. 텍스쳐 구조는 스파이크 형상(227)을 가질 수 있다.
도 11에 도시한 바와 같이, 상온에서 비교적 작은 압력이 기판(1110)에 가해짐으로써, 기판(1110) 상의 복수의 반도체 발광 소자(150)가 기판(201)으로 전사될 수 있다. 기판(1110)에 압력이 가해짐에 따라, 반도체 발광 소자(150)가 하부 방향으로 힘을 받을 수 있다. 이에 따라, 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220)가 서로 부딪히게 되고, 전극 패드부(220)의 스파이크가 반도체 발광 소자(150)의 전극(1590)의 표면을 뚫고 전극(1590) 내부로 확산되어, 확산층(240)이 형성될 수 있다. 즉, 확산층(240)이 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 각각에 형성될 수 있다. 이에 따라, 반도체 발광 소자(150)의 전극(1590)과 전극 패드부(220)가 상온 본딩 방식에 의해 본딩되어, 이들 간에 전기적으로 연결되고 강하게 접착될 수 있다.
이후, MLO 공정을 이용하여 기판(1110)이 상부 방향으로 당겨지는 힘이 작용함으로써, 복수의 돌기(1584)를 중심으로 복수의 돌기(1584)를 포함한 반도체 발광 소자(150)는 기판(201)에 남게 되고, 기판(1110)이 분리될 수 있다.
따라서, 복수의 돌기(1584)는 MLO 공정 수행시, 기판(1110)을 용이하게 분리하기 위해 구비될 수 있다.
종래에는 LLO(Laser Lift-Off) 공정을 이용하여 반도체 발광 소자의 선택적인 전사가 수행되었다. 즉, 전사하고자 하는 반도체 발광 소자와 기판 사이에 레이저가 조사됨으로써, 반도체 발광 소자가 분리되었다. 하지만, LLO 공정은 고가의 레이저 장비가 사용되므로, 막대한 설비 투자 비용과 높은 공정 비용이 들었다. 하지만, 실시예에서는 레이저를 사용하지 않고 단지 인위적인 힘을 가해 기판을 당겨 기판을 분리하는 것이므로, 설비 투자 비용과 공정 비용이 줄어들 수 있다.
기판(1110)이 분리됨으로써, 복수의 반도체 발광 소자(150)를 포함하는 디스플레이 장치(200)가 제조될 수 있다.
따라서, 복수의 반도체 발광 소자(150) 각각에서 제1 광(301), 제2 광(302) 및 제3 광(303)이 동시에 출사되어, 이들 제1 광(301), 제2 광(302) 및 제3 광(303)에 의해 영상이 디스플레이될 수 있다. 이때, 복수의 돌기(1584)나 다공성층(1583)에 의해 광 추출 효율이 향상되어, 휘도가 향상될 수 있다.
도 14 내지 도 18는 도 6의 반도체 발광 소자(150)를 제조하는 방법을 설명한다.
도 14에 도시한 바와 같이, 기판(1110) 상에 적어도 하나 이상의 반도체층(1112), 제3 발광부(1530) 및 제2 선택적 투과부(1550)가 형성될 수 있다.
제3 발광부(1530)는 적어도 하나 이상의 반도체층(1112) 상에 형성되는 적어도 하나 이상의 제1 도전형 반도체층, 제1 도전형 반도체층 상에 형성되는 활성층 및 활성층 상에 형성되는 적어도 하나 이상의 제2 도전형 반도체층을 포함할 수 있다. 제1 도전형 반도체층은 예컨대, n형 도펀트를 포함하고, 제2 도전형 반도체층은 p형 도펀트를 포함할 수 있다.
적어도 하나 이상의 반도체층(1112)은 적어도 하나 이상의 제1 도전형 반도체층에 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
적어도 하나 이상의 반도체층(1112)는 도펀트를 포함할 수 있다. 이때, 반도체층(1112) 각각에 포함된 도펀트의 농도는 상이할 수 있다.
예컨대, 적어도 하나 이상의 반도체층(1112)은 기판(1110) 상에 순차적으로 형성된 제1 반도체층(도 18의 1112-1), 제2 반도체층(1112-2) 및 제3 반도체층(1112-3)을 포함할 수 있다. 이때, 제2 반도체층(1112-2)의 도펀트의 농도가 제1 반도체층(1112-1) 또는 제3 반도체층(1112-3)의 도펀트의 농도보다 클 수 있다. 제1 반도체층(1112-1), 제2 반도체층(1112-2) 및 제3 반도체층(1112-3)은 서로 동일한 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 전기화학 식각 공정을 이용하여 제1 반도체층(1112-1), 제2 반도체층(1112-2) 및 제3 반도체층(1112-3) 각각을 복수의 기공을 포함하는 다공성층(1583)으로 형성할 수 있다. 특히, 제2 반도체층(1112-2)은 도펀트의 농도가 높은 제2 반도체층(1112-2)은 전기화학 식각 공정을 이용하여 제1 반도체층(1112-1)과 제2 반도체층(1112-2) 사이에 복수의 패턴으로 연결되는 다공성층(1583)으로 형성될 수 있다. 나중에 설명하겠지만, 최종 제조된 기판(1110) 상의 복수의 반도체 소자가 디스플레이용 기판(201) 상에 전사된 후, MLO 공정을 이용하여 기판(1110)을 강제적으로 분리함으로써, 제2 반도체층(1112-2)의 복수의 패턴은 복수의 돌기(1584)가 될 수 있다. 기판(1110)이 분리되는 경우, 제2 반도체층(1112-2)의 복수의 패턴이 제3 발광부(1530)의 제1 도전형 반도체층 상에 복수의 돌기(1584)로 잔존할 수 있다.
적어도 하나 이상의 반도체층(1112), 제1 도전형 반도체층(1112-1), 활성층(1112-2) 및 제2 도전형 반도체층(1112-3)은 MOCVD와 같은 증착 장비를 이용하여 기판(1110) 상에 성장될 수 있다. 이후, 서로 상이한 굴절율을 갖는 매질층이 적층 형성됨으로써, DBR 구조를 갖는 제2 선택적 투과부(1550)가 형성될 수 있다.
한편, 도시되지 않았지만, 제3 도전층(도 7 내지 도 9의 1580)이 제3 발광부(1530)와 제2 선택적 투과부(1550) 사이에 형성되고, 제2 도전층(1570)이 제2 선택적 투과부(1550) 상에 형성될 수 있다. 즉, 기판(1110) 상에 제3 발광부(1530)가 형성된 후, 순차적으로 제3 도전층(1580), 제2 선택적 투과부(1550) 및 제2 도전층(1570)이 형성될 수 있다.
도 15에 도시한 바와 같이, 제2 선택적 투과부(1550) 상에 제2 발광부(1520)이 형성될 수 있다.
구체적으로, 제2 발광부(1520)가 구비된 기판(1120)이 마련될 수 있다. 이후, 기판(1120)을 뒤집은 후, 제2 발광부(120)가 제2 선택적 투과부(1550)에 부착될 수 있다. 이를 위해, 제2 선택적 투과부(1550) 상에 접착 부재가 올려진 후, 열 압착 공정을 진행하여 접착 부재를 매개로 하여 제2 발광부(1520)가 제2 선택적 투과부(1550)에 부착될 수 있다. 이후, 기판(1120)이 제거될 수 있다. 예컨대, LLO 공정을 이용하여 레이저가 기판(1120)과 제2 발광부(1520) 사이에 조사됨으로써, 기판(1120)이 제2 발광부(1520)로부터 분리될 수 있다.
한편, 제2 발광부(1520)는 기판(1120) 상에 형성되는 적어도 하나 이상의 제1 도전형 반도체층, 제1 도전형 반도체층 상에 형성되는 활성층 및 활성층 상에 형성되는 적어도 하나 이상의 제2 도전형 반도체층을 포함할 수 있다. 제1 도전형 반도체층은 예컨대, n형 도펀트를 포함하고, 제2 도전형 반도체층은 p형 도펀트를 포함할 수 있다. 제2 발광부(1520)의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 MOCVD와 같은 증착 장비를 이용하여 성장될 수 있다.
기판(1120)이 뒤집어진 후 제2 발광부(1520)가 제2 선택적 투과부(1550)에 부착되므로, 도 15에 도시한 바와 같이, 제2 발광부(1520)의 제2 도전형 반도체층이 제2 선택적 투과부(1550) 상에 배치되고, 활성층이 제2 도전형 반도체층 상에 배치되며, 제1 도전형 반도체층이 활성층 상에 배치될 수 있다.
도 16에 도시한 바와 같이, 제2 발광부(1520) 상에 제1 선택적 투과부(1540)가 형성된 후, 제1 선택적 투과부(1540) 상에 제1 발광부(1510)가 형성될 수 있다.
구체적으로, 제1 선택적 투과부(1540) 및 제1 발광부(1510)가 구비된 기판(1130)이 마련될 수 있다. 이후, 기판(1130)을 뒤집은 후, 제1 선택적 투과부(1540)가 제2 발광부(1520)에 부착될 수 있다. 이를 위해, 제2 발광부(1520) 상에 접착 부재가 올려진 후, 열 압착 공정을 진행하여 접착 부재를 매개로 하여 제1 선택적 투과부(1540)가 제2 발광부(1520)에 부착될 수 있다. 이후, 기판(1130)이 제거될 수 있다. 예컨대, LLO 공정을 이용하여 레이저가 기판(1130)과 제1 발광부(1510) 사이에 조사됨으로써, 기판(1130)이 제1 발광부(1510)로부터 분리될 수 있다.
한편, 제1 발광부(1510)는 기판(1130) 상에 형성되는 적어도 하나 이상의 제1 도전형 반도체층, 제1 도전형 반도체층 상에 형성되는 활성층 및 활성층 상에 형성되는 적어도 하나 이상의 제2 도전형 반도체층을 포함할 수 있다. 제1 도전형 반도체층은 예컨대, n형 도펀트를 포함하고, 제2 도전형 반도체층은 p형 도펀트를 포함할 수 있다. 제1 발광부(1510)의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 MOCVD와 같은 증착 장비를 이용하여 성장될 수 있다.
기판(1130)이 뒤집어진 후 제1 선택적 투과부(1540)가 제2 발광부(1520)에 부착되므로, 도 16에 도시한 바와 같이, 제1 선택적 투과부(1540)가 제2 발광부(1520) 상에 배치되고, 제1 발광부(1510)의 제2 도전형 반도체층이 제1 선택적 투과부(1540) 상에 배치되고, 활성층이 제2 도전형 반도체층 상에 배치되며, 제1 도전형 반도체층이 활성층 상에 배치될 수 있다.
한편, 도시되지 않았지만, 제1 도전층(도 7 내지 도 9의 1560)이 제1 발광부(1510)와 제1 선택적 투과부(1540) 사이에 형성될 수 있다. 예컨대, 제1 도전층(1560)은 제2 발광부(1520) 상에 직접 형성될 수 있다. 예컨대, 제1 도전층(1560)은 기판(1130) 상에 형성된 후 기판(1110) 상으로 전사될 수도 있다. 즉, 기판(1130) 상의 제1 발광부(1510)가 형성된 후, 제1 발광부(1510) 상에 제1 도전층(1560)이 형성되며, 제1 도전층(1560) 상에 제1 선택적 투과부(1540)가 형성될 수 있다. 이후, 기판(1130)을 뒤집은 후 제1 선택적 투과부(1540)가 제2 발광부(1520)에 부착됨으로써, 제1 선택적 투과부(1540) 상의 제1 도전층(1560)이 기판(1110) 상으로 전사될 수 있다.
도 17에 도시한 바와 같이, 제1 발광부(1510), 제1 선택적 투과부(1540), 제2 발광부(1520) 및 제2 선태적 투과부를 식각한 후, 제1 발광부(1510), 제1 선택적 투과부(1540), 제2 발광부(1520) 및 제2 선태적 투과부 각각의 둘레에 제1 절연층(1581) 및 제2 절연층(1582)을 형성할 수 있다. 이후, 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530) 상에 잔극(1590)을 형성할 수 있다.
도 18에 도시한 바와 같이, 제3 발광부(1530)가 식각됨으로써, 기판(1110) 상에 복수의 반도체 발광 소자(150)가 형성될 수 있다.
도 18에 도시된 복수의 반도체 소자 중 하나의 반도체 소자가 도 6에 도시되고 있다.
도 18에 도시된 기판(1110)을 뒤집은 후, 기판(1110)에 압력을 가해 복수의 반도체 발광 소자(150)가 기판(201)에 본딩된 후, MLO 공정을 이용하여 기판(1110)이 제거됨으로써, 디스플레이 장치(200)가 제조될 수 있다(도 10 및 도 11).
[제2 실시예]
도 23는 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제2 실시예는 텍스쳐 구조가 전극(1590)에 형성되는 것을 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명을 생략한다.
도 23을 참조하면, 제2 실시예에 따른 디스플레이 장치(200A)는 기판(201) 및 반도체 발광 소자(150)를 포함할 수 있다.
기판(201)은 전극 패드부(220)를 포함할 수 있다. 도시되지 않았지만, 전극 패드부(220)는 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224)를 포함할 수 있다.
반도체 발광 소자(150)는 제1 발광부(1510), 제2 발광부(1520), 제3 발광부(1530), 제1 선택적 투과부(1540), 제2 선택적 투과부(1550), 제1 절연층(1581), 제2 절연층(1582) 및 전극(1590)을 포함할 수 있다.
예컨대, 전극(1590)은 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)을 포함할 수 있다. 예컨대, 제1 전극(1591)은 제1 발광부(1510)에 연결되고, 제2 전극(1592)은 제2 발광부(1520)에 연결되고, 제3 전극(1593)은 제3 발광부(1530)에 연결되며, 제4 전극(1594)은 제1 발광부(1510), 제2 발광부(1520) 및 제3 발광부(1530)에 공통으로 연결될 수 있다. 예컨대, 제1 선택적 투과부(1540)는 제1 발광부(1510)와 제2 발광부(1520) 사이에 배치되고, 제2 선택적 투과부(1550)는 제2 발광부(1520)와 제3 발광부(1530) 사이에 배치될 수 있다.
예컨대, 전극(1590), 즉 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594)의 표면은 텍스쳐 구조를 가질 수 있다. 텍스쳐 구조는 스파이크 형상(227)을 가질 수 있다.
반도체 발광 소자(150)에 압력이 가해져, 반도체 발광 소자(150)의 전극(1590)과 기판(201)의 전극 패드부(220)가 본딩될 수 있다. 이러한 경우, 전극(1590), 즉 제1 전극(1591), 제2 전극(1592), 제3 전극(1593) 및 제4 전극(1594) 각각의 스파이크가 기판(201)의 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224)의 표면을 뚫고 그 내부로 확산되어, 확산층(240)이 형성될 수 있다. 즉, 확산층(240)이 제1 전극 패드(221), 제2 전극 패드(222), 제3 전극 패드(223) 및 제4 전극 패드(224) 각각에 형성될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 사이니지, 스마트 폰, 모바일 폰, 이동 단말기, 자동차용 HUD, 노트북용 백라이트 유닛, VR이나 AR용 디스플레이 장치에 채택될 수 있다.

Claims (20)

  1. 복수의 화소를 포함하는 기판; 및
    상기 복수의 화소 각각에 반도체 발광 소자를 포함하고,
    상기 기판은 전극 패드부를 포함하고,
    상기 반도체 발광 소자는 전극을 포함하고,
    상기 전극은 상기 전극 패드부 상에 배치되고,
    상기 전극 패드부 또는 상기 전극 중 적어도 하나는 텍스쳐 구조를 갖는
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 텍스쳐 구조는 스파이크 형상을 갖는
    디스플레이 장치.
  3. 제1항에 있어서,
    상기 전극 패드부 또는 상기 전극 중 적어도 하나에 확산층을 포함하는
    디스플레이 장치.
  4. 제3항에 있어서,
    상기 전극 패드부 및 상기 전극은 금을 포함하는
    디스플레이 장치.
  5. 제1항에 있어서,
    상기 기판은 패턴부를 포함하고,
    상기 전극 패드부는 상기 패턴부 상에 배치되는
    디스플레이 장치.
  6. 제5항에 있어서,
    상기 패턴부는,
    제1 텍스쳐를 갖는 제1 패턴;
    제2 텍스쳐를 갖는 제2 패턴;
    제3 텍스쳐를 갖는 제3 패턴; 및
    제4 텍스쳐를 갖는 제4 패턴을 포함하고,
    상기 제1 패턴 내지 제4 패턴은 동일한 층 상에 배치되는
    디스플레이 장치.
  7. 제6항에 있어서,
    상기 전극 패드부는,
    상기 제1 패턴 상에 제1 전극 패드;
    상기 제2 패턴 상에 제2 전극 패드;
    상기 제3 패턴 상에 제3 전극 패드; 및
    상기 제4 패턴 상에 제4 전극 패드를 포함하고,
    상기 제1 전극 패드 내지 제4 전극 패드는 동일한 층 상에 배치되는
    디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 전극 패드 내지 제4 전극 패드 각각의 표면은 상기 제1 패턴 내지 제4 패턴 각각의 표면의 형상에 대응하는 형상을 갖는
    디스플레이 장치.
  9. 제7항에 있어서,
    상기 반도체 발광 소자는 상기 제1 전극 패드 내지 제4 전극 패드 상에 배치되는
    디스플레이 장치.
  10. 제7항에 있어서,
    상기 반도체 발광 소자는,
    제1 광을 생성하는 제1 발광부;
    제2 광을 생성하는 제2 발광부; 및
    제3 광을 생성하는 제3 발광부를 포함하고,
    상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 수직으로 적층된 구조를 갖는
    디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1 광은 적색 광을 포함하고,
    상기 제2 광은 녹색 광을 포함하며,
    상기 제3 광은 청색 광을 포함하는
    디스플레이 장치.
  12. 제10항에 있어서,
    상기 제2 발광부는 상기 제1 발광부 상에 배치되고,
    상기 제3 발광부는 상기 제2 발광부 상에 배치되는
    디스플레이 장치.
  13. 제10항에 있어서,
    상기 제2 발광부의 제2 직경은 상기 제1 발광부의 제1 직경보다 크고,
    상기 제3 발광부의 제3 직경은 상기 제2 발광부의 상기 제2 직경보다 큰
    디스플레이 장치.
  14. 제10항에 있어서,
    상기 전극은,
    상기 제1 발광부의 제1 측 상에 제1 전극;
    상기 제2 발광부의 제1 측 상에 제2 전극;
    상기 제3 발광부의 제1 측 상에 제3 전극; 및
    상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부 각각의 제2 측 상에 제4 전극을 포함하는
    디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 전극은 상기 제1 전극 패드 상에 배치되고,
    상기 제2 전극은 상기 제2 전극 패드 상에 배치되고,
    상기 제3 전극은 상기 제3 전극 패드 상에 배치되며,
    상기 제4 전극은 상기 제4 전극 패드 상에 배치되는
    디스플레이 장치.
  16. 제14항에 있어서,
    상기 제1 전극, 상기 제2 전극, 상기 제3 전극 및 상기 제4 전극은 서로 상이한 길이를 갖는
    디스플레이 장치.
  17. 제10항에 있어서,
    상기 반도체 발광 소자는,
    상기 제1 발광부와 상기 제2 발광부 사이에 제1 선택적 투과부; 및
    상기 제2 발광부와 상기 제3 발광부 사이에 제2 선택적 투과부를 포함하는
    디스플레이 장치.
  18. 제17항에 있어서,
    상기 반도체 발광 소자는,
    상기 제1 발광부와 상기 제1 선택적 투과부 사이에 배치되어, 상기 제1 전극에 전기적으로 연결되는 제1 도전층;
    상기 제1 선택적 투과부와 상기 제2 발광부 사이에 배치되어, 상기 제2 전극에 전기적으로 연결되는 제2 도전층; 및
    상기 제2 선택적 투과부와 상기 제3 발광부 사이에 배치되어, 상기 제3 전극에 전기적으로 연결되는 제3 도전층을 포함하는
    디스플레이 장치.
  19. 제10항에 있어서,
    상기 반도체 발광 소자는,
    상기 제3 발광부 상에 다공성층; 및
    상기 제3 발광부 상에 돌기를 포함하는
    디스플레이 장치.
  20. 제19항에 있어서,
    상기 다공성층 및 상기 돌기는 도펀트를 포함하는
    디스플레이 장치.
PCT/KR2021/016732 2021-11-16 2021-11-16 디스플레이 장치 WO2023090468A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/016732 WO2023090468A1 (ko) 2021-11-16 2021-11-16 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/016732 WO2023090468A1 (ko) 2021-11-16 2021-11-16 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2023090468A1 true WO2023090468A1 (ko) 2023-05-25

Family

ID=86396991

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/016732 WO2023090468A1 (ko) 2021-11-16 2021-11-16 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2023090468A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298205B1 (ko) * 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
KR101673259B1 (ko) * 2015-02-17 2016-11-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190083566A (ko) * 2018-01-04 2019-07-12 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20200026774A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20200403026A1 (en) * 2019-06-19 2020-12-24 Hong Kong Beida Jade Bird Display Limited Systems and methods for coaxial multi-color led

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298205B1 (ko) * 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
KR101673259B1 (ko) * 2015-02-17 2016-11-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190083566A (ko) * 2018-01-04 2019-07-12 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US20200403026A1 (en) * 2019-06-19 2020-12-24 Hong Kong Beida Jade Bird Display Limited Systems and methods for coaxial multi-color led
KR20200026774A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2017122891A1 (en) Display device using semiconductor light emitting device and method for manufacturing
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2017007118A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020159046A1 (en) Semiconductor light emitting element, manufacturing method thereof, and display device including the same
WO2020009262A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020013379A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2023090468A1 (ko) 디스플레이 장치
WO2022039300A1 (ko) 디스플레이 장치의 제조에 사용되는 전사 기판, 디스플레이 장치 및 디스플레이 장치의 제조 방법
WO2023027217A1 (ko) 디스플레이 장치
WO2023033212A1 (ko) 디스플레이 장치
WO2023033213A1 (ko) 디스플레이 패널용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2024080392A1 (ko) 반도체 발광소자의 디스플레이 장치
WO2023027214A1 (ko) 디스플레이 장치
WO2023153532A1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21964854

Country of ref document: EP

Kind code of ref document: A1