WO2024075445A1 - 半導体モジュール、半導体装置、及び車両 - Google Patents

半導体モジュール、半導体装置、及び車両 Download PDF

Info

Publication number
WO2024075445A1
WO2024075445A1 PCT/JP2023/031780 JP2023031780W WO2024075445A1 WO 2024075445 A1 WO2024075445 A1 WO 2024075445A1 JP 2023031780 W JP2023031780 W JP 2023031780W WO 2024075445 A1 WO2024075445 A1 WO 2024075445A1
Authority
WO
WIPO (PCT)
Prior art keywords
recess
recesses
lead
semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/031780
Other languages
English (en)
French (fr)
Inventor
翼 渡壁
昭彦 岩谷
瑶子 中村
雄大 玉井
まい 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE112023002893.1T priority Critical patent/DE112023002893T5/de
Priority to CN202380031150.6A priority patent/CN118974916A/zh
Priority to JP2024555668A priority patent/JP7798206B2/ja
Publication of WO2024075445A1 publication Critical patent/WO2024075445A1/ja
Priority to US18/902,173 priority patent/US20250022832A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631—Shapes of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a semiconductor module, a semiconductor device, and a vehicle.
  • Some power conversion devices such as inverter devices, are equipped with semiconductor devices having circuit boards on which semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors), power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), and FWDs (Free Wheeling Diodes) are mounted.
  • the circuit board includes a wiring board in which a conductor pattern is provided on the surface of an insulating substrate, and circuit components such as semiconductor elements that are arranged on the wiring board.
  • a conductor plate called a lead may be used as a conductive member that electrically connects the electrodes on the surface (upper surface) of the semiconductor element opposite the surface facing the wiring board to the conductor pattern of the wiring board.
  • Patent Document 1 describes a semiconductor device in which the side walls of the dimples formed on the lead frame have inwardly protruding return portions, and the dimples are connected by grooves.
  • Patent Document 2 describes a semiconductor device in which at least four return portions are formed by protruding part of the inner peripheral wall inward on each of a plurality of dimples formed on a lead frame.
  • Patent Document 3 describes a semiconductor device in which a plurality of dimples formed on a lead frame are each formed with a return portion by protruding part of the inner peripheral wall inward on each of the plurality of dimples, and the plurality of dimples include two types of dimples with return portions that differ in orientation.
  • Patent Document 4 describes a semiconductor device in which a large dimple that opens onto at least one of the main surfaces of a die pad in a lead frame and a small dimple that opens onto the inner surface of the large dimple are formed.
  • Patent Document 5 describes a semiconductor device in which a number of rectangular recesses are arranged vertically and horizontally at approximately equal intervals on the surface of a metal plate to which a semiconductor element is fixed, in a region other than the region where the semiconductor element is mounted.
  • the recesses called dimples formed on the surface of the lead are shaped to have walls parallel to the sides of the lead in a planar view, or are arranged in a direction perpendicular to the sides of the lead. For this reason, when peeling occurs in the encapsulant at a position that is the side of the lead in a planar view, the peeling often progresses in a direction perpendicular to that side.
  • the present invention was made in consideration of these points, and one of its objectives is to prevent the progression of peeling at the interface between the lead that is joined to the electrode of the semiconductor element by a bonding material and the sealing material.
  • a semiconductor module comprises a circuit board on which a semiconductor element is mounted, leads joined by a bonding material to electrodes on the upper surface of the semiconductor element, and a sealing material for sealing the semiconductor element and the leads, the leads having a plurality of recesses on the upper surface opposite the lower surface facing the electrode at the bonding portion joined to the electrode, the recesses having a polygonal shape with sides whose bottom surface in a plan view extends in a direction that is not perpendicular to any of the sides of the bonding portion, and each of the plurality of recesses has a return portion protruding from a wall surface.
  • the present invention makes it possible to prevent the progression of peeling at the interface between the lead bonded to the electrode of the semiconductor element by a bonding material and the sealing material.
  • FIG. 1 is a top view illustrating a configuration example of a semiconductor device according to an embodiment; This is a cross-sectional view of the semiconductor device of Figure 1 along line A-A'.
  • FIG. 2 is an enlarged partial top view of a region R in FIG. 1 .
  • 4A and 4B are cross-sectional views of the portion shown in FIG. 3 taken along lines B-B', C-C', and D-D'.
  • FIG. 2 is a top view illustrating a first step in an example of a method for forming a recess. These are cross-sectional views taken along lines B-B', C-C', and D-D' in Figure 5.
  • FIG. 11 is a top view illustrating a second step in the example of a method for forming a recess.
  • FIG. 4 is a top view illustrating a recess formed by the first step and the second step.
  • FIG. 11 is a top view illustrating a third step in the example of a method for forming a recess. These are cross-sectional views taken along lines B-B', C-C', and D-D' in Figure 10.
  • 11 is a top view illustrating a conventional example of a recess for preventing peeling at the interface between a first bonding portion of a lead and a sealing material.
  • FIG. A cross-sectional view of the part shown in Figure 12 along line E-E'.
  • FIG. 13A to 13C are top views illustrating a second example of a method for forming a return portion on a wall surface of a recess.
  • 13 is a perspective view illustrating a third example of a method for forming a return portion on a wall surface of a recess.
  • FIG. 16A to 16C are cross-sectional views showing examples of recesses and additional recesses formed using the punch shown in FIG. 15 .
  • 1 is a schematic plan view showing an example of a vehicle to which a semiconductor device according to the present invention is applied;
  • the X, Y, and Z axes in each of the referenced figures are shown for the purpose of defining the planes and directions in the illustrated semiconductor device, etc., and the X, Y, and Z axes are perpendicular to each other and form a right-handed system.
  • the X direction may be referred to as the left-right direction
  • the Y direction as the front-back direction
  • the Z direction as the up-down direction.
  • the plane including the X and Y axes may be referred to as the XY plane, the plane including the Y and Z axes as the YZ plane, and the plane including the Z and X axes as the ZX plane.
  • These directions (front-back, left-right, up-down directions) and planes are terms used for convenience of explanation, and the corresponding relationship with each of the X, Y, and Z directions may change depending on the mounting posture of the semiconductor device.
  • the heat dissipation surface side (cooler side) of the semiconductor device will be referred to as the bottom side, and the opposite side will be referred to as the top side.
  • a planar view means a case where the top or bottom surface (XY plane) of the semiconductor device, etc. is viewed from the Z direction.
  • the aspect ratios and size relationships between the various components in each figure are merely schematic representations and do not necessarily correspond to the relationships in the semiconductor device or other components that are actually manufactured. For the sake of convenience in explanation, it is assumed that the size relationships between the various components may be exaggerated.
  • the semiconductor device exemplified in the following description is applied to a power conversion device such as an inverter for an industrial or automotive motor. For this reason, the following description will omit detailed descriptions of configurations, functions, operations, etc. that are the same as or similar to known semiconductor devices.
  • FIG. 1 is a top view showing an example of the configuration of a semiconductor device according to one embodiment.
  • FIG. 2 is a cross-sectional view of the semiconductor device in FIG. 1 taken along line A-A'.
  • the sealing material filled in the case is omitted.
  • the hatching showing the cross section of the sealing material filled in the case is omitted.
  • the semiconductor device 1 is configured by placing a semiconductor module 2 on the upper surface of a cooler 3.
  • the cooler 3 is an optional configuration for the semiconductor module 2.
  • the cooler 3 dissipates heat from the semiconductor module 2 to the outside, and has an overall rectangular parallelepiped shape.
  • the cooler 3 is configured by providing multiple fins on the underside of a flat base, and these fins are housed in a water jacket.
  • the cooler 3 is not limited to this and can be modified as appropriate.
  • the semiconductor module 2 includes a base 4, a circuit board 5, a case 6, leads 7, bonding materials S1 to S4, bonding wires 8, and a sealing material 9.
  • the base 4 is a substrate on which the circuit board 5 is mounted, and the base 4 on which the circuit board 5 is mounted is attached to the bottom surface of the case 6 with the surface on which the circuit board 5 is mounted facing upward.
  • the case 6 includes a rectangular annular insulating member 601 with openings on the top and bottom surfaces, main terminals 602 and 603 integrated with the insulating member 601, and a plurality of control terminals 604.
  • the circuit board 5 mounted on the base 4 is accommodated in the hollow portion of the insulating member 601 of the case 6.
  • the base 4 is, for example, a metal plate such as a copper plate, and conducts heat generated by the circuit board 5 to the cooler 3. This type of base 4 may be called a heat sink or heat dissipation layer.
  • the base 4, which is a heat sink may be placed on the top surface of the cooler 3 via a thermally conductive material such as thermal grease or thermal compound.
  • the base 4 may also be omitted.
  • the circuit board 5 includes a wiring board 500 and a semiconductor element 510 mounted on the upper surface of the wiring board 500.
  • the wiring board 500 includes an insulating substrate 501, conductor patterns 502 and 503 provided on the upper surface of the insulating substrate 501, and a conductor pattern 504 provided on the lower surface of the insulating substrate 501.
  • the wiring board 500 may be, for example, a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Brazing) substrate.
  • the wiring board 500 may also be called a laminated substrate.
  • the insulating substrate 501 is not limited to a specific substrate.
  • the insulating substrate 501 may be, for example, a ceramic substrate formed of ceramic materials such as aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ) and zirconium oxide (ZrO 2 ).
  • the insulating substrate 501 may be, for example, a substrate formed of insulating resin such as epoxy resin, a substrate formed by impregnating a base material such as glass fiber with insulating resin, or a substrate formed by coating the surface of a flat metal core with insulating resin.
  • the conductor patterns 502 and 503 provided on the upper surface of the insulating substrate 501 are conductive members used as wiring members in the circuit board 5, and the conductor pattern 504 provided on the lower surface of the insulating substrate 501 is a conductive member used as a heat dissipation member that conducts heat generated in the circuit board 5 to the base 4. These conductor patterns 502 to 504 are formed, for example, from metal plates such as copper or aluminum.
  • the conductor pattern 504 provided on the lower surface of the insulating substrate 501 is joined to the upper surface of the base 4 by a bonding material S1 such as solder.
  • the conductor patterns 502 and 503 provided on the upper surface of the insulating substrate 501 may be called conductor layers, conductor plates, or wiring patterns.
  • the conductor pattern 504 provided on the lower surface of the insulating substrate 501 may be called a heat dissipation layer, heat dissipation plate, or heat dissipation pattern.
  • the conductor patterns 502 and 503 provided on the upper surface of the insulating substrate 501 are conductive members used as wiring members in the circuit board 5, as described above.
  • a semiconductor element 510 is mounted on the upper surface of the first conductor pattern 502.
  • the semiconductor element 510 has a first main electrode (not shown) provided on its lower surface joined to the first conductor pattern 502 by a bonding material S2.
  • a second main electrode (not shown) and a control electrode 512 are provided on the upper surface of the semiconductor element 510. These electrodes are electrically insulated by an insulating layer (not shown) formed on the upper surface of the semiconductor element 510.
  • the insulating layer may be a surface protective film such as a passivation film formed on the upper surface of the semiconductor element 510.
  • the second main electrode is electrically connected to a second conductor pattern 503 provided on the upper surface of the insulating substrate 501 via a lead 7.
  • the lead 7 includes a first joint 701, a second joint 702, and a wiring portion 703 connecting the first joint 701 and the second joint 702.
  • the first joint 701 is electrically connected to the second main electrode of the semiconductor element 510 by a bonding material S3.
  • the second joint 702 is bonded to the second conductor pattern 503 of the wiring board 500 by a bonding material S4.
  • the control electrode 512 on the upper surface of the semiconductor element 510 is electrically connected to a control terminal 604 provided on the case 6 by a bonding wire 8.
  • the first conductor pattern 502 is electrically connected to the first main terminal 602 provided on the case 6, and the second conductor pattern 503 is electrically connected to the second main terminal 603 provided on the case 6.
  • the method of electrically connecting the first conductor pattern 502 and the first main terminal 602 and electrically connecting the second conductor pattern 503 and the second main terminal 603 may be any known connection method and is not limited to a specific method.
  • the shape and position of the main terminals 602 and 603 in the case 6, the number and position of the control terminals 604, etc. are not limited to those illustrated and can be changed as appropriate.
  • the case 6 of the semiconductor module 2 of this embodiment may be provided with a third main terminal, etc. (not illustrated).
  • the semiconductor element 510 is, for example, composed of an RC (Reverse Conducting)-IGBT element that combines the functions of an IGBT (Insulated Gate Bipolar Transistor) element and an FWD (Free Wheeling Diode) element.
  • RC Reverse Conducting
  • IGBT Insulated Gate Bipolar Transistor
  • FWD Free Wheeling Diode
  • the semiconductor element mounted on the upper surface of the wiring board 500 is not limited to a specific one.
  • the upper surface of the wiring board 500 may be mounted with a semiconductor element serving as a switching element such as an IGBT or a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and a semiconductor element serving as a diode element such as an FWD.
  • a reverse blocking (RB)-IGBT or the like having sufficient voltage resistance against reverse bias may be used as the semiconductor element.
  • the semiconductor element is formed in a rectangular shape in a plan view using a semiconductor substrate such as silicon (Si) or silicon carbide (SiC). The shape, number, and location of the semiconductor element may be changed as appropriate.
  • the layout of the conductor pattern as a wiring member provided on the upper surface side of the wiring board 500 is changed according to the type, shape, number, and location of the semiconductor element to be mounted.
  • the switching element in the semiconductor element 510 is an IGBT element
  • the second main electrode on the upper surface side may be called an emitter electrode
  • the first main electrode on the lower surface side may be called a collector electrode.
  • the switching element in the semiconductor element 510 is a MOSFET element
  • the second main electrode on the upper surface side may be called a source electrode
  • the first main electrode on the lower surface side may be called a drain electrode.
  • the control electrode 512 provided on the upper surface of the semiconductor element 510 may include a gate electrode and an auxiliary electrode.
  • the auxiliary electrode may be an auxiliary emitter electrode or an auxiliary source electrode that is electrically connected to the second main electrode and serves as a reference potential for the gate potential.
  • the auxiliary electrode may be a temperature sense electrode that is electrically connected to the temperature sense unit and measures the temperature of the semiconductor element 510.
  • Such electrodes formed on the upper surface of the semiconductor element 510 may be collectively called upper surface electrodes.
  • the above-mentioned lead 7 is formed by bending a metal plate such as a copper plate, and may be called a lead frame or a metal wiring plate.
  • An insulating layer is formed on the upper surface of the semiconductor element 510 so as to surround a second main electrode that is electrically connected to the first joint portion 701 of the lead 7.
  • the insulating layer surrounding the second main electrode restricts the spreading of the bonding material S3 that bonds the second main electrode to the first joint portion 701 of the lead 7 within a plane (XY plane) when melted.
  • the end of the wiring portion 703 of the lead 7 on the side of the first joint 701 is connected to one side of the first joint 701, and is bent from that side in the opposite direction to the bottom surface of the first joint 701 (in other words, the surface of the first joint 701 that faces the second main electrode of the semiconductor element 510).
  • the end of the wiring portion 703 of the lead 7 on the side of the second joint 702 is connected to one side of the second joint 702, and is bent from that side in the opposite direction to the bottom surface of the second joint 702 (in other words, the surface of the second joint 702 that faces the conductor pattern 503).
  • the semiconductor element 510, leads 7, bonding wires 8, etc. housed in the case 6 are sealed with a sealing material 9.
  • the sealing material 9 may be a single insulating material or a combination of multiple types of insulating materials with different compositions (characteristics).
  • the upper surface (the surface opposite to the surface facing the semiconductor element 510) of the first bonding portion 701 of the lead 7 has a plurality of recesses for preventing peeling at the interface between the first bonding portion 701 and the sealing material 9.
  • a first example of the plurality of recesses provided on the upper surface of the first bonding portion 701 will be described below with reference to FIG. 3 and FIG. 4.
  • Figure 3 is a partial top view enlarging region R in Figure 1.
  • Figure 4 is a cross-sectional view taken along lines B-B', C-C', and D-D' of the portion shown in Figure 3.
  • the sealant 9 filled in the case 6 is omitted in Figure 3.
  • each cross-sectional view in Figure 4 shows only a portion of the upper surface side of the first joint 701 and a portion of the sealant 9, and the hatching showing the cross section of the sealant 9 filled in the case 6 is omitted.
  • a number of recesses 720 whose bottoms are equilateral triangles are arranged in a hexagonal lattice (also called a triangular lattice) with basic translation vectors set in the U and V directions.
  • the U direction is the direction rotated -30 degrees from the X direction (a direction rotated 30 degrees counterclockwise)
  • the V direction is the direction opposite to the Y direction, but the U and V directions are not limited to any particular directions.
  • the bottom of each recess 720 is shown as an equilateral triangle, but the planar shape of the bottom is not limited to this, and may be an approximately equilateral triangle with rounded corners.
  • the multiple recesses 720 are arranged such that one wall surface (wall surface 722 in FIG. 3) is oriented approximately parallel to the side (and the opposite side 711) of the upper surface 710 of the first joint 701 to which the wiring portion 703 is connected.
  • the multiple recesses 720 have a corner 724 facing the wall surface 721 perpendicular to the U direction, with a first orientation located on the +U direction side as viewed from the wall surface 721, and a second orientation located on the -U direction side as viewed from the wall surface 721.
  • the recess 720 has a return portion 727 formed on each of the three wall surfaces 721, 722, and 723, which protrudes toward the opposing corners 724, 725, and 726 (see FIG. 4).
  • the return portion 727 is provided by forming an additional recess (hereinafter referred to as an "additional recess") 730 shallower than the depth of the recess 720 in each of the portions constituting the wall surfaces 721, 722, and 723 of the recess 720 in the lead 7 (first joint portion 701).
  • the recess 720 is expanded outward in a plan view by the additional recess 730 formed on each of the wall surfaces 721, 722, and 723, and the return portion 727 protrudes toward the corners facing each wall surface at the position where the additional recess 730 is formed.
  • the additional recess 730 illustrated in FIG. 3 can be formed using a mold used to form the recess 720, as described later.
  • the combinations of the depth of the recesses 720 and the depth of the additional recesses 730 are roughly divided into three types.
  • the recesses 720 have a depth D1
  • the additional recesses 730 have a depth D2 ( ⁇ D1).
  • the recesses 720 have a depth D1
  • the additional recesses 730 have a depth D3 ( ⁇ D2).
  • the recesses 720 have a depth D2, and the additional recesses 730 have a depth D3.
  • the depths D1, D2, and D3 are not limited to a specific depth.
  • the depths D1, D2, and D3 may be, for example, 100 ⁇ m, 50 ⁇ m, and 25 ⁇ m, respectively.
  • the amount of protrusion of the return portion 727 formed on the wall surfaces 721, 722, and 723 of the recess 720 from each wall surface depends on the depth of the additional recess 730.
  • the amount of protrusion L1 of the return portion 727 formed by the additional recess 730 with a depth D2 is greater than the amount of protrusion L2 of the return portion 727 formed by the additional recess 730 with a depth D3 ( ⁇ D2).
  • the sealing material 9 on the first joint 701 fills the recesses 720, thereby increasing the contact area between the upper surface 710 of the first joint 701 and the sealing material 9.
  • the portion of the sealing material 9 inside the recess 720 is less likely to come out of the recess 720. Therefore, peeling at the interface between the first joint 701 of the lead 7 and the sealing material 9 is less likely to occur compared to the conventional example described later with reference to Figures 12 and 13.
  • the recesses 720 formed in the lead 7 for the purpose of preventing peeling of the sealing material 9 may be called roughening holes.
  • the process of forming the recesses 720 in the lead 7 may be called roughening process.
  • FIG. 5 is a top view illustrating a first step in an example of a method for forming a recess.
  • FIG. 6 is a cross-sectional view taken along lines B-B', C-C', and D-D' in FIG. 5.
  • FIG. 7 is a top view illustrating a second step in an example of a method for forming a recess.
  • FIG. 8 is a cross-sectional view taken along lines B-B', C-C', and D-D' in FIG. 7.
  • FIG. 9 is a top view illustrating a recess formed by the first and second steps.
  • FIG. 10 is a top view illustrating a third step in an example of a method for forming a recess.
  • FIG. 10 is a top view illustrating a third step in an example of a method for forming a recess.
  • FIG. 11 is a cross-sectional view taken along lines B-B', C-C', and D-D' in FIG. 10.
  • the top views of FIG. 5, FIG. 7, and FIG. 10 show a state in which a die (punch 10 described later) for forming a recess 720 or an additional recess 730 in the corresponding step is pressed against the first joint 701 of the lead 7, and the triangle indicated by the dotted line shows the shape of the punch 10.
  • a first step is performed in which some of the multiple triangular prism-shaped recesses 720 are formed on the upper surface 710 of the first joint 701 of the lead 7.
  • the first step as illustrated in Figs. 5 and 6, among the recesses 720 arranged in a hexagonal lattice, only recesses 720 are formed that are adjacent in a positional relationship represented by a primitive translation vector and in which two adjacent equilateral triangles are oriented such that the distance between the parallel sides is shorter than the distance between the corners facing the sides.
  • six recesses 720 arranged in a ring shape in a positional relationship represented by a primitive translation vector are formed in a convex direction toward the center of a regular hexagon connecting the formation positions of the six recesses 720, and no recesses 720 are formed in the center of the regular hexagon.
  • a punch 10 is used to form a recess 720 having a depth D1.
  • the depth D1 is, for example, 100 ⁇ m.
  • a second step is performed to form the remaining recesses 720 of the multiple triangular prism-shaped recesses 720 and additional recesses 730 for some of the recesses 720 formed in the first step.
  • the second step is performed by shifting the relative positions of the punch 10 used in the first step and the first joint portion 701 of the lead 7 in a plan view by a direction and distance corresponding to the basic translation vector in the U direction.
  • some of the punches 10 move to positions where the recesses 720 were not formed in the first step.
  • the bottom surface (equilateral triangle) of the recesses 720 formed in the first step is opposite to the bottom surface (equilateral triangle) of the recesses 720. That is, the corners of the bottom surface of the punch 10 that has been moved to the position where the recesses 720 were formed in the first step are positioned outside the recesses 720. Therefore, as shown in FIG.
  • the punch 10 used in the first step can form triangular prism-shaped recesses 720 that were not formed in the first step, and additional recesses 730 for some of the triangular prism-shaped recesses 720 formed in the first step. At this time, the bottom surface of the additional recesses 730 is triangular.
  • a punch 10 is used to form a recess 720 and an additional recess 730 having a depth D2 shallower than the depth D1.
  • the depth D2 is, for example, 50 ⁇ m.
  • the triangular prism-shaped recesses 720 without the additional recesses 730 and the recesses 720 with the additional recesses 730 and the return portions 727 are arranged in a hexagonal lattice pattern.
  • the recesses 720 with the return portions 727 have a depth D1 as shown in the cross-sectional views of lines B-B' in FIG. 4 and FIG. 8, and have return portions 727 with a protruding amount L1 at a position corresponding to the depth D2 of the additional recesses 730.
  • the recesses 720 formed in the first step among the recesses 720 without the return portions 727 have a depth D1 as shown in the cross-sectional views of lines C-C' in FIG. 4 and FIG. 8. Furthermore, the recesses 720 formed in the second step have a depth D2 ( ⁇ D1) as shown in the cross-sectional views of lines D-D' in FIG. 4 and FIG. 8. Furthermore, the bottom surface of the additional recesses 730 is triangular.
  • a third step is performed to form additional recesses 730 in the triangular prism-shaped recesses 720 in which the additional recesses 730 were not formed in the second step.
  • the third step as illustrated in FIG. 10, the relative positions of the punch 10 and the first joint 701 of the lead 7 used in the first and second steps in a plan view are further shifted by a direction and distance corresponding to the basic translation vector in the U direction.
  • the punch 10 moves to the position of the recesses 720 in which the additional recesses 730 were not formed in the second step.
  • the bottom surface (equilateral triangle) of the recesses 720 formed in the first step is opposite to the bottom surface (equilateral triangle) of the recesses 720. That is, the corners of the bottom surface of the punch 10 that has been moved to the position where the recess 720 was formed in the first or second step are positioned outside the recess 720. Therefore, the punch 10 used in the first and second steps can form the additional recess 730 in all of the triangular prism-shaped recesses 720 where the additional recess 730 has not been formed.
  • a punch 10 is used to form an additional recess 730 having a depth D3 that is shallower than the depth D2.
  • the depth D3 is, for example, 25 ⁇ m.
  • the method described above with reference to Figures 5 to 11 is merely one example of a method for forming a recess 720 on the upper surface 710 of the first joint portion 701 of the lead 7, the recess 720 having three wall surfaces 721, 722, 723 and a return portion 727 on each of the three wall surfaces 721, 722, 723.
  • FIG. 12 is a top view illustrating a conventional example of a recess for preventing peeling at the interface between the first joint of the lead and the sealing material.
  • FIG. 13 is a cross-sectional view along line E-E' of the portion shown in FIG. 12.
  • FIG. 12 shows a region corresponding to region R in FIG. 1.
  • FIG. 13 shows only the portion related to peeling at the interface between the first joint of the lead and the sealing material, and omits the hatching showing the cross section of the coating agent and sealing resin as the sealing material 9.
  • the top surface 710 of the first joint portion 701 of the lead 7 illustrated in Figures 12 and 13 has rectangular bottom recesses 740 arranged in a square lattice pattern as recesses to prevent peeling at the interface with the sealing material 9.
  • the wall surface of the recess 740 is composed of a wall surface that is approximately parallel to the side (and the opposite side 711) to which the wiring portion 703 is connected on the top surface 710 of the first joint portion 701, and a wall surface that is approximately perpendicular to the side 711. Furthermore, the return portion 727 described above with reference to Figures 3 to 11 is not formed on the wall surface of the recess 740.
  • a coating agent 901 that coats the semiconductor element 510 and the lead 7 (first joint portion 701) and a sealing resin 902 that seals the semiconductor element 510 and the lead 7 coated with the coating agent 901 are used as the sealing material 9.
  • the coating agent 901 may be, for example, an insulating material such as PA (polyamide).
  • the sealing resin 902 may be, for example, an epoxy resin, a silicone gel, etc.
  • the difference in thermal expansion coefficient between the coating agent 901 and the joint material S3 is large, and the stress change due to the thermal history of the semiconductor device is large, which may cause peeling.
  • the peeling that occurs at the interface between the coating agent 901 and the joint material S3 progresses to the interface between the coating agent 901 and the upper surface 710 of the first joint portion 701 of the lead 7.
  • the stress caused by the difference in thermal expansion coefficients, etc. increases in a direction perpendicular to the side of the upper surface 710 of the first bonding portion 701, and the peeling progresses in this direction (in the example of FIG.
  • the recess 720 of the present embodiment described above with reference to FIGS. 3 to 11 is a triangular prism, and therefore necessarily has a wall surface that is not perpendicular to the sides of the upper surface 710 of the first joint portion 701 of the lead 7. Therefore, compared to the recess 740 having only wall surfaces perpendicular to one of the sides of the upper surface 710 as illustrated in FIG. 12, peeling is less likely to occur at the interface between the wall surface of the recess 720 and the sealing material 9, and the effect of preventing the peeling from progressing is high.
  • the recess 720 of the present embodiment has a return portion 727 that protrudes from the wall surface toward the opposing corner, the part of the sealing material 9 (coating agent 901, etc.) that has entered the recess 720 is less likely to come out of the recess 720. Therefore, in the semiconductor device 1 according to the present embodiment, the effect of preventing the peeling from progressing at the interface between the upper surface 710 of the first joint portion 701 of the lead 7 and the sealing material 9 is high, and the occurrence of failures due to cracks in the sealing material 9 can be prevented.
  • the change in the interface between the sealing material 9 and the wall surface of the recess 720 in the direction perpendicular to the side of the top surface 710 of the first joint portion 701 of the lead 7 can be made more complex, and the effect of preventing the progression of peeling at the interface can be further enhanced.
  • the method of forming the return portion 727 on the wall surfaces 721, 722, and 723 of the recess 720 is not limited to the method described above with reference to Figures 5 to 11, and may be another method.
  • the punch (pressing die) used to form the triangular prism-shaped recess 720 in the first step, the punch used to form the recess 720 and the additional recess 730 in the second step, and the punch used to form the additional recess 730 in the third step may be different punches.
  • the recess 720 having the return portion 727 may be formed by, for example, forming the recess 720 of a first depth on the upper surface 710 of the first joint 701 of the lead 7 using a first punch (pressing die), and then forming the additional recess 730 of a second depth shallower than the first depth for all of the recess 720 using a second punch (pressing die).
  • a forming method is effective, for example, when the number of triangular prism-shaped recesses 720 formed on the upper surface 710 of the first joint 701 is small.
  • the orientation of the bottom surface (equilateral triangle) of the recess 720 may be in a single orientation, or may have a first orientation and a second orientation as described above.
  • FIG. 14 is a top view illustrating a second example of a method for forming a return portion on the wall surface of a recess.
  • FIG. 15 is a perspective view illustrating a third example of a method for forming a return portion on the wall surface of a recess.
  • FIG. 16 is a cross-sectional view showing an example of a recess and an additional recess formed using the punch illustrated in FIG. 15.
  • the method of forming the return portion 727 protruding toward the corners facing each of the wall surfaces 721, 722, and 723 in the triangular prism-shaped recess 720 is not limited to the press processing using the triangular prism-shaped punch 10 described above.
  • the additional recess 730 for forming the return portion 727 may be formed by press processing using a punch having a Y-shaped bottom surface 11 in a plan view as shown by the dotted line in FIG. 14.
  • the ratio W2/W1 between the side length W1 in a plan view of the triangular prism-shaped recess 720 formed by the punch 10 and the side direction dimension W2 of the recess 720 in the additional recess 730 to be formed can be set to any value. Therefore, for example, by adjusting the ratio W2/W1 and the depth of the additional recess 730, the return portion 727 with the desired protrusion amount L3 can be formed. By adjusting the ratio W2/W1 and the depth of the additional recess 730, the shape of the return portion 727 in a plan view can also be adjusted.
  • the area of the return portion 727 in plan view becomes larger (i.e., the path through which the sealant flows from the opening end side of the recess 720 to the bottom surface becomes narrower), preventing the sealant 9 from being insufficiently filled between the return portion 727 and the bottom surface of the recess 720.
  • the punch 10 used to form the recess 720 and the additional recess 730 may have a triangular pyramid-shaped convex bottom surface, as shown in FIG. 15.
  • the bottom surface of the recess 720 has a triangular pyramid-shaped concave shape, as shown in FIG. 16, so that the contact area between the sealing material 9 and the bottom surface of the recess 720 increases.
  • the contact area between the sealing material 9 and the bottom surface of the additional recess 730 increases.
  • the protruding direction of the return portion 727 is inclined by an angle ⁇ toward the bottom surface from the direction perpendicular to the wall surfaces 721, 722, and 723, and the return portion 727 is more effective in preventing the sealing material 9 from slipping out of the recess 720.
  • the above-mentioned recess 720 has been described as having a bottom shape in a planar view that is an equilateral triangle.
  • the shape of the bottom of the recess 720 in a planar view is not limited to an equilateral triangle, and may be another triangular shape.
  • the shape of the bottom of the recess 720 in a planar view is not limited to a triangular shape, and may be a polygonal shape having sides that extend in a direction that is not perpendicular to any of the sides of the first joint portion 701 of the lead 7.
  • the shape of the bottom of the punch 10 is not limited to the convex triangular pyramid shape described above, and may be another convex shape.
  • the recesses 720 having return portions 727 on the wall surface described in the above embodiment may be arranged in a hexagonal lattice pattern over the entire upper surface 710 of the first joint portion 701 of the lead 7, or may not be arranged in a specific area of the upper surface 710. Furthermore, the recesses 720 are not limited to being formed on the upper surface 710 of the first joint portion 701 of the lead 7, and may also be formed on the upper surface of the second joint portion 702, for example.
  • the semiconductor device 1 including the semiconductor module 2 of this embodiment can be applied to a power conversion device such as an inverter for an in-vehicle motor.
  • a power conversion device such as an inverter for an in-vehicle motor.
  • FIG. 17 is a schematic plan view showing an example of a vehicle to which the semiconductor device according to the present invention is applied.
  • the vehicle 2001 shown in FIG. 17 is, for example, a four-wheeled vehicle equipped with four wheels 2002.
  • the vehicle 2001 may be, for example, an electric vehicle in which the wheels are driven by a motor or the like, or a hybrid vehicle that uses power from an internal combustion engine in addition to a motor.
  • the vehicle 2001 includes a drive unit 2003 that applies power to the wheels 2002, and a control device 2004 that controls the drive unit 2003.
  • the drive unit 2003 may be composed of at least one of an engine, a motor, or a hybrid of an engine and a motor, for example.
  • the control device 2004 controls (e.g., power control) the drive unit 2003 described above.
  • the control device 2004 includes the semiconductor device 1 described above.
  • the semiconductor device 1 may be configured to perform power control for the drive unit 2003.
  • the semiconductor module 2 of the semiconductor device 1 used in this type of vehicle 2001 if the first joint 701 of the lead 7 described above is joined to the electrode on the top surface of the semiconductor element (e.g., the second main electrode of the semiconductor element 510) with the joining material S3, it is possible to prevent the progression of peeling at the interface between the sealing material 9 and the top surface 710 of the first joint 701. This makes it possible to reduce the frequency of inspection and replacement of the semiconductor device 1 used in the vehicle 2001.
  • the semiconductor element e.g., the second main electrode of the semiconductor element 510
  • vehicle to which the semiconductor device 1 is applied is not limited to a four-wheeled vehicle as illustrated in FIG. 17.
  • Vehicles to which the semiconductor device 1 is applied include railway vehicles, etc.
  • the present embodiment is not limited to the above-mentioned embodiment and modifications, and may be modified, substituted, or altered in various ways without departing from the spirit of the technical idea. Furthermore, if the technical idea can be realized in a different way due to technological advances or derived other technologies, it may be implemented using that method. Therefore, the scope of the claims covers all embodiments that may fall within the scope of the technical idea.
  • the semiconductor module comprises a circuit board on which a semiconductor element is mounted, leads joined by a bonding material to electrodes on the upper surface of the semiconductor element, and a sealing material that seals the semiconductor element and the leads, and the leads have a plurality of recesses on the upper surface opposite the lower surface facing the electrode at the bonding portion where the leads are bonded to the electrodes, the recesses having a polygonal shape with sides whose bottom surface in a plan view extends in a direction that is not perpendicular to any of the sides of the bonding portion, and each of the plurality of recesses has a return portion that protrudes from the wall surface.
  • the recess has a triangular bottom in a plan view, and has an additional recess that extends outward from the wall surface and is shallower than the depth of the recess to the bottom surface, and the return portion protrudes from the wall surface at the position of the bottom surface of the additional recess.
  • the recesses are arranged in a hexagonal lattice pattern in a planar view, and include recesses whose triangular bases in a planar view have a first orientation and recesses whose bases have a second orientation opposite to the first orientation.
  • the bottom surface of the additional recess is triangular in plan view.
  • the multiple recesses include multiple types of recesses having different combinations of the depth to the bottom surface and the depth to the bottom surface of the additional recesses.
  • the bottom surface of the additional recess is rectangular in plan view.
  • At least one of the bottom surface of the recess and the bottom surface of the additional recess is concave.
  • the semiconductor device includes the above semiconductor module and a cooler arranged on the surface of the circuit board of the semiconductor module opposite to the surface on which the semiconductor element is mounted.
  • the vehicle according to the above embodiment is equipped with the above semiconductor module or semiconductor device.
  • the present invention has the effect of preventing the progression of peeling at the interface between the upper surface of the joint of the lead that is joined to the electrode of the semiconductor element and the sealing material, and is particularly useful for industrial or electrical semiconductor modules, semiconductor devices, and vehicles.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体素子の電極に接合材により接合されたリードと封止材との界面での剥離の進展を防ぐ。半導体モジュール（２）は、半導体素子（５１０）が搭載された回路板（５）と、半導体素子の上面の電極に接合材により接合されたリード（７）と、半導体素子及びリードを封止する封止材（９）と、を備え、リードは、電極に接合される接合部（７０１）における電極と向かい合う下面とは反対側の上面（７１０）に、平面視での底面が接合部の辺のいずれとも直交しない方向に延伸する辺を有する多角形状である複数の凹部（７２０）を有し、複数の凹部の各々は、壁面（７２１、７２２、７２３）から突出する返し部（７２７）を有する。

Description

半導体モジュール、半導体装置、及び車両
　本発明は、半導体モジュール、半導体装置、及び車両に関する。
　インバータ装置等の電力変換装置には、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）、パワーＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）、ＦＷＤ（Free　Wheeling　Diode）等の半導体素子を搭載した回路板を有する半導体装置を備えるものがある。回路板は、絶縁基板の表面に導体パターンが設けられた配線板と、配線板上に配置される半導体素子等の回路部品とを含む。
　この種の半導体装置では、半導体素子の電極のうちの配線板側を向いた面とは反対側の面（上面）に設けられた電極と、配線板の導体パターンとを電気的に接続する導電部材として、リード等と呼ばれる導体板を用いることがある。
　リードを用いて半導体素子の電極と配線板の導体パターンとを電気的に接続する半導体装置では、リードと封止材との界面における剥離を防ぐために種々の対策が提案されている。
　例えば、特許文献１には、リードフレームに形成されたディンプルの側壁が内方に突き出した返り部を有し、ディンプル間が溝部で連通された半導体装置が記載されている。
　また、例えば、特許文献２には、リードフレームに形成された複数のディンプルのそれぞれに、内周壁の一部を内方に突出させた少なくとも４つの返し部が形成されている半導体装置が記載されている。また、例えば、特許文献３には、リードフレームに形成された複数のディンプルのそれぞれに内周壁の一部を内方に突出させた返し部が形成されており、複数のディンプルが、返し部の向きが異なる２通りのディンプルを含む半導体装置が記載されている。
　また、例えば、特許文献４には、リードフレームにおけるダイパッドの少なくとも一方の主面に、その主面を開口する大ディンプルと、大ディンプルの内面に開口する小ディンプルが形成された半導体装置が記載されている。
　また、例えば、特許文献５には、半導体素子が固着された金属板の表面における半導体素子搭載領域以外の部分に複数の方形凹部が略等間隔で縦横に配置された半導体装置が記載されている。
特許第４０８６７７４号公報 特許第６４０８４３１号公報 特開２０１７－００５１２４号公報 特開２０１５－０６０８８９号公報 特開２００４－１８６６２２号公報
　上述した半導体装置におけるリードと封止材との界面での剥離を防ぐ構成では、リードの表面に形成するディンプル等と呼ばれる凹部が、平面視でリードの辺と平行な壁面を有する形状であるか、リードの辺と直交する方向に配列されている。このため、平面視でリードの辺となる位置で封止材に剥離が発生すると、その辺から直交する方向に剥離が進展してしまうことが多い。
　本発明は、かかる点に鑑みてなされたものであり、半導体素子の電極に接合材により接合されたリードと封止材との界面での剥離の進展を防ぐことを目的の１つとする。
　本発明の一態様の半導体モジュールは、半導体素子が搭載された回路板と、前記半導体素子の上面の電極に接合材により接合されたリードと、前記半導体素子及び前記リードを封止する封止材と、を備え、前記リードは、前記電極に接合される接合部における前記電極と向かい合う下面とは反対側の上面に、平面視での底面が前記接合部の辺のいずれとも直交しない方向に延伸する辺を有する多角形状である複数の凹部を有し、前記複数の凹部の各々は、壁面から突出する返し部を有する。
　本発明によれば、半導体素子の電極に接合材により接合されたリードと封止材との界面での剥離の進展を防ぐことができる。
一実施の形態に係る半導体装置の構成例を示す上面図である。 図１の半導体装置のＡ－Ａ’線断面図である。 図１の領域Ｒを拡大した部分上面図である。 図３に示した部分のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。 凹部を形成する方法の一例における第１の工程を説明する上面図である。 図５のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。 凹部を形成する方法の一例における第２の工程を説明する上面図である。 図７のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。 第１の工程及び第２の工程により形成された凹部を説明する上面図である。 凹部を形成する方法の一例における第３の工程を説明する上面図である。 図１０のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。 リードの第１の接合部と封止材との界面における剥離を防ぐための凹部の従来例を説明する上面図である。 図１２に示した部分のＥ－Ｅ’線断面図である。 凹部の壁面に返し部を形成する方法の第２の例を説明する上面図である。 凹部の壁面に返し部を形成する方法の第３の例を説明する斜視図である。 図１５に例示したパンチを用いて形成される凹部及び付加凹部の例を示す断面図である。 本発明に係る半導体装置を適用した車両の一例を示す平面模式図である。
　以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。なお、参照する各図におけるＸ、Ｙ、Ｚの各軸は、例示する半導体装置等における平面や方向を定義する目的で示されており、Ｘ、Ｙ、Ｚの各軸は互いに直交し、右手系を成している。以下の説明では、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。また、Ｘ軸及びＹ軸を含む面をＸＹ面と呼び、Ｙ軸及びＺ軸を含む面をＹＺ面と呼び、Ｚ軸及びＸ軸を含む面をＺＸ面と呼ぶことがある。これらの方向（前後左右上下方向）や面は、説明の便宜上用いる文言であり、半導体装置の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体装置の放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体装置等の上面又は下面（ＸＹ面）をＺ方向からみた場合を意味する。また、各図における縦横比や各部材同士の大小関係は、あくまで模式的に表されており、実際に製造される半導体装置等における関係とは必ずしも一致しない。説明の便宜上、各部材同士の大小関係を誇張して表現している場合も想定される。
　また、以下の説明で例示する半導体装置は、例えば、産業用又は車載用モータのインバータ等の電力変換装置に適用されるものである。このため、以下の説明では、既知の半導体装置と同一の、又は類似した構成、機能、及び動作等についての詳細な説明を省略する。
　図１は、一実施の形態に係る半導体装置の構成例を示す上面図である。図２は、図１の半導体装置のＡ－Ａ’線断面図である。図１では、ケース内に充填される封止材を省略している。また、図２では、ケース内に充填される封止材の断面を示すハッチングを省略している。
　図１及び図２に例示したように、本実施の形態に係る半導体装置１は、冷却器３の上面に半導体モジュール２を配置して構成される。なお、半導体モジュール２に対して、冷却器３は任意の構成である。
　冷却器３は、半導体モジュール２の熱を外部に放出するものであり、全体として直方体形状を有している。特に図示はしないが、冷却器３は、平板状の基部の下面側に複数のフィンを設け、これらのフィンをウォータジャケットに収容して構成される。なお、冷却器３は、これに限らず適宜変更が可能である。
　半導体モジュール２は、ベース４、回路板５、ケース６、リード７、接合材Ｓ１～Ｓ４、ボンディングワイヤ８、並びに封止材９を含む。
　ベース４は、回路板５を搭載する基板であり、回路板５を搭載したベース４は、回路板５が搭載された面を上向きにしてケース６の下面に取り付けられる。ケース６は、上面及び下面が開口した四角環状の絶縁部材６０１と、絶縁部材６０１と一体化された主端子６０２及び６０３と、複数の制御端子６０４とを含む。ベース４に搭載された回路板５は、ケース６の絶縁部材６０１の中空部に収容される。ベース４は、例えば、銅板等の金属板であり、回路板５で発生する熱を冷却器３に伝導させる。この種のベース４は、放熱板、放熱層と呼ばれてもよい。放熱板であるベース４は、例えば、サーマルグリスやサーマルコンパウンドなどの熱伝導材を介して冷却器３の上面に配置されてもよい。また、ベース４は省略されてもよい。
　回路板５は、配線板５００と、配線板５００の上面に搭載された半導体素子５１０とを含む。配線板５００は、絶縁基板５０１と、絶縁基板５０１の上面に設けられた導体パターン５０２及び５０３と、絶縁基板５０１の下面に設けられた導体パターン５０４とを含む。配線板５００は、例えば、ＤＣＢ（Direct　Copper　Bonding）基板やＡＭＢ（Active　Metal　Brazing）基板であり得る。配線板５００は、積層基板と呼ばれてもよい。
　絶縁基板５０１は、特定の基板に限定されない。絶縁基板５０１は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）と酸化ジルコニウム（ＺｒＯ２）等のセラミックス材料によって形成されたセラミックス基板であってよい。絶縁基板５０１は、例えば、エポキシ樹脂等の絶縁樹脂を成形した基板、ガラス繊維等の基材に絶縁樹脂を含浸させた基板、平板状の金属コアの表面を絶縁樹脂でコーティングした基板であってもよい。
　絶縁基板５０１の上面に設けられた導体パターン５０２及び５０３は、回路板５における配線部材として用いられる導電部材であり、絶縁基板５０１の下面に設けられた導体パターン５０４は、回路板５で発生した熱をベース４に伝導させる放熱部材として用いられる導電部材である。これらの導体パターン５０２～５０４は、例えば、銅やアルミニウム等の金属板によって形成される。絶縁基板５０１の下面に設けられた導体パターン５０４は、はんだ等の接合材Ｓ１によりベース４の上面に接合される。絶縁基板５０１の上面に設けられた導体パターン５０２及び５０３は、導体層、導体板、又は配線パターンと呼ばれてもよい。絶縁基板５０１の下面に設けられた導体パターン５０４は、放熱層、放熱板、又は放熱パターンと呼ばれてもよい。
　絶縁基板５０１の上面に設けられた導体パターン５０２及び５０３は、上述のように、回路板５における配線部材として用いられる導電部材である。図１～図４に例示した半導体モジュール２では、第１の導体パターン５０２の上面に半導体素子５１０が搭載されている。半導体素子５１０は、下面に設けられた第１の主電極（図示せず）が接合材Ｓ２により第１の導体パターン５０２と接合されている。
　半導体素子５１０の上面には、第２の主電極（図示せず）と、制御電極５１２とが設けられている。これらの電極は、半導体素子５１０の上面に形成された絶縁層（図示せず）により電気的に絶縁されている。絶縁層は、半導体素子５１０の上面に形成されたパッシベーション膜等の表面保護膜であり得る。第２の主電極は、リード７を介して絶縁基板５０１の上面に設けられた第２の導体パターン５０３と電気的に接続される。リード７は、第１の接合部７０１と、第２の接合部７０２と、第１の接合部７０１と第２の接合部７０２とを接続する配線部７０３とを含む。第１の接合部７０１は、接合材Ｓ３により、半導体素子５１０の第２の主電極と電気的に接続される。第２の接合部７０２は、接合材Ｓ４により、配線板５００の第２の導体パターン５０３と接合される。半導体素子５１０の上面の制御電極５１２は、ボンディングワイヤ８により、ケース６に設けられた制御端子６０４と電気的に接続される。
　図１及び図２に例示した半導体モジュール２では、第１の導体パターン５０２が、ケース６に設けられた第１の主端子６０２と電気的に接続され、第２の導体パターン５０３が、ケース６に設けられた第２の主端子６０３と電気的に接続されている。第１の導体パターン５０２と第１の主端子６０２とを電気的に接続し、第２の導体パターン５０３と第２の主端子６０３とを電気的に接続する方法は、既知の接続方法のいずれかであればよく、特定の方法に限定されない。また、ケース６における主端子６０２及び６０３の形状や位置、制御端子６０４の数や位置等は、図示したものに限らず、適宜変更可能である。更に、本実施の形態の半導体モジュール２のケース６には、不図示の第３の主端子等が設けられていてもよい。
　本実施の形態では、半導体素子５１０は、例えば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）素子とＦＷＤ（Free　Wheeling　Diode）素子の機能を一体化したＲＣ（Reverse　Conducting）－ＩＧＢＴ素子で構成される。
　なお、配線板５００の上面に搭載される半導体素子は、特定のものに限定されない。配線板５００の上面には、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）等のスイッチング素子としての半導体素子と、ＦＷＤ等のダイオード素子としての半導体素子とが搭載されてもよい。また、半導体素子として逆バイアスに対して十分な耐圧を有するＲＢ（Reverse　Blocking）－ＩＧＢＴ等を用いてもよい。半導体素子は、例えば、シリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視矩形状に形成される。なお、半導体素子の形状、配置数、配置箇所等は適宜変更が可能である。配線板５００の上面側に設けられる配線部材としての導体パターンのレイアウトは、搭載される半導体素子の種類、形状、配置する数、配置箇所等に応じて変更される。
　半導体素子５１０におけるスイッチング素子がＩＧＢＴ素子の場合、上面側の第２の主電極はエミッタ電極と呼ばれてもよく、下面側の第１の主電極はコレクタ電極と呼ばれてもよい。半導体素子５１０におけるスイッチング素子がＭＯＳＦＥＴ素子の場合、上面側の第２の主電極はソース電極と呼ばれてもよく、下面側の第１の主電極はドレイン電極と呼ばれてもよい。また、半導体素子５１０の上面に設けられる制御電極５１２は、ゲート電極と、補助電極とを含んでもよい。例えば、補助電極は、第２の主電極と電気的に接続され、ゲート電位に対する基準電位となる補助エミッタ電極あるいは補助ソース電極であってよい。また、補助電極は、温度センス部と電気的に接続され、半導体素子５１０の温度を測定する温度センス電極であってよい。このような、半導体素子５１０の上面に形成された電極（第２の主電極、ゲート電極及び補助電極を含む制御電極５１２）は、総じて上面電極と呼ばれてもよい。
　上述したリード７は、銅板等の金属板を折り曲げて形成したものであり、リードフレーム、金属配線板と呼ばれてもよい。半導体素子５１０の上面には、リード７における第１の接合部７０１と電気的に接続される第２の主電極を囲むように絶縁層が形成されている。第２の主電極とリード７の第１の接合部７０１とを接合する接合材Ｓ３は、第２の主電極を囲む絶縁層により、溶融時の平面（ＸＹ面）内での広がりが規制される。
　リード７の配線部７０３における第１の接合部７０１側の端部は、第１の接合部７０１における１つの側面に接続しており、当該側面から、第１の接合部７０１の下面（言い換えると第１の接合部７０１における半導体素子５１０の第２の主電極と向かい合う面）とは反対の方向に折り曲げられている。同様に、リード７の配線部７０３における第２の接合部７０２側の端部は、第２の接合部７０２における１つの側面に接続しており、当該側面から、第２の接合部７０２の下面（言い換えると第２の接合部７０２における導体パターン５０３と向かい合う面）とは反対の方向に折り曲げられている。
　ケース６内に収容された半導体素子５１０、リード７、ボンディングワイヤ８等は、封止材９により封止される。封止材９は、単一の絶縁材料であってもよいし、組成（特性）が異なる複数種類の絶縁材料の組み合わせであってもよい。
　図１では図示を省略しているが、本実施の形態の半導体装置１では、例えば、リード７の第１の接合部７０１における上面（半導体素子５１０と向かい合う面とは反対側の面）に、第１の接合部７０１と封止材９との界面の剥離を防止するための複数の凹部が設けられている。図３及び図４を参照して、以下に、第１の接合部７０１の上面に設けられる複数の凹部の第１の例を説明する。
　図３は、図１の領域Ｒを拡大した部分上面図である。図４は、図３に示した部分のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。図３では、ケース６内に充填される封止材９を省略している。また、図４の各断面図は、第１の接合部７０１の上面側の一部分及び封止材９の一部分のみを示しており、ケース６内に充填される封止材９の断面を示すハッチングを省略している。
　図３に例示した第１の接合部７０１の上面７１０には、底面が正三角形である複数の凹部７２０が、Ｕ方向及びＶ方向に基本並進ベクトルが設定される六方格子状（三角格子状とも呼ばれる）に配置されている。図３では、Ｘ方向に対して－３０度回転させた方向（反時計方向に３０度回転させた方向）をＵ方向とし、Ｙ方向とは反対の方向をＶ方向としているが、Ｕ方向及びＶ方向は、特定の方向に限定されない。また、図３では、各凹部７２０の底面を正三角形で示しているが、底面の平面形状は、これに限らず、角部に丸みがある略正三角形であってもよい。
　複数の凹部７２０は、１つの壁面（図３では壁面７２２）が、第１の接合部７０１の上面７１０における、配線部７０３が接続している辺（及びその反対側の辺７１１）と略平行になる向きで配置されている。また、複数の凹部７２０には、Ｕ方向に直交する壁面７２１に対向する角７２４が、壁面７２１から見て＋Ｕ方向側に位置する第１の向きと、壁面７２１から見て－Ｕ方向側に位置する第２の向きとがある。
　凹部７２０は、３つの壁面７２１、７２２、及び７２３のそれぞれに、対向する角７２４、７２５、及び７２６の方向に張り出した返し部７２７が形成されている（図４参照）。返し部７２７は、リード７（第１の接合部７０１）における凹部７２０の壁面７２１、７２２、及び７２３を構成する部位のそれぞれに、凹部７２０の深さよりも浅い付加的な凹部（以下「付加凹部」と記載する）７３０を形成することにより設けられる。すなわち、凹部７２０は、壁面７２１、７２２、７２３のそれぞれに形成される付加凹部７３０により平面視で外方に拡張され、返し部７２７は付加凹部７３０が形成された位置で各壁面と対向する角に向けて突出している。図３に例示した付加凹部７３０は、後述するように、凹部７２０の形成に用いる金型を利用して形成することができる。
　更に、複数の凹部７２０の第１の例では、例えば、図４に示したように、凹部７２０の深さと、付加凹部７３０の深さ（言い換えると、返し部７２７の深さ方向の位置）との組み合わせが３通りに大別される。第１の組み合わせでは、図４のＢ－Ｂ’線断面図のように、凹部７２０が深さＤ１であり、付加凹部７３０が深さＤ２（＜Ｄ１）である。第２の組み合わせでは、図４のＣ－Ｃ’線断面図のように、凹部７２０が深さＤ１であり、付加凹部７３０が深さＤ３（＜Ｄ２）である。第３の組み合わせでは、図４のＤ－Ｄ’線断面図のように、凹部７２０が深さＤ２であり、付加凹部７３０が深さＤ３である。深さＤ１、Ｄ２、及びＤ３は、特定の深さに限定されない。深さＤ１、Ｄ２、及びＤ３は、例えば、それぞれ１００μｍ、５０μｍ、及び２５μｍであってよい。
　凹部７２０の壁面７２１、７２２、及び７２３に形成される返し部７２７の各壁面からの突出量は、付加凹部７３０の深さに依存する。例えば、深さＤ２の付加凹部７３０により形成される返し部７２７の突出量Ｌ１は、深さＤ３（＜Ｄ２）の付加凹部７３０により形成される返し部７２７の突出量Ｌ２よりも大きくなる。
　リード７の第１の接合部７０１の上面７１０に上述した複数の凹部７２０が設けられている場合、第１の接合部７０１上の封止材９が凹部７２０内に充填されることで、第１の接合部７０１の上面７１０と封止材９との接触面積が増大する。また、凹部７２０の各壁面から返し部７２７が突出していることにより、封止材９における凹部７２０内の部位が凹部７２０から抜けにくくなる。そのため、図１２及び図１３を参照して後述する従来例と比べて、リード７の第１の接合部７０１と封止材９との界面での剥離が生じにくくなる。このような封止材９の剥離を防ぐことを目的としてリード７に形成される凹部７２０は粗化穴と呼ばれてもよい。また、リード７に凹部７２０を形成する処理は、粗化処理と呼ばれてもよい。
　次に、図３及び図４を参照して上述した返し部７２７を有する凹部７２０をリード７の第１の接合部７０１の上面７１０に形成する方法の一例を、図５～図１１を参照して説明する。
　図５は、凹部を形成する方法の一例における第１の工程を説明する上面図である。図６は、図５のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。図７は、凹部を形成する方法の一例における第２の工程を説明する上面図である。図８は、図７のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。図９は、第１の工程及び第２の工程により形成された凹部を説明する上面図である。図１０は、凹部を形成する方法の一例における第３の工程を説明する上面図である。図１１は、図１０のＢ－Ｂ’線断面図、Ｃ－Ｃ’線断面図、及びＤ－Ｄ’線断面図である。図５、図７、及び図１０の上面図は、対応する工程で凹部７２０又は付加凹部７３０を形成する金型（後述のパンチ１０）をリード７の第１の接合部７０１に押し当てた状態を示し、点線で示した三角形は、パンチ１０の形状を示している。
　方法の一例では、まず、リード７の第１の接合部７０１の上面７１０に三角柱状の複数の凹部７２０のうちのいくつかを形成する第１の工程が行われる。第１の工程では、図５及び図６に例示するように、六方格子状に配置される凹部７２０のうちの、基本並進ベクトルで表される位置関係で隣接し、かつ隣接する２つの正三角形が、互いに平行な辺同士の距離がその辺と対向する角同士の距離よりも短くなる向きになる凹部７２０のみを形成する。言い換えると、第１の工程では、基本並進ベクトルで表される位置関係で環状に配置される６個の凹部７２０が、その６個の凹部７２０の形成位置を結んだ正六角形の中心側に凸になる向きで形成され、かつ当該正六角形の中心には凹部７２０が形成されないようにする。
　なお、第１の工程では、図６に例示したように、パンチ１０により深さＤ１の凹部７２０を形成する。深さＤ１は、例えば、１００μｍである。
　第１の工程の後、三角柱状の複数の凹部７２０のうちの残りの凹部７２０と、第１の工程で形成した凹部７２０のうちのいくつかに対する付加凹部７３０とを形成する第２の工程が行われる。第２の工程は、図７に例示したように、平面視における、第１の工程で使用したパンチ１０とリード７の第１の接合部７０１との相対位置を、Ｕ方向の基本並進ベクトルと対応した方向及び距離だけずらして行われる。このとき、第１の工程で形成する凹部７２０を、図５を参照して上述した配置にしておくことで、パンチ１０のうちのいくつかが、第１の工程で凹部７２０が形成されなかった位置に移動する。また、第１の工程で形成する凹部７２０の底面（正三角形）の向きを、図５を参照して上述した向きにしておくことで、第１の工程で凹部７２０が形成された位置に移動したパンチ１０の底面（正三角形）の向きが、凹部７２０の底面（正三角形）の向きとは反対になる。すなわち、第１の工程で凹部７２０が形成された位置に移動したパンチ１０の底面における角部は、凹部７２０の外側に位置する状態になる。したがって、第１の工程で使用したパンチ１０により、図９に例示したように、第１の工程で形成されなかった三角柱状の凹部７２０と、第１の工程で形成された三角柱状の凹部７２０のいくつかに対する付加凹部７３０とを形成することができる。このとき、付加凹部７３０の底面は三角形状になる。
　なお、第２の工程では、図８に例示したように、パンチ１０により、深さＤ１よりも浅い深さＤ２の凹部７２０及び付加凹部７３０を形成する。深さＤ２は、例えば、５０μｍである。
　第２の工程が終了すると、図９に例示したように、付加凹部７３０が形成されていない三角柱状の凹部７２０と、付加凹部７３０が形成され返し部７２７を有する凹部７２０とが六方格子状に配置された状態になる。このとき、返し部７２７を有する凹部７２０は、図４及び図８のＢ－Ｂ’線断面図のように、深さＤ１であり、付加凹部７３０の深さＤ２と対応する位置に突出量Ｌ１の返し部７２７を有する。また、返し部７２７を有していない凹部７２０のうち第１の工程で形成された凹部７２０は、図４及び図８のＣ－Ｃ’線断面図のように深さＤ１である。また、第２の工程で形成された凹部７２０は、図４及び図８のＤ－Ｄ’線断面図のように深さＤ２（＜Ｄ１）である。更に、付加凹部７３０の底面は三角形状となっている。
　第２の工程の後、第２の工程で付加凹部７３０が形成されなかった三角柱状の複数の凹部７２０に対して付加凹部７３０を形成する第３の工程が行われる。第３の工程は、図１０に例示したように、平面視における、第１の工程及び第２の工程で使用したパンチ１０とリード７の第１の接合部７０１との相対位置を、Ｕ方向の基本並進ベクトルと対応した方向及び距離だけ更にずらして行われる。このとき、第１の工程で形成する凹部７２０を、図５を参照して上述した配置にしておくことで、パンチ１０が、第２の工程で付加凹部７３０が形成されなかった凹部７２０の位置に移動する。また、第１の工程で形成する凹部７２０の底面（正三角形）の向きを、図５を参照して上述した向きにしておくことで、第３の工程で付加凹部７３０が形成されていない凹部７２０の位置に移動したパンチ１０の底面（正三角形）の向きが、凹部７２０の底面（正三角形）の向きとは反対になる。すなわち、第１の工程又は第２の工程で凹部７２０が形成された位置に移動したパンチ１０の底面における角部は、凹部７２０の外側に位置する状態になる。したがって、第１の工程及び第２の工程で使用したパンチ１０により、付加凹部７３０が形成されていない三角柱状の凹部７２０のすべてに対して付加凹部７３０を形成することができる。
　なお、第３の工程では、図１１に例示したように、パンチ１０により、深さＤ２よりも浅い深さＤ３の付加凹部７３０を形成する。深さＤ３は、例えば、２５μｍである。
　図５～図１１を参照して上述した方法は、リード７の第１の接合部７０１の上面７１０に、３つの壁面７２１、７２２、７２３を有し、かつその３つの壁面７２１、７２２、７２３のそれぞれに返し部７２７を有する凹部７２０を形成する方法の一例に過ぎない。
　図１２は、リードの第１の接合部と封止材との界面における剥離を防ぐための凹部の従来例を説明する上面図である。図１３は、図１２に示した部分のＥ－Ｅ’線断面図である。図１２には、図１の領域Ｒと対応する領域を示している。図１３には、リードの第１の接合部と封止材との界面における剥離と関係する部分のみを示しており、封止材９としてのコーティング剤及び封止樹脂の断面を示すハッチングを省略している。
　図１２及び図１３に例示したリード７の第１の接合部７０１の上面７１０には、封止材９との界面における剥離を防ぐための凹部として、底面が矩形である凹部７４０が正方格子状に設けられている。凹部７４０の壁面は、第１の接合部７０１の上面７１０における配線部７０３が接続している辺（及びその反対側の辺７１１）と略平行な壁面と、辺７１１に対して略直角な壁面とにより構成されている。また、凹部７４０の壁面には、図３～図１１を参照して上述した返し部７２７が形成されていない。
　図１２及び図１３に例示したリード７を用いた半導体装置の従来例では、例えば、図１３に例示したように、封止材９として、半導体素子５１０及びリード７（第１の接合部７０１）をコーティングするコーティング剤９０１と、コーティング剤９０１によりコーティングされた半導体素子５１０及びリード７等を封止する封止樹脂９０２とが用いられる。コーティング剤９０１は、例えば、ＰＡ（ｐｏｌｙａｍｉｄｅ）等の絶縁材料であり得る。封止樹脂９０２は、例えば、エポキシ樹脂、シリコーンゲル等であり得る。
　半導体素子５１０の上面の第２の主電極（図示せず）とリード７の第１の接合部７０１とをはんだ等の接合材Ｓ３で接合した場合、図１３に例示したように、接合材Ｓ３の一部分（余剰分）が第１の接合部７０１の側面（図１３の側面７１２等）を這い上がってフィレットが生じる。このため、コーティング剤９０１における半導体素子５１０と接する区間と、リード７の第１の接合部７０１の上面７１０と接する区間との間には、接合材Ｓ３と接する区間がある。そして、コーティング剤９０１と接合材Ｓ３との界面では、コーティング剤９０１と接合材Ｓ３との熱膨張係数の差が大きいこと等により、半導体装置の熱履歴による応力の変化が大きく、剥離が生じることがある。コーティング剤９０１と接合材Ｓ３との界面で生じた剥離は、コーティング剤９０１とリード７の第１の接合部７０１の上面７１０との界面に進展する。コーティング剤９０１とリード７の第１の接合部７０１の上面７１０との界面において、熱膨張係数の差等に起因する応力は、第１の接合部７０１の上面７１０における辺と直交する方向で大きくなり、この方向に剥離が進展する（図１３の例では、辺７１１の位置から－Ｙ方向に進展する）。このため、図１２に例示したように、第１の接合部７０１の上面７１０に設けた凹部７４０の壁面のすべてが上面７１０の辺のいずれかと直交する壁面である場合、凹部７４０の壁面とコーティング剤９０１との界面で剥離が生じやすく、剥離の進展を阻止できないことがある。そして、コーティング剤９０１とリード７の第１の接合部７０１の上面７１０との界面における剥離が進展すると、封止材９（コーティング剤９０１及び封止樹脂９０２）に割れが発生し、半導体装置が故障してしまうことがあった。
　これに対し、図３～図１１を参照して上述した本実施の形態の凹部７２０は、三角柱状であるため、リード７の第１の接合部７０１の上面７１０における辺と直交しない壁面が必ず存在する。このため、図１２に例示したような上面７１０における辺のいずれかと直交する壁面のみを有する凹部７４０と比べて、凹部７２０の壁面と封止材９との界面における剥離が起こりにくく、剥離の進展を阻止する効果が高い。更に、本実施の形態の凹部７２０は、壁面から対向する角に向けて突出する返し部７２７を有するため、封止材９（コーティング剤９０１等）のうちの凹部７２０内に進入した部分が凹部７２０から抜けにくい。このため、本実施の形態に係る半導体装置１では、リード７の第１の接合部７０１の上面７１０と封止材９との界面での剥離の進展を阻止する効果が高く、封止材９の割れ等による故障の発生を防ぐことができる。
　更に、図３を参照して上述したように、底面（正三角形）の向きが第１の向きである凹部７２０と第２の向きである凹部７２０とを六方格子状に配置することで、リード７の第１の接合部７０１の上面７１０における辺と直交する方向における、封止材９と凹部７２０の壁面との界面の変化をより複雑にすることができ、界面での剥離の進展を阻止する効果がより一層高くなる。
　なお、凹部７２０の壁面７２１、７２２、７２３に返し部７２７を形成する方法は、図５～図１１を参照して上述した方法に限らず、他の方法であってもよい。例えば、第１の工程で三角柱状の凹部７２０の形成に用いるパンチ（押し型）と、第２の工程で凹部７２０及び付加凹部７３０の形成に用いるパンチと、第３の工程で付加凹部７３０の形成に用いるパンチとは、互いに異なるパンチであってもよい。また、例えば、返し部７２７を有する凹部７２０は、例えば、第１のパンチ（押し型）を用いてリード７の第１の接合部７０１の上面７１０に第１の深さの凹部７２０を形成した後、第２のパンチ（押し型）を用いて凹部７２０のすべてに対して第１の深さよりも浅い第２の深さの付加凹部７３０を形成してもよい。このような形成方法は、例えば、第１の接合部７０１の上面７１０に形成する三角柱状の凹部７２０の数が少ない場合等に有効である。凹部７２０を形成する工程と付加凹部７３０を形成する工程とを一度ずつ行う場合、凹部７２０の底面（正三角形）の向きは、単一の向きであってもよいし、上述したように第１の向きと第２の向きとがあってもよい。
　図１４は、凹部の壁面に返し部を形成する方法の第２の例を説明する上面図である。図１５は、凹部の壁面に返し部を形成する方法の第３の例を説明する斜視図である。図１６は、図１５に例示したパンチを用いて形成される凹部及び付加凹部の例を示す断面図である。
　三角柱状の凹部７２０における壁面７２１、７２２、７２３のそれぞれに対向する角に向けて突出する返し部７２７を形成する方法は、上述した、三角柱状のパンチ１０を用いたプレス加工に限定されない。例えば、返し部７２７を形成するための付加凹部７３０は、図１４に点線で示したような平面視でＹ字型の底面１１を有するパンチを用いたプレス加工で形成してもよい。この種のパンチを用いる場合、パンチ１０で形成する三角柱状の凹部７２０における平面視での辺の長さＷ１と、形成する付加凹部７３０における凹部７２０の辺方向の寸法Ｗ２との比Ｗ２／Ｗ１を任意の値に設定することができる。そのため、例えば、比Ｗ２／Ｗ１と、付加凹部７３０の深さとを調整することにより、所望の突出量Ｌ３の返し部７２７を形成することができる。比Ｗ２／Ｗ１と、付加凹部７３０の深さとを調整することにより、平面視における返し部７２７の形状を調整することもできる。このため、例えば、平面視における返し部７２７の面積が広くなり（すなわち、凹部７２０の開口端側から底面への封止材の流入経路が狭くなり）、凹部７２０における返し部７２７と底面との間への封止材９の充填が不十分になることを防げる。
　また、凹部７２０及び付加凹部７３０の形成に用いるパンチ１０は、例えば、図１５に例示するように、パンチ１０の底面が三角錐状の凸形状になっていてもよい。このようなパンチ１０を用いた場合、図１６に例示したように、凹部７２０の底面が三角錐状の凹形状になるため、封止材９と凹部７２０の底面との接触面積が増大する。同様に、封止材９と付加凹部７３０の底面との接触面積が増大する。更に、底面が三角錐状の凸形状であるパンチ１０を用いて付加凹部７３０を形成することにより、例えば、返し部７２７の突出方向が壁面７２１、７２２、７２３に垂直な方向から底面側に角度θだけ傾き、返し部７２７による凹部７２０内の封止材９の抜けを防止する効果がより一層高くなる。
　なお、上述した凹部７２０は、平面視での底面の形状が正三角形であるものとして説明している。しかしながら、凹部７２０の平面視での底面の形状は、正三角形に限らず、他の三角形状であってもよい。また、凹部７２０の平面視での底面の形状は、三角形状に限らず、リード７の第１の接合部７０１におけるいずれの辺とも直交しない方向に延伸する辺を有する多角形状であってもよい。また、図１５及び図１６を参照して上述した底面が凸状のパンチ１０を用いて凹部７２０や付加凹部７３０を形成する場合、パンチ１０の底面の形状は、上述した三角錐状の凸形状に限らず、他の凸形状であってもよい。
　なお、上述の実施の形態で説明した壁面に返し部７２７を有する凹部７２０は、リード７の第１の接合部７０１の上面７１０の全体に六方格子状に配置してもよいし、上面７１０のうちの特定の領域には配置されないようにしてもよい。更に、凹部７２０は、リード７の第１の接合部７０１の上面７１０に限らず、例えば、第２の接合部７０２の上面にも形成してもよい。
　本実施の形態の半導体モジュール２を含む半導体装置１は、上述したように、車載用モータのインバータ等の電力変換装置に適用され得る。図１７を参照して、本発明の半導体装置１が適用された車両について説明する。
　図１７は、本発明に係る半導体装置を適用した車両の一例を示す平面模式図である。図１７に示す車両２００１は、例えば、４つの車輪２００２を備えた四輪車で構成される。車両２００１は、例えば、モータ等によって車輪を駆動させる電気自動車、モータの他に内燃機関の動力を用いたハイブリッド車であってもよい。
　車両２００１は、車輪２００２に動力を付与する駆動部２００３と、駆動部２００３を制御する制御装置２００４と、を備える。駆動部２００３は、例えば、エンジン、モータ、エンジンとモータのハイブリッドの少なくとも１つで構成されてよい。
　制御装置２００４は、上記した駆動部２００３の制御（例えば電力制御）を実施する。制御装置２００４は、上記した半導体装置１を備えている。半導体装置１は、駆動部２００３に対する電力制御を実施するように構成されてよい。
　この種の車両２００１に用いる半導体装置１の半導体モジュール２において、半導体素子の上面の電極（例えば、半導体素子５１０の第２の主電極）に、上述したリード７の第１の接合部７０１が接合材Ｓ３により接合されていると、封止材９と第１の接合部７０１の上面７１０との界面での剥離の進展を防ぐことができる。このため、車両２００１に用いる半導体装置１の点検や交換の頻度を低減することができる。
　なお、半導体装置１が適用される車両は、図１７に例示したような四輪車に限定されない。半導体装置１が適用される車両は、鉄道の車両等を含む。
　以上、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
　また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
　以下、上記の実施の形態における特徴点を整理する。
　上記実施の形態に係る半導体モジュールは、半導体素子が搭載された回路板と、前記半導体素子の上面の電極に接合材により接合されたリードと、前記半導体素子及び前記リードを封止する封止材と、を備え、前記リードは、前記電極に接合される接合部における前記電極と向かい合う下面とは反対側の上面に、平面視での底面が前記接合部の辺のいずれとも直交しない方向に延伸する辺を有する多角形状である複数の凹部を有し、前記複数の凹部の各々は、壁面から突出する返し部を有する。
　上記実施の態様に係る半導体モジュールにおいて、前記凹部は、平面視での底面が三角形状であり、前記壁面から前記凹部の外方に拡張され前記凹部の前記底面までの深さよりも浅い付加凹部を有し、前記返し部が、前記付加凹部の底面の位置で前記壁面から突出している。
　上記実施の態様に係る半導体モジュールにおいて、前記凹部は、平面視で六方格子状に配置されており、平面視で三角形状の底面が第１の向きである凹部と、前記第１の向きとは反対の第２の向きである凹部とを含む。
　上記実施の態様に係る半導体モジュールにおいて、平面視での前記付加凹部の底面が三角形状である。
　上記実施の態様に係る半導体モジュールにおいて、前記複数の凹部は、前記底面までの深さと前記付加凹部の底面までの深さとの組み合わせが異なる複数種類の凹部を含む。
　上記実施の態様に係る半導体モジュールにおいて、平面視での前記付加凹部の底面が矩形状である。
　上記実施の態様に係る半導体モジュールにおいて、前記凹部の底面及び前記付加凹部の底面の少なくとも一方が凹形状である。
　上記実施の態様に係る半導体装置は、上記の半導体モジュールと、前記半導体モジュールの前記回路板における前記半導体素子が搭載された面とは反対側の面に配置された冷却器と、を備える。
　上記実施の態様に係る車両は、上記の半導体モジュール、又は半導体装置を備える。
　以上説明したように、本発明は、半導体素子の電極と接合されるリードの接合部の上面と封止材との界面での剥離の進展を阻止することができるという効果を有し、特に、産業用又は電装用の半導体モジュール、半導体装置、及び車両に有用である。
　本出願は、２０２２年１０月６日出願の特願２０２２－１６１５８８に基づく。この内容は、すべてここに含めておく。

Claims (9)

  1. 　半導体素子が搭載された回路板と、
    　前記半導体素子の上面の電極に接合材により接合されたリードと、
    　前記半導体素子及び前記リードを封止する封止材と、
    を備え、
    　前記リードは、前記電極に接合される接合部における前記電極と向かい合う下面とは反対側の上面に、平面視での底面が前記接合部の辺のいずれとも直交しない方向に延伸する辺を有する多角形状である複数の凹部を有し、
    　前記複数の凹部の各々は、壁面から突出する返し部を有する
    半導体モジュール。
  2. 　前記凹部は、平面視での底面が三角形状であり、前記壁面から前記凹部の外方に拡張され前記凹部の前記底面までの深さよりも浅い付加凹部を有し、
    　前記返し部が、前記付加凹部の底面の位置で前記壁面から突出している
    請求項１に記載の半導体モジュール。
  3. 　前記凹部は、平面視で六方格子状に配置されており、平面視で三角形状の底面が第１の向きである凹部と、前記第１の向きとは反対の第２の向きである凹部とを含む
    請求項２に記載の半導体モジュール。
  4. 　平面視での前記付加凹部の底面が三角形状である
    請求項２に記載の半導体モジュール。
  5. 　前記複数の凹部は、前記底面までの深さと前記付加凹部の底面までの深さとの組み合わせが異なる複数種類の凹部を含む
    請求項４に記載の半導体モジュール。
  6. 　平面視での前記付加凹部の底面が矩形状である
    請求項２に記載の半導体モジュール。
  7. 　前記凹部の底面及び前記付加凹部の底面の少なくとも一方が凹形状である
    請求項２に記載の半導体モジュール。
  8. 　請求項１～７のいずれか一項に記載の半導体モジュールと、
    前記半導体モジュールの前記回路板における前記半導体素子が搭載された面とは反対側の面に配置された冷却器と、
    を備える半導体装置。
  9. 　請求項１～７のいずれか一項に記載の半導体モジュール、又は請求項８に記載の半導体装置を備える車両。
PCT/JP2023/031780 2022-10-06 2023-08-31 半導体モジュール、半導体装置、及び車両 Ceased WO2024075445A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112023002893.1T DE112023002893T5 (de) 2022-10-06 2023-08-31 Halbleitermodul, halbleitervorrichtung und fahrzeug
CN202380031150.6A CN118974916A (zh) 2022-10-06 2023-08-31 半导体模块、半导体装置以及车辆
JP2024555668A JP7798206B2 (ja) 2022-10-06 2023-08-31 半導体モジュール、半導体装置、及び車両
US18/902,173 US20250022832A1 (en) 2022-10-06 2024-09-30 Semiconductor module, semiconductor device, and vehicle

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-161588 2022-10-06
JP2022161588 2022-10-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/902,173 Continuation US20250022832A1 (en) 2022-10-06 2024-09-30 Semiconductor module, semiconductor device, and vehicle

Publications (1)

Publication Number Publication Date
WO2024075445A1 true WO2024075445A1 (ja) 2024-04-11

Family

ID=90607786

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/031780 Ceased WO2024075445A1 (ja) 2022-10-06 2023-08-31 半導体モジュール、半導体装置、及び車両

Country Status (5)

Country Link
US (1) US20250022832A1 (ja)
JP (1) JP7798206B2 (ja)
CN (1) CN118974916A (ja)
DE (1) DE112023002893T5 (ja)
WO (1) WO2024075445A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327767A (ja) * 2004-05-12 2005-11-24 Dowa Mining Co Ltd 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP2006510221A (ja) * 2002-12-13 2006-03-23 フリースケール セミコンダクター インコーポレイテッド オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
JP2007258587A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置
JP2007305916A (ja) * 2006-05-15 2007-11-22 Rohm Co Ltd リードフレームの製造方法および製造装置
JP2008211168A (ja) * 2007-01-31 2008-09-11 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP2017005124A (ja) * 2015-06-11 2017-01-05 Ｓｈマテリアル株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法
WO2022004758A1 (ja) * 2020-06-30 2022-01-06 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3753426B2 (ja) 2003-01-15 2006-03-08 株式会社東芝 超音波接合具および超音波接合具を用いた半導体装置の製造方法
DE102014008587B4 (de) 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
CN107112318B (zh) 2014-12-29 2019-06-18 三菱电机株式会社 功率模块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510221A (ja) * 2002-12-13 2006-03-23 フリースケール セミコンダクター インコーポレイテッド オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
JP2005327767A (ja) * 2004-05-12 2005-11-24 Dowa Mining Co Ltd 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP2007258587A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置
JP2007305916A (ja) * 2006-05-15 2007-11-22 Rohm Co Ltd リードフレームの製造方法および製造装置
JP2008211168A (ja) * 2007-01-31 2008-09-11 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP2017005124A (ja) * 2015-06-11 2017-01-05 Ｓｈマテリアル株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法
WO2022004758A1 (ja) * 2020-06-30 2022-01-06 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20250022832A1 (en) 2025-01-16
CN118974916A (zh) 2024-11-15
JP7798206B2 (ja) 2026-01-14
DE112023002893T5 (de) 2025-04-17
JPWO2024075445A1 (ja) 2024-04-11

Similar Documents

Publication Publication Date Title
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP7735655B2 (ja) 半導体装置
JP7568132B2 (ja) 半導体モジュール及び半導体装置
EP3890009A1 (en) Power module of double-faced cooling with bonding layers including anti-tilting members
JP2023032733A (ja) 半導体装置
JP7798206B2 (ja) 半導体モジュール、半導体装置、及び車両
US20240145353A1 (en) Semiconductor module, method for manufacturing semiconductor module, semiconductor device, and vehicle
JP2025138115A (ja) 半導体モジュール及び車両
JP7543854B2 (ja) 半導体装置及び半導体装置の製造方法
JP7577953B2 (ja) 半導体装置及び半導体装置の製造方法
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7827161B2 (ja) 半導体モジュール、半導体装置、及び車両
JP7106891B2 (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
US20240136319A1 (en) Semiconductor module, semiconductor device, and vehicle
JP7845458B2 (ja) 金属配線板
JP7681920B2 (ja) 半導体パッケージ及びその製造方法
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
JP7803432B2 (ja) 半導体モジュール
JP2024072092A (ja) 半導体モジュール及び半導体装置
US20250226286A1 (en) Heat dissipation base, semiconductor module, and energy conversion device
WO2024095710A1 (ja) 半導体モジュール
WO2024095713A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2025014321A (ja) 半導体装置、及び車両
WO2024095714A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23874575

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024555668

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202380031150.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112023002893

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 112023002893

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23874575

Country of ref document: EP

Kind code of ref document: A1