WO2024045265A1 - 一种半导体结构的制作方法及其结构 - Google Patents

一种半导体结构的制作方法及其结构 Download PDF

Info

Publication number
WO2024045265A1
WO2024045265A1 PCT/CN2022/124149 CN2022124149W WO2024045265A1 WO 2024045265 A1 WO2024045265 A1 WO 2024045265A1 CN 2022124149 W CN2022124149 W CN 2022124149W WO 2024045265 A1 WO2024045265 A1 WO 2024045265A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
word line
electrode plate
forming
oxide semiconductor
Prior art date
Application number
PCT/CN2022/124149
Other languages
English (en)
French (fr)
Inventor
唐怡
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to EP22946064.7A priority Critical patent/EP4358140A1/en
Publication of WO2024045265A1 publication Critical patent/WO2024045265A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种半导体结构及其制作方法，制作方法包括：提供基底(100)；在基底(100)表面形成沿第一方向(X)间隔排布的堆叠结构(110)及位于相邻堆叠结构(110)之间的第一隔离层(120)，堆叠结构(110)包括第一层间介质层(130)、初始有源层(140)和第二层间介质层(150)；刻蚀部分初始有源层(140)，以形成第一沟槽(160)；在第一沟槽(160)中形成氧化半导体层(170)，氧化物半导体层(170)与保留的初始有源层(140)接触连接；刻蚀部分氧化物半导体层(170)和保留的初始有源层(140)，以形成沿第一方向(X)和第二方向(Y)阵列排布的有源结构(180)；第一方向(X)垂直于基底(100)表面，第二方向(Y)平行于基底(100)表面，可以提高半导体结构载流子的迁移率。

Description

一种半导体结构的制作方法及其结构
交叉引用
本公开要求于2022年08月29日递交的名称为“一种半导体结构的制作方法及其结构”、申请号为202211042659.4的中国专利申请的优先权，其通过引用被全部并入本公开。
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及其结构。
背景技术
随着半导体结构的不断发展，其关键尺寸不断减小，但由于光刻机的限制，其关键尺寸的缩小存在极限，因此如何在一片晶圆上做出更高存储密度的芯片，是众多科研工作者和半导体从业人员的研究方向。二维或平面半导体器件中，存储单元均是水平方向上排列，因此，二维或平面半导体器件的集成密度可以由单位存储单元所占据的面积决定，则二维或平面半导体器件的集成密度极大地受到形成精细图案的技术影响，使得二维或平面半导体器件的集成密度的持续增大存在极限。因而，半导体器件的发展走向三维半导体器件。
然而在三维半导体器件中，仍然在不断追求更高的存储密度，更快的速度和更低的功耗。
发明内容
本公开实施例提供一种半导体结构的制作方法，至少可以提高半导体载流子的迁移率。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法，包括提供基底；在所述基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻所述堆叠结构之间的第一隔离层，所述堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；刻蚀部分所述初始有源层，以形成第一沟槽；在所述第一沟槽中形成氧化物半导体层，所述氧化物半导体层与保留的所述初始有源层接触连接；刻蚀部分所述氧化物半导体层和保留的所述初始有源层，以形成沿所述第一方向和第二方向阵列排布的有源结构；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面。
在一些实施例中，形成所述有源结构之后，还包括：形成字线，所述字线环绕所述氧化物半导体层的部分表面，且所述字线沿所述第一方向和所述第二方向中的一者延伸；形成位线，所述位线环绕所述氧化物半导体层的部分表面，所述位线与所述字线间隔，所述位线沿所述第一方向和所述第二方向中的另一者延伸。
在一些实施例中，所述字线沿所述第二方向延伸，形成所述字线的方法包括：形成第一字线环绕所述氧化物半导体层；形成第二字线，所述第二字线覆盖所述第一字线的侧壁。
在一些实施例中，形成所述第一字线的方法包括：刻蚀所述堆叠结构的所述第一层间介质层和所述第二层间介质层，以形成第一凹槽，所述第一凹槽暴露所述氧化物半导体层的 表面；在所述第一凹槽的表面形成栅极介质层；在所述栅极介质层的表面形成所述第一字线，所述栅极介质层及所述第一字线填充满所述第一凹槽。
在一些实施例中，形成所述第二字线的方法包括：沿所述第二方向刻蚀所述堆叠结构以形成第二凹槽，所述第二凹槽暴露所述第一字线的侧壁；形成第二初始字线，所述第二初始字线填充满所述第二凹槽；刻蚀所述第二初始字线，以形成所述第二字线，沿所述第一方向排布的所述第二字线在所述第二方向上的长度依次减小。
在一些实施例中，形成所述位线的方法包括：形成第三隔离层；所述第三隔离层覆盖部分所述氧化物半导体层的表面，且所述第三隔离层与所述字线沿第三方向排布的侧壁接触连接；形成所述位线，所述位线与所述第三隔离层沿所述第三方向排布的侧壁接触连接，且所述位线覆盖所述氧化物半导体层。
在一些实施例中，所述氧化物半导体层的材料包括：铟镓锌氧化物或锌锡氧化物。
在一些实施例中，刻蚀部分所述氧化物半导体层包括：刻蚀所述堆叠结构，以形成沿所述第二方向间隔排布的所述有源结构；形成第二隔离层，所述第二隔离层位于沿所述第二方向间隔排布的所述有源结构之间。
在一些实施例中，还包括：刻蚀所述第一层间介质层、所述第一隔离层及所述第二层间介质层以形成第三凹槽，所述第三凹槽暴露部分保留的所述初始有源层的表面；形成下电极板，所述下电极板覆盖部分保留的所述初始有源层的表面；形成电容介质层，所述电容介质层覆盖所述下电极板的表面及部分保留的所述初始有源层的表面；形成上电极板，所述上电极板覆盖所述电容介质层的表面，所述下电极板、所述电容介质层及所述上电极板构成电容。
在一些实施例中，形成所述下电极板的步骤包括：形成第四隔离层，所述第四隔离层覆盖所述第三凹槽沿第三方向排布的侧壁表面；形成初始下电极板，所述初始下电极板覆盖所述第四隔离层的表面及保留的所述初始有源层的表面；去除所述第四隔离层及覆盖在所述第四隔离层表面的初始下电极板，剩余所述初始下电极板作为所述下电极板。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底；位于所述基底表面，沿第一方向和第二方向间隔排布的有源结构；所述有源结构包括沿第三方向排布的氧化物半导体层及初始有源层，所述氧化物半导体层与所述初始有源层接触连接；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面；第一隔离层，所述第一隔离层位于在所述第一方向上相邻的所述有源结构之间，且所述第一隔离层和所述有源结构在所述基底表面的投影重叠。
在一些实施例中，还包括：字线，所述字线环绕所述氧化物半导体层的部分表面，且所述字线沿所述第一方向和所述第二方向中的一者延伸；位线，所述位线环绕所述氧化物半导体层的部分表面，所述位线与所述字线间隔，且所述位线沿所述第一方向和所述第二方向中的另一者延伸；电容，所述电容与所述初始有源层接触连接，且所述电容沿所述第一方向延伸沿所述第二方向及所述第三方向间隔排布。
在一些实施例中，所述电容包括：下电极板，所述下电极板覆盖部分所述初始有源层的表面；电容介质层，所述电容介质层覆盖所述下电极板的表面，所述电容介质层还覆盖部分所述初始有源层远离所述下电极板的表面；上电极板，所述上电极板覆盖所述电容介质层 的表面。
在一些实施例中，所述字线沿所述第二方向延伸，所述字线包括：第一字线，所述第一字线环绕所述氧化物半导体层的部分表面；第二字线，所述第二字线覆盖所述第一字线的侧壁。
在一些实施例中，所述第二字线在所述基底表面的投影与所述第一字线在所述基底表面的投影部分重合。
在一些实施例中，在所述第一方向上，所述有源结构的厚度为15～25nm。
在一些实施例中，所述初始有源层的掺杂浓度为1E19～1E22cm -3。
本公开实施例提供的技术方案至少具有以下优点：通过在基底表面形成沿第一方向间隔的堆叠结构及相邻堆叠结构之间的第一隔离层，刻蚀堆叠结构的初始有源层以形成第一沟槽，在第一沟槽内形成氧化物半导体层，并刻蚀部分氧化物半导体层和剩余的初始有源层以形成沿第一方向和第二方向阵列排布的有源结构，通过形成氧化物半导体层可以提高有源结构的载流子的迁移率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图21为本公开实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图；
图22为本公开实施例提供的一种半导体结构的结构示意图。
具体实施方式
本公开实施提供一种半导体结构的制作方法，通过在基底表面形成堆叠结构之后，刻蚀堆叠结构的初始有源层，以形成第一沟槽，并在第一沟槽内形成氧化物半导体层，在通过刻蚀部分氧化物半导体层及剩余的初始有源层以形成沿第一方向及第二方向阵列排布的有源结构，通过刻蚀部分初始有源层可以不考虑堆叠过程中遇到的掺杂和应力的问题，后续可以通过形成氧化物半导体层作为有源结构的一部分，且通过形成有源结构可以提高半导体结构的载流子的迁移率。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
参考图1至图21，图1至图21为本公开实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图。
具体的，参考图1及图2，其中图1为半导体结构的俯视图，图2为沿图1AA方向 的剖视图。
具体的，提供基底100，在基底100表面形成沿第一方向X间隔排布的堆叠结构110及位于相邻堆叠结构110之间的第一隔离层120，堆叠结构110包括第一层间介质层130、初始有源层140和第二层间介质层150。
在一些实施例中，基底100为半导体材料，半导体材料包括但不限于硅衬底、锗衬底、锗硅衬底或碳化硅衬底的任一种。基底100还可以是离子掺杂衬底，掺杂离子为N型离子或者P型离子，N型离子具体可以为磷离子、砷离子或者锑离子，P型离子具体可以为硼离子、铟离子或者氟化硼离子。
在一些实例中，第一层间介质层130的材料可以与第二层间介质层150的材料相同，都可以为氧化硅等绝缘材料，通过形成第一层间介质层130和第二层间介质层150可以为后续形成位线提供基础，且还可以通过第一层间介质层130和第二层间介质层150将在第一方向X上的间隔排布的初始有源层140隔离。
初始有源层140的材料可以是硅或者多晶硅半导体材料，通过形成初始有源层140可以为后续形成阵列排布的有源结构提供工艺基础。
在一些实施例中，还对初始有源层140进行离子掺杂，可以根据需求选择掺杂N型离子或者P型离子，且掺杂浓度可以为1E19～1E22cm -3。
参考图3，刻蚀部分初始有源层140，以形成第一沟槽160，通过形成第一沟槽160可以为后续形成氧化物半导体层提供工艺基础。
在一些实施例中，刻蚀部分初始有源层140方法可以是通过采用湿法刻蚀的方式，通过堆叠结构110的侧壁对初始有源层140进行刻蚀。
参考图4至图6，其中图4为图1中沿AA方向的剖视图，图5和图6为半导体结构的俯视图。
在第一沟槽160中形成氧化物半导体层170，氧化物半导体层170与保留的初始有源层140接触连接；刻蚀部分氧化物半导体层170和保留的初始有源层140，以形成沿第一方向X和第二方向Y阵列排布的有源结构180；第一方向X垂直于基底100表面，第二方向Y平行于基底100表面。
在一些实施例中，可以采用原子层沉积的方式形成氧化物半导体层170，以填充刻蚀初始有源层140形成的第一沟槽160。
在一些实施例中，氧化物半导体层170的材料可以包括：铟镓锌氧化物或锌锡氧化物，通过设置氧化物半导体层的材料为铟镓锌氧化物或锌锡氧化物可以提高氧化物半导体层170的离子迁移率，从而可以提高后续氧化物半导体层170作为沟道区的性能。氧化物半导体层170的材料还可以是铟锌氧化物、铟镓硅氧化物、铟钨氧化物、铟氧化物、锡氧化物、钛氧化物、镁锌氧化物、锆铟锌氧化物、铪铟锌氧化物、锡铟锌氧化物、铝锡铟锌氧化物、硅铟锌氧化物、铝锌锡氧化物、镓锌锡氧化物、锆锌锡氧化物等其他类似的材料中的一种或者多种。
在一些实施例中，刻蚀部分氧化物半导体层170包括：刻蚀堆叠结构110，以形成沿第二方向Y间隔排布的有源结构180；形成第二隔离层190，第二隔离层190位于沿第二方 向Y间隔排布的有源结构180之间。通过刻蚀氧化物半导体层170及堆叠结构以形成第一方向间隔排布的氧化物半导体层170及初始有源层140，剩余的氧化物半导体层170及剩余的初始有源层140构成有源结构180，通过形成第二隔离层190可以沿第二方向Y排布的有源结构180隔离开，从而可以避免沿第二方向Y排布的有源结构180之间相互影响。
参考图7至图12，在一些实施例中，形成有源结构180之后还包括：形成字线200，字线200环绕氧化物半导体层170的部分表面，且字线200沿第一方向X和第二方向Y中的一者延伸。通过形成字线200可以控制有源结构180的导通，也就是说字线200可以作为栅极控制有源结构180载流子流动，通过形成环绕氧化物半导体层170的字线200可以提高字线200的控制能力。
在一些实施例中，以字线200沿第二方向Y延伸为例，一字线200覆盖多个沿第二方向Y排布的有源结构180的顶面，也就说一字线200可以控制多个有源结构180的导通，从而可以提高半导体结构的堆叠密度，提高半导体结构的空间利用率。
在一些实施例中，字线200沿第二方向Y延伸，形成字线200的方法包括：形成第一字线201，第一字线201环绕氧化物半导体层170；形成第二字线203，第二字线203覆盖第一字线201的侧壁。通过环绕氧化物半导体层170表面的第一字线201可以提高字线200与有源结构180的接触面积，通过形成第二字线203还可以为后续形成与字线200对应连接的导电柱提供导通基础。
在一些实施例中，第一字线201与第二字线203的材料可以相同，例如都可以为钛、氮化钛、钨、铝或者钴等导电材料；在另一些实例中，第一字线201与第二字线203的材料也可以不同，可以根据实际情况进行调整。
在一些实施例中，形成第一字线201的方法可以包括：刻蚀堆叠结构110的第一层间介质层130和第二层间介质层150，以形成第一凹槽220；在第一凹槽220表面形成栅极介质层210；在栅极介质层210的表面形成第一字线201，栅极介质层210及第一字线201填充满第一凹槽220。可以理解，在刻蚀堆叠结构110的第一层间介质层130和第二层间介质层150的步骤中，还包括刻蚀部分第二隔离层190，使得形成暴露有源结构180中氧化物半导体层170表面的第一凹槽220。通过形成第一字线201可以提高字线200与有源结构180之间的正对面积，可以提高字线200控制有源结构180导通的能力。
可以理解的是，当字线200提供一个电压控制有源结构180导通时，有源结构180内的载流子朝向字线200流动，然而由于栅极介质层210的存在载流子无法流入字线200，故在靠近有源结构180的栅极介质层210的表面汇聚形成电流。
在一些实施例中，栅极介质层210的材料可以是氧化硅、氮化硅或者氧化铪等绝缘材料，可以根据栅极介质层210所需的介电常数进行选择栅极介质层210的材料。
在一些实施例中，栅极介质层210的厚度可以是8～20nm，可以理解的是，在其他条件相同的情况下，栅极介质层210的厚度越薄，半导体结构的性能也就越好，但是半导体结构的可靠性也就越低，越容易发生电流隧穿效应，相应的栅极介质层210的厚度越厚，半导体结构的可靠性也就越高，但是半导体结构的性能会下降，通过设置栅极介质层210的厚度为8～20nm，可以在提高半导体结构性能的同时保证一定的可靠性。
通过形成栅极介质层210和第一隔离层120还可以帮助有源结构180的氧化物半导体 层170隔离空气中的氧气和水蒸汽，从而可以提高半导体结构的可靠性。
在一些实施例中，形成第二字线203的方法包括：沿第二方向Y刻蚀堆叠结构110以形成第二凹槽221，第二凹槽221暴露第一字线201的侧壁；形成第二初始字线204，第二初始字线204填充满第二凹槽221；刻蚀第二初始字线204，以形成第二字线203，沿第一方向X排布的第二字线203在第二方向Y上的长度依次减小。通过形成在第二方向Y上长度依次减小的第二字线203可以与后续形成与字线200导通的导电柱配合，以实现一字线200与一导电柱对应连接，通过导电柱将不同的字线200引出，以通过不同导电柱控制导电柱对应的字线200，从而控制向任一字线200提供电信号。
参考图13至图15，在一些实施例中，还包括：形成位线230，位线230环绕氧化物半导体层170的部分表面，位线230与字线200间隔，位线230沿第一方向X和第二方向Y中的另一者延伸。可以理解的是，字线200的延伸方向与位线230的延伸方向相交，字线200沿第一方向X延伸，位线230的延伸方向为沿第二方向Y延伸；字线200沿第二方向Y延伸，位线230的延伸方向为沿第一方向X延伸。
在一些实施例中，以位线230沿第一方向延伸为例，一位线230可以与多个沿第一方向排布的多个有源结构180接触连接，也就是一位线230可以向多个沿第一方向X排布的有源结构180传输信号，从而可以提高半导体结构的堆叠密度，提高半导体结构的空间利用率。
然而，可以理解的是，位线230的延伸方向与字线200的延伸方向相交，且一位线230与一字线200的交点只有一个，也就是说，通过一字线200和一位线230可以选中一有源结构180。
在一些实施例中，形成位线230的方法可以包括：形成第三隔离层240，第三隔离层240覆盖部分氧化物半导体层170的表面，且第三隔离层240与字线200沿第三方向Z排布的侧壁接触连接；形成位线230，位线230与第三隔离层240沿第三方向排布的侧壁接触连接，且位线230覆盖氧化物半导体层170。通过形成第三隔离层240可以将位线230与字线200隔离开，从而可以避免位线230与字线200之间出现电连接，从而可以提高半导体结构可靠性，通过形成位线230为半导体结构的读出数据及写入数据提供基础。
在一些实施例中，形成第三隔离层240的方法可以包括：刻蚀部分第一字线以暴露部分氧化物半导体层170的表面，刻蚀第一字线201的同时还刻蚀部分栅极介质层210；形成第三初始隔离层241，第三初始隔离层241位于第一隔离层120与氧化物半导体层170之间；刻蚀第三初始隔离层241，剩余第三初始隔离层241作为第三隔离层240。
在一些实施例中，刻蚀第三初始隔离层241的同时还包括：刻蚀第一隔离层120。形成位线230的过程中，形成的位线230还可以覆盖第一隔离层120的侧壁。
在一些实施例中，第三初始隔离层241的材料可以与第一隔离层120的材料相同，都可以是氮化硅，从而可以采用相同的刻蚀试剂刻蚀第三初始隔离层241及第一隔离层，从而可以减少刻蚀试剂的种类及工艺步骤。
参考图16至图21，在一些实施例中，还包括：刻蚀第一层间介质层130、第一隔离层120及第二层间介质层150以形成第三凹槽250，第三凹槽250暴露部分保留的初始有源层140的表面；形成下电极板261，下电极板261覆盖部分保留的初始有源层140的表面；形成电容介质层262，电容介质层262覆盖下电极板261的表面及部分保留的初始有源层140 的表面；形成上电极板263，上电极板263覆盖电容介质层262的表面，下电极板261、电容介质层262及上电极板263构成电容260。
下电极板261的材料可以包括氮化钛、氮化钽、铜或钨等金属材料中的任一种或任意组合；电容介质层262的材料可以包括：ZrO，AlO，ZrNbO，ZrHfO，ZrAlO中的任一种或其任一组合；上电极板263的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛、硅化钛、硅化镍、硅氮化钛或者其他导电材料，或者，上电极板263的材料也可以为导电的半导体材料，如多晶硅，锗硅等。
可以理解的是，电容260的下电极板261与上电极板263之间的相对面积、下电极板261及上电极板263之间的距离及电容介质层262的材料都可能影响电容260的容量的大小，故可以根据实际的需求设置电容260的下电极板261与上电极板263之间的相对面积、下电极板261及上电极板263之间的距离及电容介质层262的材料。
在一些实施例中，沿第一方向排布的电容260共用上电极板263，通过形成共用上电极板263的电容260可以提高半导体结构的空间利用率，且还可以便于半导体结构的形成。
在一些实施例中，参考图17至图19，形成下电极板261的步骤包括：形成第四隔离层270，第四隔离层270覆盖第三凹槽250沿第三方向Z排布的侧壁表面；形成初始下电极板264，初始下电极板264覆盖第四隔离层270的表面及保留的初始有源层140的表面；去除第四隔离层270及覆盖在第四隔离层270表面的初始下电极板264，剩余初始下电极板264作为下电极板261。通过形成第四隔离层为后续形成间隔的下电极板261提供工艺基础，从而可以为后续通过间隔的下电极板261分别定义每个不同的电容260。
在一些实施例中，形成第四隔离层270之前还包括：形成第六隔离层300，第六隔离层300位于第四隔离层270与剩余的堆叠结构110之间，通过形成第六隔离层300可以提高电容260与字线200之间的绝缘性。
在一些实施例中，去除第四隔离层270及覆盖在第四隔离层270表面的初始下电极板264的步骤可以包括：形成第五隔离层280，第五隔离层280覆盖在位于初始有源层140表面的初始下电极板264的表面，通过形成第五隔离层280可以将不需要刻蚀的初始下电极板264进行覆盖，然后再对不需要的初始下电极板264及第四隔离层270进行刻蚀，从而可以提高形成的下电极板261的图形准确性，且还可以避免在刻蚀初始下电极板264及第四隔离层270的过程中对下电极板261进行保护。
在一些实施例中，第四隔离层270的材料可以是氧化硅，第五隔离层280的材料可以是氮氧化硅，第六隔离层300的材料可以是氮化硅，第四隔离层270与第五隔离层280的材料较软，便于后续的刻蚀工艺，第六隔离层300的材料较硬，可以便于后续形成附着在第六隔离层300表面的电容介质层262及上电极板263。
在一些实施例中，形成下电极板261之后还可以包括去除第五隔离层280，从而为后续形成电容介质层262及上电极板263提供工艺基础。
在一些实施例中还包括：参考图21，形成导电柱290，导电柱290与第二字线203接触连接，且一导电柱290与一第二字线203接触连接，从而可以通过向不同的导电柱290提供信号，从而向与该导电柱290的字线200提供电信号，也就是说可以通过控制不同的导电柱290进而控制不同的字线200。
本公开实施例通过在基底100上形成沿第一方向X间隔排布的堆叠结构110及位于相邻堆叠结构110之间的第一隔离层120，并通过刻蚀初始有源层140以形成第一沟槽160，通过在第一沟槽160内形成氧化物半导体层170，氧化物半导体层170余剩余的初始有源层140接触连接以构成有源结构180，从而可以提高有源结构180的载流子迁移率，提高半导体结构的传输速率。
本公开另一实施例还提供一种半导体结构，可以通过上述半导体结构的制作方法的部分步骤或者全部步骤形成，相同或者相应的部分可以参考上述实施例，以下将不再赘述，以下将参考附图对本公开实施例提供的半导体结构进行说明。
参考图12、图20、图21及图22，半导体结构可以包括：基底100；位于基底100表面，沿第一方向X和第二方向Y间隔排布的有源结构180；有源结构180包括沿第三方向Z排布的氧化物半导体层170及初始有源层140，氧化物半导体层170与初始有源层140接触连接；第一方向X垂直于基底100表面，第二方向Y平行于基底100表面；第一隔离层120，第一隔离层120位于在第一方向X上相邻的有源结构180之间，且第一隔离层120和有源结构180在基底100表面的投影重叠。
通过设置有源结构180包括氧化物半导体层170和初始有源层140，可以提高有源结构180内载流子的迁移率，通过设置氧化物半导体层170作为有源结构180的沟道区，氧化物半导体层170内载流子的活性高，从而可以提高载流子的迁移率，通过设置第一隔离层120位于第一方向X上相邻的有源结构180之间可以将有源结构180在第一方向X上进行间隔，从而可以避免有源结构180之间相互干扰。
在一些实施例中，半导体结构还包括：字线200，字线200环绕氧化物半导体层170的部分表面，且字线200沿第一方向X和第二方向Y中的一者延伸；位线230，位线230环绕氧化物半导体层170的部分表面，位线230与字线200间隔，且位线230沿第一方向X和第二方向Y中的另一者延伸；电容260，电容260与初始有源层140接触连接，且电容260沿第一方向X延伸沿第二方向Y及第三方向Z间隔排布。通过设置字线200环绕有源结构180的氧化物半导体层170的部分表面可以控制有源结构180的导通，通过设置位线230与氧化物半导体层170接触连接，通过位线230实现半导体结构的读写，通过设置电容260与初始有源层140接触连接可以实现半导体结构的存储。
在一些实施例中，字线200沿第二方向Y延伸，字线200包括：第一字线201，第一字线201环绕氧化物半导体层170的部分表面；第二字线203，第二字线203覆盖第一字线201的侧壁。第一字线201可以提高字线200与有源结构180之间的正对面积，可以提高字线200控制有源结构180导通的能力，第二字线203可以用于与导电柱290一一对应连接。
在一些实施例中，沿第一方向X排布的第二字线203在第二方向Y上的长度依次减小，通过设置第二字线203的长度依次减小可以将与导电柱290引出，且还可以避免相邻导电柱290之间相互干扰。
在一些实施例中，第二字线203在基底100表面的投影与第一字线201在基底100表面的投影部分重合。也就是说，第二字线203并非仅与第一字线201的侧壁表面接触，第二字线203部分位于第一字线201环绕形成的空间内，通过设置第二字线203部分位于第一字线201环绕形成的空间内，可以提高第二字线203与第一字线201连接的紧密性。
在一些实施例中，电容260可以包括：下电极板261，下电极板261覆盖部分初始有源层140的表面；电容介质层262，电容介质层262覆盖下电极板261的表面，电容介质层262还覆盖部分初始有源层140远离下电极板261的表面；上电极板263，上电极板263覆盖电容介质层262的表面。电容260的下电极板261与上电极板263之间的相对面积、下电极板261及上电极板263之间的距离及电容介质层262的材料都可能影响电容260的容量的大小，故可以根据实际的需求设置电容260的下电极板261与上电极板263之间的相对面积、下电极板261及上电极板263之间的距离及电容介质层262的材料。
在一些实施例中，沿第一方向排布的电容260共用上电极板263，通过形成共用上电极板263的电容260可以提高半导体结构的空间利用率，且还可以便于半导体结构的形成。
在一些实施例中，在第一方向X上，有源结构180的厚度为15～25nm，例如是18nm、20nm或者22nm等。通过设置有源结构180的厚度为15～25nm可以提高半导体结构的电学性能。
在一些实施例中，初始有源层140的掺杂浓度为1E19～1E22cm -3，例如是1E20cm -3或者1E21cm -3等。可以理解的是，剩余的初始有源层140可以作为半导体结构的源极或者漏极，初始有源层140的浓度也就对应着半导体结构源极或者漏极的载流子数量，通过设置初始有源层140的掺杂浓度为1E19～1E22cm -3可以提高源极或者漏极内载流子的数量，进而提高半导体结构的性能。
在一些实施例中，半导体结构还包括：第二隔离层190，第二隔离层190位于沿第二方向Y间隔排布的有源结构180之间，通过第二隔离层190可以沿第二方向Y排布的有源结构180隔离开，从而可以避免沿第二方向Y排布的有源结构180之间相互影响。
在一些实施例中，导电柱290的顶面可以齐平，也就是说导电柱290的长度可以不等，在沿第一方向X上，字线200的长度依次减短，导电柱290的长度依次增加，也就是说与位于底面的字线200相连的导电柱290的长度最高，通过设置顶面齐平的导电柱290可以通过顶面向字线200提供电信号，进而控制半导体结构的读写。
本公开实施例通过提供一种半导体结构，包括：基底100，位于基底表面的有源结构180，有源结构180包括氧化物半导体层170及初始有源层140，氧化物半导体层170与初始有源层140接触连接，第一隔离层120，第一隔离层120位于在第一方向X上相邻的有源结构180之间，通过设置有源结构180包括氧化物半导体层170及初始有源层140，可以通过氧化物半导体层170提高有源结构180的载流子的迁移率，从而提高半导体结构的性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (17)

  1. 一种半导体结构的制作方法，包括：
    提供基底；
    在所述基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻所述堆叠结构之间的第一隔离层，所述堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；
    刻蚀部分所述初始有源层，以形成第一沟槽；
    在所述第一沟槽中形成氧化物半导体层，所述氧化物半导体层与保留的所述初始有源层接触连接；刻蚀部分所述氧化物半导体层和保留的所述初始有源层，以形成沿所述第一方向和第二方向阵列排布的有源结构；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面。
  2. 根据权利要求1所述的半导体结构的制作方法，其中，形成所述有源结构之后，还包括：
    形成字线，所述字线环绕所述氧化物半导体层的部分表面，且所述字线沿所述第一方向和所述第二方向中的一者延伸；
    形成位线，所述位线环绕所述氧化物半导体层的部分表面，所述位线与所述字线间隔，所述位线沿所述第一方向和所述第二方向中的另一者延伸。
  3. 根据权利要求2所述的半导体结构的制作方法，其中，所述字线沿所述第二方向延伸，形成所述字线的方法包括：
    形成第一字线环绕所述氧化物半导体层；
    形成第二字线，所述第二字线覆盖所述第一字线的侧壁。
  4. 根据权利要求3所述的半导体结构的制作方法，其中，形成所述第一字线的方法包括：
    刻蚀所述堆叠结构的所述第一层间介质层和所述第二层间介质层，以形成第一凹槽，所述第一凹槽暴露所述氧化物半导体层的表面；
    在所述第一凹槽的表面形成栅极介质层；
    在所述栅极介质层的表面形成所述第一字线，所述栅极介质层及所述第一字线填充满所述第一凹槽。
  5. 根据权利要求3所述的半导体结构的制作方法，其中，形成所述第二字线的方法包括：
    沿所述第二方向刻蚀所述堆叠结构以形成第二凹槽，所述第二凹槽暴露所述第一字线的侧壁；
    形成第二初始字线，所述第二初始字线填充满所述第二凹槽；
    刻蚀所述第二初始字线，以形成所述第二字线，沿所述第一方向排布的所述第二字线在所述第二方向上的长度依次减小。
  6. 根据权利要求2所述的半导体结构的制作方法，其中，形成所述位线的方法包括：
    形成第三隔离层；所述第三隔离层覆盖部分所述氧化物半导体层的表面，且所述第三隔离层与所述字线沿第三方向排布的侧壁接触连接；
    形成所述位线，所述位线与所述第三隔离层沿所述第三方向排布的侧壁接触连接，且所述位线覆盖所述氧化物半导体层。
  7. 根据权利要求1所述的半导体结构的制作方法，其中，所述氧化物半导体层的材料包括：铟镓锌氧化物或锌锡氧化物。
  8. 根据权利要求1所述的半导体结构的制作方法，其中，刻蚀部分所述氧化物半导体层包括：刻蚀所述堆叠结构，以形成沿所述第二方向间隔排布的所述有源结构；
    形成第二隔离层，所述第二隔离层位于沿所述第二方向间隔排布的所述有源结构之间。
  9. 根据权利要求1所述的半导体结构的制作方法，其中，还包括：刻蚀所述第一层间介质层、所述第一隔离层及所述第二层间介质层以形成第三凹槽，所述第三凹槽暴露部分保留的所述初始有源层的表面；
    形成下电极板，所述下电极板覆盖部分保留的所述初始有源层的表面；
    形成电容介质层，所述电容介质层覆盖所述下电极板的表面及部分保留的所述初始有源层的表面；
    形成上电极板，所述上电极板覆盖所述电容介质层的表面，所述下电极板、所述电容介质层及所述上电极板构成电容。
  10. 根据权利要求9所述的半导体结构的制作方法，其中，形成所述下电极板的步骤包括：形成第四隔离层，所述第四隔离层覆盖所述第三凹槽沿第三方向排布的侧壁表面；
    形成初始下电极板，所述初始下电极板覆盖所述第四隔离层的表面及保留的所述初始有源层的表面；
    去除所述第四隔离层及覆盖在所述第四隔离层表面的初始下电极板，剩余所述初始下电极板作为所述下电极板。
  11. 一种半导体结构，包括：
    基底；
    位于所述基底表面，沿第一方向和第二方向间隔排布的有源结构；所述有源结构包括沿第三方向排布的氧化物半导体层及初始有源层，所述氧化物半导体层与所述初始有源层接触连接；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面；
    第一隔离层，所述第一隔离层位于在所述第一方向上相邻的所述有源结构之间，且所述 第一隔离层和所述有源结构在所述基底表面的投影重叠。
  12. 根据权利要求11所述的半导体结构，其中，还包括：
    字线，所述字线环绕所述氧化物半导体层的部分表面，且所述字线沿所述第一方向和所述第二方向中的一者延伸；
    位线，所述位线环绕所述氧化物半导体层的部分表面，所述位线与所述字线间隔，且所述位线沿所述第一方向和所述第二方向中的另一者延伸；
    电容，所述电容与所述初始有源层接触连接，且所述电容沿所述第一方向延伸沿所述第二方向及所述第三方向间隔排布。
  13. 根据权利要求12所述的半导体结构，其中，所述电容包括：
    下电极板，所述下电极板覆盖部分所述初始有源层的表面；
    电容介质层，所述电容介质层覆盖所述下电极板的表面，所述电容介质层还覆盖部分所述初始有源层远离所述下电极板的表面；
    上电极板，所述上电极板覆盖所述电容介质层的表面。
  14. 根据权利要求12所述的半导体结构，其中，所述字线沿所述第二方向延伸，所述字线包括：
    第一字线，所述第一字线环绕所述氧化物半导体层的部分表面；
    第二字线，所述第二字线覆盖所述第一字线的侧壁。
  15. 根据权利要求14所述的半导体结构，其中，所述第二字线在所述基底表面的投影与所述第一字线在所述基底表面的投影部分重合。
  16. 根据权利要求11所述的半导体结构，其中，在所述第一方向上，所述有源结构的厚度为15～25nm。
  17. 根据权利要求11所述的半导体结构，其中，所述初始有源层的掺杂浓度为1E19～1E22cm -3。
PCT/CN2022/124149 2022-08-29 2022-10-09 一种半导体结构的制作方法及其结构 WO2024045265A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP22946064.7A EP4358140A1 (en) 2022-08-29 2022-10-09 Manufacturing method for semiconductor structure, and semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211042659.4 2022-08-29
CN202211042659.4A CN117693191A (zh) 2022-08-29 2022-08-29 一种半导体结构的制作方法及其结构

Publications (1)

Publication Number Publication Date
WO2024045265A1 true WO2024045265A1 (zh) 2024-03-07

Family

ID=89619143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/124149 WO2024045265A1 (zh) 2022-08-29 2022-10-09 一种半导体结构的制作方法及其结构

Country Status (3)

Country Link
EP (1) EP4358140A1 (zh)
CN (1) CN117693191A (zh)
WO (1) WO2024045265A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190296155A1 (en) * 2018-03-21 2019-09-26 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
CN112992904A (zh) * 2019-12-12 2021-06-18 三星电子株式会社 三维半导体器件
CN113745224A (zh) * 2020-05-28 2021-12-03 美光科技公司 包含堆叠水平电容器结构的设备以及相关方法、存储器装置和电子系统
CN114023703A (zh) * 2022-01-07 2022-02-08 长鑫存储技术有限公司 半导体器件的形成方法及半导体器件
CN114864503A (zh) * 2022-05-19 2022-08-05 长鑫存储技术有限公司 存储结构及其制备方法、半导体结构
CN114914202A (zh) * 2021-02-09 2022-08-16 美光科技公司 竖直三维(3d)存储器中的水平存取装置内的外延硅
CN114927477A (zh) * 2022-05-06 2022-08-19 长鑫存储技术有限公司 一种半导体器件的制备方法、半导体器件及堆叠器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190296155A1 (en) * 2018-03-21 2019-09-26 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
CN112992904A (zh) * 2019-12-12 2021-06-18 三星电子株式会社 三维半导体器件
CN113745224A (zh) * 2020-05-28 2021-12-03 美光科技公司 包含堆叠水平电容器结构的设备以及相关方法、存储器装置和电子系统
CN114914202A (zh) * 2021-02-09 2022-08-16 美光科技公司 竖直三维(3d)存储器中的水平存取装置内的外延硅
CN114023703A (zh) * 2022-01-07 2022-02-08 长鑫存储技术有限公司 半导体器件的形成方法及半导体器件
CN114927477A (zh) * 2022-05-06 2022-08-19 长鑫存储技术有限公司 一种半导体器件的制备方法、半导体器件及堆叠器件
CN114864503A (zh) * 2022-05-19 2022-08-05 长鑫存储技术有限公司 存储结构及其制备方法、半导体结构

Also Published As

Publication number Publication date
EP4358140A1 (en) 2024-04-24
CN117693191A (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
TWI679751B (zh) 半導體存儲設備及其製造方法及包括存儲設備的電子設備
KR102154784B1 (ko) 반도체 장치 및 그 제조방법
US8969162B2 (en) Three-dimensional semiconductor device and method for fabricating the same
KR102571561B1 (ko) 3차원 반도체 소자
KR101579587B1 (ko) 반도체 장치 및 그 형성 방법
KR20160049159A (ko) 반도체 장치 및 그 제조방법
KR20160021376A (ko) 반도체 장치
KR20130027154A (ko) 3차원 반도체 장치 및 그 제조 방법
WO2024046019A1 (zh) 半导体结构的制作方法及其结构
WO2023216402A1 (zh) 半导体结构及制备方法
CN110896075A (zh) 集成电路存储器及其制备方法
WO2024037135A1 (zh) 半导体结构及制备方法
CN106663682A (zh) 制造半导体装置的方法
KR20130007236A (ko) 반도체 장치 및 그 제조 방법
WO2023011084A1 (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备
CN115411040A (zh) 半导体结构
WO2024082840A1 (zh) 半导体结构及其制造方法
CN108962905B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
WO2024045265A1 (zh) 一种半导体结构的制作方法及其结构
US11538826B2 (en) Semiconductor device with improved word line resistance
WO2024045266A1 (zh) 半导体结构的制作方法及其结构
WO2024045328A1 (zh) 半导体结构及其形成方法
WO2024012104A1 (zh) 一种半导体结构的制作方法及其结构
US20240081041A1 (en) Semiconductor structure and method for forming same
WO2023221301A1 (zh) 一种半导体结构的制作方法及其结构

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022946064

Country of ref document: EP

Effective date: 20231222