WO2023233818A1 - 面発光素子 - Google Patents

面発光素子 Download PDF

Info

Publication number
WO2023233818A1
WO2023233818A1 PCT/JP2023/014230 JP2023014230W WO2023233818A1 WO 2023233818 A1 WO2023233818 A1 WO 2023233818A1 JP 2023014230 W JP2023014230 W JP 2023014230W WO 2023233818 A1 WO2023233818 A1 WO 2023233818A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
surface emitting
emitting device
low resistance
light emitting
Prior art date
Application number
PCT/JP2023/014230
Other languages
English (en)
French (fr)
Inventor
秀和 青柳
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023233818A1 publication Critical patent/WO2023233818A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers

Definitions

  • Some conventional surface emitting devices have an electrode (current injection structure) made of at least one metal on the optical waveguide and/or near the optical waveguide for injecting current into the light emitting layer (e.g. (See Patent Documents 1 and 2).
  • the main purpose of the present technology is to provide a surface emitting element having a current injection structure that can suppress vignetting and absorption of light.
  • FIG. 3 is a cross-sectional view of a surface emitting device according to Example 2 of the fourth embodiment of the present technology.
  • FIG. 3 is a cross-sectional view of a surface emitting device according to Example 3 of the fourth embodiment of the present technology.
  • FIG. 3 is a cross-sectional view of a surface emitting device according to Example 4 of the fourth embodiment of the present technology.
  • FIG. 7 is a plan view of a surface emitting device according to a fifth embodiment of the present technology.
  • FIG. 31A is a cross-sectional view (part 1) of a surface emitting device according to a fifth embodiment of the present technology.
  • FIG. 31B is a cross-sectional view (Part 2) of the surface emitting device according to the fifth embodiment of the present technology.
  • the second semiconductor structure 102 is a current injection structure having an electrode contact region.
  • the second semiconductor structure 102 has at least a surface layer on the side opposite to the light emitting layer 103 (for example, the entire area in the thickness direction) including a first region 102a corresponding to the light emitting region 103a and a periphery of the first region 102a. and a second region 102b having a lower resistance than the first region 102a.
  • the diameter of the first region 102a substantially matches the current confinement diameter of the current confinement region 103b (the diameter of the light emitting region 103a).
  • the outer peripheral shape of the first region 102a is preferably approximately the same as the inner peripheral shape of the current confinement region 103b, and is circular as an example, but may be other shapes such as an ellipse or a polygon.
  • the diameter of the first region 102a substantially matches the current confinement diameter of the current confinement region 103b (the diameter of the light emitting region 103a).
  • the second region 102b is, for example, a highly doped region having a higher impurity concentration (dope concentration) than the first region 102a.
  • the stacked structure LS includes a substrate 100 disposed on the side opposite to the light emitting layer 103 side of the first semiconductor structure 101, and at least the surface layer of the substrate 100 on the first semiconductor structure 101 side is lower than the surrounding region 100b. It has a low resistance region 100a.
  • the low resistance region 100a has a higher impurity concentration than the surrounding region 100b.
  • the low resistance region 100a is provided around the region of the substrate 100 corresponding to the light emitting region 103a. That is, the low resistance region 100a is connected to a first semiconductor structure 101 of a first mesa M1, which will be described later, and is provided at a position away from the optical waveguide.
  • the stacked structure LS has another low resistance region 105 connected to the low resistance region 100a.
  • Another low resistance region 105 is a highly doped region having a higher impurity concentration (doping concentration) than the surrounding region. The larger the cross-sectional area of the highly doped region, the more advantageous it is to lowering the resistance.
  • the surface emitting element 10 has the following conductivity types, for example.
  • the first semiconductor structures 101 of the first and second mesas M1, M2 are of a first conductivity type.
  • the first and second regions 102a and 102b have different conductivity types.
  • the first region 102a is of the first conductivity type
  • the second region 102b is of the second conductivity type. That is, the first semiconductor structure 101 and the first region 102a of the second semiconductor structure 102 have the same conductivity type.
  • the second semiconductor structure 102 of the second mesa M2 is of the first conductivity type.
  • the low resistance region 100a and another low resistance region 105 have the same first conductivity type.
  • One of the first and second conductivity types is p-type, and the other is n-type.
  • the surface emitting device 10 configured as described above has a double heterostructure in which the light emitting layer 103 is sandwiched between the first and second semiconductor structures 101 and 102 of different conductivity types in the stacking direction, and in principle, Light from the light emitting layer 103 can be emitted to at least one side in the stacking direction. That is, it is possible to obtain surface emitting output.
  • the surface emitting element 10 can be mounted on a driver by, for example, a junction down (flip chip) method.
  • a junction down (flip chip) method When the surface emitting element 10 is mounted in a driver in a junction-down manner, it essentially becomes a back emission type surface emitting element that emits light to the back surface (lower surface) side.
  • the surface emitting device 10 is suitable for use as a back-emitting type surface emitting device mounted in a junction-down manner.
  • the surface emitting element 10 may be mounted on the driver by, for example, a junction up (eg, wire bonding).
  • a junction up eg, wire bonding
  • the surface emitting element 10 When the surface emitting element 10 is mounted on a driver with a junction up, it becomes a surface emitting element of a surface emitting type that emits light toward the front (upper surface) side.
  • both the first and second semiconductor structures 101 and 102 do not include a reflecting mirror (for example, a multilayer reflecting mirror)
  • the surface emitting element 10 becomes a light emitting diode that emits light on both sides.
  • the material combination of the substrate 100 and the light-emitting layer 103 is such that the material of the substrate 100 is GaAs, InP, or Ge, and the material of the light-emitting layer 103 is GaAs-based (e.g., GaAs, AlGaAs, GaInAs, GaInAsN, etc.). ).
  • the material of the substrate 100 may be InP, Ge, or Si, and the material of the light emitting layer 103 may be AlGaInP, or the material of the substrate 100 may be Al 2 O 3 , and the material of the light emitting layer 103 may be, for example, may be ZnSSe-based or AlGaInN-based.
  • the materials of the first and second semiconductor structures 101, 102 and the light emitting layer 103 are preferably compound semiconductors that are lattice matched to the substrate 100 or other substrates.
  • the second electrode 106 is an anode electrode (p-side electrode)
  • the first electrode 107 is a cathode electrode (n-side electrode)
  • the first semiconductor structure 101 is n-type
  • the first region 102a of the second semiconductor structure 102 is n-type.
  • the operation of the back-emission type surface emitting device 10 in which the second region 102b of the second semiconductor structure 102 is a low-resistance p-type will be described.
  • a current from the anode side of the driver flows through the electrode 106 into the electrode installation portion of the extension portion 102b2 of the second region 102b (highly doped region).
  • the current flowing into the electrode installation portion flows toward the circumferential portion 102b1 along the extending direction (for example, the PP line direction) of the extending portion 102b2, and flows from the circumferential portion 102b1 into the first region 102a.
  • Ru The current flowing into the first region 102a flows into the light emitting region 103a while being constricted by the current confinement region 103b. At this time, the light emitting region 103a emits light, and surface emitting output is obtained.
  • a method for manufacturing the surface emitting device 10 will be described with reference to the flowchart of FIG. 2 and the like.
  • substrate 100 a plurality of surface emitting elements 10 are formed on one wafer (hereinafter referred to as "substrate 100" for convenience) which is the base material of the substrate 100 by a semiconductor manufacturing method using semiconductor manufacturing equipment. are generated at the same time.
  • the plurality of surface emitting devices 10 integrated in a series are separated from each other by dicing to obtain chip-shaped surface emitting devices 10.
  • the first and second semiconductor structures 101 and 102 and the light emitting layer 103 are made of a compound semiconductor that is lattice matched to the material of the substrate 100.
  • a laminate is generated (see FIGS. 3A and 3B). Specifically, for example, a first semiconductor structure 101 of a first conductivity type and a light emitting layer are formed on a substrate 100 as a growth substrate by an epitaxial crystal growth method such as MOCVD (Metal Organic Chemical Vapor Deposition) method. 103 and the second semiconductor structure 102 of the first conductivity type are stacked in this order to produce a stacked body.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • methyl-based organometallic gases such as trimethylaluminum (TMAl), trimethylgallium (TMGa), and trimethylindium (TMIn) and arsine (AsH 3 ) gas are used, and donor impurity
  • TMAl trimethylaluminum
  • TMGa trimethylgallium
  • TMIn trimethylindium
  • AsH 3 arsine
  • donor impurity disilane (Si 2 H 6 ) is used as the raw material
  • carbon tetrabromide (CBr 4 ) is used as the raw material for the acceptor impurity.
  • first and second mesas M1 and M2 are formed (see FIGS. 5A and 5B).
  • a resist pattern is formed by photolithography to cover the portions where the first and second mesas M1 and M2 are to be formed on the laminate in which the second region 102b is formed, and the resist pattern is
  • the laminate is etched by dry etching or wet etching using a mask. The etching depth at this time is, for example, until the substrate 100 is exposed. After that, the resist pattern is removed.
  • a highly doped region as a low resistance region 100a is formed on the substrate 100 (see FIGS. 6A and 6B).
  • a resist pattern having an opening at a location where the low resistance region 100a is to be formed is formed on the stacked body in which the first and second mesas M1 and M2 are formed, and the resist pattern is used as a mask to form a resist pattern.
  • 1 conductivity type impurity is implanted at a high concentration. At this time, it is preferable to control the direction of impurity injection so that the impurity diffuses below the first and second mesas M1 and M2. After that, the resist pattern is removed.
  • an oxidized confinement region is formed as the current confinement region 103b (see FIGS. 8A and 8B).
  • the first and second mesas M1 and M2 are exposed to a high-temperature water vapor atmosphere, and the light emitting layer 103 is selectively oxidized from the sides to form an oxidized confinement region as a current confinement region 103b surrounding the light emitting region 103a. form.
  • the surface emitting device 10 it is possible to provide a surface emitting device having a current injection structure (second semiconductor structure 102) that can suppress vignetting and absorption of light. Thereby, it is possible to improve beam quality and optical output.
  • the stacked structure LS includes a substrate 100 disposed on the side opposite to the light emitting layer 103 side of the first semiconductor structure 101, and the substrate 100 has at least a surface layer on the first semiconductor structure 101 side that has a lower resistance than the surrounding area. It has a low resistance region 100a. Thereby, a conductive path with good conductivity can be formed in the substrate 100 and connected to the first semiconductor structure 101.
  • the laminated structure LS has a second mesa M2 on which an electrode 107 is installed, and another low resistance region 105 extends at least inside the second mesa M2 in the lamination direction, and one end is connected to the low resistance region 100a. and the other end is connected to the electrode 107.
  • the electrode 107 installed on the top of the second mesa M2 and the low resistance region 100a can be electrically connected with good conductivity.
  • mesas usually have substantially vertical sides, and there is a problem in that wiring is likely to break if it is routed along the mesa, but this problem does not occur in the surface emitting device 10 because wiring is not required.
  • the low resistance region 100a and another low resistance region 105 have the same conductivity type. Thereby, the low resistance region 100a and another low resistance region 105 can be used on the same side of the light emitting layer 103 in the conduction direction.
  • the first semiconductor structure 101 and the first region 102a have the same conductivity type. This makes it possible to form a uniform electric field within the plane of the first region 102a and to uniformly flow current.
  • the surface emitting device 10-1 is a surface emitting laser in which both the first and second semiconductor structures 101 and 102 have reflecting mirrors, as shown in FIG.
  • the first semiconductor structure 101 includes a first reflecting mirror 101A and a first cladding layer 101B that are stacked on each other.
  • the first cladding layer 101B includes the light emitting layer 103 and the first cladding layer 101B. It is arranged between the reflecting mirror 101A.
  • the second semiconductor structure 101 includes a second reflecting mirror 102A and a second cladding layer 102B that are stacked on each other.
  • the second cladding layer 102B is arranged between the light emitting layer 103 and the second reflecting mirror 102A.
  • the second reflective mirror 102A of the second region 102b of the second semiconductor structure 102 of the first mesa M1 is a semiconductor multilayer film reflective mirror of the second conductivity type
  • the second reflective mirror 102A of the first region 102a is a semiconductor multilayer film reflective mirror of the second conductivity type. It is a conductive type semiconductor multilayer film reflector.
  • the reflectance of the first reflecting mirror 101A is set to be slightly higher than that of the second reflecting mirror 102A. That is, the surface emitting element 10-1 is a surface emitting laser of a surface emitting type that emits light toward the front side.
  • a surface emitting type high output light emitting diode suitable for junction-up mounting can be realized.
  • Example 4 a surface emitting device 10-4 according to Example 4 of the first embodiment will be described with reference to FIG. 14.
  • the surface emitting device 10-4 is the same as the surface emitting device 10-4 according to Example 1, except that the second semiconductor structure 102 is a light emitting diode (LED) having a second reflecting mirror 102A. It has the same configuration as 1.
  • LED light emitting diode
  • the surface emitting element 20 does not have the second mesa M2, and the electrode 107 is placed directly on the low resistance region 100a.
  • the manufacturing process can be simplified because the second mesa M2 and another low resistance region 105 are not formed, and the manufacturing cost can be reduced. It can be reduced.
  • the surface emitting element 20-2 According to the surface emitting element 20-2, a high output and low cost back-emitting surface emitting laser can be realized.
  • Example 4 a surface emitting device 20-4 according to Example 4 of the second embodiment will be described with reference to FIG. 19.
  • the surface emitting element 20-4 is the same as the surface emitting element 20-4 according to Example 1, except that the second semiconductor structure 102 is a light emitting diode (LED) having a second reflecting mirror 102A. It has the same configuration as 1.
  • LED light emitting diode
  • a high-output, low-cost back-emission type high-output light-emitting diode can be realized.
  • the surface emitting element 30 has a generally similar configuration to the surface emitting element 10 according to the first embodiment, except that the electrode 106 is not provided on the first mesa M1.
  • the first mesa M1 is smaller than that of the surface emitting device 10.
  • the further low resistance region 109 is a highly doped region of the second conductivity type that has a higher impurity concentration than the surrounding region of the further low resistance region 109 in the first mesa M1.
  • the surface emitting device 30 can be manufactured by a manufacturing method similar to the manufacturing method of the surface emitting device 10 according to the first embodiment.
  • the second semiconductor structure 101 includes a second reflecting mirror 102A and a second cladding layer 102B that are stacked on each other.
  • the second cladding layer 102B is arranged between the light emitting layer 103 and the second reflecting mirror 102A.
  • a surface emitting type high-output surface emitting laser can be realized.
  • a back-emission type high-output surface-emitting laser can be realized.
  • Example 4 a surface emitting device 30-4 according to Example 4 of the first embodiment will be described with reference to FIG. 24.
  • the surface emitting device 30-4 is the same as the surface emitting device 30-4 according to Example 1, except that the second semiconductor structure 102 is a light emitting diode (LED) having a second reflecting mirror 102A. It has the same configuration as 1.
  • LED light emitting diode
  • a back-emission type high-output light-emitting diode can be realized.
  • the same effects as the surface emitting device 10 according to the first embodiment can be obtained.
  • the first semiconductor structure 101 includes a first reflecting mirror 101A and a first cladding layer 101B that are stacked on each other.
  • the first cladding layer 101B is arranged between the light emitting layer 103 and the first reflecting mirror 101A.
  • Example 2 a surface emitting device 40-2 according to Example 2 of the fourth embodiment will be described with reference to FIG. 27.
  • the surface emitting element 40-2 is the same as the surface emitting element 40-1 according to Example 1, except that it is a back-emitting type surface-emitting laser that emits light on the back side. It has a configuration.
  • the reflectance of the first reflecting mirror 101A is set to be slightly lower than that of the second reflecting mirror 102A.
  • a back-emission type high-output surface-emitting laser can be realized.
  • Example 3 a surface emitting device 40-3 according to Example 3 of the fourth embodiment will be described with reference to FIG. 28.
  • the surface emitting element 40-3 is the same as the surface emitting element 40- according to Example 1, except that the first semiconductor structure 101 is a light emitting diode (LED) having a first reflecting mirror 101A. It has the same configuration as 1.
  • LED light emitting diode
  • a surface emitting type high output light emitting diode can be realized.
  • Example 4 a surface emitting device 40-4 according to Example 4 of the fourth embodiment will be described with reference to FIG. 29.
  • the surface emitting element 40-4 is the same as the surface emitting element 40-4 according to Example 1, except that the second semiconductor structure 102 is a light emitting diode (LED) having a second reflecting mirror 102A. It has the same configuration as 1.
  • LED light emitting diode
  • a back-emission type high-output light-emitting diode can be realized.
  • FIG. 30 is a plan view of a surface emitting device 50 according to the fifth embodiment of the present technology.
  • FIG. 31A is a cross-sectional view (part 1) of a surface emitting device 50 according to a fifth embodiment of the present technology.
  • FIG. 31B is a cross-sectional view (part 2) of the surface emitting device 50 according to the fifth embodiment of the present technology.
  • 31A is a cross-sectional view taken along the line QQ in FIG. 30, and
  • FIG. 31B is a cross-sectional view taken along the line PP in FIG.
  • the upper side will be referred to as "upper” and the lower side will be referred to as "lower", as appropriate.
  • first direction for example, the QQ line direction
  • second direction for example, the PP line direction
  • the substrate 100 has a plurality (for example, seven) of low resistance regions 100a, each extending along the first direction and aligned along the second direction
  • the second semiconductor structure 102 has a plurality of low resistance regions 100a, each extending along the second direction
  • It has a plurality of (for example, seven) second regions 102b that extend along two directions and are lined up along the first direction.
  • FIG. 32 is a cross-sectional view of a surface emitting device 60 according to Modification 1 of the first embodiment of the present technology.
  • the surface emitting device 60 has the same structure as the surface according to the first embodiment, except that the first and second regions 102a and 102b are provided only on the surface layer of the second semiconductor structure 102 on the side opposite to the light emitting layer 103. It has the same configuration as the light emitting element 10.
  • FIG. 33 is a cross-sectional view of a surface emitting device 70 according to Modification 2 of the first embodiment of the present technology.
  • the surface emitting device 70 is the same as the first embodiment except that the second semiconductor structure 102 has an oxide confinement layer 111 (current confinement layer) as an intermediate layer between the surface layer, which is a highly doped region, and the light emitting layer 103. It has roughly the same configuration as the surface emitting device 10.
  • the oxidized confinement layer 111 has a non-oxidized region 111a and an oxidized region 111b (current confinement region) surrounding the non-oxidized region 111a.
  • the non-oxidized region 111a is made of, for example, a first conductivity type compound semiconductor (for example, a compound semiconductor containing Al).
  • the non-oxidized region 111a has substantially the same shape and size as the first region 102a.
  • the oxidized region 111b is made of an insulator such as a metal oxide containing Al, for example.
  • the first semiconductor structure 101 spans the first and second mesas M1 and M2. As a result, a conductive path (current path) is formed in the first semiconductor structure 101 that conducts between the first and second mesas M1 and M2. In the surface emitting device 80, another low resistance region 105 is provided only in the second mesa M2.
  • FIG. 35 is a cross-sectional view of a surface emitting device 90 according to a fourth modification of the first embodiment of the present technology.
  • the surface emitting element 90 has the same configuration as the surface emitting element 80 according to the third modification, except that a low resistance region 101a is provided in one semiconductor structure 101.
  • FIG. 36 is a cross-sectional view of a surface emitting device 110 according to Modification 5 of the first embodiment of the present technology.
  • the surface emitting device 110 is the same as the surface emitting device according to Modification 4, except that each of the low resistance region 112 and another low resistance region 105 is provided across the substrate 100 and the first semiconductor structure 102. It has the same configuration as 90.
  • FIG. 37 is a cross-sectional view of a surface emitting device 120 according to Modification 1 of the second embodiment of the present technology.
  • the surface emitting device 120 is the same as the surface emitting device 20 according to the second embodiment, except that the bottom surface of the first mesa M1 is located within the first semiconductor structure 101 and the low resistance region 100a is not provided. It has a similar configuration.
  • an electrode 107 is installed on a portion of the first semiconductor structure 101 outside the first mesa M1.
  • FIG. 38 is a cross-sectional view of a surface emitting device 130 according to Modification 1 of the second embodiment of the present technology.
  • the surface emitting device 130 has the same configuration as the surface emitting device 120 according to the first modification, except that a low resistance region 101a is provided in the first semiconductor structure 101.
  • FIG. 39 is a cross-sectional view of a surface emitting device 140 according to Modification 3 of the second embodiment of the present technology.
  • the surface emitting device 140 has the same configuration as the surface emitting device 130 according to the second modification, except that the low resistance region 112 is provided across the substrate 100 and the first semiconductor structure 101.
  • FIG. 40 is a cross-sectional view of a surface emitting device 150 according to Modification 1 of the third embodiment of the present technology.
  • the surface emitting device 150 has generally the same configuration as the surface emitting device 20 according to the second embodiment, except that the bottom surfaces of the first and second mesas M1 and M2 are located within the first semiconductor structure 101.
  • the first semiconductor structure 101 includes a first low resistance region 101a1 connected to another low resistance region 105 and a second low resistance region 101a2 connected to yet another low resistance region 109. is provided. An electrode 106 is provided on the second low resistance region 101a2.
  • FIG. 41 is a cross-sectional view of a surface emitting device 160 according to a second modification of the third embodiment of the present technology.
  • each of the low resistance region 112 connected to another low resistance region 105 and the low resistance region 113 connected to another low resistance region 109 is connected to the substrate 100 and the first semiconductor structure 101. It has the same configuration as the surface emitting element 150 according to Modification Example 1, except that it is provided across the surface.
  • FIG. 42 is a cross-sectional view of a surface emitting device 170 according to Modification 1 of the fourth embodiment of the present technology.
  • the surface emitting device 170 is similar to the fourth embodiment except that the bottom surfaces of the first and second mesas M1 and M2 are located within the first semiconductor structure 101 and that the low resistance region 100a is not provided. It has generally the same configuration as the surface emitting device 40.
  • a low resistance region 101a connected to yet another low resistance region 109 is provided within the first semiconductor structure 101.
  • An electrode 106 is provided on the second low resistance region 101a2.
  • FIG. 43 is a cross-sectional view of a surface emitting device 180 according to a second modification of the fourth embodiment of the present technology.
  • the surface emitting device 180 includes, in the first semiconductor structure 101, a first low resistance region 101a1 in which an electrode 107 is installed, and a second low resistance region connected to yet another low resistance region 109 and in which an electrode 106 is installed. It has the same configuration as the surface emitting element 170 according to Modification Example 1, except that 101a2 is provided.
  • FIG. 45 is a cross-sectional view of a surface emitting device 210 according to a modification of the present technology.
  • the surface emitting element 210 has substantially the same configuration as the surface emitting element 10 according to the first embodiment, except that it does not have a mesa.
  • an ion implantation region 114 is provided in the stacked structure LS as a current confinement region that sets the light emitting region of the light emitting layer 103.
  • the ion implantation region 114 is a region between the first and second semiconductor structures 101, 102 and the light emitting layer 103, between another low resistance region 105 and a region (optical waveguide) corresponding to the first region 102a, It is provided in a circumferential manner in a region between the extending portion 102b2 of the second region 102b and the substrate 100.
  • Examples of the ion species in the ion implantation region 114 include H + , B + , and the like.
  • Impurity diffusion is performed on the substrate 100 to form a low resistance region 100a.
  • the second semiconductor structure 102, the light emitting layer 103, and the first semiconductor structure 101 are stacked in this order on another substrate to produce a stack.
  • Impurity diffusion is performed from the second semiconductor structure 102 side of the stacked body to form a second region 102b.
  • Ion implantation regions 114 are formed by performing ion implantation from the first semiconductor structure 101 side of the stacked body.
  • the surface of the substrate 100 on the low resistance region 100a side and the surface of the stacked body on the first semiconductor structure 101 side are aligned and bonded.
  • the second region 102b does not need to have the circumferential portion 102b1.
  • the surface emitting device according to each embodiment, each example, and each modification of the present technology does not need to have the low resistance region 100a.
  • each example, and each modification of the present technology has a low resistance region 100a
  • the low resistance region 100a does not need to be in contact with any mesa.
  • the first semiconductor structure 101 and the electrode 107 may be connected by a wiring provided along the mesa M2.
  • each layer constituting the surface emitting device are within the range that functions as a surface emitting device. It can be changed as appropriate.
  • the technology according to the present disclosure (this technology) can be applied to various products (electronic devices).
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • the surface emitting device according to the present technology can also be applied as a light source for devices that form or display images using light (for example, printers, copiers, projectors, head-mounted displays, head-up displays, etc.).
  • FIG. 47 shows an example of a schematic configuration of a distance measuring device 1000 (distance measuring device) including a surface emitting element 10 as an example of an electronic device according to the present technology.
  • the distance measuring device 1000 measures the distance to the subject S using the TOF (Time Of Flight) method.
  • the distance measuring device 1000 includes a surface emitting element 10.
  • the distance measuring device 1000 includes, for example, a surface emitting element 10, a light receiving device 125, lenses 128 and 138, a signal processing section 145, a control section 155, a display section 165, and a storage section 175.
  • the light receiving device 125 receives light emitted from the surface emitting element 10 and reflected by the subject S (object). That is, the light receiving device 125 detects the light reflected by the subject S.
  • the lens 128 is a lens for collimating the light emitted from the surface emitting element 10, and is, for example, a collimating lens.
  • the lens 138 collects the light reflected by the subject S and transmits the light to the light receiving device 12. 5, and is, for example, a condensing lens.
  • the signal processing unit 145 is a circuit for generating a signal corresponding to the difference between the signal input from the light receiving device 125 and the reference signal input from the control unit 155.
  • the control unit 155 includes, for example, a Time to Digital Converter (TDC).
  • the reference signal may be a signal input from the control section 155, or may be an output signal from a detection section that directly detects the output of the surface emitting element 10.
  • the control unit 155 is, for example, a processor that controls the surface emitting element 10, the light receiving device 125, the signal processing unit 145, the display unit 165, and the storage unit 175.
  • the control unit 155 is a circuit that measures the distance to the subject S based on the signal generated by the signal processing unit 145.
  • the control unit 155 generates a video signal for displaying information about the distance to the subject S, and outputs it to the display unit 165.
  • the display unit 165 displays information about the distance to the subject S based on the video signal input from the control unit 155.
  • the control unit 155 stores information about the distance to the subject S in the storage unit 175.
  • FIG. 48 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • FIG. 49 is a diagram showing an example of the installation position of the distance measuring device 12031.
  • vehicle 12100 has distance measuring devices 12101, 12102, 12103, 12104, and 12105 as distance measuring device 12031.
  • the distance measuring devices 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • a distance measuring device 12101 provided in the front nose and a distance measuring device 12105 provided above the windshield inside the vehicle mainly acquire data in front of the vehicle 12100.
  • Distance measuring devices 12102 and 12103 provided in the side mirrors mainly acquire data on the sides of the vehicle 12100.
  • a distance measuring device 12104 provided in a rear bumper or a back door mainly acquires data on the rear side of the vehicle 12100.
  • the forward data acquired by the distance measuring devices 12101 and 12105 is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, and the like.
  • FIG. 49 shows an example of the detection range of the distance measuring devices 12101 to 12104.
  • Detection range 12111 indicates the detection range of distance measurement device 12101 provided on the front nose
  • detection range 12112, 12113 indicates the detection range of distance measurement devices 12102, 12103 provided on the side mirror, respectively.
  • the microcomputer 12051 calculates the distance to each three-dimensional object within the detection ranges 12111 to 12114 and the temporal change in this distance (relative velocity with respect to the vehicle 12100) based on the distance data obtained from the distance measuring devices 12101 to 12104. ), the closest three-dimensional object on the path of vehicle 12100 and traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as vehicle 12100 is extracted as the preceding vehicle. I can do it. Furthermore, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 uses the distance data obtained from the distance measuring devices 12101 to 12104 to collect three-dimensional object data regarding three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, etc. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • three-dimensional object data regarding three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility
  • the surface emitting device according to any one of (1) to (3), wherein an electrode is provided on the second region.
  • the second region has an extending portion extending in the in-plane direction from the first region side, and the electrode is installed on the extending portion, (1) to (4) The surface emitting device according to any one of the above.
  • the surface emitting device according to any one of (1) to (5), wherein the second region has a circumferential portion surrounding the first region.
  • the laminated structure includes a substrate disposed on a side opposite to the light emitting layer side of the first semiconductor structure, and at least a surface layer of the substrate on the first semiconductor structure side and/or the first semiconductor structure.
  • the surface emitting device according to any one of (1) to (6), wherein at least the surface layer on the substrate side has a low resistance region.
  • the laminated structure has a mesa on the substrate on which an electrode is disposed, and the another low resistance region extends at least inside the second mesa in the lamination direction, and one end is connected to the mesa on the top of the mesa.
  • the stacked structure has a mesa including the light emitting region on the substrate, and the another low resistance region extends inside the mesa in the stacking direction, and one end is connected to the second region, The surface emitting device according to (11) or (12), wherein the other end is connected to the low resistance region.
  • the surface emitting device according to any one of (11) to (14), wherein the low resistance region and the other low resistance region have the same conductivity type.
  • the surface emitting device according to any one of (1) to (15), wherein the first and second regions have different conductivity types.
  • the surface emitting device according to any one of (1) to (16), wherein the first semiconductor structure and the first region have the same conductivity type.
  • the surface emitting device according to any one of (1) to (17), wherein at least one of the first and second semiconductor structures includes a reflecting mirror.
  • the light emitting layer has a plurality of the light emitting regions arranged in an in-plane direction.
  • the substrate and/or the first semiconductor structure each extend along the first direction.
  • the second semiconductor structure has a plurality of low resistance regions arranged along the second direction, each of which extends along the second direction, and the second semiconductor structure has a plurality of low resistance regions arranged along the first direction.
  • the surface emitting device according to (19), wherein the light emitting region has the second region, and the light emitting region is located on the intersection of each low resistance region and each second region when viewed from the stacking direction.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

光のケラレや吸収を抑制できる電流注入構造を有する面発光素子を提供すること。　本技術に係る面発光素子は、互いに積層された第１及び第２半導体構造と、前記第１及び第２半導体構造の間に配置された、発光領域を有する発光層と、を含む積層構造を備え、前記第２半導体構造は、少なくとも前記発光層側とは反対側の表層が、前記発光領域に対応する第１領域と、該第１領域の周辺の領域であって前記第１領域よりも低抵抗な第２領域とを有する。本技術に係る面発光素子によれば、光のケラレや吸収を抑制できる電流注入構造を有する面発光素子を提供することができる。

Description

面発光素子
　本開示に係る技術（以下「本技術」とも呼ぶ）は、面発光素子に関する。
　従来、光の導波方向と電流の導通方向とが略同一となる面発光素子（例えば面発光レーザ、発光ダイオード等）が知られている。
　従来の面発光素子の中には、発光層に電流を注入するための、少なくとも一種の金属からなる電極（電流注入構造）を光導波路上及び／又は該光導波路近傍に有するものがある（例えば特許文献１、２参照）。
特開２００６－６６４８２号公報 特開平７－２０２３１３号公報
　従来の面発光素子では、電極による光のケラレや吸収が生じていた。
　そこで、本技術は、光のケラレや吸収を抑制できる電流注入構造を有する面発光素子を提供することを主目的とする。
　本技術は、互いに積層された第１及び第２半導体構造と、
　前記第１及び第２半導体構造の間に配置された、発光領域を有する発光層と、
　を含む積層構造を備え、
　前記第２半導体構造は、少なくとも前記発光層側とは反対側の表層が、前記発光領域に対応する第１領域と、該第１領域の周辺の領域であって前記第１領域よりも低抵抗な第２領域とを有する、面発光素子を提供する。
　前記積層構造には、前記発光領域を設定する電流狭窄領域が設けられていてもよい。
　前記第２領域は、前記第１領域よりも不純物濃度が高くてもよい。
　前記第２領域上に電極が設置されていてもよい。
　前記第２領域は、前記第１領域側から面内方向に延在する延在部を有し、前記延在部上に前記電極が設置されていてもよい。
　前記第２領域は、前記第１領域を取り囲む周回部を有していてもよい。
　前記積層構造は、前記第１半導体構造の前記発光層側とは反対側に配置された基板を含み、
　前記基板の少なくとも前記第１半導体構造側の表層及び／又は前記第１半導体構造の少なくとも前記基板側の表層が低抵抗領域を有する、請求項１に記載の面発光素子。
　前記低抵抗領域は、その周辺の領域よりも不純物濃度が高くてもよい。
　前記低抵抗領域は、前記第１半導体構造の前記発光領域に対応する領域の周辺に設けられている。
　前記低抵抗領域上に電極が設置されていてもよい。
　前記積層構造は、前記低抵抗領域に接続される別の低抵抗領域を有していてもよい。
　前記別の低抵抗領域は、その周辺の領域よりも不純物濃度が高くてもよい。
　前記積層構造は、電極が頂部上に設置されているメサを前記基板上に有し、前記別の低抵抗領域は、少なくとも前記メサの内部を積層方向に延び、一端が前記低抵抗領域に接続され、且つ、他端が前記電極に接続されていてもよい。
　前記積層構造は、前記発光領域を含むメサを前記基板上に有し、前記別の低抵抗領域は、前記メサの内部を積層方向に延び、一端が前記第２領域に接続され、且つ、他端が前記低抵抗領域に接続されていてもよい。
　前記低抵抗領域及び前記別の低抵抗領域は、導電型が同じであってもよい。
　前記第１及び第２領域は、導電型が異なっていてもよい。
　前記第１半導体構造及び前記第１領域は、導電型が同じであってもよい。
　前記第１及び第２半導体構造の少なくとも一方が、反射鏡を含んでいてもよい。
　前記発光層が、面内方向に並ぶ複数の前記発光領域を有していてもよい。
　積層方向に直交する面内において互いに交差する２つの方向を第１及び第２方向とするとき、前記基板及び／又は前記第１半導体構造は、各々が前記第１方向に沿って延び、且つ、前記第２方向に沿って並ぶ複数の前記低抵抗領域を有し、前記第２半導体構造は、各々が前記第２方向に沿って延び、且つ、前記第１方向に沿って並ぶ複数の前記第２領域を有し、積層方向から見て、各低抵抗領域と各第２領域との交点上に前記発光領域が位置していてもよい。
図１Ａは、本技術の第１実施形態に係る面発光素子の平面図であり、図１Ｂは、本技術の第１実施形態に係る面発光素子の断面図である。 本技術の第１実施形態に係る面発光素子の製造方法の一例を説明するためのフローチャートである。 図３Ａ及び図３Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図４Ａ及び図４Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図５Ａ及び図５Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図６Ａ及び図６Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図７Ａ及び図７Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図８Ａ及び図８Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図９Ａ及び図９Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 図１０Ａ及び図１０Ｂは、それぞれ本技術の第１実施形態に係る面発光素子の製造方法の一例の工程毎の断面図及び平面図である。 本技術の第１実施形態の実施例１に係る面発光素子の断面図である。 本技術の第１実施形態の実施例２に係る面発光素子の断面図である。 本技術の第１実施形態の実施例３に係る面発光素子の断面図である。 本技術の第１実施形態の実施例４に係る面発光素子の断面図である。 図１５Ａは、本技術の第２実施形態に係る面発光素子の平面図であり、図１５Ｂは、本技術の第２実施形態に係る面発光素子の断面図である。 本技術の第２実施形態の実施例１に係る面発光素子の断面図である。 本技術の第２実施形態の実施例２に係る面発光素子の断面図である。 本技術の第２実施形態の実施例３に係る面発光素子の断面図である。 本技術の第２実施形態の実施例４に係る面発光素子の断面図である。 図２０Ａは、本技術の第３実施形態に係る面発光素子の平面図であり、図２０Ｂは、本技術の第３実施形態に係る面発光素子の断面図である。 本技術の第３実施形態の実施例１に係る面発光素子の断面図である。 本技術の第３実施形態の実施例２に係る面発光素子の断面図である。 本技術の第３実施形態の実施例３に係る面発光素子の断面図である。 本技術の第３実施形態の実施例４に係る面発光素子の断面図である。 図２５Ａは、本技術の第４実施形態に係る面発光素子の平面図であり、図２５Ｂは、本技術の第４実施形態に係る面発光素子の断面図である。 本技術の第４実施形態の実施例１に係る面発光素子の断面図である。 本技術の第４実施形態の実施例２に係る面発光素子の断面図である。 本技術の第４実施形態の実施例３に係る面発光素子の断面図である。 本技術の第４実施形態の実施例４に係る面発光素子の断面図である。 本技術の第５実施形態に係る面発光素子の平面図である。 図３１Ａは、本技術の第５実施形態に係る面発光素子の断面図（その１）である。図３１Ｂは、本技術の第５実施形態に係る面発光素子の断面図（その２）である。 本技術の第１実施形態の変形例１に係る面発光素子の断面図である。 本技術の第１実施形態の変形例２に係る面発光素子の断面図である。 本技術の第１実施形態の変形例３に係る面発光素子の断面図である。 本技術の第１実施形態の変形例４に係る面発光素子の断面図である。 本技術の第１実施形態の変形例５に係る面発光素子の断面図である。 本技術の第２実施形態の変形例１に係る面発光素子の断面図である。 本技術の第２実施形態の変形例２に係る面発光素子の断面図である。 本技術の第２実施形態の変形例３に係る面発光素子の断面図である。 本技術の第３実施形態の変形例１に係る面発光素子の断面図である。 本技術の第３実施形態の変形例２に係る面発光素子の断面図である。 本技術の第４実施形態の変形例１に係る面発光素子の断面図である。 本技術の第４実施形態の変形例２に係る面発光素子の断面図である。 本技術の第４実施形態の変形例３に係る面発光素子の断面図である。 本技術の変形例に係る面発光素子の断面図である。 本技術の変形例に係る面発光素子の断面図である。 本技術の第１実施形態に係る面発光素子の距離測定装置への適用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 距離測定装置の設置位置の一例を示す説明図である。
　以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る面発光素子が複数の効果を奏することが記載される場合でも、本技術に係る面発光素子は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
　また、以下の順序で説明を行う。
０．導入
１．本技術の第１実施形態に係る面発光素子
２．本技術の第２実施形態に係る面発光素子
３．本技術の第３実施形態に係る面発光素子
４．本技術の第４実施形態に係る面発光素子
５．本技術の第５実施形態に係る面発光素子
６．本技術の変形例
７．電子機器への応用例
８．面発光素子を距離測定装置に適用した例
９．距離測定装置を移動体に搭載した例
＜０．導入＞
　従来、光の導波方向と電流の導通方向とが略同一となる面発光素子であって、電流を注入するための、少なくとも一種の金属からなる電極（電流注入構造）が光導波路上及び／又は該光導波路付近に設けられた面発光素子が知られている（例えば特許文献１、２参照）。
　しかしながら、従来の面発光素子では、電極により光が意図せぬ方向に屈折される（ケラレる）おそれや吸収されるおそれがあった。
　そこで、発明者は、鋭意検討の末、光がケラレることや吸収されることを抑制できる電流注入構造を有する面発光素子として、本技術に係る面発光素子を発案した。
　以下、本技術に係る面発光素子の幾つかの実施形態について詳細に説明する。
＜１．本技術の第１実施形態に係る面発光素子＞
　図１Ａは、本技術の第１実施形態に係る面発光素子１０の平面図である。図１Ｂは、本技術の第１実施形態に係る面発光素子１０の断面図である。図１Ｂは、図１ＡのＰ－Ｐ線断面図である。以下、図１Ｂ等の断面図において、適宜、上側を「上」、下側を「下」として説明する。
≪面発光素子の構成≫
（全体構成）
　本技術の第１実施形態に係る面発光素子１０は、一例として図１Ａ及び図１Ｂに示すように、互いに積層された第１及び第２半導体構造１０１、１０２と、第１及び第２半導体構造１０１、１０２の間に配置された、発光領域１０３ａを有する発光層１０３と、を含む積層構造ＬＳを備える。発光層１０３は、一例として、第１及び第２半導体構造１０１、１０２よりもバンドギャップエネルギーが小さい化合物半導体からなる。以下では、第１及び第２半導体構造１０１、１０２が互いに積層された方向を「積層方向」とも呼ぶ。
　面発光素子１０は、一例としてドライバにより駆動される。ドライバは、一例として電源と、該電源から面発光素子１０への通電のオンオフを制御するトランジスタとを含んで構成される。
　積層構造ＬＳには、一例として、発光領域１０３ａを設定する電流狭窄領域１０３ｂが設けられている。電流狭窄領域１０３ｂは、一例として、発光層１０３の発光領域１０３ａを取り囲む領域である。すなわち、一例として、発光層１０３が、発光領域１０３ａの周囲に電流狭窄領域１０３ｂを有する。電流狭窄領域１０３ｂは、絶縁材料又は高抵抗材料からなるキャリア伝導性が極めて低い（０を含む）領域である。電流狭窄領域１０３ｂの内周形状は、例えば円形であるが、楕円形、多角形等の他の形状であってもよい。ここでは、発光領域１０３ａの外周形状は、電流狭窄領域１０３ｂの内周形状に応じた形状となる。電流狭窄領域１０３ｂとしては、例えば酸化狭窄領域、イオン注入領域等が挙げられる。
　第２半導体構造１０２は、電極コンタクト領域を有する電流注入構造である。第２半導体構造１０２は、一例として、少なくとも発光層１０３側とは反対側の表層（例えば厚さ方向の全域）が、発光領域１０３ａに対応する第１領域１０２ａと、該第１領域１０２ａの周辺の領域であって第１領域１０２ａよりも低抵抗な第２領域１０２ｂとを有する。一例として、第１領域１０２ａの径は、電流狭窄領域１０３ｂの電流狭窄径（発光領域１０３ａの径）と略一致している。
　第１領域１０２ａの外周形状は、電流狭窄領域１０３ｂの内周形状の形状と略同一であることが好ましく、一例として円形であるが楕円形、多角形等の他の形状であってもよい。第１領域１０２ａの径は、一例として電流狭窄領域１０３ｂの電流狭窄径（発光領域１０３ａの径）と略一致している。
　第２領域１０２ｂは、一例として、第１領域１０２ａよりも不純物濃度（ドープ濃度）が高いハイドープ領域である。該ハイドープ領域は、断面積が大きいほど低抵抗化に有利である。
　第２領域１０２ｂは、一例として、第１領域１０２ａを取り囲む周回部１０２ｂ１を有する。周回部１０２ｂ１の平面視形状は、例えば環状等の枠状である。第２領域１０２ｂは、第１領域１０２ａ側から面内方向（例えば図１ＡのＰ－Ｐ線方向）に延在する延在部１０２ｂ２を有する。延在部１０２ｂ２は、実質的に配線として機能する。延在部１０２ｂ２は、一例として、一端部が周回部１０２ｂ１に接続され、他端部が電極設置部（電極コンタクト領域）となっている。
　該電極設置部の形状は、一例として正方形であるが、円形、楕円形、正方形以外の多角形等の他の形状であってもよい。
　第２領域１０２ｂ上に電極１０６が設置されている。詳述すると、電極１０６は、第２領域１０２ｂの延在部１０２ｂ２上に設置されている。電極１０６は、一例として、延在部１０２ｂ２の他端部である電極設置部上に設置されている。すなわち、電極１０６は、発光領域１０３ａの中心を通り積層方向に延びる光導波路から離れた位置に設置されている。
　積層構造ＬＳは、第１半導体構造１０１の発光層１０３側とは反対側に配置された基板１００を含み、基板１００は、少なくとも第１半導体構造１０１側の表層が、周辺の領域１００ｂよりも低抵抗な低抵抗領域１００ａを有する。低抵抗領域１００ａは、その周辺の領域１００ｂよりも不純物濃度が高い。
　低抵抗領域１００ａは、基板１００の、発光領域１０３ａに対応する領域の周辺に設けられている。すなわち、低抵抗領域１００ａは、後述する第１メサＭ１の第１半導体構造１０１と接続され光導波路から外れた位置に設けられている。
　積層構造ＬＳは、低抵抗領域１００ａに接続される別の低抵抗領域１０５を有する。別の低抵抗領域１０５は、その周辺の領域よりも不純物濃度（ドープ濃度）が高いハイドープ領域である。該ハイドープ領域は、断面積が大きいほど低抵抗化に有利である。
　積層構造ＬＳは、基板１００上に面内方向に離間して配置された、発光領域１０３ａを含む第１メサＭ１及び電極１０７が頂部上に設置されている第２メサＭ２を有する。第１及び第２メサＭ１、Ｍ２は、一例として、略同一の高さ（例えば４～６μｍ程度）である。第１メサＭ１は「発光メサ」とも呼ばれる。第２メサＭ２は「台座部」や「ダミーメサ」とも呼ばれる。以下では、便宜上、電極１０７を第１電極１０７、電極１０６を第２電極１０６とも呼ぶ。
　別の低抵抗領域１０５は、少なくとも第２メサＭ２の内部を積層方向に延び、一端（下端）が低抵抗領域１００ａに接続され、且つ、他端（上端）が電極１０７に接続されている。別の低抵抗領域１０５は、第２メサＭ２の別の低抵抗領域１０５の周辺の領域よりも不純物濃度（ドープ濃度）が高いハイドープ領域である。該ハイドープ領域は、断面積が大きいほど低抵抗化に有利である。別の低抵抗領域１０５の他端（上端）は、電極コンタクト領域である。
（導電型）
　面発光素子１０は、一例として、以下のような導電型を有している。第１及び第２メサＭ１、Ｍ２の第１半導体構造１０１は、第１導電型である。第１メサＭ１の第２半導体構造１０２は、第１及び第２領域１０２ａ、１０２ｂの導電型が異なる。第１メサＭ１の第２半導体構造１０２は、第１領域１０２ａが第１導電型であり、第２領域１０２ｂが第２導電型である。すなわち、第１半導体構造１０１と、第２半導体構造１０２の第１領域１０２ａとは、導電型が同じである。第２メサＭ２の第２半導体構造１０２は、第１導電型である。低抵抗領域１００ａ及び別の低抵抗領域１０５は、導電型が同じ第１導電型である。第１及び第２導電型の一方がｐ型であり、他方がｎ型である。
（電極）
　電極１０６、１０７のうちｐ型半導体に接する電極がアノード電極（ｐ側電極）であり、ｎ型半導体に接する電極がカソード電極（ｎ側電極）である。アノード電極がドライバの陽極側に接続され、カソード電極がドライバの陰極側に接続される。電極１０６，１０７の材料としては、例えばＡｕ／Ｎｉ／ＡｕＧｅ、Ａｕ／Ｐｔ／Ｔｉ等が挙げられる。
（不純物）
　ｐ型の不純物（ドーパント）としては、例えばＺｎ、Ｍｇ、Ｂｅ、Ｃ等が挙げられる。ｎ型の不純物（ドーパント）としては、例えばＳｉ、Ｓｅ、Ｇｅ等が挙げられる。各ハイドープ領域のドープ濃度は、例えば通常の配線に用いられる金属と同等以上のキャリア伝導度（導電率）となる濃度に（例えば１×１８ｃｍ－３以上に）設定されている。
　以上のように構成された面発光素子１０は、発光層１０３が導電型の異なる第１及び第２半導体構造１０１、１０２で積層方向に挟まれたダブルヘテロ構造を有し、原理的には、発光層１０３からの光を積層方向の少なくとも一側に出射可能である。すなわち、面発光出力を得ることが可能である。
（出射型、実装方法）
　面発光素子１０は、例えばジャンクションダウン（フリップチップ）でドライバに実装することができる。面発光素子１０は、ジャンクションダウンでドライバに実装される場合には、実質的に、裏面（下面）側に光を出射する裏面出射型の面発光素子となる。特に、面発光素子１０は、２つの電極１０６、１０７が略同一の高さに設置されていることから、ジャンクションダウンで実装される裏面出射型の面発光素子としての使用に適している。
　なお、面発光素子１０は、例えばジャンクションアップ（例えばワイヤボンディング）でドライバに実装されてもよい。面発光素子１０は、ジャンクションアップでドライバに実装される場合には、実質的に、表面（上面）側に光を出射する表面出射型の面発光素子となる。
　第１及び第２半導体構造１０１、１０２の少なくとも一方が、反射鏡（例えば多層膜反射鏡）を含んでいてもよい。例えば第１及び第２半導体構造１０１、１０２の一方が反射鏡を含む場合には、面発光素子１０を一面側（反射鏡側とは反対側）に光を出射する高効率の発光ダイオードとして機能させることができる。例えば第１及び第２半導体構造１０１、１０２の双方が反射鏡を含む場合には、面発光素子１０を面発光レーザ（ＶＣＳＥＬ：垂直共振器型面発光レーザ）として機能させることができる。
　例えば第１及び第２半導体構造１０１、１０２の双方が反射鏡（例えば多層膜反射鏡）を含んでいない場合には、面発光素子１０は、両面側に光を発する発光ダイオードとなる。この場合、例えば一側に発せられた光のみを利用することも可能であるが、例えばドライバの適切な位置に受光素子を設けることで出射側とは反対側に発せられる光を光量モニタ用のモニタ光として利用することも可能である。
（基板、発光層、第１及び第２半導体構造の材料）
　基板１００として、例えば、不純物半導体又は真性半導体からなる半導体基板、半絶縁性基板、絶縁基板等を用いることができる。発光層１０３の材料として、所望の発光波長に対応する化合物半導体を用いることができる。特に面発光素子１０を裏面出射型として使用する場合に、基板１００が発光層１０３の発光波長に対して透明であることが要求される。この場合に、基板１００及び発光層１０３の材料の組み合わせは、例えば基板１００の材料がＧａＡｓ、ＩｎＰ、Ｇｅであり、且つ、発光層１０３の材料がＧａＡｓ系（例えばＧａＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＮ等）であってもよい。例えば基板１００の材料がＩｎＰ、Ｇｅ、Ｓｉであり、且つ、発光層１０３の材料が例えばＡｌＧａＩｎＰであってもよいし、基板１００の材料がＡｌ２Ｏ３であり、且つ、発光層１０３の材料がＺｎＳＳｅ系、ＡｌＧａＩｎＮ系であってもよい。第１及び第２半導体構造１０１、１０２と、発光層１０３の材料は、基板１００又は他の基板に格子整合する化合物半導体であることが好ましい。
≪面発光素子の動作≫
　以下、面発光素子１０の動作について説明する。一例として、第２電極１０６がアノード電極（ｐ側電極）、第１電極１０７がカソード電極（ｎ側電極）、第１半導体構造１０１がｎ型、第２半導体構造１０２の第１領域１０２ａがｎ型、第２半導体構造１０２の第２領域１０２ｂが低抵抗なｐ型である裏面出射型の面発光素子１０の動作について説明する。面発光素子１０では、ドライバの陽極側からの電流が電極１０６を介して第２領域１０２ｂ（ハイドープ領域）の延在部１０２ｂ２の電極設置部に流入される。該電極設置部に流入された電流は、延在部１０２ｂ２の延在方向（例えばＰ－Ｐ線方向）に沿って周回部１０２ｂ１に向かって流れ、該周回部１０２ｂ１から第１領域１０２ａに流入される。第１領域１０２ａに流入された電流は、電流狭窄領域１０３ｂで狭窄されつつ発光領域１０３ａに流入される。このとき、発光領域１０３ａが発光し、面発光出力が得られる。発光領域１０３ａを経た電流は、第１メサＭ１の第１半導体構造１０１を介して低抵抗領域１００ａ（ハイドープ領域）に流入される。低抵抗領域１００ａに流入された電流は、該低抵抗領域１００ａ内を別の低抵抗領域１０５（ハイドープ領域）に向かって流れ、別の低抵抗領域１０５に流入される。別の低抵抗領域１０５に流入された電流は、別の低抵抗領域１０５内を第２メサＭ２の高さ方向に沿って電極１０７に向かって流れ、該電極１０７を介してドライバの陰極側へ流出される。
≪面発光素子の製造方法≫
　以下、面発光素子１０の製造方法について、図２のフローチャート等を参照して説明する。全体の流れとしては、先ず、半導体製造装置を用いた半導体製造方法により、基板１００の基材である１枚のウェハ（以下では、便宜上「基板１００」と呼ぶ）上に複数の面発光素子１０を同時に生成する。次いで、一連一体の複数の面発光素子１０をダイシングにより互いに分離して、チップ状の面発光素子１０を得る。ここでは、第１及び第２半導体構造１０１、１０２と発光層１０３とが、基板１００の材料に格子整合する化合物半導体からなるものとする。
　最初のステップＳ１では、積層体を生成する（図３Ａ、図３Ｂ参照）。具体的には、例えばＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長）法などのエピタキシャル結晶成長法により、成長基板としての基板１００上に第１導電型の第１半導体構造１０１、発光層１０３及び第１導電型の第２半導体構造１０２をこの順に積層して積層体を生成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）などのメチル系有機金属ガスと、アルシン(ＡｓＨ３)ガスを用い、ドナー不純物の原料としては、例えばジシラン（Ｓｉ２Ｈ６）を用い、アクセプタ不純物の原料としては、例えば四臭化炭素（ＣＢｒ４）を用いる。
　次のステップＳ２では、第２半導体構造１０２に第２領域１０２ｂとしてのハイドープ領域を形成する（図４Ａ及び図４Ｂ）。具体的には、フォトリソグラフィにより積層体上（第２半導体構造１０２上）に第２領域１０２ｂが形成されることとなる箇所に開口するレジストパターンを形成し、該レジストパターンをマスクとして第２半導体構造１０２に第２導電型の不純物を高濃度に注入する。このときの不純物の注入深さは、例えば第２半導体構造１０２と発光層１０３との境界位置までとする。その後、レジストパターンを除去する。
　次のステップＳ３では、第１及び第２メサＭ１、Ｍ２を形成する（図５Ａ及び図５Ｂ参照）。具体的には、フォトリソグラフィにより、第２領域１０２ｂが形成された積層体上に第１及び第２メサＭ１、Ｍ２が形成されることとなる箇所を覆うレジストパターンを形成し、該レジストパターンをマスクとして積層体をドライエッチング又はウェットエッチングによりエッチングする。この時のエッチング深さは、例えば基板１００が露出するまでとする。その後、レジストパターンを除去する。
　次のステップＳ４では、基板１００に低抵抗領域１００ａとしてのハイドープ領域を形成する（図６Ａ及び図６Ｂ参照）。具体的には、第１及び第２メサＭ１、Ｍ２が形成された積層体上に低抵抗領域１００ａが形成されることとなる箇所に開口するレジストパターンを形成し、該レジストパターンをマスクとして第１導電型の不純物を高濃度に注入する。このとき、不純物の注入方向を制御して不純物が第１及び第２メサＭ１、Ｍ２の下方に拡散するようにすることが好ましい。その後、レジストパターンを除去する。
　次のステップＳ５では、第２メサＭ２に別の低抵抗領域１０５としてのハイドープ領域を形成する（図７Ａ及び図７Ｂ参照）。具体的には、低抵抗領域１００ａが形成された積層体の第２メサＭ２の頂部の中央部に開口するレジストパターンを形成し、該レジストパターンをマスクとして第１導電型の不純物（例えば低抵抗領域１００ａの不純物と同一の不純物）を高濃度に注入する。このときの不純物の注入深さは、メサＭ２を貫通する深さ、例えば基板１００内の低抵抗領域１００ａと接続される深さとする。その後、レジストパターンを除去する。
　次のステップＳ６では、電流狭窄領域１０３ｂとしての酸化狭窄領域を形成する（図８Ａ及び図８Ｂ参照）。具体的には、第１及び第２メサＭ１、Ｍ２を高温の水蒸気雰囲気に晒し、発光層１０３を側面から選択的に酸化して、発光領域１０３ａを取り囲む、電流狭窄領域１０３ｂとしての酸化狭窄領域を形成する。
　次のステップＳ７では、第１電極１０７を形成する（図９Ａ及び図９Ｂ参照）。具体的には、例えばリフトオフ法により、第２メサＭ２の頂部に露出する別の低抵抗領域１０５上に第１電極１０７を形成する。このとき、電極材料の成膜に例えば蒸着、スパッタ等を用いる。
　最後のステップＳ８では、第２電極１０６を形成する（図１０Ａ及び図１０Ｂ参照）。具体的には、例えばリフトオフ法により、第１メサＭ１の第２領域１０２ｂの電極設置領域上に第２電極１０６を形成する。このとき、電極材料の成膜に例えば蒸着、スパッタ等を用いる。
　なお、以上説明した面発光素子１０の製造方法では、基板１００上に第１半導体構造１０１、発光層１０３及び第２半導体構造１０２をこの順に積層した後、低抵抗領域１００ａを形成しているが、これに限られない。例えば、低抵抗領域１００ａが形成された基板１００（例えば半導体基板、半絶縁性基板、絶縁基板等）の低抵抗領域１００ａ側の面と、別の基板（例えば半導体基板）上に第２半導体構造１０２、発光層１０３及び第１半導体構造１０１がこの順に積層された積層体の第１半導体構造１０１側の面とを位置合わせして接合してもよい。
≪面発光素子の効果≫
　以下、面発光素子１０の効果について説明する。面発光素子１０は、互いに積層された第１及び第２半導体構造１０１、１０２と、第１及び第２半導体構造１０１、１０２の間に配置された、発光領域１０３ａを有する発光層１０３と、を含む積層構造ＬＳを備え、第２半導体構造１０２は、少なくとも発光層１０３側とは反対側の表層が、発光領域１０３ａに対応する第１領域１０２ａと、該第１領域１０２ａの周辺の領域であって第１領域１０２ａよりも低抵抗な第２領域１０２ｂとを有する。
　この場合、第２領域１０２ｂの一部を電極コンタクト領域とすることができるので、第１領域１０２ａ及び／又は第１領域１０２ａ近傍に電極を設ける必要がない。すなわち、面発光素子１０では、電極を光導波路上及び／又は該光導波路付近に設けることなく発光層１０３に電流を注入することが可能である。
　結果として、面発光素子１０によれば、光のケラレや吸収を抑制できる電流注入構造（第２半導体構造１０２）を有する面発光素子を提供することができる。これにより、ビーム品質及び光出力の向上を図ることができる。
　積層構造ＬＳには、発光領域１０３ａを設定する電流狭窄領域１０３ｂが設けられている。これにより、発光領域１０３ａに効率良く電流を注入することができる。
　第２領域１０２ｂは、第１領域１０２ａよりも不純物濃度が高い。これにより、第２領域１０２ｂを不純物注入（不純物拡散）により容易に形成することができる。
　第２領域１０２ｂ上に電極１０６が設置されている。この場合、配線を用いることなく電極１０６と第１領域１０２ａとを導電性良く導通させることができる。配線を用いないため、配線の断線等の不具合が生じない。配線を用いないことは、金属膜及び絶縁膜を積層する煩雑な配線形成工程を省略できるため、製造コストの削減及び生産性の向上につながる。配線を用いないことにより配線の設置スペースが不要であるため、第１メサＭ１をアレイ状に高密度に配置することも可能となる。
　第２領域１０２ｂは、第１領域１０２ａを取り囲む周回部１０２ｂ１を有する。これにより、発光領域１０３ａに注入される電流の電流密度を略均一化することができる。
　第２領域１０２ｂは、第１領域１０２ａ側から面内方向に延在する延在部１０２ｂ２を有し、延在部１０２ｂ２上に電極１０６が設置されている。延在部１０２ｂ２が実質的に配線として機能する。これにより、電極１０６を発光領域１０３ａに対応する第１領域１０２ａから十分に離れた位置（光導波路から十分に離れた位置）に配置することができる。
　積層構造ＬＳは、第１半導体構造１０１の発光層１０３側とは反対側に配置された基板１００を含み、基板１００は、少なくとも第１半導体構造１０１側の表層が、周辺の領域よりも低抵抗な低抵抗領域１００ａを有する。これにより、基板１００に第１半導体構造１０１と接続される、導電性の良い導通路を形成することができる。
　低抵抗領域１００ａは、その周辺の領域よりも不純物濃度が高い。これにより、低抵抗領域１００ａを不純物注入（不純物拡散）により容易に形成することができる。
　低抵抗領域１００ａは、基板１００の発光領域１０３ａに対応する領域の周辺（光導波路から外れた領域）に設けられている。これにより、光の吸収を抑制しつつ低抵抗領域１００ａと発光領域１０３ａとを第１半導体構造１０１を介して導通させることができる。
　積層構造ＬＳは、低抵抗領域１００ａに接続される別の低抵抗領域１０５を有する。これにより、積層構造ＬＳに低抵抗領域１００ａと接続される、導電性の良い導通路を形成することができる。
　別の低抵抗領域１０５は、その周辺の領域よりも不純物濃度が高い。これにより、別の低抵抗領域１０５を不純物注入（不純物拡散）により容易に形成することができる。
　積層構造ＬＳは、電極１０７が頂部上に設置されている第２メサＭ２を有し、別の低抵抗領域１０５は、少なくとも第２メサＭ２の内部を積層方向に延び、一端が低抵抗領域１００ａに接続され、且つ、他端が電極１０７に接続されている。これにより、第２メサＭ２の頂部上に設置された電極１０７と低抵抗領域１００ａとを導電性良く導通させることができる。なお、メサは、通常、側面が略垂直に切り立っており、メサに沿って配線を這い回すと断線しやすくなる問題があるが、面発光素子１０では配線が不要なのでこのような問題はない。
　低抵抗領域１００ａ及び別の低抵抗領域１０５は、導電型が同じである。これにより、低抵抗領域１００ａ及び別の低抵抗領域１０５を導通方向に関して発光層１０３の同じ側に用いることができる。
　第１及び第２領域１０２ａ、１０２ｂは、導電型が異なる。これにより、第１領域１０２ａの面内に均一な電界を形成し、均一に電流を流すことが可能となる。
　第１半導体構造１０１及び第１領域１０２ａは、導電型が同じである。これにより、第１領域１０２ａの面内に均一な電界を形成し、均一に電流を流すことが可能となる。
　第１及び第２半導体構造１０１、１０２の少なくとも一方が、反射鏡を含んでいてもよい。この場合、面発光素子１０を高出力の発光ダイオードや面発光レーザとして利用できる。
（実施例１）
　以下、第１実施形態の実施例１に係る面発光素子１０－１について図１１を参照して説明する。面発光素子１０－１は、図１１に示すように、第１及び第２半導体構造１０１、１０２の双方が反射鏡を有する面発光レーザである。
　面発光素子１０－１は、第１半導体構造１０１が、互いに積層された第１反射鏡１０１Ａ及び第１クラッド層１０１Ｂを含む。第１クラッド層１０１Ｂは、発光層１０３と第１
反射鏡１０１Ａとの間に配置されている。
　面発光素子１０－１は、第２半導体構造１０１が、互いに積層された第２反射鏡１０２Ａ及び第２クラッド層１０２Ｂを含む。第２クラッド層１０２Ｂは、発光層１０３と第２反射鏡１０２Ａとの間に配置されている。
（反射鏡）
　第１及び第２反射鏡１０１Ａ、１０２Ａの各々は、一例として、不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。該半導体多層膜反射鏡は、屈折率が互いに異なる複数種類（例えば２種類）の半導体層が発光波長の１／４波長の光学厚さで交互に積層された構造を有する。第１及び第２メサＭ１、Ｍ２の第１反射鏡１０１Ａは、一例として、第１導電型の半導体多層膜反射鏡である。第１メサＭ１の第２半導体構造１０２の第２領域１０２ｂの第２反射鏡１０２Ａは、第２導電型の半導体多層膜反射鏡であり、第１領域１０２ａの第２反射鏡１０２Ａは、第１導電型の半導体多層膜反射鏡である。第１反射鏡１０１Ａは、第２反射鏡１０２Ａよりも反射率が僅かに高く設定されている。すなわち、面発光素子１０－１は、表面側に光を出射する表面出射型の面発光レーザである。
　なお、第１及び第２反射鏡１０１Ａ、１０２Ａの各々は、例えば誘電体多層膜反射鏡であってもよいし、誘電体多層膜反射鏡及び半導体多層膜反射鏡を含むハイブリッドミラーあってもよいし、半導体多層膜反射鏡及び金属反射鏡を含むハイブリッドミラーであってもよいし、誘電体多層膜反射鏡及び金属反射鏡を含むハイブリッドミラーであってもよい。第１及び第２反射鏡１０１Ａ、１０２Ａは、互いに異なる種類の反射鏡であってもよい。
（クラッド層）
　第１クラッド層１０１Ｂは、第１導電型の化合物半導体なる。第２クラッド層１０２Ｂは、第２導電型の化合物半導体からなる。各クラッド層は、スペーサ層とも呼ばれる。
　面発光素子１０－１によれば、ジャンクションアップでの実装に適する表面出射型の高出力面発光レーザを実現できる。
（実施例２）
　以下、第１実施形態の実施例２に係る面発光素子１０－２について図１２を参照して説明する。面発光素子１０－２は、図１２に示すように、裏面側に光を出射する裏面出射型の面発光レーザである点を除いて、実施例１に係る面発光素子１０－１と同様の構成を有する。面発光素子１０－２では、第１反射鏡１０１Ａは、第２反射鏡１０２Ａよりも反射率が僅かに低く設定されている。
　面発光素子１０－２によれば、ジャンクションダウンでの実装に適する裏面出射型の高出力面発光レーザを実現できる。
（実施例３）
　以下、第１実施形態の実施例３に係る面発光素子１０－３について図１３を参照して説明する。面発光素子１０－３は、図１３に示すように、第１半導体構造１０１が第１反射鏡１０１Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子１０－１と同様の構成を有する。
　面発光素子１０－３によれば、ジャンクションアップでの実装に適する表面出射型の高出力発光ダイオードを実現できる。
（実施例４）
　以下、第１実施形態の実施例４に係る面発光素子１０－４について図１４を参照して説明する。面発光素子１０－４は、図１４に示すように、第２半導体構造１０２が第２反射鏡１０２Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子１０－１と同様の構成を有する。
　面発光素子１０－４によれば、ジャンクションダウンでの実装に適する裏面出射型の高出力発光ダイオードを実現できる。
＜２．本技術の第２実施形態に係る面発光素子＞
　図１５は、本技術の第２実施形態に係る面発光素子２０の平面図である。図１５Ａは、本技術の第２実施形態に係る面発光素子２０の断面図である。図１５Ｂは、図１５ＡのＰ－Ｐ線断面図である。以下、図１５Ｂ等の断面図において、適宜、上側を「上」、下側を「下」として説明する。
　面発光素子２０は、低抵抗領域１００ａ上に電極１０７が設置されている点を除いて、第１実施形態に係る面発光素子１０と同様の構成を有する。
　面発光素子２０は、第２メサＭ２を有しておらず、低抵抗領域１００ａ上に電極１０７が直接設置されている。
　面発光素子２０は、第１実施形態に係る面発光素子１０の製造方法に準じた製造方法により製造することができる。
　面発光素子２０によれば、電極１０６、１０７を略同一の高さに配置できないものの、第２メサＭ２及び別の低抵抗領域１０５を形成しない分、製造プロセスを簡略化でき、ひいては製造コストを削減できる。
（実施例１）
　以下、第２実施形態の実施例１に係る面発光素子２０－１について図１６を参照して説明する。面発光素子２０－１は、図１６に示すように、第１及び第２半導体構造１０１、１０２の双方が反射鏡を有する面発光レーザである。
　面発光素子２０－１は、第１半導体構造１０１が、互いに積層された第１反射鏡１０１Ａ及び第１クラッド層１０１Ｂを含む。第１クラッド層１０１Ｂは、発光層１０３と第１反射鏡１０１Ａとの間に配置されている。
　面発光素子２０－１は、第２半導体構造１０１が、互いに積層された第２反射鏡１０２Ａ及び第２クラッド層１０２Ｂを含む。第２クラッド層１０２Ｂは、発光層１０３と第２反射鏡１０２Ａとの間に配置されている。
　面発光素子２０－１によれば、高出力且つ低コストの表面出射型の面発光レーザを実現できる。
（実施例２）
　以下、第２実施形態の実施例２に係る面発光素子２０－２について図１７を参照して説明する。面発光素子２０－２は、図１７に示すように、面発光素子２０－２は、図１７に示すように、裏面側に光を出射する裏面出射型の面発光レーザである点を除いて、実施例１に係る面発光素子２０－１と同様の構成を有する。面発光素子２０－２では、第１反射鏡１０１Ａは、第２反射鏡１０２Ａよりも反射率が僅かに低く設定されている。
　面発光素子２０－２によれば、高出力且つ低コストの裏面出射型の面発光レーザを実現できる。
（実施例３）
　以下、第２実施形態の実施例３に係る面発光素子２０－３について図１８を参照して説明する。面発光素子２０－３は、図１８に示すように、第１半導体構造１０１が第１反射鏡１０１Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子２０－１と同様の構成を有する。
　面発光素子２０－３によれば、高出力且つ低コストの表面出射型の高出力発光ダイオードを実現できる。
（実施例４）
　以下、第２実施形態の実施例４に係る面発光素子２０－４について図１９を参照して説明する。面発光素子２０－４は、図１９に示すように、第２半導体構造１０２が第２反射鏡１０２Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子２０－１と同様の構成を有する。
　面発光素子２０－４によれば、高出力且つ低コストの裏面出射型の高出力発光ダイオードを実現できる。
＜３．本技術の第３実施形態に係る面発光素子＞
　図２０は、本技術の第３実施形態に係る面発光素子３０の平面図である。図２０Ａは、本技術の第３実施形態に係る面発光素子３０の断面図である。図２０Ｂは、図２０ＡのＰ－Ｐ線断面図である。以下、図２０Ｂ等の断面図において、適宜、上側を「上」、下側を「下」として説明する。
　面発光素子３０では、第１メサＭ１上に電極１０６が設置されていない点を除いて、第１実施形態に係る面発光素子１０と概ね同様の構成を有する。
　面発光素子３０では、基板１００の少なくとも第１半導体構造１０１側の表層に第２導電型の低抵抗領域１００ｃが設けられている。低抵抗領域１００ｃ上に電極１０６が設置されている。
　面発光素子３０では、第１メサＭ１の内部を積層方向に延び、一端（上端）が第２領域１０２ｂに接続され、且つ、他端（下端）が低抵抗領域１００ｃに接続された更なる別の低抵抗領域１０９が設けられている。
　面発光素子３０では、第１メサＭ１が面発光素子１０と比べて小型である。更なる別の低抵抗領域１０９は、第１メサＭ１の、更なる別の低抵抗領域１０９の周辺の領域よりも不純物濃度が高い第２導電型のハイドープ領域である。
　面発光素子３０は、第１実施形態に係る面発光素子１０の製造方法に準じた製造方法により製造することができる。
　面発光素子３０によれば、電極１０６、１０７を略同一の高さに配置できない点を除いて、第１実施形態に係る面発光素子１０と同様の効果を得ることができる。
（実施例１）
　以下、第３実施形態の実施例１に係る面発光素子３０－１について図２１を参照して説明する。面発光素子３０－１は、図２１に示すように、第１及び第２半導体構造１０１、１０２の双方が反射鏡を有する面発光レーザである。
　面発光素子３０－１は、第１半導体構造１０１が、互いに積層された第１反射鏡１０１Ａ及び第１クラッド層１０１Ｂを含む。第１クラッド層１０１Ｂは、発光層１０３と第１反射鏡１０１Ａとの間に配置されている。
　面発光素子３０－１は、第２半導体構造１０１が、互いに積層された第２反射鏡１０２Ａ及び第２クラッド層１０２Ｂを含む。第２クラッド層１０２Ｂは、発光層１０３と第２反射鏡１０２Ａとの間に配置されている。
　面発光素子３０－１によれば、表面出射型の高出力面発光レーザを実現できる。
（実施例２）
　以下、第３実施形態の実施例２に係る面発光素子３０－２について図２２を参照して説明する。面発光素子３０－２は、図２２に示すように、裏面側に光を出射する裏面出射型の面発光レーザである点を除いて、実施例１に係る面発光素子３０－１と同様の構成を有する。面発光素子３０－２では、第１反射鏡１０１Ａは、第２反射鏡１０２Ａよりも反射率が僅かに低く設定されている。
　面発光素子３０－２によれば、裏面出射型の高出力面発光レーザを実現できる。
（実施例３）
　以下、第３実施形態の実施例３に係る面発光素子３０－３について図２３を参照して説明する。面発光素子３０－３は、図２３に示すように、第１半導体構造１０１が第１反射鏡１０１Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子３０－１と同様の構成を有する。
　面発光素子３０－３によれば、表面出射型の高出力発光ダイオードを実現できる。
（実施例４）
　以下、第１実施形態の実施例４に係る面発光素子３０－４について図２４を参照して説明する。面発光素子３０－４は、図２４に示すように、第２半導体構造１０２が第２反射鏡１０２Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子３０－１と同様の構成を有する。
　面発光素子３０－４によれば、裏面出射型の高出力発光ダイオードを実現できる。
＜４．本技術の第４実施形態に係る面発光素子＞
　図２５は、本技術の第４実施形態に係る面発光素子４０の平面図である。図２５Ａは、本技術の第４実施形態に係る面発光素子４０の断面図である。図２５Ｂは、図２５ＡのＰ－Ｐ線断面図である。以下、図２５Ｂ等の断面図において、適宜、上側を「上」、下側を「下」として説明する。
　面発光素子４０は、低抵抗領域１００ａ上に電極１０７が設置され、且つ、低抵抗領域１００ｃ上に電極１０６が設置されている点を除いて、第１実施形態に係る面発光素子１０と概ね同様の構成を有する。
　面発光素子４０は、第２メサＭ２を有しておらず、低抵抗領域１００ａ上に電極１０７が直接設置され、且つ、低抵抗領域１００ｃ上に電極１０６が直接設置されている。
　面発光素子４０は、第１実施形態に係る面発光素子１０の製造方法に準じた製造方法により製造することができる。
　面発光素子４０によれば、第１実施形態に係る面発光素子１０と同様の効果を得ることができる。
（実施例１）
　以下、第４実施形態の実施例１に係る面発光素子４０－１について図２６を参照して説明する。面発光素子４０－１は、図２６に示すように、第１及び第２半導体構造１０１、１０２の双方が反射鏡を有する面発光レーザである。
　面発光素子４０－１は、第１半導体構造１０１が、互いに積層された第１反射鏡１０１Ａ及び第１クラッド層１０１Ｂを含む。第１クラッド層１０１Ｂは、発光層１０３と第１反射鏡１０１Ａとの間に配置されている。
　面発光素子４０－１は、第２半導体構造１０１が、互いに積層された第２反射鏡１０２Ａ及び第２クラッド層１０２Ｂを含む。第２クラッド層１０２Ｂは、発光層１０３と第２反射鏡１０２Ａとの間に配置されている。
　面発光素子４０－１によれば、表面出射型の高出力面発光レーザを実現できる。
（実施例２）
　以下、第４実施形態の実施例２に係る面発光素子４０－２について図２７を参照して説明する。面発光素子４０－２は、図２７に示すように、裏面側に光を出射する裏面出射型の面発光レーザである点を除いて、実施例１に係る面発光素子４０－１と同様の構成を有する。面発光素子４０－２では、第１反射鏡１０１Ａは、第２反射鏡１０２Ａよりも反射率が僅かに低く設定されている。
　面発光素子４０－２によれば、裏面出射型の高出力面発光レーザを実現できる。
（実施例３）
　以下、第４実施形態の実施例３に係る面発光素子４０－３について図２８を参照して説明する。面発光素子４０－３は、図２８に示すように、第１半導体構造１０１が第１反射鏡１０１Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子４０－１と同様の構成を有する。
　面発光素子４０－３によれば、表面出射型の高出力発光ダイオードを実現できる。
（実施例４）
　以下、第４実施形態の実施例４に係る面発光素子４０－４について図２９を参照して説明する。面発光素子４０－４は、図２９に示すように、第２半導体構造１０２が第２反射鏡１０２Ａを有する発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光素子４０－１と同様の構成を有する。
　面発光素子４０－４によれば、裏面出射型の高出力発光ダイオードを実現できる。
＜５．本技術の第５実施形態に係る面発光素子＞
　図３０は、本技術の第５実施形態に係る面発光素子５０の平面図である。図３１Ａは、本技術の第５実施形態に係る面発光素子５０の断面図（その１）である。図３１Ｂは、本技術の第５実施形態に係る面発光素子５０の断面図（その２）である。図３１Ａは、図３０のＱ－Ｑ線断面図であり、図３１Ｂは、図３０のＰ－Ｐ線断面図である。以下、図３１Ａ、図３１Ｂの断面図において、適宜、上側を「上」、下側を「下」として説明する。
　面発光素子５０では、積層方向に直交する面内において互いに交差（例えば直交）する２つの方向を第１方向（例えばＱ－Ｑ線方向）及び第２方向（例えばＰ－Ｐ線方向）とするとき、基板１００が、各々が第１方向に沿って延び、且つ、第２方向に沿って並ぶ複数（例えば７つ）の低抵抗領域１００ａを有し、第２半導体構造１０２が、各々が第２方向に沿って延び、且つ、第１方向に沿って並ぶ複数（例えば７つ）の第２領域１０２ｂを有する。
　面発光素子５０では、平面視において（積層方向から見て）各低抵抗領域１００ａと各第２領域１０２ｂとの交点に発光領域１０３ａが位置している。各第２領域１０２ｂの両端に電極１０６が接続されている。各低抵抗領域１００ａの両端に電極１０７が接続されている。
　すなわち、面発光素子５０は、パッシブマトリクス配置の電流注入構造を有しており、各発光領域１０３ａを独立駆動することが可能である。
　面発光素子５０において、複数の第２領域１０２ｂのうち少なくとも１つと、複数の低抵抗領域１００ａのうち少なくとも１つとを選択して通電することにより、任意（所望）の少なくとも１つの発光領域１０３ａを発光させることができる。
　面発光素子５０によれば、複数の高出力発光部が超高密度にアレイ状（例えばマトリクス状）に配置された発光部アレイを実現できる。さらには、配線が不要なので大幅なコストダウンが見込める。
＜６．本技術の変形例＞
（本技術の第１実施形態の変形例１に係る面発光素子）
　図３２は、本技術の第１実施形態の変形例１に係る面発光素子６０の断面図である。面発光素子６０は、第２半導体構造１０２の発光層１０３側とは反対側の表層のみに第１及び第２領域１０２ａ、１０２ｂが設けられている点を除いて、第１実施形態に係る面発光素子１０と同様の構成を有する。
（本技術の第１実施形態の変形例２に係る面発光素子）
　図３３は、本技術の第１実施形態の変形例２に係る面発光素子７０の断面図である。面発光素子７０は、第２半導体構造１０２が、ハイドープ領域である表層と発光層１０３との間に中間層として酸化狭窄層１１１（電流狭窄層）を有する点を除いて、第１実施形態に係る面発光素子１０と概ね同様の構成を有する。
　酸化狭窄層１１１は、非酸化領域１１１ａと該非酸化領域１１１ａを取り囲む酸化領域１１１ｂ（電流狭窄領域）を有する。非酸化領域１１１ａは、一例として、第１導電型の化合物半導体（例えばＡｌを含む化合物半導体）からなる。非酸化領域１１１ａは、一例として、形状及び大きさが第１領域１０２ａと略同一なっている。酸化領域１１１ｂは、一例として、Ａｌを含む金属酸化物等の絶縁体からなる。
（本技術の第１実施形態の変形例３に係る面発光素子）
　図３４は、本技術の第１実施形態の変形例３に係る面発光素子８０の断面図である。面発光素子８０は、第１及び第２メサＭ１、Ｍ２の底面が第１半導体構造１０１内に位置し、且つ、低抵抗領域１００ａが設けられていない点を除いて、第１実施形態に係る面発光素子１０と同様の構成を有する。
　面発光素子８０では、第１半導体構造１０１が第１及び第２メサＭ１、Ｍ２に跨っている。これにより、第１半導体構造１０１内に第１及び第２メサＭ１、Ｍ２間を導通させる導通路（電流パス）が形成される。面発光素子８０では、別の低抵抗領域１０５が第２メサＭ２のみに設けられている。
（本技術の第１実施形態の変形例４に係る面発光素子）
　図３５は、本技術の第１実施形態の変形例４に係る面発光素子９０の断面図である。面発光素子９０は、１半導体構造１０１内に低抵抗領域１０１ａが設けられている点を除いて、変形例３に係る面発光素子８０と同様の構成を有する。
（本技術の第１実施形態の変形例５に係る面発光素子）
　図３６は、本技術の第１実施形態の変形例５に係る面発光素子１１０の断面図である。面発光素子１１０は、低抵抗領域１１２及び別の低抵抗領域１０５の各々が、基板１００と第１半導体構造１０２とに跨って設けられている点を除いて、変形例４に係る面発光素子９０と同様の構成を有する。
（本技術の第２実施形態の変形例１に係る面発光素子）
　図３７は、本技術の第２実施形態の変形例１に係る面発光素子１２０の断面図である。面発光素子１２０は、第１メサＭ１の底面が第１半導体構造１０１内に位置し、且つ、低抵抗領域１００ａが設けられていない点を除いて、第２実施形態に係る面発光素子２０と同様の構成を有する。
　面発光素子１２０では、第１半導体構造１０１の第１メサＭ１外の部分上に電極１０７が設置されている。
（本技術の第２実施形態の変形例２に係る面発光素子）
　図３８は、本技術の第２実施形態の変形例１に係る面発光素子１３０の断面図である。面発光素子１３０は、第１半導体構造１０１内に低抵抗領域１０１ａが設けられている点を除いて、変形例１に係る面発光素子１２０と同様の構成を有する。
（本技術の第２実施形態の変形例３に係る面発光素子）
　図３９は、本技術の第２実施形態の変形例３に係る面発光素子１４０の断面図である。面発光素子１４０は、低抵抗領域１１２が基板１００と第１半導体構造１０１とに跨って設けられている点を除いて、変形例２に係る面発光素子１３０と同様の構成を有する。
（本技術の第３実施形態の変形例１に係る面発光素子）
　図４０は、本技術の第３実施形態の変形例１に係る面発光素子１５０の断面図である。面発光素子１５０は、第１及び第２メサＭ１、Ｍ２の底面が第１半導体構造１０１内に位置している点を除いて、第２実施形態に係る面発光素子２０と概ね同様の構成を有する。
　面発光素子１５０では、第１半導体構造１０１内に、別の低抵抗領域１０５に接続される第１低抵抗領域１０１ａ１と、更なる別の低抵抗領域１０９に接続される第２低抵抗領域１０１ａ２とが設けられている。第２低抵抗領域１０１ａ２上に電極１０６が設置されている。
（本技術の第３実施形態の変形例２に係る面発光素子）
　図４１は、本技術の第３実施形態の変形例２に係る面発光素子１６０の断面図である。面発光素子１６０は、別の低抵抗領域１０５と接続される低抵抗領域１１２及び更なる別の低抵抗領域１０９と接続される低抵抗領域１１３の各々が、基板１００と第１半導体構造１０１とに跨って設けられている点を除いて、変形例１に係る面発光素子１５０と同様の構成を有する。
（本技術の第４実施形態の変形例１に係る面発光素子）
　図４２は、本技術の第４実施形態の変形例１に係る面発光素子１７０の断面図である。面発光素子１７０は、第１及び第２メサＭ１、Ｍ２の底面が第１半導体構造１０１内に位置している点及び低抵抗領域１００ａが設けられていない点を除いて、第４実施形態に係る面発光素子４０と概ね同様の構成を有する。
　面発光素子１７０では、第１半導体構造１０１内に更なる別の低抵抗領域１０９に接続される低抵抗領域１０１ａが設けられている。第２低抵抗領域１０１ａ２上に電極１０６が設置されている。
（本技術の第４実施形態の変形例２に係る面発光素子）
　図４３は、本技術の第４実施形態の変形例２に係る面発光素子１８０の断面図である。面発光素子１８０は、第１半導体構造１０１内に、電極１０７が設置される第１低抵抗領域１０１ａ１と、更なる別の低抵抗領域１０９に接続され電極１０６が設置される第２低抵抗領域１０１ａ２とが設けられている点を除いて、変形例１に係る面発光素子１７０と同様の構成を有する。
（本技術の第４実施形態の変形例３に係る面発光素子）
　図４４は、本技術の第４実施形態の変形例３に係る面発光素子１９０の断面図である。面発光素子１９０は、電極１０７が設置される低抵抗領域１１２及び更なる別の低抵抗領域１０９と接続され電極１０６が設置される低抵抗領域１１３の各々が、基板１００と第１半導体構造１０１とに跨って設けられている点を除いて、変形例２に係る面発光素子１８０と同様の構成を有する。
（本技術の変形例に係る面発光素子）
　図４５は、本技術の変形例に係る面発光素子２１０の断面図である。面発光素子２１０は、メサを有していない点を除いて、第１実施形態に係る面発光素子１０と概ね同様の構成を有する。
　面発光素子２１０では、積層構造ＬＳに発光層１０３の発光領域を設定する電流狭窄領域としてのイオン注入領域１１４が設けられている。イオン注入領域１１４は、第１及び第２半導体構造１０１、１０２、並びに発光層１０３の、別の低抵抗領域１０５と第１領域１０２ａに対応する領域（光導波路）との間の領域と、第２領域１０２ｂの延在部１０２ｂ２と基板１００との間の領域とに周回状に設けられている。イオン注入領域１１４のイオン種としては、例えばＨ＋、Ｂ＋等が挙げられる。
　面発光素子２１０の製造方法の一例について簡単に説明する。基板１００に対して不純物拡散を行って低抵抗領域１００ａを形成する。別の基板上に第２半導体構造１０２、発光層１０３及び第１半導体構造１０１をこの順に積層して積層体を生成する。該積層体の第２半導体構造１０２側から不純物拡散を行って第２領域１０２ｂを形成する。該積層体の第１半導体構造１０１側からイオン注入を行うことによりイオン注入領域１１４を形成する。基板１００の低抵抗領域１００ａ側の面と積層体の第１半導体構造１０１側の面とを位置合わせして接合する。
　本技術の各実施形態、各実施例及び各変形例に係る面発光素子は、第２領域１０２ｂが周回部１０２ｂ１を有していなくてもよい。
　本技術の各実施形態、各実施例及び各変形例に係る面発光素子は、低抵抗領域１００ａを有していなくてもよい。
　本技術の各実施形態、各実施例及び各変形例に係る面発光素子は、低抵抗領域１００ａを有する場合に、該低抵抗領域１００ａがいずれのメサにも接していなくてもよい。
　本技術の各実施形態、各実施例及び各変形例に係る面発光素子では、第２半導体構造１０２の第１領域１０２ａが第１導電型であるが、第２導電型であってもよい。すなわち、第２半導体構造１０２は、第１及び第２領域１０２ａ、１０２ｂのいずれも第２導電型であってもよい。この場合、面発光素子の製造方法において、基板１００、第１導電型の第１半導体構造１０１、活性層１０３及び第２導電型の第２半導体構造１０２をこの順に積層して積層体を生成してもよい。
　例えば図４６に示す変形例に係る面発光素子２２０のように、第１半導体構造１０１と電極１０７とをメサＭ２に沿って設けられた配線で接続してもよい。
　上記各実施形態、各実施例及び各変形例の面発光素子の構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
　上記各実施形態、各実施例及び各変形例において、面発光素子を構成する各層の材料、導電型、厚さ、幅、数値、形状、大きさ等は、面発光素子として機能する範囲内で適宜変更可能である。
＜７．電子機器への応用例＞
　本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　本技術に係る面発光素子は、例えば、光により画像を形成又は表示する機器（例えばプリンタ、複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等）の光源としても応用可能である。
＜８．面発光素子を距離測定装置に適用した例＞
　以下に、第１実施形態に係る面発光素子１０の適用例について説明する。
　図４７は、本技術に係る電子機器の一例としての、面発光素子１０を備えた距離測定装置１０００（測距装置）の概略構成の一例を表したものである。距離測定装置１０００は、ＴＯＦ（Time Of Flight）方式により被検体Ｓまでの距離を測定するものである。距離測定装置１０００は、面発光素子１０を備えている。距離測定装置１０００は、例えば、面発光素子１０、受光装置１２５、レンズ１２８、１３８、信号処理部１４５、制御部１５５、表示部１６５および記憶部１７５を備えている。
　受光装置１２５は、面発光素子１０から出射され被検体Ｓ（物体）で反射された光を受光する。すなわち、受光装置１２５は、被検体Ｓで反射された光を検出する。レンズ１２８は、面発光素子１０から出射された光を平行光化するためのレンズであり、例えばコリメートレンズである。レンズ１３８は、被検体Ｓで反射された光を集光し、受光装置１２
５に導くためのレンズであり、例えば集光レンズである。
　信号処理部１４５は、受光装置１２５から入力された信号と、制御部１５５から入力された参照信号との差分に対応する信号を生成するための回路である。制御部１５５は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部１５５から入力される信号であってもよいし、面発光素子１０の出力を直接検出する検出部の出力信号であってもよい。制御部１５５は、例えば、面発光素子１０、受光装置１２５、信号処理部１４５、表示部１６５および記憶部１７５を制御するプロセッサである。制御部１５５は、信号処理部１４５で生成された信号に基づいて、被検体Ｓまでの距離を計測する回路である。制御部１５５は、被検体Ｓまでの距離についての情報を表示するための映像信号を生成し、表示部１６５に出力する。表示部１６５は、制御部１５５から入力された映像信号に基づいて、被検体Ｓまでの距離についての情報を表示する。制御部１５５は、被検体Ｓまでの距離についての情報を記憶部１７５に格納する。
　本適用例において、面発光素子１０に代えて、面発光素子１０－１～１０－４、２０、２０－１～２０－４、３０、３０－１～３０－４、４０、４０－１～４０－４、５０、６０、７０、８０、９０、１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０、１９０、２１０のいずれかを距離測定装置１０００に適用することもできる。
＜９．距離測定装置を移動体に搭載した例＞
　図４８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、距離測定装置１２０３１が接続される。距離測定装置１２０３１には、上述の距離測定装置１０００が含まれる。車外情報検出ユニット１２０３０は、距離測定装置１２０３１に車外の物体（被検体Ｓ）との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット１２０３０は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４９は、距離測定装置１２０３１の設置位置の例を示す図である。
　図４９では、車両１２１００は、距離測定装置１２０３１として、距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置１２１０１及び車室内のフロントガラスの上部に備えられる距離測定装置１２１０５は、主として車両１２１００の前方のデータを取得する。サイドミラーに備えられる距離測定装置１２１０２，１２１０３は、主として車両１２１００の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置１２１０４は、主として車両１２１００の後方のデータを取得する。距離測定装置１２１０１及び１２１０５で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
　なお、図４９には、距離測定装置１２１０１ないし１２１０４の検出範囲の一例が示されている。検出範囲１２１１１は、フロントノーズに設けられた距離測定装置１２１０１の検出範囲を示し、検出範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた距離測定装置１２１０２，１２１０３の検出範囲を示し、検出範囲１２１１４は、リアバンパ又はバックドアに設けられた距離測定装置１２１０４の検出範囲を示す。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを基に、検出範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置１２０３１に適用され得る。
　また、本技術は、以下のような構成をとることもできる。
（１）互いに積層された第１及び第２半導体構造と、
　前記第１及び第２半導体構造の間に配置された、発光領域を有する発光層と、
　を含む積層構造を備え、
　前記第２半導体構造は、少なくとも前記発光層側とは反対側の表層が、前記発光領域に対応する第１領域と、該第１領域の周辺の領域であって前記第１領域よりも低抵抗な第２領域とを有する、面発光素子。
（２）前記積層構造には、前記発光領域を設定する電流狭窄領域が設けられている、（１）に記載の面発光素子。
（３）前記第２領域は、前記第１領域よりも不純物濃度が高い、（１）又は（２）に記載の面発光素子。
（４）前記第２領域上に電極が設置されている、（１）～（３）のいずれか１つに記載の面発光素子。
（５）前記第２領域は、前記第１領域側から面内方向に延在する延在部を有し、前記延在部上に前記電極が設置されている、（１）～（４）のいずれか１つに記載の面発光素子。
（６）前記第２領域は、前記第１領域を取り囲む周回部を有する、（１）～（５）のいずれか１つに記載の面発光素子。
（７）前記積層構造は、前記第１半導体構造の前記発光層側とは反対側に配置された基板を含み、前記基板の少なくとも前記第１半導体構造側の表層及び／又は前記第１半導体構造の少なくとも前記基板側の表層が低抵抗領域を有する、（１）～（６）のいずれか１つに記載の面発光素子。
（８）前記低抵抗領域は、その周辺の領域よりも不純物濃度が高い、（７）に記載の面発光素子。
（９）前記低抵抗領域は、前記基板及び／又は前記第１半導体構造の、前記発光領域に対応する領域の周辺に設けられている、（７）又は（８）に記載の面発光素子。
（１０）前記低抵抗領域上に電極が設置されている、（７）～（９）のいずれか１つに記載の面発光素子。
（１１）前記積層構造は、前記低抵抗領域に接続される別の低抵抗領域を有する、（７）～（１０）のいずれか１つに記載の面発光素子。
（１２）前記別の低抵抗領域は、その周辺の領域よりも不純物濃度が高い、（１１）に記載の面発光素子。
（１３）前記積層構造は、電極が頂部上に設置されているメサを前記基板上に有し、前記別の低抵抗領域は、少なくとも前記第２メサの内部を積層方向に延び、一端が前記低抵抗領域に接続され、且つ、他端が前記電極に接続されている、（１１）又は（１２）に記載の面発光素子。
（１４）前記積層構造は、前記発光領域を含むメサを前記基板上に有し、前記別の低抵抗領域は、前記メサの内部を積層方向に延び、一端が前記第２領域に接続され、且つ、他端が前記低抵抗領域に接続されている、（１１）又は（１２）に記載の面発光素子。
（１５）前記低抵抗領域及び前記別の低抵抗領域は、導電型が同じである、（１１）～（１４）のいずれか１つに記載の面発光素子。
（１６）前記第１及び第２領域は、導電型が異なる、（１）～（１５）に記載の面発光素子。
（１７）前記第１半導体構造及び前記第１領域は、導電型が同じである、（１）～（１６）のいずれか１つに記載の面発光素子。
（１８）前記第１及び第２半導体構造の少なくとも一方が、反射鏡を含む、（１）～（１７）のいずれか１つに記載の面発光素子。
（１９）前記発光層が、面内方向に並ぶ複数の前記発光領域を有する、（１）～（１８）のいずれか１つに記載の面発光素子。
（２０）積層方向に直交する面内において互いに交差する２つの方向を第１及び第２方向とするとき、前記基板及び／又は前記第１半導体構造は、各々が前記第１方向に沿って延び、且つ、前記第２方向に沿って並ぶ複数の前記低抵抗領域を有し、前記第２半導体構造は、各々が前記第２方向に沿って延び、且つ、前記第１方向に沿って並ぶ複数の前記第２領域を有し、積層方向から見て、各低抵抗領域と各第２領域との交点上に前記発光領域が位置する、（１９）に記載の面発光素子。
　１０－１～１０－４、２０、２０－１～２０－４、３０、３０－１～３０－４、４０、４０－１～４０－４、５０、６０、７０、８０、９０、１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０、１９０、２１０：面発光素子
　１００：基板
　１００ａ：低抵抗領域
　１０１：第１半導体構造
　１０１ａ、１０１ａ１、１０１ａ２、１１２、１１３：低抵抗領域
　１０２：第２半導体構造
　１０２ａ：第１領域
　１０２ｂ：第２領域
　１０２ｂ１：周回部
　１０２ｂ２：延在部
　１０３：発光層
　１０５：別の低抵抗領域
　１０９：更なる別の低抵抗領域（別の低抵抗領域）
　１０６：電極
　１０７：電極
　１１１：酸化狭窄層（電流狭窄領域を有する層）
　Ｍ１：第１メサ
　Ｍ２：第２メサ
　ＬＳ：積層構造

Claims (20)

  1. 　互いに積層された第１及び第２半導体構造と、
    　前記第１及び第２半導体構造の間に配置された、発光領域を有する発光層と、
    　を含む積層構造を備え、
    　前記第２半導体構造は、少なくとも前記発光層側とは反対側の表層が、前記発光領域に対応する第１領域と、該第１領域の周辺の領域であって前記第１領域よりも低抵抗な第２領域とを有する、面発光素子。
  2. 　前記積層構造には、前記発光領域を設定する電流狭窄領域が設けられている、請求項１に記載の面発光素子。
  3. 　前記第２領域は、前記第１領域よりも不純物濃度が高い、請求項１に記載の面発光素子。
  4. 　前記第２領域上に電極が設置されている、請求項１に記載の面発光素子。
  5. 　前記第２領域は、前記第１領域側から面内方向に延在する延在部を有し、
    　前記延在部上に前記電極が設置されている、請求項４に記載の面発光素子。
  6. 　前記第２領域は、前記第１領域を取り囲む周回部を有する、請求項１に記載の面発光素子。
  7. 　前記積層構造は、前記第１半導体構造の前記発光層側とは反対側に配置された基板を含み、
    　前記基板の少なくとも前記第１半導体構造側の表層及び／又は前記第１半導体構造の少なくとも前記基板側の表層が低抵抗領域を有する、請求項１に記載の面発光素子。
  8. 　前記低抵抗領域は、その周辺の領域よりも不純物濃度が高い、請求項７に記載の面発光素子。
  9. 　前記低抵抗領域は、前記基板及び／又は前記第１半導体構造の、前記発光領域に対応する領域の周辺に設けられている、請求項７に記載の面発光素子。
  10. 　前記低抵抗領域上に電極が設置されている、請求項７に記載の面発光素子。
  11. 　前記積層構造は、前記低抵抗領域に接続される別の低抵抗領域を有する、請求項７に記載の面発光素子。
  12. 　前記別の低抵抗領域は、その周辺の領域よりも不純物濃度が高い、請求項１１に記載の面発光素子。
  13. 　前記積層構造は、電極が頂部上に設置されているメサを前記基板上に有し、
    　前記別の低抵抗領域は、少なくとも前記メサの内部を積層方向に延び、一端が前記低抵抗領域に接続され、且つ、他端が前記電極に接続されている、請求項１１に記載の面発光素子。
  14. 　前記積層構造は、前記発光領域を含むメサを前記基板上に有し、
    　前記別の低抵抗領域は、前記メサの内部を積層方向に延び、一端が前記第２領域に接続され、且つ、他端が前記低抵抗領域に接続されている、請求項１１に記載の面発光素子。
  15. 　前記低抵抗領域及び前記別の低抵抗領域は、導電型が同じである、請求項１１に記載の面発光素子。
  16. 　前記第１及び第２領域は、導電型が異なる、請求項１に記載の面発光素子。
  17. 　前記第１半導体構造及び前記第１領域は、導電型が同じである、請求項１に記載の面発光素子。
  18. 　前記第１及び第２半導体構造の少なくとも一方が、反射鏡を含む、請求項１に記載の面発光素子。
  19. 　前記発光層が、面内方向に並ぶ複数の前記発光領域を有する、請求項７に記載の面発光素子。
  20. 　積層方向に直交する面内において互いに交差する２つの方向を第１及び第２方向とするとき、前記基板及び／又は前記第１半導体構造は、各々が前記第１方向に沿って延び、且つ、前記第２方向に沿って並ぶ複数の前記低抵抗領域を有し、前記第２半導体構造は、各々が前記第２方向に沿って延び、且つ、前記第１方向に沿って並ぶ複数の前記第２領域を有し、積層方向から見て、各低抵抗領域と各第２領域との交点上に前記発光領域が位置する、請求項１９に記載の面発光素子。
PCT/JP2023/014230 2022-05-30 2023-04-06 面発光素子 WO2023233818A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-087621 2022-05-30
JP2022087621 2022-05-30

Publications (1)

Publication Number Publication Date
WO2023233818A1 true WO2023233818A1 (ja) 2023-12-07

Family

ID=89026137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/014230 WO2023233818A1 (ja) 2022-05-30 2023-04-06 面発光素子

Country Status (1)

Country Link
WO (1) WO2023233818A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151960A (ja) * 1992-10-30 1994-05-31 Kyocera Corp 画像素子アレイ
JPH06314854A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd 面型発光素子とその製造方法
JP2000183460A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体素子およびその製造方法
JP2004221492A (ja) * 2003-01-17 2004-08-05 Nippon Telegr & Teleph Corp <Ntt> 面発光レーザおよび面発光レーザの製造方法
CN105742469A (zh) * 2016-04-15 2016-07-06 深圳大道半导体有限公司 半导体发光芯片
JP2018170469A (ja) * 2017-03-30 2018-11-01 沖電気工業株式会社 共振器型発光ダイオード
WO2020100608A1 (ja) * 2018-11-15 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体レーザおよび電子機器
JP2020136524A (ja) * 2019-02-21 2020-08-31 スタンレー電気株式会社 垂直共振器型発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151960A (ja) * 1992-10-30 1994-05-31 Kyocera Corp 画像素子アレイ
JPH06314854A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd 面型発光素子とその製造方法
JP2000183460A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体素子およびその製造方法
JP2004221492A (ja) * 2003-01-17 2004-08-05 Nippon Telegr & Teleph Corp <Ntt> 面発光レーザおよび面発光レーザの製造方法
CN105742469A (zh) * 2016-04-15 2016-07-06 深圳大道半导体有限公司 半导体发光芯片
JP2018170469A (ja) * 2017-03-30 2018-11-01 沖電気工業株式会社 共振器型発光ダイオード
WO2020100608A1 (ja) * 2018-11-15 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体レーザおよび電子機器
JP2020136524A (ja) * 2019-02-21 2020-08-31 スタンレー電気株式会社 垂直共振器型発光素子

Similar Documents

Publication Publication Date Title
WO2023233818A1 (ja) 面発光素子
WO2022239330A1 (ja) 面発光レーザ、面発光レーザアレイ及び電子機器
US20220247153A1 (en) Surface light-emission laser device
WO2023233850A1 (ja) 面発光素子
WO2023238621A1 (ja) 面発光レーザ
WO2023181658A1 (ja) 面発光レーザ、光源装置及び電子機器
WO2022158312A1 (ja) 面発光レーザ
WO2023042420A1 (ja) 面発光レーザ素子及び光源装置
WO2023162488A1 (ja) 面発光レーザ、光源装置及び測距装置
WO2023149087A1 (ja) 面発光レーザ、面発光レーザアレイ及び光源装置
WO2023171148A1 (ja) 面発光レーザ、面発光レーザアレイ及び面発光レーザの製造方法
WO2022158301A1 (ja) 面発光レーザ、電子機器及び面発光レーザの製造方法
WO2022239322A1 (ja) 面発光レーザ素子、電子機器及び面発光レーザ素子の製造方法
WO2023153084A1 (ja) 面発光レーザ及び面発光レーザの製造方法
EP4266356A1 (en) Surface-emitting laser device
US20240146026A1 (en) Surface emitting laser and method for manufacturing surface emitting laser
WO2022201772A1 (ja) 面発光レーザ、光源装置、電子機器及び面発光レーザの製造方法
WO2024014140A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2022176483A1 (ja) 面発光素子、光学特性検知方法及び光学特性調整方法
WO2023248654A1 (ja) 面発光レーザ及び測距装置
WO2023067890A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2021220879A1 (ja) 発光素子アレイ及び発光素子アレイの製造方法
WO2024135157A1 (ja) 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法
WO2022185765A1 (ja) 面発光レーザ及び電子機器
WO2022176482A1 (ja) 面発光レーザ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23815580

Country of ref document: EP

Kind code of ref document: A1