WO2023153084A1

WO2023153084A1 - 面発光レーザ及び面発光レーザの製造方法

Info

Publication number: WO2023153084A1
Application number: PCT/JP2022/046691
Authority: WO
Inventors: 治典塩見; 弥樹博横関; 雅之田中; 知雅渡邊
Original assignee: ソニーグループ株式会社
Priority date: 2022-02-09
Filing date: 2022-12-19
Publication date: 2023-08-17
Also published as: JPWO2023153084A1; CN118786590A

Abstract

本技術は、製造コストの増加を抑制しつつ高出力化を図ることができる、電流狭窄領域を有する面発光レーザを提供する。　本技術に係る面発光レーザは、互いに積層された第１及び第２反射鏡（１０６、１０７）と、前記第１及び第２反射鏡（１０６、１０７）の間に配置された中間部（ＭＰ）と、を備え、前記中間部（ＭＰ）は、互いに積層された活性層（１０２－１～１０２－３）及びトンネルジャンクション層（１０４－１～１０４－３）の各々を中間層として含む半導体構造（ＳＳ１～ＳＳ３）が複数積層された積層構造（ＬＳ）を有し、少なくとも１つの前記半導体構造（ＳＳ１～ＳＳ３）は、少なくとも前記トンネルジャンクション層（１０４－１～１０４－３）の周辺部が中央部よりも高抵抗である。本技術に係る面発光レーザによれば、製造コストの増加を抑制しつつ高出力化を図ることができる、電流狭窄領域を有する面発光レーザを提供することができる。

Description

面発光レーザ及び面発光レーザの製造方法

　本開示に係る技術（以下「本技術」とも呼ぶ）は、面発光レーザ及び面発光レーザの製造方法に関する。

　従来、第１及び第２反射鏡の間に複数の活性領域が積層され高出力された面発光レーザが知られている（例えば特許文献１参照）。

　また、従来、活性層及び埋め込みトンネルジャンクションを含む半導体構造が第１及び第２反射鏡の間に配置された面発光レーザが知られている（例えば特許文献２参照）。埋め込みトンネルジャンクションは、電流狭窄領域として機能する。

特開２００６－０１９６７９号公報国際公開第２００５／１１７１３５号

　しかしながら、活性層及び埋め込みトンネルジャンクションを含む半導体構造を複数積層して高出力を図ろうとすると、埋め込みトンネルジャンクションの数と同じ回数だけトンネルジャンクション層のエッチング及びその後の埋め込み再成長が必要となり、製造コストの増加を招いてしまう。

　そこで、本技術は、製造コストの増加を抑制しつつ高出力化を図ることができる、電流狭窄領域を有する面発光レーザを提供することを主目的とする。

　本技術は、互いに積層された第１及び第２反射鏡と、
　前記第１及び第２反射鏡の間に配置された中間部と、
　を備え、
　前記中間部は、互いに積層された活性層及びトンネルジャンクション層の各々を中間層として含む半導体構造が複数積層された積層構造を有し、
　少なくとも１つの前記半導体構造は、少なくとも前記トンネルジャンクション層の周辺部が中央部よりも高抵抗である、面発光レーザを提供する。

　前記積層構造の第２反射鏡１０７側の表層は、トンネルジャンクション層の前記周辺部よりも低抵抗であってもよい。
　前記表層は、ｎ型半導体層からなっていてもよい。
　前記表層は、ｎ－ＩｎＰ層からなっていてもよい。
　前記積層構造の前記第１反射鏡側の表層は、前記トンネルジャンクション層の前記周辺部よりも低抵抗であってもよい。
　該表層は、ｎ型半導体層からなってもよい。
　該表層は、ｎ－ＩｎＰ層からなってもよい。
　前記半導体構造は、前記活性層と前記トンネルジャンクション層との間に配置されたｐ型半導体層と、前記活性層の前記ｐ型半導体層側とは反対側に配置された第１ｎ型半導体層と、前記トンネルジャンクション層の前記ｐ型半導体層側とは反対側に配置された第２ｎ型半導体層と、を更に含んでいてもよい。
　前記半導体構造は、前記ｐ型半導体層の周辺部が中央部よりも高抵抗であってもよい。
　前記半導体構造は、前記第１ｎ型半導体層が前記第１反射鏡側に位置し、且つ、前記第２ｎ型半導体層が前記第２反射鏡側に位置するように配置され、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層は、前記ｐ型半導体層の前記周辺部よりも低抵抗であってもよい。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗であってもよい。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層、前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記積層構造の中間に位置する前記半導体構造の前記第１及び第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗であってもよい。
　前記半導体構造は、前記第１ｎ型半導体層が前記第２反射鏡側に位置し、且つ、前記第２ｎ型半導体層が前記第１反射鏡側に位置するように配置され、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層は、前記ｐ型半導体層の前記周辺部よりも低抵抗であってもよい。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗であってもよい。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記積層構造の中間に位置する前記半導体構造の前記第１及び第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗であってもよい。
　複数の前記半導体構造のうち一部の前記半導体構造の前記トンネルジャンクション層は、埋め込み型であってもよい。
　前記第１及び第２反射鏡の一方は、フォトニック結晶構造を持つ誘電体多層膜反射鏡であってもよい。
　前記中間部は、前記第１及び第２反射鏡の一方と前記積層構造との間に放熱部材を有していてもよい。
　本技術は、活性層及びトンネルジャンクション層の各々を中間層として含む半導体構造が複数積層された積層体を生成する工程と、
　前記積層体に対してイオン注入を行って前記半導体構造の少なくとも前記トンネルジャンクション層の周辺部を中央部よりも高抵抗化する工程と、
　を含む、面発光レーザの製造方法も提供する。
　前記積層体の一側の表層及び／又は他側の表層がｎ型半導体層であり、前記高抵抗化する工程では、前記ｎ型半導体層の周辺部が中央部よりも高抵抗化され、前記面発光レーザの製造方法は、前記高抵抗化する工程の後、前記積層体にアニール処理を施して前記ｎ型半導体層の周辺部を低抵抗化する工程を更に含んでいてもよい。

本技術の一実施形態の実施例１に係る面発光レーザの断面図である。図１の面発光レーザの製造方法の一例を説明するためのフローチャートである。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。図１の面発光レーザの製造方法の一例の工程毎の断面図である。本技術の一実施形態の実施例２に係る面発光レーザの断面図である。図２１の面発光レーザの製造方法の一例を説明するためのフローチャートである。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。図２１の面発光レーザの製造方法の一例の工程毎の断面図である。本技術の一実施形態の実施例３に係る面発光レーザの断面図である。図３６の面発光レーザの製造方法の一例を説明するためのフローチャートである。図３６の面発光レーザの製造方法の一例の工程毎の断面図である。図３６の面発光レーザの製造方法の一例の工程毎の断面図である。図３６の面発光レーザの製造方法の一例の工程毎の断面図である。図３６の面発光レーザの製造方法の一例の工程毎の断面図である。本技術の一実施形態の実施例４に係る面発光レーザの断面図である。図４２の面発光レーザの製造方法の一例を説明するためのフローチャートである。図４２の面発光レーザの製造方法の一例の工程毎の断面図である。図４２の面発光レーザの製造方法の一例の工程毎の断面図である。図４２の面発光レーザの製造方法の一例の工程毎の断面図である。図４２の面発光レーザの製造方法の一例の工程毎の断面図である。図４２の面発光レーザの製造方法の一例の工程毎の断面図である。図４２の面発光レーザの製造方法の一例の工程毎の断面図である。本技術の一実施形態の実施例５に係る面発光レーザの断面図である。本技術の一実施形態の実施例６に係る面発光レーザの断面図である。本技術の一実施形態の実施例７に係る面発光レーザの断面図である。本技術の一実施形態の実施例８に係る面発光レーザの断面図である。本技術の一実施形態の実施例８に係る面発光レーザの平面図である。本技術の一実施形態の実施例９に係る面発光レーザの断面図である。本技術の一実施形態の実施例１０に係る面発光レーザの断面図である。本技術の一実施形態の実施例１１に係る面発光レーザの断面図である。本技術の一実施形態の実施例１２に係る面発光レーザの断面図である。本技術の一実施形態の実施例１３に係る面発光レーザの断面図である。本技術の一実施形態の実施例１４に係る面発光レーザの断面図である。本技術の一実施形態の実施例１５に係る面発光レーザの断面図である。本技術の一実施形態の実施例１６に係る面発光レーザの断面図である。本技術に係る面発光レーザの距離測定装置への適用例を示す図である。車両制御システムの概略的な構成の一例を示すブロック図である。距離測定装置の設置位置の一例を示す説明図である。

　以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る面発光レーザ及び面発光レーザの製造方法が複数の効果を奏することが記載される場合でも、本技術に係る面発光レーザ及び面発光レーザの製造方法は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。

　また、以下の順序で説明を行う。
０．導入
１．本技術の一実施形態の実施例１に係る面発光レーザ
２．本技術の一実施形態の実施例２に係る面発光レーザ
３．本技術の一実施形態の実施例３に係る面発光レーザ
４．本技術の一実施形態の実施例４に係る面発光レーザ
５．本技術の一実施形態の実施例５に係る面発光レーザ
６．本技術の一実施形態の実施例６に係る面発光レーザ
７．本技術の一実施形態の実施例７に係る面発光レーザ
８．本技術の一実施形態の実施例８に係る面発光レーザ
９．本技術の一実施形態の実施例９に係る面発光レーザ
１０．本技術の一実施形態の実施例１０に係る面発光レーザ
１１．本技術の一実施形態の実施例１１に係る面発光レーザ
１２．本技術の一実施形態の実施例１２に係る面発光レーザ
１３．本技術の一実施形態の実施例１３に係る面発光レーザ
１４．本技術の一実施形態の実施例１４に係る面発光レーザ
１５．本技術の一実施形態の実施例１５に係る面発光レーザ
１６．本技術の一実施形態の実施例１６に係る面発光レーザ
１７．本技術の変形例
１８．電子機器への応用例
１９．面発光レーザを距離測定装置に適用した例
２０．距離測定装置を移動体に搭載した例

＜０．導入＞
　近年、３Ｄセンシングや顔認証に使用される赤外面発光レーザの開発が進んでいる。現在、赤外面発光レーザでは、発振波長として例えば９４０ｎｍ帯がメインとして使われているが、今後さらなる長波化が望まれている。特に、例えば１．４μｍ帯は、眼への損傷閾値が大幅に上がるアイセーフ帯であることに加え、太陽光の強度が低いためにセンシング時のノイズを低く抑えられるというメリットがある。

　一方で、発振波長として例えば１．３μｍ以上の長波長に適したＩｎＰ系の面発光レーザは、例えばＧａＡｓ系の面発光レーザで用いられるＡｌＡｓ層の酸化による電流狭窄構造を作製することが難しいという問題がある。このため、ＩｎＰ系の面発光レーザでは、電流狭窄構造としてＢＴＪ（埋め込みトンネルジャンクション）構造が多用されているが、このＢＴＪ構造ではＴＪ層（トンネルジャンクション層）のエッチングとその後の埋め込み再成長が必要となり工程数が増えてしまう。

　ところで、活性層が複数積層され高出力化された面発光レーザが提案されている（例えば特許文献１参照）。しかし、この面発光レーザにおいて活性層毎に電流狭窄用のＢＴＪ構造を設ける場合には、活性層の数と同じ回数だけトンネルジャンクション層のエッチング及びその後の埋め込み再成長を行う必要があり、製造コストの増加を招いてしまう。

　そこで、発明者らは、鋭意検討の末、製造コストの増加を抑制しつつ高出力化を図ることができる、電流狭窄領域を有する面発光レーザとして、本技術に係る面発光レーザを開発した。

　以下、本技術に係る面発光レーザの一実施形態を幾つかの実施例を例にとって詳細に説明する。

＜１．本技術の一実施形態の実施例１に係る面発光レーザ＞
≪面発光レーザの構成≫
（全体構成）
　図１は、本技術の一実施形態の実施例１に係る面発光レーザ１０－１の断面図である。以下では、便宜上、図１等の断面図における上方を上、下方を下として説明する。

　面発光レーザ１０－１は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）である。面発光レーザ１０－１は、互いに積層された第１及び第２反射鏡１０６、１０７と、第１及び第２反射鏡１０６、１０７の間に配置された中間部ＭＰと、を備えている。面発光レーザ１０－１は、例えばレーザドライバにより駆動される。

　中間部ＭＰは、互いに積層された活性層１０２及びトンネルジャンクション層１０４の各々を中間層として含む半導体構造ＳＳ（例えば第１～第３半導体構造ＳＳ１～ＳＳ３、図１において破線で囲まれた構造）が複数（例えば３つ）積層された積層構造ＬＳを有する。

　中間部ＭＰは、さらに、積層構造ＬＳと第１反射鏡１０６との間に配置された基板１００を含む。一例として、基板１００の裏面（下面）に第１反射鏡１０６が設けられている。

　第１～第３半導体構造ＳＳ１～ＳＳ３は、基板１００側（下側）からこの順に積層されている。

　第１半導体構造ＳＳ１は、互いに積層された活性層１０２－１及びトンネルジャンクション層１０４－１と、活性層１０２－１とトンネルジャンクション層１０４－１との間に配置されたｐ型半導体層１０３－１と、活性層１０２－１のｐ型半導体層１０３－１側とは反対側に配置されたｎ型半導体層１０１－１（第１ｎ型半導体層）と、トンネルジャンクション層１０４－１のｐ型半導体層１０３－１側とは反対側に配置されたｎ型半導体層１０５－１２（第２ｎ型半導体層）とを含む。第１半導体構造ＳＳ１は、ｎ型半導体層１０１－１が第１反射鏡１０６側に位置し、且つ、ｎ型半導体層１０５－１２が第２反射鏡１０７側に位置するように配置されている。

　第２半導体構造ＳＳ２は、互いに積層された活性層１０２－２及びトンネルジャンクション層１０４－２と、活性層１０２－２とトンネルジャンクション層１０４－２との間に配置されたｐ型半導体層１０３－２と、活性層１０２－２のｐ型半導体層１０３－２側とは反対側に配置されたｎ型半導体層１０５－１２（第１ｎ型半導体層）と、トンネルジャンクション層１０４－２のｐ型半導体層１０３－２側とは反対側に配置されたｎ型半導体層１０５－２３（第２ｎ型半導体層）とを含む。第２半導体構造ＳＳ２は、ｎ型半導体層１０５－１２が第１反射鏡１０６側に位置し、且つ、ｎ型半導体層１０５－２３が第２反射鏡１０７側に位置するように配置されている。

　第３半導体構造ＳＳ３は、互いに積層された活性層１０２－３及びトンネルジャンクション層１０４－３と、活性層１０２－３とトンネルジャンクション層１０４－３との間に配置されたｐ型半導体層１０３－３と、活性層１０２－３のｐ型半導体層１０３－３側とは反対側に配置されたｎ型半導体層１０５－２３（第１ｎ型半導体層）と、トンネルジャンクション層１０４－３のｐ型半導体層１０３－３側とは反対側に配置されたｎ型半導体層１０１－３（第２ｎ型半導体層）とを含む。第３半導体構造ＳＳ３は、ｎ型半導体層１０５－２３が第１反射鏡１０６側に位置し、且つ、ｎ型半導体層１０１－３が第２反射鏡１０７側に位置するように配置されている。

　第１及び第２半導体構造ＳＳ１、ＳＳ２は、ｎ型半導体層１０５－１２を共有している。すなわち、ｎ型半導体層１０５－１２は、第１半導体構造ＳＳ１の第２ｎ型半導体層及び第２半導体構造ＳＳ２の第１ｎ型半導体層を兼ねている。

　第２及び第３半導体構造ＳＳ２、ＳＳ３は、ｎ型半導体層１０５－２３を共有している。すなわち、ｎ型半導体層１０５－２３は、第２半導体構造ＳＳ２の第２ｎ型半導体層及び第３半導体構造ＳＳ３の第１ｎ型半導体層を兼ねている。

　積層構造ＬＳは、一例として、第１半導体構造ＳＳ１のｎ型半導体層１０１－１上に設けられたメサＭを有する。メサＭは、一例として、第１半導体構造ＳＳ１のｎ型半導体層１０１－１以外の全ての層と、第２及び第３半導体構造ＳＳ２、ＳＳ３とを含んで構成される。メサＭは、例えば略円柱形状であるが、例えば略楕円柱形状、多角柱形状、円錐台形状、楕円錐台形状、多角錐台形状等の他の形状であってもよい。メサＭの直径は、例えば５～１００μｍである。

　積層構造ＬＳには、一例として、第１反射鏡１０６側の表層（ｎ型半導体層１０１－１）及び第２反射鏡１０７側の表層（ｎ型半導体層１０１－３）以外の全ての層の周辺部が電流狭窄領域としてのイオン注入領域ＩＩＡ（図１の灰色で塗られた領域）となっている。ここでは、イオン注入領域ＩＩＡは、全体として周回状（例えば筒状）である。すなわち、積層構造ＬＳにおいて、イオン注入領域ＩＩＡが高抵抗領域（キャリア伝導性が低い領域）であり、且つ、イオン注入領域ＩＩＡにより取り囲まれた領域が低抵抗領域（キャリア伝導性が高い領域）である。

　一例として、メサＭの頂部（ｎ型半導体層１０１－３の上面）の中央部に第２反射鏡１０７が設けられ、メサＭの頂部の周辺部に周回状（例えばリング状）のアノード電極１０９が第２反射鏡１０７を取り囲むように設けられている。面発光レーザ１０－１は、一例として、第２反射鏡１０７の上面を出射面とする。すなわち、面発光レーザ１０－１は、一例として、基板１００の表面側に光を出射する表面出射型の面発光レーザである。

　一例として、メサＭの側面には、絶縁膜１０８が形成されている。

　一例として、メサＭの底部の周辺の領域（ｎ型半導体層１０１－１のメサＭの周辺の領域）には、周回状（例えばリング状）のカソード電極１１０が絶縁膜１０８を介してメサＭの底部を取り囲むように設けられている。

（基板）
　基板１００は、例えばＧａＡｓ基板、Ｓｉ基板、ＳｉＣ基板等の半導体基板である。なお、基板１００として、例えば半絶縁性基板、絶縁基板等の半導体基板以外の基板を用いてもよい。基板１００の熱伝導率は、例えば４０Ｗ／ｍ・Ｋ以上であることが好ましい。

　基板１００の裏面（下面）には、例えば略半球状の凸面構造１００ａが設けられている。凸面構造１００ａは、第１反射鏡１０６の下地となる。凸面構造１００ａは、積層構造ＬＳにおけるイオン注入領域ＩＩＡにより取り囲まれた領域（低抵抗領域）に対応する位置に位置している。

（第１反射鏡）
　第１反射鏡１０６は、積層構造ＬＳにおけるイオン注入領域ＩＩＡにより取り囲まれた領域（低抵抗領域）に対応する位置に位置している。第１反射鏡１０６は、一例として凹面型の誘電体多層膜反射鏡である。第１反射鏡１０６は、基板１００の裏面に設けられた凸面構造１００ａに沿って設けられている。当該誘電体多層膜反射鏡の材料としては、例えばＳｉＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５、ａ－Ｓｉ、Ａｌ_２Ｏ_３等を用いることができる。第１反射鏡１０６に凹面鏡を用いることにより、活性層１０２で発生した光を集光できるので、回折損失を効果的に低減できる。第１反射鏡１０６に誘電体多層膜反射鏡を用いることにより、薄型で（少ないペア数で）高反射率を得ることができる。

（第２反射鏡）
　第２反射鏡１０７は、積層構造ＬＳにおけるイオン注入領域ＩＩＡにより取り囲まれた領域（低抵抗領域）に対応する位置に位置している。第２反射鏡１０７は、一例として、平面型の誘電体多層膜反射鏡である。当該誘電体多層膜反射鏡の材料としては、例えばＳｉＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５、ａ－Ｓｉ、Ａｌ_２Ｏ_３等を用いることができる。第２反射鏡１０７に誘電体多層膜反射鏡を用いることにより、薄型で（少ないペア数で）高反射率を得ることができる。第２反射鏡１０７は、第１反射鏡１０６よりも反射率が僅かに低く設定されている。

（活性層）
　活性層１０２（例えば活性層１０２－１～１０２－３）は、一例として、ＡｌＧａＩｎＡｓ系化合物半導体からなる障壁層及び量子井戸層を含む量子井戸構造を有する。この量子井戸構造は、単一量子井戸構造（ＱＷ構造）であってもよいし、多重量子井戸構造（ＭＱＷ構造）であってもよい。活性層１０２は、その他の例として、ＩｎＧａＡｓ系量子ドット活性層であってもよい。各活性層１０２は、共振器内の定在波の腹の位置に配置されることが好ましい。活性層１０２は、発振波長λが９００ｎｍ以上、さらには１．３μｍ以上の長波長に対応するように設計されることが好ましい。

（トンネルジャンクション層）
　各半導体構造ＳＳにおいて、トンネルジャンクション層１０４（例えばトンネルジャンクション層１０４－１～１０４－３）は、隣接するｎ型半導体層１０１から注入された電子をホールに変換して隣接するｐ型半導体層１０３へ注入する役割を担う。隣り合う２つの活性層１０２間にトンネルジャンクション層１０４が配置されることにより、各活性層１０２に電流を注入することができる。トンネルジャンクション層１０４は、互いに接して配置されたｐ型半導体領域１０４ａ及びｎ型半導体領域１０４ｂを含む。ここでは、ｎ型半導体領域１０４ｂの基板１００側（下側）にｐ型半導体領域１０４ａが配置されている。ｐ型半導体領域１０４ａは、例えばＣ、Ｍｇ又はＺｎが高ドープされたｐ型のＡｌＧａＩｎＡｓ系化合物半導体からなる。ｎ型半導体領域１０４ｂは、例えばＳｉが高ドープされたＩｎＰ系化合物半導体又はＡｌＧａＩｎＡｓ系化合物半導体からなる。

（ｐ型半導体層）
　ｐ型半導体層１０３（例えばｐ型半導体層１０３－１～１０３－３）は、一例としてｐ型のＩｎＰ系化合物半導体（例えばｐ－ＩｎＰ）からなる。ｐ型半導体層は、クラッド層とも呼ばれる。

（ｎ型半導体層）
　第１半導体構造ＳＳ１のｎ型半導体層１０１－１（第１ｎ型半導体構造）及び第３半導体構造ＳＳ３のｎ型半導体層１０１－３（第２ｎ型半導体構造）は、一例として、いずれもｎ型のＩｎＰ系化合物半導体（例えばｎ－ＩｎＰ）からなる。

　第１半導体構造ＳＳ１及び第２半導体構造ＳＳ２のｎ型半導体層１０５－１２、並びに、第２半導体構造ＳＳ２及び第３半導体構造ＳＳ３のｎ型半導体層１０５－２３は、一例としてＩｎＰに格子整合する化合物半導体（例えばｎ－ＡｌＧａＩｎＡｓ）からなる。

　各ｎ型半導体層は、クラッド層とも呼ばれる。

（絶縁膜）
　絶縁膜１０８は、例えばＳｉＯ_２、ＳｉＮ、ＳｉＯＮ等の誘電体からなる。

（アノード電極）
　アノード電極１０９は、例えばＡｕ／Ｎｉ／ＡｕＧｅ、Ａｕ／Ｐｔ／Ｔｉ等からなる。アノード電極１０９は、例えばレーザドライバの陽極（正極）に電気的に接続される。

（カソード電極）
　カソード電極１１０は、例えばＡｕ／Ｎｉ／ＡｕＧｅ、Ａｕ／Ｐｔ／Ｔｉ等からなる。カソード電極１１０は、例えばレーザドライバの陰極（負極）に電気的に接続される。

（イオン注入領域）
　第１～第３半導体構造ＳＳ１～ＳＳ３の各々は、一例として、イオン注入領域ＩＩＡにより、少なくともトンネルジャンクション層１０４の周辺部が中央部よりも高抵抗になっている。

　第１半導体構造ＳＳ１は、一例として、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１及びｎ型半導体層１０５－１２の周辺部が、イオン注入領域ＩＩＡとなっており、中央部よりも高抵抗となっている。

　積層構造ＬＳの第１反射鏡１０６側の表層であるｎ型半導体層１０１－１は、一例として、各トンネルジャンクション層１０４の周辺部よりも低抵抗である。該表層は、例えばｎ－ＩｎＰ層からなる。

　第２半導体構造ＳＳ２は、一例として、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２及びｎ型半導体層１０５－２３の周辺部が、イオン注入領域ＩＩＡとなっており、中央部よりも高抵抗となっている。

　第３半導体構造ＳＳ３は、一例として、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３の周辺部が、イオン注入領域ＩＩＡとなっており、中央部よりも高抵抗となっている。

　積層構造ＬＳの第２反射鏡１０７側の表層であるｎ型半導体層１０１－３は、一例として、各トンネルジャンクション層１０４の周辺部よりも低抵抗である。該表層は、例えばｎ－ＩｎＰ層からなる。

　一例として、第２反射鏡１０７から最も近い半導体構造である第３半導体構造ＳＳ３のｎ型半導体層１０１－３（第２ｎ型半導体層）及び第１反射鏡１０６から最も近い半導体構造である第１半導体構造ＳＳ１のｎ型半導体層１０１－１（第１ｎ型半導体層）は、各ｐ型半導体１０３の周辺部よりも低抵抗である。

　積層構造ＬＳは、一例として、第２反射鏡１０７から最も近い半導体構造である第３半導体構造ＳＳ３のｎ型半導体層１０１－３（第２ｎ型半導体層）及び第１反射鏡１０６から最も近い半導体構造であるｎ型半導体層１０１－１（第１ｎ型半導体層）以外の全ての層の周辺部が中央部よりも高抵抗である。

　イオン注入領域ＩＩＡにおける不純物濃度は、１ｘ１０^１９ｃｍ^－３未満であることが好ましい。

　イオン注入領域ＩＩＡにおける不純物は、Ｈ、Ｈｅ、Ｂ、Ｃ、Ｏの少なくとも１つを含むことが好ましい。

≪面発光レーザの動作≫
　以下、面発光レーザ１０－１の動作について説明する。面発光レーザ１０－１では、レーザドライバにより駆動電圧が印加されると、レーザドライバの陽極側からアノード電極１０９へ流入された電流がｎ型半導体層１０１－３を介し、イオン注入領域ＩＩＡで狭窄されつつトンネルジャンクション層１０４－３及びｐ型半導体層１０３－３をこの順に介して活性層１０２－３に注入され、該活性層１０２－３が発光する。さらに、活性層１０２－３を経た電流が、イオン注入領域ＩＩＡで狭窄されつつｎ型半導体層１０５－２３、トンネルジャンクション層１０４－２及びｐ型半導体層１０３－２をこの順に介して活性層１０２－２に注入され、該活性層１０２－２が発光する。さらに、活性層１０２－２を経た電流が、イオン注入領域ＩＩＡで狭窄されつつｎ型半導体層１０５－１２、トンネルジャンクション層１０４－１及びｐ型半導体層１０３－１をこの順に介して活性層１０２－１に注入され、該活性層１０２－１が発光する。トンネルジャンクション層１０４－２のトンネル効果により活性層１０２－２には、活性層１０２－３に注入された電流と略同一の電流が注入される。トンネルジャンクション層１０４－１のトンネル効果により活性層１０２－１には、活性層１０２－２に注入された電流と略同一の電流が流れる。活性層１０２－１を経た電流は、ｎ型半導体層１０１－１を介し、カソード電極１１０からレーザドライバの陰極側へ流出される。各活性層１０２で発生した光は、第１及び第２反射鏡１０６、１０７の間を各活性層１０２で増幅されつつ往復し、発振条件を満たしたときに、第２反射鏡１０７の上面（出射面）からレーザ光として出射される。

≪面発光レーザの製造方法の一例≫
　以下、面発光レーザ１０－１の製造方法の一例について、図２のフローチャートを参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板１００の基材となる１枚のウェハ上に、複数の面発光レーザ１０－１を複数同時に生成し、一連一体の複数の面発光レーザ１０－１を互いに分離して、チップ状の面発光レーザ（面発光レーザチップ）を得る。なお、基板１００の基材となる１枚のウェハ上に複数の面発光レーザ１０－１が２次元配置された面発光レーザアレイを複数同時に生成し、一連一体の複数の面発光レーザアレイを互いに分離して、チップ状の複数の面発光レーザアレイ（面発光レーザアレイチップ）を得ることも可能である。

　最初のステップＳ１では、積層体を生成する（図３参照）。具体的には、一例として、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において成長基板ＧＳ（例えばＩｎＰ基板）上にｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３、ｎ型半導体層１０１－３をこの順に積層して（エピタキシャル成長させて）、積層体を生成する。すなわち、該積層体は、１回のエピタキシャル成長により生成される。

　次のステップＳ２では、積層体上に保護膜ＰＦを形成する（図４参照）。具体的には、積層体の後述するイオン注入を行わない中央領域をレジスト、ＳｉＯ_２等からなる保護膜ＰＦで保護する。

　次のステップＳ３では、イオン注入を行う（図５参照）。具体的には、積層体の周辺領域（保護膜ＰＦが形成されていない領域）に対してｎ型半導体層１０１－３側からイオンを注入する。この際、イオン種としては例えばプロトン（Ｈ^＋）を用い、プロトンが成長基板ＧＳ内に到達（好ましくは集中）するようにイオン注入エネルギーを設定し、ドーズ量を例えば１×１０^１４ｉｏｎ／ｃｍ^２以上にする。この結果、イオン注入による結晶欠陥が生じ、イオンが注入された領域は高抵抗化する。すなわち、成長基板ＧＳ、ｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３及びｎ型半導体層１０１－３の周辺部が高抵抗化する。結果として、成長基板ＧＳ内には、イオン濃度がピークの領域を含む高濃度イオン領域ＨｉＩＲ（図５中の黒塗部分）が形成される。

　次のステップＳ４では、保護膜ＰＦを除去する（図６参照）。

　次のステップＳ５では、メサＭを形成する（図７参照）。具体的には、一例として、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３及びｎ型半導体層１０１－３をエッチングしてメサＭを形成する。詳述すると、フォトリソグラフィにより、イオン注入された積層体（図６参照）のｎ型半導体層１０１－３上にメサＭを形成するためのレジストパターンを生成する。次いで、このレジストパターンをマスクとして、例えばウェットエッチング又はドライエッチングにより、少なくともｎ型半導体層１０１－１の表面が露出するまで（少なくとも活性層１０２－１の側面が完全に露出するまで）エッチングして、例えば直径が５～１００μｍのメサＭを形成する。その後、該レジストパターンを除去する。

　次のステップＳ６では、アノード電極１０９を形成する（図８参照）。具体的には、例えば、リフトオフ法により、メサＭの頂部の周辺部上に周回状（例えばリング状）のアノード電極１０９を形成する。

　次のステップＳ７では、第２反射鏡１０７を形成する。具体的には、先ず、第２反射鏡１０７の材料である誘電体多層膜ＤＭＦを全面に成膜する（図９参照）。次いで、メサＭの頂部の中央領域上の誘電体多層膜以外の誘電体多層膜を例えばドライエッチングにより除去する（図１０参照）。この結果、アノード電極１０９により取り囲まれた第２反射鏡１０７としての誘電体多層膜反射鏡が形成される。

　次のステップＳ８では、絶縁膜１０８を形成する。具体的には、先ず、絶縁膜１０８を全面に成膜する（図１１参照）。次いで、アノード電極１０９及び第２反射鏡１０７を覆う絶縁膜１０８及びメサＭの底部の周辺の領域（ｎ型半導体層１０１－１）を覆う絶縁膜１０８を例えばドライエッチングにより除去する（図１２参照）。この結果、アノード電極１０９、第２反射鏡１０７及びメサＭの周辺の領域が露出し、メサＭの側面に成膜された絶縁膜１０８のみが残る。

　次のステップＳ９では、カソード電極１１０を形成する（図１３参照）。具体的には、例えば、リフトオフ法により、絶縁膜１０８を介してメサＭの底部を取り込むように周回状（例えばリング状）のカソード電極１１０を形成する。

　次のステップＳ１０では、支持基板ＳＢを貼り付ける（図１４参照）。具体的には、メサＭ側にワックスＷを介して支持基板ＳＢを貼り付ける。

　次のステップＳ１１では、成長基板ＧＳを除去する（図１５参照）。具体的には、先ず、バックグラインダーを用いて成長基板ＧＳの裏面を研磨して薄くする。次いで、例えば塩酸とリン酸の混合液を用いてウェットエッチングにより成長基板ＧＳを除去する。この結果、ｎ型半導体層１０１－１が露出する。成長基板ＧＳの除去に伴って高濃度イオン領域ＨｉＩＲも除去される。ここで、ステップＳ１において、エッチングストップ層（例えばＩｎＧａＡｓＰ層）を成長基板ＧＳとｎ型半導体層１０１－１との間に配置しておくことにより、該エッチングストップ層で該ウェットエッチングを停止させることができる。該エッチングストップ層は、硫酸、過酸化水素及び水の混合液を用いて除去することができる。

　次のステップＳ１２では、基板１００を貼り付ける（図１６参照）。具体的には、ｎ型半導体層１０１－１と、基板１００とを接合する。この際、例えば、ｎ型半導体層１０１－１の基板１００との接合面及び基板１００のｎ型半導体層１０１－１との接合面に対してプラズマ処理を施し、各接合面を清浄化した後、両接合面を張り合わせることで、ｎ型半導体層１０１－１と基板１００とを接合する。

　次のステップＳ１３では、第１反射鏡１０６を形成する。具体的には、先ず、基板１００の裏面（下面）にレジストを塗布し、該レジストを加熱し（リフローし）半球化させたものをマスクとして基板１００をドライエッチングして凸面構造１００ａを形成する（図１７参照）。次いで、凸面構造１００ａが形成された基板１００の裏面に誘電体多層膜を成膜することにより第１反射鏡１０６としての誘電体多層膜反射鏡を形成する（図１８参照）。

　次のステップＳ１４では、支持基板ＳＢを除去する（図１９参照）。具体的には、例えば２００～３００℃で加熱することでワックスＷを軟化させて支持基板ＳＢを除去する。支持基板ＳＢを除去後、残留したワックスＷをアッシャーにより除去する。

　最後のステップＳ１５では、アニール処理を行う（図２０参照）。具体的には、３５０～６００℃でアニール処理を行う。これにより、イオン注入によりダメージを受けた（結晶欠陥が生じた）ｎ－ＩｎＰ層であるｎ型半導体層１０１－１、１０１－３の周辺部が低抵抗化されて回復する。一方、イオン注入によりダメージを受けた、活性層１０２－１、１０２－２、１０２－３、ｐ型半導体層１０３－１、１０３－２、１０３－３、トンネルジャンクション層１０４－１、１０４－２、１０４－３、ｎ－ＡｌＧａＩｎＡｓ層であるｎ型半導体層１０５－１２、１０５－２３の周辺部は高抵抗化されたままであり回復しない。なお、論文（J. Appl. Phys. Vol. 89, No. 10, 15 (2001)）において、高抵抗化されたｎ－ＩｎＰはアニール処理により回復し、高抵抗化されたｐ－ＩｎＰはアニール処理により回復しないと報告されている。さらに、該論文において、高抵抗化されたｎ－ＧａＡｓはアニール処理により回復し、高抵抗化されたｐ－ＧａＡｓはアニール処理により回復しないと報告されている。ここでのアニール処理は、各電極のシンターも兼ねることが可能である。

≪面発光レーザ及びその製造方法の効果≫
　本技術の一実施形態の実施例１に係る面発光レーザ１０－１は、互いに積層された第１及び第２反射鏡１０６、１０７と、第１及び第２反射鏡１０６、１０７の間に配置された中間部ＭＰと、を備え、中間部ＭＰは、互いに積層された活性層１０２及びトンネルジャンクション層１０４の各々を中間層として含む半導体構造ＳＳが複数積層された積層構造ＬＳを有し、少なくとも１つの半導体構造ＳＳ（例えば全ての半導体構造ＳＳ）は、少なくともトンネルジャンクション層１０４の周辺部が中央部よりも高抵抗である。

　この場合、少なくとも１つの半導体構造ＳＳ（例えば全ての半導体構造ＳＳ）のトンネルジャンクション層１０４を埋め込み型にせずに電流狭窄を行うことができる。すなわち、該トンネルジャンクション層１０４をエッチング及びその後の埋め込み再成長を行わずに該トンネルジャンクション層１０４に電流狭窄機能を持たせることができる。

　結果として、面発光レーザ１０－１によれば、製造コストの増加を抑制しつつ高出力化を図ることができる、電流狭窄領域を有する面発光レーザを提供することができる。

　積層構造ＬＳの第２反射鏡１０７側の表層は、トンネルジャンクション層１０４の周辺部よりも低抵抗である。これにより、例えば該表層の周辺領域上にアノード電極１０９を設置した場合に、特に該表層に面内方向に低抵抗の電流パスを形成することができ、ひいては高効率化を図ることができる。

　積層構造ＬＳの第２反射鏡１０７側の表層は、ｎ型半導体層１０１－３である。該表層は、ｎ－ＩｎＰ層からなることが好ましい。これにより、該表層は、イオン注入により高抵抗化されてもアニールにより回復（低抵抗化）させることができる。

　積層構造ＬＳの第１反射鏡１０６側の表層は、トンネルジャンクション層１０４の周辺部よりも低抵抗である。これにより、例えば該表層の周辺領域上にカソード電極１１０を設置した場合に、特に該表層に面内方向に低抵抗の電流パスを形成することができ、ひいては高効率化を図ることができる。

　積層構造ＬＳの第１反射鏡１０６側の表層は、ｎ型半導体層１０１－１である。該表層は、ｎ－ＩｎＰ層からなることが好ましい。これにより、該表層は、イオン注入により高抵抗化されてもアニールにより回復（低抵抗化）させることができる。

　各半導体構造ＳＳは、活性層１０２とトンネルジャンクション層１０４との間に配置されたｐ型半導体層１０３と、活性層１０２のｐ型半導体層１０３側とは反対側に配置された第１ｎ型半導体層と、トンネルジャンクション層１０４のｐ型半導体層１０３側とは反対側に配置された第２ｎ型半導体層と、を更に含ことが好ましい。これにより、各活性層１０２へ電流を流すことができ、且つ、動作電圧を下げることができる。

　各半導体構造ＳＳは、ｐ型半導体層１０３の周辺部が中央部よりも高抵抗である。これにより、ｐ型半導体層１０３にも電流狭窄機能を持たせることができる。

　各半導体構造ＳＳは、第１ｎ型半導体層が第１反射鏡１０６側に位置し、且つ、第２ｎ型半導体層が第２反射鏡１０７側に位置するように配置され、第２反射鏡１０７から最も近い半導体構造ＳＳ３の第２ｎ型半導体層であるｎ型半導体層１０１－３及び第１反射鏡１０６から最も近い半導体構造ＳＳ１の第１ｎ型半導体層であるｎ型半導体層１０１－１は、ｐ型半導体１０３の周辺部よりも低抵抗である。これにより、積層構造ＬＳの第１反射鏡１０６側の表層及び第２反射鏡１０７側の表層に面内方向に低抵抗な電流パスを形成することができ、ひいては格段の高効率化を図ることができる。

　積層構造ＬＳは、第２反射鏡１０７から最も近い半導体構造ＳＳ３の第２ｎ型半導体層であるｎ型半導体層１０１－３及び第１反射鏡１０６から最も近い半導体構造ＳＳ１の第１ｎ型半導体層であるｎ型半導体層１０１－１以外の全ての層の周辺部が中央部よりも高抵抗である。これにより、当該全ての層に電流狭窄機能を持たせることができる。

　さらに、面発光レーザ１０－１によれば、エピタキシャル成長を複数回行うことなく、少なくともトンネルジャンクション層１０４において電流狭窄が可能な面発光レーザを提供することができる。これにより、製造時間の短縮及び製造コストの低減を図ることができる。

　面発光レーザ１０－１の製造方法は、成長基板ＧＳ上に活性層１０２及びトンネルジャンクション層１０４を含む半導体構造ＳＳが複数積層された積層体を生成する工程と、該積層体に対してイオン注入を行って少なくともトンネルジャンクション層１０４の周辺部を中央部よりも高抵抗化する工程と、を含む。

　これにより、製造コストの増加を抑制しつつ高出力化を図ることができる、電流狭窄領域を有する面発光レーザを製造することができる。

　積層体の積層方向の一側の表層及び他側の表層がｎ型半導体層（例えばｎ－ＩｎＰ層）であり、上記高抵抗化する工程では、該ｎ型半導体層の周辺部が中央部よりも高抵抗化され、面発光レーザ１０－１の製造方法は、上記高抵抗化する工程の後、積層体にアニール処理を施して該ｎ型半導体層の周辺部を低抵抗化する工程を更に含む。これにより、積層体の積層方向の一側及び他側の表層を電極とのコンタクト領域として有効利用できる、電流狭窄領域を有する面発光レーザ１０－１を製造できる。

　イオン注入では、成長基板ＧＳ内にイオンを到達させ、高抵抗化する工程の後、積層体の成長基板ＧＳ側とは反対側の面に支持基板ＳＢを貼り付ける工程と、積層体から成長基板ＧＳを除去する工程と、を含む。これにより、素子の特性変化（例えば信頼性低下）を誘発する可能性が高い、イオン濃度のピークとなる部分を面発光レーザ１０－１の構成要素から排除できるので、各構成層の特性変化を抑制することが可能な面発光レーザ１０－１を製造できる。

　面発光レーザ１０－１の製造方法は、積層体の成長基板ＧＳが除去された面に第１反射鏡１０６及び基板１００を積層する工程を含むことが好ましい。

＜２．本技術の一実施形態の実施例２に係る面発光レーザ＞
≪面発光レーザの構成≫
　図２１は、本技術の一実施形態の実施例２に係る面発光レーザ１０－２の断面図である。面発光レーザ１０－２は、第１反射鏡１０６が、ｎ型半導体層１０１－１と基板１００との間に配置された半導体多層膜反射鏡である点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－２では、第１反射鏡１０６は、一例として、ＩｎＰに格子整合する材料系（例えばＩｎＰ／ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ／ＡｌＧａＩｎＡｓ等のペア）からなる。面発光レーザ１０－２では、第１反射鏡１０６は、一例として、平面鏡である。面発光レーザ１０－２では、第１反射鏡１０６は、周辺部がイオン注入領域ＩＩＡとなっており、該周辺部が中央部よりも高抵抗となっている。

≪面発光レーザの動作≫
　面発光レーザ１０－２は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法の一例≫
　以下、面発光レーザ１０－２の製造方法の一例について、図２２のフローチャートを参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板１００の基材となる１枚のウェハ上に、複数の面発光レーザ１０－２を複数同時に生成し、一連一体の複数の面発光レーザ１０－２を互いに分離して、チップ状の面発光レーザ（面発光レーザチップ）を得る。なお、基板１００の基材となる１枚のウェハ上に複数の面発光レーザ１０－２が２次元配置された面発光レーザアレイを複数同時に生成し、一連一体の複数の面発光レーザアレイを互いに分離して、チップ状の複数の面発光レーザアレイ（面発光レーザアレイチップ）を得ることも可能である。

　最初のステップＳ２１では、積層体を生成する（図２３参照）。具体的には、一例として、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において成長基板ＧＳ（例えばＩｎＰ基板）上に第１反射鏡１０６としての半導体多層膜反射鏡、ｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３、ｎ型半導体層１０１－３をこの順に積層して（エピタキシャル成長させて）積層体を生成する。すなわち、該積層体は、１回のエピタキシャル成長により生成される。

　次のステップＳ２２では、イオン注入を行う（図２４参照）。具体的には、先ず、積層体の後述するイオン注入を行わない中央領域をレジスト、ＳｉＯ_２等からなる保護膜ＰＦで保護する。次いで、積層体の周辺領域（保護膜ＰＦが形成されていない領域）に対してｎ型半導体層１０１－３側からイオンを注入する。この際、イオン種としては例えばプロトン（Ｈ^＋）を用い、プロトンが成長基板ＧＳ内に到達（好ましくは集中）するようにイオン注入エネルギーを設定し、ドーズ量を例えば１×１０^１４ｉｏｎ／ｃｍ^２以上にする。この結果、イオン注入による結晶欠陥が生じ、イオンが注入された領域は高抵抗化する。すなわち、成長基板ＧＳ、第１反射鏡１０６としての半導体多層膜反射鏡、ｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３及びｎ型半導体層１０１－３の周辺部が高抵抗化する。結果として、成長基板ＧＳ内には、イオン濃度がピークの領域を含む高濃度イオン領域ＨｉＩＲ（図２４中の黒塗部分）が形成される。その後、保護膜ＰＦを除去する。

　次のステップＳ２３では、メサＭを形成する（図２５参照）。具体的には、一例として、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３、ｎ型半導体層１０１－３をエッチングしてメサＭを形成する。詳述すると、フォトリソグラフィにより、イオン注入された積層体（図２４参照）のｎ型半導体層１０１－３上にメサＭを形成するためのレジストパターンを生成する。次いで、このレジストパターンをマスクとして、例えばウェットエッチング又はドライエッチングにより、少なくともｎ型半導体層１０１－１の表面が露出するまで（少なくとも活性層１０２－１の側面が完全に露出するまで）エッチングして、例えば直径が５～１００μｍのメサＭを形成する。その後、該レジストパターンを除去する。

　次のステップＳ２４では、アノード電極１０９を形成する（図２６参照）。具体的には、例えば、リフトオフ法により、メサＭの頂部の周辺部上に周回状（例えばリング状）のアノード電極１０９を形成する。

　次のステップＳ２５では、第２反射鏡１０７を形成する（図２７参照）。具体的には、先ず、第２反射鏡１０７の材料である誘電体多層膜を全面に成膜する。次いで、メサＭの頂部の中央領域上の誘電体多層膜以外の誘電体多層膜を例えばドライエッチングにより除去する。この結果、アノード電極１０９により取り囲まれた第２反射鏡１０７としての誘電体多層膜反射鏡が形成される。

　次のステップＳ２６では、絶縁膜１０８を形成する。具体的には、先ず、絶縁膜１０８を全面に成膜する（図２８参照）。次いで、アノード電極１０９及び第２反射鏡１０７を覆う絶縁膜１０８及びメサＭの底部の周辺の領域（ｎ型半導体層１０１－１）を覆う絶縁膜１０８を例えばドライエッチングにより除去する（図２９参照）。この結果、アノード電極１０９、第２反射鏡１０７及びメサＭの周辺の領域が露出し、メサＭの側面に成膜された絶縁膜１０８のみが残る。

　次のステップＳ２７では、カソード電極１１０を形成する（図３０参照）。具体的には、例えば、リフトオフ法により、絶縁膜１０８を介してメサＭの底部を取り込むように周回状（例えばリング状）のカソード電極１１０を形成する。

　次のステップＳ２８では、支持基板ＳＢを貼り付ける（図３１参照）。具体的には、メサＭ側にワックスＷを介して支持基板ＳＢを貼り付ける。

　次のステップＳ２９では、成長基板ＧＳを除去する（図３２参照）。具体的には、先ず、バックグラインダーを用いて成長基板ＧＳの裏面を研磨して薄くする。次いで、例えば塩酸とリン酸の混合液を用いてウェットエッチングにより成長基板ＧＳを除去する。この結果、第１反射鏡１０６が露出する。成長基板ＧＳの除去に伴って高濃度イオン領域ＨｉＩＲも除去される。ここで、ステップＳ２１において、エッチングストップ層（例えばＩｎＧａＡｓＰ層）を成長基板ＧＳと第１反射鏡１０６との間に配置しておくことにより、該エッチングストップ層で該ウェットエッチングを停止させることができる。該エッチングストップ層は、硫酸、過酸化水素及び水の混合液を用いて除去することができる。

　次のステップＳ３０では、基板１００を貼り付ける（図３３参照）。具体的には、第１反射鏡１０６と基板１００とを接合する。この際、例えば、第１反射鏡１０６の基板１００との接合面及び基板１００の第１反射鏡１０６との接合面に対してプラズマ処理を施し、各接合面を清浄化した後、両接合面を張り合わせることで、第１反射鏡１０６と基板１００とを接合する。

　次のステップＳ３１では、支持基板ＳＢを除去する（図３４参照）。具体的には、例えば２００～３００℃で加熱することでワックスＷを軟化させて支持基板ＳＢを除去する。支持基板ＳＢを除去後、残留したワックスＷをアッシャーにより除去する。

　最後のステップＳ３２では、アニール処理を行う（図３５参照）。具体的には、３５０～６００℃でアニール処理を行う。これにより、イオン注入によりダメージを受けた（結晶欠陥が生じた）ｎ型半導体層１０１－１、１０１－３としてのｎ－ＩｎＰ層の周辺部が低抵抗化されて回復する。一方、イオン注入によりダメージを受けた、第１反射鏡１０６としての半導体多層膜反射鏡、活性層１０２－１、１０２－２、１０２－３、ｐ型半導体層１０３－１、１０３－２、１０３－３、トンネルジャンクション層１０４－１、１０４－２、１０４－３、ｎ－ＡｌＧａＩｎＡｓ層であるｎ型半導体層１０５－１２、１０５－２３の周辺部は、高抵抗化されたままであり回復しない。ここでのアニール処理は、各電極のシンターも兼ねることが可能である。

≪面発光レーザ及びその製造方法の効果≫
　面発光レーザ１０－２によれば、第１反射鏡１０６が平面型の半導体多層膜反射鏡なので、凹面型の誘電体多層膜反射鏡特有の効果を得ることができない点を除いて、面発光レーザ１０－１と同様の効果を得ることができる。面発光レーザ１０－２の製造方法によれば、第１反射鏡１０６もエピタキシャル成長させて積層体を生成するので、製造プロセスを簡略化できる。

＜３．本技術の一実施形態の実施例３に係る面発光レーザ＞
≪面発光レーザの構成≫
　図３６は、本技術の一実施形態の実施例３に係る面発光レーザ１０－３の断面図である。面発光レーザ１０－３は、第１反射鏡１０６としての誘電体多層膜反射鏡が、ｎ型半導体層１０１－１と基板１００との間に配置されている点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－３では、第１反射鏡１０６は、一例として、平面鏡である。

≪面発光レーザの動作≫
　面発光レーザ１０－３は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法の一例≫
　以下、面発光レーザ１０－３の製造方法の一例について、図３７のフローチャートを参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板１００の基材となる１枚のウェハ上に、複数の面発光レーザ１０－３を複数同時に生成し、一連一体の複数の面発光レーザ１０－３を互いに分離して、チップ状の面発光レーザ（面発光レーザチップ）を得る。なお、基板１００の基材となる１枚のウェハ上に複数の面発光レーザ１０－３が２次元配置された面発光レーザアレイを複数同時に生成し、一連一体の複数の面発光レーザアレイを互いに分離して、チップ状の複数の面発光レーザアレイ（面発光レーザアレイチップ）を得ることも可能である。

　最初のステップＳ４１では、積層体を生成する（図３参照）。具体的には、一例として、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において成長基板ＧＳ（例えばＩｎＰ基板）上にｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３、ｎ型半導体層１０１－３をこの順に積層して（エピタキシャル成長させて）積層体を生成する。すなわち、該積層体は、１回のエピタキシャル成長により生成される。

　次のステップＳ４２では、イオン注入を行う（図５参照）。具体的には、先ず、積層体の後述するイオン注入を行わない中央領域をレジスト、ＳｉＯ_２等からなる保護膜ＰＦで保護する。次いで、積層体の周辺領域（保護膜ＰＦが形成されていない領域）に対してｎ型半導体層１０１－３側からイオンを注入する。この際、イオン種としては例えばプロトン（Ｈ^＋）を用い、プロトンが成長基板ＧＳ内に到達（好ましくは集中）するようにイオン注入エネルギーを設定し、ドーズ量を例えば１×１０^１４ｉｏｎ／ｃｍ^２以上にする。この結果、イオン注入による結晶欠陥が生じ、イオンが注入された領域は高抵抗化する。すなわち、成長基板ＧＳ、ｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３及びｎ型半導体層１０１－３の周辺部が高抵抗化する。結果として、成長基板ＧＳ内には、イオン濃度がピークの領域を含む高濃度イオン領域ＨｉＩＲ（図５中の黒塗部分）が形成される。その後、保護膜ＰＦを除去する。

　次のステップＳ４３では、メサＭを形成する（図７参照）。具体的には、一例として、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３、ｎ型半導体層１０１－３をエッチングしてメサＭを形成する。詳述すると、フォトリソグラフィにより、イオン注入された積層体（図６参照）のｎ型半導体層１０１－３上にメサＭを形成するためのレジストパターンを生成する。次いで、このレジストパターンをマスクとして、例えばウェットエッチング又はドライエッチングにより、少なくともｎ型半導体層１０１－１の表面が露出するまで（少なくとも活性層１０２－１の側面が完全に露出するまで）エッチングして、例えば直径が５～１００μｍのメサＭを形成する。その後、該レジストパターンを除去する。

　次のステップＳ４４では、アノード電極１０９を形成する（図８参照）。具体的には、例えば、リフトオフ法により、メサＭの頂部の周辺部上に周回状（例えばリング状）のアノード電極１０９を形成する。

　次のステップＳ４５では、第２反射鏡１０７を形成する（図１０参照）。具体的には、先ず、第２反射鏡１０７の材料である誘電体多層膜を全面に成膜する。次いで、メサＭの頂部の中央領域上の誘電体多層膜以外の誘電体多層膜を例えばドライエッチングにより除去する。この結果、アノード電極１０９により取り囲まれた第２反射鏡１０７としての誘電体多層膜反射鏡が形成される。

　次のステップＳ４６では、絶縁膜１０８を形成する（図１２参照）。具体的には、先ず、絶縁膜１０８を全面に成膜する。次いで、アノード電極１０９及び第２反射鏡１０７を覆う絶縁膜１０８及びメサＭの底部の周辺の領域（ｎ型半導体層１０１－１）を覆う絶縁膜１０８を例えばドライエッチングにより除去する。この結果、アノード電極１０９、第２反射鏡１０７及びメサＭの周辺の領域が露出し、メサＭの側面に成膜された絶縁膜１０８のみが残る。

　次のステップＳ４７では、カソード電極１１０を形成する（図１３参照）。具体的には、例えば、リフトオフ法により、絶縁膜１０８を介してメサＭの底部を取り込むように周回状（例えばリング状）のカソード電極１１０を形成する。

　次のステップＳ４８では、支持基板ＳＢを貼り付ける（図１４参照）。具体的には、メサＭ側にワックスＷを介して支持基板ＳＢを貼り付ける。

　次のステップＳ４９では、成長基板ＧＳを除去する（図１５参照）。具体的には、先ず、バックグラインダーを用いて成長基板ＧＳの裏面を研磨して薄くする。次いで、例えば塩酸とリン酸の混合液を用いてウェットエッチングにより成長基板ＧＳを除去する。この結果、ｎ型半導体層１０１－１が露出する。成長基板ＧＳの除去に伴って高濃度イオン領域ＨｉＩＲも除去される。ここで、ステップＳ４１において、エッチングストップ層（例えばＩｎＧａＡｓＰ層）を成長基板ＧＳとｎ型半導体層１０１－１との間に配置しておくことにより、該エッチングストップ層で該ウェットエッチングを停止させることができる。該エッチングストップ層は、硫酸、過酸化水素及び水の混合液を用いて除去することができる。

　次のステップＳ５０では、第１反射鏡１０６を形成する（図３８参照）。具体的には、第１反射鏡１０６としての誘電体多層膜反射鏡の材料である誘電体多層膜をｎ型半導体層１０１－１の裏面（下面）に成膜する。

　次のステップＳ５１では、基板１００を貼り付ける（図３９参照）。具体的には、第１反射鏡１０６と基板１００とを接合する。この際、例えば、第１反射鏡１０６の基板１００との接合面及び基板１００の第１反射鏡１０６との接合面に対してプラズマ処理を施し、各接合面を清浄化した後、両接合面を張り合わせることで、第１反射鏡１０６と基板１００とを接合する。

　次のステップＳ５２では、支持基板ＳＢを除去する（図４０参照）。具体的には、例えば２００～３００℃で加熱することでワックスＷを軟化させて支持基板ＳＢを除去する。支持基板ＳＢを除去後、残留したワックスＷをアッシャーにより除去する。

　最後のステップＳ５３では、アニール処理を行う（図４１参照）。具体的には、３５０～６００℃でアニール処理を行う。これにより、イオン注入によりダメージを受けた（結晶欠陥が生じた）ｎ型半導体層１０１－１、１０１－３としてのｎ－ＩｎＰ層の周辺部が低抵抗化されて回復する。一方、イオン注入によりダメージを受けた、活性層１０２－１、１０２－２、１０２－３、ｐ型半導体層１０３－１、１０３－２、１０３－３、トンネルジャンクション層１０４－１、１０４－２、１０４－３、ｎ－ＡｌＧａＩｎＡｓ層であるｎ型半導体層１０５－１２、１０５－２３の周辺部は、高抵抗化されたままであり回復しない。ここでのアニール処理は、各電極のシンターも兼ねることが可能である。

≪面発光レーザ及びその製造方法の効果≫
　面発光レーザ１０－３によれば、第１反射鏡１０６が平面鏡なので凹面鏡特有の効果を得ることができない点を除いて、面発光レーザ１０－１と同様の効果を得ることができる。面発光レーザ１０－３の製造方法によれば、第１反射鏡１０６が平面鏡なので基板１００を加工する必要がなく、製造プロセスを簡略化できる。

＜４．本技術の一実施形態の実施例４に係る面発光レーザ＞
≪面発光レーザの構成≫
　図４２は、本技術の一実施形態の実施例４に係る面発光レーザ１０－４の断面図である。面発光レーザ１０－４は、基板１００が熱伝導性の高い材料（例えばＳｉ、ＧａＡｓ等）からなる熱伝導性基板（放熱部材）であり、薄膜化されている点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

≪面発光レーザの動作≫
　面発光レーザ１０－４は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法の一例≫
　以下、面発光レーザ１０－４の製造方法の一例について、図４３のフローチャートを参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板１００の基材となる１枚のウェハ上に、複数の面発光レーザ１０－４を複数同時に生成し、一連一体の複数の面発光レーザ１０－４を互いに分離して、チップ状の面発光レーザ（面発光レーザチップ）を得る。なお、基板１００の基材となる１枚のウェハ上に複数の面発光レーザ１０－４が２次元配置された面発光レーザアレイを複数同時に生成し、一連一体の複数の面発光レーザアレイを互いに分離して、チップ状の複数の面発光レーザアレイ（面発光レーザアレイチップ）を得ることも可能である。

　最初のステップＳ６１では、積層体を生成する（図３参照）。具体的には、一例として、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において成長基板ＧＳ（例えばＩｎＰ基板）上にｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３、ｎ型半導体層１０１－３をこの順に積層して（エピタキシャル成長させて）積層体を生成する。すなわち、該積層体は、１回のエピタキシャル成長により生成される。

　次のステップＳ６２では、イオン注入を行う（図５参照）。具体的には、先ず、積層体の後述するイオン注入を行わない中央領域をレジスト、ＳｉＯ_２等からなる保護膜ＰＦで保護する。次いで、積層体の周辺領域（保護膜ＰＦが形成されていない領域）に対してｎ型半導体層１０１－３側からイオンを注入する。この際、イオン種としては例えばプロトン（Ｈ^＋）を用い、プロトンが成長基板ＧＳ内に到達（好ましくは集中）するようにイオン注入エネルギーを設定し、ドーズ量を例えば１×１０^１４ｉｏｎ／ｃｍ^２以上にする。この結果、イオン注入による結晶欠陥が生じ、イオンが注入された領域は高抵抗化する。すなわち、成長基板ＧＳ、ｎ型半導体層１０１－１、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３及びｎ型半導体層１０１－３の周辺部が高抵抗化する。結果として、成長基板ＧＳ内には、イオン濃度がピークの領域を含む高濃度イオン領域ＨｉＩＲ（図５中の黒塗部分）が形成される。その後、保護膜ＰＦを除去する。

　次のステップＳ６３では、メサＭを形成する（図７参照）。具体的には、一例として、活性層１０２－１、ｐ型半導体層１０３－１、トンネルジャンクション層１０４－１、ｎ型半導体層１０５－１２、活性層１０２－２、ｐ型半導体層１０３－２、トンネルジャンクション層１０４－２、ｎ型半導体層１０５－２３、活性層１０２－３、ｐ型半導体層１０３－３、トンネルジャンクション層１０４－３及びｎ型半導体層１０１－３をエッチングしてメサＭを形成する。詳述すると、フォトリソグラフィにより、イオン注入された積層体（図５参照）のｎ型半導体層１０１－３上にメサＭを形成するためのレジストパターンを生成する。次いで、このレジストパターンをマスクとして、例えばウェットエッチング又はドライエッチングにより、少なくともｎ型半導体層１０１－１の表面が露出するまで（少なくとも活性層１０２－１の側面が完全に露出するまで）エッチングして、例えば直径が５～１００μｍのメサＭを形成する。その後、該レジストパターンを除去する。

　次のステップＳ６４では、アノード電極１０９を形成する（図８参照）。具体的には、例えば、リフトオフ法により、メサＭの頂部の周辺部上に周回状（例えばリング状）のアノード電極１０９を形成する。

　次のステップＳ６５では、第２反射鏡１０７を形成する（図１０参照）。具体的には、先ず、第２反射鏡１０７の材料である誘電体多層膜を全面に成膜する。次いで、メサＭの頂部の中央領域上の誘電体多層膜以外の誘電体多層膜を例えばドライエッチングにより除去する。この結果、アノード電極１０９により取り囲まれた第２反射鏡１０７としての誘電体多層膜反射鏡が形成される。

　次のステップＳ６６では、絶縁膜１０８を形成する（図１２参照）。具体的には、先ず、絶縁膜１０８を全面に成膜する。次いで、アノード電極１０９及び第２反射鏡１０７を覆う絶縁膜１０８及びメサＭの底部の周辺の領域（ｎ型半導体層１０１－１）を覆う絶縁膜１０８を例えばドライエッチングにより除去する。この結果、アノード電極１０９、第２反射鏡１０７及びメサＭの周辺の領域が露出し、メサＭの側面に成膜された絶縁膜１０８のみが残る。

　次のステップＳ６７では、カソード電極１１０を形成する（図１３参照）。具体的には、例えば、リフトオフ法により、絶縁膜１０８を介してメサＭの底部を取り込むように周回状（例えばリング状）のカソード電極１１０を形成する。

　次のステップＳ６８では、支持基板ＳＢを貼り付ける（図１４参照）。具体的には、メサＭ側にワックスＷを介して支持基板ＳＢを貼り付ける。

　次のステップＳ６９では、成長基板ＧＳを除去する（図１５参照）。具体的には、先ず、バックグラインダーを用いて成長基板ＧＳの裏面を研磨して薄くする。次いで、例えば塩酸とリン酸の混合液を用いてウェットエッチングにより成長基板ＧＳを除去する。この結果、ｎ型半導体層１０１－１が露出する。成長基板ＧＳの除去に伴って高濃度イオン領域ＨｉＩＲも除去される。ここで、ステップＳ６１において、エッチングストップ層（例えばＩｎＧａＡｓＰ層）を成長基板ＧＳとｎ型半導体層１０１－１との間に配置しておくことにより、該エッチングストップ層で該ウェットエッチングを停止させることができる。該エッチングストップ層は、硫酸、過酸化水素及び水の混合液を用いて除去することができる。

　次のステップＳ７０では、基板１００を貼り付ける（図４４参照）。具体的には、ｎ型半導体層１０１－１と基板１００（熱伝導性基板）とを接合する。この際、例えば、ｎ型半導体層１０１－１の基板１００との接合面及び基板１００のｎ型半導体層１０１－１との接合面に対してプラズマ処理を施し、各接合面を清浄化した後、両接合面を張り合わせることで、ｎ型半導体層１０１－１と基板１００とを接合する。

　次のステップＳ７１では、基板１００を薄膜化する（図４５参照）。具体的には、基板１００の裏面をＣＭＰ（化学機械研磨）装置を用いて研磨して、基板１００を所望の厚さまで薄膜化する。

　次のステップＳ７２では、第１反射鏡１０６を形成する。具体的には、先ず、基板１００の裏面（下面）にレジストを塗布し、該レジストを加熱し（リフローし）半球化させたものをマスクとして基板１００をドライエッチングして凸面構造１００ａを形成する（図４６参照）。次いで、凸面構造１００ａが形成された基板１００の裏面に誘電体多層膜を成膜することにより第１反射鏡１０６としての誘電体多層膜反射鏡を形成する（図４７参照）。

　次のステップＳ７３では、支持基板ＳＢを除去する（図４８参照）。具体的には、例えば２００～３００℃で加熱することでワックスＷを軟化させて支持基板ＳＢを除去する。支持基板ＳＢを除去後、残留したワックスＷをアッシャーにより除去する。

　最後のステップＳ７４では、アニール処理を行う（図４９参照）。具体的には、３５０～６００℃でアニール処理を行う。これにより、イオン注入によりダメージを受けた（結晶欠陥が生じた）ｎ型半導体層１０１－１、１０１－３としてのｎ－ＩｎＰ層の周辺部が低抵抗化されて回復する。一方、イオン注入によりダメージを受けた、活性層１０２－１、１０２－２、１０２－３、ｐ型半導体層１０３－１、１０３－２、１０３－３、トンネルジャンクション層１０４－１、１０４－２、１０４－３、ｎ－ＡｌＧａＩｎＡｓ層であるｎ型半導体層１０５－１２、１０５－２３の周辺部は、高抵抗化されたままであり回復しない。ここでのアニール処理は、各電極のシンターも兼ねることが可能である。

≪面発光レーザ及びその製造方法の効果≫
　面発光レーザ１０－４によれば、実施例１に係る面発光レーザ１０－１と同様の効果を得ることができるとともに、基板１００に薄型の熱伝導性基板を用いているので、全体として薄型化を図りつつ放熱性を向上できる。面発光レーザ１０－４の製造方法によれば、基板１００を薄型化する分、工程数が増加するが、実施例１に係る面発光レーザ１０－１の製造方法と同様の効果を得ることができる。なお、ステップＳ７１（基板１００を薄膜化する工程）を省略してもよい。

＜５．本技術の一実施形態の実施例５に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５０は、本技術の一実施形態の実施例５に係る面発光レーザ１０－５の断面図である。面発光レーザ１０－５は、第１反射鏡１０６の下地となる凸面構造１１１が基板１００とは別材料で構成されている点を除いて、実施例４に係る面発光レーザ１０－４と同様の構成を有する。

　凸面構造１１１は、例えばＳｉＯ_２等の透明誘電体、樹脂、レジスト等からなる。

≪面発光レーザの動作≫
　面発光レーザ１０－５は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－５は、実施例４に係る面発光レーザ１０－４の製造方法と概ね同様の製造方法により製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－５によれば、実施例４に係る面発光レーザ１０－４と同様の効果を得ることができるとともに、凸面構造１１１を基板１００を加工することなく形成することができる。例えば基板１００の裏面に形成され加熱により半球状に成形されたレジストをそのまま第１反射鏡１０６の下地として用いることもできる。

＜６．本技術の一実施形態の実施例６に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５１は、本技術の一実施形態の実施例６に係る面発光レーザ１０－６の断面図である。面発光レーザ１０－６は、積層構造が半導体構造ＳＳを２つだけ有している点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－６は、図５１に示すように、積層構造が第１及び第２半導体構造ＳＳ１、ＳＳ２のみを有している。

≪面発光レーザの動作≫
　面発光レーザ１０－６は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－６は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法により製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－６によれば、半導体構造ＳＳの積層数を最少（２つ）にすることにより、製造コストの増加を十分に抑制しつつ高出力化を図ることができる、電流狭窄領域を有する薄型の面発光レーザを実現できる。

＜７．本技術の一実施形態の実施例７に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５２は、本技術の一実施形態の実施例７に係る面発光レーザ１０－７の断面図である。面発光レーザ１０－７は、各半導体構造が上下逆に配置されている点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　各半導体構造ＳＳは、活性層１０２とトンネルジャンクション層１０４との間に配置されたｐ型半導体層１０３と、活性層１０２のｐ型半導体層１０３側とは反対側に配置された第１ｎ型半導体層と、トンネルジャンクション層１０４のｐ型半導体層１０３側とは反対側に配置された第２ｎ型半導体層と、を含む。

　各半導体構造は、第１ｎ型半導体層が第２反射鏡１０７側に位置し、且つ、第２ｎ型半導体層が第１反射鏡１０６側に位置するように配置されている。

　第２反射鏡１０７から最も近い半導体構造ＳＳ３の第１ｎ型半導体層であるｎ型半導体層１０１－３（例えばｎ－ＩｎＰ層）及び第１反射鏡１０６から最も近い半導体構造ＳＳ１の第２ｎ型半導体層であるｎ型半導体層１０１－１（例えばｎ－ＩｎＰ層）は、ｐ型半導体１０３の周辺部よりも低抵抗である。

　積層構造は、第２反射鏡１０７から最も近い半導体構造ＳＳ３の第１ｎ型半導体層であるｎ型半導体層１０１－３及び第１反射鏡１０６から最も近い半導体構造ＳＳ１の第２ｎ型半導体層であるｎ型半導体層１０１－１以外の全ての層の周辺部が中央部よりも高抵抗である。

≪面発光レーザの動作≫
　面発光レーザ１０－７は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－７は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法で製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－７によれば、実施例１に係る面発光レーザ１０－１と同様の効果を得ることができる。

＜８．本技術の一実施形態の実施例８に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５３は、本技術の一実施形態の実施例８に係る面発光レーザ１０－８の断面図である。図５４は、本技術の一実施形態の実施例８に係る面発光レーザ１０－８の平面図である。なお、図５４では、アノード電極１０９、カソード電極１１０及び絶縁膜１０８の図示が省略されている。

　面発光レーザ１０－８は、図５３及び図５４に示すように、第２反射鏡１０７がフォトニック結晶構造を有している点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。図５４において、符号ＬＲＲは、イオン注入領域ＩＩＡにより取り囲まれた低抵抗領域を示す。

　第２反射鏡１０７のフォトニック結晶構造は、図５４に示すように、誘電体多層膜反射鏡に周期的に形成された複数のエアホールＡＨを有する。エアホールＡＨのピッチａに対する直径ｂの比率ｂ／ａは、ｂ／ａ＜０．５であることが好ましい。発振波長λに対するエアホールＡＨのピッチａの比率ａ／λは、ａ／λ＞３であることが好ましい。例えば、λ＝１５００ｎｍの場合、ａ＞４５００ｎｍである。そこで、例えばａ＝５０００ｎｍとすると、ｂ＜２５００ｎｍとなる。

≪面発光レーザの動作≫
　面発光レーザ１０－８は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－８は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法で製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－８によれば、出射側の反射鏡である第２反射鏡１０７がフォトニック結晶構造を有するので、横モードを制御することが可能となる。

＜９．本技術の一実施形態の実施例９に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５５は、本技術の一実施形態の実施例９に係る面発光レーザ１０－９の断面図である。

　面発光レーザ１０－９は、図５５に示すように、メサＭが形成されていない点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－９では、導電性を有する基板１００（例えばＳｉ基板、ＧａＡｓ基板等の半導体基板）の裏面にカソード電極１１０が設けられている。

≪面発光レーザの動作≫
　面発光レーザ１０－９は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－９は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法で製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－９によれば、実施例１に係る面発光レーザ１０－１と同様の効果を得ることができるとともに、メサＭを形成する必要がなく、製造プロセスの簡略化を図ることができる。

＜１０．本技術の一実施形態の実施例１０に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５６は、本技術の一実施形態の実施例１０に係る面発光レーザ１０－１０の断面図である。

　面発光レーザ１０－１０は、図５６に示すように、イオン注入領域ＩＩＡの下端が第１半導体構造ＳＳ１のｎ型半導体層１０１－１の上面（活性層１０２－１の下面）に達していない点及び基板１００に代えて成長基板ＧＳ（例えばＩｎＰ基板）を有している点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　イオン注入領域ＩＩＡの下端は、半導体構造ＳＳ１のトンネルジャンクション層１０４－１の下面よりも下方（例えばｐ型半導体層１０３－１内）に位置していてもよい。

　面発光レーザ１０－１０では、イオン注入の注入深さがｎ型半導体層１０１－１の上方とされるので、ｎ型半導体層１０１－１の周辺部が高抵抗化されない。このため、ｎ型半導体層１０１－１はアニールにより回復（低抵抗化）させる必要がないので、ｎ型半導体層１０１－１にｎ－ＩｎＰ以外の材料（例えばｎ－ＡｌＧａＩｎＡｓ）を用いても、低抵抗なｎ型半導体層１０１－１としてカソード電極１１０とのコンタクト領域に用いることができる。すなわち、ｎ型半導体層１０１－１に用いる材料の選択の自由度が高い。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１０は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法で製造できる。

≪面発光レーザの動作≫
　面発光レーザ１０－１０は、実施例１に係る面発光レーザ１０－１と同様の動作を行う。

≪面発光レーザの効果≫
　面発光レーザ１０－１０によれば、レーザ内に高濃度イオン領域が残るものの、成長基板ＧＳをそのまま用いることができるため、製造プロセスの簡略化を図ることができる。

＜１１．本技術の一実施形態の実施例１１に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５７は、本技術の一実施形態の実施例１１に係る面発光レーザ１０－１１の断面図である。

　面発光レーザ１０－１１は、一例として、図５７に示すように、第３半導体構造ＳＳ３のトンネルジャンクション層１０４－３が埋め込み型となっている点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－１１では、第３半導体構造ＳＳ３は、ｐ型半導体層１０３－３上にトンネルジャンクション層１０４－３がメサ状に設けられており、該トンネルジャンクション層１０４－３の周辺がｎ型半導体層１０１－３（例えばｎ－ＩｎＰ層、ｎ－ＡｌＧａＩｎＡｓ層等）で埋め込まれている。

≪面発光レーザの動作≫
　面発光レーザ１０－１１は、実施例１に係る面発光レーザ１０－１と概ね同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１１は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法で製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－１１によれば、トンネルジャンクション層１０４－３が埋め込み型のためエッチング及びその後の埋め込み再成長が必要であり製造コストがやや増加するが、トンネルジャンクション層１０４－３とｎ型半導体層１０１－３との間での横方向の屈折率差による光閉じ込め効果を得ることができる。

　なお、面発光レーザ１０－１１において埋め込み型とされたトンネルジャンクション層１０４－３は一例であって、他のトンネルジャンクション層１０４が埋め込み型とされても良く、要は、面発光レーザの複数のトンネルジャンクション層１０４のうち、一部のトンネルジャンクション層１０４が埋め込み型になっていてもよい。

＜１２．本技術の一実施形態の実施例１２に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５８は、本技術の一実施形態の実施例１２に係る面発光レーザ１０－１２の断面図である。

　面発光レーザ１０－１２は、一例として、図５８に示すように、第３半導体構造ＳＳ３が設けられておらず、且つ、第２半導体構造ＳＳ２のトンネルジャンクション層１０４－２が埋め込み型となっている点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－１２では、第２半導体構造ＳＳ２は、ｐ型半導体層１０３－２上にトンネルジャンクション層１０４－２がメサ状に設けられており、該トンネルジャンクション層１０４－２の周辺がｎ型半導体層１０１－２（例えばｎ－ＩｎＰ層、ｎ－ＡｌＧａＩｎＡｓ層）で埋め込まれている。

≪面発光レーザの動作≫
　面発光レーザ１０－１２は、実施例１に係る面発光レーザ１０－１と概ね同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１２は、実施例１に係る面発光レーザ１０－１の製造方法と概ね同様の製造方法で製造できる。

≪面発光レーザの効果≫
　面発光レーザ１０－１２によれば、トンネルジャンクション層１０４－２が埋め込み型のためエッチング及びその後の埋め込み再成長が必要であり製造コストがやや増加するが、トンネルジャンクション層１０４－２とｎ型半導体層１０１－２との間での横方向の屈折率差による光閉じ込め効果を得ることができる。

＜１３．本技術の一実施形態の実施例１３に係る面発光レーザ＞
≪面発光レーザの構成≫
　図５９は、本技術の一実施形態の実施例１３に係る面発光レーザ１０－１３の断面図である。
　面発光レーザ１０－１３では、第１半導体構造ＳＳ１のｎ型半導体層１０１－１及び第３半導体構造ＳＳ３のｎ型半導体層１０１－３に加えて、第１及び第２半導体構造ＳＳ１、ＳＳ２のｎ型半導体層１０５－１２と、第２及び第３半導体構造ＳＳ２、ＳＳ３のｎ型半導体層１０５－２３とが、ｎ－ＩｎＰ層である点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－１３では、積層構造は、第２反射鏡１０７から最も近い第３半導体構造ＳＳ３の第２ｎ型半導体層であるｎ型半導体層１０１－３、第１反射鏡１０６から最も近い第１半導体構造ＳＳ１の第１ｎ型半導体層であるｎ型半導体層１０１－１及び積層構造の中間に位置する第２半導体構造ＳＳ２の第１及び第２ｎ型半導体層１０５－１２、１０５－２３以外の全ての層の周辺部が中央部よりも高抵抗である。

　面発光レーザ１０－１３では、ｎ型半導体層１０５－１２、１０５－２３も、トンネルジャンクション層１０４、ｐ型半導体層１０３及び活性層１０２の周辺部よりも低抵抗となっている。

≪面発光レーザの動作≫
　面発光レーザ１０－１３は、実施例１に係る面発光レーザ１０－１と概ね同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１３は、面発光レーザ１０－１の製造方法と概ね同様の製造方法により製造される。面発光レーザ１０－１３は、製造時のアニールにより、高抵抗化された、ｎ型半導体層１０１－１、１０１－３、１０５－１２、１０５－２３の周辺部が回復（低抵抗）される。

≪面発光レーザの効果≫
　面発光レーザ１０－１３によれば、実施例１に係る面発光レーザ１０－１と概ね同様の効果が得られる。

＜１４．本技術の一実施形態の実施例１４に係る面発光レーザ＞
≪面発光レーザの構成≫
　図６０は、本技術の一実施形態の実施例１４に係る面発光レーザ１０－１４の断面図である。

　面発光レーザ１０－１４は、第１半導体構造ＳＳ１のｎ型半導体層１０１－１が例えばｎ－ＡｌＧａＩｎＡｓ層からなる点及びカソード電極１１０が基板１００の裏面に第１反射鏡１０６を取り囲むように周回状（例えばリング状）に設けられている点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－１４では、ｎ型半導体層１０１－１の周辺部がイオン注入領域ＩＩＡであり、中央部よりも高抵抗である。

≪面発光レーザの動作≫
　面発光レーザ１０－１４は、実施例１に係る面発光レーザ１０－１と概ね同様の動作を行う。但し、ｎ型半導体層１０１－１を経た電流が基板１００を介してカソード電極１１０からレーザドライバの陰極側に流出される。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１４は、面発光レーザ１０－１の製造方法と概ね同様の製造方法により製造される。但し、面発光レーザ１０－１４は、製造時のアニールにより、高抵抗化された、ｎ型半導体層１０１－１の周辺部が回復しない（高抵抗化されたままである）。

≪面発光レーザの効果≫
　面発光レーザ１０－１４によれば、実施例１に係る面発光レーザ１０－１と概ね同様の効果が得られる。

＜１５．本技術の一実施形態の実施例１５に係る面発光レーザ＞
≪面発光レーザの構成≫
　図６１は、本技術の一実施形態の実施例１５に係る面発光レーザ１０－１５の断面図である。

　面発光レーザ１０－１５は、第３半導体構造ＳＳ３のｎ型半導体層１０１－３が例えばｎ－ＡｌＧａＩｎＡｓ層からなる点を除いて、実施例１に係る面発光レーザ１０－１と同様の構成を有する。

　面発光レーザ１０－１５では、ｎ型半導体層１０１－３の周辺部がイオン注入領域ＩＩＡであり、中央部よりも高抵抗である。

≪面発光レーザの動作≫
　面発光レーザ１０－１５は、実施例１に係る面発光レーザ１０－１と概ね同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１５は、面発光レーザ１０－１の製造方法と概ね同様の製造方法により製造される。但し、面発光レーザ１０－１５は、製造時のアニールにより、高抵抗化された、ｎ型半導体層１０１－３の周辺部が回復しない（高抵抗化されたままである）。

≪面発光レーザの効果≫
　面発光レーザ１０－１５によれば、アノード電極１０９とのコンタクト領域であるｎ型半導体層１０１－３が高抵抗であり効率がやや下がるものの、実施例１に係る面発光レーザ１０－１と概ね同様の効果が得られる。

＜１６．本技術の一実施形態の実施例１６に係る面発光レーザ＞
≪面発光レーザの構成≫
　図６２は、本技術の一実施形態の実施例１６に係る面発光レーザ１０－１６の断面図である。
　面発光レーザ１０－１６では、第１半導体構造ＳＳ１のｎ型半導体層１０１－１及び第３半導体構造ＳＳ３のｎ型半導体層１０１－３に加えて、第１及び第２半導体構造ＳＳ１、ＳＳ２のｎ型半導体層１０５－１２と、第２及び第３半導体構造ＳＳ２、ＳＳ３のｎ型半導体層１０５－２３とが、ｎ－ＩｎＰ層である点を除いて、実施例７に係る面発光レーザ１０－７と同様の構成を有する。

　面発光レーザ１０－１６では、積層構造は、第２反射鏡１０７から最も近い第３半導体構造ＳＳ３の第１ｎ型半導体層であるｎ型半導体層１０１－３、第１反射鏡１０６から最も近い第１半導体構造ＳＳ１の第２ｎ型半導体層であるｎ型半導体層１０１－１及び積層構造の中間に位置する第２半導体構造ＳＳ２の第１及び第２ｎ型半導体層１０５－２３、１０５－１２以外の全ての層の周辺部が中央部よりも高抵抗である。

　面発光レーザ１０－１６では、ｎ型半導体層１０５－１２、１０５－２３も、トンネルジャンクション層１０４、ｐ型半導体層１０３及び活性層１０２の周辺部よりも低抵抗となっている。

≪面発光レーザの動作≫
　面発光レーザ１０－１６は、実施例７に係る面発光レーザ１０－７と概ね同様の動作を行う。

≪面発光レーザの製造方法≫
　面発光レーザ１０－１６は、実施例７に係る面発光レーザ１０－７の製造方法と概ね同様の製造方法により製造される。面発光レーザ１０－１６は、製造時のアニールにより、高抵抗化された、ｎ型半導体層１０１－１、１０１－３、１０５－１２、１０５－２３の周辺部が回復（低抵抗）される。

≪面発光レーザの効果≫
　面発光レーザ１０－１６によれば、実施例１に係る面発光レーザ１０－１と概ね同様の効果が得られる。

＜１７．本技術の変形例＞
　本技術は、上記一実施形態の各実施例に限定されることなく、種々の変形が可能である。

　例えば、積層構造ＬＳは、半導体構造ＳＳが４つ以上積層されていてもよい。この場合に、一部の半導体構造ＳＳのトンネルジャンクション層１０４が埋め込み型であってもよい。

　本技術に係る面発光レーザにおいて、積層構造の一側の表層のｎ型半導体層（例えばｎ型半導体層１０１－１）及び該積層構造の他側の表層のｎ型半導体層（例えばｎ型半導体層１０１－３）のいずれも例えばＡｌＧａＩｎＡｓからなり、外周部がイオン注入領域ＩＩＡであって中央部よりも高抵抗となっていてもよい。

　上記各実施例では、基板の表面側に光を出射する表面出射型の面発光レーザを例にとって説明したが、本技術は、基板の裏面側に光を出射する裏面出射型の面発光レーザにも適用可能である。

　上記各実施例に係る面発光レーザにおいて、導電型（ｐ型及びｎ型）を入れ替えてもよい。

　例えば、上記各実施例に係る面発光レーザの製造方法において、メサＭを形成した後にイオン注入を行ってもよい。

　本技術に係る面発光レーザは、仮に全ての半導体構造ＳＳのトンネルジャンクション層１０４を埋め込み型にする場合に比べて、平坦性を向上できるため、第２反射鏡１０７として放熱性の高いＧａＡｓ系の半導体多層膜反射鏡を積層構造ＬＳに貼り付けることも可能である。

　例えば、上記実施形態では、ＩｎＰ系の面発光レーザ（ＩｎＰに格子整合する半導体層を有する面発光レーザ）を例にとって説明したが、これに限らず、例えば、ＧａＡｓ系面発光レーザ（ＧａＡｓに格子整合する半導体層を有する面発光レーザ）にも本技術は適用可能である。

　第１及び第２反射鏡１０６、１０７の少なくとも一方は、Ａｌ、Ｇａ、Ａｓの２種以上の元素の化合物からなる半導体多層膜反射鏡であってもよい。

　上記各実施例に係る面発光レーザの構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。

　以上説明した各実施例において、面発光レーザを構成する各構成要素の材質、導電型、厚み、幅、長さ、形状、大きさ、配置等は、面発光レーザとして機能する範囲内で適宜変更可能である。

＜１８．電子機器への応用例＞
　本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

　本技術に係る面発光レーザは、例えば、レーザ光により画像を形成又は表示する機器（例えばレーザプリンタ、レーザ複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等）の光源としても応用可能である。

＜１９．面発光レーザを距離測定装置に適用した例＞
　以下に、上記各実施例に係る面発光レーザの適用例について説明する。

　図６３は、本技術に係る電子機器の一例としての、面発光レーザ１０－１を備えた距離測定装置１０００の概略構成の一例を表したものである。距離測定装置１０００は、ＴＯＦ（Time Of Flight）方式により被検体Ｓまでの距離を測定するものである。距離測定装置１０００は、光源として面発光レーザ１０－１を備えている。距離測定装置１０００は、例えば、面発光レーザ１０－１、受光装置１２５、レンズ１１５、１３５、信号処理部１４０、制御部１５０、表示部１６０および記憶部１７０を備えている。

　受光装置１２５は、被検体Ｓで反射された光を検出する。レンズ１１５は、面発光レーザ１０－１から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ１３５は、被検体Ｓで反射された光を集光し、受光装置１２５に導くためのレンズであり、集光レンズである。

信号処理部１４０は、受光装置１２５から入力された信号と、制御部１５０から入力された参照信号との差分に対応する信号を生成するための回路である。制御部１５０は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部１５０から入力される信号であってもよいし、面発光レーザ１０－１の出力を直接検出する検出部の出力信号であってもよい。制御部１５０は、例えば、面発光レーザ１０－１、受光装置１２５、信号処理部１４０、表示部１６０および記憶部１７０を制御するプロセッサである。制御部１５０は、信号処理部１４０で生成された信号に基づいて、被検体Ｓまでの距離を計測する回路である。制御部１５０は、被検体Ｓまでの距離についての情報を表示するための映像信号を生成し、表示部１６０に出力する。表示部１６０は、制御部１５０から入力された映像信号に基づいて、被検体Ｓまでの距離についての情報を表示する。制御部１５０は、被検体Ｓまでの距離についての情報を記憶部１７０に格納する。

　本適用例において、面発光レーザ１０－１に代えて、上記面発光レーザ１０－２～１０－１６のいずれかを距離測定装置１０００に適用することもできる。
２０．＜距離測定装置を移動体に搭載した例＞

　図６４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図６４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、距離測定装置１２０３１が接続される。距離測定装置１２０３１には、上述の距離測定装置１０００が含まれる。車外情報検出ユニット１２０３０は、距離測定装置１２０３１に車外の物体（被検体Ｓ）との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット１２０３０は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。

　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（ＡｄｖａｎｃｅｄＤｒｉｖｅｒＡｓｓｉｓｔａｎｃｅＳｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図６４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

　図６５は、距離測定装置１２０３１の設置位置の例を示す図である。

　図６５では、車両１２１００は、距離測定装置１２０３１として、距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

　距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置１２１０１及び車室内のフロントガラスの上部に備えられる距離測定装置１２１０５は、主として車両１２１００の前方のデータを取得する。サイドミラーに備えられる距離測定装置１２１０２，１２１０３は、主として車両１２１００の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置１２１０４は、主として車両１２１００の後方のデータを取得する。距離測定装置１２１０１及び１２１０５で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。

　なお、図６５には、距離測定装置１２１０１ないし１２１０４の検出範囲の一例が示されている。検出範囲１２１１１は、フロントノーズに設けられた距離測定装置１２１０１の検出範囲を示し、検出範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた距離測定装置１２１０２，１２１０３の検出範囲を示し、検出範囲１２１１４は、リアバンパ又はバックドアに設けられた距離測定装置１２１０４の検出範囲を示す。

　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを基に、検出範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置１２０３１に適用され得る。

　また、本技術は、以下のような構成をとることもできる。
（１）互いに積層された第１及び第２反射鏡と、
　前記第１及び第２反射鏡の間に配置された中間部と、
　を備え、
　前記中間部は、互いに積層された活性層及びトンネルジャンクション層の各々を中間層として含む半導体構造が複数積層された積層構造を有し、
　少なくとも１つの前記半導体構造は、少なくとも前記トンネルジャンクション層の周辺部が中央部よりも高抵抗である、面発光レーザ。
（２）前記積層構造の前記第２反射鏡側の表層は、前記トンネルジャンクション層の前記周辺部よりも低抵抗である、（１）に記載の面発光レーザ。
（３）前記表層は、ｎ型半導体層からなる、（２）に記載の面発光レーザ。
（４）前記表層は、ｎ－ＩｎＰ層からなる、（２）又は（３）に記載の面発光レーザ。
（５）前記積層構造の前記第１反射鏡側の表層は、前記トンネルジャンクション層の前記周辺部よりも低抵抗である、（１）～（４）のいずれか１つに記載の面発光レーザ。
（６）該表層は、ｎ型半導体層からなる、（５）に記載の面発光レーザ。
（７）該表層は、ｎ－ＩｎＰ層からなる、（５）又は（６）に記載の面発光レーザ。
（８）前記半導体構造は、前記活性層と前記トンネルジャンクション層との間に配置されたｐ型半導体層と、前記活性層の前記ｐ型半導体層側とは反対側に配置された第１ｎ型半導体層と、前記トンネルジャンクション層の前記ｐ型半導体層側とは反対側に配置された第２ｎ型半導体層と、を更に含む、（１）～（７）のいずれか１つに記載の面発光レーザ。
（９）前記半導体構造は、前記ｐ型半導体層の周辺部が中央部よりも高抵抗である、（８）に記載の面発光レーザ。
（１０）前記半導体構造は、前記第１ｎ型半導体層が前記第１反射鏡側に位置し、且つ、前記第２ｎ型半導体層が前記第２反射鏡側に位置するように配置され、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層は、前記ｐ型半導体層の前記周辺部よりも低抵抗である、（９）に記載の面発光レーザ。
（１１）前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、（１０）に記載の面発光レーザ。
（１２）前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層、前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記積層構造の中間に位置する前記半導体構造の前記第１及び第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、（１０）に記載の面発光レーザ。
（１３）前記半導体構造は、前記第１ｎ型半導体層が前記第２反射鏡側に位置し、且つ、前記第２ｎ型半導体層が前記第１反射鏡側に位置するように配置され、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層は、前記ｐ型半導体層の前記周辺部よりも低抵抗である、（９）に記載の面発光レーザ。
（１４）前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、（１３）に記載の面発光レーザ。
（１５）前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記積層構造の中間に位置する前記半導体構造の前記第１及び第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、（１３）に記載の面発光レーザ。
（１６）複数の前記半導体構造のうち一部の前記半導体構造の前記トンネルジャンクション層は、埋め込み型である、（１）～（１５）のいずれか１つに記載の面発光レーザ。
（１７）前記第１及び第２反射鏡の一方は、フォトニック結晶構造を持つ誘電体多層膜反射鏡である、（１）～（１６）のいずれか１つに記載の面発光レーザ。
（１８）前記中間部は、前記第１及び第２反射鏡の一方と前記積層構造との間に放熱部材を有する、（１）～（１７）のいずれか１つに記載の面発光レーザ。
（１９）活性層及びトンネルジャンクション層の各々を中間層として含む半導体構造を有する積層体を生成する工程と、
　前記積層体に対してイオン注入を行って前記半導体構造の少なくとも前記トンネルジャンクション層の周辺部を中央部よりも高抵抗化する工程と、
　を含む、面発光レーザの製造方法。
（２０）前記積層体の積層方向の一側の表層及び／又は他側の表層がｎ型半導体層であり、前記高抵抗化する工程では、前記ｎ型半導体層の周辺部が中央部よりも高抵抗化され、前記高抵抗化する工程の後、前記積層体にアニール処理を施して前記ｎ型半導体層の周辺部を低抵抗化する工程を更に含む、（１９）に記載の面発光レーザの製造方法。
（２１）前記生成する工程では、前記半導体構造が複数積層された前記積層体を生成する、（１９）又は（２０）に記載の面発光レーザの製造方法。
（２２）前記生成する工程では、基板上に前記半導体構造を積層して前記積層体を生成する、（１９）～（２１）のいずれか１つに記載の面発光レーザの製造方法。
（２３）前記イオン注入では、前記基板内にイオンを到達させ、前記高抵抗化する工程の後、前記積層体の前記基板側とは反対側の面に支持基板を貼り付ける工程と、前記積層体から前記基板を除去する工程と、を含む、（２２）に記載の面発光レーザの製造方法。
（２４）前記積層体の前記基板が除去された面に反射鏡及び基板を積層する工程を含む、（２３）に記載の面発光レーザの製造方法。

　１０－１～１０－１６：面発光レーザ、１００：基板、１０１－１、１０１－３、１０５－１２、１０５－２３：ｎ型半導体層、１０２、１０２－１、１０２－２、１０２－３：活性層、１０３、１０３－１、１０３－２、１０３－３、１０４、１０４－１、１０４－２、１０４－３：トンネルジャンクション層、１０６：第１反射鏡、１０７：第２反射鏡、ＧＳ：成長基板（基板）、ＭＰ：中間部、ＬＳ：積層構造、ＳＳ：半導体構造、ＳＳ１：第１半導体構造（半導体構造）、ＳＳ２：第２半導体構造（半導体構造）、ＳＳ３：第３半導体構造（半導体構造）。

Claims

　互いに積層された第１及び第２反射鏡と、
　前記第１及び第２反射鏡の間に配置された中間部と、
　を備え、
　前記中間部は、互いに積層された活性層及びトンネルジャンクション層の各々を中間層として含む半導体構造が複数積層された積層構造を有し、
　少なくとも１つの前記半導体構造は、少なくとも前記トンネルジャンクション層の周辺部が中央部よりも高抵抗である、面発光レーザ。
　前記積層構造の前記第２反射鏡側の表層は、前記トンネルジャンクション層の前記周辺部よりも低抵抗である、請求項１に記載の面発光レーザ。
　前記表層は、ｎ型半導体層からなる、請求項２に記載の面発光レーザ。
　前記表層は、ｎ－ＩｎＰ層からなる、請求項２に記載の面発光レーザ。
　前記積層構造の前記第１反射鏡側の表層は、前記トンネルジャンクション層の前記周辺部よりも低抵抗である、請求項１に記載の面発光レーザ。
　前記表層は、ｎ型半導体層からなる、請求項５に記載の面発光レーザ。
　前記表層は、ｎ－ＩｎＰ層からなる、請求項５に記載の面発光レーザ。
　前記半導体構造は、
　前記活性層と前記トンネルジャンクション層との間に配置されたｐ型半導体層と、
　前記活性層の前記ｐ型半導体層側とは反対側に配置された第１ｎ型半導体層と、
　前記トンネルジャンクション層の前記ｐ型半導体層側とは反対側に配置された第２ｎ型半導体層と、
　を更に含む、請求項１に記載の面発光レーザ。
　前記半導体構造は、前記ｐ型半導体層の周辺部が中央部よりも高抵抗である、請求項８に記載の面発光レーザ。
　前記半導体構造は、前記第１ｎ型半導体層が前記第１反射鏡側に位置し、且つ、前記第２ｎ型半導体層が前記第２反射鏡側に位置するように配置され、
　前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層は、前記ｐ型半導体層の前記周辺部よりも低抵抗である、請求項９に記載の面発光レーザ。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、請求項１０に記載の面発光レーザ。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層、前記第１反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記積層構造の中間に位置する前記半導体構造の前記第１及び第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、請求項１０に記載の面発光レーザ。
　前記半導体構造は、前記第１ｎ型半導体層が前記第２反射鏡側に位置し、且つ、前記第２ｎ型半導体層が前記第１反射鏡側に位置するように配置され、
　前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層は、前記ｐ型半導体層の前記周辺部よりも低抵抗である、請求項９に記載の面発光レーザ。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、請求項１３に記載の面発光レーザ。
　前記積層構造は、前記第２反射鏡から最も近い前記半導体構造の前記第１ｎ型半導体層及び前記第１反射鏡から最も近い前記半導体構造の前記第２ｎ型半導体層及び前記積層構造の中間に位置する前記半導体構造の前記第１及び第２ｎ型半導体層以外の全ての層の周辺部が中央部よりも高抵抗である、請求項１３に記載の面発光レーザ。
　複数の前記半導体構造のうち一部の前記半導体構造の前記トンネルジャンクション層は、埋め込み型である、請求項１に記載の面発光レーザ。
　前記第１及び第２反射鏡の一方は、フォトニック結晶構造を持つ誘電体多層膜反射鏡である、請求項１に記載の面発光レーザ。
　前記中間部は、前記第１及び第２反射鏡の一方と前記積層構造との間に放熱部材を有する、請求項１に記載の面発光レーザ。
　活性層及びトンネルジャンクション層の各々を中間層として含む半導体構造が複数積層された積層体を生成する工程と、
　前記積層体に対してイオン注入を行って前記半導体構造の少なくとも前記トンネルジャンクション層の周辺部を中央部よりも高抵抗化する工程と、
　を含む、面発光レーザの製造方法。
　前記積層体の一側の表層及び／又は他側の表層がｎ型半導体層であり、
　前記高抵抗化する工程では、前記ｎ型半導体層の周辺部が中央部よりも高抵抗化され、
　前記高抵抗化する工程の後、前記積層体にアニール処理を施して前記ｎ型半導体層の周辺部を低抵抗化する工程を更に含む、請求項１９に記載の面発光レーザの製造方法。