WO2023145148A1 - 面発光レーザ及び面発光レーザの製造方法 - Google Patents

面発光レーザ及び面発光レーザの製造方法 Download PDF

Info

Publication number
WO2023145148A1
WO2023145148A1 PCT/JP2022/038225 JP2022038225W WO2023145148A1 WO 2023145148 A1 WO2023145148 A1 WO 2023145148A1 JP 2022038225 W JP2022038225 W JP 2022038225W WO 2023145148 A1 WO2023145148 A1 WO 2023145148A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitting laser
surface emitting
layer
reflector
laser according
Prior art date
Application number
PCT/JP2022/038225
Other languages
English (en)
French (fr)
Inventor
博 中島
進 佐藤
弥樹博 横関
Original Assignee
ソニーグループ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーグループ株式会社 filed Critical ソニーグループ株式会社
Publication of WO2023145148A1 publication Critical patent/WO2023145148A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • a technology according to the present disclosure (hereinafter also referred to as "this technology”) relates to a surface emitting laser and a method for manufacturing the surface emitting laser.
  • JP-A-11-186653 8 mW fundamental mode output of waferfused VCSELs emitting in the 1550-nm band
  • the main purpose of the present technology is to provide a surface-emitting laser that can compensate for the defects due to the material system of the multilayer film reflector that the reflector has as a whole reflector.
  • the technology provides a first structure including a first reflector; a second structure including a second reflector; an active layer disposed between the first and second structures; with
  • the first reflecting mirror has laminated first and second multilayer film reflecting mirrors,
  • the first multilayer film reflector is made of a first material system
  • the second multilayer reflecting mirror is made of a second material system different from the first material system to provide a surface emitting laser.
  • Both the first and second multilayer reflectors may be semiconductor multilayer reflectors.
  • the first material system may be a compound semiconductor lattice-matched to GaAs
  • the second material system may be a compound semiconductor lattice-matched to InP.
  • the first material system has a lattice constant within ⁇ 0.2% of the lattice constant of GaAs
  • the second material system has a lattice constant within ⁇ 0.2% of the lattice constant of InP.
  • the second multilayer reflector may be arranged between the first multilayer reflector and the active layer.
  • the active layer may be made of a GaAs-based compound semiconductor or a GaAsP-based compound semiconductor.
  • the active layer may have a quantum well structure made of AlGaInAs or GaInAsP.
  • the emission wavelength of the active layer may be 1.2 ⁇ m or more and 2 ⁇ m or less.
  • the first structure further includes an intermediate layer disposed between the first and second multilayer reflectors, the intermediate layer lattice-matched to GaAs disposed on the first multilayer reflector side. and a second layer made of a compound semiconductor lattice-matched to InP, disposed on the side of the second multilayer reflector.
  • the first and second layers may be bonded together.
  • the first structure may further include a substrate disposed on the side of the first reflector opposite to the active layer side.
  • the first material system may be GaAs/Al x Ga 1-X As (0 ⁇ X ⁇ 1).
  • the second material system may include AlGaInAs.
  • the second material system may be InP/AlGaInAs or AlInAs/AlGaInAs.
  • the intermediate layer may have a thickness of 300 nm or less.
  • the number of pairs of the second multilayer film reflector may be 1 or more and 20 or less.
  • the second reflector may be a dielectric multilayer reflector.
  • the second reflecting mirror may be made of a material including at least one of SiO2 , TiO2 , Ta2O5 , SiN, amorphous Si, MgF2 and CaF2 .
  • the present technology includes steps of stacking a first semiconductor structure including a first multilayer reflector, which is part of a first reflector, on a first substrate; bonding the first semiconductor structure and a second substrate; forming on the second substrate a second semiconductor structure including a second multilayer reflector, which is the other part of the first reflector, and an active layer in this order from the second substrate side; thinning the second substrate; forming a second reflector on the second semiconductor structure;
  • a method of manufacturing a surface emitting laser is also provided, comprising: The thinning step may be performed between the bonding step and the step of forming the second semiconductor structure.
  • the technology provides a first structure including a first reflector; a second structure including a second reflector; an active layer disposed between the first and second structures; with The second structure is a plurality of mesa-shaped tunnel junction layers provided between the active layer and the second reflector; a semiconductor layer covering the plurality of tunnel junction layers; including The plurality of tunnel junction layers are also spaced apart in an in-plane direction so as to be optically isolated to provide a surface emitting laser.
  • the active layer may have a plurality of light emitting regions individually corresponding to the plurality of tunnel junction layers. A distance between two adjacent tunnel junction layers among the plurality of tunnel junction layers may be larger than a diameter of each of the plurality of tunnel junction layers. The spacing may be three or more times the diameter.
  • the arrangement pitch of the plurality of tunnel junction layers may be 40 ⁇ m or more and 100 ⁇ m or less.
  • An electrode may be provided in the second structure ST2 on the side of the semiconductor layer opposite to the active layer side. The electrode may not overlap any of the plurality of tunnel junction layers. The electrode may overlap at least one of the plurality of tunnel junction layers.
  • the electrode may include an electrode portion having a portion around each of the plurality of tunnel junction layers in plan view. At least a portion of the portion may exist between the corresponding tunnel junction layer and the tunnel junction layer adjacent to the tunnel junction layer in plan view. The portion may surround the corresponding tunnel junction layer in plan view.
  • the electrode may include an electrode portion that surrounds together at least two of the plurality of tunnel junction layers in plan view.
  • the electrode may be arranged between the semiconductor layer and the second reflecting mirror.
  • the second reflecting mirror may cover the electrode and the semiconductor layer.
  • the electrode may be arranged on the side of the second reflector opposite to the active layer side. A part of the second reflecting mirror may also serve as the electrode.
  • the semiconductor layer may be made of InP.
  • the semiconductor layer may have a thickness of 200 nm or more.
  • the second reflector may include a dielectric multilayer reflector.
  • the dielectric multilayer reflector may be made of a material containing at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, amorphous Si, MgF 2 and CaF 2 .
  • the first reflector may include a dielectric multilayer reflector.
  • the dielectric multilayer reflector may be made of a material containing at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, amorphous Si, MgF 2 and CaF 2 .
  • the active layer may have a quantum well structure made of AlGaInAs or GaInAsP.
  • the emission wavelength of the active layer may be 1.2 ⁇ m or more and 2 ⁇ m or less.
  • a part of the first reflecting mirror may also serve as another electrode.
  • FIG. 5 is a cross-sectional view of a surface-emitting laser of a comparative example
  • 1 is a cross-sectional view of a surface emitting laser according to Example 1 of the first embodiment of the present technology
  • FIG. 4 is a graph showing the relationship between the deviation of the InP layer from the designed film thickness and the oscillation wavelength.
  • 4 is a graph showing the relationship between the deviation of the GaAs layer from the design film thickness and the oscillation wavelength.
  • 4 is a graph showing the relationship between the total film thickness of GaAs/AlAs.DBR and wafer warpage.
  • 4 is a graph showing the relationship between the in-plane position of the wafer and warpage.
  • FIG. 4 is a graph showing the relationship between the reflectance of GaAs/AlAs.DBR and InP/AlGaInAs.DBR and the number of pairs.
  • 3 is a flowchart for explaining a first example of a method for manufacturing the surface emitting laser of FIG. 2; 9A and 9B are cross-sectional views for each step of the first example of the method for manufacturing the surface emitting laser of FIG. 10A and 10B are cross-sectional views for each step in the first example of the method for manufacturing the surface emitting laser of FIG. 11A and 11B are cross-sectional views for each step in the first example of the method for manufacturing the surface emitting laser of FIG.
  • FIG. 12A and 12B are cross-sectional views for each step in the first example of the method for manufacturing the surface emitting laser of FIG. 3A to 3C are cross-sectional views for each step of the first example of the method for manufacturing the surface-emitting laser of FIG. 2; 14A and 14B are cross-sectional views for each step in the first example of the method for manufacturing the surface emitting laser of FIG. 2.
  • FIG. 15A and 15B are sectional views for each step in the first example of the method for manufacturing the surface emitting laser of FIG. 3 is a flow chart for explaining a second example of a method for manufacturing the surface emitting laser of FIG. 2; 17A and 17B are cross-sectional views for each step of the second example of the method of manufacturing the surface emitting laser of FIG.
  • 18A and 18B are cross-sectional views for each step in the second example of the method of manufacturing the surface emitting laser of FIG. 19A and 19B are cross-sectional views for each step in the second example of the method for manufacturing the surface emitting laser of FIG. 3A to 3C are cross-sectional views for each step in a second example of a method for manufacturing the surface-emitting laser of FIG. 2; 21A and 21B are cross-sectional views for each step in the second example of the method for manufacturing the surface emitting laser of FIG. 22A and 22B are cross-sectional views for each step of the second example of the method of manufacturing the surface emitting laser of FIG.
  • FIG. 5 is a diagram showing the number of pairs of each DBR required to obtain a reflectance of 99.9% or more in hybrid DBRs including GaAs/AlAs.DBR and InP/AlGaInAs.DBR. It is a sectional view of the surface emitting laser concerning Example 1 of a 2nd embodiment of this art. It is a top view of a surface emitting laser according to Example 1 of the second embodiment of the present technology.
  • FIG. 38 is a diagram for explaining the relationship between the diameter of the tunnel junction layer of the surface emitting laser of FIG. 37 and the gap;
  • FIG. 38 is a graph showing the relationship between the arrangement pitch of the tunnel junction layers of FIG. 37 and the maximum temperature;
  • FIG. 41A is a diagram showing a specific example 1 of arrangement pitches and maximum temperatures of tunnel junction layers.
  • FIG. 41B is a diagram showing a specific example 2 of the arrangement pitch of the tunnel junction layers and the maximum temperature.
  • 42A is a diagram showing a heat exhausting path of the surface emitting laser of FIG. 37.
  • FIG. FIG. 42B is a diagram showing a heat exhaust path of a conventional surface emitting laser.
  • 38 is a flow chart for explaining an example of a method for manufacturing the surface emitting laser of FIG.
  • FIG. 37; 44A and 44B are cross-sectional views for each step of an example of a method for manufacturing the surface emitting laser of FIG. 37.
  • FIG. 45A and 45B are cross-sectional views for each step of an example of a method for manufacturing the surface emitting laser of FIG. 37.
  • FIG. 46A and 46B are cross-sectional views for each step in an example of a method for manufacturing the surface emitting laser of FIG. 37.
  • FIG. 47A and 47B are sectional views for each step of the first example of the method for manufacturing the surface emitting laser of FIG. 37.
  • FIG. 48A is a plan view of a surface emitting laser according to Example 2 of the second embodiment of the present technology; FIG.
  • FIG. 48B is a cross-sectional view of a surface emitting laser according to Example 2 of the second embodiment of the present technology
  • FIG. 49A is a cross-sectional view of a surface emitting laser according to Example 3 of the second embodiment of the present technology
  • FIG. 49B is a plan view of a surface emitting laser according to Example 3 of the second embodiment of the present technology
  • FIG. 50A is a cross-sectional view of a surface emitting laser according to Example 4 of the second embodiment of the present technology
  • FIG. 50B is a plan view of a surface emitting laser according to Example 4 of the second embodiment of the present technology
  • FIG. 51A is a plan view of a surface emitting laser according to Example 5 of the second embodiment of the present technology
  • FIG. 51B is a cross-sectional view of a surface emitting laser according to Example 5 of the second embodiment of the present technology
  • FIG. 52A is a plan view of a surface emitting laser according to Example 6 of the second embodiment of the present technology
  • FIG. 52B is a cross-sectional view of a surface emitting laser according to Example 6 of the second embodiment of the present technology
  • FIG. 53A is a cross-sectional view of a surface emitting laser according to Example 7 of the second embodiment of the present technology
  • FIG. 53B is a plan view of a surface emitting laser according to Example 7 of the second embodiment of the present technology
  • FIG. 54A is a plan view of a surface emitting laser according to Example 8 of the second embodiment of the present technology
  • FIG. 54B is a cross-sectional view of a surface emitting laser according to Example 8 of the second embodiment of the present technology
  • FIG. 55A is a plan view of a surface-emitting laser according to Example 9 of the second embodiment of the present technology
  • FIG. 55B is a cross-sectional view of a surface emitting laser according to Example 9 of the second embodiment of the present technology
  • FIG. 56A is a plan view of a surface emitting laser according to Example 10 of the second embodiment of the present technology
  • FIG. 56B is a cross-sectional view of a surface emitting laser according to Example 10 of the second embodiment of the present technology
  • FIG. 57A is a plan view of a surface emitting laser according to Example 11 of the second embodiment of the present technology
  • FIG. 57B is a cross-sectional view of a surface emitting laser according to Example 11 of the second embodiment of the present technology
  • FIG. 58A is a cross-sectional view of a surface emitting laser according to Example 12 of the second embodiment of the present technology
  • FIG. 58B is a plan view of a surface-emitting laser according to Example 12 of the second embodiment of the present technology
  • FIG. 59A is a cross-sectional view of a surface emitting laser according to Example 13 of the second embodiment of the present technology
  • FIG. 59B is a plan view of the surface emitting laser according to Example 13 of the second embodiment of the present technology
  • FIG. 60A is a cross-sectional view of a surface emitting laser according to Example 14 of the second embodiment of the present technology
  • FIG. 60B is a plan view of a surface-emitting laser according to Example 14 of the second embodiment of the present technology
  • FIG. 61A is a cross-sectional view of a surface-emitting laser according to Example 15 of the second embodiment of the present technology
  • FIG. 61B is a plan view of a surface emitting laser according to Example 15 of the second embodiment of the present technology
  • FIG. 62A is a cross-sectional view of a surface emitting laser according to Example 16 of the second embodiment of the present technology
  • FIG. 62B is a plan view of a surface-emitting laser according to Example 16 of the second embodiment of the present technology
  • FIG. 61A is a cross-sectional view of a surface emitting laser according to Example 16 of the second embodiment of the present technology
  • FIG. 62B is a plan view of a surface-emitting laser according to Example 16 of the second embodiment of the present technology
  • FIG. 63A is a cross-sectional view of a surface emitting laser according to Example 17 of the second embodiment of the present technology
  • FIG. 63B is a plan view of a surface-emitting laser according to Example 17 of the second embodiment of the present technology
  • FIG. 64A is a cross-sectional view of a surface emitting laser according to Example 18 of the second embodiment of the present technology
  • FIG. 64B is a plan view of a surface-emitting laser according to Example 18 of the second embodiment of the present technology
  • FIG. It is a figure showing an example of application of a surface emitting laser according to the present technology to a distance measuring device.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system
  • FIG. FIG. 4 is an explanatory diagram showing an example of the installation position of the distance measuring device;
  • Surface emitting laser 10 according to a modification of Example 4 of the first embodiment of the present technology.
  • Surface emitting laser 11 according to a modification of the first embodiment of the present technology.
  • Surface-emitting laser 12 according to Example 1 of the second embodiment of the present technology.
  • Surface-emitting laser 13 according to Example 2 of the second embodiment of the present technology.
  • Surface-emitting laser 14 according to Example 3 of the second embodiment of the present technology.
  • Surface-emitting laser 15 according to Example 4 of the second embodiment of the present technology.
  • Surface-emitting laser 16 according to Example 5 of the second embodiment of the present technology.
  • Surface-emitting laser 17 according to Example 6 of the second embodiment of the present technology.
  • Surface-emitting laser 18 according to Example 7 of the second embodiment of the present technology.
  • Example-emitting laser 19 according to Example 8 of the second embodiment of the present technology.
  • Surface emitting laser 20 according to Example 9 of the second embodiment of the present technology.
  • Surface emitting laser 21 according to Example 10 of the second embodiment of the present technology.
  • Surface emitting laser 22 according to Example 11 of the second embodiment of the present technology.
  • a surface emitting laser 23 according to Example 12 of the second embodiment of the present technology.
  • a surface emitting laser 24 according to Example 13 of the second embodiment of the present technology.
  • Surface emitting laser 25 according to Example 14 of the second embodiment of the present technology.
  • a surface emitting laser 26 according to Example 15 of the second embodiment of the present technology.
  • Surface-emitting laser 27 according to Example 16 of the second embodiment of the present technology.
  • Surface-emitting laser 28 according to Example 17 of the second embodiment of the present technology.
  • a surface-emitting laser 29 according to Example 18 of the second embodiment of the present technology.
  • Other modifications of the present technology30 Example of application to electronic equipment 31.
  • VCSEL vertical cavity surface emitting lasers
  • An InP substrate is suitable for a VCSEL substrate that oscillates at a wavelength of 1.4 ⁇ m or more.
  • the InP substrate has a wide stop band width, high thermal conductivity, and good heat dissipation, such as a distributed Bragg reflector (DBR) made of AlAs/GaAs, which is used in a GaAs-based VCSEL.
  • DBR distributed Bragg reflector
  • Examples of semiconductor DBRs lattice-matched to InP substrates include DBRs made of AlGaInAs/InP and AlGaInAs/AlInAs. There is the problem of being bad.
  • FIG. 1 is a sectional view of a surface emitting laser 10C of a comparative example using this technology.
  • a GaAs substrate 1 on which a DBR 2 (lower DBR) made of AlAs/GaAs is deposited, and an InP substrate 3 on which a light emitting layer 4, a tunnel junction layer 6 and the like are crystal-grown are bonded together.
  • reference numeral 7 denotes an upper DBR
  • reference numeral 8 denotes an insulating film
  • reference numeral 9 denotes a contact layer
  • reference numeral 11 denotes an anode wiring
  • reference numeral 12 denotes a cathode electrode.
  • the surface-emitting laser 10C of the comparative example has another problem.
  • the surfaces of the substrates on which crystals have been grown have many micrometer-order protrusions due to dust generated in the crystallization furnace. Since these protrusions adversely affect bonding, the surface must be planarized by chemical mechanical polishing (CMP) or the like.
  • CMP chemical mechanical polishing
  • the VCSEL has a short cavity length of several wavelengths or less, the cavity length greatly affects the oscillation wavelength. In other words, if the thickness of the outermost surface layer is uneven within the wafer plane due to the polishing process, there is also the problem that the oscillation wavelength is not uniform within the wafer plane.
  • the inventors of the present invention have focused on heat dissipation and yield among the above problems, and have developed a surface emitting laser that can at least suppress a decrease in heat dissipation and a decrease in yield in the first embodiment of the present technology.
  • a surface-emitting laser for this purpose.
  • FIG. 2 is a cross-sectional view of the surface emitting laser 10 according to Example 1 of the first embodiment of the present technology.
  • FIG. 2 is a cross-sectional view of the surface emitting laser 10 according to Example 1 of the first embodiment of the present technology.
  • the surface emitting laser 10 is a vertical cavity surface emitting laser (VCSEL).
  • the surface-emitting laser 10 is, for example, a long-wavelength VCSEL with an oscillation wavelength ⁇ of, for example, 900 nm or more, or 1.4 ⁇ m or more.
  • the oscillation wavelength ⁇ is particularly preferably 1.2 ⁇ m or more and 2 ⁇ m or less.
  • the surface emitting laser 10 is driven by a laser driver, for example.
  • the surface emitting laser 10 includes, for example, a first structure ST1 including a first reflecting mirror R1, a second structure ST2 including a second reflecting mirror R2, the first and second structures ST1, and an active layer 204 disposed between ST2.
  • the second reflecting mirror R2 is the output-side reflecting mirror.
  • the first reflector R1 is also called a lower reflector.
  • the second reflector R2 is also called an upper reflector.
  • the first structure ST1 further includes, as an example, the substrate 101 arranged on the opposite side of the first reflecting mirror R1 from the active layer 204 side, and the first structure ST1 arranged between the first reflecting mirror R1 and the active layer 204. 1 cladding layer 203 .
  • a buffer layer is preferably disposed between the substrate 101 and the first reflector R1.
  • the first reflecting mirror R1 has, as an example, laminated first and second multilayer film reflecting mirrors 102, 202.
  • a second multilayer reflector 202 is arranged between the first multilayer reflector 102 and the active layer 204 .
  • the first structure ST1 further includes, as an example, an intermediate layer ML arranged between the first and second multilayer film reflectors 102, 202.
  • the second structure ST2 further includes, as an example, a buried tunnel junction (BTJ) arranged between the second reflecting mirror R2 and the active layer 204.
  • BTJ buried tunnel junction
  • the buried tunnel junction BTJ is abbreviated as "BTJ" as appropriate.
  • the second structure ST2 further includes, as an example, a second clad layer 205 arranged between the BTJ and the active layer 204.
  • a mesa M is configured including a portion (upper portion) of the first clad layer 203, the active layer 204, the second clad layer 205, and the BTJ.
  • a contact layer 208 is provided on the top of the mesa M (more specifically, on the BTJ).
  • An insulating film 303 is provided along the upper surface of the first clad layer 203 around the mesa M and the side surface of the mesa M. As shown in FIG. An anode wiring 305 partly in contact with the contact layer 208 is provided on the insulating film 303 .
  • the surface emitting laser 10 has an intra-cavity structure in which the anode wiring 305 and the cathode electrode 306 are arranged on the same side.
  • Substrate 101 is, for example, a GaAs substrate.
  • the GaAs substrate is desirably undoped, but may be n-type with a doping concentration of about 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the dopant in this case can be Si, for example.
  • the buffer layer is, for example, a GaAs layer.
  • the GaAs layer is desirably undoped, but may be n-type with a doping concentration of about 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the dopant in this case can be Si, for example.
  • the first multilayer reflector 102 is made of a first material system
  • the second multilayer reflector 202 is made of a second material system different from the first material system. That is, the first reflecting mirror R1 has a hybrid structure in which multilayer film reflecting mirrors made of different materials are combined.
  • the first and second multilayer reflectors 102 and 202 are both semiconductor multilayer reflectors (semiconductor DBRs).
  • semiconductor multilayer reflector a plurality of types (for example, two types) of refractive index layers (semiconductor layers) with mutually different refractive indices are alternately laminated with an optical thickness of 1/4 ( ⁇ /4) of the oscillation wavelength ⁇ . have a structure.
  • the number of pairs of the first multilayer film reflector 102 is, for example, 25 pairs.
  • the number of pairs of the second multilayer film reflector 202 is preferably 1 or more and 20 or less.
  • the number of pairs of the second multilayer film reflector 202 is, for example, 10 pairs.
  • Each multilayer reflector is desirably undoped, but may be n-type with a doping concentration of about 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the dopant in this case can be Si, for example.
  • the first material system forming the first multilayer reflector 102 is, for example, a compound semiconductor lattice-matched to GaAs.
  • the first material system preferably has a lattice constant within ⁇ 0.2% of the lattice constant of GaAs.
  • the first material system is, for example, preferably GaAs/Al x Ga 1-X As (0 ⁇ X ⁇ 1).
  • the first material system may be GaInP/GaAs, for example.
  • the second material system forming the second multilayer film reflector 202 is a compound semiconductor lattice-matched to InP.
  • the second material system preferably has a lattice constant within ⁇ 0.2% of that of InP.
  • the second material system preferably includes AlGaInAs. More specifically, the second material system is preferably InP/AlGaInAs or AlInAs/AlGaInAs.
  • the intermediate layer ML consists of a first layer 103 (for example, a GaAs layer) made of a compound semiconductor lattice-matched to GaAs, which is arranged on the first multilayer reflector 102 side, and a second multilayer reflector 202 side. , and a second layer 201 (for example, an InP layer) made of a compound semiconductor lattice-matched to InP.
  • the first and second layers 103, 201 are bonded together. In FIG. 2 the bonding interface BI of the first and second layers 103, 201 is shown.
  • the thickness (total thickness) of the intermediate layer ML is preferably 300 nm or less.
  • the GaAs layer as the first layer 103 is desirably undoped, but may be n-type with a doping concentration of about 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the dopant in this case can be Si, for example.
  • the InP layer as the second layer 201 is desirably undoped, but may be n-type with a doping concentration of about 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ]. Si, for example, can be used as the dopant in this case.
  • the first clad layer 203 is made of, for example, an n-InP layer.
  • Si for example, can be used as a dopant for the n-InP layer, and the doping concentration can be, for example, 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the active layer 204 is made of, for example, a GaAs-based compound semiconductor or a GaAsP-based compound semiconductor. Specifically, the active layer 204 has, for example, a multiple quantum well structure (MQW structure) made of AlGaInAs or GaInAsP.
  • MQW structure multiple quantum well structure
  • the active layer 204 consists of, for example, AlGaInAs/AlGaInAs multiple quantum well layers.
  • the composition and film thickness of the AlGaInAs/AlGaInAs multiple quantum well layer are designed so that the emission wavelength is, for example, 1450 nm. In this case, the magnitude of strain is about 0.5% and the number of wells is six.
  • a region of the active layer 204 corresponding to a tunnel junction layer 206 to be described later serves as a light emitting region.
  • the light emitting region of the active layer 204 is also a heat generating portion.
  • the second clad layer 205 is made of, for example, a p-InP layer. Mg, for example, can be used as a dopant for the p-InP layer, and the doping concentration can be, for example, 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the BTJ includes tunnel junction layer 206 and buried layer 207 .
  • the BTJ is arranged on the second reflecting mirror R2 side of the active layer 204 as described above. That is, the BTJ is located upstream of the current path from the anode wiring 305 to the cathode electrode 306 with respect to the active layer 204 .
  • the tunnel junction layer 206 is abbreviated as "TJ layer" as appropriate.
  • the buried layer 207 is made of, for example, an n-InP layer.
  • Si for example, can be used as a dopant for the n-InP layer, and the doping concentration can be, for example, 5 ⁇ 10 17 to 1 ⁇ 10 18 [cm ⁇ 3 ].
  • the tunnel junction layer 206 is provided on the second clad layer 205 in a mesa shape.
  • the tunnel junction layer 206 has much lower resistance (very high carrier conductivity) than the surrounding buried layer 207 and serves as a current passing region.
  • a region of the buried layer 207 surrounding the TJ layer becomes a current confinement region.
  • the tunnel junction layer 206 is also a heat generating portion.
  • the diameter of the mesa (TJ mesa) of the tunnel junction layer 206 is, for example, 10 ⁇ m.
  • the tunnel junction layer 206 includes stacked p-type semiconductor regions 206a and n-type semiconductor regions 206b.
  • the p-type semiconductor region 206a is arranged on the active layer 204 side (lower side) of the n-type semiconductor region 206b.
  • the p-type semiconductor region 206a is made of a p-type AlGaInAs-based compound semiconductor doped with C (carbon) at a high concentration (for example, 5 ⁇ 10 19 [cm ⁇ 3 ]).
  • the n-type semiconductor region 206b is made of an n-type AlGaInAs-based compound semiconductor doped with Si, Te, or the like at a high concentration (eg, 5 ⁇ 10 19 [cm ⁇ 3 ]).
  • the film thickness (total film thickness) of the tunnel junction layer 206 is, for example, about 10 to 70 nm.
  • the film thicknesses of the p-type semiconductor region 206a and the n-type semiconductor region 206b are both 20 nm, for example.
  • the contact layer 208 is, for example, a doughnut-shaped n-InGaAs layer with an inner diameter of 16 ⁇ m and an outer diameter of 50 ⁇ m.
  • Si for example, can be used as the dopant of the n-InGaAs, and the doping concentration can be, for example, 2 ⁇ 10 19 [cm ⁇ 3 ].
  • the second reflector R2 is, for example, a dielectric multilayer reflector (dielectric DBR).
  • a dielectric multilayer film reflector is composed of multiple types (for example, two types) of refractive index layers (dielectric layers) with mutually different refractive indices, which are alternately laminated with an optical thickness of 1/4 ( ⁇ /4) of the oscillation wavelength ⁇ . has a structured structure.
  • the reflectance of the second reflecting mirror R2 is set slightly lower than that of the first reflecting mirror R1.
  • the second reflecting mirror R2 is preferably made of a material containing at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, amorphous Si, MgF 2 and CaF 2 .
  • a dielectric multilayer reflector as the second reflector R2 has a structure in which high refractive index layers (eg Ta 2 O 5 layers) and low refractive index layers (eg SiO 2 layers) are alternately laminated.
  • the number of pairs is, for example, 7 pairs.
  • the insulating film 303 is made of dielectric material such as SiO 2 , SiN, and SiON.
  • Anode wiring 305 has a ring-shaped portion in contact with contact layer 208 .
  • the anode wiring 305 is made of, for example, Au/Ni/AuGe, Au/Pt/Ti, or the like.
  • the anode wiring 305 is electrically connected to, for example, the anode (positive electrode) of the laser driver.
  • a ring-shaped anode electrode may be provided between the ring-shaped portion of the anode wiring 305 and the contact layer 208 .
  • the cathode electrode 306 is made of, for example, Au/Ni/AuGe, Au/Pt/Ti, or the like.
  • the cathode electrode 306 is electrically connected to, for example, a cathode (negative electrode) of a laser driver.
  • the oscillation wavelength of a VCSEL is determined by the cavity length and the equivalent refractive index of the material. Therefore, for example, the lower DBR is composed of a GaAs-based DBR (for example, a GaAs/AlAs DBR lattice-matched to GaAs) and an InP-based DBR disposed thereon (for example, an InP/AlGaInAs DBR lattice-matched to InP). ), the effective length of the resonator is the distance between the upper DBR and the InP-based DBR, so that the effective length of the resonator can be accurately controlled in the crystal growth process.
  • the second multilayer film reflector 202 that substantially constitutes a resonator together with the second reflector R2, the active layer 204, etc. among the first reflectors R1.
  • the influence of the film thicknesses of the first layer 103 (eg, GaAs layer) and the second layer 201 (eg, InP layer) facing the junction interface BI of the intermediate layer ML on the oscillation wavelength ⁇ is reduced.
  • FIG. 3 shows the deviation from the design thickness of the InP layer used for the second layer 201 of the intermediate layer ML ( ⁇ d/d, where d is the design thickness and ⁇ d is the deviation from the design thickness) and the oscillation wavelength.
  • 8 is a graph showing the relationship with ⁇ . From FIG. 3, it can be seen that the variation of the oscillation wavelength ⁇ with respect to the deviation of the thickness of the InP layer used for the second layer 201 becomes smaller as the number of pairs of the second multilayer mirror 202 increases.
  • the oscillation wavelength when the number of InP/AlGaInAs.DBR pairs is 0, that is, when only GaAs/AlAs DBRs are used, if the thickness of the InP layer deviates from the design thickness by 6%, the oscillation wavelength will change by 5 nm.
  • the dependence of the oscillation wavelength on film thickness deviation is reduced. Specifically, by combining five pairs of InP-based DBRs, if the thickness of the InP layer deviates from the design thickness by 20%, the oscillation wavelength changes by 5 nm.
  • the oscillation wavelength changes by 5 nm when the thickness of the InP layer deviates from the design thickness by 40%. That is, if the number of pairs of the second multilayer film reflector 202 is, for example, 10 pairs, the variation in ⁇ can be sufficiently suppressed, and even with 5 pairs, the variation in ⁇ is sufficiently suppressed. Since the thermal conductivity of AlGaInAs is low, increasing the number of pairs of InP/AlGaInAs.DBR to increase the total film thickness of AlGaInAs will deteriorate heat dissipation. The advantage of widening the design margin of the film thickness is greater.
  • FIG. 4 shows the deviation from the designed thickness of the GaAs layer used for the first layer 103 of the intermediate layer ML ( ⁇ d/d, where d is the designed thickness and ⁇ d is the amount of deviation from the designed thickness) and the oscillation wavelength.
  • 8 is a graph showing the relationship with ⁇ . It can be seen from FIG. 4 that the fluctuation of the oscillation wavelength ⁇ with respect to the amount of deviation in the thickness of the GaAs layer used for the first layer 103 also decreases as the number of pairs of the second multilayer film reflector 202 increases. Specifically, if the number of pairs of the second multilayer film reflector 202 is, for example, 10 pairs, the variation in ⁇ can be sufficiently suppressed, and even with 5 pairs, the variation in ⁇ is sufficiently suppressed.
  • the number of pairs of the second multilayer film reflector 202 is more preferably 5 or more, and still more preferably 10 or more. From the viewpoint of suppressing deterioration in heat dissipation, it is more preferable that the number of pairs of the second multilayer film reflector 202 is 10 or less.
  • FIG. 5 is a graph showing the relationship between the total film thickness of GaAs/AlAs.DBR and wafer warpage.
  • FIG. 6 is a graph showing the relationship between the position of the GaAs/AlAs-DBR in the in-plane direction (in the XY plane) and the warp of the wafer.
  • GaAs-based DBR e.g., GaAs/AlAs-DBR
  • AlAs has a lattice constant larger than that of the GaAs substrate (wafer) used as the substrate 101 by 0.12%. Therefore, warpage occurs in the GaAs substrate after crystal growth.
  • FIG. 1 is a graph showing the relationship between the total film thickness of GaAs/AlAs.DBR and wafer warpage.
  • this warpage increases as the number of pairs increases, that is, as the total thickness of the AlAs layers increases, which is disadvantageous for substrate bonding. As can be seen from FIG. 6, this warpage increases toward the center of the wafer, which is more disadvantageous for bonding the substrates.
  • the DBR eg, InP/AlGaInAs.DBR, AlInAs/AlGaInAs.DBR, etc.
  • the DBR eg, InP/AlGaInAs.DBR, AlInAs/AlGaInAs.DBR, etc.
  • the second multilayer reflector 202 is a lattice-matching system, so warping of the InP substrate (wafer) hardly occurs.
  • the number of pairs of GaAs-based DBRs for obtaining a desired reflectance can be reduced.
  • the wafer warp can be reduced.
  • FIG. 7 is a graph showing the relationship between the reflectance and the number of pairs of InP/AlGaInAs.DBR and GaAs/AlAs.DBR. As can be seen from FIG. 7, both DBRs have a higher reflectance as the number of pairs increases. rate is obtained.
  • FIG. 36 is a diagram showing the number of pairs of each DBR required to obtain a reflectance of 99.9% or more in hybrid DBRs including GaAs/AlAs.DBR and InP/AlGaInAs.DBR.
  • hybrid DBRs including GaAs/AlAs.DBR and InP/AlGaInAs.DBR.
  • FIG. 36 in order to obtain a reflectance of 99.9% or more in the hybrid DBR, for example, when 10 pairs of InP/AlGaInAs.DBR are used, 19 or more pairs of GaAs/AlAs.DBR are required. Since 24 pairs are required for a single GaAs/AlAs DBR, the number of pairs is reduced by 5, thereby reducing warpage of the wafer.
  • a semiconductor DBR lattice-matched to an InP substrate for example, a DBR made of AlGaInAs/InP or AlGaInAs/AlInAs
  • a semiconductor DBR made of a GaAs-based compound semiconductor for example, GaAs/AlAs
  • the first reflector R1 which is the lower reflector, has a hybrid structure in which InP-based DBR and GaAs-based DBR are combined. Heat dissipation can be improved.
  • a semiconductor DBR lattice-matched to an InP substrate (for example, a DBR made of AlGaInAs/InP or AlGaInAs/AlInAs) has a smaller refractive index difference and a narrower stop band width than a semiconductor DBR made of a GaAs-based compound semiconductor (for example, GaAs/AlAs).
  • the first reflector R1 which is the lower reflector, has a hybrid structure in which InP-based DBR and GaAs-based DBR are combined. You can increase the stopband width.
  • a current flowing from the anode side of the laser driver through the anode wiring 305 is confined by the BTJ and injected into the active layer 204 via the second clad layer 205 .
  • the active layer 204 emits light, and the light travels back and forth between the first and second reflecting mirrors R1 and R2 while being confined by the BTJ and being amplified by the active layer 204.
  • the second It is emitted as a laser beam from the reflecting mirror R2 side.
  • the current injected into the active layer 204 flows out to the cathode side of the laser driver through the first cladding layer 203 and the cathode electrode 306 in this order.
  • a part of the heat generated in the tunnel junction layer 206 and the active layer 204 when the surface emitting laser 10 is driven is released to the outside from the side surface of the second multilayer reflector 202 via the first clad layer 203, and the other part is , propagates through the first clad layer 203 and the second multilayer reflector 202 to the intermediate layer ML and the first multilayer reflector 102, and passes through the side surface of the intermediate layer ML, the side surface of the first multilayer reflector 102, and the substrate 101. released to the outside through In this case, heat dissipation can be improved as compared with the case where the first reflecting mirror R1 is composed only of a semiconductor multilayer film reflecting mirror lattice-matched to InP, for example.
  • a first example of the method for manufacturing the surface emitting laser 10 will be described below with reference to the flowchart (steps S1 to S13) of FIG. 8 and FIGS. 9A to 15B.
  • a plurality of surface emitting lasers 10 are simultaneously generated on a single wafer serving as the base material of the substrate 101 by a semiconductor manufacturing method using a semiconductor manufacturing apparatus.
  • a series of integrated surface emitting lasers 10 are separated to obtain a plurality of chip-shaped surface emitting lasers 10 (surface emitting laser chips).
  • a buffer layer, a first multilayer reflector 102 and a first layer 103 are laminated on the first substrate (see FIG. 9A).
  • a substrate 101 GaAs substrate
  • a first multilayer reflector 102 for example, GaAs/AlAs 25 layers
  • MOCVD metal organic chemical vapor deposition
  • the second substrate 201S is bonded to the first layer 103 (see FIG. 9B). Specifically, protons are implanted into the n-InP substrate as the second substrate 201S to a depth of, for example, 100 nm from the surface, and the proton-implanted surface is bonded to the first layer 103 .
  • This bonding is preferably semiconductor direct bonding without intervening metal or the like. If there is dust generated during crystal growth on the surface of the first layer 103, it is preferably removed by wet etching, chemical mechanical polishing, or the like.
  • the second substrate 201S is thinned (see FIG. 10A). Specifically, the second substrate 201S is cut at the proton-implanted layer by heat treatment. As a result, an n-InP thin film 201a of 100 nm remains on the first layer 103 side.
  • the second multilayer reflector 202, the first clad layer 203, the active layer 204, the second clad layer 205, the tunnel junction layer 206 and the n-InP layer 207a are laminated (see FIG. 10B).
  • MOCVD MOCVD, an n-InP layer as the second layer 201 and a second multilayer reflector are formed on the n-InP thin film 201a (not shown in FIG. 10B) of the laminate produced in step S3.
  • n-InP layer 202 for example, 10 pairs of n-InP/n-AlGaInAs
  • an n-InP layer as the first cladding layer 203
  • p-InP as the second cladding layer 205.
  • layers, the tunnel junction layer 206 and the n-InP layer 207a are grown in this order.
  • a TJ mesa is formed (see FIG. 11A). Specifically, a TJ mesa (having a diameter of 10 ⁇ m, for example) including the tunnel junction layer 206 and the n-InP layer 207a is formed by photolithography. Etching is performed by wet etching. The uppermost n-InP layer 207a is etched with a mixed solution containing hydrogen bromide and hydrogen peroxide, and the tunnel junction layer 206 is etched with a mixed aqueous solution containing sulfuric acid and hydrogen peroxide.
  • the embedded layer 207 and the contact layer 208 are stacked (see FIG. 11B). Specifically, by MOCVD, an n-InP layer as the buried layer 207 and an n-InGaAs layer as the contact layer 208 are stacked in this order on the layered structure produced in step S5. As a result, the buried layer 207 fills the TJ mesa, and the contact layer 208 is formed on the buried layer 207 .
  • the contact layer 208 is formed (see FIG. 12A). Specifically, the contact layer 208 is selectively etched to form, for example, a donut shape with an inner diameter of 16 ⁇ m and an outer diameter of 50 ⁇ m. A ring-shaped anode electrode may be formed on the doughnut-shaped contact layer 208 by, for example, a lift-off method.
  • a mesa is formed (see FIG. 12B). Specifically, a mesa matching the outer diameter of the donut-shaped contact layer 208 is formed by photolithography.
  • the etching at this time is preferably dry etching, and the bottom of the etching is positioned within the first clad layer 203, for example.
  • the cathode electrode 306 is formed (see FIG. 13). Specifically, the cathode electrode 306 is formed on the first cladding layer 203 around the mesa by, for example, a lift-off method. The deposition of the electrode material for the cathode electrode 306 at this time is performed by a sputtering method or a vapor deposition method.
  • an insulating film 303 is formed (see FIG. 14A). Specifically, an insulating film 303 is formed over the entire surface.
  • part of the insulating film 303 is removed (see FIG. 14B). Specifically, the portion of the insulating film 303 covering the top of the mesa and the portion covering the cathode electrode 306 are removed by dry etching, for example. As a result, the top of the mesa and the cathode electrode 306 are exposed.
  • the anode wiring 305 is formed (see FIG. 15A). Specifically, the anode wiring 305 is formed along the insulating film 303 formed on the periphery and side surfaces of the mesa by, for example, a lift-off method, the anode wiring 305 having a portion (ring-shaped portion) in contact with the contact layer 208 .
  • the deposition of the electrode material for the anode wiring 305 at this time is performed by a sputtering method or a vapor deposition method.
  • the second reflecting mirror R2 is formed (see FIG. 15B). Specifically, first, a dielectric multilayer film (the number of pairs is 7) made of SiO 2 /Ta 2 O 5 is formed on the entire surface. Then, by photolithography, the dielectric multilayer film other than the dielectric multilayer film formed on the top of the mesa is selectively removed. As a result, a second reflector R2 is formed on the top of the mesa. After that, the surface-emitting laser 10 is separated into individual pieces, mounted on a heat sink if necessary, and the anode wiring 305 and the cathode electrode 306 are connected to corresponding terminals of the laser driver by wire bonding, for example.
  • FIG. 10 a second example of the method for manufacturing the surface emitting laser 10 will be described below with reference to the flow chart (steps S21 to S35) of FIG. 16, FIGS. 9A and 17A to 26.
  • a plurality of surface emitting lasers 10 are simultaneously generated on a single wafer serving as the base material of the substrate 101 by a semiconductor manufacturing method using a semiconductor manufacturing apparatus.
  • a series of integrated surface emitting lasers 10 are separated to obtain a plurality of chip-shaped surface emitting lasers 10 (surface emitting laser chips).
  • a first laminate is generated (see FIG. 9A).
  • a substrate 101 GaAs substrate
  • a first multilayer reflector 102 for example, GaAs/AlAs 25 layers
  • MOCVD metal organic chemical vapor deposition
  • a second laminate is generated (see FIG. 17A).
  • the second multilayer film reflector 202 for example, 10 pairs of n-InP/n-AlGaInAs
  • the n-layer as the first clad layer 203 is formed.
  • An InP layer, an AlGaInAs/AlGaInAs multiple quantum well layer as an active layer 204, a p-InP layer as a second cladding layer 205, a tunnel junction layer 206 and an n-InP layer 207a are grown in this order to form a second laminate.
  • a TJ mesa is formed (see FIG. 17B). Specifically, by photolithography, a TJ mesa (having a diameter of 10 ⁇ m, for example) including the tunnel junction layer 206 and the n-InP layer 207a is formed in the second stack. At this time, the etching is performed by wet etching, the uppermost n-InP layer 207a is etched with a mixed solution containing hydrogen bromide and hydrogen peroxide, and the tunnel junction layer 206 is etched with a mixed solution containing sulfuric acid and hydrogen peroxide. do.
  • the embedded layer 207 and the contact layer 208 are laminated (see FIG. 18A). Specifically, an n-InP layer as the buried layer 207 and an n-InGaAs layer as the contact layer 208 are grown in this order on the second laminate by MOCVD. As a result, the buried layer 207 fills the TJ mesa, and the contact layer 208 is formed on the buried layer 207 .
  • the contact layer 208 is formed (see FIG. 18B). Specifically, the contact layer 208 is selectively etched to form, for example, a donut shape with an inner diameter of 16 ⁇ m and an outer diameter of 50 ⁇ m. A ring-shaped anode electrode may be formed on the doughnut-shaped contact layer 208 by, for example, a lift-off method.
  • a mesa is formed (see FIG. 19A). Specifically, by photolithography, a mesa matching the outer diameter of the doughnut-shaped contact layer 208 is formed in the second laminate. The etching at this time is performed, for example, by dry etching, and the bottom of the etching is positioned, for example, within the first clad layer 203 .
  • the cathode electrode 306 is formed (see FIG. 19B). Specifically, the cathode electrode 306 is formed on the first cladding layer 203 around the mesa of the second stack by, for example, a lift-off method. The deposition of the electrode material for the cathode electrode 306 at this time is performed by a sputtering method or a vapor deposition method.
  • an insulating film 303 is formed (see FIG. 20). Specifically, the insulating film 303 is formed over the entire surface of the second stacked body.
  • part of the insulating film 303 is removed (see FIG. 21A). Specifically, the portion of the insulating film 303 covering the top of the mesa and the portion covering the cathode electrode 306 are removed by dry etching, for example. As a result, the top of the mesa and the cathode electrode 306 are exposed.
  • the anode wiring 305 is formed (see FIG. 21B). Specifically, the anode wiring 305 is formed along the insulating film 303 formed on the periphery and side surfaces of the mesa by, for example, a lift-off method, the anode wiring 305 having a portion (ring-shaped portion) in contact with the contact layer 208 .
  • the deposition of the electrode material for the anode wiring 305 at this time is performed by a sputtering method or a vapor deposition method.
  • the second reflecting mirror R2 is formed (see FIG. 22A). Specifically, first, a dielectric multilayer film (the number of pairs is 7) made of SiO 2 /Ta 2 O 5 is formed on the entire surface of the second laminate. Then, by photolithography, the dielectric multilayer film other than the dielectric multilayer film formed on the top of the mesa is selectively removed. As a result, a second reflector R2 is formed on the top of the mesa.
  • the support substrate SB is attached to the second laminate (see FIG. 22B). Specifically, the support substrate SB is attached to the surface of the second laminate on which the mesa is formed, with wax W interposed therebetween, for example.
  • the second substrate 201S is thinned (see FIG. 23). Specifically, for example, the back surface (lower surface) of the second substrate 201S is polished by using a CMP apparatus to thin it. As a result, the n-InP layer as the second layer 201 remains.
  • the first and second laminates are joined (see FIGS. 24 and 25). Specifically, the GaAs layer as the first layer 103 of the first laminate and the n-InP layer as the second layer 201 of the second laminate are joined.
  • This bonding is preferably semiconductor direct bonding without intervening metal or the like. If there is dust generated during crystal growth on the surface of the first layer 103, it is preferably removed by wet etching, chemical mechanical polishing, or the like.
  • the support substrate SB is removed (see FIG. 26). Specifically, the wax W is melted by heating, and the supporting substrate SB and the wax W are removed. After that, the surface-emitting laser 10 is separated into individual pieces, mounted on a heat sink if necessary, and the anode wiring 305 and the cathode electrode 306 are connected to corresponding terminals of the laser driver by wire bonding, for example.
  • a surface-emitting laser 10 according to Example 1 of the first embodiment of the present technology includes a first structure ST1 including a first reflecting mirror R1, a second structure ST2 including a second reflecting mirror R2, and first and second and an active layer 204 disposed between structures ST1 and ST2, the first reflector R1 having stacked first and second multilayer reflectors 102 and 202, the first multilayer reflector 102 is made of a first material system, and the second multilayer film reflector 202 is made of a second material system different from the first material system.
  • the first reflecting mirror R1 since the first reflecting mirror R1 has the first and second multilayer film reflecting mirrors 102 and 202 made of different material systems, the first reflecting mirror R1 as a whole has a defect due to one material system (for example, deterioration of heat dissipation and large warpage of the substrate) can be compensated for by the other material system.
  • the first reflecting mirror R1 as a whole can compensate for the defects due to the materials of the first and second multilayer film reflecting mirrors 102 and 202 of the first reflecting mirror R1. can be realized.
  • Both the first and second multilayer reflectors 102 and 202 are preferably semiconductor multilayer reflectors. Thereby, high reflectance and conductivity can be secured in the entire first reflecting mirror R1. In this case, for example, the degree of freedom in setting the cathode electrode 306 is high.
  • the first material system is a compound semiconductor lattice-matched to GaAs
  • the second material system is a compound semiconductor lattice-matched to InP.
  • the first reflecting mirror R1 since the first reflecting mirror R1 includes the first and second multilayer reflecting mirrors 102 and 202, the first reflecting mirror R1 is only a semiconductor multilayer reflecting mirror lattice-matched to, for example, GaAs. Compared to the case where they are configured, warping of the first multilayer film reflector 102 and the first layer 103 can be suppressed, so that joint failure can be suppressed, and a decrease in yield can be suppressed. Furthermore, since the first reflecting mirror R1 includes the first and second multilayer film reflecting mirrors 102 and 202, the surface emitting laser 10 is configured only by a semiconductor multilayer film reflecting mirror lattice-matched to, for example, InP. A decrease in heat dissipation can be suppressed as compared with the case where
  • the first material system has a lattice constant within ⁇ 0.2% of the lattice constant of GaAs
  • the second material system has a lattice constant within ⁇ 0.2% of the lattice constant of InP. is preferred.
  • a second multilayer reflector 202 is arranged between the first multilayer reflector 102 and the active layer 204 .
  • the second multilayer film reflector 202 can function as a substantial lower reflector of the resonator (long-wavelength band resonator) made of the second material system.
  • the active layer 204 is preferably made of a GaAs-based compound semiconductor (eg, AlGaInAs) or a GaAsP-based compound semiconductor (eg, GaInAsP).
  • the oscillation wavelength ⁇ can be set to the long wavelength side (for example, 900 nm band or more).
  • the active layer 204 more preferably has a quantum well structure made of AlGaInAs or GaInAsP.
  • the emission wavelength of the active layer 204 is preferably 1.2 ⁇ m or more and 2 ⁇ m or less.
  • the first structure ST1 further includes an intermediate layer ML arranged between the first and second multilayer reflectors 102, 202, the intermediate layer ML being arranged on the side of the first multilayer reflector 102 of GaAs. and a second layer 201 made of a compound semiconductor lattice-matched to InP, disposed on the side of the second multilayer reflector 202 .
  • the surfaces of the first and second multilayer film reflecting mirrors 102 and 202 do not need to be used as bonding surfaces, so the surfaces of the respective multilayer film reflecting mirrors can be maintained in good condition.
  • the first and second layers 103, 201 are bonded together. As a result, there is no need for a junction interface to exist in the substantial cavity, and deterioration of the in-plane uniformity of the oscillation wavelength ⁇ can be suppressed.
  • the first structure ST1 further includes a first substrate 101 (for example, a GaAs substrate) arranged on the side opposite to the active layer 204 side of the first reflector R1.
  • a first substrate 101 for example, a GaAs substrate
  • the first multilayer reflector 102 made of a compound semiconductor lattice-matched to GaAs can be epitaxially grown on the first substrate 101 .
  • the first material system is GaAs/Al x Ga 1-X As (0 ⁇ X ⁇ 1).
  • the first multilayer reflector 102 can be epitaxially grown on the GaAs substrate as the first substrate 101 .
  • the second material system preferably contains AlGaInAs.
  • the second multilayer reflector 202 can be epitaxially grown on the second layer 201 (InP layer) or the second substrate 201S (InP substrate).
  • the second material system is preferably InP/AlGaInAs or AlInAs/AlGaInAs.
  • the thickness of the intermediate layer ML is preferably 300 nm or less. Accordingly, it is possible to substantially suppress the thickening of the first reflecting mirror R1.
  • the number of pairs of the second multilayer film reflector 202 is preferably 1 or more and 20 or less. As a result, it is possible to reduce the warpage of the substrate, and it is possible to suppress the deterioration of heat dissipation and the narrowing of the stop band width of the first reflecting mirror R1.
  • the second reflector R2 is a dielectric multilayer reflector. As a result, a high reflectance can be obtained with a small number of pairs, so that the thickness of the second reflecting mirror R2 can be reduced.
  • the second reflecting mirror R2 is preferably made of a material containing at least one of SiO2 , TiO2 , Ta2O5 , SiN, amorphous Si, MgF2 and CaF2 .
  • a first example of a method for manufacturing the surface emitting laser 10 is to laminate a first semiconductor structure including a first multilayer reflector 102 and a first layer 103 on a first substrate 101, which is a part of the first reflector R1. a step of bonding the first semiconductor structure and the second substrate 201S; forming a second semiconductor structure including a layer 206 in this order from the second substrate 201S side; thinning the second substrate 201S; forming a second reflector R2 on the second semiconductor structure; including.
  • the first reflecting mirror R1 as a whole can compensate for the defects due to the materials of the first and second multilayer film reflecting mirrors of the first reflecting mirror R1.
  • the laser 10 can be manufactured with fewer man-hours.
  • the thinning step is preferably performed between the bonding step and the second semiconductor structure forming step.
  • a second example of the method for manufacturing the surface-emitting laser 10 produces a first laminate including a first multilayer film reflector 102 and a first layer 103, which are part of the first reflector R1, on a first substrate 101. and a second laminate including the second multilayer reflector 202, which is the other part of the first reflector R2, the active layer 204, the tunnel junction layer 206, and the second reflector R2 in this order on the second substrate 201S.
  • a step of forming, a step of thinning the second substrate 201S, and a step of bonding the first and second laminates are included.
  • the first reflecting mirror R1 as a whole can compensate for the defects due to the materials of the first and second multilayer film reflecting mirrors of the first reflecting mirror R1.
  • Laser 10 can be manufactured.
  • the thinning step is preferably performed between the step of forming the second laminate and the step of bonding.
  • FIG. 27 is a cross-sectional view of a surface emitting laser 20 according to Example 2 of the first embodiment of the present technology. As shown in FIG. 27, the surface emitting laser 20 has the same configuration as the surface emitting laser 10 according to Example 1, except that the tunnel junction layer 206 is not a buried type.
  • the tunnel junction layer 206 is not a mesa-like but wide flat layer.
  • a peripheral portion of the tunnel junction layer 206 is formed, for example, with an annular ion-implanted region IIA to have a high resistance. That is, the tunnel junction layer 206 has a low-resistance central portion serving as a current passing region, and a high-resistance peripheral portion serving as a current confinement region.
  • the inner diameter (current confinement diameter) of the ion-implanted area IIA is, for example, 10 ⁇ m.
  • Protons (H + ), for example, are used as ions in the ion-implanted area IIA.
  • the number of pairs of dielectric multilayer film reflectors as the second reflector R2 is, for example, 8 pairs.
  • the surface emitting laser 20 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 10 according to the first embodiment. However, after growing a portion (lower portion) of the buried layer 207 on the tunnel junction layer 206, a protective film made of, for example, SiO 2 is formed by photolithography on a region corresponding to the partial current passing region, Ions are implanted using the protective film as a mask. After that, the other part (upper part) of the buried layer 207 is regrown.
  • the same effects as those of the surface emitting laser 10 according to the first embodiment can be obtained.
  • FIG. 28 is a cross-sectional view of a surface emitting laser 30 according to Example 3 of the first embodiment of the present technology.
  • the surface-emitting laser 30 has the same configuration as the surface-emitting laser 10 according to the first embodiment, except that the anode wiring 305 and the cathode electrode 306 are arranged on different sides. .
  • the current injected into the active layer 204 via the anode wiring 305, the contact layer 208, the BTJ, and the second clad layer 205 flows through the first clad layer 203, the second multilayer reflector 202, and the intermediate layer. It reaches the cathode electrode 306 via the ML, the first multilayer film reflector 102 and the substrate 101 .
  • the surface emitting laser 30 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 10 according to the first embodiment.
  • the same effects as those of the surface emitting laser 10 according to the first embodiment can be obtained.
  • FIG. 29 is a cross-sectional view of a surface emitting laser 40 according to Example 4 of the first embodiment of the present technology.
  • the surface emitting laser 40 has the same configuration as the surface emitting laser 10 according to Example 1, except that a plurality of tunnel junction layers 206 are arranged in an array at the BTJ.
  • a plurality of regions corresponding to a plurality of tunnel junction layers 206 are light emitting regions. That is, the surface emitting laser 40 substantially constitutes a surface emitting laser array.
  • the surface emitting laser 40 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 10 according to the first embodiment.
  • the surface-emitting laser 40 it is possible to obtain the same effect as the surface-emitting laser 10 according to the first embodiment, and it is possible to emit a plurality of laser beams by forming an array.
  • FIG. 30 is a cross-sectional view of a surface emitting laser 10-1 according to Modification 1 of Example 1 of the first embodiment of the present technology.
  • the surface emitting laser 10-1 is the same as the surface emitting laser 10 according to Example 1, except that the bottom surface of the mesa M is positioned within the second layer 201 of the intermediate layer ML. has a configuration of
  • the surface emitting laser 10-1 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 10 according to the first embodiment.
  • the same effects as those of the surface emitting laser 10 according to the first embodiment can be obtained.
  • FIG. 31 is a cross-sectional view of a surface emitting laser 10-2 according to Modification 2 of Example 1 of the first embodiment of the present technology.
  • the surface-emitting laser 10-2 as shown in FIG. 31, except that the bottom surface of the mesa M is the front surface (upper surface) of the substrate 101 and the cathode electrode 306 is provided on the rear surface (lower surface) of the substrate 101. , has the same configuration as the surface-emitting laser 10 according to the first embodiment.
  • the surface emitting laser 10-2 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 10 according to the first embodiment.
  • the same effects as those of the surface emitting laser 10 according to the first embodiment can be obtained.
  • the bottom surface of the mesa M is positioned inside the second multilayer reflector 202, the bottom surface of the mesa M is positioned inside the first layer 103 of the intermediate layer ML, Those positioned within the first multilayer film reflector 102 and those positioned within the substrate 101 are also included.
  • FIG. 32 is a cross-sectional view of a surface emitting laser 20-1 according to a modification of Example 2 of the first embodiment of the present technology.
  • the surface-emitting laser 20-1 has substantially the same configuration as the surface-emitting laser 20 according to the second embodiment, except that the mesa M is not formed.
  • a third clad layer 209 (for example, an n-InP layer) is laminated on the solid tunnel junction layer 206 instead of the buried layer 207 .
  • a second reflecting mirror R2 is provided on a region of the third clad layer 209 corresponding to the light emitting region.
  • a ring-shaped anode electrode 304 is provided on the peripheral region of the second reflecting mirror R2 of the third clad layer 209 so as to surround the second reflecting mirror R2.
  • the anode electrode 304 is made of the same material as that of the anode wiring 305, for example.
  • the surface emitting laser 20-1 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 20 according to the second embodiment.
  • the manufacturing process can be simplified because there is no need to form the mesa M.
  • FIG. 33 is a cross-sectional view of a surface emitting laser 30-1 according to a modification of Example 3 of the first embodiment of the present technology.
  • the surface-emitting laser 30-1 has substantially the same configuration as the surface-emitting laser 30 according to the third embodiment, except that the mesa M is not formed.
  • a third clad layer 209 (for example, an n-InP layer) is laminated on the solid tunnel junction layer 206.
  • FIG. A second reflecting mirror R2 is provided on a region of the third clad layer 209 corresponding to the light emitting region.
  • a ring-shaped anode electrode 304 is provided on the peripheral region of the second reflecting mirror R2 of the third clad layer 209 so as to surround the second reflecting mirror R2.
  • a cathode electrode 306 is provided on the back surface (lower surface) of the substrate 101 .
  • the surface emitting laser 30-1 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 30 according to the third embodiment.
  • the manufacturing process can be simplified because it is not necessary to form the mesa M.
  • FIG. 34 is a cross-sectional view of a surface emitting laser 40-1 according to a modification of Example 4 of the first embodiment of the present technology. As shown in FIG. 34, the surface emitting laser 40-1 has substantially the same configuration as the surface emitting laser 40 according to the fourth embodiment, except that the mesa M is not formed.
  • a second reflecting mirror R2 is provided so as to straddle over a plurality of regions corresponding to the plurality of light emitting regions of the buried layer 207.
  • a ring-shaped anode electrode 304 is provided on the peripheral region of the second reflecting mirror R2 in the buried layer 207 so as to surround the second reflecting mirror R2.
  • a cathode electrode 306 is provided on the back surface (lower surface) of the substrate 101 .
  • the surface emitting laser 40-1 can be manufactured by a manufacturing method substantially similar to the manufacturing method of the surface emitting laser 40 according to the fourth embodiment.
  • the manufacturing process can be simplified because it is not necessary to form the mesa M.
  • FIG. 35 is a cross-sectional view of a surface emitting laser 50 according to a modification of the first embodiment of the present technology.
  • the positional relationship between the first and second multilayer film reflectors 102 and 202 is opposite to that of the surface emitting laser 10 according to the first embodiment.
  • a second multilayer reflector 202, a second layer 201, a first layer 103, a first multilayer reflector 102, a first clad layer 104, an active layer 104, and an active layer are formed on an InP substrate as the substrate 200.
  • a layer 105, a second cladding layer 106, a second reflecting mirror R2 including an oxidized constricting layer 107 therein, and a contact layer 108 are laminated in this order.
  • a part (upper portion) of the first clad layer 104, an active layer 105, a second clad layer 106, a second reflecting mirror R2 including an oxidized constricting layer 107, and a contact layer 108 including a mesa layer. M is constructed.
  • the first clad layer 104 is made of an n-type GaAs-based compound semiconductor (eg, n-AlGaAs).
  • the second clad layer 106 is made of a p-type GaAs-based compound semiconductor (eg, p-AlGaAs).
  • the active layer 105 has a quantum well structure including barrier layers and quantum well layers made of a GaAs-based compound semiconductor (eg, AlGaAs).
  • This quantum well structure may be a single quantum well structure (QW structure) or a multiple quantum well structure (MQW structure).
  • the oxidized constricting layer 107 has, for example, a non-oxidized region 107a made of AlAs and an oxidized region 107b made of AlAs oxide (for example, Al 2 O 3 ) surrounding the non-oxidized region 107a.
  • the oxidized constricting layer 107 has a current/light confinement function.
  • the second reflecting mirror R2 of the surface emitting laser 50 is, for example, a semiconductor multilayer film reflecting mirror of a second conductivity type (for example, p-type), and includes a plurality of types (for example, two types) of semiconductor layers (refraction index layers) are alternately laminated with an optical thickness of 1/4 wavelength of the oscillation wavelength.
  • Each refractive index layer of the second reflector R2 is made of a second conductivity type (eg, p-type) GaAs-based compound semiconductor (eg, p-AlGaAs).
  • the contact layer 108 is arranged on the second reflecting mirror R2.
  • the contact layer 108 is made of, for example, a second conductivity type (for example, p-type) GaAs-based compound semiconductor.
  • the manufacturing method of the surface-emitting laser 50 is the reverse of the manufacturing method of the surface-emitting laser 10 according to the first embodiment in that the laminated structure made of the compound semiconductor lattice-matched to the InP substrate and the laminated structure made of the GaAs-based compound semiconductor are produced. be.
  • the first reflecting mirror R1 since the first reflecting mirror R1 has the first and second multilayer film reflecting mirrors 102 and 202 made of different material systems, the first reflecting mirror R1 as a whole is made of one material system. Disadvantages (for example, poor heat dissipation and increased substrate warpage) can be compensated for by the other material system.
  • the first material system constituting the first multilayer reflector 102 is a compound semiconductor lattice-matched to GaAs
  • the second material system constituting the second multilayer reflector 202 is a compound semiconductor lattice-matched to InP. be.
  • the first reflecting mirror R1 since the first reflecting mirror R1 includes the first and second multilayer reflecting mirrors 102 and 202, the first reflecting mirror R1 is only a semiconductor multilayer reflecting mirror lattice-matched to, for example, GaAs. Compared to the case where they are configured, warping of the first multilayer film reflector 102 and the first layer 103 can be suppressed, so that joint failure can be suppressed, and a decrease in yield can be suppressed. Furthermore, according to the surface emitting laser 50, since the first reflecting mirror R1 includes the first and second multilayer reflecting mirrors 102 and 202, the first reflecting mirror R1 is only a semiconductor multilayer reflecting mirror lattice-matched to, for example, InP. Lowering of heat dissipation can be suppressed as compared with the case of being composed of.
  • the surface emitting laser array is an advantageous structure for obtaining high output.
  • Japanese Patent Application Laid-Open No. 2017-168715 discloses an example of a general surface emitting laser array.
  • This surface-emitting laser array has a plurality of mesa-shaped light-emitting portions each having an oxidized constricting layer.
  • the oxidized constricting layer constricts the current by partially oxidizing the AlAs layer from the side of the mesa.
  • the oxidized constricting layer also has the effect of confining light in the lateral direction because its refractive index is lowered by oxidation.
  • this surface-emitting laser array has a mesa-shaped light-emitting portion, so there are problems such as low heat dissipation and the formation of minute cracks in the stepped portion, which deteriorates yield and reliability.
  • the InP-based VCSEL which is suitable for the 1.4 ⁇ m band, does not have an easily oxidizable material such as AlAs, so there is a problem that a surface emitting laser array cannot be manufactured by a similar method.
  • the inventors of the present invention focused particularly on the heat exhaust property among the above problems, and proposed a surface emitting laser according to the second embodiment of the present technology as a high-output surface emitting laser capable of at least suppressing a decrease in the heat exhaust property. developed.
  • a surface-emitting laser 51 according to Example 1 of the second embodiment of the present technology will be described below.
  • FIG. 37 is a cross-sectional view of a surface emitting laser 51 according to Example 1 of the second embodiment of the present technology.
  • FIG. 38 is a plan view of a surface emitting laser 51 according to Example 1 of the second embodiment of the present technology.
  • 37 is a cross-sectional view taken along line 37-37 of FIG. 38.
  • the surface-emitting laser 51 includes a first structure ST1 including a first reflecting mirror R1, a second structure ST2 including a second reflecting mirror R2, the first and second structures ST1, and an active layer 204 disposed between ST2. That is, the surface emitting laser 51 is a VCSEL having a vertical cavity structure in which the active layer 204 is sandwiched between the first and second reflecting mirrors R1 and R2.
  • the surface emitting laser 51 is made of, for example, an InP system (a material system lattice-matched to InP) except for the second reflecting mirror R2.
  • the active layer 204 has, for example, a quantum well structure made of AlGaInAs or GaInAsP.
  • the emission wavelength of the active layer 204 is, for example, 1.2 ⁇ m or more and 2 ⁇ m or less.
  • the first reflecting mirror R1 is, for example, an n-type semiconductor multilayer reflecting mirror.
  • the first reflecting mirror R2 is, for example, an InP-based DBR, and preferably contains AlGaInAs. More specifically, the first reflecting mirror R2 preferably includes an InP/AlGaInAs pair or an AlInAs/AlGaInAs pair.
  • the second reflecting mirror R2 is, for example, a dielectric multilayer reflecting mirror.
  • the second reflecting mirror R2 is preferably made of a material containing at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, amorphous Si, MgF 2 and CaF 2 .
  • the surface-emitting laser 51 is, for example, a surface-emitting surface-emitting laser in which the reflectance of the first reflecting mirror R1 is set somewhat higher than the reflectance of the second reflecting mirror R2. By setting the reflectance of R1 to be slightly higher than the reflectance of the first reflecting mirror R1, a back emission type surface emitting laser can be obtained.
  • the second structure ST2 includes a plurality of (e.g., eight) mesa-shaped tunnel junction layers 206 (a plurality of TJ mesas) provided between the active layer 204 and the second reflector R2, and a plurality of tunnel junction layers and a buried layer 207 (eg, an n-InP layer), which is a semiconductor layer covering 206 .
  • Each tunnel junction layer 206 and buried layer 207 constitute a BTJ.
  • the thickness of the embedded layer 207 is preferably 200 nm or more.
  • the thickness of the buried layer 207 can be, for example, 300 nm.
  • the first structure ST1 is further arranged between the substrate 200 (for example, an InP substrate) arranged on the side opposite to the active layer 204 side of the first reflecting mirror R1 and the first reflecting mirror R1 and the active layer 204. and a first cladding layer 203 (eg, an n-InP layer).
  • the substrate 200 for example, an InP substrate
  • a first cladding layer 203 eg, an n-InP layer
  • the second structure ST2 further includes a second cladding layer 205 (eg, p-InP layer) arranged between the active layer 204 and the multiple tunnel junction layers 206 .
  • a second cladding layer 205 eg, p-InP layer
  • the plurality of tunnel junction layers 206 are arranged in an array (for example, matrix) on the second cladding layer 205 .
  • Each tunnel junction layer 206 is covered laterally and from above by a buried layer 207 (eg, an n-InP layer).
  • the second structure ST2 further includes an anode electrode 307 (electrode) provided on the buried layer 207 on the side opposite to the active layer 204 side.
  • the anode electrode 307 is provided on a region of the buried layer 207 that does not overlap with any of the multiple tunnel junction layers 206 .
  • the anode electrode 307 is made of the same material as the anode wiring 305 described above.
  • At least part of the anode electrode 307 is arranged between the embedded layer 207 and the second reflecting mirror R2. Specifically, the second reflecting mirror R2 continuously covers the anode electrode 307 and the buried layer 207 without a break.
  • the surface emitting laser 51 is provided with a stepped portion 203a for electrode installation.
  • the stepped portion 203a has a bottom surface within the first clad layer 203, for example.
  • a cathode electrode 306 is installed on the bottom surface. Cathode electrode 306 is electrically connected to the cathode of the laser driver.
  • the surface emitting laser 51 is provided with a step portion 200a for element separation.
  • the stepped portion 200 a has a bottom surface within the substrate 200 .
  • a plurality of tunnel junction layers 206 are spaced apart in the in-plane direction so as to be optically separated.
  • the active layer 204 has a plurality of light emitting regions (current injection regions) individually corresponding to the plurality of tunnel junction layers 206 . That is, the surface emitting laser 51 substantially constitutes a surface emitting laser array having a plurality of independent light emitting portions. Therefore, from the surface-emitting laser 51, laser light whose transverse mode is the fundamental mode or higher-order mode is emitted from a plurality of locations (the same number as the tunnel junction layers 206).
  • a conventional surface-emitting laser (for example, JP-A-2014-203894) having a BTJ structure in which a plurality of tunnel junction layers (TJ mesas) are embedded with a buried layer is designed to optically couple the plurality of tunnel junction layers. and the active layer has substantially a single light emitting region. That is, the surface emitting laser constitutes a surface emitting laser having substantially a single light emitting portion. Therefore, laser light whose transverse mode is the fundamental mode is emitted from a single position from the surface emitting laser.
  • the conventional surface emitting laser (for example, JP-A-2014-203894) aims at narrowing the distance between adjacent TJ mesas for optical coupling, whereas the surface emitting laser 51 In , the transverse mode is isolated for each TJ mesa by widening the interval between adjacent TJ mesas and optically separating them.
  • thermal interference between adjacent TJ mesas can be suppressed, and continuous high-power laser oscillation can be performed for a long time. Furthermore, in the surface-emitting laser 51, even if electrodes are arranged in regions corresponding to adjacent TJ mesas, virtually no optical loss occurs and optical characteristics are hardly affected. On the other hand, in a conventional surface-emitting laser (for example, Japanese Unexamined Patent Application Publication No. 2014-203894), thermal interference cannot be suppressed between adjacent TJ mesas, and an optically lossy electrode is provided in a region corresponding to the adjacent TJ mesas. cannot be placed.
  • a conventional surface-emitting laser for example, Japanese Unexamined Patent Application Publication No. 2014-203894
  • the distance d gap between two adjacent tunnel junction layers 206 among the plurality of tunnel junction layers 206 is larger than the diameter d TJ of each of the plurality of tunnel junction layers 206 . This makes it possible to optically separate two adjacent tunnel junction layers 206 and suppresses thermal interference between adjacent TJ mesas.
  • the distance d gap between two adjacent tunnel junction layers 206 is preferably 3 times or more, more preferably 4 times or more, and preferably 5 times or more the diameter d TJ of the plurality of tunnel junction layers 206. Even more preferable. This makes it possible to optically separate adjacent TJ mesas more reliably. For example, when d TJ is 10 ⁇ m, d gap is preferably 30 ⁇ m or more, more preferably 40 ⁇ m or more, and even more preferably 50 ⁇ m or more.
  • FIG. 40 is a graph showing the relationship between the arrangement pitch ( dgap + dTJ ) of the tunnel junction layers 206 and the maximum temperature Tmax.
  • N_emitter the number of tunnel junction layers 206
  • d TJ
  • Qin heat
  • Tbottom environmental temperature
  • the pitch when the pitch is 40 ⁇ m or more, as the pitch increases, the thermal interference between adjacent TJ mesas gradually weakens, and the maximum temperature asymptotically approaches the minimum value (for example, 42° C.). Supplementally, the maximum temperature becomes a substantially constant value (for example, 42° C.) when the pitch is 100 ⁇ m or more.
  • FIG. 41A is a diagram showing a specific example 1 of the arrangement pitch of the tunnel junction layers 206 and the maximum temperature.
  • FIG. 41B is a diagram showing a specific example 2 of the arrangement pitch of the tunnel junction layers 206 and the maximum temperature.
  • the maximum temperature is 50.5° C. when the pitch is 20 ⁇ m as shown in FIG. 41A, and the maximum temperature is 43.8° C. when the pitch is 60 ⁇ m as shown in FIG. 41B. .
  • the arrangement pitch of the plurality of tunnel junction layers 206 is preferably 40 ⁇ m or more and 100 ⁇ m or less, and more preferably 50 ⁇ m or more and 90 ⁇ m or less. is more preferable, and 60 ⁇ m or more and 80 ⁇ m or less is even more preferable.
  • the anode electrode 307 integrally has an electrode portion 307a, a pad portion 307b, and a connection portion 307c.
  • the electrode part 307a is composed of a layered part having a plurality of (e.g., eight) openings AP corresponding to a plurality of (e.g., eight) tunnel junction layers 206 .
  • the electrode portion 307a has a portion around each of the plurality of tunnel junction layers 206 in plan view. At least a portion (for example, a portion) of the portion exists between the corresponding tunnel junction layer 206 and the tunnel junction layer 206 adjacent to the tunnel junction layer 206 in plan view. The portion surrounds the corresponding tunnel junction layer 206 in plan view.
  • the electrode portion 307a has a portion corresponding to each tunnel junction layer 206, even if the interval between the adjacent TJ mesas is widened, the corresponding light-emitting regions through the plurality of tunnel junction layers 206 can still be generated. current can be uniformly injected into the capacitor, and an increase in operating voltage can be suppressed.
  • the pad portion 307b is connected to the electrode portion 307a via the connection portion 307c.
  • the pad portion 307b is electrically connected to the anode of the laser driver.
  • the operation of the surface emitting laser 51 will be described below.
  • the current that flows from the anode side of the laser driver through the anode electrode 307 is confined by each BTJ, passes through the second clad layer 205, and reaches the light-emitting region of the active layer 204 corresponding to the BTJ. injected.
  • each light-emitting region emits light, and the light from the light-emitting region travels back and forth between the first and second reflecting mirrors R1 and R2 while being confined by the corresponding BTJ and being amplified in the light-emitting region.
  • each light emitting region flows out to the cathode side of the laser driver through the first cladding layer 203 and the cathode electrode 306 in this order.
  • part of the heat generated in the tunnel junction layer 206 when the surface emitting laser 51 is driven is discharged to the substrate 200 side (lower side) through the second clad layer 205 and the active layer 204 in this order.
  • the other part is discharged to the substrate 200 side (lower side) via the buried layer 207 and/or the second reflecting mirror R2, the second clad layer 205 and the active layer 204 in this order.
  • the surface-emitting laser 51 has many paths for exhausting heat generated in the vicinity of the tunnel junction layer 206. Therefore, the surface-emitting laser 51 is excellent in exhausting heat, and can sufficiently suppress temperature rise during driving of the device.
  • a plurality of surface emitting lasers 51 are simultaneously generated on a single wafer serving as the base material of the substrate 200 by a semiconductor manufacturing method using a semiconductor manufacturing apparatus.
  • a series of integrated surface emitting lasers 51 are separated to obtain a plurality of chip-shaped surface emitting lasers 51 (surface emitting laser chips).
  • a laminate is generated (see FIG. 44A). Specifically, for example, by MOCVD, the first reflecting mirror R1, the first cladding layer 203, the active layer 204, the second cladding layer 205, and the tunnel junction layer 206 are laminated in this order on the substrate 200 to form a laminate. do.
  • a plurality of TJ mesas are formed (see FIG. 44B). Specifically, a plurality of tunnel junction layers 206 (eg, 10 ⁇ m in diameter and 50 ⁇ m in pitch) are formed in the stack by photolithography and etching.
  • a buried layer 207 is formed (see FIG. 45A). Specifically, an n-InP layer is formed as the buried layer 207 on the stacked body in which a plurality of TJ mesas are formed, by MOCVD, for example. As a result, the buried layer 207 fills the TJ mesa.
  • steps are formed (see FIG. 45B). Specifically, a stepped portion 203a for electrode placement and a stepped portion 200a for element isolation are formed by photolithography and etching.
  • an anode electrode 307 and a cathode electrode 306 are formed (see FIG. 46A). Specifically, an anode electrode 307 is formed on the embedded layer 207 and a cathode electrode 306 is formed on the bottom surface of the stepped portion 203a by, for example, a lift-off method. The film formation of the electrode material at this time is performed by a sputtering method or a vapor deposition method.
  • an insulating film 303 is formed (see FIG. 46B). Specifically, an insulating film 303 is formed over the entire surface.
  • part of the insulating film 303 is removed (see FIG. 47A). Specifically, the portion covering the anode electrode 307 and the portion covering the cathode electrode 306 of the insulating film 303 are removed by dry etching, for example. As a result, the anode electrode 307 and the cathode electrode 306 are exposed.
  • the second reflecting mirror R2 is formed (see FIG. 47B). Specifically, first, a dielectric multilayer film is formed on the entire surface. Next, by photolithography, the dielectric multilayer film other than the dielectric multilayer film formed on the anode electrode 307 and the buried layer 207 is selectively removed. As a result, the second reflecting mirror R2 is formed. After that, the surface-emitting laser 51 is separated into individual pieces, mounted on a heat sink if necessary, and the anode electrode 307 and the cathode electrode 306 are connected to corresponding terminals of the laser driver by wire bonding, for example.
  • a surface-emitting laser 52 according to Example 2 of the second embodiment of the present technology will be described below.
  • FIG. 48A is a plan view of a surface emitting laser 52 according to Example 2 of the second embodiment of the present technology.
  • FIG. 48B is a cross-sectional view of the surface emitting laser 52 according to Example 2 of the second embodiment of the present technology.
  • FIG. 48B is a cross-sectional view along line 48B-48B of FIG. 48A.
  • the surface-emitting laser 52 is a portion of the electrode portion 307a of the anode electrode 307 that exists around each of the plurality of tunnel junction layers 206 in a plan view, and is a portion of the corresponding tunnel junction layer 206. It has substantially the same configuration as the surface emitting laser 51 according to the first embodiment, except that a substantially annular portion 307a1 surrounding the junction layer 206 is connected via, for example, a linear connecting portion 307a2.
  • the surface emitting laser 52 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 52 has the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 53 according to Example 3 of the second embodiment of the present technology will be described below.
  • FIG. 49A is a cross-sectional view of a surface emitting laser 53 according to Example 3 of the second embodiment of the present technology.
  • FIG. 49B is a plan view of the surface emitting laser 53 according to Example 3 of the second embodiment of the present technology.
  • Figure 49A is a cross-sectional view along line 49A-49A of Figure 49B.
  • the surface emitting laser 53 has a first structure ST1 having a substrate 101 of a GaAs substrate, a first reflecting mirror R1 of a GaAs semiconductor DBR, and a first clad layer 203 of the first structure ST1.
  • the active layer 204, the second clad layer 205, the tunnel junction layer 206, and the buried layer 207 of the second structure ST2 are made of InP-based compound semiconductors.
  • the surface emitting laser 53 has a bonding interface BI between the first reflecting mirror R1 and the first clad layer 203.
  • the surface emitting laser 53 can be applied to both a surface emitting type and a back emitting type.
  • the same effects as those of the surface-emitting laser 51 are obtained. It is possible to suppress the temperature rise of the element during driving.
  • a surface-emitting laser 54 according to Example 4 of the second embodiment of the present technology will be described below.
  • FIG. 50A is a cross-sectional view of a surface emitting laser 54 according to Example 4 of the second embodiment of the present technology.
  • FIG. 50B is a plan view of the surface emitting laser 54 according to Example 4 of the second embodiment of the present technology.
  • FIG. 50A is a cross-sectional view along line 50A-50A of FIG. 50B.
  • the surface emitting laser 54 is substantially the same as the surface emitting laser 52 according to the second embodiment, except that the second reflector R2 is an n-type semiconductor multilayer reflector. has a configuration of
  • the second reflecting mirror R2 is, for example, an InP-based semiconductor DBR, and preferably contains AlGaInAs. More specifically, the first reflecting mirror R2 preferably includes an InP/AlGaInAs pair or an AlInAs/AlGaInAs pair.
  • the anode electrode 307 is provided on the surface (upper surface) of the second reflecting mirror R2 opposite to the active layer 204 side.
  • the surface emitting laser 54 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 54 has the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 55 according to Example 5 of the second embodiment of the present technology will be described below.
  • FIG. 51A is a plan view of a surface emitting laser 55 according to Example 5 of the second embodiment of the present technology.
  • FIG. 51B is a cross-sectional view of a surface emitting laser 55 according to Example 5 of the second embodiment of the present technology.
  • FIG. 51B is a cross-sectional view along line 51B-51B of FIG. 51A.
  • the surface-emitting laser 55 has a split-ring shape (substantially C-shape) in a portion 307a1 of the electrode portion 307a around each tunnel junction layer 206 in plan view. Except for this, the configuration is substantially the same as that of the surface-emitting laser 52 according to the second embodiment.
  • the surface emitting laser 55 can be applied to both a surface emitting type and a back emitting type.
  • the same effects as those of the surface-emitting laser 52 according to the second embodiment can be obtained, and the electrode portion 307a can be produced relatively easily, and an improvement in yield can be expected.
  • a surface-emitting laser 56 according to Example 6 of the second embodiment of the present technology will be described below.
  • FIG. 52A is a plan view of a surface emitting laser 56 according to Example 6 of the second embodiment of the present technology.
  • FIG. 52B is a cross-sectional view of the surface emitting laser 56 according to Example 6 of the second embodiment of the present technology.
  • FIG. 52B is a cross-sectional view along line 52B-52B of FIG. 52A.
  • the electrode portion 307a covers at least two tunnel junction layers 206 (for example, all tunnel junction layers 206) of the plurality of tunnel junction layers 206 in plan view. It has substantially the same configuration as the surface emitting laser 51 according to the first embodiment, except that it is enclosed together.
  • the electrode portion 307a has a frame shape that surrounds all the tunnel junction layers 206 collectively.
  • the surface emitting laser 56 can be applied to both a surface emitting type and a back emitting type.
  • the surface-emitting laser 56 substantially the same effects as those of the surface-emitting laser 51 according to the first embodiment can be obtained, and the electrode portion 307a can be produced very easily, and an improvement in yield can be expected.
  • a surface-emitting laser 57 according to Example 7 of the second embodiment of the present technology will be described below.
  • FIG. 53A is a cross-sectional view of a surface emitting laser 57 according to Example 7 of the second embodiment of the present technology.
  • FIG. 53B is a plan view of a surface emitting laser 57 according to Example 7 of the second embodiment of the present technology.
  • FIG. 53A is a cross-sectional view along line 53A-53A of FIG. 53B.
  • the surface-emitting laser 57 has a dielectric multilayer film reflector as the second reflector R2 at a portion corresponding to each opening AP of the anode electrode 307 (corresponding to each TJ mesa). It has the same configuration as the surface-emitting laser 51 according to the first embodiment, except that it has only a portion).
  • the second reflecting mirror R2 does not have a step around each opening AP of the anode electrode 307.
  • the surface emitting laser 57 can be applied to both a surface emitting type and a back emitting type.
  • the surface-emitting laser 57 substantially the same effect as that of the surface-emitting laser 51 according to the first embodiment is obtained, and the second reflecting mirror R2 has a step portion around each opening AP of the electrode portion 307a. Therefore, it is difficult for cracks to occur, and an improvement in yield can be expected.
  • a surface-emitting laser 58 according to Example 8 of the second embodiment of the present technology will be described below.
  • FIG. 54A is a plan view of a surface emitting laser 58 according to Example 8 of the second embodiment of the present technology.
  • FIG. 54B is a cross-sectional view of a surface emitting laser 58 according to Example 8 of the second embodiment of the present technology.
  • FIG. 54B is a cross-sectional view along line 54B-54B of FIG. 54A.
  • the surface emitting laser 58 has substantially the same configuration as the surface emitting laser 51 according to Example 1, except that the shape of each opening AP of the electrode portion 307a is different.
  • each opening AP has a rectangular shape larger than the corresponding tunnel junction layer 206 in plan view, but may have another shape.
  • the surface emitting laser 58 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 58 has substantially the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 59 according to Example 9 of the second embodiment of the present technology will be described below.
  • FIG. 55A is a plan view of a surface emitting laser 59 according to Example 9 of the second embodiment of the present technology.
  • FIG. 55B is a cross-sectional view of a surface emitting laser 59 according to Example 9 of the second embodiment of the present technology.
  • FIG. 55B is a cross-sectional view along line 55B-55B of FIG. 55A.
  • the surface emitting laser 59 is the same as that of the first embodiment, except that the electrode portion 307a has a plurality of (for example, four) openings AP arranged in one direction in plan view. has the same configuration as the surface-emitting laser 51 according to .
  • each opening AP corresponds to a plurality of (for example, two) tunnel junction layers 206 arranged in another direction intersecting (for example, perpendicular to) the one direction.
  • each opening AP has a rectangular shape surrounding the plurality of corresponding tunnel junction layers 206 together in plan view, but may have other shapes.
  • the surface emitting laser 59 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 59 has substantially the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 60 according to Example 10 of the second embodiment of the present technology will be described below.
  • FIG. 56A is a plan view of a surface emitting laser 60 according to Example 10 of the second embodiment of the present technology.
  • FIG. 56B is a cross-sectional view of the surface emitting laser 60 according to Example 10 of the second embodiment of the present technology.
  • Figure 56B is a cross-sectional view along line 56B-56B of Figure 56A.
  • the surface-emitting laser 60 is the same as that of Example 1, except that the electrode portion 307a has a plurality of (for example, two) openings AP arranged in one direction in a plan view. has the same configuration as the surface-emitting laser 51 according to .
  • each aperture AP corresponds to a plurality of (for example, four) tunnel junction layers 206 arranged in a matrix.
  • each opening AP has a rectangular shape surrounding the plurality of corresponding tunnel junction layers 206 together in plan view, but may have other shapes.
  • the surface emitting laser 60 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 60 has substantially the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 61 according to Example 11 of the second embodiment of the present technology will be described below.
  • FIG. 57A is a plan view of a surface emitting laser 61 according to Example 11 of the second embodiment of the present technology.
  • FIG. 57B is a cross-sectional view of the surface emitting laser 61 according to Example 11 of the second embodiment of the present technology.
  • FIG. 57B is a cross-sectional view along line 57B-57B of FIG. 57A.
  • the surface emitting laser 61 is the same as that of the first embodiment, except that the electrode portion 307a has a plurality of (for example, two) openings AP arranged in one direction in plan view. has the same configuration as the surface-emitting laser 51 according to .
  • each aperture AP corresponds to a plurality (eg, four) of tunnel junction layers 206 arranged in the other direction crossing (eg, perpendicular to) the one direction.
  • each opening AP has a rectangular shape surrounding the plurality of corresponding tunnel junction layers 206 together in plan view, but may have other shapes.
  • the surface emitting laser 61 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 61 has substantially the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 62 according to Example 12 of the second embodiment of the present technology will be described below.
  • FIG. 58A is a cross-sectional view of a surface emitting laser 62 according to Example 12 of the second embodiment of the present technology.
  • 58B is a plan view of the surface emitting laser 62 according to Example 12 of the second embodiment of the present technology.
  • FIG. Figure 58A is a cross-sectional view along line 58A-58A of Figure 58B.
  • the surface emitting laser 62 has the following structure except that the first reflecting mirror R1 is a dielectric multilayer reflecting mirror and the second reflecting mirror R2 is a semiconductor multilayer reflecting mirror. , has substantially the same configuration as the surface-emitting laser 51 according to the first embodiment.
  • the dielectric multilayer film reflector as the first reflector R1 is made of the same material as the dielectric multilayer film reflector as the second reflector R2 of the surface emitting laser 51 according to the first embodiment.
  • the semiconductor multilayer reflector as the second reflector R2 is made of the same material as the semiconductor multilayer reflector as the second reflector R2 of the surface emitting laser 54 according to the fourth embodiment.
  • the substrate 200 is made thin, and an improvement in heat dissipation can be expected.
  • the surface emitting laser 62 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 62 has substantially the same effect as the surface emitting laser 51 according to the first embodiment.
  • a surface-emitting laser 63 according to Example 13 of the second embodiment of the present technology will be described below.
  • FIG. 59A is a cross-sectional view of a surface emitting laser 63 according to Example 13 of the second embodiment of the present technology.
  • FIG. 59B is a plan view of the surface emitting laser 63 according to Example 13 of the second embodiment of the present technology.
  • FIG. 59A is a cross-sectional view along line 59A-59A of FIG. 59B.
  • the surface-emitting laser 63 is substantially the same as the surface-emitting laser 62 according to the twelfth embodiment, except that the cathode electrode 306 is provided on the back surface (lower surface) of the substrate 200, as shown in FIGS. 59A and 59B. have a configuration.
  • the substrate 200 is doped n-type, for example.
  • the surface emitting laser 63 can be applied to both a surface emitting type and a back emitting type.
  • the surface emitting laser 63 has substantially the same effect as the surface emitting laser 61 according to the first embodiment.
  • a surface-emitting laser 64 according to Example 14 of the second embodiment of the present technology will be described below.
  • FIG. 60A is a cross-sectional view of a surface emitting laser 64 according to Example 14 of the second embodiment of the present technology.
  • FIG. 60B is a plan view of a surface emitting laser 64 according to Example 14 of the second embodiment of the present technology.
  • FIG. 60A is a cross-sectional view taken along line 60A-60A of FIG. 60B.
  • the surface-emitting laser 64 is similar to that of Example 12, except that the first reflector R1 is a hybrid mirror including a dielectric multilayer reflector DMR and a metal reflector MR. has the same configuration as the surface-emitting laser 62 according to .
  • the surface emitting laser 64 is a surface emitting surface emitting laser.
  • the first reflecting mirror R1 is provided on the back surface (lower surface) of the substrate 200.
  • a dielectric multilayer film reflecting mirror DMR and a metal reflecting mirror MR are laminated in this order from the substrate 200 side (upper side).
  • the metal reflector MR is composed of a single layer film or a multilayer film made of at least one of Au, Ag, Cu, Al, and the like.
  • the reflectance of the first reflecting mirror R1 is set slightly higher than the reflectance of the second reflecting mirror R2, and emits light to the surface side (upper side) of the substrate 200.
  • the same effects as those of the surface emitting laser 62 according to the twelfth embodiment can be obtained, and an improvement in heat dissipation due to the metal reflector MR can be expected.
  • a surface-emitting laser 65 according to Example 15 of the second embodiment of the present technology will be described below.
  • FIG. 61A is a cross-sectional view of a surface emitting laser 65 according to Example 15 of the second embodiment of the present technology.
  • FIG. 61B is a plan view of a surface emitting laser 65 according to Example 15 of the second embodiment of the present technology.
  • FIG. 61A is a cross-sectional view taken along line 61A-61A of FIG. 61B.
  • the surface-emitting laser 65 has a first reflector R1 that is a hybrid mirror including a dielectric multilayer reflector DMR and a metal reflector MR, and that the metal reflector MR is It has the same configuration as the surface emitting laser 62 according to the twelfth embodiment, except that it also serves as a cathode electrode.
  • the surface emitting laser 65 is a surface emitting surface emitting laser.
  • the first reflecting mirror R ⁇ b>1 is provided on the back surface (lower surface) of the substrate 200 .
  • the dielectric multilayer film reflecting mirror DMR is provided at the center of the back surface of the substrate 200, and the substrate 200 is mounted so that the metal reflecting mirror MR covers the dielectric multilayer film reflecting mirror DMR from below and laterally.
  • the metal reflector MR is composed of a single layer film or a multilayer film made of at least one of Au, Ag, Cu, Al, and the like.
  • the substrate 200 is, for example, doped n-type.
  • the reflectance of the first reflecting mirror R1 is set slightly higher than the reflectance of the second reflecting mirror R2, and emits light to the surface side (upper side) of the substrate 200.
  • the same effects as those of the surface emitting laser 62 according to the twelfth embodiment can be obtained, and a further improvement in heat dissipation due to the metal reflector MR can be expected.
  • a surface-emitting laser 66 according to Example 16 of the second embodiment of the present technology will be described below.
  • FIG. 62A is a cross-sectional view of a surface emitting laser 66 according to Example 16 of the second embodiment of the present technology.
  • FIG. 62B is a plan view of a surface emitting laser 66 according to Example 16 of the second embodiment of the present technology.
  • FIG. 62A is a cross-sectional view taken along line 62A-62A of FIG. 62B.
  • the surface-emitting laser 66 is implemented except that the anode electrode 307 is solidly provided on the second reflecting mirror R2 (has no opening). It has the same configuration as the surface emitting laser 54 according to Example 4.
  • the surface emitting laser 66 is a back emission type surface emitting laser.
  • the electrode portion 307a is provided on the second reflecting mirror R2 in a solid manner so as to overlap any of the plurality of tunnel junction layers 206. As shown in FIG.
  • the reflectance of the second reflecting mirror R2 is set slightly higher than the reflectance of the first reflecting mirror R1, and the light is emitted to the back side (lower side) of the substrate 200.
  • the same effect as that of the surface-emitting laser 54 according to the fourth embodiment can be obtained, and since the anode electrode 307 does not have an opening, an improvement in heat dissipation can be expected.
  • a surface-emitting laser 67 according to Example 17 of the second embodiment of the present technology will be described below.
  • FIG. 63A is a cross-sectional view of a surface emitting laser 67 according to Example 17 of the second embodiment of the present technology.
  • FIG. 63B is a plan view of a surface emitting laser 67 according to Example 17 of the second embodiment of the present technology.
  • Figure 63A is a cross-sectional view taken along line 63A-63A of Figure 63B.
  • the surface emitting laser 67 has a second reflecting mirror R2 which is a hybrid mirror including a semiconductor multilayer film reflecting mirror SMR (for example, an InP semiconductor DBR) and a metal reflecting mirror MR, and a second reflecting mirror R2. It has substantially the same configuration as the surface emitting laser 51 according to the first embodiment, except that a part of the second reflecting mirror R2 also serves as an electrode part of the anode electrode.
  • the surface emitting laser 67 is a back emission type surface emitting laser.
  • a metal reflector MR is stacked on a semiconductor multilayer reflector SMR.
  • Metal reflector MR also functions as an anode electrode.
  • the number of pairs of semiconductor multilayer film reflectors SMR can be reduced by the amount corresponding to the provision of the metal reflector MR, which is advantageous in terms of heat dissipation.
  • the metal reflector MR is solidly provided on the semiconductor multilayer reflector SMR so as to overlap any of the plurality of tunnel junction layers 206 .
  • the reflectance of the second reflecting mirror R2 is set slightly higher than the reflectance of the first reflecting mirror R1, and the light is emitted to the back side (lower side) of the substrate 200.
  • the same effects as those of the surface-emitting laser 54 according to the fourth embodiment are obtained, and since the metal reflector MR is provided on the semiconductor multilayer reflector SMR, heat radiation is sufficiently improved. I can expect it.
  • a surface-emitting laser 68 according to Example 18 of the second embodiment of the present technology will be described below.
  • FIG. 64A is a cross-sectional view of a surface emitting laser 68 according to Example 18 of the second embodiment of the present technology.
  • 64B is a plan view of a surface emitting laser 68 according to Example 18 of the second embodiment of the present technology.
  • FIG. Figure 64A is a cross-sectional view taken along line 64A-64A of Figure 64B.
  • the surface emitting laser 68 has substantially the same configuration as the surface emitting laser 51 according to the first embodiment, except that the second reflecting mirror R2 is a hybrid mirror including a dielectric multilayer film reflecting mirror DMR and a metal reflecting mirror MR. have.
  • the surface emitting laser 68 is a back emission type surface emitting laser.
  • a metal reflector MR is stacked on a dielectric multilayer reflector DMR.
  • the number of pairs of dielectric multilayer film reflectors DMR can be reduced by providing the metal reflector MR, which is advantageous in terms of heat dissipation.
  • the metal reflector MR is solidly provided on the dielectric multilayer reflector DMR so as to overlap any of the plurality of tunnel junction layers 206 .
  • the reflectance of the second reflecting mirror R2 is set slightly higher than the reflectance of the first reflecting mirror R1, and the light is emitted to the back side (lower side) of the substrate 200.
  • the same effects as those of the surface-emitting laser 51 according to the first embodiment are obtained, and since the metal reflector MR is provided on the dielectric multilayer reflector DMR, the heat dissipation is improved. I can expect it.
  • the material systems (first and second material systems) constituting the first and second multilayer film reflectors 102 and 202 may be different material systems.
  • the examples are not limiting.
  • first and second multilayer reflectors 102 and 202 may be dielectric multilayer reflectors made of different material systems.
  • one of the first and second multilayer reflectors 102 and 202 may be a semiconductor multilayer reflector and the other may be a dielectric multilayer reflector.
  • a surface-emitting surface-emitting laser was described as an example, but the surface-emitting laser according to the present technology constitutes a back-emitting surface-emitting laser. is also possible.
  • the contact layers 208 and 108 in contact with the anode wiring 305 are not essential.
  • it may have a contact layer in contact with the cathode electrode 306 .
  • the second reflector R2 is not limited to a dielectric multilayer reflector, and may be a semiconductor multilayer reflector.
  • the arrangement of the plurality of tunnel junction layers 206 is not limited to a matrix arrangement, but a one-dimensional arrangement and/or a two-dimensional arrangement. If it is In any arrangement, it is preferable to set the layout of the electrode portion 307a of the anode electrode 307 to an appropriate layout according to the arrangement.
  • the number of tunnel junction layers 206 can also be changed as appropriate.
  • the conductivity types (p-type and n-type) of the first and second structures ST1 and ST2 may be interchanged.
  • each component constituting the surface-emitting laser is within the scope of functioning as a surface-emitting laser. It can be changed as appropriate.
  • the technology (this technology) according to the present disclosure can be applied to various products (electronic devices).
  • the technology according to the present disclosure can be applied to any type of mobile object such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility vehicle, an airplane, a drone, a ship, a robot, or a low power consumption device (e.g. It may be realized as a device mounted on a smartphone, smart watch, tablet, mouse, etc.).
  • a surface-emitting laser according to the present technology can be applied, for example, as a light source for devices that form or display images using laser light (eg, laser printers, laser copiers, projectors, head-mounted displays, head-up displays, etc.).
  • laser printers e.g., laser printers, laser copiers, projectors, head-mounted displays, head-up displays, etc.
  • projectors e.g., head-mounted displays, head-up displays, etc.
  • FIG. 65 shows an example of a schematic configuration of a distance measuring device 1000 including the surface emitting laser 10 as an example of electronic equipment.
  • the distance measuring device 1000 measures the distance to the subject S by a TOF (Time Of Flight) method.
  • a distance measuring device 1000 includes a surface emitting laser 10 as a light source.
  • the distance measuring device 1000 includes, for example, a surface emitting laser 10, a light receiving device 125, lenses 115 and 135, a signal processing section 140, a control section 150, a display section 160 and a storage section 170.
  • the light receiving device 125 detects the light reflected by the subject S.
  • the lens 115 is a lens for collimating the light emitted from the surface emitting laser 10, and is a collimating lens.
  • the lens 135 is a lens for condensing the light reflected by the subject S and guiding it to the light receiving device 125, and is a condensing lens.
  • the signal processing section 140 is a circuit for generating a signal corresponding to the difference between the signal input from the light receiving device 125 and the reference signal input from the control section 150 .
  • the control unit 150 includes, for example, a Time to Digital Converter (TDC).
  • the reference signal may be a signal input from the control section 150 or may be an output signal of a detection section that directly detects the output of the surface emitting laser 10 .
  • the control unit 150 is a processor that controls the surface emitting laser 10, the light receiving device 125, the signal processing unit 140, the display unit 160, and the storage unit 170, for example.
  • the control unit 150 is a circuit that measures the distance to the subject S based on the signal generated by the signal processing unit 140 .
  • the control unit 150 generates a video signal for displaying information about the distance to the subject S and outputs it to the display unit 160 .
  • the display unit 160 displays information about the distance to the subject S based on the video signal input from the control unit 150 .
  • the control unit 150 stores information about the distance to the subject S in the storage unit 170 .
  • the surface emitting lasers 10-1, 10-2, 20, 20-1, 30-1, 40, 40-1, 50, 51, 52, 53, 54 , 55 , 56 , 57 , 58 , 59 , 60 , 61 , 62 , 63 , 68 , 68 can also be applied to the distance measuring device 1000 .
  • the distance measuring device 1000 ⁇ 32.
  • FIG. 66 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • a distance measuring device 12031 is connected to the vehicle exterior information detection unit 12030 .
  • Distance measuring device 12031 includes distance measuring device 1000 described above.
  • the vehicle exterior information detection unit 12030 causes the distance measuring device 12031 to measure the distance to an object (subject S) outside the vehicle, and acquires the distance data thus obtained.
  • the vehicle exterior information detection unit 12030 may perform object detection processing such as people, vehicles, obstacles, and signs based on the acquired distance data.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane departure warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane departure warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 67 is a diagram showing an example of the installation position of the distance measuring device 12031.
  • the vehicle 12100 has distance measuring devices 12101, 12102, 12103, 12104, and 12105 as the distance measuring device 12031.
  • the distance measuring devices 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • a distance measuring device 12101 provided on the front nose and a distance measuring device 12105 provided on the upper part of the windshield inside the vehicle mainly acquire data in front of the vehicle 12100 .
  • Distance measuring devices 12102 and 12103 provided in the side mirrors mainly acquire side data of the vehicle 12100 .
  • a distance measuring device 12104 provided in the rear bumper or back door mainly acquires data behind the vehicle 12100 .
  • the forward data obtained by the distance measuring devices 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, and the like.
  • FIG. 67 shows an example of the detection ranges of the distance measuring devices 12101 to 12104.
  • a detection range 12111 indicates the detection range of the distance measuring device 12101 provided on the front nose
  • detection ranges 12112 and 12113 indicate the detection ranges of the distance measuring devices 12102 and 12103 provided on the side mirrors, respectively
  • a detection range 12114 indicates the detection range of the distance measuring device 12104 provided on the rear bumper or back door.
  • the microcomputer 12051 calculates the distance to each three-dimensional object within the detection ranges 12111 to 12114 and changes in this distance over time (relative velocity to the vehicle 12100). ), the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100, is extracted as the preceding vehicle. can be done. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 based on the distance data obtained from the distance measuring devices 12101 to 12104, converts three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, etc. can be used for automatic avoidance of obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed.
  • driving support for collision avoidance can be performed.
  • this technique can also take the following structures.
  • the first material system has a lattice constant within ⁇ 0.2% of the lattice constant of GaAs, and the second material system has a lattice constant within ⁇ 0.2% of the lattice constant of InP.
  • the surface emitting laser according to any one of (1) to (3) which is within the range.
  • (1) to (8) having a first layer made of a compound semiconductor lattice-matched to the InP, and a second layer made of a compound semiconductor lattice-matched to InP, disposed on the second multilayer reflector side;
  • the surface emitting laser according to any one of . (10) The surface emitting laser according to (9), wherein the first and second layers are bonded together.
  • (11) The surface emitting laser according to any one of (1) to (10), wherein the first structure further includes a substrate arranged on the side of the first reflector opposite to the active layer side. .
  • (12) The surface emitting laser according to any one of (1) to (11), wherein the first material system is GaAs/Al x Ga 1-X As (0 ⁇ X ⁇ 1).
  • the second reflector is a dielectric multilayer reflector.
  • a method of manufacturing a surface emitting laser comprising: (20) The method of manufacturing a surface emitting laser according to (19), wherein the step of thinning is performed between the step of bonding and the step of forming the second semiconductor structure.
  • a method of manufacturing a surface emitting laser comprising: (22) The method of manufacturing a surface emitting laser according to (21), wherein the step of thinning is performed between the step of forming the second laminate and the step of bonding.
  • a first structure including a first reflector; a second structure including a second reflector; an active layer disposed between the first and second structures; with The second structure is a plurality of mesa-shaped tunnel junction layers provided between the active layer and the second reflector; a semiconductor layer covering the plurality of tunnel junction layers; including The surface emitting laser, wherein the plurality of tunnel junction layers are spaced apart in an in-plane direction so as to be optically separated.
  • the electrode includes an electrode portion that together surrounds at least two of the plurality of tunnel junction layers in plan view. emitting laser.
  • the surface emitting laser according to any one of (28) to (37), wherein part of the second reflecting mirror also serves as the electrode.
  • (40) The surface emitting laser according to any one of (23) to (39), wherein the semiconductor layer has a thickness of 200 nm or more.
  • the second reflector includes a dielectric multilayer reflector.
  • (42) The surface emission according to ( 41 ), wherein the dielectric multilayer reflector is made of a material containing at least one of SiO2 , TiO2 , Ta2O5 , SiN, amorphous Si, MgF2 and CaF2 . laser.
  • the dielectric multilayer reflector is made of a material containing at least one of SiO2 , TiO2 , Ta2O5 , SiN, amorphous Si, MgF2 and CaF2 . laser.
  • the surface emitting laser according to any one of (23) to (46), wherein part of the first reflecting mirror also serves as another electrode.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本技術は、反射鏡が有する多層膜反射鏡の材料系による欠点を反射鏡全体として補うことができる面発光レーザを提供する。 本技術に係る面発光レーザは、第1反射鏡(R1)を含む第1構造(ST1)と、第2反射鏡(R2)を含む第2構造(ST2)と、前記第1及び第2構造(ST1、ST2)の間に配置された活性層(204)と、を備え、前記第1反射鏡(R1)は、積層された第1及び第2多層膜反射鏡(102、202)を有し、前記第1多層膜反射鏡(102)は、第1材料系からなり、前記第2多層膜反射鏡(202)は、前記第1材料系とは異なる第2材料系からなる。本技術によれば、反射鏡が有する多層膜反射鏡の材料系による欠点を反射鏡全体として補うことができる面発光レーザを提供できる。

Description

面発光レーザ及び面発光レーザの製造方法
 本開示に係る技術(以下「本技術」とも呼ぶ)は、面発光レーザ及び面発光レーザの製造方法に関する。
 従来、活性層を含む中間構造と、該中間構造の材料系とは異種の材料系の多層膜反射鏡(例えば下部反射鏡)とが接合された面発光レーザが知られている(例えば特許文献1、非特許文献1参照)。
特開平11-186653号公報 8 mW fundamental mode output of waferfused VCSELs emitting in the 1550-nm band
 従来の面発光レーザでは、多層膜反射鏡の材料系による利点及び欠点を有していた。
 そこで、本技術は、反射鏡が有する多層膜反射鏡の材料系による欠点を反射鏡全体として補うことができる面発光レーザを提供することを主目的とする。
 本技術は、第1反射鏡を含む第1構造と、
 第2反射鏡を含む第2構造と、
 前記第1及び第2構造の間に配置された活性層と、
 を備え、
 前記第1反射鏡は、積層された第1及び第2多層膜反射鏡を有し、
 前記第1多層膜反射鏡は、第1材料系からなり、
 前記第2多層膜反射鏡は、前記第1材料系とは異なる第2材料系からなる、面発光レーザを提供する。
 前記第1及び第2多層膜反射鏡は、いずれも半導体多層膜反射鏡であってもよい。
 前記第1材料系は、GaAsに格子整合する化合物半導体であり、前記第2材料系は、InPに格子整合する化合物半導体であってもよい。
 前記第1材料系は、格子定数がGaAsの格子定数の±0.2%の範囲内にあり、前記第2材料系は、格子定数がInPの格子定数の±0.2%の範囲内にあってもよい。
 前記第1多層膜反射鏡と前記活性層との間に前記第2多層膜反射鏡が配置されていてもよい。
 前記活性層は、GaAs系化合物半導体又はGaAsP系化合物半導体からなってもよい。
 前記活性層は、AlGaInAs又はGaInAsPからなる量子井戸構造を有していてもよい。
 前記活性層の発光波長は、1.2μm以上2μm以下であってもよい。
 前記第1構造は、前記第1及び第2多層膜反射鏡の間に配置された中間層を更に含み、前記中間層は、前記第1多層膜反射鏡側に配置された、GaAsに格子整合する化合物半導体からなる第1層と、前記第2多層膜反射鏡側に配置された、InPに格子整合する化合物半導体からなる第2層と、を有していてもよい。
 前記第1及び第2層は、互いに接合されていてもよい。
 前記第1構造は、前記第1反射鏡の前記活性層側とは反対側に配置された基板を更に含んでいてもよい。
 前記第1材料系は、GaAs/AlGa1-XAs(0<X≦1)であってもよい。
 前記第2材料系は、AlGaInAsを含んでいてもよい。
 前記第2材料系は、InP/AlGaInAs又はAlInAs/AlGaInAsであってもよい。
 前記中間層の厚さは、300nm以下であってもよい。
 前記第2多層膜反射鏡のペア数は、1以上20以下であってもよい。
 前記第2反射鏡は、誘電体多層膜反射鏡であってもよい。
 前記第2反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなってもよい。
 本技術は、第1基板上に第1反射鏡の一部である第1多層膜反射鏡を含む第1半導体構造を積層する工程と、
 前記第1半導体構造と第2基板とを接合する工程と、
 前記第2基板上に前記第1反射鏡の他部である第2多層膜反射鏡及び活性層を前記第2基板側からこの順に含む第2半導体構造を形成する工程と、
 前記第2基板を薄膜化する工程と、
 前記第2半導体構造上に第2反射鏡を形成する工程と、
 を含む、面発光レーザの製造方法も提供する。
 前記薄膜化する工程は、前記接合する工程と前記第2半導体構造を形成する工程との間に行われてもよい。
 本技術は、第1反射鏡を含む第1構造と、
 第2反射鏡を含む第2構造と、
 前記第1及び第2構造の間に配置された活性層と、
 を備え、
 前記第2構造は、
 前記活性層と前記第2反射鏡との間に設けられた、メサ状の複数のトンネルジャンクション層と、
 前記複数のトンネルジャンクション層を覆う半導体層と、
 を含み、
 前記複数のトンネルジャンクション層は、光学的に分離されるように面内方向に離間して配置されている、面発光レーザも提供する。
 前記活性層は、前記複数のトンネルジャンクション層に個別に対応する複数の発光領域を有していてもよい。
 前記複数のトンネルジャンクション層のうち隣り合う2つのトンネルジャンクション層の間隔は、前記複数のトンネルジャンクション層の各々の径よりも大きくてもよい。
 前記間隔は、前記径の3倍以上であってもよい。
 前記複数のトンネルジャンクション層の配列ピッチは、40μm以上100μm以下であってもよい。
 前記第2構造ST2には、前記半導体層の、前記活性層側とは反対側に電極が設けられていてもよい。
 前記電極は、前記複数のトンネルジャンクション層のいずれとも重なっていなくてもよい。
 前記電極は、前記複数のトンネルジャンクション層の少なくとも1つと重なっていてもよい。
 前記電極は、平面視において、前記複数のトンネルジャンクション層の各々の周辺に存在する部分を有する電極部を含んでいてもよい。
 前記部分は、平面視において、対応する前記トンネルジャンクション層と該トンネルジャンクション層に隣接する前記トンネルジャンクション層との間に少なくとも一部が存在していてもよい。
 前記部分は、平面視において、対応する前記トンネルジャンクション層を囲んでいてもよい。
 前記電極は、平面視において、前記複数のトンネルジャンクション層のうち少なくとも2つのトンネルジャンクション層を一緒に囲む電極部を含んでいてもよい。
 前記電極は、少なくとも一部が、前記半導体層と前記第2反射鏡との間に配置されていてもよい。
 前記第2反射鏡は、前記電極及び前記半導体層を覆っていてもよい。
 前記電極は、前記第2反射鏡の前記活性層側とは反対側に配置されていてもよい。
 前記第2反射鏡の一部が、前記電極を兼ねていてもよい。
 前記半導体層は、InPからなっていてもよい。
 前記半導体層の厚さは、200nm以上であってもよい。
 前記第2反射鏡は、誘電体多層膜反射鏡を含んでいてもよい。
 前記誘電体多層膜反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなっていてもよい。
 前記第1反射鏡は、誘電体多層膜反射鏡を含んでいてもよい。
 前記誘電体多層膜反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなっていてもよい。
 前記活性層は、AlGaInAs又はGaInAsPからなる量子井戸構造を有していてもよい。
 前記活性層の発光波長は、1.2μm以上2μm以下であってもよい。
 第1反射鏡の一部が、別の電極を兼ねてもよい。
比較例の面発光レーザの断面図である。 本技術の第1実施形態に実施例1に係る面発光レーザの断面図である。 InP層の設計膜厚からのずれと発振波長の関係を示すグラフである。 GaAs層の設計膜厚からのずれと発振波長の関係を示すグラフである。 GaAs/AlAs・DBRの総膜厚とウェハの反りの関係を示すグラフである。 ウェハの面内方向の位置と反りの関係を示すグラフである。 GaAs/AlAs・DBR及びInP/AlGaInAs・DBRの反射率とペア数の関係を示すグラフである。 図2の面発光レーザの製造方法の第1例を説明するためのフローチャートである。 図9A及び図9Bは、図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図10A及び図10Bは、図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図11A及び図11Bは、図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図12A及び図12Bは、図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図14A及び図14Bは、図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図15A及び図15Bは、図2の面発光レーザの製造方法の第1例の工程毎の断面図である。 図2の面発光レーザの製造方法の第2例を説明するためのフローチャートである。 図17A及び図17Bは、図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図18A及び図18Bは、図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図19A及び図19Bは、図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図21A及び図21Bは、図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図22A及び図22Bは、図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 図2の面発光レーザの製造方法の第2例の工程毎の断面図である。 本技術の第1実施形態に実施例2に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例3に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例4に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例1の変形例1に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例1の変形例2に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例2の変形例に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例3の変形例に係る面発光レーザの断面図である。 本技術の第1実施形態に実施例4の変形例に係る面発光レーザの断面図である。 本技術の第1実施形態の変形例に係る面発光レーザの断面図である。 GaAs/AlAs・DBR及びInP/AlGaInAs・DBRを含むハイブリッドDBRにおいて、反射率99.9%以上を得るために必要な各DBRのペア数を示す図である。 本技術の第2実施形態の実施例1に係る面発光レーザの断面図である。 本技術の第2実施形態の実施例1に係る面発光レーザの平面図である。 図37の面発光レーザのトンネルジャンクション層の径とギャップとの関係を説明するための図である。 図37のトンネルジャンクション層の配列ピッチと最高温度との関係を示すグラフである。 図41Aは、トンネルジャンクション層の配列ピッチと最高温度の具体例1を示す図である。図41Bは、トンネルジャンクション層の配列ピッチと最高温度の具体例2を示す図である。 図42Aは、図37の面発光レーザの排熱経路を示す図である。図42Bは、従来の面発光レーザの排熱経路を示す図である。 図37の面発光レーザの製造方法の一例を説明するためのフローチャートである。 図44A及び図44Bは、図37の面発光レーザの製造方法の一例の工程毎の断面図である。 図45A及び図45Bは、図37の面発光レーザの製造方法の一例の工程毎の断面図である。 図46A及び図46Bは、図37の面発光レーザの製造方法の一例の工程毎の断面図である。 図47A及び図47Bは、図37の面発光レーザの製造方法の第一例の工程毎の断面図である。 図48Aは、本技術の第2実施形態の実施例2に係る面発光レーザの平面図である。図48Bは、本技術の第2実施形態の実施例2に係る面発光レーザの断面図である。 図49Aは、本技術の第2実施形態の実施例3に係る面発光レーザの断面図である。図49Bは、本技術の第2実施形態の実施例3に係る面発光レーザの平面図である。 図50Aは、本技術の第2実施形態の実施例4に係る面発光レーザの断面図である。図50Bは、本技術の第2実施形態の実施例4に係る面発光レーザの平面図である。 図51Aは、本技術の第2実施形態の実施例5に係る面発光レーザの平面図である。図51Bは、本技術の第2実施形態の実施例5に係る面発光レーザの断面図である。 図52Aは、本技術の第2実施形態の実施例6に係る面発光レーザの平面図である。図52Bは、本技術の第2実施形態の実施例6に係る面発光レーザの断面図である。 図53Aは、本技術の第2実施形態の実施例7に係る面発光レーザの断面図である。図53Bは、本技術の第2実施形態の実施例7に係る面発光レーザの平面図である。 図54Aは、本技術の第2実施形態の実施例8に係る面発光レーザの平面図である。図54Bは、本技術の第2実施形態の実施例8に係る面発光レーザの断面図である。 図55Aは、本技術の第2実施形態の実施例9に係る面発光レーザの平面図である。図55Bは、本技術の第2実施形態の実施例9に係る面発光レーザの断面図である。 図56Aは、本技術の第2実施形態の実施例10に係る面発光レーザの平面図である。図56Bは、本技術の第2実施形態の実施例10に係る面発光レーザの断面図である。 図57Aは、本技術の第2実施形態の実施例11に係る面発光レーザの平面図である。図57Bは、本技術の第2実施形態の実施例11に係る面発光レーザの断面図である。 図58Aは、本技術の第2実施形態の実施例12に係る面発光レーザの断面図である。図58Bは、本技術の第2実施形態の実施例12に係る面発光レーザの平面図である。 図59Aは、本技術の第2実施形態の実施例13に係る面発光レーザの断面図である。図59Bは、本技術の第2実施形態の実施例13に係る面発光レーザの平面図である。 図60Aは、本技術の第2実施形態の実施例14に係る面発光レーザの断面図である。図60Bは、本技術の第2実施形態の実施例14に係る面発光レーザの平面図である。 図61Aは、本技術の第2実施形態の実施例15に係る面発光レーザの断面図である。図61Bは、本技術の第2実施形態の実施例15に係る面発光レーザの平面図である。 図62Aは、本技術の第2実施形態の実施例16に係る面発光レーザの断面図である。図62Bは、本技術の第2実施形態の実施例16に係る面発光レーザの平面図である。 図63Aは、本技術の第2実施形態の実施例17に係る面発光レーザの断面図である。図63Bは、本技術の第2実施形態の実施例17に係る面発光レーザの平面図である。 図64Aは、本技術の第2実施形態の実施例18に係る面発光レーザの断面図である。図64Bは、本技術の第2実施形態の実施例18に係る面発光レーザの平面図である。 本技術に係る面発光レーザの距離測定装置への適用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 距離測定装置の設置位置の一例を示す説明図である。
 以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る面発光レーザ及び面発光レーザの製造方法が複数の効果を奏することが記載される場合でも、本技術に係る面発光レーザ及び面発光レーザの製造方法は、少なくとも1つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
 また、以下の順序で説明を行う。
0.導入
1.本技術の第1実施形態の実施例1に係る面発光レーザ
2.本技術の第1実施形態の実施例2に係る面発光レーザ
3.本技術の第1実施形態の実施例3に係る面発光レーザ
4.本技術の第1実施形態の実施例4に係る面発光レーザ
5.本技術の第1実施形態の実施例1の変形例1に係る面発光レーザ
6.本技術の第1実施形態の実施例1の変形例2に係る面発光レーザ
7.本技術の第1実施形態の実施例2の変形例に係る面発光レーザ
8.本技術の第1実施形態の実施例3の変形例に係る面発光レーザ
9.本技術の第1実施形態の実施例4の変形例に係る面発光レーザ
10.本技術の第1実施形態の変形例に係る面発光レーザ
11.本技術の第2実施形態の実施例1に係る面発光レーザ
12.本技術の第2実施形態の実施例2に係る面発光レーザ
13.本技術の第2実施形態の実施例3に係る面発光レーザ
14.本技術の第2実施形態の実施例4に係る面発光レーザ
15.本技術の第2実施形態の実施例5に係る面発光レーザ
16.本技術の第2実施形態の実施例6に係る面発光レーザ
17.本技術の第2実施形態の実施例7に係る面発光レーザ
18.本技術の第2実施形態の実施例8に係る面発光レーザ
19.本技術の第2実施形態の実施例9に係る面発光レーザ
20.本技術の第2実施形態の実施例10に係る面発光レーザ
21.本技術の第2実施形態の実施例11に係る面発光レーザ
22.本技術の第2実施形態の実施例12に係る面発光レーザ
23.本技術の第2実施形態の実施例13に係る面発光レーザ
24.本技術の第2実施形態の実施例14に係る面発光レーザ
25.本技術の第2実施形態の実施例15に係る面発光レーザ
26.本技術の第2実施形態の実施例16に係る面発光レーザ
27.本技術の第2実施形態の実施例17に係る面発光レーザ
28.本技術の第2実施形態の実施例18に係る面発光レーザ
29.本技術のその他の変形例
30.電子機器への応用例
31.面発光レーザを距離測定装置に適用した例
32.距離測定装置を移動体に搭載した例
<0.導入>
 ところで、例えば顔認証等の3次元レーザセンシングにおいて、認証精度を上げるには、レーザ光源の光出力を高くすることが有効であるが、レーザ光は眼に対する損傷の可能性があるため、光出力を規定値以上には上げられないという制約がある。この規定値は損傷閾値と呼ばれ、レーザ光の波長が長くなるほど高くなる。損傷閾値は、1.4um以上から大幅に上がることから、1.4μm以上の波長帯はアイセーフ帯と呼ばれる。したがって、次世代のセンシングの光源として、1.4μm以上の波長帯のレーザ光源が望まれている。
 レーザ光源の一種である半導体レーザには、大きく分けて、端面発光レーザ(LD)と、垂直共振器型面発光レーザ(VCSEL)がある。VCSELはLDと比べて安価で、アレイ化による高出力化が容易であることから、センシング等への応用により適している。
 1.4μm以上の波長で発振するVCSELの基板にはInP基板が適している。しかし、InP基板では、例えばGaAs系VCSELで用いられる、AlAs/GaAsからなる分布ブラッグ反射鏡(Distributed Bragg Reflector:DBR)のようなストップバンド幅が広く、且つ、熱伝導率が高く放熱性の良いDBRを実現する材料が無いという問題がある。InP基板に格子整合する半導体DBRとしては、例えばAlGaInAs/InPやAlGaInAs/AlInAsからなるDBRが挙げられるが、どちらも屈折率差が小さくストップバンド幅が狭く、且つ、熱伝導率が低く放熱性が悪いという問題がある。
 この問題を解決する技術として、特許文献1及び非特許文献1に開示された技術が挙げられる。図1は、この技術を用いた比較例の面発光レーザ10Cの断面図である。面発光レーザ10Cでは、AlAs/GaAsからなるDBR2(下部DBR)が成膜されたGaAs基板1と、発光層4、トンネルジャンクション層6等が結晶成長されたInP基板3とが張り合わせられている。これにより、InP基板3と格子整合する半導体DBRを下部DBRに用いる場合に比べて、下部DBRのストップバンド幅が広く、かつ、熱伝導率が高い面発光レーザを実現できる。しかし、面発光レーザ10Cでは、AlAs/GaAsからなるDBR2が持つ歪みによりGaAs基板1に反りが生じるために、張り合わせが難しく歩留まりが悪化するという問題がある。さらに、近年ではコスト低下を意図して基板の大口径化が進んだことにより、この問題は以前よりも顕著になってきている。なお、図1において、符号7は上部DBR、符号8は絶縁膜、符号9はコンタクト層、符号11はアノード配線、符号12はカソード電極を示す。
 また、比較例の面発光レーザ10Cでは、もう一つの問題がある。この技術では結晶成長した基板同士を貼り合わせる必要があるが、一般的に、結晶成長した基板の表面は結晶成炉内で発生するダスト等に起因してμmオーダーの突起が多数発生する。これらの突起は張り合わせに悪い影響を及ぼすため、表面を化学機械研磨(CMP)などにより平坦化する必要がある。しかし、VCSELでは共振器長が数波長以下と短いため、共振器長が発振波長に大きく影響する。すなわち、研磨工程によりウェハ面内で最表面層の膜厚むらが生じると発振波長がウェハ面内で均一でなくなるという問題もある。
 そこで、発明者らは、以上の問題のうち特に放熱性及び歩留まりにフォーカスして、少なくとも放熱性の低下及び歩留まりの低下を抑制することができる面発光レーザとして、本技術の第1実施形態に係る面発光レーザを開発した。
 以下、本技術の第1実施形態に係る面発光レーザについて幾つかの実施例を挙げて詳細に説明する。
<1.本技術の第1実施形態の実施例1に係る面発光レーザ>
 以下、本技術の第1実施形態の実施例1に係る面発光レーザ10について説明する。
≪面発光レーザの構成≫
 図2は、本技術の第1実施形態の実施例1に係る面発光レーザ10の断面図である。以下では、便宜上、図2等の断面図における上方を上、下方を下として説明する。
(全体構成)
 面発光レーザ10は、垂直共振器型面発光レーザ(VCSEL)である。面発光レーザ10は、一例として、発振波長λが、例えば900nm以上、さらには1.4μm以上の長波長帯のVCSELである。発振波長λは、特に1.2μm以上2μm以下であることが好ましい。面発光レーザ10は、一例として、レーザドライバにより駆動される。
 面発光レーザ10は、図2に示すように、一例として、第1反射鏡R1を含む第1構造ST1と、第2反射鏡R2を含む第2構造ST2と、第1及び第2構造ST1、ST2の間に配置された活性層204とを備える。一例として、第2反射鏡R2が出射側の反射鏡である。第1反射鏡R1は、下部反射鏡とも呼ばれる。第2反射鏡R2は、上部反射鏡とも呼ばれる。
 第1構造ST1は、さらに、一例として、第1反射鏡R1の活性層204側とは反対側に配置された基板101と、第1反射鏡R1と活性層204との間に配置された第1クラッド層203とを含む。基板101と第1反射鏡R1との間にはバッファー層が配置されることが好ましい。
 第1反射鏡R1は、一例として、積層された第1及び第2多層膜反射鏡102、202を有する。一例として、第1多層膜反射鏡102と活性層204との間に第2多層膜反射鏡202が配置されている。
 第1構造ST1は、さらに、一例として、第1及び第2多層膜反射鏡102、202の間に配置された中間層MLを含む。
 第2構造ST2は、さらに、一例として、第2反射鏡R2と活性層204との間に配置された埋め込みトンネルジャンクションBTJ(Buried tunnel junction)を含む。以下、埋め込みトンネルジャンクションBTJを適宜「BTJ」と略記する。
 第2構造ST2は、さらに、一例として、BTJと活性層204との間に配置された第2クラッド層205を含む。
 一例として、第1クラッド層203の一部(上部)と活性層204と第2クラッド層205とBTJとを含んで、メサMが構成されている。
 メサMの頂部上(詳しくはBTJ上)には、一例として、コンタクト層208が設けられている。メサMの周辺の第1クラッド層203の上面及びメサMの側面に沿って絶縁膜303が設けられている。絶縁膜303上には、コンタクト層208に一部が接するアノード配線305が設けられている。
 メサMの周辺の第1クラッド層203上の絶縁膜303の一部が除去されており、その除去された箇所に第1クラッド層203に接するようにカソード電極306が設けられている。すなわち、面発光レーザ10は、アノード配線305とカソード電極306とが同一面側に配置されたイントラキャビティ構造を有する。
(基板)
 基板101は、一例として、GaAs基板である。該GaAs基板は、アンドープが望ましいが、ドーピング濃度が5×1017~1×1018[cm-3]程度のn型としてもよい。この場合のドーパントは、例えばSiとすることができる。
(バッファー層)
 バッファー層は、一例として、GaAs層である。該GaAs層は、アンドープが望ましいが、ドーピング濃度が5×1017~1×1018[cm-3]程度のn型としてもよい。この場合のドーパントは、例えばSiとすることができる。
(第1及び第2多層膜反射鏡)
 第1多層膜反射鏡102は、第1材料系からなり、第2多層膜反射鏡202は、第1材料系とは異なる第2材料系からなる。すなわち、第1反射鏡R1は、異なる材料系の多層膜反射鏡が組み合わされたハイブリッド構造を有する。
 第1及び第2多層膜反射鏡102、202は、一例として、いずれも半導体多層膜反射鏡(半導体DBR)である。半導体多層膜反射鏡は、屈折率が互いに異なる複数種類(例えば2種類)の屈折率層(半導体層)が発振波長λの1/4(λ/4)の光学厚さで交互に積層された構造を有する。ここでは、第1多層膜反射鏡102のペア数は、例えば25ペアである。第2多層膜反射鏡202のペア数は、1以上20以下であることが好ましい。ここでは、第2多層膜反射鏡202のペア数は、例えば10ペアである。各多層膜反射鏡は、アンドープが望ましいが、ドーピング濃度が5×1017~1×1018[cm-3]程度のn型としてもよい。この場合のドーパントは、例えばSiとすることができる。
 第1多層膜反射鏡102を構成する第1材料系は、一例として、GaAsに格子整合する化合物半導体である。第1材料系は、一例として、格子定数がGaAsの格子定数の±0.2%の範囲内にあることが好ましい。具体的には、第1材料系は、一例として、GaAs/AlGa1-XAs(0<X≦1)であることが好ましい。なお、第1材料系は、例えばGaInP/GaAsであってもよい。
 第2多層膜反射鏡202を構成する第2材料系は、InPに格子整合する化合物半導体である。第2材料系は、格子定数がInPの格子定数の±0.2%の範囲内にあることが好ましい。具体的には、第2材料系は、AlGaInAsを含むことが好ましい。より具体的には、第2材料系は、InP/AlGaInAs又はAlInAs/AlGaInAsであることが好ましい。
(中間層)
 中間層MLは、第1多層膜反射鏡102側に配置された、GaAsに格子整合する化合物半導体からなる第1層103(例えばGaAs層)と、第2多層膜反射鏡202側に配置された、InPに格子整合する化合物半導体からなる第2層201(例えばInP層)とを有する。第1及び第2層103、201は、互いに接合されている。図2に、第1及び第2層103、201の接合界面BIが示されている。中間層MLの厚さ(総厚)は、300nm以下であることが好ましい。第1層103としてのGaAs層は、アンドープが望ましいが、ドーピング濃度が5×1017~1×1018[cm-3]程度のn型としてもよい。この場合のドーパントは、例えばSiとすることができる。第2層201としてのInP層は、アンドープが望ましいが、ドーピング濃度が5×1017~1×1018[cm-3]程度のn型としてもよい。この場合のドーパントには例えばSiを用いることができる。
(第1クラッド層)
 第1クラッド層203は、例えばn-InP層からなる。該n-InP層のドーパントには例えばSiを用いることができ、ドーピング濃度は例えば5×1017~1×1018[cm-3]とすることができる。
(活性層)
 活性層204は、一例として、GaAs系化合物半導体又はGaAsP系化合物半導体からなる。詳述すると、活性層204は、一例として、AlGaInAs又はGaInAsPからなる多重量子井戸構造(MQW構造)を有する。ここでは、活性層204は、例えばAlGaInAs/AlGaInAs多重量子井戸層からなる。該AlGaInAs/AlGaInAs多重量子井戸層は、発光波長が例えば1450nmとなるように組成と膜厚が設計されるが、井戸層とバリア層に相反する歪を導入することが好ましい。この場合、歪の大きさは0.5%程度、井戸数は6とする。活性層204は、後述するトンネルジャンクション層206に対応する領域が発光領域となっている。活性層204の発光領域は、発熱部でもある。
(第2クラッド層)
 第2クラッド層205は、例えばp-InP層からなる。該p-InP層のドーパントには例えばMgを用いることができ、ドーピング濃度は例えば5×1017~1×1018[cm-3]とすることができる。
(BTJ)
 BTJは、トンネルジャンクション層206及び埋め込み層207を含む。BTJは、前述のとおり活性層204の第2反射鏡R2側に配置されている。すなわち、BTJは、活性層204に対して、アノード配線305からカソード電極306へ至る電流経路の上流側に位置する。以下、トンネルジャンクション層206を適宜「TJ層」と略記する。
 埋め込み層207は、例えばn-InP層からなる。該n-InP層のドーパントとして例えばSiを用いることができ、ドーピング濃度は例えば5×1017~1×1018[cm-3]とすることができる。
 トンネルジャンクション層206は、第2クラッド層205上にメサ状に設けられている。トンネルジャンクション層206は、周辺の埋め込み層207に比べて格段に低抵抗であり(キャリア伝導度が非常に高く)、電流通過領域となる。埋め込み層207のTJ層を取り囲む領域が電流狭窄領域となる。トンネルジャンクション層206は、発熱部でもある。トンネルジャンクション層206のメサ(TJメサ)の直径は、例えば10μmである。
 トンネルジャンクション層206は、積層されたp型半導体領域206a及びn型半導体領域206bを含む。ここでは、n型半導体領域206bの活性層204側(下側)にp型半導体領域206aが配置されている。p型半導体領域206aは、例えばC(カーボン)が高濃度(例えば5×1019[cm-3])でドープされたp型のAlGaInAs系化合物半導体からなる。n型半導体領域206bは、例えばSi、Te等が高濃度(例えば5×1019[cm-3])でドープされたn型のAlGaInAs系化合物半導体からなる。トンネルジャンクション層206の膜厚(総膜厚)は、一例として、10~70nm程度である。ここでは、p型半導体領域206a及びn型半導体領域206bの膜厚は、いずれも例えば20nmである。
(コンタクト層)
 コンタクト層208は、一例として、内径16μm、外径50μmのドーナツ状のn-InGaAs層である。該n-InGaAsのドーパントには例えばSiを用いることができ、ドーピング濃度は例えば2×1019[cm-3]とすることができる。
(第2反射鏡)
 第2反射鏡R2は、一例として、誘電体多層膜反射鏡(誘電体DBR)である。誘電体多層膜反射鏡は、屈折率が互いに異なる複数種類(例えば2種類)の屈折率層(誘電体層)が発振波長λの1/4(λ/4)の光学厚さで交互に積層された構造を有する。第2反射鏡R2は、第1反射鏡R1よりも反射率が僅かに低く設定されている。第2反射鏡R2は、例えばSiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなることが好ましい。例えば、第2反射鏡R2としての誘電体多層膜反射鏡は、高屈折率層(例えばTa層)と低屈折率層(例えばSiO層)とが交互に積層された構造を有する。ここでは、ペア数は、例えば7ペアである。
(絶縁膜303)
 絶縁膜303は、例えばSiO、SiN、SiON等の誘電体からなる。
(アノード配線)
 アノード配線305は、コンタクト層208と接するリング状の部分を有する。アノード配線305は、例えばAu/Ni/AuGe、Au/Pt/Ti等からなる。アノード配線305は、例えばレーザドライバの陽極(正極)に電気的に接続される。なお、アノード配線305のリング状の部分とコンタクト層208との間にリング状のアノード電極を設けてもよい。
(カソード電極)
 カソード電極306は、例えばAu/Ni/AuGe、Au/Pt/Ti等からなる。カソード電極306は、例えばレーザドライバの陰極(負極)に電気的に接続される。
(発振波長への影響について)
 原理的に、VCSELの発振波長は、共振器長と材料の等価屈折率によって決定される。そこで、例えば下部DBRを、GaAs系DBR(例えばGaAs/AlAs DBR等のGaAsに格子整合するDBR)とその上に配置されたInP系DBR(例えばInP/AlGaInAs・DBR等のInPに格子整合するDBR)のハイブリッド構造とすることにより、実質的な共振器長は上部DBRとInP系DBRとの距離となるため、実質的な共振器長を結晶成長工程で正確に制御することができる。すなわち、面発光レーザ10において、第1反射鏡R1のうち実質的に第2反射鏡R2、活性層204等と共に共振器を構成するのは第2多層膜反射鏡202である。この場合に、中間層MLの接合界面BIに面する第1層103(例えばGaAs層)及び第2層201(例えばInP層)の膜厚が発振波長λに与える影響は小さくなる。
 図3は、中間層MLの第2層201に用いられるInP層の設計膜厚からのずれ(Δd/d、但し、dは設計膜厚、Δdは設計膜厚からのずれ量)と発振波長λとの関係を示すグラフである。図3から、第2層201に用いられるInP層の膜厚のずれに対する発振波長λの変動は、第2多層膜反射鏡202のペア数が多いほど小さくなることがわかる。例えばInP/AlGaInAs・DBRのペア数が0の場合、すなわち、GaAs/AlAs DBRのみの場合は、InP層の膜厚が設計膜厚から6%ずれると発振波長が5nm変化してしまう。これに対し、5ペア又は10ペアのInP系DBRを組み合わせることで、発振波長の膜厚ずれに対する依存性が小さくなる。詳しくは、5ペアのInP系DBRを組み合わせることで、InP層の膜厚が設計膜厚から20%ずれると発振波長が5nm変化する。10ペアのInP系DBRを組み合わせることで、InP層の膜厚が設計膜厚から40%ずれると発振波長が5nm変化する。すなわち、第2多層膜反射鏡202のペア数が例えば10ペアあればλの変動を十二分に抑制でき、5ペアでもλの変動に対して十分な抑制効果がある。なお、AlGaInAsの熱伝導率が低いため、InP/AlGaInAs・DBRのペア数を増やしてAlGaInAsの全膜厚を厚くすると放熱性が悪化するが、10ペア程度であれば大きな影響はなく、InP層の膜厚の設計マージンが広がる利点の方が大きい。
 図4は、中間層MLの第1層103に用いられるGaAs層の設計膜厚からのずれ(Δd/d、但し、dは設計膜厚、Δdは設計膜厚からのずれ量)と発振波長λとの関係を示すグラフである。図4から、第1層103に用いられるGaAs層の膜厚のずれ量に対する発振波長λの変動も、第2多層膜反射鏡202のペア数が多いほど小さくなることがわかる。具体的には、第2多層膜反射鏡202のペア数が例えば10ペアあればλの変動を十二分に抑制でき、5ペアでもλの変動に対して十分な抑制効果がある。
 以上より、発振波長の変化を抑制する観点からは、第2多層膜反射鏡202のペア数は、5以上であることがより好ましく、10以上であることがより一層好ましい。放熱性の低下を抑制する観点からは、第2多層膜反射鏡202のペア数は、10以下であることがより好ましい。
(接合不良低減について)
 図5は、GaAs/AlAs・DBRの総膜厚とウェハの反りとの関係を示すグラフである。図6は、GaAs/AlAs・DBRの面内方向(XY面内)の位置とウェハの反りとの関係を示すグラフである。例えば第1多層膜反射鏡102として用いられるGaAs系DBR(例えばGaAs/AlAs・DBR)では、AlAsが、基板101として用いられるGaAs基板(ウェハ)に対して0.12%だけ格子定数が大きいことから、結晶成長後のGaAs基板には反りが発生する。図5から分かるように、この反りはペア数が多いほど、すなわちAlAsの膜厚の合計が大きくなるほど増加するため、基板の張り合わせに不利である。図6から分かるように、この反りはウェハ中央に近づくほど大きくなるため、基板の貼り合わせに一層不利である。
 一方、例えば第2多層膜反射鏡202として用いられるDBR(例えばInP/AlGaInAs・DBR、AlInAs/AlGaInAs・DBR等)は、格子整合系であるためInP基板(ウェハ)の反りはほとんど発生しない。
 そこで、GaAs系DBR(GaAsに格子整合するDBR)及びInP系DBR(InPに格子整合するDBR)を組み合わせることで、所望の反射率を得るためのGaAs系DBRのペア数を少なくすることができ、ウェハの反りを低減できる。
(ハイブリッドDBRの各DBRのペア数について)
 図7は、InP/AlGaInAs・DBR及びGaAs/AlAs・DBRの反射率とペア数の関係を示すグラフである。図7から分かるようにどちらのDBRもペア数が増えるほど高い反射率が得られ、例えばGaAs/AlAs・DBRであれば30ペア、InP/AlGaInAs・DBRであれば40ペアあれば1に近い反射率が得られる。
(補足説明)
 図36は、GaAs/AlAs・DBR及びInP/AlGaInAs・DBRを含むハイブリッドDBRにおいて、反射率99.9%以上を得るために必要な各DBRのペア数を示す図である。図36から分かるように、ハイブリッドDBRにおいて反射率99.9%以上を得るためには、例えばInP/AlGaInAs・DBRを10ペアとした場合、GaAs/AlAs・DBRは19ペア以上必要となる。GaAs/AlAs DBR単独の場合は24ペアが必要なので、それと比べると5ペア少なくなるため、ウェハの反りが低減される。AlGaInAsの熱伝導率が低いため、InP/AlGaInAs・DBRのペア数を増やしてAlGaInAsの全膜厚を厚くすると放熱性が悪化するが、10ペア程度であれば大きな影響はなく、GaAs/AlAs・DBRの膜厚を小さくすることによる反り低減によってもたらされる、ウェハ面内の接合不良低減による生産性向上の利点の方が大きくなる。
(放熱性について)
 InP基板に格子整合する半導体DBR(例えばAlGaInAs/InPやAlGaInAs/AlInAsからなるDBR)は、GaAs系化合物半導体からなる半導体DBR(例えばGaAs/AlAs)よりも熱伝導率が低く、放熱性が悪い。面発光レーザ10では、下部反射鏡である第1反射鏡R1がInP系DBR及びGaAs系DBRを組み合わせたハイブリッド構造を有するので、下部反射鏡がInP系DBRのみで構成される場合に比べて、放熱性を向上することができる。
(ストップバンド幅について)
 InP基板に格子整合する半導体DBR(例えばAlGaInAs/InPやAlGaInAs/AlInAsからなるDBR)は、GaAs系化合物半導体からなる半導体DBR(例えばGaAs/AlAs)よりも屈折率差が小さく、ストップバンド幅が狭い。面発光レーザ10では、下部反射鏡である第1反射鏡R1がInP系DBR及びGaAs系DBRを組み合わせたハイブリッド構造を有するので、下部反射鏡がInP系DBRのみで構成される場合に比べて、ストップバンド幅を広げることができる。
≪面発光レーザの動作≫
 面発光レーザ10では、レーザドライバの陽極側からアノード配線305を介して流入された電流は、BTJで狭窄され、第2クラッド層205を経て活性層204に注入される。このとき、活性層204が発光し、その光が第1及び第2反射鏡R1、R2の間をBTJで狭窄され且つ活性層204で増幅されつつ往復し、発振条件を満たしたときに第2反射鏡R2側からレーザ光として出射される。活性層204に注入された電流は、第1クラッド層203及びカソード電極306をこの順に介してレーザドライバの陰極側へ流出される。
 面発光レーザ10の駆動時にトンネルジャンクション層206及び活性層204で発生した熱の一部は、第1クラッド層203を介して第2多層膜反射鏡202の側面から外部に放出され、他部は、第1クラッド層203及び第2多層膜反射鏡202を介して中間層ML及び第1多層膜反射鏡102に伝わり、中間層MLの側面、第1多層膜反射鏡102の側面及び基板101を介して外部に放出される。この場合、例えば第1反射鏡R1がInPに格子整合する半導体多層膜反射鏡のみで構成されている場合に比べて、放熱性を向上することができる。
≪面発光レーザの製造方法の第1例≫
 以下、面発光レーザ10の製造方法の第1例について、図8のフローチャート(ステップS1~S13)、図9A~図15Bを参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板101の基材となる1枚のウェハ上に複数の面発光レーザ10を同時に生成する。次いで、一連一体の複数の面発光レーザ10を分離して、チップ状の複数の面発光レーザ10(面発光レーザチップ)を得る。
 最初のステップS1では、第1基板上にバッファー層、第1多層膜反射鏡102及び第1層103を積層する(図9A参照)。具体的には、一例として、MOCVD法(有機金属気層成長法)により、第1基板としての基板101(GaAs基板)上にバッファー層、第1多層膜反射鏡102(例えばGaAs/AlAsが25ペア)及び第1層103(GaAs層)をこの順に成長させる。
 次のステップS2では、第1層103に第2基板201Sを接合する(図9B参照)。具体的には、第2基板201Sとしてのn-InP基板に表面から例えば100nmの深さまでプロトンを注入し、プロトンが注入された側の表面を第1層103に接合する。この接合は、金属等を間に介さない半導体直接接合が好ましい。第1層103側の表面に結晶成長時に発生したダストなどがある場合には、ウェットエッチングや化学機械研磨などにより除去することが好ましい。
 次のステップS3では、第2基板201Sを薄膜化する(図10A参照)。具体的には、第2基板201Sを熱処理によりプロトン注入層で切断する。これにより、第1層103側に100nmのn-InP薄膜201aが残る。
 次のステップS4では、第2多層膜反射鏡202、第1クラッド層203、活性層204、第2クラッド層205、トンネルジャンクション層206及びn-InP層207aを積層する(図10B参照)。具体的には、MOCVD法により、ステップS3で生成された積層体のn-InP薄膜201a(図10Bでは不図示)上に、第2層201としてのn-InP層、第2多層膜反射鏡202(例えばn-InP/n-AlGaInAsが10ペア)、第1クラッド層203としてのn-InP層、活性層204としてのAlGaInAs/AlGaInAs多重量子井戸層、第2クラッド層205としてのp-InP層、トンネルジャンクション層206及びn-InP層207aをこの順に成長させる。
 次のステップS5では、TJメサを形成する(図11A参照)。具体的には、フォトリソグラフィーにより、トンネルジャンクション層206及びn-InP層207aを含むTJメサ(直径が例えば10μm)を形成する。エッチングはウェットエッチングで行い、最上層のn-InP層207aは臭化水素と過酸化水素を含む混合溶液によりエッチングし、トンネルジャンクション層206は硫酸と過酸化水素を含む混合水溶液によりエッチングする。
 次のステップS6では、埋め込み層207及びコンタクト層208を積層する(図11B参照)。具体的には、MOCVD法により、ステップS5で生成された積層体上に埋め込み層207としてのn-InP層及びコンタクト層208としてn-InGaAs層をこの順に積層する。この結果、埋め込み層207によりTJメサが埋め込まれ、埋め込み層207上にコンタクト層208が形成される。
 次のステップS7では、コンタクト層208を成形する(図12A参照)。具体的には、コンタクト層208を選択的にエッチングして例えば内径16μm、外径50μmのドーナツ状に成形する。なお、ドーナツ状のコンタクト層208上に例えばリフトオフ法によりリング状のアノード電極を形成してもよい。
 次のステップS8では、メサを形成する(図12B参照)。具体的には、フォトリソグラフィーにより、ドーナツ状のコンタクト層208の外径に合わせたメサを形成する。このときのエッチングは、ドライエッチングが好ましく、エッチング底面を例えば第1クラッド層203内に位置させる。
 次のステップS9では、カソード電極306を形成する(図13参照)。具体的には、例えばリフトオフ法により、メサの周辺の第1クラッド層203上にカソード電極306を形成する。このときのカソード電極306の電極材料の成膜は、スパッタ法や蒸着法により行う。
 次のステップS10では、絶縁膜303を成膜する(図14A参照)。具体的には、絶縁膜303を全面に成膜する。
 次のステップS11では、絶縁膜303の一部を除去する(図14B参照)。具体的には、絶縁膜303のメサの頂部を覆う部分及びカソード電極306を覆う部分を例えばドライエッチングにより除去する。この結果、メサの頂部及びカソード電極306が露出する。
 次のステップS12では、アノード配線305を形成する(図15A参照)。具体的には、例えばリフトオフ法により、メサの周辺及び側面に形成された絶縁膜303に沿って、コンタクト層208に一部(リング状の部分)が接触するアノード配線305を形成する。このときのアノード配線305の電極材料の成膜は、スパッタ法や蒸着法により行う。
 最後のステップS13では、第2反射鏡R2を形成する(図15B参照)。具体的には、先ず、SiO/Taからなる誘電体多層膜(ペア数が7ペア)を全面に成膜する。次いで、フォトリソグラフィーにより、メサの頂部上に形成された誘電体多層膜以外の誘電体多層膜を選択的に除去する。この結果、メサの頂部上に第2反射鏡R2が形成される。その後、面発光レーザ10を個片化し、必要に応じてヒートシンク上に実装し、アノード配線305及びカソード電極306を例えばワイヤーボンディングによりレーザドライバの対応する端子に接続する。
≪面発光レーザの製造方法の第2例≫
 以下、面発光レーザ10の製造方法の第2例について、図16のフローチャート(ステップS21~S35)、図9A、図17A~図26を参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板101の基材となる1枚のウェハ上に複数の面発光レーザ10を同時に生成する。次いで、一連一体の複数の面発光レーザ10を分離して、チップ状の複数の面発光レーザ10(面発光レーザチップ)を得る。
 最初のステップS21では、第1積層体を生成する(図9A参照)。具体的には、一例として、MOCVD法(有機金属気層成長法)により、第1基板としての基板101(GaAs基板)上にバッファー層、第1多層膜反射鏡102(例えばGaAs/AlAsが25ペア)及び第1層103(GaAs層)をこの順に成長させて第1積層体を生成する。
 次のステップS22では、第2積層体を生成する(図17A参照)。具体的には、MOCVD法により、第2基板201Sとしてのn-InP基板上に第2多層膜反射鏡202(例えばn-InP/n-AlGaInAsが10ペア)、第1クラッド層203としてのn-InP層、活性層204としてのAlGaInAs/AlGaInAs多重量子井戸層、第2クラッド層205としてのp-InP層、トンネルジャンクション層206及びn-InP層207aをこの順に成長させて第2積層体を生成する。
 次のステップS23では、TJメサを形成する(図17B参照)。具体的には、フォトリソグラフィーにより、第2積層体にトンネルジャンクション層206及びn-InP層207aを含むTJメサ(直径が例えば10μm)を形成する。このときのエッチングはウェットエッチングで行い、最上層のn-InP層207aは臭化水素と過酸化水素を含む混合溶液によりエッチングし、トンネルジャンクション層206は硫酸と過酸化水素を含む混合水溶液によりエッチングする。
 次のステップS24では、埋め込み層207及びコンタクト層208を積層する(図18A参照)。具体的には、MOCVD法により、第2積層体上に埋め込み層207としてのn-InP層及びコンタクト層208としてn-InGaAs層をこの順に成長させる。この結果、埋め込み層207によりTJメサが埋め込まれ、埋め込み層207上にコンタクト層208が形成される。
 次のステップS25では、コンタクト層208を成形する(図18B参照)。具体的には、コンタクト層208を選択的にエッチングして例えば内径16μm、外径50μmのドーナツ状に成形する。なお、ドーナツ状のコンタクト層208上に例えばリフトオフ法によりリング状のアノード電極を形成してもよい。
 次のステップS26では、メサを形成する(図19A参照)。具体的には、フォトリソグラフィーにより、第2積層体にドーナツ状のコンタクト層208の外径に合わせたメサを形成する。このときのエッチングは、例えばドライエッチングにより行い、エッチング底面を例えば第1クラッド層203内に位置させる。
 次のステップS27では、カソード電極306を形成する(図19B参照)。具体的には、例えばリフトオフ法により、第2積層体のメサの周辺の第1クラッド層203上にカソード電極306を形成する。このときのカソード電極306の電極材料の成膜は、スパッタ法や蒸着法により行う。
 次のステップS28では、絶縁膜303を成膜する(図20参照)。具体的には、絶縁膜303を第2積層体の全面に成膜する。
 次のステップS29では、絶縁膜303の一部を除去する(図21A参照)。具体的には、絶縁膜303のメサの頂部を覆う部分及びカソード電極306を覆う部分を例えばドライエッチングにより除去する。この結果、メサの頂部及びカソード電極306が露出する。
 次のステップS30では、アノード配線305を形成する(図21B参照)。具体的には、例えばリフトオフ法により、メサの周辺及び側面に形成された絶縁膜303に沿って、コンタクト層208に一部(リング状の部分)が接触するアノード配線305を形成する。このときのアノード配線305の電極材料の成膜は、スパッタ法や蒸着法により行う。
 次のステップS31では、第2反射鏡R2を形成する(図22A参照)。具体的には、先ず、SiO/Taからなる誘電体多層膜(ペア数が7ペア)を第2積層体の全面に成膜する。次いで、フォトリソグラフィーにより、メサの頂部上に形成された誘電体多層膜以外の誘電体多層膜を選択的に除去する。この結果、メサの頂部上に第2反射鏡R2が形成される。
 次のステップS32では、第2積層体に支持基板SBを貼り付ける(図22B参照)。具体的には、第2積層体のメサが形成された側の表面に例えばワックスWを介して支持基板SBを貼り付ける。
 次のステップS33では、第2基板201Sを薄膜化する(図23参照)。具体的には、例えばCMP装置を用いて、第2基板201Sの裏面(下面)を研磨して薄膜化する。この結果、第2層201としてのn-InP層が残存する。
 次のステップS34では、第1及び第2積層体を接合する(図24、図25参照)。具体的には、第1積層体の第1層103としてのGaAs層と第2積層体の第2層201としてのn-InP層とを接合する。この接合は、金属等を間に介さない半導体直接接合が好ましい。第1層103側の表面に結晶成長時に発生したダストなどがある場合には、ウェットエッチングや化学機械研磨などにより除去することが好ましい。
 最後のステップS35では、支持基板SBを除去する(図26参照)。具体的には、加熱によりワックスWを溶解させて、支持基板SB及びワックスWを除去する。その後、面発光レーザ10を個片化し、必要に応じてヒートシンク上に実装し、アノード配線305及びカソード電極306を例えばワイヤーボンディングによりレーザドライバの対応する端子に接続する。
≪面発光レーザ及びその製造方法の効果≫
 本技術の第1実施形態の実施例1に係る面発光レーザ10は、第1反射鏡R1を含む第1構造ST1と、第2反射鏡R2を含む第2構造ST2と、第1及び第2構造ST1、ST2の間に配置された活性層204と、を備え、第1反射鏡R1は、積層された第1及び第2多層膜反射鏡102、202を有し、第1多層膜反射鏡102は、第1材料系からなり、第2多層膜反射鏡202は、第1材料系とは異なる第2材料系からなる。
 面発光レーザ10では、第1反射鏡R1が異なる材料系からなる第1及び第2多層膜反射鏡102、202を有しているため、第1反射鏡R1全体として一方の材料系による欠点(例えば放熱性が悪くなることや基板の反りが大きくなること)を他方の材料系により補うことができる。
 結果として、面発光レーザ10によれば、第1反射鏡R1が有する第1及び第2多層膜反射鏡102、202の材料系による欠点を第1反射鏡R1全体として補うことができる面発光レーザを実現できる。
 第1及び第2多層膜反射鏡102、202は、いずれも半導体多層膜反射鏡であることが好ましい。これにより、第1反射鏡R1全体において高反射率及び導電性を確保することができる。この場合、例えばカソード電極306の設置の自由度が高い。
 第1材料系は、GaAsに格子整合する化合物半導体であり、第2材料系は、InPに格子整合する化合物半導体である。これにより、第1反射鏡R1において、第1材料系による基板の反りが大きくなる欠点を第2材料系の導入により補うことができ、且つ、第2材料系による放熱性が悪くなる欠点を第1材料系の導入により補うことができる。この結果、面発光レーザ10では、少なくとも放熱性の低下及び歩留まりの低下を抑制することができる。
 補足すると、面発光レーザ10は、第1反射鏡R1が第1及び第2多層膜反射鏡102、202を含むので、第1反射鏡R1が例えばGaAsに格子整合する半導体多層膜反射鏡のみで構成される場合に比べて、第1多層膜反射鏡102及び第1層103の反りを抑制できるため接合不良を抑制でき、ひいては歩留まりの低下を抑制できる。さらに、面発光レーザ10は、第1反射鏡R1が第1及び第2多層膜反射鏡102、202を含むので、第1反射鏡R1が例えばInPに格子整合する半導体多層膜反射鏡のみで構成される場合に比べて、放熱性の低下を抑制できる。
 第1材料系は、格子定数がGaAsの格子定数の±0.2%の範囲内にあり、第2材料系は、格子定数がInPの格子定数の±0.2%の範囲内にあることが好ましい。
 第1多層膜反射鏡102と活性層204との間に第2多層膜反射鏡202が配置されている。これにより、第2多層膜反射鏡202を第2材料系からなる共振器(長波長帯の共振器)の実質的な下部反射鏡として機能させることができる。
 活性層204は、GaAs系化合物半導体(例えばAlGaInAs)又はGaAsP系化合物半導体(例えばGaInAsP)からなることが好ましい。これにより、発振波長λを長波長側(例えば900nm帯以上)とすることができる。
 活性層204は、AlGaInAs又はGaInAsPからなる量子井戸構造を有することがより好ましい。
 活性層204の発光波長は、1.2μm以上2μm以下であることが好ましい。
 第1構造ST1は、第1及び第2多層膜反射鏡102、202の間に配置された中間層MLを更に含み、中間層MLは、第1多層膜反射鏡102側に配置された、GaAsに格子整合する化合物半導体からなる第1層103と、第2多層膜反射鏡202側に配置された、InPに格子整合する化合物半導体からなる第2層201と、を有する。これにより、第1及び第2多層膜反射鏡102、202の各々の表面を接合面としなくてよいため、各多層膜反射鏡の表面を良好に保つことができる。
 第1及び第2層103、201は、互いに接合されている。これにより、実質的な共振器内に接合界面を存在させる必要がなく、発振波長λの面内均一性の低下を抑制できる。
 第1構造ST1は、第1反射鏡R1の活性層204側とは反対側に配置された第1基板101(例えばGaAs基板)を更に含む。これにより、第1基板101上にGaAsに格子整合する化合物半導体からなる第1多層膜反射鏡102をエピタキシャル成長させることができる。
 第1材料系は、GaAs/AlGa1-XAs(0<X≦1)であることが好ましい。これにより、第1基板101としてのGaAs基板上に第1多層膜反射鏡102をエピタキシャル成長させることができる。
 第2材料系は、AlGaInAsを含むことが好ましい。これにより、第2層201(InP層)又は第2基板201S(InP基板)上に第2多層膜反射鏡202をエピタキシャル成長させることができる。
 第2材料系は、InP/AlGaInAs又はAlInAs/AlGaInAsであることが好ましい。
 中間層MLの厚さは、300nm以下であることが好ましい。これにより、実質的に第1反射鏡R1の厚型化を抑制することができる。
 第2多層膜反射鏡202のペア数は、1以上20以下であることが好ましい。これにより、基板の反りを低減させることができ、且つ、放熱性が悪化すること及び第1反射鏡R1のストップバンド幅が狭くなることを抑制することができる。
 第2反射鏡R2は、誘電体多層膜反射鏡である。これにより、少ないペア数で高反射率を得ることできるため、第2反射鏡R2の薄型化を図ることができる。
 第2反射鏡R2は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなることが好ましい。
 面発光レーザ10の製造方法の第1例は、第1基板101上に第1反射鏡R1の一部である第1多層膜反射鏡102及び第1層103を含む第1半導体構造を積層する工程と、該第1半導体構造と第2基板201Sとを接合する工程と、第2基板201S上に第1反射鏡R1の他部である第2多層膜反射鏡202、活性層204及びトンネルジャンクション層206を第2基板201S側からこの順に含む第2半導体構造を形成する工程と、第2基板201Sを薄膜化する工程と、該第2半導体構造上に第2反射鏡R2を形成する工程とを含む。
 面発光レーザ10の製造方法の第1例によれば、第1反射鏡R1が有する第1及び第2多層膜反射鏡の材料系による欠点を第1反射鏡R1全体として補うことができる面発光レーザ10を少ない工数で製造することができる。
 上記薄膜化する工程は、上記接合する工程と上記第2半導体構造を形成する工程との間に行われることが好ましい。
 面発光レーザ10の製造方法の第2例は、第1基板101上に第1反射鏡R1の一部である第1多層膜反射鏡102及び第1層103を含む第1積層体を生成する工程と、第2基板201S上に第1反射鏡R2の他部である第2多層膜反射鏡202、活性層204、トンネルジャンクション層206及び第2反射鏡R2をこの順に含む第2積層体を生成する工程と、第2基板201Sを薄膜化する工程と、第1及び第2積層体を接合する工程とを含む。
 面発光レーザ10の製造方法の第2例によれば、第1反射鏡R1が有する第1及び第2多層膜反射鏡の材料系による欠点を第1反射鏡R1全体として補うことができる面発光レーザ10を製造することができる。
 上記薄膜化する工程は、上記第2積層体を生成する工程と上記接合する工程との間に行われることが好ましい。
<2.本技術の第1実施形態の実施例2に係る面発光レーザ>
 図27は、本技術の第1実施形態の実施例2に係る面発光レーザ20の断面図である。面発光レーザ20は、図27に示すように、トンネルジャンクション層206が埋め込み型でない点を除いて、実施例1に係る面発光レーザ10と同様の構成を有する。
 面発光レーザ20では、トンネルジャンクション層206がメサ状ではなく幅広の平坦な層となっている。トンネルジャンクション層206の周辺部は、例えば環状のイオン注入領域IIAが形成され高抵抗化されている。すなわち、トンネルジャンクション層206は、低抵抗な中央部が電流通過領域となり、高抵抗な周辺部が電流狭窄領域となっている。イオン注入領域IIAの内径(電流狭窄径)は、例えば10μmである。イオン注入領域IIAのイオンには、例えばプロトン(H)が用いられている。
 面発光レーザ20では、第2反射鏡R2としての誘電体多層膜反射鏡のペア数が例えば8ペアである。
 面発光レーザ20は、実施例1に係る面発光レーザ10の製造方法と概ね同様の製法により製造することができる。但し、トンネルジャンクション層206上に埋め込み層207の一部(下部)を成長させた後、該一部の電流通過領域に対応する領域上にフォトリソグラフィーにより例えばSiOからなる保護膜を形成し、該保護膜をマスクとしてイオン注入を行う。その後、埋め込み層207の他部(上部)を再成長させる。
 面発光レーザ20によれば、実施例1に係る面発光レーザ10と同様の効果を得ることできる。
<3.本技術の第1実施形態の実施例3に係る面発光レーザ>
 図28は、本技術の第1実施形態の実施例3に係る面発光レーザ30の断面図である。面発光レーザ30では、図28に示すように、アノード配線305とカソード電極306とが異なる面側に配置されている点を除いて、実施例1に係る面発光レーザ10と同様の構成を有する。
 面発光レーザ30では、アノード配線305、コンタクト層208、BTJ、第2クラッド層205を介して活性層204に注入された電流は、第1クラッド層203、第2多層膜反射鏡202、中間層ML、第1多層膜反射鏡102及び基板101を介してカソード電極306に到達する。
 面発光レーザ30は、実施例1に係る面発光レーザ10の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ30によれば、実施例1に係る面発光レーザ10と同様の効果を得ることができる。
<4.本技術の第1実施形態の実施例4に係る面発光レーザ>
 図29は、本技術の第1実施形態の実施例4に係る面発光レーザ40の断面図である。面発光レーザ40では、図29に示すように、BTJにおいて複数のトンネルジャンクション層206がアレイ状に配置されている点を除いて、実施例1に係る面発光レーザ10と同様の構成を有する。
 活性層204は、複数のトンネルジャンクション層206に対応する複数の領域が発光領域となる。すなわち、面発光レーザ40は、実質的に面発光レーザアレイを構成する。ここでは、一例として、複数(例えば3×3=9)のトンネルジャンクション層206が面内方向(例えば図29の紙面に平行な方向及び垂直な方向)に例えば50μmのピッチで2次元アレイ状に配置されている。
 面発光レーザ40は、実施例1に係る面発光レーザ10の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ40によれば、実施例1に係る面発光レーザ10と同様の効果を得ることができるとともに、アレイ化により、複数のレーザ光を出射することが可能である。
<5.本技術の第1実施形態の実施例1の変形例1に係る面発光レーザ>
 図30は、本技術の第1実施形態の実施例1の変形例1に係る面発光レーザ10-1の断面図である。面発光レーザ10-1では、図30に示すように、メサMの底面が中間層MLの第2層201内に位置している点を除いて、実施例1に係る面発光レーザ10と同様の構成を有する。
 面発光レーザ10-1は、実施例1に係る面発光レーザ10の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ10-1によれば、実施例1に係る面発光レーザ10と同様の効果を得ることができる。
<6.本技術の第1実施形態の実施例1の変形例2に係る面発光レーザ>
 図31は、本技術の第1実施形態の実施例1の変形例2に係る面発光レーザ10-2の断面図である。面発光レーザ10-2では、図31に示すように、メサMの底面が基板101表面(上面)である点及びカソード電極306が基板101の裏面(下面)に設けられている点を除いて、実施例1に係る面発光レーザ10と同様の構成を有する。
 面発光レーザ10-2は、実施例1に係る面発光レーザ10の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ10-2によれば、実施例1に係る面発光レーザ10と同様の効果を得ることができる。
 なお、実施例1の係る面発光レーザの変形例として、例えばメサMの底面が第2多層膜反射鏡202内に位置するものや、中間層MLの第1層103内に位置するものや、第1多層膜反射鏡102内に位置するものや、基板101内に位置するものも挙げられる。
<7.本技術の第1実施形態の実施例2の変形例に係る面発光レーザ>
 図32は、本技術の第1実施形態の実施例2の変形例に係る面発光レーザ20-1の断面図である。面発光レーザ20-1では、メサMが形成されていない点を除いて、実施例2に係る面発光レーザ20と概ね同様の構成を有する。
 面発光レーザ20-1では、埋め込み層207に代えてベタ状のトンネルジャンクション層206上に第3クラッド層209(例えばn-InP層)が積層されている。第3クラッド層209の発光領域に対応する領域上に第2反射鏡R2が設けられている。第3クラッド層209の第2反射鏡R2の周辺領域上に例えばリング状のアノード電極304が第2反射鏡R2を取り囲むように設けられている。アノード電極304は、例えばアノード配線305の材料と同様の材料からなる。
 面発光レーザ20-1は、実施例2に係る面発光レーザ20の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ20-1によれば、メサMを形成する必要がない分、製造プロセスを簡略化できる。
<8.本技術の第1実施形態の実施例3の変形例に係る面発光レーザ>
 図33は、本技術の第1実施形態の実施例3の変形例に係る面発光レーザ30-1の断面図である。面発光レーザ30-1では、メサMが形成されていない点を除いて、実施例3に係る面発光レーザ30と概ね同様の構成を有する。
 面発光レーザ30-1では、埋め込み層207に代えてベタ状のトンネルジャンクション層206上に第3クラッド層209(例えばn-InP層)が積層されている。第3クラッド層209の発光領域に対応する領域上に第2反射鏡R2が設けられている。第3クラッド層209の第2反射鏡R2の周辺領域上に例えばリング状のアノード電極304が第2反射鏡R2を取り囲むように設けられている。基板101の裏面(下面)にカソード電極306が設けられている。
 面発光レーザ30-1は、実施例3に係る面発光レーザ30の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ30-1によれば、メサMを形成する必要がない分、製造プロセスを簡略化できる。
<9.本技術の第1実施形態の実施例4の変形例に係る面発光レーザ>
 図34は、本技術の第1実施形態の実施例4の変形例に係る面発光レーザ40-1の断面図である。面発光レーザ40-1では、図34に示すように、メサMが形成されていない点を除いて、実施例4に係る面発光レーザ40と概ね同様の構成を有する。
 面発光レーザ40-1では、埋め込み層207の複数の発光領域に対応する複数の領域上に跨るように第2反射鏡R2が設けられている。埋め込み層207の第2反射鏡R2の周辺領域上に例えばリング状のアノード電極304が第2反射鏡R2を取り囲むように設けられている。基板101の裏面(下面)にカソード電極306が設けられている。
 面発光レーザ40-1では、活性層204の発光領域を設定する複数(例えば5×5=25)のトンネルジャンクション層206が面内方向(例えば図34の紙面に平行な方向及び垂直な方向)に2次元アレイ状に例えば50μmのピッチで配置されている。
 面発光レーザ40-1は、実施例4に係る面発光レーザ40の製造方法と概ね同様の製法により製造することができる。
 面発光レーザ40-1によれば、メサMを形成する必要がない分、製造プロセスを簡略化できる。
<10.本技術の第1実施形態の変形例に係る面発光レーザ>
 図35は、本技術の第1実施形態の変形例に係る面発光レーザ50の断面図である。面発光レーザ50では、図35に示すように、第1及び第2多層膜反射鏡102、202の位置関係が実施例1に係る面発光レーザ10とは逆である。
 面発光レーザ50では、一例として、基板200としてのInP基板上に第2多層膜反射鏡202、第2層201、第1層103、第1多層膜反射鏡102、第1クラッド層104、活性層105、第2クラッド層106、酸化狭窄層107を内部に含む第2反射鏡R2及びコンタクト層108がこの順に積層されている。
 面発光レーザ50では、一例として、第1クラッド層104の一部(上部)、活性層105、第2クラッド層106、酸化狭窄層107を含む第2反射鏡R2及びコンタクト層108を含んでメサMが構成されている。
 第1クラッド層104は、n型のGaAs系化合物半導体(例えばn-AlGaAs)からなる。第2クラッド層106は、p型のGaAs系化合物半導体(例えばp-AlGaAs)からなる。
 活性層105は、GaAs系化合物半導体(例えばAlGaAs)からなる障壁層及び量子井戸層を含む量子井戸構造を有する。この量子井戸構造は、単一量子井戸構造(QW構造)であってもよいし、多重量子井戸構造(MQW構造)であってもよい。
 酸化狭窄層107は、一例として、AlAsからなる非酸化領域107aと、その周囲を取り囲むAlAsの酸化物(例えばAl)からなる酸化領域107bとを有する。酸化狭窄層107は、電流・光閉じ込め機能を有する。
 面発光レーザ50の第2反射鏡R2は、一例として、第2導電型(例えばp型)の半導体多層膜反射鏡であり、屈折率が互いに異なる複数種類(例えば2種類)の半導体層(屈折率層)が発振波長の1/4波長の光学厚さで交互に積層された構造を有する。第2反射鏡R2の各屈折率層は、第2導電型(例えばp型)のGaAs系化合物半導体(例えばp-AlGaAs)からなる。
 コンタクト層108は、第2反射鏡R2上に配置されている。コンタクト層108は、例えば第2導電型(例えばp型)のGaAs系化合物半導体からなる。
 面発光レーザ50の製造方法は、InP基板に格子整合する化合物半導体からなる積層構造及びGaAs系化合物半導体からなる積層構造の作製方法が実施例1に係る面発光レーザ10の製造方法とは逆である。
 面発光レーザ50によれば、第1反射鏡R1が異なる材料系からなる第1及び第2多層膜反射鏡102、202を有しているため、第1反射鏡R1全体として一方の材料系による欠点(例えば放熱性が悪くなることや基板の反りが大きくなること)を他方の材料系により補うことができる。
 第1多層膜反射鏡102を構成する第1材料系は、GaAsに格子整合する化合物半導体であり、第2多層膜反射鏡202を構成する第2材料系は、InPに格子整合する化合物半導体である。これにより、第1反射鏡R1において、第1材料系による基板の反りが大きくなる欠点を第2材料系の導入により補うことができ、且つ、第2材料系による放熱性が悪くなる欠点を第1材料系の導入により補うことができる。この結果、面発光レーザ50では、少なくとも放熱性の低下及び歩留まりの低下を抑制することができる。
 補足すると、面発光レーザ50では、第1反射鏡R1が第1及び第2多層膜反射鏡102、202を含むので、第1反射鏡R1が例えばGaAsに格子整合する半導体多層膜反射鏡のみで構成される場合に比べて、第1多層膜反射鏡102及び第1層103の反りを抑制できるため接合不良を抑制でき、ひいては歩留まりの低下を抑制できる。さらに、面発光レーザ50によれば、第1反射鏡R1が第1及び第2多層膜反射鏡102、202を含むので、第1反射鏡R1が例えばInPに格子整合する半導体多層膜反射鏡のみで構成される場合に比べて、放熱性の低下を抑制できる。
 ところで、面発光レーザアレイは高出力を得るのに有利な構造である。例えば特開平2017-168715号には、一般的な面発光レーザアレイの一例が開示されている。この面発光レーザアレイは、酸化狭窄層を有するメサ状の発光部を複数有している。酸化狭窄層は、AlAs層がメサ側面から部分的に酸化されており、電流を狭窄する。酸化狭窄層は、酸化により屈折率も低下することから光を横方向に閉じ込める効果もある。
 しかし、この面発光レーザアレイでは、発光部がメサ状であるため、排熱性が低いことと、段差部に微小なクラックが形成され歩留まりと信頼性が悪化するという課題がある。また、1.4μm帯に好適なInP系VCSELではAlAsのような酸化しやすい材料がないため同じような手法で面発光レーザアレイを作製できないという課題もある。
 そこで、発明者らは、以上の課題のうち特に排熱性にフォーカスして、少なくとも排熱性の低下を抑制することができる高出力面発光レーザとして、本技術の第2実施形態に係る面発光レーザを開発した。
 以下、本技術の第2実施形態に係る面発光レーザについて幾つかの実施例を挙げて詳細に説明する。
<11.本技術の第2実施形態の実施例1に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例1に係る面発光レーザ51について説明する。
≪面発光レーザの構成≫
 図37は、本技術の第2実施形態の実施例1に係る面発光レーザ51の断面図である。図38は、本技術の第2実施形態の実施例1に係る面発光レーザ51の平面図である。図37は、図38の37-37線断面図である。
 面発光レーザ51は、図37及び図38に示すように、第1反射鏡R1を含む第1構造ST1と、第2反射鏡R2を含む第2構造ST2と、第1及び第2構造ST1、ST2の間に配置された活性層204とを備えている。すなわち、面発光レーザ51は、活性層204が第1及び第2反射鏡R1、R2で挟まれた垂直共振器構造を有するVCSELである。面発光レーザ51は、一例として、第2反射鏡R2を除いてInP系(InPに格子整合する材料系)からなる。
 活性層204は、一例として、AlGaInAs又はGaInAsPからなる量子井戸構造を有する。活性層204の発光波長は、例えば1.2μm以上2μm以下である。
 第1反射鏡R1は、一例として、n型の半導体多層膜反射鏡である。具体的には、第1反射鏡R2は、例えばInP系DBRであり、AlGaInAsを含むことが好ましい。より具体的には、第1反射鏡R2は、InP/AlGaInAsのペア又はAlInAs/AlGaInAsのペアを含むことが好ましい。
 第2反射鏡R2は、一例として、誘電体多層膜反射鏡からなる。第2反射鏡R2は、例えばSiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなることが好ましい。
 面発光レーザ51では、一例として、第1反射鏡R1の反射率が第2反射鏡R2の反射率よりも幾分高く設定された表面出射型の面発光レーザであるが、第2反射鏡R2の反射率を第1反射鏡R1の反射率よりも幾分高く設定することにより裏面出射型の面発光レーザとすることもできる。
 第2構造ST2は、活性層204と第2反射鏡R2との間に設けられた、メサ状の複数(例えば8つ)のトンネルジャンクション層206(複数のTJメサ)と、複数のトンネルジャンクション層206を覆う半導体層である埋め込み層207(例えばn-InP層)とを含む。各トンネルジャンクション層206と埋め込み層207とにより、BTJが構成されている。埋め込み層207の厚さは、200nm以上であることが好ましい。埋め込み層207の厚さは、例えば300nmとすることができる。
 第1構造ST1は、さらに、第1反射鏡R1の活性層204側とは反対側に配置された基板200(例えばInP基板)と、第1反射鏡R1と活性層204との間に配置された第1クラッド層203(例えばn-InP層)とを含む。
 第2構造ST2は、さらに、活性層204と複数のトンネルジャンクション層206との間に配置された第2クラッド層205(例えばp-InP層)とを含む。複数のトンネルジャンクション層206は、一例として、第2クラッド層205上にアレイ状(例えば行列状)に配置されている。各トンネルジャンクション層206は、側方及び上方から埋め込み層207(例えばn-InP層)により覆われている。
 第2構造ST2は、さらに、埋め込み層207の、活性層204側とは反対側に設けられたアノード電極307(電極)を含む。アノード電極307は、一例として、埋め込み層207の、複数のトンネルジャンクション層206のいずれとも重ならない領域上に設けられている。アノード電極307は、前述したアノード配線305と同様の材料からなる。
 アノード電極307は、少なくとも一部が、埋め込み層207と第2反射鏡R2との間に配置されている。詳述すると、第2反射鏡R2が、アノード電極307及び埋め込み層207を切れ目なく連続的に覆っている。
 面発光レーザ51には、一例として、電極設置用の段差部203aが設けられている。段差部203aは、例えば、第1クラッド層203内に底面を有する。該底面上にカソード電極306が設置されている。カソード電極306は、レーザドライバの陰極に電気的に接続される。
 面発光レーザ51には、一例として、素子分離用の段差部200aが設けられている。段差部200aは、基板200内に底面を有する。
 複数のトンネルジャンクション層206(複数のTJメサ)は、光学的に分離されるように面内方向に離間して配置されている。活性層204は、複数のトンネルジャンクション層206に個別に対応する複数の発光領域(電流注入領域)を有する。すなわち、面発光レーザ51は、実質的に、独立した複数の発光部を有する面発光レーザアレイを構成する。よって、面発光レーザ51からは、横モードが基本モード又は高次モードのレーザ光が複数(トンネルジャンクション層206の数と同数)の個所から出射される。
 一方で、複数のトンネルジャンクション層(TJメサ)を埋め込み層で埋め込んだBTJ構造を有する従来の面発光レーザ(例えば特開2014-203894号)は、複数のトンネルジャンクション層が光学的に結合するように近接して配置され、活性層が実質的に単一の発光領域を有する。すなわち、当該面発光レーザは、実質的に単一の発光部を有する面発光レーザを構成する。よって、当該面発光レーザからは、横モードが基本モードのレーザ光が単一個所から出射される。
 このように、従来の面発光レーザ(例えば特開2014-203894号)では、隣接するTJメサ同士の間隔を狭くして光学的に結合させることを目的としているのに対して、面発光レーザ51では、隣接するTJメサ同士の間隔を広げて光学的に分離することにより横モードをTJメサ毎に孤立化させる。
 面発光レーザ51では、隣接するTJメサ間での熱干渉を抑制でき、長時間の連続した高出力レーザ発振が可能となる。さらに、面発光レーザ51では、隣接するTJメサ間に対応する領域に電極を配置しても、実質的に光学的な損失がほとんど発生せず、光学特性に対する影響がほとんどない。一方、従来の面発光レーザ(例えば特開2014-203894号)では、隣接するTJメサ間で熱干渉を抑制できず、また隣接するTJメサ間に対応する領域に光学的に損失となる電極を配置することができない。
 図39に示すように、複数のトンネルジャンクション層206のうち隣り合う2つのトンネルジャンクション層206の間隔dgapは、複数のトンネルジャンクション層206の各々の径dTJよりも大きい。これにより、隣り合う2つのトンネルジャンクション層206を光学的に分離することが可能となるとともに、隣接するTJメサ間での熱干渉が抑制される。
 隣り合う2つのトンネルジャンクション層206の間隔dgapは、複数のトンネルジャンクション層206径dTJの3倍以上であることが好ましく、4倍以上であることがより好ましく、5倍以上であることがより一層好ましい。これにより、隣接するTJメサ同士をより確実に光学的に分離することが可能となる。例えば、dTJが10μmであるときに、dgapが30μm以上であることが好ましく、40μm以上であることがより好ましく、50μm以上であることがより一層好ましい。
 図40は、トンネルジャンクション層206の配列ピッチ(dgap+dTJ)と最高温度Tmaxとの関係を示すグラフである。補足すると、図40は、トンネルジャンクション層206の数(N_emitter)が8、dTJ(Φ)が10μm、トンネルジャンクション層206に0.1Wの熱(Qin)が発生したときの、最低温度が25℃(Tbottom、環境温度)の定常状態における最高温度を有限要素法により算出した結果を示す。図40から、ピッチが40μm未満の場合に、ピッチが小さくなるにつれて隣接するTJメサ間での熱干渉が急激に強くなり最高温度が急激に高くなる。逆に、ピッチが40μm以上の場合に、ピッチが大きくなるにつれて隣接するTJメサ間での熱干渉が徐々に弱くなり最高温度が最低値(例えば42℃)に漸近していくことがわかる。補足すると、最高温度は、ピッチが100μm以上では略一定値(例えば42℃)となる。
 図41Aは、トンネルジャンクション層206の配列ピッチと最高温度の具体例1を示す図である。図41Bは、トンネルジャンクション層206の配列ピッチと最高温度の具体例2を示す図である。面発光レーザ51では、図41Aに示すようにピッチが20μmのときに最高温度が50.5℃となり、図41Bに示すようにピッチが60μmのときに最高温度が43.8℃となっている。
 以上より、熱干渉を効果的に抑制しつつ発光部を高密度配置する観点から、複数のトンネルジャンクション層206の配列ピッチは、40μm以上100μm以下であることが好ましく、50μm以上90μm以下であることがより好ましく、60μm以上80μm以下であることがより一層好ましい。
 アノード電極307は、一例として、電極部307a、パッド部307b及び接続部307cを一体に有する。
 電極部307aは、複数(例えば8つ)のトンネルジャンクション層206に対応する複数(例えば8つ)の開口部APを有する層状部からなる。電極部307aは、平面視において、複数のトンネルジャンクション層206の各々の周辺に存在する部分を有する。該部分は、平面視において、対応する前記トンネルジャンクション層206と該トンネルジャンクション層206に隣接するトンネルジャンクション層206との間に少なくとも一部(例えば一部)が存在する。該部分は、平面視において、対応するトンネルジャンクション層206を囲んでいる。
 以上のように、電極部307aが、各トンネルジャンクション層206に対応する部分を有するので、隣接するTJメサ同士の間隔を広げても、複数のトンネルジャンクション層206を介して対応する複数の発光領域に均一に電流を注入することができ、動作電圧の上昇も抑制できる。
 パッド部307bは、接続部307cを介して電極部307aと接続されている。パッド部307bは、レーザドライバの陽極に電気的に接続される。
≪面発光レーザの動作≫
 以下、面発光レーザ51の動作について説明する。面発光レーザ51では、レーザドライバの陽極側からアノード電極307を介して流入された電流が、各BTJで狭窄され、第2クラッド層205を経て、活性層204の該BTJに対応する発光領域に注入される。このとき、各発光領域が発光し、該発光領域からの光が第1及び第2反射鏡R1、R2の間を対応するBTJで狭窄され且つ該発光領域で増幅されつつ往復し、発振条件を満たしたときに第2反射鏡R2側からレーザ光として出射される。各発光領域に注入された電流は、第1クラッド層203及びカソード電極306をこの順に介してレーザドライバの陰極側へ流出される。
 図42Aに示すように、面発光レーザ51の駆動時にトンネルジャンクション層206で発生した熱の一部は、第2クラッド層205及び活性層204をこの順に介して基板200側(下側)に排出され、他部は、埋め込み層207及び/又は第2反射鏡R2、第2クラッド層205及び活性層204をこの順に介して基板200側(下側)に排出される。このように、面発光レーザ51では、トンネルジャンクション層206近傍で発生した熱の排熱経路が多く存在するため、排熱性に優れ、素子の駆動時の温度上昇を十分に抑制できる。
 一方、図42Bに示す従来の面発光レーザでは、駆動時に各メサの酸化狭窄層OCL近傍で発生した熱は、第2クラッド層CL2の一部、活性層AL及び第1クラッド層CL1を介して基板側に排出される。このように、従来の面発光レーザでは、酸化狭窄層OCLで発生した熱の排熱経路が少ないため、排熱性に劣り、素子の駆動時の温度上昇を十分に抑制できない。
≪面発光レーザの製造方法の一例≫
 以下、面発光レーザ51の製造方法の一例について、図43のフローチャート等を参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板200の基材となる1枚のウェハ上に複数の面発光レーザ51を同時に生成する。次いで、一連一体の複数の面発光レーザ51を分離して、チップ状の複数の面発光レーザ51(面発光レーザチップ)を得る。
 最初のステップS41では、積層体を生成する(図44A参照)。具体的には、例えばMOCVD法により、基板200上に第1反射鏡R1、第1クラッド層203、活性層204、第2クラッド層205及びトンネルジャンクション層206をこの順に積層して積層体を生成する。
 次のステップS42では、複数のTJメサを形成する(図44B参照)。具体的には、フォトリソグラフィー及びエッチングにより、積層体に複数のトンネルジャンクション層206(直径が例えば10μm、ピッチが例えば50μm)を形成する。
 次のステップS43では、埋め込み層207を形成する(図45A参照)。具体的には、例えばMOCVD法により、複数のTJメサが形成された積層体上に埋め込み層207としてのn-InP層を成膜する。この結果、埋め込み層207によりTJメサが埋め込まれる。
 次のステップS44では、段差を形成する(図45B参照)。具体的には、フォトリソグラフィー及びエッチングにより、電極設置用の段差部203aと、素子分離用の段差部200aとを形成する。
 次のステップS45では、アノード電極307及びカソード電極306を形成する(図46A参照)。具体的には、例えばリフトオフ法により、埋め込み層207上にアノード電極307を形成するとともに、段差部203aの底面上にカソード電極306を形成する。このときの電極材料の成膜は、スパッタ法や蒸着法により行う。
 次のステップS46では、絶縁膜303を成膜する(図46B参照)。具体的には、絶縁膜303を全面に成膜する。
 次のステップS47では、絶縁膜303の一部を除去する(図47A参照)。具体的には、絶縁膜303のアノード電極307を覆う部分及びカソード電極306を覆う部分を例えばドライエッチングにより除去する。この結果、アノード電極307及びカソード電極306が露出する。
 最後のステップS48では、第2反射鏡R2を形成する(図47B参照)。具体的には、先ず、誘電体多層膜を全面に成膜する。次いで、フォトリソグラフィーにより、アノード電極307上及び埋め込み層207上に形成された誘電体多層膜以外の誘電体多層膜を選択的に除去する。この結果、第2反射鏡R2が形成される。その後、面発光レーザ51を個片化し、必要に応じてヒートシンク上に実装し、アノード電極307及びカソード電極306を例えばワイヤーボンディングによりレーザドライバの対応する端子に接続する。
<12.本技術の第2実施形態の実施例2に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例2に係る面発光レーザ52について説明する。
 図48Aは、本技術の第2実施形態の実施例2に係る面発光レーザ52の平面図である。図48Bは、本技術の第2実施形態の実施例2に係る面発光レーザ52の断面図である。図48Bは、図48Aの48B-48B線断面図である。
 面発光レーザ52は、図48A及び図48Bに示すように、アノード電極307の電極部307aにおいて、平面視において、複数のトンネルジャンクション層206の各々の周辺に存在する部分であって、対応するトンネルジャンクション層206を囲んでいる略円環状の部分307a1が例えば直線状の連結部307a2を介して連結されている点を除いて、実施例1に係る面発光レーザ51と概ね同様の構成を有する。
 面発光レーザ52は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ52によれば、実施例1に係る面発光レーザ51と同様の効果を奏する。
<13.本技術の第2実施形態の実施例3に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例3に係る面発光レーザ53について説明する。
 図49Aは、本技術の第2実施形態の実施例3に係る面発光レーザ53の断面図である。図49Bは、本技術の第2実施形態の実施例3に係る面発光レーザ53の平面図である。図49Aは、図49Bの49A-49A線断面図である。
 面発光レーザ53は、図49A及び図49Bに示すように、第1構造ST1の基板101がGaAs基板、第1反射鏡R1がGaAs系半導体DBRであり、第1構造ST1の第1クラッド層203、第2構造ST2の活性層204、第2クラッド層205、トンネルジャンクション層206及び埋め込み層207がInP系の化合物半導体からなる点を除いて、実施例1に係る面発光レーザ51と同様の構成を有する。
 面発光レーザ53は、第1反射鏡R1と第1クラッド層203との間に接合界面BIを有する。
 面発光レーザ53は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ53によれば、面発光レーザ51と同様の効果を奏するとともに、基板101及び第1反射鏡R1にInP系の材料よりも放熱性に有利なGaAs系の材料を用いているので、駆動時の素子の温度上昇を抑制することができる。
<14.本技術の第2実施形態の実施例4に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例4に係る面発光レーザ54について説明する。
 図50Aは、本技術の第2実施形態の実施例4に係る面発光レーザ54の断面図である。図50Bは、本技術の第2実施形態の実施例4に係る面発光レーザ54の平面図である。図50Aは、図50Bの50A-50A線断面図である。
 面発光レーザ54は、図50A及び図50Bに示すように、第2反射鏡R2が、n型の半導体多層膜反射鏡である点を除いて、実施例2に係る面発光レーザ52と概ね同様の構成を有する。
 ここでは、第2反射鏡R2が、例えばInP系半導体DBRであり、AlGaInAsを含むことが好ましい。より具体的には、第1反射鏡R2は、InP/AlGaInAsのペア又はAlInAs/AlGaInAsのペアを含むことが好ましい。
 面発光レーザ54では、アノード電極307が第2反射鏡R2の活性層204側とは反対側の面(上面)上に設けられている。
 面発光レーザ54は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ54によれば、実施例1に係る面発光レーザ51と同様の効果を奏する。
<15.本技術の第2実施形態の実施例5に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例5に係る面発光レーザ55について説明する。
 図51Aは、本技術の第2実施形態の実施例5に係る面発光レーザ55の平面図である。図51Bは、本技術の第2実施形態の実施例5に係る面発光レーザ55の断面図である。図51Bは、図51Aの51B-51B線断面図である。
 面発光レーザ55は、図51A及び図51Bに示すように、電極部307aの、平面視において各トンネルジャンクション層206の周辺に存在する部分307a1がスプリットリング形状(略C字形状)を有する点を除いて、実施例2に係る面発光レーザ52と概ね同様の構成を有する。
 面発光レーザ55は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ55によれば、実施例2に係る面発光レーザ52と同様の効果を奏するとともに、電極部307aの作製が比較的容易であり、歩留まりの向上が期待できる。
<16.本技術の第2実施形態の実施例6に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例6に係る面発光レーザ56について説明する。
 図52Aは、本技術の第2実施形態の実施例6に係る面発光レーザ56の平面図である。図52Bは、本技術の第2実施形態の実施例6に係る面発光レーザ56の断面図である。図52Bは、図52Aの52B-52B線断面図である。
 面発光レーザ56は、図52A及び図52Bに示すように、電極部307aが、平面視において、複数のトンネルジャンクション層206のうち少なくとも2つのトンネルジャンクション層206(例えば全てのトンネルジャンクション層206)を一緒に囲んでいる点を除いて、実施例1に係る面発光レーザ51と概ね同様の構成を有する。
 ここでは、電極部307aは、全てのトンネルジャンクション層206を一括して取り囲む枠状となっている。
 面発光レーザ56は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ56によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏するとともに、電極部307aの作製が極めて容易であり、歩留まりの向上が期待できる。
<17.本技術の第2実施形態の実施例7に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例7に係る面発光レーザ57について説明する。
 図53Aは、本技術の第2実施形態の実施例7に係る面発光レーザ57の断面図である。図53Bは、本技術の第2実施形態の実施例7に係る面発光レーザ57の平面図である。図53Aは、図53Bの53A-53A線断面図である。
 面発光レーザ57は、図53A及び図53Bに示すように、第2反射鏡R2としての誘電体多層膜反射鏡が、アノード電極307の各開口部APに対応する部分(各TJメサに対応する部分)のみを有する点を除いて、実施例1に係る面発光レーザ51と同様の構成を有する。
 ここでは、第2反射鏡R2は、アノード電極307の各開口部APの周辺に段部を有していない。
 面発光レーザ57は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ57によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏するとともに、第2反射鏡R2が、電極部307aの各開口部APの周辺に段部を有していないので、クラックが入り難く、歩留まりの向上が期待できる。
<18.本技術の第2実施形態の実施例8に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例8に係る面発光レーザ58について説明する。
 図54Aは、本技術の第2実施形態の実施例8に係る面発光レーザ58の平面図である。図54Bは、本技術の第2実施形態の実施例8に係る面発光レーザ58の断面図である。図54Bは、図54Aの54B-54B線断面図である。
 面発光レーザ58は、図54A及び図54Bに示すように、電極部307aの各開口部APの形状が異なる点を除いて、実施例1に係る面発光レーザ51と概ね同様の構成を有する。
 面発光レーザ58では、各開口部APは、平面視において、対応するトンネルジャンクション層206よりも大きい矩形状であるが、その他の形状であってもよい。
 面発光レーザ58は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ58によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏する。
<19.本技術の第2実施形態の実施例9に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例9に係る面発光レーザ59について説明する。
 図55Aは、本技術の第2実施形態の実施例9に係る面発光レーザ59の平面図である。図55Bは、本技術の第2実施形態の実施例9に係る面発光レーザ59の断面図である。図55Bは、図55Aの55B-55B線断面図である。
 面発光レーザ59は、図55A及び図55Bに示すように、電極部307aが、平面視で一方向に配列された複数(例えば4つ)の開口部APを有する点を除いて、実施例1に係る面発光レーザ51と同様の構成を有する。
 面発光レーザ59では、各開口部APは、上記一方向と交差(例えば直交)する他方向に配列された複数(例えば2つ)のトンネルジャンクション層206に対応している。ここでは、各開口部APは、平面視において対応する複数のトンネルジャンクション層206を一緒に囲む矩形状であるが、その他の形状であってもよい。
 面発光レーザ59は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ59によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏する。
<20.本技術の第2実施形態の実施例10に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例10に係る面発光レーザ60について説明する。
 図56Aは、本技術の第2実施形態の実施例10に係る面発光レーザ60の平面図である。図56Bは、本技術の第2実施形態の実施例10に係る面発光レーザ60の断面図である。図56Bは、図56Aの56B-56B線断面図である。
 面発光レーザ60は、図56A及び図56Bに示すように、電極部307aが、平面視で一方向に配列された複数(例えば2つ)の開口部APを有する点を除いて、実施例1に係る面発光レーザ51と同様の構成を有する。
 面発光レーザ60では、各開口部APは、マトリクス状に配列された複数(例えば4つ)のトンネルジャンクション層206に対応している。ここでは、各開口部APは、平面視において対応する複数のトンネルジャンクション層206を一緒に囲む矩形状であるが、その他の形状であってもよい。
 面発光レーザ60は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ60によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏する。
<21.本技術の第2実施形態の実施例11に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例11に係る面発光レーザ61について説明する。
 図57Aは、本技術の第2実施形態の実施例11に係る面発光レーザ61の平面図である。図57Bは、本技術の第2実施形態の実施例11に係る面発光レーザ61の断面図である。図57Bは、図57Aの57B-57B線断面図である。
 面発光レーザ61は、図57A及び図57Bに示すように、電極部307aが、平面視で一方向に配列された複数(例えば2つ)の開口部APを有する点を除いて、実施例1に係る面発光レーザ51と同様の構成を有する。
 面発光レーザ61では、各開口部APは、上記一方向に交差(例えば直交)する他方向に配列された複数(例えば4つ)のトンネルジャンクション層206に対応している。ここでは、各開口部APは、平面視において対応する複数のトンネルジャンクション層206を一緒に囲む矩形状であるが、その他の形状であってもよい。
 面発光レーザ61は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ61によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏する。
<22.本技術の第2実施形態の実施例12に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例12に係る面発光レーザ62について説明する。
 図58Aは、本技術の第2実施形態の実施例12に係る面発光レーザ62の断面図である。図58Bは、本技術の第2実施形態の実施例12に係る面発光レーザ62の平面図である。図58Aは、図58Bの58A-58A線断面図である。
 面発光レーザ62は、図58A及び図58Bに示すように、第1反射鏡R1が誘電体多層膜反射鏡であり、且つ、第2反射鏡R2が半導体多層膜反射鏡である点を除いて、実施例1に係る面発光レーザ51と概ね同様の構成を有する。
 ここでは、第1反射鏡R1としての誘電体多層膜反射鏡が、実施例1に係る面発光レーザ51の第2反射鏡R2としての誘電体多層膜反射鏡と同様の材料からなる。第2反射鏡R2としての半導体多層膜反射鏡が、実施例4に係る面発光レーザ54の第2反射鏡R2としての半導体多層膜反射鏡と同様の材料からなる。
 面発光レーザ62では、基板200が薄膜化されており、放熱性の向上が期待できる。
 面発光レーザ62は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ62によれば、実施例1に係る面発光レーザ51と概ね同様の効果を奏する。
<23.本技術の第2実施形態の実施例13に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例13に係る面発光レーザ63について説明する。
 図59Aは、本技術の第2実施形態の実施例13に係る面発光レーザ63の断面図である。図59Bは、本技術の第2実施形態の実施例13に係る面発光レーザ63の平面図である。図59Aは、図59Bの59A-59A線断面図である。
 面発光レーザ63は、図59A及び図59Bに示すように、カソード電極306が基板200の裏面(下面)に設けられている点を除いて、実施例12に係る面発光レーザ62と概ね同様の構成を有する。面発光レーザ63では、基板200が例えばn型にドープされている。
 面発光レーザ63は、表面出射型及び裏面出射型のいずれにも適用可能である。
 面発光レーザ63によれば、実施例1に係る面発光レーザ61と概ね同様の効果を奏する。
<24.本技術の第2実施形態の実施例14に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例14に係る面発光レーザ64について説明する。
 図60Aは、本技術の第2実施形態の実施例14に係る面発光レーザ64の断面図である。図60Bは、本技術の第2実施形態の実施例14に係る面発光レーザ64の平面図である。図60Aは、図60Bの60A-60A線断面図である。
 面発光レーザ64は、図60A及び図60Bに示すように、第1反射鏡R1が、誘電体多層膜反射鏡DMRと金属反射鏡MRとを含むハイブリッドミラーである点を除いて、実施例12に係る面発光レーザ62と同様の構成を有する。面発光レーザ64は、表面出射型の面発光レーザである。
 第1反射鏡R1は、基板200の裏面(下面)に設けられている。第1反射鏡R1では、誘電体多層膜反射鏡DMR及び金属反射鏡MRが基板200側(上側)からこの順に積層されている。金属反射鏡MRは、例えばAu、Ag、Cu、Al等の少なくとも一種からなる単層膜又は多層膜からなる。
 面発光レーザ64は、第1反射鏡R1の反射率が第2反射鏡R2の反射率よりも若干高く設定されており、基板200の表面側(上側)へ光を出射する。
 面発光レーザ64によれば、実施例12に係る面発光レーザ62と同様の効果を奏するとともに、金属反射鏡MRによる放熱性の向上が期待できる。
<25.本技術の第2実施形態の実施例15に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例15に係る面発光レーザ65について説明する。
 図61Aは、本技術の第2実施形態の実施例15に係る面発光レーザ65の断面図である。図61Bは、本技術の第2実施形態の実施例15に係る面発光レーザ65の平面図である。図61Aは、図61Bの61A-61A線断面図である。
 面発光レーザ65は、図61A及び図61Bに示すように、第1反射鏡R1が、誘電体多層膜反射鏡DMRと金属反射鏡MRとを含むハイブリッドミラーであり、且つ、金属反射鏡MRがカソード電極を兼ねる点を除いて、実施例12に係る面発光レーザ62と同様の構成を有する。面発光レーザ65は、表面出射型の面発光レーザである。
 ここでは、第1反射鏡R1は、基板200の裏面(下面)に設けられている。第1反射鏡R1では、誘電体多層膜反射鏡DMRが基板200の裏面中央部に設けられ、且つ、金属反射鏡MRが誘電体多層膜反射鏡DMRを下方及び側方から覆うように基板200の裏面周辺部に設けられている。金属反射鏡MRは、例えばAu、Ag、Cu、Al等の少なくとも一種からなる単層膜又は多層膜からなる。基板200は、例えばn型にドープされている。
 面発光レーザ65は、第1反射鏡R1の反射率が第2反射鏡R2の反射率よりも若干高く設定されており、基板200の表面側(上側)へ光を出射する。
 面発光レーザ65によれば、実施例12に係る面発光レーザ62と同様の効果を奏するとともに、金属反射鏡MRによる一層の放熱性の向上が期待できる。
<26.本技術の第2実施形態の実施例16に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例16に係る面発光レーザ66について説明する。
 図62Aは、本技術の第2実施形態の実施例16に係る面発光レーザ66の断面図である。図62Bは、本技術の第2実施形態の実施例16に係る面発光レーザ66の平面図である。図62Aは、図62Bの62A-62A線断面図である。
 面発光レーザ66は、図62A及び図62Bに示すように、アノード電極307が第2反射鏡R2上にベタ状に設けられている点(開口部を有していない点)を除いて、実施例4に係る面発光レーザ54と同様の構成を有する。面発光レーザ66は、裏面出射型の面発光レーザである。
 ここでは、電極部307aは、複数のトンネルジャンクション層206のいずれにも重なるように第2反射鏡R2上にベタ状に設けられている。
 面発光レーザ66では、第2反射鏡R2の反射率が第1反射鏡R1の反射率よりも若干高く設定されており、基板200の裏面側(下側)へ光を出射する。
 面発光レーザ66によれば、実施例4に係る面発光レーザ54と同様の効果を奏するとともに、アノード電極307が開口部を有していない分、放熱性の向上が期待できる。
<27.本技術の第2実施形態の実施例17に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例17に係る面発光レーザ67について説明する。
 図63Aは、本技術の第2実施形態の実施例17に係る面発光レーザ67の断面図である。図63Bは、本技術の第2実施形態の実施例17に係る面発光レーザ67の平面図である。図63Aは、図63Bの63A-63A線断面図である。
 面発光レーザ67は、図63A及び図63Bに示すように、第2反射鏡R2が半導体多層膜反射鏡SMR(例えばInP系半導体DBR)及び金属反射鏡MRを含むハイブリッドミラーであり、且つ、第2反射鏡R2の一部がアノード電極の電極部を兼ねる点を除いて、実施例1に係る面発光レーザ51と概ね同様の構成を有する。面発光レーザ67は、裏面出射型の面発光レーザである。
 ここでは、半導体多層膜反射鏡SMR上に金属反射鏡MRが積層されている。金属反射鏡MRがアノード電極としても機能する。面発光レーザ67では、金属反射鏡MRを設けている分、半導体多層膜反射鏡SMRのペア数を減らすことができ、放熱性の点で有利である。
 金属反射鏡MRは、複数のトンネルジャンクション層206のいずれにも重なるように半導体多層膜反射鏡SMR上にベタ状に設けられている。
 面発光レーザ67では、第2反射鏡R2の反射率が第1反射鏡R1の反射率よりも若干高く設定されており、基板200の裏面側(下側)へ光を出射する。
 面発光レーザ67によれば、実施例4に係る面発光レーザ54と同様の効果を奏するとともに、半導体多層膜反射鏡SMR上に金属反射鏡MRを設けているので、放熱性の十分な向上が期待できる。
<28.本技術の第2実施形態の実施例18に係る面発光レーザ>
 以下、本技術の第2実施形態の実施例18に係る面発光レーザ68について説明する。
 図64Aは、本技術の第2実施形態の実施例18に係る面発光レーザ68の断面図である。図64Bは、本技術の第2実施形態の実施例18に係る面発光レーザ68の平面図である。図64Aは、図64Bの64A-64A線断面図である。
 面発光レーザ68は、第2反射鏡R2が誘電体多層膜反射鏡DMR及び金属反射鏡MRを含むハイブリッドミラーである点を除いて、実施例1に係る面発光レーザ51と概ね同様の構成を有する。面発光レーザ68は、裏面出射型の面発光レーザである。
 ここでは、誘電体多層膜反射鏡DMR上に金属反射鏡MRが積層されている。面発光レーザ68では、金属反射鏡MRを設けている分、誘電体多層膜反射鏡DMRのペア数を減らすことができ、放熱性の点で有利である。
 金属反射鏡MRは、複数のトンネルジャンクション層206のいずれにも重なるように誘電体多層膜反射鏡DMR上にベタ状に設けられている。
 面発光レーザ68では、第2反射鏡R2の反射率が第1反射鏡R1の反射率よりも若干高く設定されており、基板200の裏面側(下側)へ光を出射する。
 面発光レーザ68によれば、実施例1に係る面発光レーザ51と同様の効果を奏するとともに、誘電体多層膜反射鏡DMR上に金属反射鏡MRが設けられているので、放熱性の向上が期待できる。
<29.本技術のその他の変形例>
 本技術は、上記第1及び第2実施形態の各実施例や各変形例に限定されることなく、種々の変形が可能である。
 例えば、第1及び第2多層膜反射鏡102、202を構成する材料系(第1及び第2材料系)は、異なる材料系であればよく、上記第1実施形態の各実施例及び各変形例のものに限定されない。
 例えば、第1及び第2多層膜反射鏡102、202は、異なる材料系からなる誘電体多層膜反射鏡であってもよい。
 例えば、第1及び第2多層膜反射鏡102、202の一方が半導体多層膜反射鏡であり、且つ、他方が誘電体多層膜反射鏡であってもよい。
 例えば、上記第1実施形態の各実施例及び各変形例では、表面出射型の面発光レーザを例にとって説明したが、本技術に係る面発光レーザは、裏面出射型の面発光レーザを構成することも可能である。
 例えば、アノード配線305に接するコンタクト層208、108は、必須ではない。
 例えば、カソード電極306に接するコンタクト層を有していてもよい。
 例えば、第2反射鏡R2は、誘電体多層膜反射鏡に限らず、半導体多層膜反射鏡であってもよい。
 例えば、面発光レーザが、複数のトンネルジャンクション層206(TJメサ)を有する場合に、複数のトンネルジャンクション層206の配列は、マトリクス配列に限らず、要は、一次元配列及び/又は2次元配列であればよい。いずれの配列の場合でも、その配列に応じて、アノード電極307の電極部307aのレイアウトを適正なレイアウトに設定することが好ましい。トンネルジャンクション層206の数も適宜変更可能である。
 上記各実施例及び各変形例の面発光レーザにおいて、第1及び第2構造ST1、ST2の導電型(p型及びn型)を入れ替えてもよい。
 上記各実施例及び各変形例の面発光レーザの構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
 上記各実施例及び各変形例において、面発光レーザを構成する各構成要素の材質、導電型、厚み、幅、長さ、形状、大きさ、配置等は、面発光レーザとして機能する範囲内で適宜変更可能である。
<30.電子機器への応用例>
 本開示に係る技術(本技術)は、様々な製品(電子機器)へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体や、低消費電力機器(例えばスマートフォン、スマートウォッチ、タブレット、マウス等)に搭載される装置として実現されてもよい。
 本技術に係る面発光レーザは、例えば、レーザ光により画像を形成又は表示する機器(例えばレーザプリンタ、レーザ複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等)の光源としても応用可能である。
<31.面発光レーザを距離測定装置に適用した例>
 以下に、上記各実施例及び各変形例に係る面発光レーザの適用例について説明する。
 図65は、電子機器の一例としての、面発光レーザ10を備えた距離測定装置1000の概略構成の一例を表したものである。距離測定装置1000は、TOF(Time Of Flight)方式により被検体Sまでの距離を測定するものである。距離測定装置1000は、光源として面発光レーザ10を備えている。距離測定装置1000は、例えば、面発光レーザ10、受光装置125、レンズ115、135、信号処理部140、制御部150、表示部160および記憶部170を備えている。
 受光装置125は、被検体Sで反射された光を検出する。レンズ115は、面発光レーザ10から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ135は、被検体Sで反射された光を集光し、受光装置125に導くためのレンズであり、集光レンズである。
 信号処理部140は、受光装置125から入力された信号と、制御部150から入力された参照信号との差分に対応する信号を生成するための回路である。制御部150は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部150から入力される信号であってもよいし、面発光レーザ10の出力を直接検出する検出部の出力信号であってもよい。制御部150は、例えば、面発光レーザ10、受光装置125、信号処理部140、表示部160および記憶部170を制御するプロセッサである。制御部150は、信号処理部140で生成された信号に基づいて、被検体Sまでの距離を計測する回路である。制御部150は、被検体Sまでの距離についての情報を表示するための映像信号を生成し、表示部160に出力する。表示部160は、制御部150から入力された映像信号に基づいて、被検体Sまでの距離についての情報を表示する。制御部150は、被検体Sまでの距離についての情報を記憶部170に格納する。
 本適用例において、面発光レーザ10に代えて、上記面発光レーザ10-1、10-2、20、20-1、30-1、40、40-1、50、51、52、53、54、55、56、57、58、59、60、61、62、63、68、68のいずれかを距離測定装置1000に適用することもできる。
<32.距離測定装置を移動体に搭載した例>
 図66は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
 車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図66に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
 駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
 ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
 車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、距離測定装置12031が接続される。距離測定装置12031には、上述の距離測定装置1000が含まれる。車外情報検出ユニット12030は、距離測定装置12031に車外の物体(被検体S)との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット12030は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
 車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
 マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
 また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
 また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
 音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図66の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
 図67は、距離測定装置12031の設置位置の例を示す図である。
 図67では、車両12100は、距離測定装置12031として、距離測定装置12101,12102,12103,12104,12105を有する。
 距離測定装置12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置12101及び車室内のフロントガラスの上部に備えられる距離測定装置12105は、主として車両12100の前方のデータを取得する。サイドミラーに備えられる距離測定装置12102,12103は、主として車両12100の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置12104は、主として車両12100の後方のデータを取得する。距離測定装置12101及び12105で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
 なお、図67には、距離測定装置12101ないし12104の検出範囲の一例が示されている。検出範囲12111は、フロントノーズに設けられた距離測定装置12101の検出範囲を示し、検出範囲12112,12113は、それぞれサイドミラーに設けられた距離測定装置12102,12103の検出範囲を示し、検出範囲12114は、リアバンパ又はバックドアに設けられた距離測定装置12104の検出範囲を示す。
 例えば、マイクロコンピュータ12051は、距離測定装置12101ないし12104から得られた距離データを基に、検出範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
 例えば、マイクロコンピュータ12051は、距離測定装置12101ないし12104から得られた距離データを元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
 以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置12031に適用され得る。
 また、本技術は、以下のような構成をとることもできる。
(1)第1反射鏡を含む第1構造と、
 第2反射鏡を含む第2構造と、
 前記第1及び第2構造の間に配置された活性層と、
 を備え、
 前記第1反射鏡は、積層された第1及び第2多層膜反射鏡を有し、
 前記第1多層膜反射鏡は、第1材料系からなり、
 前記第2多層膜反射鏡は、前記第1材料系とは異なる第2材料系からなる、面発光レーザ。
(2)前記第1及び第2多層膜反射鏡は、いずれも半導体多層膜反射鏡である、(1)に記載の面発光レーザ。
(3)前記第1材料系は、GaAsに格子整合する化合物半導体であり、前記第2材料系は、InPに格子整合する化合物半導体である、(1)又は(2)に記載の面発光レーザ。
(4)前記第1材料系は、格子定数がGaAsの格子定数の±0.2%の範囲内にあり、前記第2材料系は、格子定数がInPの格子定数の±0.2%の範囲内にある、(1)~(3)のいずれか1つに記載の面発光レーザ。
(5)前記第1多層膜反射鏡と前記活性層との間に前記第2多層膜反射鏡が配置されている、(1)~(4)のいずれか1つに記載の面発光レーザ。
(6)前記活性層は、GaAs系化合物半導体又はGaAsP系化合物半導体からなる、(1)~(5)のいずれか1つに記載の面発光レーザ。
(7)前記活性層は、AlGaInAs又はGaInAsPからなる量子井戸構造を有する、(1)~(6)のいずれか1つに記載の面発光レーザ。
(8)前記活性層の発光波長は、1.2μm以上2μm以下である、(1)~(7)のいずれか1つに記載の面発光レーザ。
(9)前記第1構造は、前記第1及び第2多層膜反射鏡の間に配置された中間層を更に含み、前記中間層は、前記第1多層膜反射鏡側に配置された、GaAsに格子整合する化合物半導体からなる第1層と、前記第2多層膜反射鏡側に配置された、InPに格子整合する化合物半導体からなる第2層と、を有する、(1)~(8)のいずれか1つに記載の面発光レーザ。
(10)前記第1及び第2層は、互いに接合されている、(9)に記載の面発光レーザ。
(11)前記第1構造は、前記第1反射鏡の前記活性層側とは反対側に配置された基板を更に含む、(1)~(10)のいずれか1つに記載の面発光レーザ。
(12)前記第1材料系は、GaAs/AlGa1-XAs(0<X≦1)である、(1)~(11)のいずれか1つに記載の面発光レーザ。
(13)前記第2材料系は、AlGaInAsを含む、(1)~(12)のいずれか1つに記載の面発光レーザ。
(14)前記第2材料系は、InP/AlGaInAs又はAlInAs/AlGaInAsである、(1)~(13)のいずれか1つに記載の面発光レーザ。
(15)前記中間層の厚さは、300nm以下である、(9)~(14)のいずれか1つに記載の面発光レーザ。
(16)前記第2多層膜反射鏡のペア数は、1以上20以下である、(1)~(15)のいずれか1つに記載の面発光レーザ。
(17)前記第2反射鏡は、誘電体多層膜反射鏡である、(1)~(16)のいずれか1つに記載の面発光レーザ。
(18)前記第2反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなる、(1)~(17)のいずれか1つに記載の面発光レーザ。
(19)第1基板上に第1反射鏡の一部である第1多層膜反射鏡を含む第1半導体構造を積層する工程と、
 前記第1半導体構造と第2基板とを接合する工程と、
 前記第2基板上に前記第1反射鏡の他部である第2多層膜反射鏡及び活性層を前記第2基板側からこの順に含む第2半導体構造を形成する工程と、
 前記第2半導体構造上に第2反射鏡を形成する工程と、
 前記第2基板を薄膜化する工程と、
 を含む、面発光レーザの製造方法。
(20)前記薄膜化する工程は、前記接合する工程と前記第2半導体構造を形成する工程との間に行われる、(19)に記載の面発光レーザの製造方法。
(21)第1基板上に第1反射鏡の一部である第1多層膜反射鏡及び第1層を含む第1積層体を生成する工程と、
 第2基板上に前記第1反射鏡の他部である第2多層膜反射鏡、活性層及び第2反射鏡をこの順に含む第2積層体を生成する工程と、
 前記第1及び第2積層体を接合する工程と、
 前記第2基板を薄膜化する工程と、
 を含む、面発光レーザの製造方法。
(22)前記薄膜化する工程は、前記第2積層体を生成する工程と前記接合する工程との間に行われる、(21)に記載の面発光レーザの製造方法。
(23)第1反射鏡を含む第1構造と、
 第2反射鏡を含む第2構造と、
 前記第1及び第2構造の間に配置された活性層と、
 を備え、
 前記第2構造は、
 前記活性層と前記第2反射鏡との間に設けられた、メサ状の複数のトンネルジャンクション層と、
 前記複数のトンネルジャンクション層を覆う半導体層と、
 を含み、
 前記複数のトンネルジャンクション層は、光学的に分離されるように面内方向に離間して配置されている、面発光レーザ。
(24)前記活性層は、前記複数のトンネルジャンクション層に個別に対応する複数の発光領域を有する、(23)に記載の面発光レーザ。
(25)前記複数のトンネルジャンクション層のうち隣り合う2つのトンネルジャンクション層の間隔は、前記複数のトンネルジャンクション層の各々の径よりも大きい、(23)及び(24)に記載の面発光レーザ。
(26)前記間隔は、前記径の3倍以上である、(25)に記載の面発光レーザ。
(27)前記複数のトンネルジャンクション層の配列ピッチは、40μm以上100μm以下である、(23)~(26)のいずれか1つに記載の面発光レーザ。
(28)前記第2構造には、前記半導体層の前記活性層側とは反対側に電極が設けられている、(23)~(27)のいずれか1つに記載の面発光レーザ。
(29)前記電極は、前記複数のトンネルジャンクション層のいずれとも重なっていない、(28)に記載の面発光レーザ。
(30)前記電極は、前記複数のトンネルジャンクション層の少なくとも1つと重なっている、(28)に記載の面発光レーザ。
(31)前記電極は、平面視において、前記複数のトンネルジャンクション層の各々の周辺に存在する部分を有する電極部を含む、(28)~(30)のいずれか1つに記載の面発光レーザ。
(32)前記部分は、平面視において、対応する前記トンネルジャンクション層と該トンネルジャンクション層に隣接する前記トンネルジャンクション層との間に少なくとも一部が存在する、(31)に記載の面発光レーザ。
(33)
 前記部分は、平面視において、対応する前記トンネルジャンクション層を囲んでいる、(31)又は(32)に記載の面発光レーザ。
(34)前記電極は、平面視において、前記複数のトンネルジャンクション層のうち少なくとも2つのトンネルジャンクション層を一緒に囲む電極部を含む、(28)~(33)のいずれか1つに記載の面発光レーザ。
(35)前記電極は、少なくとも一部が、前記半導体層と前記第2反射鏡との間に配置されている、(28)~(34)のいずれか1つに記載の面発光レーザ。
(36)前記第2反射鏡は、前記電極及び前記半導体層を覆っている、(28)~(35)のいずれか1つに記載の面発光レーザ。
(37)前記電極は、前記第2反射鏡の前記活性層側とは反対側に配置されている、(28)~(36)のいずれか1つに記載の面発光レーザ。
(38)前記第2反射鏡の一部が、前記電極を兼ねる、(28)~(37)のいずれか1つに記載の面発光レーザ。
(39)前記半導体層は、InPからなる、(23)~(38)のいずれか1つに記載の面発光レーザ。
(40)前記半導体層の厚さは、200nm以上である、(23)~(39)のいずれか1つに記載の面発光レーザ。
(41)前記第2反射鏡は、誘電体多層膜反射鏡を含む、(23)~(40)のいずれか1つに記載の面発光レーザ。
(42)前記誘電体多層膜反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなる、(41)に記載の面発光レーザ。
(43)前記第1反射鏡は、誘電体多層膜反射鏡を含む、(23)~(42)のいずれか1つに記載の面発光レーザ。
(44)前記誘電体多層膜反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなる、(43)に記載の面発光レーザ。
(45)前記活性層は、AlGaInAs又はGaInAsPからなる量子井戸構造を有する、(23)~(44)のいずれか1つに記載の面発光レーザ。
(46)前記活性層の発光波長は、1.2μm以上2μm以下である、(23)~(45)のいずれか1つに記載の面発光レーザ。
(47)第1反射鏡の一部が、別の電極を兼ねる、(23)~(46)のいずれか1つに記載の面発光レーザ。
 10、10-1、10-2、20、20-1、30、30-1、40、40-1、50、51、52、53、54、55、56、57、58、59、60、61、62、63、68、68:面発光レーザ、101、200:基板、102:第1多層膜反射鏡、103:第1層、201:第2層、202:第2多層膜反射鏡、204:活性層、206:トンネルジャンクション層、207:埋め込み層(半導体層)、307:アノード電極(電極)、307a:電極部、307a1:部分、ST1:第1構造、ST2:第2構造、R1:第1反射鏡、R2:第2反射鏡、ML:中間層。

Claims (45)

  1.  第1反射鏡を含む第1構造と、
     第2反射鏡を含む第2構造と、
     前記第1及び第2構造の間に配置された活性層と、
     を備え、
     前記第1反射鏡は、積層された第1及び第2多層膜反射鏡を有し、
     前記第1多層膜反射鏡は、第1材料系からなり、
     前記第2多層膜反射鏡は、前記第1材料系とは異なる第2材料系からなる、面発光レーザ。
  2.  前記第1及び第2多層膜反射鏡は、いずれも半導体多層膜反射鏡である、請求項1に記載の面発光レーザ。
  3.  前記第1材料系は、GaAsに格子整合する化合物半導体であり、
     前記第2材料系は、InPに格子整合する化合物半導体である、請求項1に記載の面発光レーザ。
  4.  前記第1材料系は、格子定数がGaAsの格子定数の±0.2%の範囲内にあり、
     前記第2材料系は、格子定数がInPの格子定数の±0.2%の範囲内にある、請求項1に記載の面発光レーザ。
  5.  前記第1多層膜反射鏡と前記活性層との間に前記第2多層膜反射鏡が配置されている、請求項3に記載の面発光レーザ。
  6.  前記活性層は、GaAs系化合物半導体又はGaAsP系化合物半導体からなる、請求項5に記載の面発光レーザ。
  7.  前記活性層は、AlGaInAs又はGaInAsPからなる量子井戸構造を有する、請求項5に記載の面発光レーザ。
  8.  前記活性層の発光波長は、1.2μm以上2μm以下である、請求項6に記載の面発光レーザ。
  9.  前記第1構造は、前記第1及び第2多層膜反射鏡の間に配置された中間層を更に含み、
     前記中間層は、
     前記第1多層膜反射鏡側に配置された、GaAsに格子整合する化合物半導体からなる第1層と、
     前記第2多層膜反射鏡側に配置された、InPに格子整合する化合物半導体からなる第2層と、
     を有する、請求項3に記載の面発光レーザ。
  10.  前記第1及び第2層は、互いに接合されている、請求項9に記載の面発光レーザ。
  11.  前記第1構造は、前記第1反射鏡の前記活性層側とは反対側に配置された基板を更に含む、請求項3に記載の面発光レーザ。
  12.  前記第1材料系は、GaAs/AlGa1-XAs(0<X≦1)である、請求項1に記載の面発光レーザ。
  13.  前記第2材料系は、AlGaInAsを含む、請求項1に記載の面発光レーザ。
  14.  前記第2材料系は、InP/AlGaInAs又はAlInAs/AlGaInAsである、請求項13に記載の面発光レーザ。
  15.  前記中間層の厚さは、300nm以下である、請求項9に記載の面発光レーザ。
  16.  前記第2多層膜反射鏡のペア数は、1以上20以下である、請求項1に記載の面発光レーザ。
  17.  前記第2反射鏡は、誘電体多層膜反射鏡である、請求項1に記載の面発光レーザ。
  18.  前記第2反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなる、請求項1に記載の面発光レーザ。
  19.  第1基板上に第1反射鏡の一部である第1多層膜反射鏡を含む第1半導体構造を積層する工程と、
     前記第1半導体構造と第2基板とを接合する工程と、
     前記第2基板上に前記第1反射鏡の他部である第2多層膜反射鏡及び活性層を前記第2基板側からこの順に含む第2半導体構造を形成する工程と、
     前記第2基板を薄膜化する工程と、
     前記第2半導体構造上に第2反射鏡を形成する工程と、
     を含む、面発光レーザの製造方法。
  20.  前記薄膜化する工程は、前記接合する工程と前記第2半導体構造を形成する工程との間に行われる、請求項19に記載の面発光レーザの製造方法。
  21.  第1反射鏡を含む第1構造と、
     第2反射鏡を含む第2構造と、
     前記第1及び第2構造の間に配置された活性層と、
     を備え、
     前記第2構造は、
     前記活性層と前記第2反射鏡との間に設けられた、メサ状の複数のトンネルジャンクション層と、
     前記複数のトンネルジャンクション層を覆う半導体層と、
     を含み、
     前記複数のトンネルジャンクション層は、光学的に分離されるように面内方向に離間して配置されている、面発光レーザ。
  22.  前記活性層は、前記複数のトンネルジャンクション層に個別に対応する複数の発光領域を有する、請求項21に記載の面発光レーザ。
  23.  前記複数のトンネルジャンクション層のうち隣り合う2つのトンネルジャンクション層の間隔は、前記複数のトンネルジャンクション層の各々の径よりも大きい、請求項21に記載の面発光レーザ。
  24.  前記間隔は、前記径の3倍以上である、請求項23に記載の面発光レーザ。
  25.  前記複数のトンネルジャンクション層の配列ピッチは、40μm以上100μm以下である、請求項23に記載の面発光レーザ。
  26.  前記第2構造には、前記半導体層の前記活性層側とは反対側に電極が設けられている、請求項21に記載の面発光レーザ。
  27.  前記電極は、前記複数のトンネルジャンクション層のいずれとも重なっていない、請求項26に記載の面発光レーザ。
  28.  前記電極は、前記複数のトンネルジャンクション層の少なくとも1つと重なっている、請求項26に記載の面発光レーザ。
  29.  前記電極は、平面視において、前記複数のトンネルジャンクション層の各々の周辺に存在する部分を有する電極部を含む、請求項26に記載の面発光レーザ。
  30.  前記部分は、平面視において、対応する前記トンネルジャンクション層と該トンネルジャンクション層に隣接する前記トンネルジャンクション層との間に少なくとも一部が存在する、請求項29に記載の面発光レーザ。
  31.  前記部分は、平面視において、対応する前記トンネルジャンクション層を囲んでいる、請求項29に記載の面発光レーザ。
  32.  前記電極は、平面視において、前記複数のトンネルジャンクション層のうち少なくとも2つのトンネルジャンクション層を一緒に囲む電極部を含む、請求項26に記載の面発光レーザ。
  33.  前記電極は、少なくとも一部が、前記半導体層と前記第2反射鏡との間に配置されている、請求項26に記載の面発光レーザ。
  34.  前記第2反射鏡は、前記電極及び前記半導体層を覆っている、請求項26に記載の面発光レーザ。
  35.  前記電極は、前記第2反射鏡の前記活性層側とは反対側に配置されている、請求項26に記載の面発光レーザ。
  36.  前記第2反射鏡の一部が、前記電極を兼ねる、請求項26に記載の面発光レーザ。
  37.  前記半導体層は、InPからなる、請求項21に記載の面発光レーザ。
  38.  前記半導体層の厚さは、200nm以上である、請求項21に記載の面発光レーザ。
  39.  前記第2反射鏡は、誘電体多層膜反射鏡を含む、請求項21に記載の面発光レーザ。
  40.  前記誘電体多層膜反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなる、請求項39に記載の面発光レーザ。
  41.  前記第1反射鏡は、誘電体多層膜反射鏡を含む、請求項21に記載の面発光レーザ。
  42.  前記誘電体多層膜反射鏡は、SiO、TiO、Ta、SiN、アモルファスSi、MgF及びCaFの少なくとも一種を含む材料からなる、請求項41に記載の面発光レーザ。
  43.  前記活性層は、AlGaInAs又はGaInAsPからなる量子井戸構造を有する、請求項21に記載の面発光レーザ。
  44.  前記活性層の発光波長は、1.2μm以上2μm以下である、請求項21に記載の面発光レーザ。
  45.  第1反射鏡の一部が、別の電極を兼ねる、請求項26に記載の面発光レーザ。
PCT/JP2022/038225 2022-01-28 2022-10-13 面発光レーザ及び面発光レーザの製造方法 WO2023145148A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022011715 2022-01-28
JP2022-011715 2022-01-28

Publications (1)

Publication Number Publication Date
WO2023145148A1 true WO2023145148A1 (ja) 2023-08-03

Family

ID=87471068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/038225 WO2023145148A1 (ja) 2022-01-28 2022-10-13 面発光レーザ及び面発光レーザの製造方法

Country Status (1)

Country Link
WO (1) WO2023145148A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531959A (ja) * 1998-12-03 2002-09-24 アリゾナ ボード オブ リージェンツ 光電式デバイスのための化合物半導体構造
JP2005243743A (ja) * 2004-02-24 2005-09-08 Nippon Telegr & Teleph Corp <Ntt> 長波長帯面発光半導体レーザ
JP2005353623A (ja) * 2004-06-08 2005-12-22 Ricoh Co Ltd 面発光レーザ及び光伝送システム
JP2008177414A (ja) * 2007-01-19 2008-07-31 Nec Corp 面発光レーザ
JP2012064812A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体レーザ
JP2014203894A (ja) * 2013-04-02 2014-10-27 日本電信電話株式会社 位相同期長波長帯面発光レーザ
JP2018073931A (ja) * 2016-10-27 2018-05-10 株式会社リコー 面発光レーザ素子、原子発振器
JP2020047783A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体発光デバイスの製造方法及び半導体発光デバイス
WO2021124968A1 (ja) * 2019-12-20 2021-06-24 ソニーグループ株式会社 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531959A (ja) * 1998-12-03 2002-09-24 アリゾナ ボード オブ リージェンツ 光電式デバイスのための化合物半導体構造
JP2005243743A (ja) * 2004-02-24 2005-09-08 Nippon Telegr & Teleph Corp <Ntt> 長波長帯面発光半導体レーザ
JP2005353623A (ja) * 2004-06-08 2005-12-22 Ricoh Co Ltd 面発光レーザ及び光伝送システム
JP2008177414A (ja) * 2007-01-19 2008-07-31 Nec Corp 面発光レーザ
JP2012064812A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体レーザ
JP2014203894A (ja) * 2013-04-02 2014-10-27 日本電信電話株式会社 位相同期長波長帯面発光レーザ
JP2018073931A (ja) * 2016-10-27 2018-05-10 株式会社リコー 面発光レーザ素子、原子発振器
JP2020047783A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体発光デバイスの製造方法及び半導体発光デバイス
WO2021124968A1 (ja) * 2019-12-20 2021-06-24 ソニーグループ株式会社 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VURGAFTMAN I., MEYER J. R., RAM-MOHAN L. R.: "Band parameters for III–V compound semiconductors and their alloys", JOURNAL OF APPLIED PHYSICS, vol. 89, no. 11, 1 June 2001 (2001-06-01), pages 5815 - 5875, XP012052160, ISSN: 0021-8979, DOI: 10.1063/1.1368156 *

Similar Documents

Publication Publication Date Title
EP0896405B1 (en) Method for fabricating surface-emitting semiconductor device
JP5017804B2 (ja) トンネル接合型面発光半導体レーザ装置およびその製造方法
WO2023145148A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2022239330A1 (ja) 面発光レーザ、面発光レーザアレイ及び電子機器
WO2022054411A1 (ja) 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法
WO2023248654A1 (ja) 面発光レーザ及び測距装置
US20220247153A1 (en) Surface light-emission laser device
WO2022185766A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2023132139A1 (ja) 面発光レーザ
WO2023162488A1 (ja) 面発光レーザ、光源装置及び測距装置
WO2023153084A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2024135133A1 (ja) 面発光レーザ
WO2023149087A1 (ja) 面発光レーザ、面発光レーザアレイ及び光源装置
WO2022201772A1 (ja) 面発光レーザ、光源装置、電子機器及び面発光レーザの製造方法
WO2023181658A1 (ja) 面発光レーザ、光源装置及び電子機器
WO2022158312A1 (ja) 面発光レーザ
WO2023233850A1 (ja) 面発光素子
WO2023238621A1 (ja) 面発光レーザ
WO2024135157A1 (ja) 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法
WO2023067890A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2022158301A1 (ja) 面発光レーザ、電子機器及び面発光レーザの製造方法
WO2022239322A1 (ja) 面発光レーザ素子、電子機器及び面発光レーザ素子の製造方法
WO2023171148A1 (ja) 面発光レーザ、面発光レーザアレイ及び面発光レーザの製造方法
WO2023233818A1 (ja) 面発光素子
WO2022185765A1 (ja) 面発光レーザ及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22924004

Country of ref document: EP

Kind code of ref document: A1