WO2023171017A1 - ピン接合方法及びピン接合装置 - Google Patents

ピン接合方法及びピン接合装置 Download PDF

Info

Publication number
WO2023171017A1
WO2023171017A1 PCT/JP2022/038873 JP2022038873W WO2023171017A1 WO 2023171017 A1 WO2023171017 A1 WO 2023171017A1 JP 2022038873 W JP2022038873 W JP 2022038873W WO 2023171017 A1 WO2023171017 A1 WO 2023171017A1
Authority
WO
WIPO (PCT)
Prior art keywords
pin
plate
semiconductor substrate
pins
stage
Prior art date
Application number
PCT/JP2022/038873
Other languages
English (en)
French (fr)
Inventor
勲 下山
堅太郎 野田
拓哉 塚越
一郎 北島
剛 松井
奨 高浪
Original Assignee
公立大学法人富山県立大学
ファインネクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 公立大学法人富山県立大学, ファインネクス株式会社 filed Critical 公立大学法人富山県立大学
Priority to TW111143363A priority Critical patent/TW202349518A/zh
Publication of WO2023171017A1 publication Critical patent/WO2023171017A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Definitions

  • the present invention relates to a pin bonding method and a pin bonding apparatus for bonding pins by standing them on pads of a semiconductor substrate.
  • Chiplet technology in which chips are integrated into multiple dies, is being considered as a technology for stacked wiring, 3D wiring, etc. Pins are required to place and wire another die on top of one die.
  • the present inventors have made it possible to efficiently erect micro-sized pins on a substrate having an insertion section by the action of a magnetic field and/or rocking (including vibration) (Patent Document 1). Further, by using such a board as a transfer source board, it is possible to simultaneously transfer a large number of pins on the transfer source board onto a transfer destination board having a pin insertion portion (Patent Document 2).
  • Patent No. 6927541 Patent No. 6927542
  • an object of the present invention is to provide a pin joining method and a pin joining device. Other purposes will be explained in detail in the embodiments of the present invention.
  • a bonding material is provided on the pads of a semiconductor substrate having a plurality of pads on the surface, a plate having a plurality of through holes is arranged at a distance from the semiconductor substrate, and
  • the present invention relates to a pin joining method in which a plurality of pins are placed, the pins are inserted into the through holes, and the pins are weighted.
  • the pin bonding device of the present invention includes a stage on which a semiconductor substrate having a plurality of pads on its surface is placed, a plate placed apart from the semiconductor substrate and having a plurality of through holes, and a pin proximate to the pads.
  • the present invention relates to a pin joining device, comprising: means.
  • a bonding material such as solder is provided on a pad of a semiconductor substrate having a plurality of pads on its surface, and the bonding can be efficiently performed by standing a pin on top of the pad with the bonding material interposed.
  • FIG. 1 is a sectional view showing the main parts of a pin joining device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing the steps of the pin bonding method according to the first embodiment of the present invention.
  • FIG. 3 is a sectional view showing the main parts of a pin joining device according to a second embodiment of the present invention.
  • FIG. 4 is a partial sectional view of a plate in a pin joining device according to a second embodiment of the present invention.
  • FIG. 5 is a partial process diagram of a pin bonding method according to a third embodiment of the present invention.
  • FIG. 6 is a process diagram for explaining a pin joining method for comparison with the pin joining method according to the embodiment of the present invention.
  • FIG. 7 is a diagram for explaining why the process shown in FIG.
  • FIG. 8 is a diagram for explaining why the process shown in FIG. 6 is not preferable.
  • FIG. 9 is a cross-sectional view showing the dimensions and positional relationship between a through hole in a plate, a pin, and a pad on a semiconductor substrate, according to an embodiment of the present invention.
  • a semiconductor substrate has one or more electronic devices, and has pads such as metal pads (hereinafter simply referred to as "pads") that can be electrically connected to the electronic devices.
  • a bonding material such as solder is provided on a pad on a semiconductor substrate, and the pin is bonded to the pad using the bonding material.
  • the pin has a micro size, and the micro size is assumed to be a size of 1 ⁇ m or more and 1000 ⁇ m or less. Pins are not T-shaped pins that have a flange or head with a large diameter relative to the shaft, but pins that do not have a flange (flangeless pin) or pins that do not have a head (headless pin).
  • the pin is rod-shaped (columnar, straight) such as a cylinder, and has a diameter of 1 ⁇ m or more and 1000 ⁇ m or less, and a length of 1 ⁇ m or more and 1000 ⁇ m or less. Therefore, one pin has an extremely small mass, and it is difficult to apply force from the pin to the outside due to the pin's own weight.
  • the pin includes a material that acts on the magnet.
  • FIG. 1 is a cross-sectional view showing the main parts of the pin joining device 10.
  • the pin bonding device 10 includes a stage 11 , a plate 12 , a spacer 13 for arranging the plate 12 away from the stage 11 , a guide section 14 , a means for weighting (not shown), and a structure for moving the semiconductor substrate 1 onto the stage 11 .
  • a member for positioning (referred to as a "positioning member") 16, a member for fixing the spacer 13 to the stage 11 (referred to as a "first fixing member”) 17, and a member for fixing the guide part 14 to the stage 11.
  • a member (referred to as a "second fixing member”) 18 is provided.
  • the stage 11 is for mounting the semiconductor substrate 1 on which electronic devices are formed. Since the stage 11 is provided with the positioning member 16, the semiconductor substrate 1 is positioned by the positioning member 16.
  • One or more spacers 13 and guide portions 14 are arranged on the stage 11 to surround the semiconductor substrate 1, and the spacers 13 and guide portions 14 engage with the first fixing member 17 and the second fixing member 18. It is attached to the stage 11.
  • the guide portion 14 may have a circumferential shape such as an annular shape or a angular shape.
  • a plate 12 is arranged on the spacer 13.
  • the plate 12 has a plurality of through holes 12A (see FIG. 2) corresponding to the pattern of the pads 1A (see FIG. 2) provided on the semiconductor substrate 1.
  • the plate 12 is spaced upwardly from the semiconductor substrate 1 by the spacer 13 .
  • the through hole 12A has a diameter that is 1.02 to 1.3 times the diameter of the pin 2, and it is sufficient that the through hole 12A is smaller than the length of the pin 2.
  • the height of the spacer 13 and the guide part 14 is adjusted such that the upper end of the spacer 13 is located above the height of the plate 12.
  • the dimensions are set respectively. This is done by inserting a large number of pins 2 (see FIG. 2) into the area of the plate 12 surrounded by the guide part 14, and separating the stage 11, the semiconductor substrate 1, the plate 12, the spacer 13, the guide part 14, and these. This is to prevent the pin 2 from falling out of the plate 12 even if the integrated unit is subjected to rocking including vibration.
  • the means for applying the weight is to insert the pin 2 into the through hole 12A of the plate 12, and place the object 15 (see FIG. 2) against the upper end of the pin 2 protruding from the through hole 12A. Then, pressure is applied via the object 15. Any means other than the object 15 may be used as long as it changes the relative height between the plate 12 and the object 15 to shorten the distance. It is also possible to replace the object 15 with another object that is heavier.
  • the weighting means is for weighting the pin 2 protruding from the through hole 12A of the plate 12 and pushing the bonding material 5 close to the lower end of the pin 2.
  • the material of the object 15 there is no particular limitation on the material of the object 15 as long as the pin 2 can be weighted in the direction in which the pin 2 stands.
  • a material for example, copper
  • the lower end can be brought close to the bonding material 5 on the pad 1A of the semiconductor substrate 1, and a weight can be applied to the upper ends of the plurality of pins 2 in the direction in which the pins 2 stand. Therefore, the plurality of pins 2 are pushed into the bonding material 5, and the bonding material 5 is melted by the temperature increase, allowing the pins 2 to be bonded to the pad 1A.
  • the pins 2 can be efficiently padded with the bonding material 5. 1A. Since the temperature of the plate 12 is increased, it is preferable that the plate 12 has a coefficient of thermal expansion in the same range as that of the semiconductor substrate 1. The influence of differences in thermal expansion coefficients is controlled by the weight of the object 15.
  • FIG. 2 is a diagram showing the steps of the pin bonding method according to the first embodiment of the present invention.
  • a semiconductor substrate 1 having a plurality of pads 1A bonded to pins 2 with a bonding material 5 is prepared.
  • a bonding material 5 is provided on the pad 1A of the semiconductor substrate 1.
  • the semiconductor substrate 1 is placed on the stage 11 (STEP 1-1). At this time, the semiconductor substrate 1 is set at a predetermined position on the stage 11 by the positioning member 16 provided on the stage 11.
  • a spacer 13 is placed on a part or all of the area surrounding the semiconductor substrate 1 on the stage 11, and a guide portion 14 is provided outside the spacer 13 so as to surround the semiconductor substrate 1.
  • the plate 12 is placed on the spacer 13 so as to face and be separated from the semiconductor substrate 1 .
  • a plurality of pins 2 are placed onto the plate 12 surrounded by the guide portion 14.
  • a magnet 19 is placed on the opposite side of the plate 12 with the semiconductor substrate 1 in between (STEP 1-2).
  • the magnet 19 may be a permanent magnet or an electromagnet, as long as a magnetic field is formed in the through hole 12A.
  • the upper end of the spacer 13 is located at a higher position than the semiconductor substrate 1, and the upper end of the guide portion 14 is located at a higher position than the spacer 13 (see FIG. 1).
  • the guide portion 14 is close to the periphery of the plate 12, and the plate 12 is surrounded by the guide portion 14.
  • the plate 12 has dimensions larger than at least the area in which the through holes 12A are provided, and preferably larger than the semiconductor substrate 1 in plan view.
  • a magnetic field is applied by the magnet 19, and the stage 11, semiconductor substrate 1, and plate 12 are oscillated about the oscillation shaft 50.
  • the pin 2 is inserted into the through hole 12A of the plate 12 by the action of rocking including vibration, the action of a magnetic field, the action of attraction, or a combination thereof (STEP 1-3). Since the length of the pin 2 is set longer than the length of the through hole 12A, the lower end of the pin 2 is close to the bonding material 5, and the upper end of the pin 2 protrudes from the through hole 12A.
  • the magnet 19 is placed on the opposite side of the plate 12 with the semiconductor substrate 1 and the stage 11 in between; may be placed.
  • vibrations parallel to the surface of the stage 11 lateral vibration
  • vibrations that cross the surface of the stage 11 vertical vibration
  • a load is applied to the pin 2 protruding from the through hole 12A in the direction of the through hole 12A, and the lower end of the pin 2 is pushed into the bonding material 5 (STEP 1-4).
  • an object 15 is placed so as to straddle the pin 2, and weight is applied to the object 15 from above to below.
  • the object 15 may be one or divided into a plurality of parts.
  • the material of the object 15 is not particularly limited, but a material with good thermal conductivity, such as copper, is preferable in order to heat the bonding material 5 in the next step.
  • the temperature of the bonding material 5 is raised.
  • the stage 11, the semiconductor substrate 1, the plate 12, the pin 2 and the object 15 inserted into the through hole 12A, and the spacer 13 for maintaining the distance between the stage 11 and the plate 12 are placed in a furnace. 30°C and heat (STEP 1-5). Then, the bonding material 5 melts and the lower end of the pin 2 is bonded to the pad 1A by the bonding material 5. After a predetermined period of time has elapsed, air cooling is performed, for example.
  • the bonding material 5 is provided on the pad 1A of the semiconductor substrate 1 having a plurality of pads 1A on the surface, and then a plurality of A plate 12 having through holes 12A is placed apart from the semiconductor substrate 1, and a plurality of pins 2 are placed on the plate 12 and inserted into the through holes 12A so as to pass through them. That is, for a semiconductor substrate 1 having a plurality of pads 1A to be bonded to pins 2, a plate 12 having through holes 12A having the same pattern as that of the pads 1A is arranged at a distance, and a pin 2 is attached to each through hole 12A.
  • the lower end of the pin 2 can be pushed into the bonding material 5.
  • the temperature increase may be started before the pin 2 is loaded, or may be started after the pin 2 is loaded. Further, when raising the temperature, the pin 2 may be in a loaded state or in an unloaded state.
  • the plate 12 After the lower end of the pin 2 is joined to the pad 1A, the plate 12 is moved upward. At this time, since the pin 2 is a flangeless pin or a pin without a head, the plate 12 can be easily separated from the semiconductor substrate 1. The plate 12 remains facing the stage 11 and the semiconductor substrate 1 from the time the pin 2 is placed until it is separated from the semiconductor substrate 1, and the plate 12 itself is not turned over, which improves work efficiency. Good.
  • the pins 2 can be bonded to the pads 1A with the bonding material 5, and , there is no need to change the parts or equipment required for joining.
  • the semiconductor substrate 1 has a semiconductor wafer of 10 inches or more, that is, even when the semiconductor substrate 1 is cut into dies (also called "chips") by dicing, the dies are The pins 2 can be bonded at the wafer level without having to bond the pins 2 every time. Thereby, manufacturing time can be shortened.
  • the semiconductor substrate 1 has large dimensions such as the wafer level, it can be heated uniformly, and the state of the bonding of the pins 2 to the pads 1A can be adjusted. is independent of location, and there is little variation in bonding.
  • a resistance heating element may be placed on the opposite side of the plate 12 with the object 15 in between, or the object 15 itself may be formed of a resistance heating element.
  • the stage 11 may have a built-in resistance heating element, or the resistance heating element may be placed on the opposite side of the semiconductor substrate 1 with the stage 11 in between, and the electricity supplied to the resistance heating element may be used as the heat source.
  • the semiconductor substrate 1 is in the form of a die.
  • the means for raising the temperature is selected from such a heat source using a resistance heating element and the above-mentioned furnace 30.
  • FIG. 3 is a diagram showing the main parts of a pin joining device 20 according to a second embodiment of the present invention.
  • FIG. 4 is a partial cross-sectional view of the plate 12 shown in FIG. Since the pin joining device 20 includes the configuration of the pin joining device 10, the same or corresponding members and portions are given the same reference numerals.
  • a magnetic material 12B such as a soft magnetic material is provided in a portion of the plate 12 where the through hole 12A is formed.
  • the magnet 19 can be placed on the opposite side of the stage 11 with the plate 12 in between.
  • the magnetic field caused by the magnet 19 is curved by the magnetic material 12B, so that the magnetic field reaching the semiconductor substrate 1 can be weakened.
  • Part or all of the plate 12 may be made of a magnetic material, but since the plate 12 is also heated, it is preferable to have a thermal expansion coefficient in the same range as the semiconductor substrate 1.
  • the pin bonding device 20 is further provided with a magnetic circuit forming section 21.
  • a magnetic circuit forming section 21 since the magnetic circuit forming part 21 is provided on the plate 12, a soft magnetic material is formed between the part of the plate 12 that contacts the magnetic circuit forming part 21 and the part forming the through hole 12A. It is preferable that the magnetic material 12C is made of a magnetic material including the magnetic material 12C.
  • the magnetic circuit forming portion 21 and the plate 12 may be configured integrally or may be configured to be physically separable.
  • the magnetic circuit forming section 21 forms a magnetic circuit with the magnet 19 and the magnetic material 12C, and can further weaken the magnetic field reaching the semiconductor substrate 1.
  • the magnetic circuit forming portion 21 includes a first tip 21A facing the first end 12D of the peripheral edge of the plate 12, and a second tip facing the second end 12E of the peripheral edge of the plate 12. 21B, and an intermediate portion 21C that connects the first tip 21A and the second tip 21B, and has a U-shape, a V-shape, etc., and may be lid-shaped in some cases.
  • the opening 21D may be provided in a plane direction intersecting a line connecting the first tip end 21A and the second tip end 21B (in the direction intersecting the plane of the paper). It becomes easy to insert the pin 2 into the plate 12 through the opening 21D, and the operation for moving the magnet 19 up and down through the opening 21D also becomes easy.
  • the magnet 19 can be placed on the opposite side of the stage 11 with the plate 12 in between,
  • the material 12C and the magnetic circuit forming portion 21 can prevent the magnetic field from the magnet 19 from reaching the semiconductor substrate 1 as much as possible, and damage during bonding to an electronic device can be reduced.
  • the pin bonding method according to the third embodiment of the present invention includes the following steps using the pin bonding apparatus 10 shown in FIG.
  • FIG. 5 is a diagram showing a part of the steps of the pin joining method according to the third embodiment of the present invention. Members and parts that are the same as or correspond to those shown in FIG. 2 are given the same reference numerals.
  • a semiconductor substrate 1 having a plurality of pads 1A bonded to the pins 2 with a bonding material 5 is prepared, and the bonding material 5 is attached to the pads 1A of the semiconductor substrate 1.
  • the provided semiconductor substrate 1 is placed on the stage 11 (STEP 2-1).
  • a spacer 13 is placed on the stage 11, and a guide portion 14 is provided so as to surround the semiconductor substrate 1 on the outside of the spacer 13.
  • the plate 12 is placed on the spacer 13 so as to face and be separated from the semiconductor substrate 1 .
  • a plurality of pins 2 are placed on the plate 12 surrounded by the guide portion 14.
  • a magnet 19 is arranged on the opposite side of the plate 12 with the semiconductor substrate 1 and stage 11 in between (STEP 2-2).
  • STEP 2-2 a magnetic field is applied along the through hole 12A by the magnet 19, and the stage 11, semiconductor substrate 1, and plate 12 are oscillated.
  • the pin 2 is inserted into the through hole 12A of the plate 12, as shown in STEP 2-3.
  • the guide portion 14 not shown in FIG. 5 is removed from the stage 11, and the pins 2 that are not inserted into the through holes 12A, so-called residual pins, are removed.
  • the plate 12 is removed, a weight is applied to the pin 2 in the direction in which the pin 2 extends, and the lower end of the pin 2 is attached to the joining material 5. Push it in.
  • an object 15 is placed so as to straddle each pin 2, and pressure is applied downward from above the object 15.
  • the temperature of the bonding material 5 is raised.
  • the stage 11, semiconductor substrate 1, and object 15 shown in STEP 2-4 are placed in the furnace 30 and heated (STEP 2-5). Then, the bonding material 5 melts, and the lower end of the pin 2 is bonded to the pad 1A by the bonding material 5. After a predetermined period of time has elapsed, air cooling is performed, for example.
  • the pin joining method according to the third embodiment since the pin 2 is weighted in the direction in which the pin 2 stands, the pin 2 is pushed into the joining material 5, and the pin 2 is pushed into the joining material 5 even in an elevated temperature state due to the melting of the joining material 5. A large inclination can be prevented as much as possible. The same effects as the pin joining method according to the first embodiment are achieved.
  • a substrate having multiple rows and rows of depressions surrounding the center was prepared as a substitute for pads, and the substrate was positioned on the mounting base. At that time, a measuring microscope was used. The substrate had a thickness of 0.2 mm, and the depression had a diameter of 0.24 mm and a depth of 0.02 mm. Adhesive was applied to the back side of the board to adhere the board to the mounting base.
  • solder cream was placed on the board and the solder cream was removed using a scraper, so that the solder cream was inserted into the recess so that the top end of the solder cream was flush with the top surface of the board.
  • the substrate was placed together with a mounting base on a swingable stage that included vibration, a spacer and a guide section were attached to the stage, and a plate was placed on the spacer.
  • the height of the spacer was 0.25 mm and the plate was 0.3 mm thick.
  • a large number of pins each having a diameter of 0.25 mm and a length of 0.4 mm were placed on the plate.
  • magnets were placed on the opposite side of the substrate with the stage in between, with the S and N poles facing in the vertical direction, and the substrate was rocked and vibrated together with the stage.
  • the plate had 527 through holes with a diameter of 0.26 mm and a pitch of 0.4 mm.
  • the guide section was removed from the stage and the remaining pins on the plate were removed. 527 pins were inserted into 527 holes, and the insertion was completed in about 30 seconds with a positional accuracy of ⁇ 0.005 mm or less. It was confirmed that the upper end of the pin protruded by 0.05 mm from the through hole of the plate.
  • a copper plate for pressurization was arranged so as to straddle the upper ends of all the pins, and a resistance heating element was brought into contact with the copper plate for pressurization from above.
  • the copper plate for pressurization applied pressure to the pin by its own weight.
  • the secondary pressure (copper plate for pressure) at this time is 10 gf, and 19 mgf is applied to each pin. This secondary pressurization is not for pushing the pin into the solder, but for melting the solder particles to bring the lower end of the pin closer to the substrate. Therefore, the secondary pressurization is smaller than the primary pressurization.
  • a sample in which multiple pins are bonded to a substrate is photographed from the side, and a rectangle in side view of a cylinder with a diameter of 0.25 mm and a height of 0.4 mm and a line inclined at an arbitrary angle from the top apex of the rectangle are drawn. I checked it. The pin position accuracy was ⁇ 0.005 mm or less, the pin inclination angle was within 0.5°, and the height was ⁇ 0.005 mm. It was confirmed that the bonding of pins was extremely satisfactory.
  • FIGS. 2 and 5 a plate 12 having a through hole 12A is placed apart from a semiconductor substrate 1, and a pin 2 is inserted into the through hole 12A.
  • the upper end of the pin 2 protruding from the through hole 12A, in FIG. 5, is weighted.
  • FIG. 6 a plurality of pins 2 are arranged in the bottomed hole 60A of the transfer source board 60 consisting of the substrate 60B having the bottomed hole 60A (STEP 1).
  • a large number of pins are mounted on a plate having through holes, and at least one of rocking including vibration, magnetic field, and attraction is applied. , the pin is efficiently inserted into the through-hole, and then, by applying weight, the pin is pushed into the bonding material, and the bonding material is melted by rising temperature, and the pin is bonded to the pad on the semiconductor substrate. can do.
  • the thickness is x3, the diameter D1 of the pin 2, and the diameter D2 of the pad 1A and the bonding material 5.
  • the diameter D2 of the pad 1A and the bonding material 5 is longer than the diameter D1 of the pin 2.
  • the diameter D2 of the pad 1A and the bonding material 5 is 1.03 times or more and 1.1 times or less the diameter D1 of the pin 2.
  • the positional deviation of the pin 2 with respect to the bonding material 5 can be taken into consideration.
  • the length x1 of pin 2 protruding from the top surface of plate 12 is equal to the length x1 of pin 2 protruding from the bottom surface of plate 12.
  • the length t2 of the pin 2 is 1.2 to 1.5 times the thickness t1 of the plate 12, such as the length t2 of the pin 2 is 0.4 mm or more and the thickness t1 of the plate 12 is 0.3 mm. It is preferable. Since the pin 2 is restrained by the side surface of the through hole 12A of the plate 12, the inclination of the pin 2 is suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

複数のパッドを表面に有する半導体基板のパッドに半田などの接合材を設けておき、効率よく、接合材を介在してピンをパッドの上に立てて接合することができる、ピン接合方法及びピン接合装置を提供する。ピン接合方法は、表面に複数のパッド１Ａを有する半導体基板１のパッド１Ａに接合材５を設けておき、複数の貫通穴１２Ａを有するプレート１２を半導体基板１から離隔して配置し、プレート１２上に複数のピン２を載せて貫通穴１２Ａにピン２を挿入し、ピン２を加重する。ピン接合装置は、半導体基板１を載せるステージ１１と、半導体基板１から離隔して配置され、複数の貫通穴１２Ａを有するプレート１２と、パッド１Ａに近接したピン２を加重する手段とを備える。

Description

ピン接合方法及びピン接合装置
　本発明は、ピンを半導体基板のパッド上に立てて接合するピン接合方法及びピン接合装置に関する。
　積層配線、３Ｄ配線などの技術として、チップを複数のダイで統合するチップレット化が検討されている。ダイの上に別のダイを載せて配線するためにはピンが必要となる。そのために、本発明者らは、マイクロサイズのピンを磁界及び／又は揺動（振動を含む）の作用により挿入部を有する基板に効率よく立てることを可能にした（特許文献１）。また、このような基板を移載元基板とし、移載元基板上の多数のピンを、ピン挿入部を有する移載先基板上に同時に移すことを可能にした（特許文献２）。
特許第６９２７５４１号公報 特許第６９２７５４２号公報
　しかしながら、複数のパッドを表面に有する半導体基板のパッドに半田などの接合材を設けておき、効率よく、接合材を介在してパッドの上に立てて接合することが難しい。
　そこで、本発明では、複数のパッドを表面に有する半導体基板のパッドに半田などの接合材を設けておき、効率よく、接合材を介在してピンをパッドの上に立てて接合することができる、ピン接合方法及びピン接合装置を提供することを目的とする。それ以外の目的は、本発明の実施形態において詳細に説明される。
　本発明のピン接合方法は、表面に複数のパッドを有する半導体基板の前記パッドに接合材を設けておき、複数の貫通穴を有するプレートを前記半導体基板から離隔して配置し、前記プレート上に複数のピンを載せて前記貫通穴にピンを挿入し、前記ピンを加重する、ピン接合方法に関する。
　本発明のピン接合装置は、表面に複数のパッドを有する半導体基板を載せるステージと、前記半導体基板から離隔して配置され、複数の貫通穴を有するプレートと、前記パッドに近接したピンを加重する手段と、を備える、ピン接合装置に関する。
　本発明によれば、複数のパッドを表面に有する半導体基板のパッドに半田などの接合材を設けておき、効率よく、接合材を介在してピンをパッドの上に立てて接合することができる。
図１は、本発明の第１の実施形態に係るピン接合装置の要部を示す断面図である。 図２は、本発明の第１の実施形態に係るピン接合方法の工程を示す図である。 図３は、本発明の第２の実施形態に係るピン接合装置の要部を示す断面図である。 図４は、本発明の第２の実施形態に係るピン接合装置におけるプレートの一部断面図である。 図５は、本発明の第３の実施形態に係るピン接合方法の一部工程図である。 図６は、本発明の実施形態に係るピン接合方法と対比するためのピン接合方法を説明するための工程図である。 図７は、図６に示す工程では好ましくない理由を説明するための図である。 図８は、図６に示す工程では好ましくない理由を説明するための図である。 図９は、本発明の実施形態に関し、プレートの貫通穴とピンと半導体基板上のパッドとの寸法及び位置関係を示す断面図である。
　以下、図面を参照しながら、本発明の実施形態について詳細に説明する。図面には本発明の好ましい形態の一つを示すものであり、本発明の趣旨を逸脱しない範囲で発明の構成要素について一部を変更したり削除したり追加したりした形態についても本発明の範囲に含まれる。
　[ピン]
　本発明の実施形態においては、一又は複数の電子デバイスを有する半導体基板であって、電子デバイスに電気的に接続し得る金属パッドなどのパッド（以下、単に「パッド」と表記する。）を有する半導体基板におけるパッドに、半田などの接合材が設けられ、接合材によりピンをパッドに接合する。ピンはマイクロサイズを有しており、マイクロサイズとは１μｍ以上１０００μｍ以下のサイズを想定する。ピンは、軸部に対して径の大きいフランジ部や頭部を有するようなＴ型ピンではなく、フランジ部を有しないピン（フランジレスピン）、頭部を有しないピン（ヘッドレスピン）が好ましく、例えば円柱形状などの棒状（柱状、ストレート）であって、直径１μｍ以上１０００μｍ以下、長さ１μｍ以上１０００μｍ以下である。そのため、１本のピンは質量が極めて小さく、ピンのみの自重によりピンから外部に力を及ぼすことが難しい。ピンは磁石に作用する材質を含んでいることが好ましい。
　[第１の実施形態]
　本発明の第１の実施形態に係るピン接合装置について説明する。図１はピン接合装置１０の要部を示す断面図である。ピン接合装置１０は、ステージ１１、プレート１２、ステージ１１からプレート１２を離隔して配置するためのスペーサー１３、ガイド部１４、加重するための手段（図示せず）、半導体基板１をステージ１１へ位置決めるするための部材（「位置決め用部材」という）１６、スペーサー１３をステージ１１に固定するための部材（「第１の固定部材」という）１７、ガイド部１４をステージ１１へ固定するための部材（「第２の固定部材」という）１８を備える。
　ステージ１１は、電子デバイスが形成されている半導体基板１を載せるためのものである。ステージ１１には、位置決め用部材１６が設けられているため、位置決め用部材１６により半導体基板１が位置決めされる。一又は複数のスペーサー１３及びガイド部１４が、ステージ１１上に半導体基板１を取り囲んで配置され、スペーサー１３及びガイド部１４が第１の固定部材１７、第２の固定部材１８に係合してステージ１１に取り付けられる。ガイド部１４は円環状、角状など周状を有していればよい。プレート１２がスペーサー１３に配置されている。プレート１２は、半導体基板１に設けられているパッド１Ａ（図２参照）のパターンに対応するように複数の貫通穴１２Ａ（図２参照）を有する。スペーサー１３によって、プレート１２が半導体基板１から上方に離隔して配置される。貫通穴１２Ａはピン２の直径に対して１．０２乃至１．３倍の直径を有しており、ピン２の長さよりも貫通穴１２Ａが小さければよい。ステージ１１にスペーサー１３及びガイド部１４が配置された状態では、スペーサー１３の上端は、プレート１２の高さよりも上方にガイド部１４の上端が位置するように、スペーサー１３及びガイド部１４の高さ寸法がそれぞれ設定される。これは、ガイド部１４で囲まれたプレート１２の領域に、多数のピン２（図２参照）が投入されて、ステージ１１、半導体基板１、プレート１２、スペーサー１３及びガイド部１４及びこれらと分離可能に一体化されているものに振動を含む揺動を与えても、ピン２がプレート１２からこぼれないようにするためである。
　加重するための手段は、例えば後述するように、プレート１２の貫通穴１２Ａにピン２を挿入して、貫通穴１２Ａから突出したピン２の上端に対して物体１５（図２参照）を配置して、当該物体１５を介在して圧力を加えるものである。プレート１２と物体１５との相対的な高さを変化させて距離を縮めるものであれば物体１５以外の手段を用いてもよい。物体１５よりも重量のある別の物体に置き換えることでもよい。加重するための手段は、プレート１２の貫通穴１２Ａから突出するピン２を加重して、ピン２の下端に近接する接合材５を押し込むためのものである。ピン２が立っている方向にピン２を加重できれば物体１５の材質の限定は特にない。もっとも、半導体基板１の上方から物体１５を介在して抵抗加熱体への通電により加熱する場合には、ピンへの熱伝導性がよい材質（例えば銅）であることが好ましい。
　本発明の第１の実施形態に係るピン接合装置１０によれば、表面に複数のパッド１Ａを有する半導体基板１を載せるステージ１１と、半導体基板１から離隔して配置され、複数の貫通穴１２Ａを有するプレート１２と、パッド１Ａに近接したピン２を加重する手段と、を備える。ステージ１１に半導体基板１を載せて、プレート１２を半導体基板１から上方に離隔して配置し、プレート１２上に複数のピン２を投入してピン２を貫通穴１２Ａに挿通し、ピン２の下端を半導体基板１のパッド１Ａ上の接合材５に近接させることができ、複数のピン２の上端にピン２の立つ方向に加重を加えることができる。よって、複数のピン２が接合材５に押し込まれ、昇温により接合材５が溶融してパッド１Ａにピン２を接合することができる。
　複数のピン２が多数であっても、また、半導体基板１がダイシングされる前の半導体ウェハを有する場合においても、ピン接合装置１０を用いることにより、効率よく、ピン２を接合材５によりパッド１Ａに接合することができる。プレート１２は、昇温されるため、半導体基板１の熱膨張係数と同一の範囲のものを有することが好ましい。熱膨張係数の違いによる影響は物体１５の自重により制御される。
　図１に示すピン接合装置１０を用いることに適したピン接合方法を説明する。図２は、本発明の第１の実施形態に係るピン接合方法の工程を示す図である。先ず、ピン２に接合材５により接合される複数のパッド１Ａを有する半導体基板１を用意する。半導体基板１のパッド１Ａには接合材５が設けられている。半導体基板１をステージ１１に配置する（ＳＴＥＰ１－１）。その際、半導体基板１がステージ１１に設けられた位置決め用部材１６により、ステージ１１の所定の位置に設定される。
　次に、ステージ１１上において半導体基板１を取り囲む領域の一部又は全周にスペーサー１３を配置し、スペーサー１３の外側で半導体基板１を取り囲むようにガイド部１４を設ける。その後、スペーサー１３上に半導体基板１と対向して離隔するようにプレート１２を配置する。そして、ガイド部１４で周囲を囲まれたプレート１２上に複数のピン２を投入する。図示する形態では半導体基板１を挟んでプレート１２と逆側には磁石１９が配置されている（ＳＴＥＰ１－２）。磁石１９は永久磁石でも電磁石でもよく、貫通穴１２Ａに磁界が形成されればよい。ここで、スペーサー１３の上端が半導体基板１よりも高い位置に配置され、ガイド部１４の上端がスペーサー１３よりも高い位置にある（図１参照）。これにより、プレート１２の周縁にはガイド部１４が近接しており、ガイド部１４によりプレート１２が取り囲まれている。プレート１２は少なくとも貫通穴１２Ａが設けられている領域よりも大きく、好ましくは半導体基板１よりも平面視で大きい寸法を有する。
　ＳＴＥＰ１－２で示す状態において、磁石１９により磁界を印加すると共に、ステージ１１、半導体基板１及びプレート１２を、揺動軸５０を中心に揺動させる。振動を含む揺動の作用、磁界の作用、吸引の作用の何れか又はこれらの組み合わせにより、ピン２がプレート１２の貫通穴１２Ａに挿入される（ＳＴＥＰ１－３）。ピン２の長さは、貫通穴１２Ａの長さよりも長く設定されているため、ピン２の下端は接合材５に近接しており、ピン２の上端は貫通穴１２Ａから突出している。ここで、図２に示す形態では、磁石１９は、半導体基板１及びステージ１１を挟んでプレート１２と逆側に配置されているところ、プレート１２を挟んで半導体基板１及びステージ１１と逆側に配置されてもよい。また、ステージ１１の面上に平行な振動（横揺れ）でも交差する振動（縦揺れ）でも、ステージ１１を揺動軸５０回りに例えば±３５°乃至７０°で揺らしても、またこれらの併用でもよい。
　次に、図２に示さないガイド部１４をステージ１１から外して貫通穴１２Ａに挿入されていないピン２、いわゆる残留ピンを除去する。
　次に、貫通穴１２Ａから突出したピン２に対して、貫通穴１２Ａの方向に加重し、ピン２の下端を接合材５に押し込む（ＳＴＥＰ１－４）。図示する形態では、ピン２を跨ぐように物体１５を載せて、物体１５の上方から下方に向けて加重する。物体１５は、一つでも複数に分割されているものでもよい。物体１５の材質は特に限定されないが、次の工程において接合材５を加熱するために熱伝導のよい材質、例えば銅などが好ましい。
　その後、接合材５を昇温する。例えば、ＳＴＥＰ１－４に示す、ステージ１１、半導体基板１、プレート１２、貫通穴１２Ａに挿通されたピン２及び物体１５と、ステージ１１とプレート１２との距離を保つためのスペーサー１３とを、炉３０に入れて加熱する（ＳＴＥＰ１－５）。すると、接合材５が溶融しピン２の下端がパッド１Ａと接合材５により接合される。所定時間が経過すると、例えば空冷する。
　以上のように、本発明の第１の実施形態に係るピン接合方法では、先ず、表面に複数のパッド１Ａを有する半導体基板１のパッド１Ａに接合材５を設けておき、次に、複数の貫通穴１２Ａを有するプレート１２を半導体基板１から離隔して配置し、そして、プレート１２上に複数のピン２を載せて貫通穴１２Ａにピン２を貫通するように挿入する。すなわち、ピン２と接合されるパッド１Ａを複数有する半導体基板１に対して、パッド１Ａのパターンと同一のパターンの貫通穴１２Ａを有するプレート１２を離隔して配置し、各貫通穴１２Ａにピン２が挿通してピン２の下端を接合材５に近接し、ピン２の上端がプレート１２の貫通穴１２Ａから突出する。その上で、ピン２を立つ方向に加重することにより、具体的にはピン２の上端が貫通穴１２Ａから突出した状態においてピン２を貫通穴１２Ａの方向に加重することにより、ピン２の下端を接合材５に押し込むことができる。その後、接合材５を昇温することにより、接合材５によりピン２の下端をパッド１Ａに接合させることができる。昇温は、ピン２を加重する前から開始してもよく、また加重してから開始してもよい。また、昇温の際には、ピン２を加重した状態でも、加重していない状態でもよい。ピン２の下端をパッド１Ａに接合した後は、プレート１２を上方に移動させる。この際、ピン２はフランジレスピンや頭部を有しないピンであることから、半導体基板１からプレート１２を難なく離隔させることができる。プレート１２は、ピン２が載せられてから半導体基板１から離隔するまで、ステージ１１や半導体基板１と対向したままで、しかも、プレート１２それ自体を反転したりすることがないため、作業効率性がよい。
　半導体基板１のパッド１Ａのパターンに応じて貫通穴１２Ａを有するプレート１２を準備することにより、ピン２をパッド１Ａに接合材５で接合することができ、半導体基板１のパッド１Ａのパターン毎に、接合に必要となる部品、設備を変える必要がない。
　半導体基板１が１０インチ以上の半導体ウェハを有している場合、すなわち、半導体基板１がダイシングによりダイ（「チップ」とも呼ぶ）に切り分けられる場合であっても、切り分けられる前の状態で、ダイ毎にピン２を接合することなく、ウェハレベルでピン２を接合することができる。これにより、製造時間の短縮化が図れる。
　昇温には炉３０による加熱が用いられることにより、半導体基板１がウェハレベルのような大きな寸法を有する場合であっても均一に加熱することができ、ピン２のパッド１Ａへの接合の状態が場所に依存することなく、接合のバラつきが少ない。
　第１の実施形態に係るピン接合方法において、炉３０による加熱のみならず、物体１５を挟んでプレート１２と逆側に抵抗加熱体を配置したり、物体１５それ自体を抵抗加熱体で構成したり、ステージ１１に抵抗加熱体を内蔵したり、又は、ステージ１１を挟んで半導体基板１と逆側に抵抗加熱体を配置したりして、抵抗加熱体への通電を熱源としてもよい。この場合には、半導体基板１がダイの状態であることが好ましい。昇温する手段としては、このような抵抗加熱体による熱源や前述の炉３０から選択される。
　[第２の実施形態]
　本発明の第２の実施形態に係るピン接合装置２０について説明する。図３は本発明の第２の実施形態に係るピン接合装置２０の要部を示す図である。図４は図３に示すプレート１２の部分断面図である。ピン接合装置２０は、ピン接合装置１０の構成を含むので、同一又は対応する部材、部分については同一の符号を付してある。
　図４に示すように、プレート１２のうち貫通穴１２Ａを形成する部位には軟磁性材料などの磁性材料１２Ｂが設けられている。本発明の第２の実施形態に係るピン接合装置２０では、図３に示すように、磁石１９を、プレート１２を挟んでステージ１１と逆側に配置し得る。磁石１９による磁界が、磁性材料１２Ｂにより湾曲して、半導体基板１に到達する磁界を弱めることができる。プレート１２の一部又は全部を磁性材料で構成してもよいが、プレート１２も昇温されるため、半導体基板１の熱膨張係数と同一の範囲のものを有することが好ましい。
　ピン接合装置２０では、さらに、磁気回路形成部２１が設けられている。この場合には、プレート１２上に磁気回路形成部２１が設けられるため、プレート１２のうち、磁気回路形成部２１と接する部位と、貫通穴１２Ａを形成する部位との間が、軟磁性材料を含む磁性材料１２Ｃで形成されていることが好ましい。磁気回路形成部２１とプレート１２とが一体として構成されていてもよく、また物理的に分離可能に構成されていてもよい。磁気回路形成部２１は、磁石１９と磁性材料１２Ｃとにより磁気回路を形成し、半導体基板１に到達する磁界をさらに弱めることができる。
　磁気回路形成部２１は、プレート１２の周縁部の第１の端部１２Ｄに対向する第１の先端部２１Ａと、プレート１２の周縁部の第２の端部１２Ｅに対向する第２の先端部２１Ｂと、第１の先端部２１Ａと第２の先端部２１Ｂとを接続する中間部２１Ｃとを含み、Ｕ字状、Ｖ字状などの形状を有しており、場合によっては蓋形状であって第１の先端部２１Ａと第２の先端部２１Ｂとを結ぶ線と交差する面方向に（紙面と交わる方向に）開口部２１Ｄを設けていてもよい。開口部２１Ｄからプレート１２にピン２を投入することが容易となり、開口部２１Ｄを介在して磁石１９を上下動するための操作も容易となる。
　本発明の第２の実施形態に係るピン接合装置２０によれば、図３に示すように、磁石１９を、プレート１２を挟んでステージ１１と逆側に配置し得、磁性材料１２Ｂにより又は磁性材料１２Ｃ及び磁気回路形成部２１により、半導体基板１に磁石１９による磁界が可及的に達しないようにすることができ、電子デバイスへの接合時のダメージを低減することができる。
　[第３の実施形態]
　本発明の第３の実施形態に係るピン接合方法は、図１に示すピン接合装置１０を用いて、次の工程で構成される。図５は、本発明の第３の実施形態に係るピン接合方法の工程の一部を示す図である。図２に示す部材、部分と同一又は対応する部材、部分には同一の符号を付してある。
　第３の実施形態に係るピン接合方法においても、先ず、ピン２に接合材５により接合される複数のパッド１Ａを有する半導体基板１を用意し、半導体基板１のパッド１Ａには接合材５が設けられている半導体基板１をステージ１１に配置する（ＳＴＥＰ２－１）。次に、ステージ１１上にスペーサー１３を配置し、スペーサー１３の外側で半導体基板１を取り囲むようにガイド部１４を設ける。その後、スペーサー１３上に半導体基板１と対向して離隔するようにプレート１２を配置する。そして、ガイド部１４で周囲を囲まれたプレート１２上に複数のピン２を載せる。半導体基板１及びステージ１１を挟んでプレート１２と逆側には磁石１９が配置されている（ＳＴＥＰ２-２）。ＳＴＥＰ２-２で示す状態において、磁石１９により貫通穴１２Ａに沿った磁界を印加すると共に、ステージ１１、半導体基板１及びプレート１２を揺動させる。これにより、ＳＴＥＰ２－３に示すように、ピン２がプレート１２の貫通穴１２Ａに挿入される。次に、図５に示さないガイド部１４をステージ１１から外して貫通穴１２Ａに挿入されていないピン２、いわゆる残留ピンを除去する。
　第３の実施形態に係るピン接合方法においては、ＳＴＥＰ２－４に示すように、プレート１２を取り除き、ピン２に対してピン２の延びる方向に加重を加え、ピン２の下端を接合材５に押し込む。図示する形態では、各ピン２に跨るように物体１５を載せ、物体１５の上から下方に向けて加圧する。
　その後、接合材５を昇温する。例えば、ＳＴＥＰ２－４に示す、ステージ１１、半導体基板１及び物体１５を、炉３０に入れて昇温する（ＳＴＥＰ２－５）。すると、接合材５が溶融し、ピン２の下端がパッド１Ａと接合材５により接合される。所定時間が経過すると、例えば空冷する。
　第３の実施形態に係るピン接合方法においても、ピン２をピン２の立つ方向に加重しているため、ピン２を接合材５に押し込み、昇温状態でも接合材５の溶融によりピン２が大きく傾斜することを可及的に防止することができる。第１の実施形態に係るピン接合方法と同様の作用効果を奏する。
　[検証実験]
　本発明の実施形態の有効性を確認するための検証実験を行った。
　[第１の検証実験]
　先ず、半導体基板の代わりに、パッドの代用物として中央部を囲むように窪みが複数列、複数行で設けられている基板を用意し、基板の取付台への位置決めを行った。その際、測定用顕微鏡を使用した。基板は０．２ｍｍの厚みを有しており、窪みは０．２４ｍｍの直径、０．０２ｍｍの深さを有していた。基板の裏面に接着剤を塗布して基板を取付台に接着した。
　次に、基板上に半田クリームを載せて、スクレーバーを用いて半田クリームをはくことにより、窪み内に半田クリームが挿入され、半田クリームの上端が基板上面と面一となるようにした。
　そして、振動を含む揺動可能なステージ上に取付台と共に基板を配置し、スペーサー及びガイド部をステージに取り付けて、スペーサー上にプレートを配置した。スペーサーの高さは０．２５ｍｍであり、プレートは厚み０．３ｍｍであった。プレート上に、直径０．２５ｍｍ、長さ０．４ｍｍのピンを多数投入した。その後、ステージを挟んで基板と逆側に、上下方向にＳ極、Ｎ極が向くように磁石を配置して、ステージと共に基板を揺動及び振動させた。プレートは、直径０．２６ｍｍの貫通穴をビッチ０．４ｍｍで５２７個有していた。ガイド部をステージから取り除いてプレート上の残留ピンを取り除いた。５２７個の穴に５２７個のピンが挿入されており、位置精度として±０．００５ｍｍ以下で、約３０秒で挿入が完了した。プレートの貫通穴からピンの上端が０．０５ｍｍで突出していることを確認した。
　さらに、ピンを半田に押し込むために、銅プレートを全てのピンの上端に跨るように配置した。そして一次圧力として銅プレートに上方から４０ｇｆを加えた。一ピン当たり７６ｍｇｆが加重される。
　そして、全てのピンの上端に跨るように加圧用の銅プレートを配置し、加圧用の銅プレートに上方から抵抗加熱体を接触させた。加圧用の銅プレートは、この自重により、ピンを加圧した。このときの二次加圧（加圧用の銅プレート）は１０ｇｆであり、一ピン当たり１９ｍｇｆが加重される。この二次加圧は、ピンを半田に押し込むためではなく、半田粒子の溶融によりピンの下端を基板に近づけるためである。そのため、一次加圧よりも二次加圧の方が小さい。
　抵抗加熱体としてのヒーターにより、２８０℃で１０秒加熱した。その後、抵抗加熱体を加圧用の銅プレートから上方に上げ、空冷した。
　複数のピンが基板に接合されたサンプルを横から撮影し、直径０．２５ｍｍ、高さ０．４ｍｍの円柱側面視での矩形とその矩形の上部頂点から任意の角度で傾斜した線を作図して、照合した。ピンの位置精度としては±０．００５ｍｍ以下であり、ピンの傾斜角度は０．５°以内、高さは±０．００５ｍｍであった。ピンの接合としては極めて十分であることを確認した。
　[第２の検証実験]
　第２の検証実験として、加圧用の銅プレートを用いず、ステージの下側から加熱した。それ以外は第１の検証実験と同様である。ピンの傾斜角度は０．５°以上、高さは±０．００５ｍｍ以上であった。ピンの接合としては第１の検証実験よりも劣るが、十分であることを確認した。
　[第３の検証実験]
　第３の検証実験として、プレートの貫通穴にピンを挿入した後、プレートを取り除き、その上で、全てのピンに銅プレートを跨るように載せて、さらに一次加圧をした。その後、加圧用の銅プレートを用いず、ステージの下側から加熱した。それ以外は第１の検証実験と同様である。ピンの傾斜角度は０．５°以上、高さは±０．００５ｍｍ以上であった。ピンの接合としては第１の検証実験よりも劣るが、十分であることを確認した。
　[第４の検証実験]
　第４の検証実験として、プレートの貫通穴にピンを挿入した後、プレートの取り外しをしないで、全てのピンに銅プレートを跨るように載せた。その際、一次加圧をしなかった。その後、加圧用の銅プレートを用いず（つまり二次加圧なし）、ステージの下側から加熱した。その結果、一次加圧及び二次加圧がないため、ピンの位置ズレ、傾斜、ピン上端の高さのズレが、第２及び第３の検証結果と比べて大きく、実用に耐えらないことが分かった。
　[第５の検証実験]
　第５の検証実験として、プレートの貫通穴にピンを挿入した後、プレートを取り外して全てのピンに銅プレートを跨るように載せ、その後一次加圧した。その後、加圧用の銅プレートに交換して加圧用の銅プレートに抵抗加熱体を接触させて昇温した。その結果、プレートがないため、ピンを加圧すると、バランスを崩してしまい、全てのピンが傾いてしまい、接合できなかった。
　[第６の検証実験]
　第６の検証実験として、プレートの貫通穴にピンを挿入した後、プレートの取り外し、全てのピンに銅プレートを跨るように載せ、その際、一次加圧をしなかった。その後、加圧用の銅プレートを用いず（つまり二次加圧なし）、ステージの下側から加熱した。その結果、一次加圧がないため、ピンの位置ズレ、傾斜、ピン上端の高さのズレが、第２及び第３の検証結果と比べて大きく、実用に耐えらないことが分かった。
　第１の検証実験乃至第６の検証実験から、ピンを一次加圧することにより、極めて重量の小さいピンを半田などの接合材に押し込むことが必要であり、さらに、ピンの傾き、高さのバラつきを小さくするために、貫通穴を有するプレートによりピンをガイドして、昇温により半田などの接合材の溶融による傾斜を抑制することができることが分かった。
　[本発明の実施形態の有効性]
　本発明の実施形態では、図２及び図５に示すように、貫通穴１２Ａを有するプレート１２を半導体基板１から離隔して配置して、ピン２を貫通穴１２Ａに挿通して、図２では貫通穴１２Ａから突出したピン２の上端を、図５ではピン２の上端を、加重している。これに対して、図６に示すように、有底穴６０Ａを有する基板６０Ｂからなる移載元基板６０において複数のピン２を有底穴６０Ａに配列し（ＳＴＥＰ１）、移載元基板６０のピン挿入側と逆側に磁石６１を配置し（ＳＴＥＰ２）、移載元基板６０と磁石６１を上下に反転して（ＳＴＥＰ３）、移載先基板としての半導体基板１と移載元基板６０とを対向させて、移載元基板６０から半導体基板１にピン２を移載する（ＳＴＥＰ４）ことが考えられる。
　しかしながら、図８に示されているように、移載元基板６０のサイズを大きくすると、移載元基板側からヒーター６２で加熱すると、加熱ムラが生じるため、移載元基板６０を１０インチのウェハサイズにすることが難しい。また、図７に示されているように、移載元基板６０を小さくすると多数回移載することになり、ピンの接合工程に時間を要することになる。
　これに対して、本発明の実施形態では、上述したように、１０インチ以上のウェハサイズでも貫通穴を有するプレート上に多数のピンを載せて振動を含む揺動、磁界、吸引の少なくとも何れかの作用により、ピンを貫通穴に効率よく挿入し、その上で、ピンを加重することにより、ピンを接合材に押し込み、昇温により接合材を溶融してピンを半導体基板上のパッドに接合することができる。
　本発明の実施形態に関し、プレートの貫通穴とピンと半導体基板上のパッドとの寸法及び位置関係について説明する。図９に示すように、プレート１２の厚みｔ１、ピン２の長さｔ２、半導体基板１の厚みｔ３、ピン２のプレート１２の上面、下面からの突出した長さｘ１、ｘ２、接合材５の厚みｘ３、ピン２の直径Ｄ１、パッド１Ａ及び接合材５の直径Ｄ２とする。ピン２の直径Ｄ１よりもパッド１Ａ及び接合材５の直径Ｄ２の方が長い。パッド１Ａ及び接合材５の直径Ｄ２がピン２の直径Ｄ１に対して１．０３倍以上１．１倍以下であればよい。ピン２の接合材５に対する位置ズレを考慮することができる。接合材５の厚みｘ３、ピン２の上端、下端の突出する長さｘ１、ｘ２において、ｘ１＋ｘ３＝ｘ２の関係が成り立つように、即ち、ピン２の下端を接合材５に押し込まない状態では、プレート１２の上面、下面からピン２の突出する長さが等しく、接合材５に押し込まれている状態では、ピン２のプレート１２の上面より突出する長さｘ１が、ピン２のプレート１２の下面より突出する長さｘ２よりも短い。例えば、ピン２の長さｔ２が０．４ｍｍ以上、プレート１２の厚みｔ１が０．３ｍｍのように、ピン２の長さｔ２がプレート１２の厚みｔ１の１．２乃至１．５倍であることが好ましい。ピン２がプレート１２の貫通穴１２Ａの側面により拘束されるため、ピン２の傾きが抑えられる。
１：半導体基板
１Ａ：パッド
２：ピン
５：接合材
１０，２０：ピン接合装置
１１：ステージ
１２：プレート
１２Ａ：貫通穴
１２Ｂ，１２Ｃ：磁性材料
１２Ｄ：第１の端部
１２Ｅ：第２の端部
１３：スペーサー
１４：ガイド部
１５：物体
１６：位置決め用部材
１７：第１の固定部材
１８：第２の固定部材
１９：磁石
２１：磁気回路形成部
２１Ａ：第１の先端部
２１Ｂ：第２の先端部
２１Ｃ：中間部
２１Ｄ：開口部
３０：炉
５０：揺動軸

Claims (11)

  1. 　表面に複数のパッドを有する半導体基板の前記パッドに接合材を設けておき、
    　複数の貫通穴を有するプレートを前記半導体基板から離隔して配置し、
    　前記プレート上に複数のピンを載せて前記貫通穴にピンを挿入し、
    　前記ピンを加重する、
    　ピン接合方法。
  2. 　前記プレートを挟んで前記半導体基板と逆側に、前記ピンを加重するための物体を配置する、請求項１に記載のピン接合方法。
  3. 　前記ピンの加重は、前記プレートの前記貫通穴に前記ピンを挿通した状態で行う、請求項１又は２に記載のピン接合方法。
  4. 　前記ピンを加重することにより、前記ピンの下端を前記接合材に押し込む、請求項１乃至３の何れか１項に記載のピン接合方法。
  5. 　前記ピンを加重する前後又は前記ピンを加重した状態で、昇温をする、請求項１乃至４の何れか１項に記載のピン接合方法。
  6. 　前記昇温には炉加熱が用いられる、請求項５に記載のピン接合方法。
  7. 　前記半導体基板は、１０インチ以上の半導体ウェハを有する、請求項１乃至６の何れか１項に記載のピン接合方法。
  8. 　表面に複数のパッドを有する半導体基板を載せるステージと、
    　前記半導体基板から離隔して配置され、複数の貫通穴を有するプレートと、
    　前記パッドに近接したピンを加重する手段と、
    　を備える、ピン接合装置。
  9. 　前記貫通穴を形成する部位は磁性材料を含んで構成されている、請求項８に記載のピン接合装置。
  10. 　前記磁性材料と磁気回路を構成する磁気回路形成部を備え、前記磁気回路形成部が前記プレートと分離し得又は一体化されている、請求項９に記載のピン接合装置。
  11. 　さらに、昇温するための手段を有する、請求項８乃至１０の何れか１項に記載のピン接合装置。

     
PCT/JP2022/038873 2022-03-08 2022-10-19 ピン接合方法及びピン接合装置 WO2023171017A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111143363A TW202349518A (zh) 2022-03-08 2022-11-14 接腳接合方法及接腳接合裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-034980 2022-03-08
JP2022034980 2022-03-08

Publications (1)

Publication Number Publication Date
WO2023171017A1 true WO2023171017A1 (ja) 2023-09-14

Family

ID=87936537

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/038873 WO2023171017A1 (ja) 2022-03-08 2022-10-19 ピン接合方法及びピン接合装置

Country Status (2)

Country Link
TW (1) TW202349518A (ja)
WO (1) WO2023171017A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164369A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置およびその製造方法
JP2018006514A (ja) * 2016-06-30 2018-01-11 マクセルホールディングス株式会社 導電性ピラーの配列用マスクおよびその製造方法
JP2018018985A (ja) * 2016-07-28 2018-02-01 アスリートＦａ株式会社 柱状部材搭載装置、柱状部材搭載方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164369A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置およびその製造方法
JP2018006514A (ja) * 2016-06-30 2018-01-11 マクセルホールディングス株式会社 導電性ピラーの配列用マスクおよびその製造方法
JP2018018985A (ja) * 2016-07-28 2018-02-01 アスリートＦａ株式会社 柱状部材搭載装置、柱状部材搭載方法

Also Published As

Publication number Publication date
TW202349518A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
JP4020990B2 (ja) パワー半導体モジュール及びその製造方法
US20040232533A1 (en) Semiconductor apparatus and fabricating method for the same
JPH11326379A (ja) 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
JPH07287031A (ja) 一体型剛性試験プローブ
WO2005122237A1 (ja) 部品実装方法及び部品実装装置
KR101934595B1 (ko) 반도체 소자의 실장 방법
WO1997041595A1 (en) Method and apparatus for attaching balls to a substrate
JP2019161215A (ja) コイル部品の製造方法及びコイル部品の製造装置
US20050012212A1 (en) Reconnectable chip interface and chip package
WO2023171017A1 (ja) ピン接合方法及びピン接合装置
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
JP2008192818A (ja) マイクロボール搭載装置およびその搭載方法
US20070161285A1 (en) Electrically-conductive-contact holder, electrically-conductive-contact unit, and method for manufacturing electrically-conductive-contact holder
JPH1167795A (ja) 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
KR101750206B1 (ko) 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법
JPH05114800A (ja) 電子部品の実装方法及び実装装置
US11456273B2 (en) Bonding head and a bonding apparatus having the same
JP2007311577A (ja) 半導体装置
JP2017511609A (ja) 熱的改善のために表面実装パッケージをアライメントする方法
JP2001135667A (ja) バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器
JPH11330120A (ja) バンプの形成方法及び電子装置
KR101615999B1 (ko) 프로브 카드 제조용 웨이퍼 핀 어레이 프레임 모듈
TWI790747B (zh) 基板保持具以及接合系統和接合方法
JP5397120B2 (ja) 半田付け方法および半田付け装置
JP3168889B2 (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22930993

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024505880

Country of ref document: JP