WO2023127705A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2023127705A1
WO2023127705A1 PCT/JP2022/047494 JP2022047494W WO2023127705A1 WO 2023127705 A1 WO2023127705 A1 WO 2023127705A1 JP 2022047494 W JP2022047494 W JP 2022047494W WO 2023127705 A1 WO2023127705 A1 WO 2023127705A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
crystallites
conductor layer
wiring board
layer
Prior art date
Application number
PCT/JP2022/047494
Other languages
English (en)
French (fr)
Inventor
裕明 佐野
登志文 東
晃 井本
貴史 山口
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2023570947A priority Critical patent/JPWO2023127705A1/ja
Priority to CN202280082530.8A priority patent/CN118511657A/zh
Publication of WO2023127705A1 publication Critical patent/WO2023127705A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits

Definitions

  • the disclosed embodiments relate to wiring boards.
  • a wiring board that has a ceramic insulating layer, a conductor layer containing copper as a main component, and via conductors.
  • Such a wiring board is obtained, for example, by simultaneously firing a conductor layer material and a via conductor material obtained by adding a metal oxide to copper powder, and glass ceramics as an insulating layer material.
  • a wiring board has an insulating layer, a via conductor, and a conductor layer.
  • the insulating layer is glass ceramics.
  • the via conductor is arranged to penetrate the insulating layer.
  • the conductor layer is positioned along the surface of the insulating layer.
  • the via conductor and the conductor layer are connected to each other, and both are sintered bodies of a plurality of metal particles containing copper as a main component.
  • the average particle size of the metal particles in the via conductor is larger than the average particle size of the metal particles in the conductor layer.
  • the via conductor and the conductor layer in cross section contain 70% or more of the metal component per unit area.
  • FIG. 1 is a cross-sectional view showing an example of a wiring board according to an embodiment.
  • FIG. 2 is an enlarged view of area A shown in FIG.
  • FIG. 3 is an explanatory diagram showing a method for evaluating crystallites.
  • FIG. 4 is an enlarged view of area B shown in FIG.
  • FIG. 5 is an enlarged view of area C shown in FIG.
  • FIG. 6 is a cross-sectional view showing an outline of a sample according to an example.
  • FIG. 7 is a diagram showing evaluation results of the wiring board according to the example.
  • the capacitance of the capacitors formed between the conductor layers that overlap in the stacking direction of the insulating layers may vary, and there is room for improvement.
  • a capacitor formed between conductor layers stacked in the stacking direction of insulating layers may be hereinafter referred to as a built-in capacitor.
  • FIG. 1 is a cross-sectional view showing an example of a wiring board according to an embodiment.
  • the wiring board 1 according to the embodiment has an insulating layer 10 , via conductors 20 and a conductor layer 30 .
  • the insulating layer 10 is glass ceramics.
  • the wiring board 1 can be manufactured by simultaneously firing the green sheet, which is the material of the insulating layer 10 , and the conductor paste containing the metal particles, which is the material of the via conductors 20 and the conductor layer 30 .
  • the via conductors 20 are conductive and arranged to penetrate the insulating layer 10 .
  • the via conductors 20 contain copper as a main component. Specifically, via conductor 20 contains 50% by mass or more of copper. Via conductors 20 may contain 70% by mass or more of copper.
  • the via conductor 20 is a sintered body of a plurality of metal particles whose main component is copper.
  • Via conductor 20 includes a polygonal crystallite 2 in a cross-sectional view. The state in which via conductors 20 contain polygonal crystallites 2 can be confirmed by analysis using an electron back scattered diffraction (EBSD) method.
  • EBSD electron back scattered diffraction
  • FIG. 2 is an enlarged view of area A shown in FIG.
  • Via conductor 20 has a structure of two groups of crystallites as schematically shown in FIG. In this case, in the via conductor 20 , the linear side of each crystallite 2 may be in contact with a plurality of adjacent crystallites 2 as a grain boundary. Via conductor 20 has a crystal structure in which crystallites 2 are in contact with each other at their straight sides. Crystallites 2 included in via conductor 20 have a larger contact area between crystallites 2 than when crystallites 2 are spherical or nearly spherical. As a result, the interfacial conductivity at high frequencies can be increased, so that a wiring board having high interfacial conductivity at high frequencies can be obtained.
  • FIG. 3 is an explanatory diagram showing a method for evaluating crystallites.
  • the crystallite 2 has a polygonal cross section.
  • the crystallite 2 shown by way of example in FIG. 3 has an octagonal contour with sides S01 to S08.
  • a scale (or ruler) 40 for example, is prepared and positioned along side S01 for an image of via conductor 20 including such a cross section. If the length of the portion of the side S01 along the scale (or ruler) 40 is 1/2 or more of the longest diameter d MAX of the crystallite 2, it is defined as a "straight side". .
  • the other sides S02 to S08 are evaluated as to whether or not they are “linear sides” in the same manner as the side S01.
  • the side S01 having the length L01 and the side S07 having the length L07 are evaluated as "linear sides”. That is, the crystallite 2 shown in FIG. 3 has two “linear sides”.
  • the longest diameter d MAX of the crystallite 2 is preferably 1 ⁇ m or more and 10 ⁇ m or less.
  • the evaluation described above is repeated for each side of each of the plurality of crystallites 2 .
  • the plurality of crystallites 2 may have 50% or more of the crystallites 2 having two or more linear sides.
  • the decrease in the interfacial conductivity at frequencies of 1 GHz to 49 GHz can be reduced, for example. .
  • the interfacial conductivity at high frequencies can be increased.
  • a sample for cross-sectional observation is prepared by cutting the wiring board 1 where the cross section of the via conductor 20 can be seen and polishing the cut surface.
  • the polished surface is analyzed using the EBSD method.
  • the photographing range of the sample in the thickness direction and the length direction of via conductor 20 is set as follows.
  • the number of crystallites 2 included in the imaging range is, for example, 50 or more and 100 or less.
  • a range of about 20 ⁇ m in the thickness direction and width direction of the via conductor 20 is photographed. Moreover, it may be in the range of 10 ⁇ m or more and 20 ⁇ m or less.
  • the conductor layer 30 has conductivity and is arranged in a predetermined pattern on the surface of the insulating layer 10 and between the insulating layers 10 adjacent to each other. That is, in the wiring board 1 , the conductor layer 30 is positioned along the surface of the insulating layer 10 . The conductor layers 30 are positioned at predetermined intervals with the insulating layer 10 interposed therebetween. When the two conductor layers 30 are arranged at positions sandwiching one insulating layer 10, the overlapping portion of the two conductor layers 30 arranged with one insulating layer 10 interposed therebetween functions as a capacitor. In other words, in the wiring board 1 , the portion that functions as a capacitor is the overlapping portion of the two conductor layers 30 sandwiching one insulating layer 10 .
  • the conductor layer 30 contains copper as a main component. Specifically, the conductor layer 30 contains 50% by mass or more of copper. The conductor layer 30 may contain 70% by mass or more of copper.
  • the conductor layer 30 is a sintered body of a plurality of metal particles whose main component is copper.
  • FIG. 4 is an enlarged view of area B shown in FIG.
  • the conductor layer 30 may also include crystallites 3 that are polygonal in cross section, as shown in FIG.
  • the plurality of adjacent crystallites 3 in the conductor layer 30 there may be included those in contact with the linear sides of the respective crystallites 3 as grain boundaries.
  • the plurality of crystallites 3 may have 50% or more of the crystallites 3 having two or more linear sides.
  • the average particle size of the metal particles in the via conductors 20 may be larger than the average particle size of the metal particles in the conductor layer 30 .
  • the average particle size of the metal particles of the via conductors 20 and the average particle size of the metal particles of the conductor layer 30 are 6.6:1 to 1.4:1, particularly 5:1 to 5:1.
  • the wiring substrate 1 with high performance can be obtained.
  • the average grain size of the crystallites 2 contained in the conductor layer 30 is 1, the average grain size of the crystallites 2 contained in the via conductor 20 is, for example, 1.4 times or more and 6.6 times or less. is preferably in the range of 1.3 times or more and 5 times or less.
  • the obtained wiring board 1 is cut or polished to prepare a sample in which the cross section of the via conductor 20 is exposed.
  • the cross section of wiring board 1 including the cross section of via conductors 20 is preferably finished to a mirror level.
  • the cross section of via conductor 20 is observed using the EBSD method, and a photograph of the cross section is taken. The following measurements are made using photographs taken.
  • one region is specified in which, for example, 20 or more and 30 or less crystallites 2 are included.
  • the shape of the specified range is preferably circular or rectangular.
  • the specified location may also include, for example, spherical crystallites 2 .
  • the average grain size of the crystallites 2 in the conductor layer 30 and in the connecting portion between the via conductor 20 and the conductor layer 30 is obtained by the same method.
  • the via conductors 20 and the conductor layer 30 viewed in cross section may contain 70% or more of the metal component per unit area.
  • the metal components of via conductors 20 and conductor layer 30 are densified, and wiring board 1 with high performance is obtained.
  • the ratio of metal components contained in the via conductors 20 and the conductor layer 30 was also evaluated by observing and photographing the same locations as the cross-sectional photographs used to determine the average grain size of the crystallites 2 described above with an electron microscope. It is better to use things.
  • the area A1 of the void is obtained by image analysis from a photograph of the cross section of the via conductor 20 and the conductor layer 30, and the ratio of (A0-A1)/A0 is obtained when the area of the specified range is defined as the total area A0.
  • the via conductors 20 and the conductor layer 30 may contain silica.
  • silica may have, for example, an average particle size of 10 nm or more and 30 nm or less.
  • silica may be contained in a ratio of 0.3 parts by mass or more and 0.8 parts by mass or less with respect to 100 parts by mass of Cu.
  • the content of silica should be less than the content of the glass components other than silica.
  • via conductors 20 and conductor layer 30 may contain borosilicate glass.
  • Such silica may have, for example, an average particle size of 50 nm or more and 200 nm or less.
  • the borosilicate glass may be contained at a ratio of about 1 part by mass with respect to 100 parts by mass of Cu.
  • the wiring board 1 may have a connecting portion 25.
  • the connecting portion 25 is a portion where the end portion of the via conductor 20 and the conductor layer 30 are in contact with each other.
  • FIG. 5 is an enlarged view of area C shown in FIG.
  • connecting portion 25 may have crystallites 4 whose grain size is smaller than the average grain size of crystallites 2 and 3 of via conductor 20 and conductor layer 30 . This densifies the connecting portion 25 and enhances the adhesion between the via conductor 20 and the conductor layer 30 .
  • the connecting portion 25 may have one or a plurality of such crystallites 4 .
  • a mixture of 40 wt% alumina particles and 60 wt% borosilicate glass was prepared as a material for the insulating layer 10.
  • Such a mixture is a glass-ceramic raw material with a firing temperature of 900° C. or higher and 1000° C. or lower.
  • the organic binder 20 parts by mass of isobutyl methacrylate resin and dibutyl phthalate were used with respect to 100 parts by mass of the glass-ceramics raw material, and a green sheet having a thickness of 100 ⁇ m was produced by doctor blade molding.
  • silica particles with an average particle size of 20 nm, and borosilicate glass particles with an average particle size of 100 nm were prepared.
  • Silica particles had a ratio of an integrated amount of 70% or more with a lower limit of 10 nm and an upper limit of 30 nm.
  • organic binder a mixed solvent of isobutyl methacrylate resin, butyl carbitol acetate, and dibutyl phthalate was used.
  • Isobutyl methacrylate resin was added at a rate of 5 parts by mass with respect to 100 parts by mass of copper powder, and a mixed solvent of butyl carbitol acetate and dibutyl phthalate was added to obtain 100 parts by mass of copper powder and 0.3 parts by mass of copper powder.
  • Conductive pastes containing silica particles and 1 part by mass of borosilicate glass particles were each prepared.
  • sample no. 6, 12, 18, and 24, conductor pastes containing 100 parts by weight of copper powder and 1 part by weight of borosilicate glass particles were prepared, respectively.
  • a substantially cylindrical conductor paste was printed so as to penetrate the produced green sheet, and the conductor paste was printed in a predetermined area on both surfaces of the green sheet to produce a laminate and fired. Firing was performed in a reducing atmosphere using a hydrogen-nitrogen mixed gas with a maximum temperature of 930° C. and a holding time of 2 hours.
  • the laminated body was prepared by stacking two insulating layers 10 having a thickness of 35 ⁇ m and thirteen insulating layers 10 having a thickness of 25 ⁇ m, thereby stacking fifteen layers.
  • FIG. 6 is a cross-sectional view showing an outline of the sample according to the example.
  • a wiring board 1 as a sample according to the example was obtained by stacking two insulating layers 10 having a thickness of 35 ⁇ m and thirteen insulating layers 10 having a thickness of 25 ⁇ m, thereby stacking fifteen layers.
  • the evaluation layer corresponding to the distance between the conductor layer 31 electrically connected to the via conductor 21 and the conductor layer 32 electrically connected to the via conductor 22 was set to 25 ⁇ m, and the via conductor 21 and the via conductor 22 were separated.
  • a predetermined voltage was applied between , and the electrostatic capacity (capacitor capacity) between the conductor layers 31 and 32 was measured. Such measurements were performed at 30 locations, and the deviation (variation coefficient 3CV: 3 x standard deviation ( ⁇ )/average value (x)) was calculated. The results are shown in FIG.
  • FIG. 7 is a diagram showing evaluation results of the wiring board according to the example.
  • the average grain size of the crystallites was Except for No. 19, values corresponding to raw material particle sizes were shown.
  • sample No. In the wiring boards according to Nos. 1 to 4, 7 to 10, 13 to 17, and 20 to 23, the 3CV was as small as 7 or less, and high performance wiring boards were obtained. In particular, sample no. In the wiring boards according to Nos. 1 to 3, 7 to 10, 14 to 17, and 21 to 23, 3CV was as small as 5 or less, and wiring boards with extremely high performance were obtained.
  • One reason for this is considered to be that the grain size of the raw material in the via conductor 20 is equal to or smaller than the grain size of the raw material in the conductor layer 30 .
  • the grain size of the raw material in the via conductor 20 was much larger than the grain size of the raw material in the conductor layer 30, and the average grain size of the crystallites in the via conductor 20 and the conductor layer 30 became approximately the same due to grain growth. This is considered to be one of the reasons.
  • the via conductors and conductor layers to which silica particles were added contained polygonal crystallites in the range of 50% or more and 80% or less. Further, in each of these samples, crystallites having a grain size smaller than the average grain size of crystallites possessed by the via conductor and the conductor layer were observed in the connection portion where the end portion of the via conductor and the conductor layer were in contact.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

配線基板は、絶縁層と、ビア導体と、導体層と、を有する。絶縁層は、ガラスセラミックスである。ビア導体は、絶縁層を貫通するように配置されている。導体層は、絶縁層の表面に沿う方向に位置している。ビア導体および導体層は連結しており、いずれも銅を主成分とする複数の金属粒子の焼結体である。ビア導体が有する金属粒子の平均粒径は、導体層が有する金属粒子の平均粒径よりも大きい。断面視したビア導体および導体層は、単位面積当たり７０％以上の金属成分を含有する。

Description

配線基板
　開示の実施形態は、配線基板に関する。
　セラミック製の絶縁層と銅を主成分とする導体層およびビア導体とを有する配線基板が知られている。かかる配線基板は、例えば、銅粉末に金属酸化物を添加した導体層材料およびビア導体材料と、絶縁層材料としてのガラスセラミックスとを同時に焼成することにより得られる。
特開２００３－２７７８５２号公報 特開２０１９－２０７９７７号公報
　実施形態の一態様に係る配線基板は、絶縁層と、ビア導体と、導体層と、を有する。前記絶縁層は、ガラスセラミックスである。前記ビア導体は、前記絶縁層を貫通するように配置されている。前記導体層は、前記絶縁層の表面に沿う方向に位置している。前記ビア導体および前記導体層は連結しており、いずれも銅を主成分とする複数の金属粒子の焼結体である。前記ビア導体が有する前記金属粒子の平均粒径は、前記導体層が有する前記金属粒子の平均粒径よりも大きい。断面視した前記ビア導体および前記導体層は、単位面積当たり７０％以上の金属成分を含有する。
図１は、実施形態に係る配線基板の一例を示す断面図である。 図２は、図１に示す領域Ａの拡大図である。 図３は、結晶子の評価方法を示す説明図である。 図４は、図１に示す領域Ｂの拡大図である。 図５は、図１に示す領域Ｃの拡大図である。 図６は、実施例に係る試料の概略を示す断面図である。 図７は、実施例に係る配線基板の評価結果を示す図である。
　上述の配線基板では、例えば絶縁層の積層方向に重なる導体層の間に形成されるコンデンサの静電容量にばらつきが生じる場合があり、改善の余地があった。絶縁層の積層方向に重なる導体層の間に形成されるコンデンサのことを、以下、内蔵されるコンデンサという場合がある。
　そこで、内蔵されるコンデンサの静電容量のばらつきが小さい配線基板の提供が期待されている。
　以下、添付図面を参照して、本願の開示する配線基板の実施形態について説明する。なお、以下に示す実施形態により本開示が限定されるものではない。
　図１は、実施形態に係る配線基板の一例を示す断面図である。図１に示すように、実施形態に係る配線基板１は、絶縁層１０と、ビア導体２０と、導体層３０とを有する。
　絶縁層１０は、ガラスセラミックスである。これにより、絶縁層１０の材料であるグリーンシートと、ビア導体２０および導体層３０の材料である金属粒子を含有する導体ペーストを同時に焼成して配線基板１を製造することができる。
　ビア導体２０は、導電性を有し、絶縁層１０を貫通するように配置されている。
　ビア導体２０は、銅を主成分として含有する。具体的には、ビア導体２０は、銅を５０質量％以上含有する。ビア導体２０は、７０質量％以上の銅を含有してもよい。
　ビア導体２０は、銅を主成分とする複数の金属粒子の焼結体である。ビア導体２０は、断面視で多角形状の結晶子２を含む。ビア導体２０が多角形状の結晶子２を含む状態は、電子線後方散乱回折（ＥＢＳＤ：Electron　Back　Scattered　Diffraction　Pattern）法を用いて解析することにより確認できる。
　図２は、図１に示す領域Ａの拡大図である。ビア導体２０は、図２に模式的に示しているような結晶子２群の組織を有している。この場合、ビア導体２０中で、隣り合う複数の結晶子２の中には、各結晶子２が有する直線状を成す辺を粒界として接していてもよい。ビア導体２０は、各結晶子２が直線状を成す辺同士で接する結晶組織を有している。ビア導体２０に含まれる結晶子２は、結晶子２が球状もしくはこれに近い粒子状である場合に比較して、結晶子２同士の接触面積が大きい。これにより、高周波での界面導電率を高めることができることから、高周波で高い界面導電率を有する配線基板を得ることができる。
　ここで、結晶子２が有する「直線状を成す辺」の評価方法について、図３を用いて説明する。図３は、結晶子の評価方法を示す説明図である。図３に示すように、結晶子２は、多角形状の断面を有している。例として図３に示す結晶子２は、辺Ｓ０１～Ｓ０８を有する八角形状の輪郭を有している。かかる断面を含むビア導体２０を撮影した画像について、例えばスケール（または物差し）４０を用意して辺Ｓ０１に沿うように位置させる。辺Ｓ０１のうち、スケール（または物差し）４０に沿っている部分の長さが、結晶子２の最長径ｄＭＡＸの１／２以上であれば、「直線状を成す辺」であると規定する。また、その他の辺Ｓ０２～Ｓ０８についても、辺Ｓ０１と同様に「直線状を成す辺」であるか否かをそれぞれ評価する。図３に示す例では、長さＬ０１を有する辺Ｓ０１および長さＬ０７を有する辺Ｓ０７が、「直線状を成す辺」であると評価される。すなわち、図３に示す結晶子２は、２つの「直線状を成す辺」を有する。結晶子２の最長径ｄＭＡＸは、１μｍ以上１０μｍ以下であるのがよい。
　例えば、実施形態に係るビア導体２０につき、複数の結晶子２がそれぞれ有する各辺に対し、上記した評価を繰り返す。かかる場合、複数の結晶子２は、直線状を成す辺が２以上の結晶子２を５０％以上有してもよい。このように、直線状を成す辺を２以上有する結晶子２が５０％以上となるビア導体２０を有する配線基板１では、例えば、周波数１ＧＨｚ～４９ＧＨｚにおける界面導電率の低下を小さくすることができる。これにより、高周波での界面導電率を高めることができる。
　この場合、配線基板１に対して、ビア導体２０の断面が見えるところで切断し、その切断面を研磨することにより、断面観察用の試料を作製する。
　次に、研磨した面を、ＥＢＳＤ法を用いて解析する。ビア導体２０の厚み方向および長さ方向における試料の撮影範囲は、例えば、次のように設定する。また、撮影範囲に含まれる結晶子２の数は、例えば、５０以上１００以下とする。
　ビア導体２０の厚み方向および幅方向に２０μｍ程度の範囲を撮影する。また、１０μｍ以上２０μｍ以下の範囲としてもよい。
　図１に戻り、さらに説明する。導体層３０は、導電性を有し、絶縁層１０の表面、および互いに隣接する絶縁層１０同士の間に所定のパターン形状で配置される。すなわち、配線基板１では、導体層３０は、絶縁層１０の表面に沿う方向に位置している。導体層３０は、絶縁層１０を挟んで所定の間隔で位置している。２つの導体層３０が、１つの絶縁層１０を挟む位置に配置されたときに、１つの絶縁層１０を介して配置された２つの導体層３０の重なる部分がコンデンサとして機能する部分である。言い換えると、配線基板１において、コンデンサとして機能する部分は、１つの絶縁層１０を挟む２つの導体層３０の重なる部分である。
　導体層３０は、銅を主成分として含有する。具体的には、導体層３０は、銅を５０質量％以上含有する。導体層３０は、７０質量％以上の銅を含有してもよい。
　ビア導体２０と同様に、導体層３０は、銅を主成分とする複数の金属粒子の焼結体である。図４は、図１に示す領域Ｂの拡大図である。導体層３０もまた、図４に示すように、断面視で多角形状の結晶子３を含んでもよい。
　この場合も、導体層３０の中で、隣り合う複数の結晶子３の中には、各結晶子３が有する直線状を成す辺を粒界として接しているものを含んでもよい。複数の結晶子３は、直線状を成す辺が２以上の結晶子３を５０％以上有してもよい。これにより、高周波での界面導電率を高めることができることから、高周波で高い界面導電率を示す配線基板を得ることができる。
　また、実施形態に係る配線基板１では、ビア導体２０が有する金属粒子の平均粒径は、導体層３０が有する金属粒子の平均粒径よりも大きくてもよい。具体的には、例えば、ビア導体２０が有する金属粒子の平均粒径と、導体層３０が有する金属粒子の平均粒径とを６．６：１～１．４：１、特に５：１～１．３：１とすることにより、性能が高い配線基板１が得られる。言い換えると、導体層３０に含まれる結晶子２の平均粒径を１としたときに、ビア導体２０に含まれる結晶子２の平均粒径は、例えば、１．４倍以上６．６倍以下の範囲であり、特に、１．３倍以上５倍以下の範囲であるのがよい。
　ここで、ビア導体２０に含まれる結晶子２の平均粒径を求める方法について説明する。まず、得られた配線基板１を切断または研磨して、ビア導体２０の断面が露出した試料を作製する。ビア導体２０の断面を含む配線基板１の断面は鏡面レベルまで仕上げるのがよい。次に、ＥＢＳＤ法を用いてビア導体２０の断面観察を行い、その断面の写真を撮影する。以下の測定は、撮影した写真を用いて行う。ビア導体２０の断面において、結晶子２が、例えば、２０個以上３０個以下含まれる領域を１カ所指定する。指定する範囲の形状は、円形または四角形とするのがよい。次に、指定した場所に存在する各結晶子２について画像解析を行い、個々の結晶子２の面積を求める。次に、求めた面積を円に換算した面積を求める。次に、円に換算した面積から直径を求める。こうして求めた直径を各結晶子２の粒径とする。こうした測定を指定した場所に存在する結晶子２について行い、平均粒径を求める。指定した場所には多角形状の結晶子２の他にそれ以外の例えば球状の結晶子２も含まれることがある。なお、導体層３０、ビア導体２０と導体層３０との連結部分についての結晶子２の平均粒径も同様の方法により求める。配線基板１に電圧が印加されたときには、ビア導体２０と導体層３０とは電気的に接続された部分となる。
　また、断面視したビア導体２０および導体層３０は、単位面積当たり７０％以上の金属成分を含有してもよい。これにより、ビア導体２０および導体層３０が有する金属成分が緻密化し、性能が高い配線基板１が得られる。ビア導体２０、導体層３０に含まれる金属成分の割合の評価も、上記した結晶子２の平均粒径を求めるのに用いた断面写真の場所と同様の場所を電子顕微鏡により観察し、撮影したものを用いるのがよい。ビア導体２０、導体層３０の断面を撮影した写真から画像解析により空隙の面積Ａ１を求め、指定した範囲の面積を全面積Ａ０としたときに、（Ａ０－Ａ１）／Ａ０の比を求める。
　また、ビア導体２０および導体層３０は、シリカを含有してもよい。かかるシリカは、例えば、平均粒径が１０ｎｍ以上３０ｎｍ以下であってもよい。また、シリカは、Ｃｕ１００質量部に対し、０．３質量部以上０．８質量部以下の割合で含有してもよい。ビア導体２０、導体層３０およびこれらを形成するための導体ペーストがシリカ以外のガラス成分を含む場合、シリカの含有量はシリカ以外のガラス成分の含有量よりも少ない方がよい。
　また、ビア導体２０および導体層３０は、ホウケイ酸ガラスを含有してもよい。かかるシリカは、例えば、平均粒径が５０ｎｍ以上２００ｎｍ以下であってもよい。また、ホウケイ酸ガラスは、Ｃｕ１００質量部に対し、１質量部程度の割合で含有してもよい。
　また、図１に示すように、配線基板１は、連結部２５を有してもよい。連結部２５は、ビア導体２０の端部と導体層３０とが接する部分をいう。図５は、図１に示す領域Ｃの拡大図である。図５に示すように、連結部２５は、ビア導体２０および導体層３０が有する結晶子２，３の平均粒径よりも粒径が小さい結晶子４を有してもよい。これにより、連結部２５が緻密化し、ビア導体２０と導体層３０との密着性が高まる。連結部２５は、かかる結晶子４を１または複数有してもよい。
［実施例］
　実施形態に係る配線基板１を模擬した試料Ｎｏ．１～２４を作製し、コンデンサ容量の偏差について評価した。
　まず、絶縁層１０の材料として、アルミナ粒子４０ｗｔ％と、ホウケイ酸ガラス６０ｗｔ％との混合物を用意した。かかる混合物は、焼成温度が９００℃以上１０００℃以下のガラスセラミックス原料である。また、有機バインダとして、ガラスセラミックス原料１００質量部に対して２０質量部のメタクリル酸イソブチル樹脂とフタル酸ジブチルを使用し、ドクターブレード成形により厚みが１００μｍのグリーンシートを作製した。
　また、ビア導体２０および導体層３０の原料として、試料ごとに平均粒径を変更した銅粉末と、平均粒径が２０ｎｍのシリカ粒子と、平均粒径が１００ｎｍのホウケイ酸ガラス粒子を用意した。シリカ粒子は、下限１０ｎｍ、上限３０ｎｍの積算量の割合が７０％以上であった。また、有機バインダには、メタクリル酸イソブチル樹脂および、ブチルカルビトールアセテート、ジブチルフタレートの混合溶媒を用いた。銅粉末１００質量部に対して５質量部の割合でメタクリル酸イソブチル樹脂を添加し、さらにブチルカルビトールアセテート、ジブチルフタレートの混合溶媒を添加して１００質量部の銅粉末、０．３質量部のシリカ粒子および１質量部のホウケイ酸ガラス粒子を含有する導体ペーストをそれぞれ調製した。なお、試料Ｎｏ．６、１２、１８、２４では、１００質量部の銅粉末および１質量部のホウケイ酸ガラス粒子を含有する導体ペーストをそれぞれ調製した。
　そして、作製したグリーンシートを貫通するように略円柱形状の導体ペーストを印刷するとともに、かかるグリーンシートの両表面に導体ペーストを所定の面積で印刷し、積層体を作製し、焼成した。焼成は、水素－窒素の混合ガスを用いた還元雰囲気中にて、最高温度を９３０℃、保持時間を２時間として行った。積層体は、厚み３５μｍの絶縁層１０を２層、厚み２５μｍの絶縁層１０を１３層重ね、１５層積層させたものを用いた。
　図６は、実施例に係る試料の概略を示す断面図である。実施例に係る試料としての配線基板１は、厚み３５μｍの絶縁層１０を２層、厚み２５μｍの絶縁層１０を１３層重ね、１５層積層させたものを用いた。また、ビア導体２１と電気的に接続された導体層３１と、ビア導体２２と電気的に接続された導体層３２との間隔に対応する評価層を２５μｍとし、ビア導体２１とビア導体２２との間に所定の電圧を印加し、導体層３１，３２間の静電容量（コンデンサ容量）を測定した。かかる測定を３０か所で行い、その偏差（変動係数３ＣＶ：３×標準偏差（σ）／平均値（ｘ））を算出した。結果を図７に示す。
　図７は、実施例に係る配線基板の評価結果を示す図である。図７では、ビア導体２０および導体層３０の原料である銅粉末の平均粒径（原料粒径）、ビア導体２０および導体層３０の原料である銅粉末の平均粒径の比率(粒径比)、導体ペーストにおけるシリカ粒子の有無、断面視したビア導体２０および導体層３０における単位面積当たりの金属成分の含有率（金属成分の面積比）、ビア導体２０および導体層３０における結晶子の平均粒径の比較、およびコンデンサ容量の偏差（３ＣＶ）についてそれぞれ示している。なお、ＥＢＳＤ法を用いて解析したところ、結晶子の平均粒径は、試料Ｎｏ．１９を除いて、原料粒径に相当する値を示した。
　図７に示すように、試料Ｎｏ．１～４、７～１０、１３～１７、２０～２３に係る配線基板では、３ＣＶが７以下と小さく、性能が高い配線基板が得られた。特に、試料Ｎｏ．１～３、７～１０、１４～１７、２１～２３に係る配線基板では、３ＣＶが５以下と小さく、性能がきわめて高い配線基板が得られた。
　一方、試料Ｎｏ．５、１１に係る配線基板では、３ＣＶが７を超え、性能が低い配線基板が得られた。ビア導体２０における原料粒径が、導体層３０における原料粒径以下であったことがその一因であると考えられる。
　また、試料Ｎｏ．１９に係る配線基板についても、３ＣＶが７を超え、性能が低い配線基板が得られた。ビア導体２０における原料粒径が、導体層３０における原料粒径よりも大きすぎたこと、また、粒成長によりビア導体２０および導体層３０における結晶子の平均粒径が同程度となったことがその一因であると考えられる。試料Ｎｏ．１９は粒径差が大きかったため、粒径の小さい方の銅の粒子が粒径の大きい方の銅の粒子の粒径に相当するサイズまで粒成長していた。また、試料Ｎｏ．１９では、導体層３０の被覆率が低くなっている部分が見られ、静電容量が他の試料の３０％ほどであった。
　また、試料Ｎｏ．６、１２、１８、２４に係る配線基板についても、コンデンサ容量の偏差（３ＣＶ）が７を超え、性能が低い配線基板が得られた。ホウケイ酸ガラス粒子よりも平均粒径の小さいシリカ粒子を含有しないことがその一因であると考えられる。
　作製した試料の中で、シリカ粒子を添加したビア導体および導体層には、いずれにも多角形状の結晶子が５０％以上８０％以下の範囲で含まれたものであった。また、これらの試料は、いずれもビア導体の端部と導体層とが接する連結部は、ビア導体および導体層が有する結晶子の平均粒径よりも粒径が小さい結晶子が見られた。
　さらなる効果や他の態様は、当業者によって容易に導き出すことができる。このため、本開示のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
　１　配線基板
　２～４　結晶子
　１０　絶縁層
　２０　ビア導体
　３０　導体層

Claims (5)

  1. 　絶縁層と、
    　ビア導体と、
    　導体層と、を有し、
    　前記絶縁層は、ガラスセラミックスであり、
    　前記ビア導体は、前記絶縁層を貫通するように配置されており、
    　前記導体層は、前記絶縁層の表面に沿う方向に位置しており、
    　前記ビア導体および前記導体層は連結しており、いずれも銅を主成分とする複数の金属粒子の焼結体であり、
    　前記ビア導体が有する前記金属粒子の平均粒径は、前記導体層が有する前記金属粒子の平均粒径よりも大きく、
    　断面視した前記ビア導体および前記導体層は、単位面積当たり７０％以上の金属成分を含有する
    　配線基板。
  2. 　前記ビア導体および前記導体層が有する前記金属粒子は、複数の結晶子を有しており、
    　前記複数の結晶子は、直線状の辺を含む多角形状の結晶子を含み、前記辺を粒界として接している
    　請求項１に記載の配線基板。
  3. 　前記複数の結晶子は、前記直線状の辺を２つ以上有する結晶子を単位面積あたりの個数割合で５０％以上有する
    　請求項２に記載の配線基板。
  4. 　前記ビア導体の端部と前記導体層とが接する連結部は、前記ビア導体および前記導体層が有する結晶子の平均粒径よりも粒径が小さい結晶子を有する
    　請求項１または２に記載の配線基板。
  5. 　前記ビア導体および前記導体層は、シリカを含有する
    　請求項１～４のいずれか１つに記載の配線基板。
PCT/JP2022/047494 2021-12-28 2022-12-22 配線基板 WO2023127705A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023570947A JPWO2023127705A1 (ja) 2021-12-28 2022-12-22
CN202280082530.8A CN118511657A (zh) 2021-12-28 2022-12-22 布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021215303 2021-12-28
JP2021-215303 2021-12-28

Publications (1)

Publication Number Publication Date
WO2023127705A1 true WO2023127705A1 (ja) 2023-07-06

Family

ID=86999222

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047494 WO2023127705A1 (ja) 2021-12-28 2022-12-22 配線基板

Country Status (3)

Country Link
JP (1) JPWO2023127705A1 (ja)
CN (1) CN118511657A (ja)
WO (1) WO2023127705A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
JP2004134378A (ja) * 2002-07-17 2004-04-30 Ngk Spark Plug Co Ltd 銅ペーストとそれを用いた配線基板
JP2005243789A (ja) * 2004-02-25 2005-09-08 Kyocera Corp セラミック電子部品の製法
JP2019207977A (ja) 2018-05-30 2019-12-05 京セラ株式会社 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
JP2004134378A (ja) * 2002-07-17 2004-04-30 Ngk Spark Plug Co Ltd 銅ペーストとそれを用いた配線基板
JP2005243789A (ja) * 2004-02-25 2005-09-08 Kyocera Corp セラミック電子部品の製法
JP2019207977A (ja) 2018-05-30 2019-12-05 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
CN118511657A (zh) 2024-08-16
JPWO2023127705A1 (ja) 2023-07-06

Similar Documents

Publication Publication Date Title
KR102102800B1 (ko) 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법
US7687137B2 (en) Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
KR101699389B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
CN102216238A (zh) 陶瓷组合物、陶瓷生片以及陶瓷电子部件
JP3350949B2 (ja) 導電性ペースト
JP5071559B2 (ja) 積層型セラミック電子部品およびその製造方法
WO2023127705A1 (ja) 配線基板
US6623845B1 (en) Glass-ceramic composition, and electronic component and multilayer LC composite component using the same
JP4569000B2 (ja) 高周波用低温焼結誘電体材料およびその焼結体
JP2010052970A (ja) セラミック組成物、セラミックグリーンシート、及びセラミック電子部品
JP2002305125A (ja) コンデンサアレイ
KR20040008094A (ko) 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
JP5382514B2 (ja) 感光性ペースト、及び電子部品
WO2022163574A1 (ja) 配線基板
WO2023189513A1 (ja) 配線基板
WO2023228888A1 (ja) 回路部品
JPH06172017A (ja) セラミツクス基板用グリーンシート及びセラミツクス基板
JPS63209150A (ja) 低誘電率絶縁体基板
WO2023189338A1 (ja) 配線基板
US20240304379A1 (en) Multilayer coil component
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JPH07326537A (ja) セラミック積層電子部品の製造方法
JPH09153681A (ja) 低温焼成基板製造用内蔵抵抗ペースト
JP2010034273A (ja) 多層配線基板およびその製造方法
JPH01183448A (ja) 回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22915928

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023570947

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022915928

Country of ref document: EP

Effective date: 20240729