WO2023189338A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2023189338A1
WO2023189338A1 PCT/JP2023/008933 JP2023008933W WO2023189338A1 WO 2023189338 A1 WO2023189338 A1 WO 2023189338A1 JP 2023008933 W JP2023008933 W JP 2023008933W WO 2023189338 A1 WO2023189338 A1 WO 2023189338A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductor layer
wiring board
dense
crystallites
Prior art date
Application number
PCT/JP2023/008933
Other languages
English (en)
French (fr)
Inventor
裕明 佐野
登志文 東
晃 井本
貴史 山口
泉太郎 山元
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2023189338A1 publication Critical patent/WO2023189338A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Definitions

  • the disclosed embodiments relate to a wiring board.
  • wiring boards that have an insulating layer mainly composed of ceramics and a conductor layer mainly composed of metal.
  • Such a wiring board can be obtained, for example, by simultaneously firing a conductive material made of copper powder to which a metal oxide is added and glass ceramics as an insulating layer material (for example, see Patent Document 1).
  • the wiring board of the present disclosure includes an insulating layer made of ceramic, and a conductor layer extending in a planar direction inside the insulating layer.
  • the conductor layer is composed of a sintered body of a plurality of crystallites containing metal as a main component, and has a layered structure in which a dense layer, a non-dense layer, and a dense layer are laminated in this order in the thickness direction. .
  • FIG. 1 is an enlarged sectional view showing an example of the configuration of a wiring board according to an embodiment.
  • FIG. 2 is an enlarged view of area A shown in FIG.
  • FIG. 3 is an explanatory diagram showing a crystallite evaluation method.
  • FIG. 4 is a diagram showing a SEM observation photograph of the conductor layer according to the example.
  • wiring boards that have an insulating layer mainly composed of ceramics and a conductor layer mainly composed of metal.
  • Such a wiring board is obtained, for example, by simultaneously firing a conductive material made of copper powder to which a metal oxide is added and glass ceramics as an insulating layer material.
  • FIG. 1 is an enlarged sectional view showing an example of the wiring board 1 according to the embodiment
  • FIG. 2 is an enlarged view of area A shown in FIG. 1.
  • the wiring board 1 according to the embodiment includes an insulating layer 10 and a conductor layer 20.
  • the insulating layer 10 can be made of, for example, a glass ceramic sintered body. Ceramics such as aluminum oxide, aluminum nitride, silicon carbide, silicon nitride, or mullite may be included as a filler.
  • the insulating layer 10 may be made of glass ceramics, for example.
  • the wiring board 1 can be manufactured by simultaneously firing the green sheet, which is the raw material for the insulating layer 10, and the conductive paste, which is the raw material for the conductor layer 20. Therefore, according to the embodiment, the manufacturing cost of the wiring board 1 can be reduced.
  • the insulating layer 10 may include a first layer 11 and a second layer 12 facing each other with the conductor layer 20 in between.
  • the first layer 11 and the second layer 12 are located, for example, so as to sandwich both sides of the conductor layer 20 in the thickness direction.
  • the conductor layer 20 is electrically conductive and extends in the planar direction (lateral direction in FIG. 1) inside the insulating layer 10.
  • the conductor layer 20 is arranged, for example, between the first layer 11 and the second layer 12 in a predetermined pattern shape. Note that in the present disclosure, the conductor layer 20 may be exposed and located on the surface of the wiring board 1.
  • the conductor layer 20 is composed of a sintered body of a plurality of crystallites 24 (see FIG. 4).
  • the crystallite 24 is made of a metal material such as copper, silver, palladium, gold, platinum-tungsten, molybdenum, or manganese, or an alloy material or mixed material containing these metal materials as main components.
  • the conductor layer 20 includes a dense layer 21, a non-dense layer 22, and a dense layer 23 laminated in this order in the thickness direction (vertical direction in FIG. 2). It has a layered structure.
  • the non-dense layer 22 has a plurality of voids 25 (see FIG. 4) and is a region less dense than the dense layers 21 and 23.
  • the dense layers 21 and 23 have almost no voids 25 and are denser than the non-dense layer 22.
  • peeling between the insulating layer 10 and the conductor layer 20 can be reduced.
  • a specific range (for example, region A) of the conductor layer 20 is specified in a cross-sectional view, the straight line length in the plane direction (horizontal direction in FIG. 2) is set as L0, and the length of the outline 20a of the conductor layer 20 is When the length (that is, the length of the interface between the conductor layer 20 and the insulating layer 10) is L1, L1/L0 may be in the range of 1.04 to 1.14.
  • the interfacial conductivity of the conductor layer 20 can be increased.
  • the sintered body constituting the conductor layer 20 may include nano-sized silica particles (not shown). Such silica particles may then be located on the surface of the crystallites 24. In other words, in this wiring board 1, silica may exist in the form of particles on the surface of the conductor layer 20.
  • the surface of the conductor layer 20 refers to the vicinity of the interface between the insulating layer 10 and the conductor layer 20 when the conductor layer 20 is formed on the surface of the insulating layer 10.
  • This "near the interface” includes a small width range from the surface of the conductor layer 20 to the inside of the conductor layer 20.
  • This "slight width” is, for example, a range within 1 ⁇ m from the surface of the conductor layer 20.
  • the presence of nano-sized silica particles on the surface of the conductor layer 20 can improve the adhesion between the conductor layer 20 and the insulating layer 10.
  • the silica particles may be present over the entire surface of the conductor layer 20 facing the insulating layer 10, or may be present only on a part of the surface of the conductor layer 20. When a plurality of silica particles are present on the surface of the conductor layer 20, these silica particles may be isolated from each other.
  • the reason why the shrinkage behavior of the metal material used for the conductor layer 20 during firing is similar to the shrinkage behavior of the silica particles is considered to be that the size of the silica particles is minute (nano size).
  • silica particles larger than nano-sized are used, the particle size distribution will expand based on the size, and the heat capacity will increase due to the size. These factors become factors that change the sintering behavior and adhesion.
  • glass powder may start melting at a lower temperature than nano-sized silica particles. Further, glass powder often has a wide particle size distribution. When glass powder having these properties is used, the glass powder tends to aggregate or move during sintering within the printed pattern that becomes the conductor layer 20.
  • nano-sized silica particles when they have a single composition, the temperature range in which they reach a molten state is narrower than when using glass powder. As a result, the conductor layer 20 becomes dense, and gently shaped recesses are likely to be formed on the surface along the insulating layer 10.
  • the average particle size of the silica particles according to the embodiment is preferably 1 (nm) to 50 (nm).
  • the silica particles preferably have an average particle diameter of 20 (nm).
  • the cumulative amount of the silica particles has a lower limit of 10 (nm) and an upper limit of 30 (nm) of 70 (%) or more.
  • the disclosed conductor layer 20 is formed by using a composite powder obtained by mixing silica particles and composite oxide glass powder with metal powder as the solid content of the conductor paste, as will be described later.
  • the silica particles tend to exist on the conductor layer 20 side near the interface between the conductor layer 20 and the insulating layer 10, but the composite oxide glass powder is not found in the conductor layer 20. It is thought that the glass powder of the composite oxide diffuses from the conductor layer 20 toward the insulating layer 10 during firing. Thus, it is considered that the non-dense layer 22 in the conductor layer 20 is a portion where the composite oxide glass powder originally existed.
  • the dense layers 21 and 23 have a band-shaped portion without voids 25 in the plane direction of the conductor layer 20.
  • the voids 25 are hardly seen within a range of 2 ( ⁇ m) or less from the interface with the insulating layer 10.
  • the ratio of the area of the voids 25 is preferably 3% or less when the area at a predetermined length of one of the dense layers 21 and 23 is taken as 100 (%).
  • the structure is such that a dense layer 21 in which the area ratio of voids 25 is 3 (%) or less and a dense layer 23 in which the area ratio of voids 25 is 3 (%) or less sandwich a non-dense layer 22 between them.
  • the proportion of voids 25 in the non-dense layer 22 is preferably 5 (%) or more and 40 (%) or less, where the area at a predetermined length is 100 (%).
  • the non-dense layer 22 has a part with a porosity of 5 (%) or more and 10 (%) or less, and a part with a porosity of more than 10 (%).
  • a portion of 30(%) or less, and a portion of more than 30(%) and 40(%) or less may be distributed in the plane direction.
  • the difference in porosity between the dense layer 21, the dense layer 23, and the non-dense layer 22 is preferably 2 (%) or more.
  • the difference in porosity may be 5 (%) or more, or even 10 (%) or more.
  • the dense layer 21 and the dense layer 23 have a porosity of 3 (%) or less.
  • the non-dense layer 22 is located at the center of the conductor layer 20 in the thickness direction, and has a porosity of 5 (%) or more.
  • the conductor layer 20 may be simply divided into three equal parts in the thickness direction.
  • the dense layers 21 and 23 and the non-dense layer 22 may be visually designated by applying a straight line parallel to the main surface of the insulating layer 10 to an arbitrary position parallel to the conductive layer 20. good.
  • the difference in thickness between the dense layers 21 and 23 located above and below the non-dense layer 22 is preferably 1 ( ⁇ m) or less.
  • the crystallites 24 are mainly composed of copper, and the plurality of crystallites 24 include polygonal crystallites 24 including linear sides, and even if the crystallites 24 are in contact with such sides as grain boundaries. good. Thereby, the interfacial conductivity in the high frequency region can be increased, so that it is possible to obtain the wiring board 1 that exhibits high interfacial conductivity in the high frequency region.
  • FIG. 3 is an explanatory diagram showing a method for evaluating the crystallites 24.
  • the crystallite 24 has a polygonal cross section.
  • the crystallite 24 shown in FIG. 3 has an octagonal outline with sides S01 to S08.
  • a scale (or ruler) 30 is prepared and positioned along the side S01. If the length of the portion of the side S01 along the scale (or ruler) 30 is 1/2 or more of the longest diameter dMAX of the crystallite 24, it is defined as a "straight side".
  • the other sides S02 to S08 are evaluated as to whether or not they are “straight sides” in the same manner as the side S01.
  • side S01 having length L01 and side S07 having length L07 are evaluated to be “straight sides.” That is, the crystallite 24 shown in FIG. 3 has two "straight sides.”
  • the longest diameter d MAX of the crystallite 24 is preferably 1 ( ⁇ m) or more and 10 ( ⁇ m) or less.
  • the above evaluation is repeated for each side of the plurality of crystallites 24 in the conductor layer 20 according to the embodiment.
  • the plurality of crystallites 24 may have a number ratio of 70 (%) or more of crystallites 24 having two or more linear sides.
  • the interfacial conductivity of the conductor layer 20 in the high frequency region can be increased.
  • a mixture of 40 (wt%) alumina particles and 60 (wt%) borosilicate glass was prepared as a material for the insulating layer.
  • Such a mixture is a raw material for glass ceramics with a firing temperature of 900 (°C) to 1000 (°C).
  • the amount of silica particles added was 1 (part by mass) (that is, the content of silica particles was 1 (wt%)) per 100 (parts by mass) of copper powder. Further, the amount of glass powder added was 1 (part by mass) per 100 (parts by mass) of copper powder (that is, the content of glass powder was 1 (wt%)).
  • a mixed solvent of isobutyl methacrylate resin, butyl carbitol acetate, and dibutyl phthalate was used as the organic binder. Then, isobutyl methacrylate resin is added at a ratio of 5 (parts by mass) to 100 (parts by mass) of copper powder, and a mixed solvent of butyl carbitol acetate and dibutyl phthalate is added to form copper powder, silica particles and glass. A conductive paste containing powder was prepared.
  • a conductive paste was printed on both surfaces of the produced green sheet in a predetermined area and fired.
  • the firing was performed in a reducing atmosphere using a hydrogen-nitrogen mixed gas at a maximum temperature of 930 (° C.) and a holding time of 2 hours.
  • a plurality of green sheets were stacked to have a thickness of 500 ( ⁇ m). Thereby, the wiring board 1 of the example was obtained.
  • a wiring board 1 of a reference example was obtained using the same method and conditions as in the above-described example except for the composition of the conductive paste in the process of manufacturing the conductive paste.
  • silica particles were not added in the process of manufacturing the conductor paste. Further, the amount of glass powder added was 1 (part by mass) per 100 (parts by mass) of copper powder (that is, the content of glass powder was 1 (wt%)).
  • FIG. 4 is a diagram showing a SEM observation photograph of the conductor layer 20 according to the example.
  • the conductor layer 20 is composed of a sintered body of a plurality of crystallites 24 whose main component is metal. Further, it can be seen that in the wiring board 1 of the example, the conductor layer 20 has a layered structure in which a dense layer 21, a non-dense layer 22, and a dense layer 23 are laminated in layers.
  • a straight line parallel to the main surface of the insulating layer 10 is applied parallel to an arbitrary position of the conductor layer 20, and visually confirmed.
  • Dense layers 21 and 23 and non-dense layer 22 were designated. In this case, the difference in thickness between the dense layers 21 and 23 located above and below the non-dense layer 22 was 1 ( ⁇ m) or less.
  • the thickness of the conductor layer 20 was different in the longitudinal direction (in FIG. 4, the direction of the interface between the insulating layer 10 and the conductor layer 20).
  • the conductor layer 20 is divided so that its thickness is within 1 ( ⁇ m), and the dense layers 21 and 23 and the non-dense layer 22 are identified from the divided portions, respectively.
  • the porosity of each layer was determined by image analysis of photographs taken with an electron microscope.
  • the conductor layer 20 did not have a layered structure in which a dense layer 21, a non-dense layer 22, and a dense layer 23 were laminated.
  • point A and point B are attached to both ends of one outline 20a for the conductor layer 20 shown in the cross-sectional photograph, and a straight line is drawn between the points A and B.
  • the length of this straight line was defined as L0.
  • the length of the contour 20a from point A to point B was determined, and this length was defined as L1.
  • L1/L0 was determined as the ratio of both lengths.
  • the number of sides of the plurality of crystallites 24 in the example was evaluated using the SEM observation photograph obtained above, the number of crystallites 24 having two or more linear sides was 70 (%). ).
  • the interfacial conductivity of the wiring boards 1 of the example and reference example obtained above was measured.
  • the interfacial conductivity was measured by the dielectric cylindrical resonator method described below. Further, as a sample for measurement, one having a diameter of 50 (mm) and having a conductor layer 20 formed over almost the entire surface of both surfaces was used.
  • a method for measuring interfacial conductivity using the dielectric cylinder resonator method is to form the above-mentioned conductor inside on both end faces or one end face of a dielectric cylinder made of a dielectric material whose relative dielectric constant and dielectric loss are known. This method measures the conductivity at the interface between a conductor and an insulating layer, that is, at the conductor interface, by attaching insulating layers in a predetermined relationship to form a dielectric resonator.
  • the principle of this measurement method is that a conductor plate (usually the diameter of the dielectric cylinder
  • a conductor plate usually the diameter of the dielectric cylinder
  • conductor plates having a diameter D approximately three times as large as That is, this is due to the fact that it is distributed only on the opposing surfaces of the dielectric and the conductor.
  • a high frequency current flowing through a conductor in TEomn mode flows through the dielectric material in contact with the conductor and the dielectric cylinder.
  • the interfacial conductivity was measured at a frequency of 10 (GHz).
  • the adhesion between the insulating layer 10 and the conductor layer 20 in the wiring board 1 of the example and reference example obtained above was evaluated by a temperature cycle test.
  • the maximum temperature was 125 (°C) and the minimum temperature was -55 (°C)
  • the temperature was left at the maximum temperature and the minimum temperature for 30 minutes each, and then the temperature was changed over 30 seconds, and 1000 cycles were performed. went.
  • the sample after the temperature cycle test was checked for peeling between the insulating layer 10 and the conductor layer 20.
  • the content rate of silica particles and glass powder in the conductor layer 20, the value of L1/L0 in the conductor layer 20, the area ratio of the silica particles in the conductor layer 20, and the frequency 10 (GHz Table 1 shows the measurement results of the interfacial conductivity and the evaluation results of adhesion. Note that the measurement results of the interfacial conductivity at a frequency of 10 (GHz) are relative values when the interfacial conductivity at direct current is 100 (%).
  • the conductor layer 20 of the example in Table 1 had a layered structure in which a dense layer 21, a non-dense layer 22, and a dense layer 23 were laminated, but the conductor layer 20 of the reference example had a The microstructure corresponded to the dense layers 21 and 23.
  • the conductor layer 20 has a layered structure in which a dense layer 21, a non-dense layer 22, and a dense layer 23 are laminated, so that the insulating layer 10 and the conductor layer 20 It can be seen that peeling between the two can be reduced.
  • the interfacial conductivity of the conductor layer 20 can be increased to 89(%). Recognize.
  • the conductor layer 20 of the produced example contained silica particles. Further, the conductor layer 20 had a structure in which a plurality of crystallites 24 included polygonal crystallites 24 including linear sides, and were in contact with each other with the sides serving as grain boundaries. When the conductor layer 20 was evaluated by dividing the L1/L0 value in the longitudinal direction, the average value was 1.05 as shown in Table 1, but the individual values were 1.04 to 1.14. It had a part showing.
  • fine ceramic powder other than silica for example, fine alumina powder, etc.
  • fine alumina powder for example, fine alumina powder, etc.
  • Wiring board 10 Insulating layer 20 Conductor layer 20a Outline 21 Dense layer 22 Non-dense layer 23 Dense layer 24 Crystallite 25 Voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

配線基板は、セラミックスで構成される絶縁層と、絶縁層の内部において平面方向に延びる導体層と、を備える。導体層は、金属を主成分とする複数の結晶子の焼結体によって構成され、厚み方向に緻密質層、非緻密質層および緻密質層がこの順に層状に積層される層状構造である。

Description

配線基板
　開示の実施形態は、配線基板に関する。
　従来、セラミックスを主成分とする絶縁層と、金属を主成分とする導体層とを有する配線基板が知られている。かかる配線基板は、たとえば、銅粉末に金属酸化物を添加した導体材料と、絶縁層材料としてのガラスセラミックスとを同時に焼成することによって得られる（例えば、特許文献１参照）。
特開２００３－２７７８５２号公報
　本開示の配線基板は、セラミックスで構成される絶縁層と、前記絶縁層の内部において平面方向に延びる導体層と、を備える。前記導体層は、金属を主成分とする複数の結晶子の焼結体によって構成され、厚み方向に緻密質層、非緻密質層および緻密質層がこの順に層状に積層される層状構造である。
図１は、実施形態に係る配線基板の構成の一例を示す拡大断面図である。 図２は、図１に示す領域Ａの拡大図である。 図３は、結晶子の評価方法を示す説明図である。 図４は、実施例に係る導体層のＳＥＭ観察写真を示す図である。
　以下、添付図面を参照して、本願の開示する配線基板の実施形態について説明する。なお、以下に示す実施形態により本開示が限定されるものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。また、以下の各実施形態において同一の部位には同一の符号を付し、重複する説明は省略される。
　また、以下に示す実施形態では、「平行」といった表現が用いられる場合があるが、これらの表現は、厳密に「平行」であることを要しない。すなわち、上記した表現は、例えば製造精度、設置精度などのずれを許容するものとする。
　従来、セラミックスを主成分とする絶縁層と、金属を主成分とする導体層とを有する配線基板が知られている。かかる配線基板は、たとえば、銅粉末に金属酸化物を添加した導体材料と、絶縁層材料としてのガラスセラミックスとを同時に焼成することによって得られる。
　しかしながら、従来技術では、たとえば絶縁層と導体層との間の密着性が十分でない場合などに、絶縁層と導体層との間が剥離する恐れがあった。そこで、上述の問題点を克服し、配線基板において絶縁層と導体層との間の剥離を低減することができる技術の実現が期待されている。
　図１は、実施形態に係る配線基板１の一例を示す拡大断面図であり、図２は、図１に示す領域Ａの拡大図である。図１および図２に示すように、実施形態に係る配線基板１は、絶縁層１０と、導体層２０とを備える。
　絶縁層１０は、たとえば、ガラスセラミックス焼結体を一例として挙げることができる。酸化アルミニウム、窒化アルミニウム、炭化珪素、窒化珪素またはムライトなどのセラミックスをフィラーとして含んでもよい。
　絶縁層１０は、たとえば、ガラスセラミックスで構成されてもよい。これにより、絶縁層１０の原料であるグリーンシートと、導体層２０の原料である導電ペーストとを同時に焼成して配線基板１を製造することができる。したがって、実施形態によれば、配線基板１の製造コストを低減することができる。
　絶縁層１０は、導体層２０を挟んで向かい合う第１層１１と第２層１２とを有してもよい。第１層１１および第２層１２は、たとえば、導体層２０の厚み方向の両面をそれぞれ挟むように位置している。
　導体層２０は、導電性を有し、絶縁層１０の内部において平面方向（図１では横方向）に延びる。導体層２０は、たとえば、第１層１１と第２層１２との間に所定のパターン形状で配置される。なお、本開示では、導体層２０が配線基板１の表面に露出して位置してもよい。
　導体層２０は、複数の結晶子２４（図４参照）の焼結体によって構成される。かかる結晶子２４は、銅、銀、パラジウム、金、白金タングステン、モリブデンもしくはマンガンなどの金属材料、またはこれらの金属材料を主成分とする合金材料もしくは混合材料などによって構成される。
　ここで、実施形態では、図２に示すように、導体層２０が、厚み方向（図２では縦方向）に緻密質層２１、非緻密質層２２および緻密質層２３がこの順に層状に積層される層状構造である。
　非緻密質層２２は、複数の空隙２５（図４参照）を有し、緻密質層２１、２３よりも緻密でない部位である。一方で、緻密質層２１、２３は、空隙２５をほとんど有さず、非緻密質層２２よりも緻密な部位である。
　これにより、導体層２０と絶縁層１０との間で両者のヤング率や熱膨張率の違いにより応力が発生したとしても、非緻密質層２２の見かけのヤング率が低い（すなわち、見かけの剛性が低い）ことから、この非緻密質層２２の部分で応力緩和を起こすことができる。
　したがって、実施形態によれば、絶縁層１０と導体層２０との間の剥離を低減することができる。
　また、実施形態では、断面視において導体層２０の特定範囲（たとえば、領域Ａ）を指定し、平面方向（図２では横方向）の直線長さをＬ０とし、導体層２０の輪郭２０ａの長さ（すなわち、導体層２０と絶縁層１０との界面長さ）をＬ１とした場合に、Ｌ１／Ｌ０が１．０４～１．１４の範囲であってもよい。
　このように、実施形態では、導体層２０の輪郭２０ａの凹凸を比較的小さくすることで、導体層２０の界面導電率を高めることができる。
　また、実施形態では、導体層２０を構成する焼結体がナノサイズのシリカ粒子（図示せず）を含んでいてもよい。そして、かかるシリカ粒子は、結晶子２４の表面に位置してもよい。言い換えると、この配線基板１では、シリカが粒子状の状態で導体層２０の表面に存在してもよい。
　ここで、「導体層２０の表面」とは、導体層２０が絶縁層１０の表面に形成された場合に、絶縁層１０と導体層２０との界面付近のことである。この「界面付近」とは、導体層２０の表面から導体層２０の内部にかけてのわずかな幅の範囲までを含む。この「わずかな幅」とは、たとえば、導体層２０の表面から１μｍ以内の範囲である。
　実施形態では、導体層２０の表面にナノサイズのシリカ粒子が存在することで、導体層２０と絶縁層１０との間の密着性を高めることができる。なお、シリカ粒子は、絶縁層１０に面する導体層２０の全面にわたって存在してもよく、導体層２０の表面の一部にのみ存在してもよい。導体層２０の表面に複数個のシリカ粒子が存在する場合、これらのシリカ粒子は互いに個々の粒子が孤立して存在してもよい。
　導体層２０の表面、あるいは絶縁層１０と導体層２０との界面付近にシリカ粒子が存在することで、絶縁層１０と導体層２０との間の密着性が高まる理由は、導体層２０に用いられている金属材料（たとえば、銅）の焼成時の収縮挙動と、シリカ粒子の収縮挙動とが近いことが一因として考えられる。
　また、導体層２０に用いられている金属材料の焼成時の収縮挙動と、シリカ粒子の収縮挙動とが近くなる要因は、シリカ粒子のサイズが微小（ナノサイズ）であることが考えられる。
　仮にナノサイズよりも大きいシリカ粒子を用いた場合には、サイズに基づく粒度分布の広がりや、サイズに起因する熱容量の増加がある。そして、これらの要因が焼結挙動や密着性を変化させる要因となる。
　なお、ナノサイズのシリカ粒子に換えて、複合酸化物のガラス粉末を用いた場合には、ガラス粉末が複数の成分を含むことから、ガラス粉末の溶融状態となる温度の範囲がナノサイズのシリカ粒子の場合よりも広くなる。
　たとえば、ガラス粉末では、ナノサイズのシリカ粒子に比べて、溶融温度が低温から始まる場合がある。また、ガラス粉末は広い粒度分布を有している場合が多い。これらの性状を有するガラス粉末を用いた場合には、ガラス粉末が焼成中に導体層２０となる印刷パターン内で焼結に伴う凝集や移動が起きやすくなる。
　その結果、導体層２０を形成する際に、金属粒子が粒成長しやすく、また、導体層２０中に空隙が発生しやすい。これは、ガラス粉末が印刷パターンの部分から絶縁層１０となる領域に拡散しやすいからである。
　一方で、ナノサイズのシリカ粒子を用いた場合は、単一の組成であることから、溶融状態となる温度の範囲がガラス粉末の場合よりも狭い。その結果、導体層２０は緻密質となり、絶縁層１０に沿う面にゆるやかな形状の凹部が形成されやすくなる。
　実施形態に係るシリカ粒子の粒径は、平均粒径が１（ｎｍ）～５０（ｎｍ）であるのがよい。この中で、シリカ粒子は、平均粒径が２０（ｎｍ）であるものがよい。さらに、シリカ粒子は、下限１０（ｎｍ）、上限３０（ｎｍ）の積算量の割合が７０（％）以上であるのがよい。
　開示の導体層２０は、後述するように、シリカ粒子と複合酸化物のガラス粉末とを金属粉末と混合した複合粉末を導体ペーストの固形分として用いることにより形成される。この場合、シリカ粒子は導体層２０と絶縁層１０との界面付近の導体層２０側に存在する傾向があるが、複合酸化物のガラス粉末は導体層２０中には見られない。複合酸化物のガラス粉末は、焼成中に導体層２０から絶縁層１０側へ拡散していると考えられる。こうして、導体層２０中の非緻密質層２２は、元々複合酸化物のガラス粉末が存在していた部分であると考えられる。
　緻密質層２１、２３は、導体層２０の平面方向に帯状に空隙２５を有しない部分を有する。特に、絶縁層１０との界面から２（μｍ）以下の範囲には空隙２５がほとんど見られない。空隙２５の割合としては、緻密質層２１、２３のうちの一方の所定の長さにおける面積を１００（％）としたときに、空隙２５の面積の割合は３％以下であるのが良い。空隙２５の面積の割合が３（％）以下の緻密質層２１と空隙２５の面積の割合が３（％）以下の緻密質層２３とが非緻密質層２２を挟んだ構造である。
　非緻密質層２２における空隙２５の割合は、所定の長さにおける面積を１００（％）としたときに５（％）以上かつ４０（％）以下であるのがよい。この場合、所定の長さをさらに分割して計測を行った場合に、非緻密質層２２には、空隙率が５（％）以上かつ１０（％）以下の部分、１０（％）を超えて３０（％）以下の部分、３０（％）を超えて４０（％）以下の部分が平面方向に分布している状態となっていてもよい。
　導体層２０における緻密質層２１および緻密質層２３と、非緻密質層２２とを区別する方法としては、各部分の空隙率の差を用いるのがよい。この場合、緻密質層２１、緻密質層２３と、非緻密質層２２との間で、空隙率の差として２（％）以上を目安にするとよい。空隙率の差は５（％）以上、さらには１０（％）以上であってもよい。例えば、緻密質層２１、緻密質層２３は空隙率が３（％）以下である。一方、非緻密質層２２は導体層２０の厚み方向の中央に位置し、空隙率が５（％）以上である。
　導体層２０から緻密質層２１、緻密質層２３および非緻密質層２２を同定する場合、単に、導体層２０を厚み方向に３等分してもよい。または、絶縁層１０の主面に平行な直線を導体層２０にそのまま平行になるように任意の位置に当てて、目視で緻密質層２１、２３と非緻密質層２２とを指定してもよい。この場合、非緻密質層２２の上下に位置する緻密質層２１、２３は厚み差が１（μｍ）以下とするのがよい。
　また、実施形態では、結晶子２４が銅を主成分として構成され、複数の結晶子２４は、直線状の辺を含む多角形状の結晶子２４を含み、かかる辺を粒界として接していてもよい。これにより、高周波領域における界面導電率を高めることができるため、高周波領域で高い界面導電率を示す配線基板１を得ることができる。
　ここで、結晶子２４が有する「直線状の辺」の評価方法について、図３を用いて説明する。図３は、結晶子２４の評価方法を示す説明図である。図３に示すように、結晶子２４は、多角形状の断面を有している。例として図３に示す結晶子２４は、辺Ｓ０１～Ｓ０８を有する八角形状の輪郭を有している。
　かかる断面を含む導体層２０を撮影した画像について、たとえばスケール（または物差し）３０を用意して辺Ｓ０１に沿うように位置させる。辺Ｓ０１のうち、スケール（または物差し）３０に沿っている部分の長さが、結晶子２４の最長径ｄＭＡＸの１／２以上であれば、「直線状の辺」であると規定する。
　また、その他の辺Ｓ０２～Ｓ０８についても、辺Ｓ０１と同様に「直線状の辺」であるか否かをそれぞれ評価する。図３に示す例では、長さＬ０１を有する辺Ｓ０１および長さＬ０７を有する辺Ｓ０７が、「直線状の辺」であると評価される。すなわち、図３に示す結晶子２４は、２つの「直線状の辺」を有する。結晶子２４の最長径ｄＭＡＸは、１（μｍ）以上１０（μｍ）以下であるのがよい。
　たとえば、実施形態に係る導体層２０につき、複数の結晶子２４がそれぞれ有する各辺に対し、上記した評価を繰り返す。かかる場合、複数の結晶子２４は、直線状の辺が２以上の結晶子２４を個数割合で７０（％）以上有してもよい。
　このように、直線状の辺を２以上有する結晶子２４が個数割合で７０（％）以上となる導体層２０を有する配線基板１では、高周波領域（たとえば、１（ＧＨｚ）～４９（ＧＨｚ））における界面導電率の低下を小さくすることができる。したがって、実施形態によれば、高周波領域における導体層２０の界面導電率を高めることができる。
　以下、本開示の実施例を具体的に説明する。なお、以下に説明する実施例では、ガラスセラミックスで構成される絶縁層と、銅を主成分とする導体層とを有する配線基板について示すが、本開示は以下の実施例に限定されるものではない。
＜実施例＞
　まず、絶縁層の材料として、アルミナ粒子４０（ｗｔ％）と、ホウケイ酸ガラス６０（ｗｔ％）との混合物を用意した。かかる混合物は、焼成温度が９００（℃）～１０００（℃）のガラスセラミックス原料である。
　また、有機バインダとして、ガラスセラミックス原料１００（質量部）に対して２０（質量部）のメタクリル酸イソブチル樹脂とフタル酸ジブチルを使用し、ドクターブレード成形により厚みが１００（μｍ）のグリーンシートを作製した。
　また、導体層の原料として、平均粒径が２（μｍ）の銅粉末（純度９９．９（ｗｔ％））と、平均粒径が２０（ｎｍ）のシリカ粒子と、平均粒径が２（μｍ）のホウケイ酸ガラス粉末とを用意した。シリカ粒子は、下限１０（ｎｍ）、上限３０（ｎｍ）の積算量の割合が７０（％）以上であった。
　シリカ粒子の添加量は、銅粉末１００（質量部）に対して、１（質量部）（すなわち、シリカ粒子の含有率１（ｗｔ％））とした。また、ガラス粉末の添加量は、銅粉末１００（質量部）に対して、１（質量部）（すなわち、ガラス粉末の含有率１（ｗｔ％））とした。
　また、有機バインダには、メタクリル酸イソブチル樹脂および、ブチルカルビトールアセテート、ジブチルフタレートの混合溶媒を用いた。そして、銅粉末１００（質量部）に対して５（質量部）の割合でメタクリル酸イソブチル樹脂を添加し、さらにブチルカルビトールアセテート、ジブチルフタレートの混合溶媒を添加して銅粉末、シリカ粒子およびガラス粉末を含有する導体ペーストを調製した。
　次に、作製したグリーンシートの両表面に導体ペーストを所定の面積で印刷し、焼成した。焼成は、水素－窒素の混合ガスを用いた還元雰囲気中にて、最高温度を９３０（℃）、保持時間を２時間として行った。グリーンシートは、複数枚を重ねて、厚みを５００（μｍ）とした。これにより、実施例の配線基板１を得た。
＜参考例＞
　導体ペーストの作製工程における導電ペーストの組成以外は、上述の実施例と同様の手法および条件によって、参考例の配線基板１を得た。
　なお、参考例では、導体ペーストの作製工程において、シリカ粒子は添加しなかった。また、ガラス粉末の添加量は、銅粉末１００（質量部）に対して、１（質量部）（すなわち、ガラス粉末の含有率１（ｗｔ％））とした。
＜各種評価＞
　次に、上記にて得られた実施例および参考例の配線基板１を切断し、かかる切断面を鏡面研磨して、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。図４は、実施例に係る導体層２０のＳＥＭ観察写真を示す図である。
　図４に示すように、実施例の配線基板１では、導体層２０が、金属を主成分とする複数の結晶子２４の焼結体によって構成されることがわかる。また、実施例の配線基板１では、導体層２０が、緻密質層２１、非緻密質層２２および緻密質層２３が層状に積層される層状構造であることがわかる。
　導体層２０から緻密質層２１、非緻密質層２２、緻密質層２３を指定する場合、絶縁層１０の主面に平行な直線を導体層２０の任意の位置に平行に当てて、目視で緻密質層２１、２３と非緻密質層２２とを指定した。この場合、非緻密質層２２の上下に位置する緻密質層２１、２３は厚み差が１（μｍ）以下であった。
　なお、作製した配線基板１では、図４に見られるように、導体層２０の厚みが、その長手方向（図４では絶縁層１０と導体層２０との界面の方向）に異なる状態であったため、導体層２０の厚みが１（μｍ）以内となるように分割して、その分割した部分からそれぞれ緻密質層２１、２３および非緻密質層２２を同定するようにした。各層の空隙率は電子顕微鏡により撮影した写真を画像解析して求めた。
　なお、図示はしていないが、参考例の配線基板１では、導体層２０が緻密質層２１、非緻密質層２２および緻密質層２３が積層される層状構造ではなかった。
　すなわち、本開示では、導電ペーストにシリカ粒子およびガラス粉末を両方添加することで、導体層２０の厚み方向における中央部において、空隙２５の形成が促進されると推測される。
　また、上記にて得られたＳＥＭ観察写真を用いて、実施例および参考例における平面方向の直線長さＬ０に対する導体層２０の輪郭２０ａの長さＬ１の割合Ｌ１／Ｌ０をそれぞれ測定した。
　具体的には、まず、断面写真に写った導体層２０に対して、１つの輪郭２０ａの両端にＡ点およびＢ点を付して、かかるＡ点とＢ点との間に直線を引き、かかる直線の長さをＬ０とした。次に、画像処理装置を用いて、Ａ点からＢ点までの輪郭２０ａの長さを求め、かかる長さをＬ１とした。最後に、両方の長さの比として、Ｌ１／Ｌ０を求めた。
　また、上記にて得られたＳＥＭ観察写真を用いて、実施例における複数の結晶子２４の辺の数を評価したところ、直線状の辺を２以上有する結晶子２４が個数割合で７０（％）以上あることを確認した。
　また、上記にて得られた実施例および参考例の配線基板１の界面導電率をそれぞれ測定した。界面導電率は、以下に示す誘電体円柱共振器法にて測定した。また、測定用の試料としては、直径が５０（ｍｍ）、両面のほぼ全面にわたって導体層２０が形成されたものを用いた。
　誘電体円柱共振器法を利用した界面導電率の測定方法は、比誘電率、誘電損失が既知の誘電体材料からなる誘電体円柱の両端面または一方の端面に、上記導体が内部に形成された絶縁層を所定の関係になるように取り付けて誘電体共振器を形成することにより、導体と絶縁層との界面、すなわち導体界面での導電率を測定する方法である。
　この測定方法の原理は、所定の寸法比（高さｈ／直径ｄ）を有する誘電体円柱の両端面に、縁端効果が無視できる程度に充分大きな導体板（通常は、誘電体円柱の直径ｄの３倍程度の直径Ｄを有する導体板）を平行に設けて挟持した電磁界共振器を構成した場合、ＴＥｏｍｎ共振モード（以下、ＴＥｏｍｎモードと称する）によって導体板に流れる高周波電流は短絡面、即ち、誘電体と導体との対向面だけに分布していることによるものである。
　誘電体共振器においては、ＴＥｏｍｎモード（ｍ＝１，２，３・・・、ｎ＝１，２，３，・・・）によって導体に流れる高周波電流は、導体と誘電体円柱と接する誘電体基板の界面だけに分布することを利用して、測定されたＴＥｏｍｎモード（ｍ＝１，２，３・・・、ｎ＝１，２，３，・・・）の共振周波数ｆ０と無負荷Ｑ、Ｑｕから界面導電率を算出することができる。界面導電率は、周波数１０（ＧＨｚ）において測定した。
　また、上記にて得られた実施例および参考例の配線基板１における絶縁層１０と導体層２０との間の密着性評価を、温度サイクル試験によって行った。この温度サイクル試験は、最高温度を１２５（℃）、最低温度を－５５（℃）とし、最高温度および最低温度に各３０分間放置した後、３０秒間かけて温度を変化させる条件とし、１０００サイクル行った。そして、温度サイクル試験後の試料について、絶縁層１０と導体層２０との間の剥離の有無を確認した。
　ここで、実施例および参考例について、導体層２０におけるシリカ粒子およびガラス粉末の含有率と、導体層２０におけるＬ１／Ｌ０の値と、導体層２０におけるシリカ粒子の面積割合と、周波数１０（ＧＨｚ）における界面導電率の測定結果と、密着性の評価結果とを表１に示す。なお、周波数１０（ＧＨｚ）における界面導電率の測定結果は、直流における界面導電率を１００（％）とした場合の相対値である。
Figure JPOXMLDOC01-appb-T000001
　表１に結果を示した。表１における実施例の導体層２０は、緻密質層２１、非緻密質層２２および緻密質層２３が層状に積層された層状構造であったが、参考例の導体層２０は、全体的に緻密質層２１、２３に相当する微構造組織となっていた。表１に示す実施例のように、導体層２０を、緻密質層２１、非緻密質層２２および緻密質層２３が層状に積層される層状構造とすることで、絶縁層１０と導体層２０との間の剥離を低減できることがわかる。
　また、表１に示すように、導体層２０におけるＬ１／Ｌ０の値を１．０４～１．１４の範囲にすることで、導体層２０の界面導電率を８９（％）にまで高くできることがわかる。作製した実施例の導体層２０は、シリカ粒子を含むものであった。また、導体層２０は、複数の結晶子２４が直線状の辺を含む多角形状の結晶子２４を含み、辺を粒界として接している構造を成していた。導体層２０は、Ｌ１／Ｌ０の値を長手方向に分割して評価したところ、平均値は表１に示すように、１．０５であったが、個々には、１．０４～１．１４を示す部分を有するものであった。
　以上、本開示の実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。たとえば、上記の実施形態では、導体層２０の原料である導電ペーストにシリカ粒子の微粉末を添加する例について示したが、本開示はかかる例に限られない。
　たとえば、シリカ以外のセラミックス微粉末（たとえば、アルミナ微粉末など）を導電ペーストに添加させてもよい。これによっても、上記の実施形態と同様の効果を得ることができる。
　さらなる効果や他の態様は、当業者によって容易に導き出すことができる。このため、本開示のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
　１　　　配線基板
　１０　　絶縁層
　２０　　導体層
　２０ａ　輪郭
　２１　　緻密質層
　２２　　非緻密質層
　２３　　緻密質層
　２４　　結晶子
　２５　　空隙

Claims (5)

  1. 　セラミックスで構成される絶縁層と、
    　前記絶縁層の内部において平面方向に延びる導体層と、
    　を備え、
    　前記導体層は、金属を主成分とする複数の結晶子の焼結体によって構成され、厚み方向に緻密質層、非緻密質層および緻密質層がこの順に層状に積層される層状構造である
    　配線基板。
  2. 　断面視において前記導体層の特定範囲を指定し、前記平面方向の直線長さをＬ０、前記導体層の輪郭の長さをＬ１とした場合に、Ｌ１／Ｌ０は１．０４～１．１４の範囲である
    　請求項１に記載の配線基板。
  3. 　前記焼結体は、直径が１（ｎｍ）～５０（ｎｍ）のシリカ粒子を含む
    　請求項１または２に記載の配線基板。
  4. 　前記結晶子は、銅を主成分として構成され、
    　複数の前記結晶子は、直線状の辺を含む多角形状の結晶子を含み、前記辺を粒界として接している
    　請求項１～３のいずれか一つに記載の配線基板。
  5. 　複数の前記結晶子は、前記辺が２以上の結晶子を個数割合で７０（％）以上有する
    　請求項４に記載の配線基板。
PCT/JP2023/008933 2022-03-30 2023-03-08 配線基板 WO2023189338A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-057452 2022-03-30
JP2022057452 2022-03-30

Publications (1)

Publication Number Publication Date
WO2023189338A1 true WO2023189338A1 (ja) 2023-10-05

Family

ID=88200653

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008933 WO2023189338A1 (ja) 2022-03-30 2023-03-08 配線基板

Country Status (1)

Country Link
WO (1) WO2023189338A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043756A (ja) * 2000-07-31 2002-02-08 Kyocera Corp 窒化珪素質多層配線基板
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
JP2004055559A (ja) * 2002-07-17 2004-02-19 Ngk Spark Plug Co Ltd 銅ペーストとそれを用いた配線基板
JP2008159726A (ja) * 2006-12-22 2008-07-10 Kyocera Corp 多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043756A (ja) * 2000-07-31 2002-02-08 Kyocera Corp 窒化珪素質多層配線基板
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
JP2004055559A (ja) * 2002-07-17 2004-02-19 Ngk Spark Plug Co Ltd 銅ペーストとそれを用いた配線基板
JP2008159726A (ja) * 2006-12-22 2008-07-10 Kyocera Corp 多層配線基板

Similar Documents

Publication Publication Date Title
US7687137B2 (en) Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
KR102657287B1 (ko) 세라믹 구조체, 그 제법 및 반도체 제조 장치용 부재
JP2007294862A (ja) 基板およびこれを用いた回路基板
WO2023189338A1 (ja) 配線基板
JP5368052B2 (ja) 多層セラミック基板及びその製造方法
JP5725845B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JPH08274433A (ja) 銀系導電性ペースト及びそれを用いた多層セラミック回路基板
WO2023189513A1 (ja) 配線基板
JP7566051B2 (ja) 配線基板
WO2023228888A1 (ja) 回路部品
JP5368053B2 (ja) 多層セラミック基板及びその製造方法
WO2023054137A1 (ja) 配線基板
JP5648682B2 (ja) 金属ベース基板
JP2010034176A (ja) 多層配線基板およびその製造方法
JP5382514B2 (ja) 感光性ペースト、及び電子部品
JP3807257B2 (ja) セラミック部品の製造方法
JP2002173362A (ja) 誘電体磁器組成物及びそれを用いた多層基板
WO2023127705A1 (ja) 配線基板
JP3688919B2 (ja) セラミック多層配線基板
KR20180111943A (ko) 구리-세라믹 복합재
JP4047050B2 (ja) 低温焼成磁器組成物及び低温焼成磁器並びにそれを用いた配線基板
JP2002290037A (ja) 回路基板の製造方法
JP3341782B2 (ja) セラミックス基板およびその製造方法
JPH0831229A (ja) 銅ペースト
JP2002299820A (ja) セラミック部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779365

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024511625

Country of ref document: JP

Kind code of ref document: A