WO2022145344A1 - 電子部品実装構造およびその製造方法 - Google Patents

電子部品実装構造およびその製造方法 Download PDF

Info

Publication number
WO2022145344A1
WO2022145344A1 PCT/JP2021/047951 JP2021047951W WO2022145344A1 WO 2022145344 A1 WO2022145344 A1 WO 2022145344A1 JP 2021047951 W JP2021047951 W JP 2021047951W WO 2022145344 A1 WO2022145344 A1 WO 2022145344A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating
electronic component
electrode
main component
bonding layer
Prior art date
Application number
PCT/JP2021/047951
Other languages
English (en)
French (fr)
Inventor
崇 北原
健介 大竹
強 秦
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2022145344A1 publication Critical patent/WO2022145344A1/ja
Priority to US18/335,383 priority Critical patent/US20230328895A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0205—Non-consumable electrodes; C-electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor

Definitions

  • the present invention relates to an electronic component mounting structure used for mounting an electronic component on a circuit board.
  • the present invention also relates to a method for manufacturing such an electronic component mounting structure.
  • Patent Document 1 discloses a mounting method of a surface mount component for mounting a surface mount (SMD) component on a copper foil pattern formed on a printed circuit board by soldering.
  • SMD surface mount
  • the melting point of lead-free solder (for example, Sn / Ag / Cu) is 217 ° C, which is relatively low.
  • An electronic component may be mounted on a circuit board using such lead-free solder, and a module completed by coating with a mold resin may be further mounted on a motherboard by reflow soldering. At that time, the lead-free solder contained in the module may be remelted by the heat of reflow soldering and flow to the interface between the circuit board and the mold resin by a capillary phenomenon, which may cause a short circuit between the conductors. This phenomenon is called "solder splash".
  • the electronic component mounting structure includes a circuit board provided with a first electrode containing Cu as a main component on the surface thereof. It is an electronic component mounting structure that is mounted on the circuit board and includes an electronic component having a second electrode on the surface thereof.
  • the second electrode includes a first plating containing Ni as a main component and a second plating containing Sn as a main component formed on the surface of the first plating.
  • An intermediate bonding layer is provided between the first plating and the first electrode, and an intermediate bonding layer is provided.
  • the intermediate bonding layer includes a first region containing an alloy of Cu and Sn as a main component and a second region containing Sn as a main component.
  • the melting point of the intermediate bonding layer is relatively high. As a result, the solder splash when mounting on the motherboard can be reduced.
  • the presence of an alloy of Ni and Sn between the first plating and the second plating increases the bonding strength between the first plating and the second plating.
  • the melting point of the intermediate bonding layer is higher than 217 ° C., and the bonding strength of the intermediate bonding layer can be secured at a practical value.
  • the method for manufacturing an electronic component mounting structure is as follows.
  • the step of applying flux to the surfaces of one or both of the first electrode and the second plating A step of mounting the electronic component on the circuit board and bringing the first electrode and the second plating into contact with each other.
  • the melting point of the intermediate bonding layer is relatively high. As a result, the solder splash when mounting on the motherboard can be reduced.
  • FIG. 1A is a cross-sectional view showing the configuration of a circuit board and electronic components according to the first embodiment of the present invention.
  • FIG. 1B is a cross-sectional view showing the configuration of the electronic component mounting structure according to the first embodiment of the present invention.
  • the circuit board 10 and the electronic component 20 are prepared.
  • the circuit board 10 is made of an electrically insulating material, for example, an epoxy resin impregnated glass fiber cloth, ceramics, a fluororesin, a polyimide resin, a polyester resin, or the like.
  • a first electrode 11 that functions as a circuit conductor is provided on the surface of the circuit board 10.
  • the first electrode 11 is formed of a conductive material containing Cu as a main component, and may be, for example, a single Cu layer, or may be a multilayer conductive layer of a Cu layer and various metals, for example, a metal layer such as Ni or Au. .. In the case of the multilayer conductive layer, the uppermost layer is a Cu layer, and Sn plating may be provided on the Cu layer.
  • the thickness of the first electrode 11 is set, for example, in the range of 5 to 30 ⁇ m.
  • the electronic component 20 is, for example, a capacitor, an inductor, a register, an integrated circuit, or the like, and here, a surface mount (SMD) type ceramic component is exemplified.
  • the electronic component 20 has a component electrode 20a (see FIG. 2) connected to an internal device, and here exemplifies a case where two component electrodes 20a are provided in the vicinity of the left and right end faces, respectively.
  • a first plating 21 containing Ni as a main component and a second plating 22 containing Sn formed on the surface of the first plating 21 as a main component are provided. ..
  • the thickness of the first plating 21 is set, for example, in the range of 2 to 10 ⁇ m.
  • the thickness of the second plating 22 is set, for example, in the range of 2 to 10 ⁇ m.
  • the electronic component 20 is mounted on the circuit board 10, and the first electrode 11 and the second plating 22 are brought into contact with each other.
  • the circuit board 10 on which the electronic component 20 is mounted is put into a heating furnace to heat the circuit board 10 and the electronic component 20.
  • the temperature inside the furnace reaches a predetermined temperature, as shown in FIG. 1 (B)
  • the flux FL evaporates, and a part of the first electrode 11 and a part of the second plating 22 are melted and alloyed.
  • An intermediate bonding layer 30 is formed between the first electrode 11 and the first plating 21. In this way, the electronic component 20 and the circuit board 10 are mechanically and electrically joined.
  • the intermediate bonding layer 30 includes a first region containing an alloy of Cu and Sn as a main component and a second region containing Sn as a main component. Further, the interface between the first plating 21 and the second plating 22 of the electronic component 20 is also partially alloyed to form an alloy layer 23 of Ni and Sn.
  • FIG. 2A is an image obtained by observing a cross section of an electronic component 20 bonded to a circuit board 10 with a scanning electron microscope (SEM).
  • FIG. 2B is an enlarged image of the joint portion.
  • FIG. 2C is an enlarged image of the first electrode 11, the intermediate bonding layer 30, and the second plating 22.
  • FIG. 2D is an image in which a part of the intermediate bonding layer 30 is subjected to image processing to enhance the edges.
  • a conductor is wound in a coil shape inside a ceramic bulk, and one end thereof is connected to a component electrode 20a.
  • the conductor and component electrode 20a are formed of, for example, a sintered metal of Cu or Ag and are observed as a porous material in the image.
  • the component electrodes 20a are provided in an L shape in the lower left corner and the lower right corner of the electronic component 20, respectively.
  • the first plating 21 is formed in an L shape on the outer surface of the component electrode 20a.
  • the first electrode 11 of the circuit board 10 is located below the first plating 21.
  • the intermediate bonding layer 30 is located between the first electrode 11 and the first plating 21.
  • the intermediate bonding layer 30 has a first region D1 (dark gray) containing an alloy of Cu and Sn as a main component and a second region D2 (dark gray) containing Sn as a main component. Light gray) is included. Since the first region D1 has a large amount of Cu components, the reflectance in SEM observation is low, and it looks darker than the second region D2. Since the second region D2 has a high ratio of alloying of Cu and Sn, the reflectance is high and the second region D2 looks brighter than the first region D1.
  • the melting point of Sn is 240 ° C.
  • the melting point of Cu 6 Sn 5 alloy is 415 ° C., which is higher than the melting point of lead-free solder (217 ° C.).
  • composition of the first region D1 and the second region D2 can be measured using energy dispersive X-ray analysis (EDX). Table 1 below shows an example of the measurement results.
  • EDX energy dispersive X-ray analysis
  • the ratio of the area S1 of the first region D1 to the area S2 of the second region D2 can be calculated from the image of FIG. 2 (D).
  • S1: S2 60%: 40% was obtained.
  • the area ratio S1: S2 is preferably in the range of, for example, 40%: 60% to 70%: 30%, whereby the melting point of the intermediate bonding layer becomes higher than 217 ° C. and the bonding strength of the intermediate bonding layer 30 is increased. Can be secured at a practical value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明は、表面にＣｕを主成分とする第１電極１１が設けられた回路基板１０と、回路基板１０に搭載され、表面に第２電極を有する電子部品２０とを備える電子部品実装構造を開示する。第２電極は、Ｎｉを主成分とする第１めっき２１、および第１めっき２１の表面に形成されたＳｎを主成分とする第２めっき２２を含む。第１めっき２１と第１電極１１の間に中間接合層３０が設けられる。中間接合層３０は、ＣｕとＳｎの合金を主成分とする第１領域Ｄ１およびＳｎを主成分とする第２領域Ｄ２を含む。こうした構成により、マザーボードへ実装する際のはんだスプラッシュを低減できる。

Description

電子部品実装構造およびその製造方法
　本発明は、回路基板に電子部品を実装するために用いられる電子部品実装構造に関する。また本発明は、こうした電子部品実装構造の製造方法に関する。
　特許文献１には、プリント基板上に形成された銅箔パターン上に表面実装（ＳＭＤ）部品をはんだ付けにより実装する表面実装部品の実装方法が開示されている。
　はんだとして鉛を含むはんだを使用すると、人体および自然環境に対する影響が懸念されるため、近年では鉛を含まない鉛フリーはんだが使用されている。
　鉛フリーはんだ（例えば、Ｓｎ／Ａｇ／Ｃｕ）の融点は２１７℃であり、比較的低い。こうした鉛フリーはんだを用いて回路基板に電子部品を実装し、モールド樹脂で被覆することによって完成したモジュールを、さらにリフローはんだ付けによりマザーボードへ実装することがある。その際、モジュールに含まれる鉛フリーはんだが、リフローはんだ付けの熱により再溶融して、回路基板とモールド樹脂の界面に毛細管現象で流れてしまい、導体間でショートが発生することがある。こうした現象は、「はんだスプラッシュ」と称される。
特開平５－３０８１７９号公報
　本発明の目的は、マザーボードへ実装する際のはんだスプラッシュを低減できる電子部品実装構造を提供することである。
　また本発明の目的は、こうした電子部品実装構造の製造方法を提供することである。
　本発明の一態様に係る電子部品実装構造は、表面にＣｕを主成分とする第１電極が設けられた回路基板と、
　前記回路基板に搭載され、表面に第２電極を有する電子部品と、を備える電子部品実装構造であって、
　前記第２電極は、Ｎｉを主成分とする第１めっき、および前記第１めっきの表面に形成されたＳｎを主成分とする第２めっきを含み、
　前記第１めっきと前記第１電極の間に中間接合層が設けられ、
　前記中間接合層は、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む。
　本発明の他の態様に係る電子部品実装構造の製造方法は、
　表面にＣｕを主成分とする第１電極が設けられた回路基板を用意するステップと、
　表面に、Ｎｉを主成分とする第１めっき、および前記第１めっきの表面に形成されたＳｎを主成分とする第２めっきを含む第２電極を有する電子部品を用意するステップと、
　前記第１電極および前記第２めっきの一方または両方の表面にフラックスを塗布するステップと、
　前記電子部品を前記回路基板に搭載して、前記第１電極および前記第２めっきを接触させるステップと、
　前記回路基板および前記電子部品を加熱して、前記第１電極と前記第１めっきとの間に、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む中間接合層を形成するステップと、を含む。
　本発明によれば、マザーボードへ実装する際のはんだスプラッシュを低減できる。
図１（Ａ）は、本発明の実施形態１に係る回路基板および電子部品の構成を示す断面図である。図１（Ｂ）は、本発明の実施形態１に係る電子部品実装構造の構成を示す断面図である。 図２（Ａ）は、回路基板１０に接合された電子部品２０の断面を走査電子顕微鏡（ＳＥＭ）で観察した画像である。図２（Ｂ）は、接合部分の拡大像である。図２（Ｃ）は、第１電極１１、中間接合層３０および第２めっき２２の拡大像である。図２（Ｄ）は、中間接合層３０の一部に画像処理を施してエッジ強調した画像である。 本発明の実施形態１に係る電子部品実装構造の他の構成を示す断面図である。 本発明の実施形態１に係る電子部品実装構造のさらに他の構成を示す断面図である。 本発明の実施形態１に係る電子部品実装構造のさらに他の構成を示す断面図である。
　本発明の一態様に係る電子部品実装構造は、表面にＣｕを主成分とする第１電極が設けられた回路基板と、
　前記回路基板に搭載され、表面に第２電極を有する電子部品と、を備える電子部品実装構造であって、
　前記第２電極は、Ｎｉを主成分とする第１めっき、および前記第１めっきの表面に形成されたＳｎを主成分とする第２めっきを含み、
　前記第１めっきと前記第１電極の間に中間接合層が設けられ、
　前記中間接合層は、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む。
　この構成によれば、中間接合層の融点が比較的高くなる。その結果、マザーボードへ実装する際のはんだスプラッシュを低減することができる。
　本発明において、前記第１めっきと前記第２めっきとの間にＮｉとＳｎの合金が設けられてもよい。
　この構成によれば、第１めっきと第２めっきとの間のＮｉとＳｎの合金が存在することによって、第１めっきと第２めっきとの間の接合強度が高くなる。
　本発明において、前記中間接合層の断面を観察した場合、前記第１領域の面積と前記第２領域の面積の比率が、４０％：６０％～７０％：３０％の範囲であってもよい。
　この構成によれば、中間接合層の融点が２１７℃より高くなるとともに、中間接合層の接合強度も実用的な数値に確保できる。
　本発明の他の態様に係る電子部品実装構造の製造方法は、
　表面にＣｕを主成分とする第１電極が設けられた回路基板を用意するステップと、
　表面に、Ｎｉを主成分とする第１めっき、および前記第１めっきの表面に形成されたＳｎを主成分とする第２めっきを含む第２電極を有する電子部品を用意するステップと、
　前記第１電極および前記第２めっきの一方または両方の表面にフラックスを塗布するステップと、
　前記電子部品を前記回路基板に搭載して、前記第１電極および前記第２めっきを接触させるステップと、
　前記回路基板および前記電子部品を加熱して、前記第１電極と前記第１めっきとの間に、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む中間接合層を形成するステップと、を含む。
　この構成によれば、中間接合層の融点が比較的高くなる。その結果、マザーボードへ実装する際のはんだスプラッシュを低減できる。
（実施形態１）
　図１（Ａ）は、本発明の実施形態１に係る回路基板および電子部品の構成を示す断面図である。図１（Ｂ）は、本発明の実施形態１に係る電子部品実装構造の構成を示す断面図である。
　電子部品実装構造を製造する手順に沿って説明する。最初に、図１（Ａ）に示すように、回路基板１０および電子部品２０を用意する。回路基板１０は、電気絶縁材料、例えば、エポキシ樹脂含侵ガラス繊維布、セラミックス、フッ素樹脂、ポリイミド樹脂、ポリエステル樹脂などで形成される。回路基板１０の表面には、回路導体として機能する第１電極１１が設けられる。
　第１電極１１は、Ｃｕを主成分とする導電性材料で形成され、例えば、Ｃｕ単層でもよく、あるいはＣｕ層と各種金属、例えば、Ｎｉ，Ａｕなどの金属層との多層導電層でもよい。多層導電層の場合、最上位層がＣｕ層であり、その上にＳｎめっきが設けられてもよい。第１電極１１の厚さは、例えば、５～３０μｍの範囲に設定される。
　電子部品２０は、例えば、キャパシタ、インダクタ、レジスタ、集積回路などであり、ここでは表面実装（ＳＭＤ）タイプのセラミック部品を例示する。電子部品２０は、内部デバイスと接続された部品電極２０ａ（図２参照）を有し、ここでは２つの部品電極２０ａが左右端面近傍にそれぞれ設けられた場合を例示する。各部品電極２０ａの表面には、第２電極として、Ｎｉを主成分とする第１めっき２１と、第１めっき２１の表面に形成されたＳｎを主成分とする第２めっき２２とが設けられる。第１めっき２１の厚さは、例えば、２～１０μｍの範囲に設定される。第２めっき２２の厚さは、例えば、２～１０μｍの範囲に設定される。
　ここで、「Ｘを主成分とする」とは、金属組成のうち質量％が最も大きい金属または合金がＸであることを意味する。また、「めっき」とは、表面処理の一種であり、金属または非金属の材料の表面に金属薄膜を被覆する手法またはその金属薄膜自体を意味し、例えば、無電解めっき、電解めっき、溶融めっき、真空めっき（真空蒸着、スパッタリング、イオンプレーティング）が使用できる。
　次に、回路基板１０に電子部品２０を戴置する前に、フラックスＦＬを第１電極１１の上に塗布する。フラックスＦＬは、金属溶接の際に生じる酸化物や有害物を除去する機能、および電子部品を保持する機能を有し、例えば、ロジン（松脂）、ポリアルキレングリコール、グリセリンなどが使用できる。フラックスＦＬは、第１電極１１および第２めっき２２の一方または両方の表面に塗布してもよい。
　次に、チップマウンタなど使用して、電子部品２０を回路基板１０に搭載し、第１電極１１および第２めっき２２を接触させる。
　次に、電子部品２０が搭載された回路基板１０を加熱炉に投入し、回路基板１０および電子部品２０を加熱する。炉内温度が予め定めた温度に到達すると、図１（Ｂ）に示すように、フラックスＦＬは蒸発するとともに、第１電極１１の一部および第２めっき２２の一部が溶融して合金化され、第１電極１１と第１めっき２１との間に中間接合層３０が形成される。こうして電子部品２０と回路基板１０が機械的かつ電気的に接合される。
　中間接合層３０は、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む。また、電子部品２０の第１めっき２１と第２めっき２２の界面も部分的に合金化され、ＮｉとＳｎの合金層２３が形成される。
　図３～図５は、本発明の実施形態１に係る電子部品実装構造の各種構成を示す断面図である。図３に示す中間接合層３０は、図１（Ｂ）と比べて、底面から側面の半分程度の高さまで延在している。図４に示す中間接合層３０は、図１（Ｂ）と比べて、底面から側面全体に延在している。図５に示す中間接合層３０は、図１（Ｂ）と比べて、底面から側面全体を通って天面の半分程度まで延在している。
　図２（Ａ）は、回路基板１０に接合された電子部品２０の断面を走査電子顕微鏡（ＳＥＭ）で観察した画像である。図２（Ｂ）は、接合部分の拡大像である。図２（Ｃ）は、第１電極１１、中間接合層３０および第２めっき２２の拡大像である。図２（Ｄ）は、中間接合層３０の一部に画像処理を施してエッジ強調した画像である。
　図２（Ａ）（Ｂ）に示すように、電子部品２０がインダクタである場合を例示しており、セラミックバルクの内部に導体がコイル状に巻回され、その一端が部品電極２０ａに接続されている。導体および部品電極２０ａは、例えば、ＣｕまたはＡｇの焼結金属で形成され、画像において多孔性材料として観察される。
　部品電極２０ａは、電子部品２０の左下隅および右下隅にＬ字状にそれぞれ設けられている。部品電極２０ａの外面には第１めっき２１がＬ字状に形成されている。第１めっき２１の下方には回路基板１０の第１電極１１が位置している。第１電極１１と第１めっき２１との間には中間接合層３０が位置している。なお、第１めっき２１の外面には、ＮｉとＳｎの合金層２３が存在しているが、その厚さはかなり小さく、画像に表れていない。
　中間接合層３０は、図２（Ｃ）（Ｄ）に示すように、ＣｕとＳｎの合金を主成分とする第１領域Ｄ１（濃灰色）、およびＳｎを主成分とする第２領域Ｄ２（薄灰色）を含む。第１領域Ｄ１はＣｕ成分が多いことから、ＳＥＭ観察での反射率が低くなり、第２領域Ｄ２と比べて暗く見える。第２領域Ｄ２は、ＣｕとＳｎの合金化の割合が多いことから反射率が高くなって、第１領域Ｄ１と比べて明るく見える。
　また、Ｓｎの融点は２４０℃であり、Ｃｕ６Ｓｎ５合金の融点は４１５℃であり、鉛フリーはんだの融点（２１７℃）より高くなる。その結果、電子部品２０を搭載した回路基板１０を含むモジュールをリフローはんだ付けによりマザーボードへ実装する場合、中間接合層３０が再溶融しにくくなり、はんだスプラッシュを低減できる。
　第１領域Ｄ１および第２領域Ｄ２の組成は、エネルギー分散型Ｘ線分析（ＥＤＸ）を用いて測定できる。下記表１は、測定結果の一例を示す。
Figure JPOXMLDOC01-appb-T000001
　次に面積計算ソフトウエアを用いて、図２（Ｄ）の画像から第１領域Ｄ１の面積Ｓ１と第２領域Ｄ２の面積Ｓ２の比率が計算できる。その結果、Ｓ１：Ｓ２＝６０％：４０％が得られた。面積比率Ｓ１：Ｓ２は、例えば、４０％：６０％～７０％：３０％の範囲であることが好ましく、これにより中間接合層の融点が２１７℃より高くなるとともに、中間接合層３０の接合強度も実用的な数値に確保できる。
　本発明は、マザーボードへ実装する際のはんだスプラッシュを低減できる点で産業上極めて有用である。
　１０　　回路基板
　１１　　第１電極
　２０　　電子部品
　２０ａ　部品電極
　２１　　第１めっき
　２２　　第２めっき
　２３　　合金層
　３０　　中間接合層
　Ｄ１　　第１領域
　Ｄ２　　第２領域
　ＦＬ　　フラックス

Claims (4)

  1. 　表面にＣｕを主成分とする第１電極が設けられた回路基板と、
    　前記回路基板に搭載され、表面に第２電極を有する電子部品と、を備える電子部品実装構造であって、
    　前記第２電極は、Ｎｉを主成分とする第１めっき、および前記第１めっきの表面に形成されたＳｎを主成分とする第２めっきを含み、
    　前記第１めっきと前記第１電極の間に中間接合層が設けられ、
    　前記中間接合層は、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む、電子部品実装構造。
  2. 　前記第１めっきと前記第２めっきとの間にＮｉとＳｎの合金が設けられる請求項１に記載の電子部品実装構造。
  3. 　前記中間接合層の断面を観察した場合、前記第１領域の面積と前記第２領域の面積の比率が、４０％：６０％～７０％：３０％の範囲である請求項１または２に記載の電子部品実装構造。
  4. 　表面にＣｕを主成分とする第１電極が設けられた回路基板を用意するステップと、
    　表面に、Ｎｉを主成分とする第１めっき、および前記第１めっきの表面に形成されたＳｎを主成分とする第２めっきを含む第２電極を有する電子部品を用意するステップと、
    　前記第１電極および前記第２めっきの一方または両方の表面にフラックスを塗布するステップと、
    　前記電子部品を前記回路基板に搭載して、前記第１電極および前記第２めっきを接触させるステップと、
    　前記回路基板および前記電子部品を加熱して、前記第１電極と前記第１めっきとの間に、ＣｕとＳｎの合金を主成分とする第１領域およびＳｎを主成分とする第２領域を含む中間接合層を形成するステップと、を含む電子部品実装構造の製造方法。
PCT/JP2021/047951 2020-12-28 2021-12-23 電子部品実装構造およびその製造方法 WO2022145344A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/335,383 US20230328895A1 (en) 2020-12-28 2023-06-15 Electronic component mounting structure and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-219147 2020-12-28
JP2020219147 2020-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/335,383 Continuation US20230328895A1 (en) 2020-12-28 2023-06-15 Electronic component mounting structure and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2022145344A1 true WO2022145344A1 (ja) 2022-07-07

Family

ID=82259384

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/047951 WO2022145344A1 (ja) 2020-12-28 2021-12-23 電子部品実装構造およびその製造方法

Country Status (2)

Country Link
US (1) US20230328895A1 (ja)
WO (1) WO2022145344A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005494A (ja) * 2003-06-12 2005-01-06 Sony Corp チップ部品の実装方法及び実装基板
JP2006324629A (ja) * 2005-04-21 2006-11-30 Denso Corp 電子部品の実装構造およびその実装方法
WO2013132942A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、接合構造体およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005494A (ja) * 2003-06-12 2005-01-06 Sony Corp チップ部品の実装方法及び実装基板
JP2006324629A (ja) * 2005-04-21 2006-11-30 Denso Corp 電子部品の実装構造およびその実装方法
WO2013132942A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、接合構造体およびその製造方法

Also Published As

Publication number Publication date
US20230328895A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
JP4753090B2 (ja) はんだペースト、及び電子装置
KR102408016B1 (ko) 칩형 전자 부품
US9082532B2 (en) Ceramic electronic component
JP6061104B2 (ja) 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP4957394B2 (ja) セラミック電子部品及びその製造方法
WO2013132965A1 (ja) 電子部品
JP2019004080A (ja) 電子部品、電子装置、及び電子部品の製造方法
JP2021048292A (ja) セラミック電子部品
WO1998036626A1 (en) Printed circuit assembly
JP2014053599A (ja) 電子回路モジュール部品
US20040075168A1 (en) Semiconductor device bonded on circuit board via coil spring
WO2022145344A1 (ja) 電子部品実装構造およびその製造方法
JP3115713B2 (ja) セラミック電子部品
JP2003332731A (ja) Ｐｂフリー半田付け物品
JP4222015B2 (ja) 電子部品の製造方法
US20060084329A1 (en) Connection terminal structure of wiring board
JP2004186602A (ja) 電子部品
JP2012140678A (ja) 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法
JP2019117899A (ja) 積層電子部品
JP2005294618A (ja) 電子部品
JP5915204B2 (ja) 電子回路モジュール部品
JP2021027196A (ja) 電子部品および実装構造体
CN114464452B (zh) 陶瓷电子部件
JP2858494B2 (ja) プリント配線基板用予備はんだ
WO2023037747A1 (ja) 実装構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21915204

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21915204

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP