WO2022137550A1 - 積層板及び配線基板の製造方法 - Google Patents

積層板及び配線基板の製造方法 Download PDF

Info

Publication number
WO2022137550A1
WO2022137550A1 PCT/JP2020/048895 JP2020048895W WO2022137550A1 WO 2022137550 A1 WO2022137550 A1 WO 2022137550A1 JP 2020048895 W JP2020048895 W JP 2020048895W WO 2022137550 A1 WO2022137550 A1 WO 2022137550A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
copper
resin layer
laminated board
less
Prior art date
Application number
PCT/JP2020/048895
Other languages
English (en)
French (fr)
Inventor
正也 鳥羽
一行 満倉
真樹 山口
Original Assignee
昭和電工マテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工マテリアルズ株式会社 filed Critical 昭和電工マテリアルズ株式会社
Priority to JP2022534841A priority Critical patent/JP7201132B2/ja
Priority to PCT/JP2020/048895 priority patent/WO2022137550A1/ja
Priority to CN202080108075.5A priority patent/CN116710273A/zh
Priority to US18/258,556 priority patent/US20240049395A1/en
Priority to KR1020237021639A priority patent/KR20230125209A/ko
Publication of WO2022137550A1 publication Critical patent/WO2022137550A1/ja
Priority to JP2022180377A priority patent/JP2023010786A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal

Definitions

  • the present disclosure relates to a laminated board provided with a copper layer having a thickness of 5 ⁇ m or less and a method for manufacturing a wiring board using the laminated board.
  • 5G 5th generation mobile communication system
  • 4G 4th generation mobile communication system
  • high-frequency electric signals have a characteristic of being greatly attenuated (transmission loss), and circuit boards for high frequencies are required to keep transmission loss low.
  • Patent Document 1 discloses an invention relating to a roughened copper foil, a copper-clad laminated board, and a printed wiring board. According to Patent Document 1, the roughened copper foil described therein can significantly improve the heat-resistant peel strength against a thermoplastic resin having a low dielectric constant.
  • the present disclosure provides a laminated board useful for improving the reliability of a wiring board and a method for manufacturing a wiring board using the laminated board.
  • This laminated board includes a copper layer having a thickness of 5 ⁇ m or less and a resin layer provided on the surface of the copper layer, and after being placed in an environment at a temperature of 130 ° C. and a relative humidity of 85% for 200 hours, the resin is used.
  • the water absorption rate of the layer is 1% or less.
  • "after being placed in an environment with a temperature of 130 ° C. and a relative humidity of 85% for 200 hours” will be referred to as "after a highly accelerated life test” in some cases.
  • the "highly accelerated life test” may be referred to as HAST (Highly Accelerated Stress Test).
  • the fine wiring of the wiring board is formed through the process of processing this copper layer. Since the generation of rust in the copper layer is suppressed, the fine wiring can maintain the performance to be exhibited for a sufficiently long period of time.
  • the 90 ° peel strength at the interface between the copper layer and the resin layer satisfies the following conditions. -The 90 ° peel strength at the interface between the copper layer and the resin layer is 0.4 N / mm or more. After the high acceleration life test, the 90 ° peel strength at the interface between the copper layer and the resin layer is 0.25 N / mm or more. -The rate of change in 90 ° peel strength before and after the advanced accelerated life test is -30 to 0%.
  • the laminated board may further include a rust preventive layer between the resin layer and the copper layer.
  • the rust preventive layer suppresses oxidation of the copper layer and the fine wiring formed by processing the copper layer.
  • One aspect of the present disclosure relates to a method for manufacturing a wiring board.
  • This manufacturing method includes the following steps.
  • a copper layer having a thickness of 5 ⁇ m or less, a resin layer, and a support substrate are provided in this order, and the water absorption rate of the resin layer is 1 after being placed in an environment with a temperature of 130 ° C. and a relative humidity of 85% for 200 hours.
  • % The process of preparing a laminated board that is less than or equal to%.
  • the method for manufacturing a wiring board according to the present disclosure may be to manufacture a multilayer wiring board including a via hole and a conductive material filled therein.
  • This method for manufacturing a wiring board includes the following steps. A copper layer having a thickness of 5 ⁇ m or less, a resin layer, and a support substrate are provided in this order, and the water absorption rate of the resin layer is 1 after being placed in an environment with a temperature of 130 ° C. and a relative humidity of 85% for 200 hours. % The process of preparing a laminated board that is less than or equal to%. -A step of forming a first opening that penetrates the copper layer and the resin layer and reaches the surface of the support substrate.
  • -A step of forming a seed layer by electroless copper plating on the surface of the copper layer and the side surface of the first opening -A step of forming a resist pattern having a second opening communicating with the first opening on the surface of the seed layer.
  • a laminated board useful for manufacturing a wiring board having excellent reliability and a method for manufacturing a wiring board using the laminated board are provided.
  • FIG. 1 is a cross-sectional view schematically showing an embodiment of a laminated board according to the present disclosure.
  • 2 (a) to 2 (c) are cross-sectional views schematically showing a manufacturing process of a wiring board.
  • 3A to 3C are cross-sectional views schematically showing a manufacturing process of a wiring board.
  • 4 (a) to 4 (c) are cross-sectional views schematically showing a manufacturing process of a wiring board.
  • FIG. 5 is a cross-sectional view schematically showing another embodiment of the laminated board according to the present disclosure.
  • the term “layer” includes not only a structure having a shape formed on the entire surface but also a structure having a shape partially formed when observed as a plan view.
  • a or B may include either A or B, and may include both.
  • the term "process” is included in this term not only as an independent process but also as long as the intended action of the process is achieved even if it cannot be clearly distinguished from other processes. .. Further, the numerical range indicated by using "-" indicates a range including the numerical values before and after "-" as the minimum value and the maximum value, respectively.
  • the content of each component in the composition is the total amount of the plurality of substances present in the composition when a plurality of substances corresponding to each component are present in the composition, unless otherwise specified. means.
  • the exemplary materials may be used alone or in combination of two or more unless otherwise specified.
  • the upper limit value or the lower limit value of the numerical range of one step may be replaced with the upper limit value or the lower limit value of the numerical range of another step.
  • the upper limit value or the lower limit value of the numerical range may be replaced with the value shown in the examples.
  • FIG. 1 is a cross-sectional view schematically showing a laminated board according to this embodiment.
  • the laminated plate 5 shown in this figure includes a copper layer 1 having a thickness of 5 ⁇ m or less and a resin layer 3 provided on the surface of the copper layer 1.
  • the laminated board 10 is used for manufacturing a wiring board for high frequencies having a frequency of 1 to 50 GHz (more preferably 10 to 50 GHz).
  • the thickness of the copper layer 1 is 5 ⁇ m or less, and may be 3 ⁇ m or less. Since the thickness of the copper layer 1 is 5 ⁇ m or less, the etching time for forming the fine wiring can be shortened after the formation of the conductive portion 9a, and the etching amount can be suppressed (FIGS. 3 (c) and 4 (FIG. 4). a) See).
  • a copper foil can be used as the copper layer 1 having a thickness of 5 ⁇ m or less.
  • the lower limit of the thickness of the copper foil is, for example, 1.5 ⁇ m from the viewpoint of handleability.
  • Copper foil of such a thickness is available on the market in a state of being laminated on a copper foil called a carrier via a release layer.
  • Micro Thin (trademark) manufactured by Mitsui Mining & Smelting Co., Ltd. uses a copper foil with a thickness of 1.5 to 5 ⁇ m, a release layer, and a copper foil (carrier) with a thickness of 18 ⁇ m. It is configured.
  • the copper layer 1 may be formed by electroless plating.
  • the thickness range of the copper layer 1 that can be easily manufactured by electroless plating is, for example, 50 to 500 nm.
  • the copper layer 1 can be formed by electroless plating.
  • an acidic cleaner for example, MCD (trade name) manufactured by C. Uyemura & Co., Ltd.
  • the surface is pickled with an aqueous sulfuric acid solution at 25 ° C.
  • the surface is immersed in a predip solution (for example, MDP (table product name) manufactured by C. Uyemura & Co., Ltd.).
  • the surface is immersed in an activator solution (manufactured by C. Uyemura & Co., Ltd., trade name: MAT) to attach a palladium catalyst.
  • an activator solution manufactured by C. Uyemura & Co., Ltd., trade name: MAT
  • the palladium catalyst is reduced using a reducer solution (for example, MAB (trade name) manufactured by C. Uyemura & Co., Ltd.).
  • an accelerator solution for example, MEL (trade name) manufactured by C. Uyemura & Co., Ltd.
  • an electroless copper plating solution for example, PEAV2 (trade name) manufactured by C. Uyemura & Co., Ltd.
  • PEAV2 electroless copper plating solution
  • the electroless copper plating layer formed as described above may be used as a seed layer, and a copper layer may be formed by electrolytic plating on the surface of the electroless copper plating layer. Electroless plating and electrolytic plating may be used in combination to form, for example, a copper layer 1 having a thickness of 1 to 5 ⁇ m.
  • the resin layer 3 is provided in contact with the surface of the copper layer 1.
  • the resin layer 3 has a water absorption rate of 1% or less after a highly accelerated life test (after being placed in an environment having a temperature of 130 ° C. and a relative humidity of 85% for 200 hours, hereinafter simply referred to as “after HAST”). ..
  • a highly accelerated life test (after being placed in an environment having a temperature of 130 ° C. and a relative humidity of 85% for 200 hours, hereinafter simply referred to as “after HAST”).
  • HAST water absorption rate of the resin layer 3 after HAST is 1% or less, it is possible to suppress the oxidation (generation of rust) of the copper layer 1 by the water contained in the resin layer 3.
  • the water absorption rate of the resin layer 3 after HAST is preferably 0.5% or less, more preferably 0.2% or less.
  • the lower limit of the water absorption rate is, for example, 0.2%.
  • the material constituting the resin layer 3 preferably satisfies the following conditions for the 90 ° peel strength at the interface between the copper layer 1 and the resin layer 3 from the viewpoint of further improving the reliability of the wiring board having fine wiring.
  • the 90 ° peel strength is measured for a sample prepared by cutting the laminated board 10 to a predetermined size.
  • the 90 ° peel strength at the interface between the copper layer 1 and the resin layer 3 is 0.4 N / mm or more (for example, 0.5 to 1.2 N / mm).
  • the 90 ° peel strength at the interface between the copper layer 1 and the resin layer 3 is 0.25 N / mm or more (for example, 0.4 to 1.2 N / mm).
  • the rate of change in 90 ° peel strength before and after HAST is ⁇ 30 to 0% (more preferably ⁇ 10 to 0%).
  • the adhesion (90 ° peel strength) at the interface between the copper layer 1 and the resin layer 3 roughens the surface of the copper layer 1 (the side in contact with the resin layer 3) to the extent that the high frequency transmission performance is not impaired, for example. It can be improved by doing so.
  • an organic acid-based microetching agent manufactured by MEC Co., Ltd.
  • the roughening treatment with a chemical the surface of the copper layer 1 (the side in contact with the resin layer 3) is appropriately exposed by irradiation with plasma using, for example, oxygen, argon or nitrogen as a gas type, or irradiation with ultraviolet rays. It may be roughened.
  • the resin layer 3 preferably satisfies the following conditions from the viewpoint of suppressing the transmission loss of the wiring board for high frequencies.
  • -The relative permittivity of the resin layer 3 at 10 GHz is 4.5 or less (more preferably 3.5 to 2.5).
  • -The dielectric loss tangent of the resin layer 3 at 10 GHz is 0.05 or less (more preferably 0.04 to 0.03).
  • the resin layer 3 is mainly composed of a resin composition, and may be composed of, for example, a resin composition and a glass cloth impregnated with this resin composition.
  • the resin composition may be, for example, one having thermosetting property, thermoplasticity or photocuring property.
  • the resin composition preferably contains a thermosetting resin composition.
  • the resin layer 3 may contain a heat resistant resin (for example, an epoxy resin).
  • the resin layer 3 is a thermosetting resin composition
  • the resin layer 3 contains a silica filler.
  • the content of the silica filler is, for example, 65% by mass or less, and may be 65 to 53% by mass.
  • the content of the silica filler is, for example, 85% by volume or less, and may be 60 to 80% by volume, based on the total volume of the solid content contained in the thermosetting resin composition.
  • the content of the silica filler is 80% by volume or less, the side wall of the via after laser via processing tends to be smoother and the via connection reliability tends to be improved as compared with the case where the content exceeds 80% by volume, while 60 volumes.
  • it is% or more the warp of the wiring board tends to be suppressed as compared with the case where it is less than 60% by volume.
  • prepregs E-705G, E-770G, HS-200 and LW-910G manufactured by Showa Denko Materials Co., Ltd. can be used as the resin layer 3. These prepregs are in a semi-cured state (B stage) and undergo a heat treatment to be in a cured state (C stage).
  • the laminated board 5 is manufactured, for example, through the following steps. -A step of preparing the copper layer 1 laminated on the carrier via the release layer. -A step of preparing the resin layer 3 (for example, prepreg). -A step of peeling off the carrier after attaching the copper layer 1 to the surface of the resin layer 3.
  • a method of manufacturing a wiring board according to the present embodiment will be described with reference to the drawings.
  • the wiring board 20 shown in FIG. 4C is manufactured through the following steps.
  • (A) A step of preparing a laminated board 10 including a copper layer 1, a resin layer 3, and a support substrate 7 in this order (see FIG. 2A).
  • the laminated board 10 may be manufactured by preparing a laminated board 5 including a copper layer 1 and a resin layer 3 in advance and laminating the support substrate 7 on the laminated board 5, or the resin layer 3 and the support substrate.
  • a laminated board provided with 7 may be prepared in advance, and the copper layer 1 may be laminated on the laminated board.
  • a copper-clad laminate can be used, and a copper layer 7a is provided on the surface thereof.
  • the opening H1 can be formed, for example, by irradiation with a laser. If a residue is found in the opening H1, a desmear treatment may be performed after the step (B).
  • C A step of forming a seed layer 8 by electroless copper plating on the surface of the copper layer 1 and the side surface of the opening H1 (see FIG. 2C).
  • the seed layer 8 is a feeding layer for performing electrolytic plating in the following step (E).
  • a resist pattern 11 having an opening H2 (second opening) communicating with the opening H1 and a plurality of grooves G extending to the surface of the seed layer 8 is formed on the surface of the seed layer 8. Step (see FIG. 3A).
  • (F) A step of peeling off the resist pattern 11 (see FIG. 3C).
  • (G) A step of removing the seed layer 8 exposed by peeling the resist pattern 11 and removing the copper layer 1 exposed by removing the seed layer 8 (see FIG. 4A). By removing unnecessary portions of the seed layer 8 and the copper layer 1 by etching, for example, fine wiring is formed by the conductive portion 9a, the remaining portion 8a of the seed layer 8, and the remaining portion 1a of the copper layer 1.
  • Ru. (H) A step of forming the resin layer 12 so as to cover the surface of the copper layer 7a, the fine wiring, and the conductive portion 9b (see FIG. 4B).
  • the wiring board is completed by filling the via holes with a conductive material and finishing the surface.
  • the present invention is not limited to the above embodiments.
  • the aspect in which the copper layer 1 and the resin layer 3 are in direct contact with each other is exemplified, but a rust preventive layer may be provided between these layers.
  • a rust preventive layer 2 is formed at the interface between the copper layer 1 and the resin layer 3.
  • the rust preventive layer 2 can be formed by using, for example, a triazole compound or a silane coupling agent (see paragraph [0028] of Patent Document 1).
  • the amount (% by mass) of the silica filler is a value based on the total mass of the resins contained in the thermosetting resin composition.
  • the amount of silica filler shown in Table 1 is the amount (volume part) when the total volume of solids contained in the thermosetting resin composition is 100 parts by volume.
  • Example 1 A single prepreg E-705G was laminated on the surface of the double-sided copper-clad laminate (MCL-E705G). Next, the prepreg and the microthin copper foil were bonded so that the surface of the prepreg and the surface of the ultrathin copper foil were in contact with each other. The laminated plate thus obtained was sandwiched between end plates and pressed. The pressing conditions were temperature: 200 ° C., pressure: 3.0 MPa, and time: 70 minutes. Then, only the carrier layer of the microthin copper foil was peeled off to obtain a laminated plate according to Example 1 having an ultrathin copper foil (thickness: 3 ⁇ m) as the outermost layer.
  • Example 2 to 4 Except for the fact that E-770G, HS-200 or LW-910G was used as the prepreg instead of E-705G, the laminated boards according to Examples 2 to 4 were produced in the same manner as in Example 1.
  • Example 5 The surface of the ultrathin copper foil of the microsin copper foil was treated with an organic acid-based microetching agent (CZ-8401, manufactured by MEC Co., Ltd.). The processing conditions were as follows. ⁇ Temperature: 25 °C ⁇ Time: 30 seconds
  • one prepreg E-705G was laminated on the surface of the double-sided copper-clad laminate (MCL-E705G).
  • the prepreg and the microthin copper foil were bonded so that the surface of the prepreg and the surface to be treated of the ultrathin copper foil were in contact with each other.
  • the laminated plate thus obtained was sandwiched between end plates and pressed.
  • the pressing conditions were temperature: 200 ° C., pressure: 3.0 MPa, and time: 70 minutes.
  • only the carrier layer of the microthin copper foil was peeled off to obtain a laminated plate according to Example 5 having an ultrathin copper foil (thickness: 3 ⁇ m) as the outermost layer.
  • Example 2 except that the surface of the ultrathin copper foil of the microthin copper foil was treated with an organic acid-based microetching agent (CZ-8401, manufactured by MEC Co., Ltd.) in the same manner as in Example 4. Laminated plates according to Examples 6 to 8 were produced in the same manner as in 4 to 4.
  • CZ-8401 organic acid-based microetching agent
  • Adhesion was evaluated for the laminated board according to the example as follows. That is, using a desktop peel tester (EZ-FX, manufactured by Shimadzu Corporation), the peel strength at the interface between the ultrathin copper foil and the prepreg can be determined under the conditions of a peel width of 10 mm, a peel angle of 90 °, and a peel speed of 10 mm / min. It was measured. Adhesion was evaluated for the laminated boards before and after the following moisture absorption heat treatment. The results are shown in Tables 2 and 3. (Hygroscopic heat treatment) The laminated board was put into an advanced accelerated life test device (EHS-222MD, manufactured by Espec Co., Ltd.) and treated at a temperature of 130 ° C.
  • EHS-222MD advanced accelerated life test device
  • a laminated board useful for manufacturing a wiring board having excellent reliability and a method for manufacturing a wiring board using the laminated board are provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本開示に係る積層板は、厚さ５μｍ以下の銅層と、銅層の表面上に設けられた樹脂層とを備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、樹脂層の吸水率が１％以下である。本開示に係る配線基板の製造方法は、厚さ５μｍ以下の銅層と、樹脂層と、支持基板とをこの順序で備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、樹脂層の吸水率が１％以下である積層板を準備する工程と、上記銅層の表面上に、無電解銅めっきによってシード層を形成する工程と、上記シード層の表面上に、当該シード層の表面にまで至る溝部を有するレジストパターンを形成する工程と、電解銅めっきによって、上記溝部に銅を含む導電材を充填する工程とを含む。

Description

積層板及び配線基板の製造方法
　本開示は、厚さ５μｍ以下の銅層を備える積層板及びこれを用いた配線基板の製造方法に関する。
　近年、エレクトロニクス関連製品のＩｏＴ（モノのインターネット）化及びＡＩ等の技術革新が進行している。これらの普及には高速、大容量、かつ、低遅延、多数接続を可能にする５Ｇ（第５世代移動通信システム）が不可欠となっている。５Ｇの分野においては、４Ｇ（第４世代移動通信システム）で使用されてきた電気信号よりも高い周波数帯を使用する必要がある。しかし、高い周波数の電気信号は、大きく減衰する特性（伝送損失）があり、高周波向けの回路基板には伝送損失を低く抑えることが求められている。
　特許文献１は、粗化処理銅箔、銅張積層板及びプリント配線板に関する発明を開示している。特許文献１によれば、これに記載の粗化処理銅箔は、低誘電率の熱可塑性樹脂に対する耐熱剥離強度を有意に向上することが可能であるとされている。
特開２０１９－２１８６０２号公報
　ところで、本発明者らの検討によると、微細配線を形成するための銅箔が薄くなるにしたがって、銅箔表面の酸化が配線基板の信頼性低下をもたらす傾向にある。本開示は、配線基板の信頼性向上に有用な積層板及びこれを用いた配線基板の製造方法を提供する。
　本開示の一側面は積層板に関する。この積層板は、厚さ５μｍ以下の銅層と、銅層の表面上に設けられた樹脂層とを備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、樹脂層の吸水率が１％以下である。以下、「温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後」について、場合により、「高度加速寿命試験後」という。なお、「高度加速寿命試験」は、場合により、ＨＡＳＴ（Ｈｉｇｈｌｙ　Ａｃｃｅｌｅｒａｔｅｄ　Ｓｔｒｅｓｓ　Ｔｅｓｔ）という。
　高度加速寿命試験後の樹脂層の吸水率が１％以下であることで、樹脂層に含まれる水分による銅層の酸化（錆の発生）を抑制することができる。配線基板の微細配線はこの銅層を加工する工程を経て形成される。銅層における錆の発生が抑制されているため、微細配線は発揮すべき性能を十分に長期にわたって維持することができる。
　微細配線を有する配線基板の信頼性をより一層向上させる観点から、銅層と樹脂層の界面の９０°ピール強度は以下の条件を満たすことが好ましい。
・銅層と樹脂層の界面の９０°ピール強度が０．４Ｎ／ｍｍ以上である。
・高度加速寿命試験後において、銅層と樹脂層の界面の９０°ピール強度が０．２５Ｎ／ｍｍ以上である。
・高度加速寿命試験の前後における９０°ピール強度の変化率が－３０～０％である。
　上記積層板は、樹脂層と銅層との間に、防錆層を更に備えてもよい。配線基板を製造するプロセスにおいて、防錆層は銅層及びこれを加工して形成される微細配線の酸化を抑制する。
　本開示の一側面は配線基板の製造方法に関する。この製造方法は、以下の工程を含む。
・厚さ５μｍ以下の銅層と、樹脂層と、支持基板とをこの順序で備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、樹脂層の吸水率が１％以下である積層板を準備する工程。
・上記銅層の表面上に、無電解銅めっきによってシード層を形成する工程。
・上記シード層の表面上に、当該シード層の表面にまで至る溝部を有するレジストパターンを形成する工程。
・電解銅めっきによって、上記溝部に銅を含む導電材を充填する工程。
　本開示に係る配線基板の製造方法は、ビアホールとこれに充填された導電材とを備える多層配線基板を製造するものであってもよい。この配線基板の製造方法は以下の工程を含む。
・厚さ５μｍ以下の銅層と、樹脂層と、支持基板とをこの順序で備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、樹脂層の吸水率が１％以下である積層板を準備する工程。
・銅層及び樹脂層を貫通して支持基板の表面にまで至る第一の開口部を形成する工程。
・銅層の表面及び第一の開口部の側面に、無電解銅めっきによってシード層を形成する工程。
・シード層の表面上に、第一の開口部に連通する第二の開口部を有するレジストパターンを形成する工程。
・電解銅めっきによって、第一の開口部及び第二の開口部に銅を含む導電材を充填する工程。
　本開示によれば、優れた信頼性の配線基板を製造するのに有用な積層板及びこれを用いた配線基板の製造方法が提供される。
図１は本開示に係る積層板の一実施形態を模式的に示す断面図である。 図２（ａ）～図２（ｃ）は配線基板の製造過程を模式的に示す断面図である。 図３（ａ）～図３（ｃ）は配線基板の製造過程を模式的に示す断面図である。 図４（ａ）～図４（ｃ）は配線基板の製造過程を模式的に示す断面図である。 図５は本開示に係る積層板の他の実施形態を模式的に示す断面図である。
　以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。図面の寸法比率は図示の比率に限られるものではない。
　本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。「Ａ又はＢ」とは、ＡとＢのどちらか一方を含んでいればよく、両方とも含んでいてもよい。
　本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
　本明細書において組成物中の各成分の含有量は、組成物中に各成分に該当する物質が複数存在する場合、特に断らない限り、組成物中に存在する当該複数の物質の合計量を意味する。また、例示材料は特に断らない限り単独で用いてもよいし、２種以上を組み合わせて用いてもよい。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
［積層板］
　図１は本実施形態に係る積層板を模式的に示す断面図である。この図に示す積層板５は、厚さ５μｍ以下の銅層１と、銅層１の表面上に設けられた樹脂層３とを備える。積層板１０は、周波数１～５０ＧＨｚ（より好ましくは１０～５０ＧＨｚ）の高周波向けの配線基板の製造に用いられるものである。
（銅層）
　銅層１の厚さは、上記のとおり、５μｍ以下であり、３μｍ以下であってもよい。銅層１の厚さが５μｍ以下であることで、導電部９ａの形成後、微細配線形成のためのエッチング時間が短時間で済み、エッチング量も抑制できる（図３（ｃ）及び図４（ａ）参照）。厚さ５μｍ以下の銅層１として、例えば、銅箔を使用できる。銅箔の厚さの下限は、取り扱い性の観点から、例えば、１．５μｍである。このような厚さの銅箔は、剥離層を介してキャリアと呼ばれる銅箔に積層された状態で市場から入手可能である。例えば、三井金属鉱業株式会社製のマイクロ・シン（Ｍｉｃｒｏ　Ｔｈｉｎ（トレードマーク））は、厚さが１．５～５μｍの銅箔と、剥離層と、厚さ１８μｍの銅箔（キャリア）とによって構成されている。
　銅層１は、無電解めっきによって形成してもよい。無電解めっきによって製造しやすい銅層１の厚さの範囲は、例えば、５０～５００ｎｍである。以下の工程を経ることで、無電解めっきによる銅層１を形成することができる。まず、銅層１を形成すべき表面を酸性クリーナー（例えば、株式会社上村工業製のＭＣＤ（商品名））を使用してクリーニングする。次に、上記表面を硫酸水溶液に２５℃で酸洗浄する。上記表面をプレディップ溶液（例えば、株式会社上村工業製のＭＤＰ（表品名））に浸漬する。次に、上記表面をアクチベータ溶液（株式会社上村工業製、商品名：ＭＡＴ）に浸漬してパラジウム触媒を付着させる。次に、レデューサ溶液（例えば、株式会社上村工業製のＭＡＢ（商品名））を使用してパラジウム触媒を還元する。次に、アクセレレータ溶液（例えば、株式会社上村工業製のＭＥＬ（商品名））を使用してパラジウム触媒に活性を付与する。その後、無電解銅めっき溶液（例えば、株式会社上村工業製のＰＥＡＶ２（商品名））を使用して上記表面に銅を析出させる。
　上記のようにして形成した無電解銅めっき層をシード層として利用し、無電解銅めっき層の表面上に電解めっきによって銅層を形成してもよい。無電解めっきと電解めっきを併用して、例えば、厚さ１～５μｍの銅層１を形成してもよい。
（樹脂層）
　本実施形態において、樹脂層３は、銅層１の表面に接した状態で設けられている。樹脂層３は、高度加速寿命試験後（温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後、以下、単に「ＨＡＳＴ後」という。）において、吸水率が１％以下である。ＨＡＳＴ後の樹脂層３の吸水率が１％以下であることで、樹脂層３に含まれる水分による銅層１の酸化（錆の発生）を抑制することができる。銅層１の酸化をより一層高度の抑制する観点から、樹脂層３のＨＡＳＴ後における吸水率は、好ましくは０．５％以下であり、より好ましくは０．２％以下である。なお、この吸水率の下限値は、例えば、０．２％である。
　樹脂層３を構成する材料は、微細配線を有する配線基板の信頼性をより一層向上させる観点から、銅層１と樹脂層３の界面の９０°ピール強度は以下の条件を満たすことが好ましい。９０°ピール強度は、積層板１０を所定のサイズに切断して作製した試料を対象として測定される。
・銅層１と樹脂層３の界面の９０°ピール強度が０．４Ｎ／ｍｍ以上（例えば、０．５～１．２Ｎ／ｍｍ）である。
・ＨＡＳＴ後において、銅層１と樹脂層３の界面の９０°ピール強度が０．２５Ｎ／ｍｍ以上（例えば、０．４～１．２Ｎ／ｍｍ）である。
・ＨＡＳＴの前後における９０°ピール強度の変化率が－３０～０％（より好ましくは－１０～０％）である。
　銅層１と樹脂層３の界面の密着力（９０°ピール強度）は、例えば、高周波の伝送性能を阻害しない程度に、銅層１の表面（樹脂層３と接する側）を粗化処理することによって向上できる。この処理のために、例えば、有機酸系マイクロエッチング剤（メック株式会社製）を使用できる。薬剤による粗化処理の代わりに、ガス種として、例えば、酸素、アルゴン又は窒素を使用したプラズマの照射、あるいは、紫外線の照射によって、銅層１の表面（樹脂層３と接する側）を適度に粗化してもよい。
　樹脂層３は、高周波向けの配線基板の伝送損失を抑制する観点から、以下の条件を満たすことが好ましい。
・樹脂層３の１０ＧＨｚでの比誘電率が４．５以下（より好ましくは３．５～２．５）であること。
・樹脂層３の１０ＧＨｚでの誘電正接が０．０５以下（より好ましくは０．０４～０．０３）であること。
　樹脂層３は、樹脂組成物で主に構成されるものであり、例えば、樹脂組成物と、この樹脂組成物が含浸したガラスクロスとによって構成されたものであってもよい。樹脂組成物は、例えば、熱硬化性、熱可塑性又は光硬化性を有するものであればよい。配線基板の信頼性の観点から、樹脂組成物は熱硬化性樹脂組成物を含むことが好ましい。耐熱性の観点から、樹脂層３は耐熱樹脂（例えば、エポキシ樹脂）を含有してもよい。
　樹脂層３が熱硬化性樹脂組成物である場合、樹脂層３はシリカフィラを含むことが好ましい。熱硬化性樹脂組成物に含まれる樹脂の合計質量を基準として、シリカフィラの含有量は、例えば、６５質量％以下であり、６５～５３質量％であってもよい。熱硬化性樹脂組成物に含まれる固形分の全体積を基準として、シリカフィラの含有量は、例えば、８５体積％以下であり、６０～８０体積％であってもよい。シリカフィラの含有量が８０体積％以下であることで、８０体積％を超える場合と比較してレーザビア加工後のビア側壁が滑らかとなり、ビア接続信頼性が向上する傾向にあり、他方、６０体積％以上であることで、６０体積％未満である場合と比較して配線基板の反りが抑制できる傾向にある。
　樹脂層３として、市場から入手可能なプリプレグを使用してもよい。本発明者らの評価によると、例えば、昭和電工マテリアルズ株式会社製のプリプレグＥ－７０５Ｇ、Ｅ－７７０Ｇ、ＨＳ－２００及びＬＷ－９１０Ｇはいずれも樹脂層３として使用可能である。これらのプリプレグは半硬化状態（Ｂステージ）であり、熱処理を経て硬化状態（Ｃステージ）となる。
［積層板の製造方法］
　積層板５は、例えば、以下の工程を経て製造される。
・剥離層を介してキャリアに積層された銅層１を準備する工程。
・樹脂層３（例えば、プリプレグ）を準備する工程。
・樹脂層３の表面に銅層１を貼り付けた後、キャリアを剥離する工程。
［配線基板の製造方法］
　図面を参照しながら、本実施形態に係る配線基板の製造方法について説明する。図４（ｃ）に示す配線基板２０は以下の工程を経て製造される。
（Ａ）銅層１と、樹脂層３と、支持基板７とをこの順序で備える積層板１０を準備する工程（図２（ａ）参照）。この積層板１０は、銅層１と樹脂層３とを備える積層板５を先に準備し、積層板５に支持基板７を積層させることによって作製してもよいし、樹脂層３と支持基板７とを備える積層板を先に準備し、この積層板に銅層１を積層させることによって作製してもよい。支持基板７として、例えば、銅張積層板を使用することができ、その表面に銅層７ａを有する。
（Ｂ）銅層１及び樹脂層３を貫通して支持基板７の表面（銅層７ａ）にまで至る開口部Ｈ１（第一の開口部）を形成する工程（図２（ｂ）参照）。開口部Ｈ１は、例えば、レーザの照射によって形成することができる。開口部Ｈ１に残渣が認められる場合は、（Ｂ）工程後にデスミア処理を実施すればよい。
（Ｃ）銅層１の表面及び開口部Ｈ１の側面に、無電解銅めっきによってシード層８を形成する工程（図２（ｃ）参照）。シード層８は、以下の（Ｅ）工程において電解めっきを実施するための給電層である。
（Ｄ）シード層８の表面上に、開口部Ｈ１に連通する開口部Ｈ２（第二の開口部）と、シード層８の表面にまで至る複数の溝部Ｇとを有するレジストパターン１１を形成する工程（図３（ａ）参照）。
（Ｅ）電解銅めっきによって開口部Ｈ２及び溝部Ｇに銅を含む導電材を充填する工程（図３（ｂ）参照）。
　電解銅めっきによって溝部Ｇに銅を含む導電材が充填されることで、微細配線の一部を構成する導電部９ａが形成される。電解銅めっきによって開口部Ｈ１，Ｈ２に銅を含む導電材が充填されることで、導電部９ｂ（層間の導通部の一部）が形成される。
（Ｆ）レジストパターン１１を剥離する工程（図３（ｃ）参照）。
（Ｇ）レジストパターン１１の剥離によって露出したシード層８を除去するとともに、シード層８の除去によって露出した銅層１を除去する工程（図４（ａ）参照）。
　シード層８及び銅層１の不要部分をそれぞれ、例えば、エッチングで除去することで、導電部９ａと、シード層８の残存部８ａと、銅層１の残存部１ａとによって微細配線が構成される。
（Ｈ）銅層７ａの表面、微細配線及び導電部９ｂを覆うように樹脂層１２を形成する工程（図４（ｂ）参照）。
（Ｉ）樹脂層１２に導電部９ｂにまで至る開口部Ｈ３（第三の開口部）を形成する工程（図４（ｃ）参照）。
　開口部Ｈ１，Ｈ２，Ｈ３によってビアホールが形成される。ビアホールに導電材を充填するとともに表面の仕上げ加工などを経て配線基板が完成する。
　以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、積層板５として、銅層１と樹脂層３が直接接している態様を例示したが、これらの層の間に防錆層を設けてもよい。図５に示す積層板１５は、銅層１と樹脂層３の界面に防錆層２が形成されている。防錆層２は、例えば、トリアゾール化合物又はシランカップリング剤を用いて形成することができる（特許文献１の段落［００２８］参照）。
　以下、本開示について実施例に基づいて説明する。なお、本発明の以下の実施例に限定されるものではない。
　最外層に極薄銅箔層を備える積層板を作製するため、以下の材料を準備した。
・マイクロシン銅箔（三井金属鉱業株式会社製)
　　極薄銅箔の厚さ：３μｍ
　　キャリア層の厚さ：１８μｍ
・両面銅張積層板：ＭＣＬ－Ｅ７０５Ｇ（昭和電工マテリアルズ株式会社製）
　　銅層の厚さ：１２μｍ
　　樹脂層の厚さ：２５μｍ
　　銅層の厚さ：１２μｍ
・表１に示す四種のプリプレグ（いずれも昭和電工マテリアルズ株式会社製）
Figure JPOXMLDOC01-appb-T000001
 　表中、シリカフィラの量（質量％）は、熱硬化性樹脂組成物に含まれる樹脂の合計質量を基準とした値である。
　表１に記載のシリカフィラの量は、熱硬化性樹脂組成物に含まれる固形分の全体積を１００体積部としたときの量（体積部）である。表１に記載の吸水率は、温度１３０℃、相対湿度８５％の環境に２００時間にわたってプリプレグを置く前後（ＨＡＳＴの前後）の質量から算出した値である。なお、ＨＡＳＴを実施するに先立ち、温度１３０℃、相対湿度８５％の環境にプリプレグを５００時間にわたって置いた。
　吸水率（％）＝１００×［（ＨＡＳＴ後の質量）－（ＨＡＳＴ前の質量）］／（ＨＡＳＴ前の質量）
　表１に記載の「比誘電率」及び「誘電正接」は、ネットワークアナライザ（キーサイト・テクノロジー製）を使用して測定した値である。
＜実施例１＞
　上記両面銅張積層板（ＭＣＬ－Ｅ７０５Ｇ）の表面に、一枚のプリプレグＥ－７０５Ｇを重ねた。次いで、このプリプレグの表面と、上記極薄銅箔の表面とが接するように、プリプレグとマイクロシン銅箔を貼り合わせた。このようにして得た積層板を鏡板で挟んだ状態で、プレス加工をした。プレス条件は、温度：２００℃、圧力：３．０ＭＰａ、時間：７０分とした。その後、マイクロシン銅箔のキャリア層のみを剥離し、最外層に極薄銅箔（厚さ：３μｍ）を有する実施例１に係る積層板を得た。
＜実施例２～４＞
　プリプレグとして、Ｅ－７０５Ｇの代わりに、Ｅ－７７０Ｇ、ＨＳ－２００又はＬＷ－９１０Ｇを使用したことの他は、実施例１と同様にして実施例２～４に係る積層板をそれぞれ作製した。
＜実施例５＞
　上記マイクロシン銅箔の極薄銅箔の表面を有機酸系マイクロエッチング剤（ＣＺ－８４０１、メック株式会社製）によって処理した。処理条件は、以下のとおりとした。
・温度：２５℃
・時間：３０秒
　他方、上記両面銅張積層板（ＭＣＬ－Ｅ７０５Ｇ）の表面に、一枚のプリプレグＥ－７０５Ｇを重ねた。次いで、このプリプレグの表面と、上記極薄銅箔の被処理面とが接するように、プリプレグとマイクロシン銅箔を貼り合わせた。このようにして得た積層板を鏡板で挟んだ状態で、プレス加工をした。プレス条件は、温度：２００℃、圧力：３．０ＭＰａ、時間：７０分とした。その後、マイクロシン銅箔のキャリア層のみを剥離し、最外層に極薄銅箔（厚さ：３μｍ）を有する実施例５に係る積層板を得た。
＜実施例６～８＞
　マイクロシン銅箔の極薄銅箔の表面に対し、実施例４と同様にして、有機酸系マイクロエッチング剤（ＣＺ－８４０１、メック株式会社製)による処理を施したことの他は実施例２～４と同様にして実施例６～８に係る積層板をそれぞれ作製した。
　実施例に係る積層板に対して以下のようにして密着性の評価を行った。すなわち、卓上ピール試験機（株式会社島津製作所製、ＥＺ－ＦＸ)を用いて、ピール幅１０ｍｍ、ピール角９０°、ピール速度１０ｍｍ／分の条件で極薄銅箔とプリプレグの界面のピール強度を測定した。以下の吸湿加熱処理の前及び後の積層板について密着性を評価した。表２，３に結果を示す。
（吸湿加熱処理）
　高度加速寿命試験装置（ＥＨＳ－２２２ＭＤ、エスペック株式会社製）に積層板を投入し、温度１３０℃、相対湿度８５％で１００時間処理した。以下の式により、ＨＡＳＴ前後の密着性の変化率を算出した。
　９０°ピール強度の変化率（％）＝１００×［（ＨＡＳＴ後のピール強度）－（ＨＡＳＴ前のピール強度）］／（ＨＡＳＴ前のピール強度）
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　本開示によれば、優れた信頼性の配線基板を製造するのに有用な積層板及びこれを用いた配線基板の製造方法が提供される。
１…銅層、１ａ…銅層の残存部、２…防錆層、３，１２…樹脂層、５，１０，１５…積層板、７…支持基板、７ａ…銅層、８…シード層、８ａ…シード層の残存部、９ａ，９ｂ…導電部、１１…レジストパターン、２０…配線基板、Ｇ…溝部、Ｈ１…開口部（第一の開口部）、Ｈ２…開口部（第二の開口部）、Ｈ３…開口部。

Claims (12)

  1. 　厚さ５μｍ以下の銅層と、
    　前記銅層の表面上に設けられた樹脂層と、
    を備え、
    　温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、前記樹脂層の吸水率が１％以下である、積層板。
  2. 　前記銅層と前記樹脂層の界面の９０°ピール強度が０．４Ｎ／ｍｍ以上である、請求項１に記載の積層板。
  3. 　温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、前記銅層と前記樹脂層の界面の９０°ピール強度が０．２５Ｎ／ｍｍ以上である、請求項１又は２に記載の積層板。
  4. 　温度１３０℃、相対湿度８５％の環境に２００時間にわたって当該積層板の試料を置いて実施される高度加速寿命試験の前後における９０°ピール強度の変化率が－３０～０％である、請求項１～３のいずれか一項に記載の積層板。
  5. 　前記樹脂層と銅層との間に、防錆層を更に備える、請求項１～４のいずれか一項に記載の積層板。
  6. 　前記樹脂層の１０ＧＨｚでの比誘電率が４．５以下である、請求項１～５のいずれか一項に記載の積層板。
  7. 　前記樹脂層の１０ＧＨｚでの誘電正接が０．０５以下である、請求項１～６のいずれか一項に記載の積層板。
  8. 　前記樹脂層が熱硬化性樹脂組成物を含む、請求項１～７のいずれか一項に記載の積層板。
  9. 　前記樹脂層は、前記熱硬化性樹脂組成物が含浸したガラスクロスを含む、請求項８に記載の積層板。
  10. 　前記熱硬化性樹脂組成物がシリカフィラを含み、
    　前記熱硬化性樹脂組成物に含まれる樹脂の合計質量を基準として、前記シリカフィラの含有量が６５質量％以下である、請求項８又は９に記載の積層板。
  11. 　厚さ５μｍ以下の銅層と、樹脂層と、支持基板とをこの順序で備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、前記樹脂層の吸水率が１％以下である積層板を準備する工程と、
    　前記銅層の表面上に、無電解銅めっきによってシード層を形成する工程と、
    　前記シード層の表面上に、前記シード層の表面にまで至る溝部を有するレジストパターンを形成する工程と、
    　電解銅めっきによって、前記溝部に銅を含む導電材を充填する工程と、
    を含む、配線基板の製造方法。
  12. 　厚さ５μｍ以下の銅層と、樹脂層と、支持基板とをこの順序で備え、温度１３０℃、相対湿度８５％の環境に２００時間にわたって置かれた後において、前記樹脂層の吸水率が１%以下である積層板を準備する工程と、
    　前記銅層及び前記樹脂層を貫通して前記支持基板の表面にまで至る第一の開口部を形成する工程と、
    　前記銅層の表面及び前記第一の開口部の側面に、無電解銅めっきによってシード層を形成する工程と、
    　前記シード層の表面上に、前記第一の開口部に連通する第二の開口部を有するレジストパターンを形成する工程と、
    　電解銅めっきによって、前記第一の開口部及び前記第二の開口部に銅を含む導電材を充填する工程と、
    を含む、配線基板の製造方法。
PCT/JP2020/048895 2020-12-25 2020-12-25 積層板及び配線基板の製造方法 WO2022137550A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022534841A JP7201132B2 (ja) 2020-12-25 2020-12-25 積層板及び配線基板の製造方法
PCT/JP2020/048895 WO2022137550A1 (ja) 2020-12-25 2020-12-25 積層板及び配線基板の製造方法
CN202080108075.5A CN116710273A (zh) 2020-12-25 2020-12-25 层叠板及布线基板的制造方法
US18/258,556 US20240049395A1 (en) 2020-12-25 2020-12-25 Layered plate and wiring base board production method
KR1020237021639A KR20230125209A (ko) 2020-12-25 2020-12-25 적층판 및 배선 기판의 제조 방법
JP2022180377A JP2023010786A (ja) 2020-12-25 2022-11-10 積層板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/048895 WO2022137550A1 (ja) 2020-12-25 2020-12-25 積層板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
WO2022137550A1 true WO2022137550A1 (ja) 2022-06-30

Family

ID=82158015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/048895 WO2022137550A1 (ja) 2020-12-25 2020-12-25 積層板及び配線基板の製造方法

Country Status (5)

Country Link
US (1) US20240049395A1 (ja)
JP (2) JP7201132B2 (ja)
KR (1) KR20230125209A (ja)
CN (1) CN116710273A (ja)
WO (1) WO2022137550A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000136995A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd 樹脂回路基板の信頼性評価方法
WO2015141719A1 (ja) * 2014-03-20 2015-09-24 日本ゼオン株式会社 感放射線樹脂組成物及び電子部品
JP2017101152A (ja) * 2015-12-02 2017-06-08 株式会社プリンテック 変性ポリイミド樹脂組成物およびその製造方法、並びにそれを用いたプリプレグおよび積層板
JP2019067980A (ja) * 2017-10-03 2019-04-25 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053444A (ja) * 1999-08-09 2001-02-23 Sumitomo Metal Ind Ltd 導体充填ビアの形成方法と多層配線板の製造方法
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
CN101472407B (zh) * 2007-12-25 2012-01-25 日本特殊陶业株式会社 布线基板及其制造方法
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
JP5938948B2 (ja) * 2012-02-29 2016-06-22 日立化成株式会社 半導体チップ搭載用基板及びその製造方法
JP6455036B2 (ja) * 2014-09-10 2019-01-23 日立化成株式会社 半導体装置の製造方法
JP6950732B2 (ja) * 2015-08-07 2021-10-13 味の素株式会社 樹脂組成物
JP2018160636A (ja) * 2017-03-24 2018-10-11 住友金属鉱山株式会社 高周波基板
JP6934638B2 (ja) * 2017-12-21 2021-09-15 パナソニックＩｐマネジメント株式会社 半導体パッケージ及びプリント回路板
JP6985745B2 (ja) * 2018-06-20 2021-12-22 ナミックス株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000136995A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd 樹脂回路基板の信頼性評価方法
WO2015141719A1 (ja) * 2014-03-20 2015-09-24 日本ゼオン株式会社 感放射線樹脂組成物及び電子部品
JP2017101152A (ja) * 2015-12-02 2017-06-08 株式会社プリンテック 変性ポリイミド樹脂組成物およびその製造方法、並びにそれを用いたプリプレグおよび積層板
JP2019067980A (ja) * 2017-10-03 2019-04-25 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体

Also Published As

Publication number Publication date
JP2023010786A (ja) 2023-01-20
US20240049395A1 (en) 2024-02-08
JP7201132B2 (ja) 2023-01-10
JPWO2022137550A1 (ja) 2022-06-30
KR20230125209A (ko) 2023-08-29
CN116710273A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
KR20070029052A (ko) 절연 수지층 상의 배선 형성 방법
JP5961703B2 (ja) 配線基板およびその実装構造体
WO2014034112A1 (ja) 剥離可能銅箔付き基板及び回路基板の製造方法
WO2014157206A1 (ja) 多層配線基板の製造方法
KR20130033326A (ko) 배선 기판 및 그 실장 구조체, 및 이들의 제조 방법
JPH0672219B2 (ja) 高分子材料接着方法
WO2019188837A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
JP4508140B2 (ja) 部品内蔵モジュール
US6706201B1 (en) Method for producing metallized substrate materials
JP2019083303A (ja) 配線基板
WO2022137550A1 (ja) 積層板及び配線基板の製造方法
JP5447271B2 (ja) 銅配線基板およびその製造方法
JP2010153628A (ja) 多層配線基板の製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2002060514A (ja) プリプレグの製造方法
JP2001279006A (ja) 高比誘電率プリプレグの製造方法
JP2015076610A (ja) 表面処理銅箔及びそれを含む銅張積層板、並びにそれを用いた印刷回路基板及びその製造方法
WO2022265047A1 (ja) 配線基板の製造方法及び積層板
JP4734875B2 (ja) アディティブメッキ用絶縁体、アディティブメッキ金属皮膜付き基板
JP2005064110A (ja) 電子部品用部材並びにこれを用いた電子部品
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
KR101133049B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP4492071B2 (ja) 配線基板の製造方法
JP4715979B2 (ja) プリプレグの製造方法及びそれを用いたプリント配線板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022534841

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20967036

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202080108075.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18258556

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20967036

Country of ref document: EP

Kind code of ref document: A1