KR20230125209A - 적층판 및 배선 기판의 제조 방법 - Google Patents

적층판 및 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20230125209A
KR20230125209A KR1020237021639A KR20237021639A KR20230125209A KR 20230125209 A KR20230125209 A KR 20230125209A KR 1020237021639 A KR1020237021639 A KR 1020237021639A KR 20237021639 A KR20237021639 A KR 20237021639A KR 20230125209 A KR20230125209 A KR 20230125209A
Authority
KR
South Korea
Prior art keywords
layer
copper
resin layer
less
copper layer
Prior art date
Application number
KR1020237021639A
Other languages
English (en)
Inventor
마사야 도바
가즈유키 미츠쿠라
마사키 야마구치
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20230125209A publication Critical patent/KR20230125209A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10553Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 개시에 관한 적층판은, 두께 5μm 이하의 구리층과, 구리층의 표면 상에 마련된 수지층을 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 수지층의 흡수율이 1% 이하이다. 본 개시에 관한 배선 기판의 제조 방법은, 두께 5μm 이하의 구리층과, 수지층과, 지지 기판을 이 순서로 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 수지층의 흡수율이 1% 이하인 적층판을 준비하는 공정과, 상기 구리층의 표면 상에, 무전해 구리 도금에 의하여 시드층을 형성하는 공정과, 상기 시드층의 표면 상에, 당해 시드층의 표면에까지 도달하는 홈부를 갖는 레지스트 패턴을 형성하는 공정과, 전해 구리 도금에 의하여, 상기 홈부에 구리를 포함하는 도전재를 충전하는 공정을 포함한다.

Description

적층판 및 배선 기판의 제조 방법
본 개시는, 두께 5μm 이하의 구리층을 구비하는 적층판 및 이를 이용한 배선 기판의 제조 방법에 관한 것이다.
최근, 일렉트로닉스 관련 제품의 IoT(사물 인터넷)화 및 AI 등의 기술 혁신이 진행되고 있다. 이들의 보급에는 고속, 대용량, 또한, 저지연, 다수 접속을 가능하게 하는 5G(제5세대 이동 통신 시스템)가 불가결하다. 5G의 분야에 있어서는, 4G(제4세대 이동 통신 시스템)에서 사용되어 온 전기 신호보다 높은 주파수대를 사용할 필요가 있다. 그러나, 높은 주파수의 전기 신호는, 크게 감쇠하는 특성(전송 손실)이 있어, 고주파용의 회로 기판에는 전송 손실을 낮게 억제하는 것이 요구되고 있다.
특허문헌 1은, 조화(粗化) 처리 구리박, 구리 피복 적층판 및 프린트 배선판에 관한 발명을 개시하고 있다. 특허문헌 1에 의하면, 여기에 기재된 조화 처리 구리박은, 저유전율의 열가소성 수지에 대한 내열 박리 강도를 유의미하게 향상시키는 것이 가능하다고 되어 있다.
특허문헌 1: 일본 공개특허공보 2019-218602호
그런데, 본 발명자들의 검토에 의하면, 미세 배선을 형성하기 위한 구리박이 얇아짐에 따라, 구리박 표면의 산화가 배선 기판의 신뢰성 저하를 초래하는 경향이 있다. 본 개시는, 배선 기판의 신뢰성 향상에 유용한 적층판 및 이를 이용한 배선 기판의 제조 방법을 제공한다.
본 개시의 일 측면은 적층판에 관한 것이다. 이 적층판은, 두께 5μm 이하의 구리층과, 구리층의 표면 상에 마련된 수지층을 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 수지층의 흡수율이 1% 이하이다. 이하, "온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후"에 대하여, 경우에 따라, "고도 가속 수명 시험 후"라고 한다. 또한, "고도 가속 수명 시험"은, 경우에 따라, HAST(Highly Accelerated Stress Test)라고 한다.
고도 가속 수명 시험 후의 수지층의 흡수율이 1% 이하임으로써, 수지층에 포함되는 수분에 의한 구리층의 산화(녹의 발생)를 억제할 수 있다. 배선 기판의 미세 배선은 이 구리층을 가공하는 공정을 거쳐 형성된다. 구리층에 있어서의 녹의 발생이 억제되고 있기 때문에, 미세 배선은 발휘해야 할 성능을 충분히 장기에 걸쳐 유지할 수 있다.
미세 배선을 갖는 배선 기판의 신뢰성을 보다 한층 향상시키는 관점에서, 구리층과 수지층의 계면의 90° 필(peel) 강도는 이하의 조건을 충족시키는 것이 바람직하다.
·구리층과 수지층의 계면의 90° 필 강도가 0.4N/mm 이상이다.
·고도 가속 수명 시험 후에 있어서, 구리층과 수지층의 계면의 90° 필 강도가 0.25N/mm 이상이다.
·고도 가속 수명 시험의 전후에 있어서의 90° 필 강도의 변화율이 -30~0%이다.
상기 적층판은, 수지층과 구리층의 사이에, 방청층을 더 구비해도 된다. 배선 기판을 제조하는 프로세스에 있어서, 방청층은 구리층 및 이를 가공하여 형성되는 미세 배선의 산화를 억제한다.
본 개시의 일 측면은 배선 기판의 제조 방법에 관한 것이다. 이 제조 방법은, 이하의 공정을 포함한다.
·두께 5μm 이하의 구리층과, 수지층과, 지지 기판을 이 순서로 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 수지층의 흡수율이 1% 이하인 적층판을 준비하는 공정.
·상기 구리층의 표면 상에, 무전해 구리 도금에 의하여 시드층을 형성하는 공정.
·상기 시드층의 표면 상에, 당해 시드층의 표면에까지 도달하는 홈부를 갖는 레지스트 패턴을 형성하는 공정.
·전해 구리 도금에 의하여, 상기 홈부에 구리를 포함하는 도전재를 충전하는 공정.
본 개시에 관한 배선 기판의 제조 방법은, 바이어 홀과 이에 충전된 도전재를 구비하는 다층 배선 기판을 제조하는 것이어도 된다. 이 배선 기판의 제조 방법은 이하의 공정을 포함한다.
·두께 5μm 이하의 구리층과, 수지층과, 지지 기판을 이 순서로 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 수지층의 흡수율이 1% 이하인 적층판을 준비하는 공정.
·구리층 및 수지층을 관통하여 지지 기판의 표면에까지 도달하는 제1 개구부를 형성하는 공정.
·구리층의 표면 및 제1 개구부의 측면에, 무전해 구리 도금에 의하여 시드층을 형성하는 공정.
·시드층의 표면 상에, 제1 개구부에 연통하는 제2 개구부를 갖는 레지스트 패턴을 형성하는 공정.
·전해 구리 도금에 의하여, 제1 개구부 및 제2 개구부에 구리를 포함하는 도전재를 충전하는 공정.
본 개시에 의하면, 우수한 신뢰성의 배선 기판을 제조하는 데 유용한 적층판 및 이를 이용한 배선 기판의 제조 방법이 제공된다.
도 1은 본 개시에 관한 적층판의 일 실시형태를 모식적으로 나타내는 단면도이다.
도 2의 (a)~도 2의 (c)는 배선 기판의 제조 과정을 모식적으로 나타내는 단면도이다.
도 3의 (a)~도 3의 (c)는 배선 기판의 제조 과정을 모식적으로 나타내는 단면도이다.
도 4의 (a)~도 4의 (c)는 배선 기판의 제조 과정을 모식적으로 나타내는 단면도이다.
도 5는 본 개시에 관한 적층판의 다른 실시형태를 모식적으로 나타내는 단면도이다.
이하, 도면을 참조하면서 본 개시의 실시형태에 대하여 상세하게 설명한다. 이하의 설명에서는, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.
본 명세서의 기재 및 청구항에 있어서 "좌", "우", "정면", "이면(裏面)", "상", "하", "상방", "하방" 등의 용어가 이용되고 있는 경우, 이들은, 설명을 의도한 것이며, 반드시 영구히 이 상대 위치이다, 라는 의미는 아니다. 또, "층"이라는 말은, 평면도로 하여 관찰했을 때에, 전체 면에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다. "A 또는 B"는, A와 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다.
본 명세서에 있어서 "공정"이라는 용어는, 독립적인 공정뿐만 아니라, 다른 공정과 명확하게 구별할 수 없는 경우이더라도 그 공정의 소기의 작용이 달성되면, 본 용어에 포함된다. 또, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다.
본 명세서에 있어서 조성물 중의 각 성분의 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 설명하지 않는 한, 조성물 중에 존재하는 당해 복수의 물질의 합계량을 의미한다. 또, 예시 재료는 특별히 설명하지 않는 한 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 또, 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
[적층판]
도 1은 본 실시형태에 관한 적층판을 모식적으로 나타내는 단면도이다. 이 도면에 나타내는 적층판(5)은, 두께 5μm 이하의 구리층(1)과, 구리층(1)의 표면 상에 마련된 수지층(3)을 구비한다. 적층판(10)은, 주파수 1~50GHz(보다 바람직하게는 10~50GHz)의 고주파용의 배선 기판의 제조에 이용되는 것이다.
(구리층)
구리층(1)의 두께는, 상기한 바와 같이, 5μm 이하이고, 3μm 이하여도 된다. 구리층(1)의 두께가 5μm 이하임으로써, 도전부(9a)의 형성 후, 미세 배선 형성을 위한 에칭 시간이 단시간이면 되고, 에칭량도 억제할 수 있다(도 3의 (c) 및 도 4의 (a) 참조). 두께 5μm 이하의 구리층(1)으로서, 예를 들면, 구리박을 사용할 수 있다. 구리박의 두께의 하한은, 취급성의 관점에서, 예를 들면, 1.5μm이다. 이와 같은 두께의 구리박은, 박리층을 통하여 캐리어로 불리는 구리박에 적층된 상태에서 시장에서 입수 가능하다. 예를 들면, 미쓰이 긴조쿠 고교 주식회사제의 마이크로·신(Micro Thin(트레이드 마크))은, 두께가 1.5~5μm인 구리박과, 박리층과, 두께 18μm의 구리박(캐리어)에 의하여 구성되어 있다.
구리층(1)은, 무전해 도금에 의하여 형성해도 된다. 무전해 도금에 의하여 제조하기 쉬운 구리층(1)의 두께의 범위는, 예를 들면, 50~500nm이다. 이하의 공정을 거침으로써, 무전해 도금에 의한 구리층(1)을 형성할 수 있다. 먼저, 구리층(1)을 형성해야 하는 표면을 산성 클리너(예를 들면, 주식회사 우에무라 고교제의 MCD(상품명))를 사용하여 클리닝한다. 다음으로, 상기 표면을 황산 수용액으로 25℃에서 산세정한다. 상기 표면을 프리딥 용액(예를 들면, 주식회사 우에무라 고교제의 MDP(상품명))에 침지한다. 다음으로, 상기 표면을 액티베이터 용액(주식회사 우에무라 고교제, 상품명: MAT)에 침지하여 팔라듐 촉매를 부착시킨다. 다음으로, 리듀서 용액(예를 들면, 주식회사 우에무라 고교제의 MAB(상품명))을 사용하여 팔라듐 촉매를 환원한다. 다음으로, 액셀레이터 용액(예를 들면, 주식회사 우에무라 고교제의 MEL(상품명))을 사용하여 팔라듐 촉매에 활성을 부여한다. 그 후, 무전해 구리 도금 용액(예를 들면, 주식회사 우에무라 고교제의 PEAV2(상품명))을 사용하여 상기 표면에 구리를 석출시킨다.
상기와 같이 하여 형성한 무전해 구리 도금층을 시드층으로서 이용하고, 무전해 구리 도금층의 표면 상에 전해 도금에 의하여 구리층을 형성해도 된다. 무전해 도금과 전해 도금을 병용하여, 예를 들면, 두께 1~5μm의 구리층(1)을 형성해도 된다.
(수지층)
본 실시형태에 있어서, 수지층(3)은, 구리층(1)의 표면에 접한 상태로 마련되어 있다. 수지층(3)은, 고도 가속 수명 시험 후(온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후, 이하, 간단히 "HAST 후"라고 한다.)에 있어서, 흡수율이 1% 이하이다. HAST 후의 수지층(3)의 흡수율이 1% 이하임으로써, 수지층(3)에 포함되는 수분에 의한 구리층(1)의 산화(녹의 발생)를 억제할 수 있다. 구리층(1)의 산화를 보다 한층 고도로 억제하는 관점에서, 수지층(3)의 HAST 후에 있어서의 흡수율은, 바람직하게는 0.5% 이하이며, 보다 바람직하게는 0.2% 이하이다. 또한, 이 흡수율의 하한값은, 예를 들면, 0.2%이다.
수지층(3)을 구성하는 재료는, 미세 배선을 갖는 배선 기판의 신뢰성을 보다 한층 향상시키는 관점에서, 구리층(1)과 수지층(3)의 계면의 90° 필 강도는 이하의 조건을 충족시키는 것이 바람직하다. 90° 필 강도는, 적층판(10)을 소정의 사이즈로 절단하여 제작한 시료를 대상으로 하여 측정된다.
·구리층(1)과 수지층(3)의 계면의 90° 필 강도가 0.4N/mm 이상(예를 들면, 0.5~1.2N/mm)이다.
·HAST 후에 있어서, 구리층(1)과 수지층(3)의 계면의 90° 필 강도가 0.25N/mm 이상(예를 들면, 0.4~1.2N/mm)이다.
·HAST의 전후에 있어서의 90° 필 강도의 변화율이 -30~0%(보다 바람직하게는 -10~0%)이다.
구리층(1)과 수지층(3)의 계면의 밀착력(90° 필 강도)은, 예를 들면, 고주파의 전송 성능을 저해하지 않을 정도로, 구리층(1)의 표면(수지층(3)과 접하는 측)을 조화 처리함으로써 향상시킬 수 있다. 이 처리를 위하여, 예를 들면, 유기산계 마이크로 에칭제(멕 주식회사제)를 사용할 수 있다. 약제에 의한 조화 처리 대신에, 가스종으로서, 예를 들면, 산소, 아르곤 또는 질소를 사용한 플라즈마의 조사, 혹은, 자외선의 조사에 의하여, 구리층(1)의 표면(수지층(3)과 접하는 측)을 적절히 조화해도 된다.
수지층(3)은, 고주파용의 배선 기판의 전송 손실을 억제하는 관점에서, 이하의 조건을 충족시키는 것이 바람직하다.
·수지층(3)의 10GHz에서의 비유전율이 4.5 이하(보다 바람직하게는 3.5~2.5)인 것.
·수지층(3)의 10GHz에서의 유전 탄젠트가 0.05 이하(보다 바람직하게는 0.04~0.03)인 것.
수지층(3)은, 수지 조성물로 주로 구성되는 것이며, 예를 들면, 수지 조성물과, 이 수지 조성물이 함침한 유리 클로스에 의하여 구성된 것이어도 된다. 수지 조성물은, 예를 들면, 열경화성, 열가소성 또는 광경화성을 갖는 것이면 된다. 배선 기판의 신뢰성의 관점에서, 수지 조성물은 열경화성 수지 조성물을 포함하는 것이 바람직하다. 내열성의 관점에서, 수지층(3)은 내열 수지(예를 들면, 에폭시 수지)를 함유해도 된다.
수지층(3)이 열경화성 수지 조성물인 경우, 수지층(3)은 실리카 필러를 포함하는 것이 바람직하다. 열경화성 수지 조성물에 포함되는 수지의 합계 질량을 기준으로 하여, 실리카 필러의 함유량은, 예를 들면, 65질량% 이하이고, 65~53질량%여도 된다. 열경화성 수지 조성물에 포함되는 고형분의 전체적을 기준으로 하여, 실리카 필러의 함유량은, 예를 들면, 85체적% 이하이고, 60~80체적%여도 된다. 실리카 필러의 함유량이 80체적% 이하임으로써, 80체적%를 초과하는 경우와 비교하여 레이저 바이어 가공 후의 바이어 측벽이 매끄러워져, 바이어 접속 신뢰성이 향상하는 경향이 있으며, 한편, 60체적% 이상임으로써, 60체적% 미만인 경우와 비교하여 배선 기판의 휨을 억제할 수 있는 경향이 있다.
수지층(3)으로서, 시장에서 입수 가능한 프리프레그를 사용해도 된다. 본 발명자들의 평가에 의하면, 예를 들면, 쇼와 덴코 머티리얼즈 주식회사제의 프리프레그 E-705G, E-770G, HS-200 및 LW-910G는 모두 수지층(3)으로서 사용 가능하다. 이들 프리프레그는 반경화 상태(B스테이지)이며, 열처리를 거쳐 경화 상태(C스테이지)가 된다.
[적층판의 제조 방법]
적층판(5)은, 예를 들면, 이하의 공정을 거쳐 제조된다.
·박리층을 개재하여 캐리어에 적층된 구리층(1)을 준비하는 공정.
·수지층(3)(예를 들면, 프리프레그)을 준비하는 공정.
·수지층(3)의 표면에 구리층(1)을 첩부한 후, 캐리어를 박리하는 공정.
[배선 기판의 제조 방법]
도면을 참조하면서, 본 실시형태에 관한 배선 기판의 제조 방법에 대하여 설명한다. 도 4의 (c)에 나타내는 배선 기판(20)은 이하의 공정을 거쳐 제조된다.
(A) 구리층(1)과, 수지층(3)과, 지지 기판(7)을 이 순서로 구비하는 적층판(10)을 준비하는 공정(도 2의 (a) 참조). 이 적층판(10)은, 구리층(1)과 수지층(3)을 구비하는 적층판(5)을 먼저 준비하고, 적층판(5)에 지지 기판(7)을 적층시킴으로써 제작해도 되며, 수지층(3)과 지지 기판(7)을 구비하는 적층판을 먼저 준비하고, 이 적층판에 구리층(1)을 적층시킴으로써 제작해도 된다. 지지 기판(7)으로서, 예를 들면, 구리 피복 적층판을 사용할 수 있고, 그 표면에 구리층(7a)을 갖는다.
(B) 구리층(1) 및 수지층(3)을 관통하여 지지 기판(7)의 표면(구리층(7a))에까지 도달하는 개구부(H1)(제1 개구부)를 형성하는 공정(도 2의 (b) 참조). 개구부(H1)는, 예를 들면, 레이저의 조사에 의하여 형성할 수 있다. 개구부(H1)에 잔사가 확인되는 경우는, (B) 공정 후에 디스미어 처리를 실시하면 된다.
(C) 구리층(1)의 표면 및 개구부(H1)의 측면에, 무전해 구리 도금에 의하여 시드층(8)을 형성하는 공정(도 2의 (c) 참조). 시드층(8)은, 이하의 (E) 공정에 있어서 전해 도금을 실시하기 위한 급전층이다.
(D) 시드층(8)의 표면 상에, 개구부(H1)에 연통하는 개구부(H2)(제2 개구부)와, 시드층(8)의 표면에까지 도달하는 복수의 홈부(G)를 갖는 레지스트 패턴(11)을 형성하는 공정(도 3의 (a) 참조).
(E) 전해 구리 도금에 의하여 개구부(H2) 및 홈부(G)에 구리를 포함하는 도전재를 충전하는 공정(도 3의 (b) 참조).
전해 구리 도금에 의하여 홈부(G)에 구리를 포함하는 도전재가 충전됨으로써, 미세 배선의 일부를 구성하는 도전부(9a)가 형성된다. 전해 구리 도금에 의하여 개구부(H1, H2)에 구리를 포함하는 도전재가 충전됨으로써, 도전부(9b)(층간의 도통부의 일부)가 형성된다.
(F) 레지스트 패턴(11)을 박리하는 공정(도 3의 (c) 참조).
(G) 레지스트 패턴(11)의 박리에 의하여 노출된 시드층(8)을 제거함과 함께, 시드층(8)의 제거에 의하여 노출된 구리층(1)을 제거하는 공정(도 4의 (a) 참조).
시드층(8) 및 구리층(1)의 불필요 부분을 각각, 예를 들면, 에칭으로 제거함으로써, 도전부(9a)와, 시드층(8)의 잔존부(8a)와, 구리층(1)의 잔존부(1a)에 의하여 미세 배선이 구성된다.
(H) 구리층(7a)의 표면, 미세 배선 및 도전부(9b)를 덮도록 수지층(12)을 형성하는 공정(도 4의 (b) 참조).
(I) 수지층(12)에 도전부(9b)에까지 도달하는 개구부(H3)(제3 개구부)를 형성하는 공정(도 4의 (c) 참조).
개구부(H1, H2, H3)에 의하여 바이어 홀이 형성된다. 바이어 홀에 도전재를 충전함과 함께 표면의 마무리 가공 등을 거쳐 배선 기판이 완성된다.
이상, 본 개시의 실시형태에 대하여 상세하게 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태에 있어서는, 적층판(5)으로서, 구리층(1)과 수지층(3)이 직접 접하고 있는 양태를 예시했지만, 이들 층의 사이에 방청층을 마련해도 된다. 도 5에 나타내는 적층판(15)은, 구리층(1)과 수지층(3)의 계면에 방청층(2)이 형성되어 있다. 방청층(2)은, 예를 들면, 트라이아졸 화합물 또는 실레인 커플링제를 이용하여 형성할 수 있다(특허문헌 1의 단락 [0028] 참조).
실시예
이하, 본 개시에 대하여 실시예에 근거하여 설명한다. 또한, 본 발명의 이하의 실시예에 한정되는 것은 아니다.
최외층에 극박 구리박층을 구비하는 적층판을 제작하기 위하여, 이하의 재료를 준비했다.
·마이크로 신 구리박(미쓰이 긴조쿠 고교 주식회사제)
극박 구리박의 두께: 3μm
캐리어층의 두께: 18μm
·양면 구리 피복 적층판: MCL-E705G(쇼와 덴코 머티리얼즈 주식회사제)
구리층의 두께: 12μm
수지층의 두께: 25μm
구리층의 두께: 12μm
·표 1에 나타내는 4종의 프리프레그(모두 쇼와 덴코 머티리얼즈 주식회사제)
[표 1]
표 중, 실리카 필러의 양(질량%)은, 열경화성 수지 조성물에 포함되는 수지의 합계 질량을 기준으로 한 값이다.
표 1에 기재된 실리카 필러의 양은, 열경화성 수지 조성물에 포함되는 고형분의 전체적을 100체적부로 했을 때의 양(체적부)이다. 표 1에 기재된 흡수율은, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 프리프레그를 놓기 전후(HAST의 전후)의 질량으로부터 산출한 값이다. 또한, HAST를 실시하기에 앞서, 온도 130℃, 상대 습도 85%의 환경에 프리프레그를 500시간에 걸쳐 놓았다.
흡수율(%)=100×[(HAST 후의 질량)-(HAST 전의 질량)]/(HAST 전의 질량)
표 1에 기재된 "비유전율" 및 "유전 탄젠트"는, 네트워크 애널라이저(키사이트·테크놀로지제)를 사용하여 측정한 값이다.
<실시예 1>
상기 양면 구리 피복 적층판(MCL-E705G)의 표면에, 한 장의 프리프레그 E-705G를 중첩시켰다. 이어서, 이 프리프레그의 표면과, 상기 극박 구리박의 표면이 접하도록, 프리프레그와 마이크로 신 구리박을 첩합했다. 이와 같이 하여 얻은 적층판을 경판 사이에 끼운 상태에서, 프레스 가공을 했다. 프레스 조건은, 온도: 200℃, 압력: 3.0MPa, 시간: 70분으로 했다. 그 후, 마이크로 신 구리박의 캐리어층만을 박리하고, 최외층에 극박 구리박(두께: 3μm)을 갖는 실시예 1에 관한 적층판을 얻었다.
<실시예 2~4>
프리프레그로서, E-705G 대신에, E-770G, HS-200 또는 LW-910G를 사용한 것 외에는, 실시예 1과 동일하게 하여 실시예 2~4에 관한 적층판을 각각 제작했다.
<실시예 5>
상기 마이크로 신 구리박의 극박 구리박의 표면을 유기산계 마이크로 에칭제(CZ-8401, 멕 주식회사제)에 의하여 처리했다. 처리 조건은, 이하와 같이 했다.
·온도: 25℃
·시간: 30초
한편, 상기 양면 구리 피복 적층판(MCL-E705G)의 표면에, 한 장의 프리프레그 E-705G를 중첩시켰다. 이어서, 이 프리프레그의 표면과, 상기 극박 구리박의 피처리면이 접하도록, 프리프레그와 마이크로 신 구리박을 첩합했다. 이와 같이 하여 얻은 적층판을 경판 사이에 끼운 상태에서, 프레스 가공을 했다. 프레스 조건은, 온도: 200℃, 압력: 3.0MPa, 시간: 70분으로 했다. 그 후, 마이크로 신 구리박의 캐리어층만을 박리하고, 최외층에 극박 구리박(두께: 3μm)을 갖는 실시예 5에 관한 적층판을 얻었다.
<실시예 6~8>
마이크로 신 구리박의 극박 구리박의 표면에 대하여, 실시예 4와 동일하게 하여, 유기산계 마이크로 에칭제(CZ-8401, 멕 주식회사제)에 의한 처리를 실시한 것 외에는 실시예 2~4와 동일하게 하여 실시예 6~8에 관한 적층판을 각각 제작했다.
실시예에 관한 적층판에 대하여 이하와 같이 하여 밀착성의 평가를 행했다. 즉, 탁상 필 시험기(주식회사 시마즈 세이사쿠쇼제, EZ-FX)를 이용하여, 필 폭 10mm, 필 각 90°, 필 속도 10mm/분의 조건에서 극박 구리박과 프리프레그의 계면의 필 강도를 측정했다. 이하의 흡습 가열 처리 전 및 후의 적층판에 대하여 밀착성을 평가했다. 표 2, 3에 결과를 나타낸다.
(흡습 가열 처리)
고도 가속 수명 시험 장치(EHS-222MD, 에스펙 주식회사제)에 적층판을 투입하고, 온도 130℃, 상대 습도 85%에서 100시간 처리했다. 이하의 식에 의하여, HAST 전후의 밀착성의 변화율을 산출했다.
90° 필 강도의 변화율(%)=100×[(HAST 후의 필 강도)-(HAST 전의 필 강도)]/(HAST 전의 필 강도)
[표 2]
[표 3]
본 개시에 의하면, 우수한 신뢰성의 배선 기판을 제조하는 데 유용한 적층판 및 이를 이용한 배선 기판의 제조 방법이 제공된다.
1…구리층
1a…구리층의 잔존부
2…방청층
3, 12…수지층
5, 10, 15…적층판
7…지지 기판
7a…구리층
8…시드층
8a…시드층의 잔존부
9a, 9b…도전부
11…레지스트 패턴
20…배선 기판
G…홈부
H1…개구부(제1 개구부)
H2…개구부(제2 개구부)
H3…개구부

Claims (12)

  1. 두께 5μm 이하의 구리층과,
    상기 구리층의 표면 상에 마련된 수지층을 구비하고,
    온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 상기 수지층의 흡수율이 1% 이하인, 적층판.
  2. 청구항 1에 있어서,
    상기 구리층과 상기 수지층의 계면의 90° 필 강도가 0.4N/mm 이상인, 적층판.
  3. 청구항 1 또는 청구항 2에 있어서,
    온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 상기 구리층과 상기 수지층의 계면의 90° 필 강도가 0.25N/mm 이상인, 적층판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 당해 적층판의 시료를 놓아 실시되는 고도 가속 수명 시험의 전후에 있어서의 90° 필 강도의 변화율이 -30~0%인, 적층판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 수지층과 구리층의 사이에, 방청층을 더 구비하는, 적층판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 수지층의 10GHz에서의 비유전율이 4.5 이하인, 적층판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 수지층의 10GHz에서의 유전 탄젠트가 0.05 이하인, 적층판.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 수지층이 열경화성 수지 조성물을 포함하는, 적층판.
  9. 청구항 8에 있어서,
    상기 수지층은, 상기 열경화성 수지 조성물이 함침한 유리 클로스를 포함하는, 적층판.
  10. 청구항 8 또는 청구항 9에 있어서,
    상기 열경화성 수지 조성물이 실리카 필러를 포함하고,
    상기 열경화성 수지 조성물에 포함되는 수지의 합계 질량을 기준으로 하여, 상기 실리카 필러의 함유량이 65질량% 이하인, 적층판.
  11. 두께 5μm 이하의 구리층과, 수지층과, 지지 기판을 이 순서로 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 상기 수지층의 흡수율이 1% 이하인 적층판을 준비하는 공정과,
    상기 구리층의 표면 상에, 무전해 구리 도금에 의하여 시드층을 형성하는 공정과,
    상기 시드층의 표면 상에, 상기 시드층의 표면에까지 도달하는 홈부를 갖는 레지스트 패턴을 형성하는 공정과,
    전해 구리 도금에 의하여, 상기 홈부에 구리를 포함하는 도전재를 충전하는 공정을 포함하는, 배선 기판의 제조 방법.
  12. 두께 5μm 이하의 구리층과, 수지층과, 지지 기판을 이 순서로 구비하고, 온도 130℃, 상대 습도 85%의 환경에 200시간에 걸쳐 놓여진 후에 있어서, 상기 수지층의 흡수율이 1% 이하인 적층판을 준비하는 공정과,
    상기 구리층 및 상기 수지층을 관통하여 상기 지지 기판의 표면에까지 도달하는 제1 개구부를 형성하는 공정과,
    상기 구리층의 표면 및 상기 제1 개구부의 측면에, 무전해 구리 도금에 의하여 시드층을 형성하는 공정과,
    상기 시드층의 표면 상에, 상기 제1 개구부에 연통하는 제2 개구부를 갖는 레지스트 패턴을 형성하는 공정과,
    전해 구리 도금에 의하여, 상기 제1 개구부 및 상기 제2 개구부에 구리를 포함하는 도전재를 충전하는 공정을 포함하는, 배선 기판의 제조 방법.
KR1020237021639A 2020-12-25 2020-12-25 적층판 및 배선 기판의 제조 방법 KR20230125209A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/048895 WO2022137550A1 (ja) 2020-12-25 2020-12-25 積層板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20230125209A true KR20230125209A (ko) 2023-08-29

Family

ID=82158015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021639A KR20230125209A (ko) 2020-12-25 2020-12-25 적층판 및 배선 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20240049395A1 (ko)
JP (2) JP7201132B2 (ko)
KR (1) KR20230125209A (ko)
CN (1) CN116710273A (ko)
WO (1) WO2022137550A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019218602A (ja) 2018-06-20 2019-12-26 ナミックス株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000136995A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd 樹脂回路基板の信頼性評価方法
JP2001053444A (ja) * 1999-08-09 2001-02-23 Sumitomo Metal Ind Ltd 導体充填ビアの形成方法と多層配線板の製造方法
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
CN101472407B (zh) * 2007-12-25 2012-01-25 日本特殊陶业株式会社 布线基板及其制造方法
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
JP5938948B2 (ja) * 2012-02-29 2016-06-22 日立化成株式会社 半導体チップ搭載用基板及びその製造方法
US9880468B2 (en) * 2014-03-20 2018-01-30 Zeon Corporation Radiation-sensitive resin composition and electronic device
JP6455036B2 (ja) * 2014-09-10 2019-01-23 日立化成株式会社 半導体装置の製造方法
JP6950732B2 (ja) * 2015-08-07 2021-10-13 味の素株式会社 樹脂組成物
JP2017101152A (ja) * 2015-12-02 2017-06-08 株式会社プリンテック 変性ポリイミド樹脂組成物およびその製造方法、並びにそれを用いたプリプレグおよび積層板
JP2018160636A (ja) * 2017-03-24 2018-10-11 住友金属鉱山株式会社 高周波基板
JP6879158B2 (ja) * 2017-10-03 2021-06-02 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
JP6934638B2 (ja) * 2017-12-21 2021-09-15 パナソニックIpマネジメント株式会社 半導体パッケージ及びプリント回路板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019218602A (ja) 2018-06-20 2019-12-26 ナミックス株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Also Published As

Publication number Publication date
JPWO2022137550A1 (ko) 2022-06-30
JP2023010786A (ja) 2023-01-20
US20240049395A1 (en) 2024-02-08
WO2022137550A1 (ja) 2022-06-30
JP7201132B2 (ja) 2023-01-10
CN116710273A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
US7955454B2 (en) Method for forming wiring on insulating resin layer
KR101001429B1 (ko) 수지 부착 금속박, 그를 이용한 프린트 배선판 및 그의 제조 방법
KR101001529B1 (ko) 다층 프린트 배선판의 층간 절연용 수지 조성물, 접착필름 및 프리프레그
CN111033690B (zh) 使用内插板层和导电膏的多层电路板
JP6337927B2 (ja) 多層プリント配線板の製造方法
KR20110008044A (ko) 절연 수지 시트 및 상기 절연 수지 시트를 사용한 다층 프린트 배선판의 제조 방법
WO2014034112A1 (ja) 剥離可能銅箔付き基板及び回路基板の製造方法
KR20170034947A (ko) 캐리어 부착 금속박
KR20170086691A (ko) 캐리어 부착 금속박
JP2003304068A (ja) プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
CN114501781A (zh) 具有迹线和通孔的等离子蚀刻催化层压板
WO2019188837A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
JP6104260B2 (ja) キャリア付金属箔
JP4944483B2 (ja) プリント配線板の製造方法
JP2004349357A (ja) 多層プリント配線板の製造方法
JP2010153628A (ja) 多層配線基板の製造方法
KR20230125209A (ko) 적층판 및 배선 기판의 제조 방법
JP4992514B2 (ja) プリント配線板の製造方法
JP2005353659A (ja) 多層プリント配線板の製造方法
JP2003243810A (ja) 極細線パターンを有するプリント配線板製造方法。
JP2008010517A (ja) プリプレグとフレキシブルリジット配線板の製造方法
JP2010068005A (ja) 多層プリント配線板の製造方法
JP2002094212A (ja) プリント配線板の製造方法