WO2021095239A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021095239A1
WO2021095239A1 PCT/JP2019/044893 JP2019044893W WO2021095239A1 WO 2021095239 A1 WO2021095239 A1 WO 2021095239A1 JP 2019044893 W JP2019044893 W JP 2019044893W WO 2021095239 A1 WO2021095239 A1 WO 2021095239A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
bus bar
semiconductor device
magnetic plate
semiconductor chips
Prior art date
Application number
PCT/JP2019/044893
Other languages
English (en)
French (fr)
Inventor
重人 藤田
松田　哲也
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112019007896.8T priority Critical patent/DE112019007896T5/de
Priority to US17/754,238 priority patent/US12113010B2/en
Priority to PCT/JP2019/044893 priority patent/WO2021095239A1/ja
Priority to CN201980102108.2A priority patent/CN114730756A/zh
Priority to JP2021555753A priority patent/JP7237191B2/ja
Publication of WO2021095239A1 publication Critical patent/WO2021095239A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device.
  • a semiconductor device including a plurality of semiconductor chips, a pair of electrodes pressure-welded to both sides of each of the plurality of semiconductor chips, and a pair of bus bars connected to the pair of electrodes.
  • a current flowing in the direction opposite to the current flowing in the other electrode flows through one electrode, an electromagnetic repulsive force is generated in each of the pair of electrodes.
  • the direction of the electromagnetic repulsive force generated in each of the pair of electrodes is the same as the direction in which each of the pair of electrodes separates from the plurality of semiconductor chips.
  • one bus bar faces the other bus bar with a pair of electrodes and a semiconductor chip sandwiched therein.
  • an electromagnetic repulsive force is generated in each of the pair of busbars.
  • the direction of the electromagnetic repulsive force generated in each of the pair of busbars is the same as the direction in which each of the pair of busbars separates from the semiconductor chip.
  • each of the pair of electrodes is connected to each of the pair of busbars so as to overlap each other. Therefore, the direction in which each of the pair of electrodes is separated from the semiconductor chip is the same as the direction in which each of the pair of bus bars is separated from the semiconductor chip. Therefore, when an electromagnetic repulsive force is generated on the pair of electrodes and the pair of bus bars, each of the pair of electrodes is separated from the semiconductor chip due to the electromagnetic repulsive force generated on each of the pair of bus bars and the electromagnetic repulsive force generated on each of the pair of electrodes.
  • Directional force acts. Since each of the pair of electrodes is pressure-welded to the semiconductor chip, it is not fixed to the semiconductor chip. Therefore, when a large electromagnetic repulsive force is generated due to a sudden current flowing through the semiconductor chip due to a short circuit of the semiconductor chip, each of the pair of electrodes can be separated from the semiconductor chip.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of suppressing peeling of a pair of electrodes pressed against a semiconductor chip from the semiconductor chip.
  • the semiconductor device of the present invention includes a plurality of semiconductor chips, an insulating portion, a first electrode, a second electrode, a first bus bar, and a second bus bar.
  • the insulating part surrounds a plurality of semiconductor chips.
  • the first electrode is pressure-welded to a plurality of semiconductor chips.
  • the second electrode sandwiches a plurality of semiconductor chips with the first electrode in the first direction.
  • the second electrode is pressure-welded to a plurality of semiconductor chips.
  • the first bus bar is connected to the first electrode.
  • the second bus bar is connected to the second electrode.
  • the first bus bar and the second bus bar sandwich the insulating portion in the second direction intersecting the first direction.
  • the second electrode sandwiches the first electrode and a plurality of semiconductor chips in the first direction.
  • the first bus bar and the second bus bar sandwich the insulating portion in the second direction intersecting the first direction. Therefore, the direction of the electromagnetic repulsive force generated in the first bus bar and the second bus bar is different from the direction in which the first electrode and the second electrode are separated from the semiconductor chip. Therefore, it is possible to prevent the first electrode and the second electrode, which are pressure-contacted with the semiconductor chip, from peeling from the semiconductor chip.
  • FIG. 5 is a top view schematically showing a current flowing through the semiconductor device according to the first embodiment.
  • FIG. 5 is a cross-sectional view schematically showing a current flowing through the semiconductor device according to the first embodiment.
  • FIG. 5 is a top view schematically showing a current flowing through a semiconductor device when the semiconductor device according to the first embodiment includes a short-circuited semiconductor chip.
  • FIG. 6 is a cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 5 is a perspective view schematically showing the configurations of a first electrode, a second electrode, a plurality of semiconductor chips, an insulating portion, a first bus bar, and a second bus bar according to the fifth embodiment.
  • FIG. 5 is a top view schematically showing a configuration of a semiconductor device according to a fifth embodiment.
  • FIG. 1 is a perspective view schematically showing the configuration of the semiconductor device 100 according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line II-II of FIG.
  • the semiconductor device 100 includes a plurality of semiconductor chips 3, an insulating portion 4, a first electrode 11, a second electrode 12, a first bus bar 21, and a second bus bar 22. I'm out.
  • the semiconductor device 100 is a power semiconductor device for electric power.
  • the semiconductor device 100 is used by being loaded with a large voltage in, for example, a power system.
  • the voltage applied to the semiconductor device 100 may be, for example, 500 kV at the maximum, or may be higher than that.
  • the semiconductor device 100 may be applied to a modular multi-level converter (MMC: Modular Multilevel Converter).
  • MMC Modular Multilevel Converter
  • a plurality of semiconductor chips 3 are arranged between the first electrode 11 and the second electrode 12.
  • the vertical dimensions of each of the plurality of semiconductor chips 3 are equal.
  • Each of the plurality of semiconductor chips includes a first surface 3u and a second surface 3d.
  • the height positions of the first surfaces 3u of each of the plurality of semiconductor chips 3 are equal.
  • the height positions of the second surfaces 3d of each of the plurality of semiconductor chips 3 are equal.
  • Each of the plurality of semiconductor chips 3 is connected in parallel.
  • Each of the plurality of semiconductor chips 3 is, for example, a power semiconductor chip for electric power.
  • a large current can be passed through the semiconductor device 100.
  • Each of the plurality of semiconductor chips 3 is a power semiconductor chip such as an insulated gate bipolar transistor (IGBT) chip or a diode chip, for example.
  • the diode chip may be a freewheeling diode.
  • the semiconductor chip 3 is a freewheeling diode, the direction in which the current flows is opposite to that of a diode other than the freewheeling diode.
  • the insulating portion 4 surrounds a plurality of semiconductor chips 3.
  • the insulating portion 4 surrounds each of the plurality of semiconductor chips 3 to insulate each of the plurality of semiconductor chips 3 from each other.
  • the thickness direction dimension of the insulating portion 4 is equal to the thickness direction dimension of the plurality of semiconductor chips 3.
  • the insulating portion 4 is configured so that the first bus bar 21 and the second bus bar 22 can be fixed.
  • the insulating portion 4 has a first side surface portion 4s1 and a second side surface portion 4s2.
  • the second side surface portion 4s2 faces the first side surface portion 4s1.
  • the second side surface portion 4s2 is provided parallel to the first side surface portion 4s1.
  • the first bus bar 21 is fixed to the first side surface portion 4s1.
  • a second bus bar 22 is fixed to the second side surface portion 4s2.
  • the first electrode 11 is pressure-welded to a plurality of semiconductor chips 3.
  • the second electrode 12 sandwiches a plurality of semiconductor chips 3 with the first electrode 11 in the first direction.
  • the second electrode 12 is pressure-welded to the plurality of semiconductor chips 3.
  • the first electrode 11 and the second electrode 12 are electrically connected by a plurality of semiconductor chips 3.
  • the first electrode 11 is a current application electrode.
  • the second electrode 12 is a current outflow electrode. Therefore, the current flows from the first electrode 11 through the plurality of semiconductor chips 3 toward the second electrode 12.
  • the first electrode 11 is pressure-welded to the first surface 3u of each of the plurality of semiconductor chips 3.
  • the second electrode 12 is pressure-welded to the second surface 3d of each of the plurality of semiconductor chips 3.
  • the first electrode 11, the second electrode 12, and the plurality of semiconductor chips 3 are configured as a stack structure.
  • the stack structure is a structure in which the first electrode 11, the plurality of semiconductor chips 3 and the second electrode 12 are stacked in the order of the first electrode 11, the plurality of semiconductor chips 3, and the second electrode 12. is there.
  • the stacking force is a force for pressing the first electrode 11 and the second electrode 12 against the plurality of semiconductor chips 3.
  • first electrode 11 and the second electrode 12 are pressure-welded to the plurality of semiconductor chips 3, they are not fixed to the plurality of semiconductor chips 3. As a result, the first electrode 11 and the second electrode 12 can move along the first direction (Z-axis direction) with respect to the plurality of semiconductor chips 3. Further, the first electrode 11 and the second electrode 12 are not fixed to the plurality of semiconductor chips 3 by, for example, solder.
  • a conductive member and a spring that can be deformed in the vertical direction may be arranged between the first electrode 11 and the plurality of semiconductor chips 3 and between the second electrode 12 and the plurality of semiconductor chips 3.
  • the first electrode 11 and the second electrode 12 can be pressed against the plurality of semiconductor chips 3 with an appropriate pressure even when the vertical dimensions of each of the plurality of semiconductor chips 3 have an error.
  • a conductive member and a spring that are deformable in the vertical direction are arranged on the opposite side of the semiconductor chip 3 with respect to the first electrode 11, and are not shown in the vertical direction on the opposite side of the semiconductor chip 3 with respect to the second electrode 12.
  • Deformable conductive members and springs may be arranged in the.
  • the first bus bar 21 is electrically connected to the first electrode 11.
  • the first busbar is electrically connected to the first electrode 11 by, for example, a conductor (not shown).
  • the second bus bar 22 is electrically connected to the second electrode 12.
  • the second bus bar is electrically connected to the second electrode 12 by, for example, a conductor (not shown).
  • the first bus bar 21 and the second bus bar 22 sandwich the insulating portion 4 in the second direction (X-axis direction).
  • the second direction (X-axis direction) intersects the first direction (Z-axis direction).
  • the first electrode 11 and the second electrode 12 are a plurality of semiconductor chips. It is orthogonal to the direction in which 3 is sandwiched. Therefore, the second direction (X-axis direction) is orthogonal to the first direction (Z-axis direction).
  • the first bus bar 21 faces the second bus bar 22 by sandwiching a plurality of semiconductor chips 3 between the first bus bar 21 and the second bus bar 22.
  • the first bus bar 21 includes a first connecting portion 211 and a first extending portion 212.
  • the first connection portion 211 is connected to the first electrode 11.
  • the first extending portion 212 extends from the first connecting portion 211.
  • the second connection portion 221 is connected to the second electrode 12.
  • the second extending portion 222 extends from the second connecting portion 221.
  • the second connection portion 221 and the first connection portion 211 face each other with the insulating portion 4 interposed therebetween.
  • the direction in which the first stretched portion 212 is stretched may be the same direction as the direction in which the second stretched portion 222 is stretched, or may be the opposite direction.
  • the first bus bar 21 and the second bus bar 22 are electric conductors. An electric current is applied to the plurality of semiconductor chips 3 through the first bus bar 21. Through the second bus bar 22, current flows out from the plurality of semiconductor chips 3.
  • the first bus bar 21 and the second bus bar 22 are connected to an external device (not shown).
  • the first direction is the Z-axis direction.
  • the second direction is the X-axis direction.
  • the direction orthogonal to the first direction and the second direction is defined as the Y-axis direction.
  • the first stretched portion 212 extends from the first connecting portion 211.
  • the direction from the first bus bar 21 to the second bus bar 22 is defined as the X-axis positive direction.
  • the direction from the first extending portion 212 to the first connecting portion 211 is defined as the Y-axis positive direction.
  • the direction from the second electrode 12 to the first electrode 11 is defined as the Z-axis positive direction.
  • the negative direction of each axis is the opposite direction to the positive direction of each axis.
  • FIG. 3 is a top view schematically showing a current flowing through the semiconductor device 100 according to the first embodiment.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG.
  • FIG. 4 schematically shows a current flowing through the semiconductor device 100 according to the first embodiment.
  • all of the plurality of semiconductor chips 3 are operating normally.
  • the plurality of semiconductor chips 3 do not include the semiconductor chips 3 that are short-circuited.
  • the inflow current is a current that flows into a plurality of semiconductor chips 3.
  • the arrow with the alternate long and short dash line indicates the direction in which the outflow current flows.
  • the outflow current is the current that flows out from the plurality of semiconductor chips 3.
  • the white arrows indicate the directions of the forces acting on the semiconductor device 100.
  • the inflow current passes through each of the first stretching portion 212, the first connecting portion 211, the first electrode 11, and the plurality of semiconductor chips 3 in this order, and is first stretched. It flows from the unit 212 to each of the plurality of semiconductor chips 3.
  • the outflow current passes through the second electrode 12, the second connecting portion 221 and the second stretching portion 222 (see FIG. 3) in this order, and the second stretching portion from each of the plurality of semiconductor chips 3 It flows to 222 (see FIG. 3).
  • the inflow current flows from the first extending portion 212 of the first bus bar 21 to the first connecting portion 211 along the positive direction of the Y axis.
  • the inflow current flows from the first connection portion 211 to the first electrode 11 along the Z-axis positive direction.
  • the inflow current flows from the first electrode 11 to each of the plurality of semiconductor chips 3 along the positive direction of the X-axis.
  • the inflow current flows from the first surface 3u to the second surface 3d of each of the plurality of semiconductor chips 3 along the negative direction of the Z axis.
  • the outflow current flows from the second electrode 12 to the second connection portion 221 along the positive direction of the X axis.
  • the outflow current flows from the second electrode 12 to the second connection portion 221 along the positive direction of the Z axis.
  • the outflow current flows from the second connecting portion 221 to the second extending portion 222 along the negative direction of the Y axis.
  • the direction of the inflow current flowing through the first electrode 11 is the same as the direction of the outflow current flowing through the second electrode 12.
  • the inflow current flowing through the first electrode 11 and the outflow current flowing through the second electrode 12 flow along the positive direction of the X-axis. Therefore, the generation of electromagnetic repulsive force on the first electrode 11 and the second electrode 12 is suppressed.
  • FIG. 5 is a top view corresponding to FIG. 3, and schematically shows a current flowing through the semiconductor device 100 when the semiconductor device 100 according to the first embodiment includes a short-circuited semiconductor chip 3SC. The same description as in the case where the semiconductor device 100 is in a normal state is not repeated.
  • the short-circuited semiconductor chip 3SC is short-circuited.
  • the short-circuit semiconductor chip 3SC has a resistance smaller than that of the normal semiconductor chip 3. Therefore, the inflow current is more likely to flow in the short-circuited semiconductor chip 3SC than in the normal semiconductor chip 3.
  • the inflow current tends to flow toward the short-circuit semiconductor chip 3SC. Therefore, in the first electrode 11, the inflow current does not always flow along the X-axis direction.
  • the inflow current can flow into the short-circuit semiconductor chip 3SC from around the short-circuit semiconductor chip 3SC. For example, as shown in FIG. 5, the inflow current flows into the short-circuit semiconductor chip 3SC along the positive direction of the Y-axis. Further, in the second electrode 12, the outflow current does not always flow along the X axis. For example, as shown in FIG. 5, the outflow current flows out from the short-circuit semiconductor chip 3SC along the negative direction of the Y-axis.
  • the direction of the inflow current flowing through the first electrode 11 is the outflow current flowing through the second electrode 12. Can be in the opposite direction of.
  • the direction of the inflow current flowing through the first electrode 11 is opposite to the direction of the outflow current flowing through the second electrode 12, an electromagnetic repulsive force is generated in the first electrode 11 and the second electrode 12.
  • the direction of the electromagnetic repulsive force generated in the first electrode 11 is the Z-axis positive direction (frontward on the paper surface).
  • the direction of the electromagnetic repulsive force generated in the second electrode 12 is the Z-axis negative direction (toward the back of the paper surface).
  • the direction in which the first electrode 11 and the second electrode 12 are separated from the plurality of semiconductor chips 3 by the electromagnetic repulsive force generated in the first electrode 11 and the second electrode 12 is the direction along the first direction (Z-axis direction).
  • the direction of the electromagnetic repulsive force generated in the first bus bar 21 and the second bus bar 22 is a direction (second direction) intersecting with the electromagnetic repulsive force generated in the first electrode 11 and the second electrode 12. Therefore, the direction of the electromagnetic repulsive force generated in the first bus bar 21 and the second bus bar 22 is different from the direction in which the first electrode 11 and the second electrode 12 are separated from the semiconductor chip 3.
  • the configuration of the semiconductor device 100 according to the comparative example will be described with reference to FIGS. 6 and 7.
  • the first bus bar 21 and the second bus bar 22 include a first electrode 11, a second electrode 12, a plurality of semiconductor chips 3 and an insulating portion 4. It is sandwiched in one direction (Z-axis direction).
  • the semiconductor device 100 in the comparative example is different from the semiconductor device 100 in the present embodiment in that the first bus bar 21 and the second bus bar 22 sandwich the insulating portion 4 in the first direction.
  • the first bus bar 21 in the comparative example overlaps with the first electrode 11 and is connected to the first electrode 11.
  • the second bus bar 22 overlaps with the second electrode 12 and is connected to the second electrode 12. Therefore, the first bus bar 21 and the second bus bar 22 are not fixed to the insulating portion 4.
  • the first bus bar 21 can move in the first direction together with the first electrode 11.
  • the second bus bar 22 can move in the first direction together with the second electrode 12. Further, the direction in which the first stretched portion 212 is stretched in the comparative example is the same as the direction in which the second stretched portion 222 is stretched.
  • the direction of the current flowing through the first bus bar 21 is opposite to the direction of the current flowing through the second bus bar 22. Therefore, an electromagnetic repulsive force is generated in the first bus bar 21 and the second bus bar 22.
  • the direction of the electromagnetic repulsive force generated in the first bus bar 21 is the same as the direction away from the semiconductor chip 3 along the first direction.
  • the direction of the electromagnetic repulsive force generated in the second bus bar 22 is the same as the direction away from the semiconductor chip 3 along the first direction.
  • the electromagnetic repulsive force generated in the first bus bar 21 is transmitted to the first bus bar 21. In addition, it also acts on the first electrode 11. Since the second bus bar 22 is connected so as to overlap the second electrode 12, the electromagnetic repulsive force generated in the second bus bar 22 acts on the second electrode 12 in addition to the second bus bar 22. As a result, a force acts on the first electrode 11 and the second electrode 12 in the direction away from the semiconductor chip 3 along the first direction (Z-axis). In a normal state of the semiconductor device 100, the electromagnetic repulsive force generated in the first bus bar 21 and the second bus bar 22 acts on the first electrode 11 and the second electrode 12. Therefore, the first electrode 11 and the second electrode 12 can be separated from the semiconductor chip 3.
  • the semiconductor device 100 is in a normal state in the first electrode 11 and the second electrode 12 when the short-circuited semiconductor chip 3SC (see FIG. 5) in which the plurality of semiconductor chips 3 are short-circuited is included. It is easier to peel off from the semiconductor chip 3 than in the case.
  • the second electrode 12 sandwiches the first electrode 11 and the plurality of semiconductor chips 3 in the first direction (Z-axis direction).
  • the first bus bar 21 and the second bus bar 22 sandwich the insulating portion 4 in the second direction (X-axis direction).
  • the second direction (X-axis direction) is a direction that intersects with the first direction (Z-axis direction). Therefore, the direction of the electromagnetic repulsive force generated in the first bus bar 21 and the second bus bar 22 is different from the direction in which the first electrode 11 and the second electrode 12 are separated from the semiconductor chip 3.
  • the force in the direction away from the semiconductor chip 3 acting on the first electrode 11 and the second electrode 12 due to the electromagnetic repulsive force generated in the first bus bar 21 and the second bus bar 22 is applied to each of the pair of bus bars. It can be smaller than when it overlaps with each. Therefore, it is possible to prevent the first electrode 11 and the second electrode 12 which are pressure-contacted with the semiconductor chip 3 from being peeled off from the semiconductor chip 3.
  • the force (stack) for pressing the first electrode 11 and the second electrode 12 against the semiconductor chip 3 (stack). Force) can be reduced. As a result, it is not necessary to increase the strength of the semiconductor device 100, so that the design of the semiconductor device 100 can be facilitated.
  • the first electrode 11 or the second electrode 12 is peeled off from the semiconductor chip 3, a gap is generated between the semiconductor chip 3 and the first electrode 11 or the second electrode 12. Since the resistance of the gap is larger than that of the first electrode 11, the second electrode 12, and the semiconductor chip 3, the current causes an arc in the gap. As a result, the temperature of the semiconductor device 100 rises, which may cause further problems in the semiconductor device 100.
  • the first electrode 11 and the second electrode 12 pressed against the semiconductor chip 3 can be prevented from peeling from the semiconductor chip 3, it is possible to prevent the semiconductor device 100 from further malfunctioning due to the peeling.
  • the first electrode 11 and the second electrode 12 are pressed against the plurality of semiconductor chips 3, the first electrode 11 and the second electrode 12 are in contact with each of the plurality of semiconductor chips 3. It can move along the first direction (Z-axis direction). Therefore, even if the dimensions of the plurality of semiconductor chips 3 in the first direction (Z-axis direction) are different, the first electrode 11 and the second electrode 12 can be electrically connected to the plurality of semiconductor chips 3. Therefore, the allowable dimensional error of the plurality of semiconductor chips 3 can be increased.
  • the first bus bar 21 and the second bus bar 22 are fixed to the insulator, even when an electromagnetic repulsive force is generated on the first bus bar 21 and the second bus bar 22, the first bus bar 21 and the second bus bar 22 and the second bus bar 22 are fixed. It is possible to prevent the second bus bar 22 from peeling off from the insulator.
  • Embodiment 2 the configuration of the semiconductor device 100 according to the second embodiment will be described with reference to FIG. Unless otherwise specified, the second embodiment has the same configuration and effects as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the direction in which the first stretched portion 212 is stretched is opposite to the direction in which the second stretched portion 222 is stretched.
  • the first extending portion 212 according to the present embodiment extends along the negative direction of the Y axis with respect to the first connecting portion 211.
  • the second extending portion 222 extends along the Y-axis positive direction with respect to the second connecting portion 221. Therefore, the first stretched portion 212 does not face the second stretched portion 222.
  • the first bus bar 21 faces the second bus bar 22 only at the first connection portion 211.
  • the direction in which the first stretched portion 212 is stretched is opposite to the direction in which the second stretched portion 222 is stretched.
  • the stretched portion 212 does not face the second stretched portion 222. Therefore, the area where the first bus bar 21 and the second bus bar 22 face each other is larger than the case where the direction in which the first stretched portion 212 is stretched is the same as the direction in which the second stretched portion 222 is stretched. Is also small. Therefore, the area where the applied current and the outflow current flow in opposite directions is smaller than the case where the direction in which the first stretched portion 212 is stretched is the same as the direction in which the second stretched portion 222 is stretched.
  • the electromagnetic repulsive force generated between the first bus bar 21 and the second bus bar 22 is larger than the case where the direction in which the first stretched portion 212 is stretched is the same as the direction in which the second stretched portion 222 is stretched. Also small. As a result, the force for fixing the first bus bar 21 and the second bus bar 22 to the insulating portion 4 can be reduced. Further, it is possible to further prevent the first bus bar 21 and the second bus bar 22 from peeling from the insulating portion 4.
  • Embodiment 3 the configuration of the semiconductor device 100 according to the third embodiment will be described with reference to FIG. Unless otherwise specified, the third embodiment has the same configuration and effects as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the first bus bar 21 is integrally configured with the first electrode 11.
  • the second bus bar 22 is integrally formed with the second electrode 12.
  • one plate-shaped member may be bent at a right angle to form an integrated first bus bar 21 and first electrode 11.
  • an integral second bus bar 22 and a second electrode 12 may be formed by bending one plate-shaped member at a right angle.
  • the first bus bar 21 and the first electrode 11 may be formed integrally by welding the first bus bar 21 to the first electrode 11.
  • the second bus bar 22 may be welded to the second electrode 12 to form an integral second bus bar 22 and the second electrode 12.
  • the first bus bar 21 is fixed to the insulating portion 4.
  • the second bus bar 22 is fixed to the insulating portion 4.
  • the first bus bar 21 is integrally formed with the first electrode 11, and the second bus bar 22 is integrally formed with the second electrode 12.
  • the number of parts of the semiconductor device 100 can be reduced. Therefore, the manufacturing cost of the semiconductor device 100 can be reduced. Moreover, since the assembly of the semiconductor device 100 can be simplified, the manufacturing cost of the semiconductor device 100 can be reduced.
  • FIG. 10 is a perspective view schematically showing the configuration of the semiconductor device 100 according to the fourth embodiment.
  • FIG. 11 is a side view schematically showing the configuration of the semiconductor device 100 according to the fourth embodiment, and schematically shows the magnetic field generated by the current flowing through the semiconductor device 100.
  • the arrow with the alternate long and short dash line indicates the magnetic field.
  • the fourth embodiment has the same configuration and effects as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the semiconductor device 100 further includes a first magnetic plate 51 and a second magnetic plate 52.
  • the first magnetic plate 51 is arranged on the opposite side of the plurality of semiconductor chips 3 with respect to the first electrode 11.
  • the second magnetic plate 52 is arranged on the opposite side of the plurality of semiconductor chips 3 with respect to the second electrode 12.
  • the first magnetic plate 51 and the second magnetic plate 52 are ferromagnets.
  • the first magnetic plate 51 and the second magnetic plate 52 sandwich the first electrode 11, the second electrode 12, the plurality of semiconductor chips 3 and the insulating portion 4 in the first direction (Z-axis direction).
  • the semiconductor device 100 according to the present embodiment is different from the semiconductor device 100 of the first embodiment in that the first magnetic plate 51 and the second magnetic plate 52 are further included.
  • the first magnetic plate 51 overlaps with the first electrode 11.
  • the shape of the first magnetic plate 51 is a plate shape along the first electrode 11.
  • the second magnetic plate 52 overlaps with the second electrode 12.
  • the shape of the second magnetic plate 52 is a plate shape along the second electrode 12.
  • a magnetic field is generated by the current flowing through the first electrode 11 in the positive direction of the X-axis (toward the back of the paper).
  • a magnetic field is generated by the current flowing through the second electrode 12 in the positive direction of the X-axis (toward the back of the paper).
  • the direction of the current flowing through the first electrode 11 is the same as the direction of the current flowing through the second electrode 12. Therefore, the direction of the magnetic field generated by the current flowing through the first electrode 11 is the same as the direction of the magnetic field generated by the current flowing through the second electrode 12.
  • the magnetic field generated by the current flowing through the first electrode 11 passes through the insides of both the first magnetic plate 51 and the second magnetic plate 52, and is generated by the current flowing through the second electrode 12.
  • the magnetic field passes through the inside of both the first magnetic plate 51 and the second magnetic plate 52. Since the first magnetic plate 51 and the second magnetic plate 52 are ferromagnetic materials, the magnetic field transmitted through the first magnetic plate 51 and the second magnetic plate 52 causes electromagnetic waves to the first magnetic plate 51 and the second magnetic plate 52. An attractive force is generated.
  • the direction of the electromagnetic attraction generated in the first magnetic plate 51 and the second magnetic plate 52 is a direction approaching the semiconductor chip 3 along the first direction (Z-axis direction).
  • the first magnetic plate 51 overlaps the first electrode 11, and the second magnetic plate 52 overlaps the second electrode 12. Therefore, the electromagnetic attraction generated in the first magnetic plate 51 acts on the first electrode 11, and the electromagnetic attraction generated in the second magnetic plate 52 acts on the second electrode 12. Further, the first magnetic plate 51, the second magnetic plate 52, the first electrode 11, and the second electrode 12 are overlapped with a plurality of semiconductor chips 3. Therefore, the first electrode 11 is pressed against the plurality of semiconductor chips 3 by the electromagnetic attraction generated by the first magnetic plate 51, and the second electrode 12 is pressed against the plurality of semiconductor chips 3 by the electromagnetic attraction generated by the second magnetic plate 52. ..
  • the semiconductor device 100 further includes a first magnetic plate 51 and a second magnetic plate 52. Since the first magnetic plate 51 and the second magnetic plate 52 are ferromagnetic materials, when a current in the same direction flows through the first electrode 11 and the second electrode 12, the first magnetic plate 51 and the second magnetic plate 52 Generates an electromagnetic attraction. The first electrode 11 and the second electrode 12 can be pressed against the semiconductor chip 3 by the electromagnetic attraction generated in the first magnetic plate 51 and the second magnetic plate 52. As a result, it is possible to prevent the first electrode 11 and the second electrode 12 from peeling off from the semiconductor chip 3.
  • the first electrode 11 and the second electrode 12 can be pressed against the semiconductor chip 3 by the first magnetic plate 51 and the second magnetic plate 52, the force that presses the first electrode 11 and the second electrode 12 against the semiconductor chip 3 ( Stacking force) can be reduced. Therefore, the design of the semiconductor device 100 becomes easy. For example, it is not necessary to increase the strength of the semiconductor device 100.
  • Embodiment 5 the configuration of the semiconductor device 100 according to the fifth embodiment will be described with reference to FIGS. 12 to 15. Unless otherwise specified, the fifth embodiment has the same configuration and effects as those of the fourth embodiment. Therefore, the same components as those in the fourth embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the semiconductor device 100 further includes a first insulating plate 61 and a second insulating plate 62.
  • the first insulating plate 61 is arranged between the first electrode 11 and the first magnetic plate 51.
  • the second insulating plate 62 is arranged between the second electrode 12 and the second magnetic plate 52.
  • the first insulating plate 61 and the second insulating plate 62 are insulators.
  • the first magnetic plate 51 is insulated from the first electrode 11 by the first insulating plate 61.
  • the second magnetic plate 52 is insulated from the second electrode 12 by the second insulating plate 62.
  • the first electrode 11 includes a first root portion 111 and a plurality of first protruding portions 112.
  • the first root portion 111 is connected to the first bus bar 21.
  • the plurality of first protruding portions 112 project from the first root portion 111 in the second direction (X-axis direction).
  • the second electrode 12 includes a second root portion 121 and a plurality of second protruding portions 122. As shown in FIG. 13, the second root portion 121 is connected to the second bus bar 22. The plurality of second protruding portions 122 project from the second root portion 121 in the second direction (X-axis direction).
  • the inflow current flows from the first root portion 111 to the plurality of semiconductor chips 3 along each of the plurality of first protruding portions 112.
  • a plurality of semiconductor chips 3 are arranged between each of the plurality of first protrusions 112 and each of the plurality of second protrusions 122. Therefore, the inflow current flows from each of the plurality of first protrusions 112 through the plurality of semiconductor chips 3 to each of the plurality of second protrusions 122.
  • the outflow current flows from the plurality of semiconductor chips 3 to the second root portion 121 along each of the plurality of second protrusions 122.
  • magnetic flux is generated by the inflow current flowing through each of the plurality of first protrusions 112 and the outflow current flowing through each of the plurality of second protrusions 122.
  • each of the plurality of first protrusions 112 is arranged with a gap from each other.
  • Each of the plurality of second protrusions 122 is arranged with a gap from each other.
  • the first electrode 11 includes a plurality of first protruding portions 112 protruding from the first root portion 111 in the second direction (X-axis direction), and the second electrode 12 is the second electrode.
  • a plurality of second projecting portions 122 projecting from the second root portion 121 in two directions (X-axis direction) are included. Therefore, the inflow current surely flows along the second direction (X-axis direction), and the outflow current surely flows along the second direction (X-axis direction). As a result, the inflow current flows in the same direction as the outflow current. Therefore, it is possible to suppress the generation of electromagnetic repulsive force on the first electrode 11 and the second electrode 12.
  • each of the plurality of first protrusions 112 is arranged so as to be spaced apart from each other, the inflow current flowing through one of the first protrusions 112 of the plurality of first protrusions 112 is generated by the plurality of first protrusions 112. It is possible to suppress the flow to another first protrusion 112. As a result, even when a plurality of semiconductor chips 3 include the short-circuit semiconductor chip 3SC, it is possible to prevent the inflow current from concentrating and flowing in the short-circuit semiconductor chip 3SC.
  • each of the plurality of second protrusions 122 is arranged with a difference, the outflow current flowing through one of the second protrusions 122 of the plurality of second protrusions 122 is caused by the plurality of second protrusions. Flow to another second protruding portion 122 of the portion 122 is suppressed.
  • a plurality of semiconductor chips 3 include the short-circuit semiconductor chip 3SC, it is possible to prevent the outflow current from being dispersed and flowing out from the short-circuit semiconductor chip 3SC. Therefore, even when the plurality of semiconductor chips 3 include the short-circuit semiconductor chips 3SC, it is possible to suppress the generation of electromagnetic repulsive force on the first electrode 11 and the second electrode 12.
  • the semiconductor device 100 further includes the first insulating plate 61, it is possible to suppress the inflow current from flowing to the first magnetic plate 51. As a result, the inflow current flows along the plurality of first protrusions 112. Further, since the semiconductor device 100 further includes the second insulating plate 62, it is possible to suppress the outflow current from flowing to the second magnetic plate 52. As a result, the outflow current flows along the plurality of second protrusions 122. Therefore, since the directions of the currents are aligned with the directions in which the first protruding portion 112 and the second protruding portion 122 are protruding (X-axis direction), the magnetic flux generated by the current becomes large. Therefore, since the electromagnetic attraction generated in the first magnetic plate 51 and the second magnetic plate 52 can be increased, it is possible to further suppress the peeling of the first electrode 11 and the second electrode 12 from the semiconductor chip 3.
  • FIG. 16 is a perspective view schematically showing the configuration of the semiconductor device 100 according to the sixth embodiment.
  • FIG. 17 is a side view schematically showing the configuration of the semiconductor device 100 according to the sixth embodiment.
  • FIG. 17 schematically shows a magnetic field generated by a current flowing through the semiconductor device 100.
  • the sixth embodiment has the same configuration and operation and effect as the fifth embodiment. Therefore, the same components as those in the fifth embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the first magnetic plate 51 includes a first main body portion 511 and a first overhanging portion 512.
  • the first main body portion 511 overlaps with the first electrode 11.
  • the first overhanging portion 512 projects outward from the first electrode 11 along the first electrode 11.
  • the first overhanging portion 512 projects from the first main body portion 511 in the in-plane direction of the first main body portion 511.
  • the first overhanging portion 512 projects from the first main body portion 511 along the Y-axis direction in the XY plane.
  • the first overhanging portion 512 may overhang from the first main body portion 511 only in the positive direction of the Y axis.
  • the first overhanging portion 512 may overhang from the first main body portion 511 only in the negative direction of the Y axis.
  • the first overhanging portion 512 may overhang from the first main body portion 511 in the positive direction of the Y-axis and the negative direction of the Y-axis.
  • the first overhanging portion 512 may overhang from the first main body portion 511 along the X axis in the XY plane.
  • the second magnetic plate 52 includes a second main body portion 521 and a second overhanging portion 522.
  • the second main body portion 521 overlaps with the second electrode 12.
  • the second overhanging portion 522 projects outward from the second electrode 12 along the second electrode 12.
  • the second overhanging portion 522 projects from the second main body portion 521 in the in-plane direction of the second main body portion 521.
  • the second overhanging portion 522 projects from the second main body portion 521 along the Y-axis direction in the XY plane.
  • the second overhanging portion 522 may overhang from the second main body portion 521 only in the positive direction of the Y axis.
  • the second overhanging portion 522 may overhang from the second main body portion 521 only in the negative direction of the Y axis.
  • the second overhanging portion 522 may overhang from the second main body portion 521 in the positive direction of the Y-axis and the negative direction of the Y-axis.
  • the second overhanging portion 522 may overhang from the second main body portion 521 along the X axis in the XY plane.
  • a part of the magnetic flux generated by the inflow current flowing through the first electrode 11 and the outflow current flowing through the second electrode 12 passes through the first magnetic plate 51 and the second magnetic plate 52. May not.
  • the magnetic flux generated by the inflow current flowing through the first protruding portion 112 arranged at the end of the first electrode 11 may not pass through the first magnetic plate 51 and the second magnetic plate 52.
  • the magnetic flux generated by the outflow current flowing through the second protruding portion 122 arranged at the end of the second electrode 12 may not pass through the first magnetic plate 51 and the second magnetic plate 52.
  • a part of the magnetic flux generated by the current flowing through the first electrode 11 and the second electrode 12 is part of the first magnetic plate 51. And there is a possibility that it does not pass through the second magnetic plate 52.
  • the electromagnetic attractive force is such that all the magnetic flux generated by the inflow current flowing through the first electrode 11 is the first. It is smaller than the electromagnetic attraction when passing through the 1 magnetic plate 51 and the 2nd magnetic plate 52.
  • the electromagnetic attractive force is such that all the magnetic flux generated by the outflow current flowing through the second electrode 12 is the first. It is smaller than the electromagnetic attraction when passing through the 1 magnetic plate 51 and the 2nd magnetic plate 52.
  • the first magnetic plate 51 includes the first overhanging portion 512
  • the second magnetic plate 52 has the second overhanging portion 512. Includes part 522.
  • the first overhanging portion 512 projects out of the first electrode 11 along the first electrode 11, and the second overhanging portion 522 projects out of the second electrode 12 along the second electrode 12.
  • the magnetic flux generated by the current flowing through the first overhanging portion 112 and the second protruding portion 122 can pass through the first overhanging portion 512 and the second overhanging portion 522. Therefore, it is possible to prevent the electromagnetic attraction generated in the first magnetic plate 51 and the second magnetic plate 52 from becoming small.
  • FIG. 18 is a perspective view schematically showing the configuration of the semiconductor device 100 according to the seventh embodiment.
  • the seventh embodiment has the same configuration and effects as those of the fourth embodiment. Therefore, the same components as those in the fourth embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the first magnetic plate 51 and the second magnetic plate 52 are composed of a plurality of electromagnetic steel sheets 500.
  • the plurality of electromagnetic steel sheets 500 are laminated in the second direction (X-axis direction).
  • Each of the plurality of electrical steel sheets 500 contains a ferromagnet (not shown) and an insulating coating (not shown).
  • An insulating coating (not shown) covers a ferromagnet (not shown).
  • FIG. 19 is a top view schematically showing the configuration of the semiconductor device 100 according to the fifth embodiment.
  • FIG. 19 schematically shows a magnetic field generated by a current flowing through the semiconductor device 100 and an eddy current generated by the magnetic field.
  • the arrow with the alternate long and short dash line indicates the direction in which the eddy current flows.
  • a magnetic field is generated by a current flowing along the positive direction of the X-axis.
  • an eddy current is generated by a magnetic field generated by a current flowing along the positive direction of the X-axis.
  • the eddy current consists of an eddy current flowing in the X-axis direction and an eddy current flowing in the Y-axis direction.
  • the first magnetic plate 51 and the second magnetic plate 52 may generate heat due to the eddy current.
  • the first magnetic plate 51 and the second magnetic plate 52 are composed of a plurality of electromagnetic steel sheets 500. Since the plurality of electrical steel sheets 500 are laminated in the second direction (X-axis direction), the insulating coatings of the plurality of electrical steel sheets 500 (not shown) are also laminated in the second direction (X-axis direction). As a result, it is possible to suppress the eddy current from flowing in the second direction (X-axis direction). Therefore, it is possible to prevent the first magnetic plate 51 and the second magnetic plate 52 from generating heat due to the eddy current.
  • 3 Semiconductor chip, 4 Insulation part, 11 1st electrode, 12 2nd electrode, 21 1st bus bar, 22 2nd bus bar, 51 1st magnetic material, 52 2nd magnetic material, 61 1st insulation plate, 62 2nd insulation Plate, 100 semiconductor device, 111 first root part, 112 first protrusion part, 121 second root part, 122 second protrusion part, 211 first connection part, 212 second extension part, 221 second connection part, 222nd 2 stretched parts, 500 electromagnetic steel plates, 511 first main body parts, 512 first overhanging parts, 521 second main body parts, 522 second overhanging parts.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

半導体装置（１００）は、複数の半導体チップ（３）と、絶縁部（４）と、第１電極（１１）と、第２電極（１２）と、第１ブスバー（２１）と、第２ブスバー（２２）とを備えている。絶縁部（４）は、複数の半導体チップ（３）を取り囲んでいる。第１電極（１１）は、複数の半導体チップ（３）に圧接されている。第２電極（１２）は、第１電極（１１）とで複数の半導体チップ（３）を第１方向に挟み込んでいる。第２電極（１２）は、複数の半導体チップ（３）に圧接されている。第１ブスバー（２１）は、第１電極（１１）に接続されている。第２ブスバー（２２）は、第２電極（１２）に接続されている。第１ブスバー（２１）と第２ブスバー（２２）とは、絶縁部（４）を第１方向に交差する第２方向に挟み込んでいる。

Description

半導体装置
　本発明は、半導体装置に関するものである。
　従来、複数の半導体チップと、複数の半導体チップの各々の両面に圧接された一対の電極と、一対の電極に接続された一対のブスバーとを備えた半導体装置がある。一方の電極に他方の電極に流れる電流と反対方向に流れる電流が流れる際に、一対の電極の各々に電磁斥力が生じる。一対の電極の各々に生じる電磁斥力の方向は、一対の電極の各々が複数の半導体チップから離れる方向と同じ方向である。例えば、特開２００８－１１３０２５号公報（特許文献１）に記載された半導体装置では、一方のブスバーは、一対の電極および半導体チップを挟み込んで、他方のブスバーと対向している。これにより、一方のブスバーに他方のブスバーに流れる電流と反対方向に流れる電流が流れる際に、一対のブスバーの各々に電磁斥力が生じる。一対のブスバーの各々に生じる電磁斥力の方向は、一対のブスバーの各々が半導体チップから離れる方向と同じ方向である。
特開２００８－１１３０２５号公報
　上記公報に掲載された半導体装置では、一対の電極の各々には、一対のブスバーの各々が重なって接続されている。このため、一対の電極の各々が半導体チップから離れる方向は、一対のブスバーの各々が半導体チップから離れる方向と同じ方向である。よって、一対の電極および一対のブスバーに電磁斥力が生じた際に、一対の電極の各々には、一対のブスバーの各々に生じる電磁斥力および一対の電極の各々に生じる電磁斥力による半導体チップから離れる方向の力が作用する。一対の電極の各々は、半導体チップに圧接されているため、半導体チップに対して固定されていない。したがって、半導体チップの短絡により半導体チップに電流が急激に流れることよって大きな電磁斥力が発生した場合、一対の電極の各々が半導体チップから剥離し得る。
　本発明は上記課題に鑑みてなされたものであり、その目的は、半導体チップに圧接された一対の電極が半導体チップから剥離することを抑制できる半導体装置を提供することである。
　本発明の半導体装置は、複数の半導体チップと、絶縁部と、第１電極と、第２電極と、第１ブスバーと、第２ブスバーとを備えている。絶縁部は、複数の半導体チップを取り囲んでいる。第１電極は、複数の半導体チップに圧接されている。第２電極は、第１電極とで複数の半導体チップを第１方向に挟み込んでいる。第２電極は、複数の半導体チップに圧接されている。第１ブスバーは、第１電極に接続されている。第２ブスバーは、第２電極に接続されている。第１ブスバーと第２ブスバーとは、絶縁部を第１方向に交差する第２方向に挟み込んでいる。
　本発明の半導体装置によれば、第２電極は、第１電極と複数の半導体チップを第１方向に挟み込んでいる。第１ブスバーと第２ブスバーとは、絶縁部を第１方向に交差する第２方向に挟み込んでいる。このため、第１ブスバーおよび第２ブスバーに生じる電磁斥力の方向は、第１電極および第２電極が半導体チップから離れる方向とは異なる方向である。したがって、半導体チップに圧接された第１電極および第２電極が半導体チップから剥離することを抑制できる。
実施の形態１に係る半導体装置の構成を概略的に示す斜視図である。 図１のＩＩ－ＩＩ線に沿った断面図である。 実施の形態１に係る半導体装置に流れる電流を概略的に示す上面図である。 実施の形態１に係る半導体装置に流れる電流を概略的に示す断面図である。 実施の形態１に係る半導体装置が短絡した半導体チップを含む場合に半導体装置に流れる電流を概略的に示す上面図である。 比較例に係る半導体装置の構成を概略的に示す斜視図である。 図６のＶＩＩ－ＶＩＩ線に沿った断面図である。 実施の形態２に係る半導体装置の構成を概略的に示す斜視図である。 実施の形態３に係る半導体装置の構成を概略的に示す斜視図である。 実施の形態４に係る半導体装置の構成を概略的に示す斜視図である。 実施の形態４に係る半導体装置の構成を概略的に示す側面図である。 実施の形態５に係る半導体装置の構成を概略的に示す斜視図である。 実施の形態５に係る第１電極、第２電極、複数の半導体チップ、絶縁部、第１ブスバーおよび第２ブスバーの構成を概略的に示す斜視図である。 実施の形態５に係る第１電極および第２電極の構成を概略的に示す斜視図である。 実施の形態５に係る半導体装置の構成を概略的に示す側面図である。 実施の形態６に係る半導体装置の構成を概略的に示す斜視図である。 実施の形態６に係る半導体装置の構成を概略的に示す側面図である。 実施の形態７に係る半導体装置の構成を概略的に示す斜視図である。 実施の形態５に係る半導体装置の構成を概略的に示す上面図である。
　以下、実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
　実施の形態１．
　＜半導体装置１００の構成について＞
　図１および図２を用いて、実施の形態１に係る半導体装置１００の構成を説明する。図１は、実施の形態１に係る半導体装置１００の構成を概略的に示す斜視図である。図２は、図１のＩＩ－ＩＩ線に沿った断面図である。
　図１に示されるように、半導体装置１００は、複数の半導体チップ３と、絶縁部４と、第１電極１１と、第２電極１２と、第１ブスバー２１と、第２ブスバー２２とを含んでいる。半導体装置１００は、電力用のパワー半導体装置である。半導体装置１００は、例えば、電力系統などにおいて大電圧が負荷されて使用される。半導体装置１００に負荷される電圧は、例えば、最大で５００ｋＶであってもよいし、それ以上であってもよい。半導体装置１００は、モジュラーマルチレベル変換器（ＭＭＣ：Ｍｏｄｕｌａｒ　Ｍｕｌｔｉｌｅｖｅｌ　Ｃｏｎｖｅｒｔｅｒ）に適用されてもよい。半導体装置１００がモジュラーマルチレベル変換器に適用される場合、複数の半導体装置１００が上下方向に積み重ねられて用いられてもよい。
　図２に示されるように、複数の半導体チップ３は、第１電極１１と第２電極１２との間に配置されている。複数の半導体チップ３の各々の上下方向の寸法は、等しい。複数の半導体チップの各々は、第１面３ｕおよび第２面３ｄを含んでいる。複数の半導体チップ３の各々の第１面３ｕの高さ位置は、等しい。複数の半導体チップ３の各々の第２面３ｄの高さ位置は、等しい。
　複数の半導体チップ３の各々は、並列に接続されている。複数の半導体チップ３の各々は、例えば、電力用のパワー半導体チップである。複数の半導体チップ３の各々がパワー半導体チップである場合、半導体装置１００に大電流が流され得る。
　複数の半導体チップ３の各々は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated　Gate　Bipolar　Transistor）チップまたはダイオードチップなどの電力用半導体チップである。ダイオードチップは、還流ダイオードであってもよい。半導体チップ３が還流ダイオードである場合、電流が流れる方向は、還流ダイオード以外のダイオードの場合とは反対の方向である。
　図１に示されるように、絶縁部４は、複数の半導体チップ３を取り囲んでいる。絶縁部４は、複数の半導体チップ３の各々を取り囲むことで複数の半導体チップ３の各々を互いに絶縁している。絶縁部４の厚み方向の寸法は、複数の半導体チップ３の厚み方向の寸法と等しい。
　図１に示されるように、絶縁部４は、第１ブスバー２１および第２ブスバー２２が固定可能であるように構成されている。図２に示されるように、絶縁部４は、第１側面部４ｓ１および第２側面部４ｓ２を有している。第２側面部４ｓ２は、第１側面部４ｓ１と対向している。第２側面部４ｓ２は、第１側面部４ｓ１に対して平行に設けられている。第１側面部４ｓ１には、第１ブスバー２１が固定されている。第２側面部４ｓ２には、第２ブスバー２２が固定されている。
　図１に示されるように、第１電極１１は、複数の半導体チップ３に圧接されている。第２電極１２は、第１電極１１とで複数の半導体チップ３を第１方向に挟み込んでいる。第２電極１２は、複数の半導体チップ３に圧接されている。
　第１電極１１と第２電極１２とは、複数の半導体チップ３によって電気的に接続されている。第１電極１１は、電流印加電極である。第２電極１２は、電流流出電極である。このため、電流は、第１電極１１から複数の半導体チップ３を通って第２電極１２に向かって流れる。
　図２に示されるように、第１電極１１は、複数の半導体チップ３の各々の第１面３ｕに圧接されている。第２電極１２は、複数の半導体チップ３の各々の第２面３ｄに圧接されている。第１電極１１、第２電極１２および複数の半導体チップ３は、スタック構造として構成されている。本実施の形態において、スタック構造とは、第１電極１１、複数の半導体チップ３および第２電極１２が第１電極１１、複数の半導体チップ３、第２電極１２の順に重ねられている構造である。本実施の形態において、スタック力とは、第１電極１１および第２電極１２を複数の半導体チップ３に圧接するための力である。
　第１電極１１および第２電極１２は、複数の半導体チップ３に圧接されているため、複数の半導体チップ３に対して固定されていない。これにより、第１電極１１および第２電極１２は、複数の半導体チップ３に対して、第１方向（Ｚ軸方向）に沿って移動し得る。また、第１電極１１および第２電極１２は、複数の半導体チップ３に対して、例えば、はんだによって固定されていない。
　第１電極１１と複数の半導体チップ３との間および第２電極１２と複数の半導体チップ３との間には、図示されない上下方向に変形可能な導電部材およびバネが配置されてもよい。これにより、複数の半導体チップ３の各々の上下方向の寸法が誤差を有する場合であっても、第１電極１１および第２電極１２を複数の半導体チップ３に適正な圧力によって圧接できる。
　また、第１電極１１に対して半導体チップ３の反対側に図示されない上下方向に変形可能な導電部材およびバネが配置され、第２電極１２に対して半導体チップ３の反対側に図示されない上下方向に変形可能な導電部材およびバネが配置されてもよい。これにより、複数の半導体装置１００が上下方向に重ねられて配置された後に、上下方向に圧力が加えられる場合であっても、複数の半導体チップ３に対する適正な圧力によって、複数の半導体装置１００が電気的に接続され得る。これにより、複数の半導体装置１００は、簡便に配置され得る。
　図１に示されるように、第１ブスバー２１は、第１電極１１に電気的に接続されている。第１ブスバーは、例えば、図示されない導体によって第１電極１１に電気的に接続されている。第２ブスバー２２は、第２電極１２に電気的に接続されている。第２ブスバーは、例えば、図示されない導体によって第２電極１２に電気的に接続されている。第１ブスバー２１と第２ブスバー２２とは、絶縁部４を第２方向（Ｘ軸方向）に挟み込んでいる。第２方向（Ｘ軸方向）は、第１方向（Ｚ軸方向）に交差している。
　図１に示されるように、本実施の形態において、第１ブスバー２１と第２ブスバー２２とが絶縁部４を挟み込んでいる方向は、第１電極１１と第２電極１２とが複数の半導体チップ３を挟み込んでいる方向と直交している。このため、第２方向（Ｘ軸方向）は、第１方向（Ｚ軸方向）に直交している。第１ブスバー２１は、第２ブスバー２２との間に複数の半導体チップ３を挟み込んで、第２ブスバー２２と対向している。
　図１に示されるように、第１ブスバー２１は、第１接続部２１１および第１延伸部２１２を含んでいる。第１接続部２１１は、第１電極１１に接続されている。第１延伸部２１２は、第１接続部２１１から延伸している。第２接続部２２１は、第２電極１２に接続されている。第２延伸部２２２は、第２接続部２２１から延伸している。
　第２接続部２２１と第１接続部２１１とは、絶縁部４を挟み込んで対向している。第１延伸部２１２が延伸している方向は、第２延伸部２２２が延伸している方向に対して、同じ方向であってもよいし、反対の方向であってもよい。
　第１ブスバー２１および第２ブスバー２２は、電気伝導体である。第１ブスバー２１を通って、電流は複数の半導体チップ３に印加される。第２ブスバー２２を通って、電流は複数の半導体チップ３から流出する。第１ブスバー２１および第２ブスバー２２は、図示されていない外部機器と接続されている。
　図１に示されるように、本実施の形態において、第１方向をＺ軸方向とする。第２方向をＸ軸方向とする。第１方向および第２方向に直交している方向をＹ軸方向とする。Ｙ軸方向に沿って、第１延伸部２１２は、第１接続部２１１から延伸している。Ｘ軸方向において、第１ブスバー２１から第２ブスバー２２に向かう方向をＸ軸正方向とする。Ｙ軸方向において、第１延伸部２１２から第１接続部２１１に向かう方向をＹ軸正方向とする。Ｚ軸方向において、第２電極１２から第１電極１１に向かう方向をＺ軸正方向とする。各軸の負方向は、各軸の正方向に対する反対の方向である。
　＜半導体装置１００に流れる電流および電流によって生じる電磁斥力について＞
　次に、図３および図４を用いて、半導体装置１００が正常な状態における実施の形態１に係る半導体装置１００に流れる電流および半導体装置１００に生じる電磁斥力を説明する。図３は、実施の形態１に係る半導体装置１００に流れる電流を概略的に示す上面図である。図４は、図３のＩＶ－ＩＶ線に沿った断面図である。図４は、実施の形態１に係る半導体装置１００に流れる電流を概略的に示す。半導体装置１００が正常な状態において、複数の半導体チップ３の全ては、正常に動作している。複数の半導体チップ３は、短絡している半導体チップ３を含んでいない。
　図３および図４に、半導体装置１００が正常な状態における、電流が流れる方向を図示する。実線による矢印は、流入電流が流れる方向を示す。本実施の形態において、流入電流とは、複数の半導体チップ３に流入する電流である。一点鎖線による矢印は、流出電流が流れる方向を示す。本実施の形態において、流出電流は、複数の半導体チップ３から流出する電流である。白抜き矢印は、半導体装置１００に作用する力の方向を示す。
　図３に示されるように、本実施の形態において、流入電流は、第１延伸部２１２、第１接続部２１１、第１電極１１、複数の半導体チップ３の各々の順に通って、第１延伸部２１２から複数の半導体チップ３の各々に流れる。図４に示されるように、流出電流は、第２電極１２、第２接続部２２１、第２延伸部２２２（図３参照）の順に通って、複数の半導体チップ３の各々から第２延伸部２２２（図３参照）に流れる。
　図３に示されるように、流入電流は、Ｙ軸正方向に沿って第１ブスバー２１の第１延伸部２１２から第１接続部２１１に流れる。図４に示されるように、流入電流は、Ｚ軸正方向に沿って第１接続部２１１から第１電極１１に流れる。流入電流は、Ｘ軸正方向に沿って第１電極１１から複数の半導体チップ３の各々に流れる。流入電流は、Ｚ軸負方向に沿って複数の半導体チップ３の各々の第１面３ｕから第２面３ｄに流れる。
　図４に示されるように、流出電流は、Ｘ軸正方向に沿って第２電極１２から第２接続部２２１に流れる。流出電流は、Ｚ軸正方向に沿って第２電極１２から第２接続部２２１に流れる。図３に示されるように、流出電流は、Ｙ軸負方向に沿って第２接続部２２１から第２延伸部２２２に流れる。
　図３に示されるように、半導体装置１００が正常な状態において、第１電極１１に流れる流入電流の方向は、第２電極１２に流れる流出電流の方向と同じである。具体的には、第１電極１１に流れる流入電流および第２電極１２に流れる流出電流は、Ｘ軸正方向に沿って流れる。このため、第１電極１１および第２電極１２に電磁斥力が生じることが抑制される。
　図３に示されるように、第１延伸部２１２が第１接続部２１１から延伸している方向が、第２延伸部２２２が第２接続部２２１から延伸している方向と同じ場合、第１ブスバー２１に流れる電流の方向は、第２ブスバー２２に流れる電流の方向と反対である。この場合、第１ブスバー２１および第２ブスバー２２に電磁斥力が生じる。
　＜短絡した半導体チップ３を含む半導体装置１００に流れる電流および電流によって生じる電磁斥力について＞
　次に、図５を用いて、複数の半導体チップ３が、短絡半導体チップ３ＳＣを含んでいる場合における、電流が流れる方向を説明する。図５は、図３に対応する上面図であり、実施の形態１に係る半導体装置１００が短絡した短絡半導体チップ３ＳＣを含む場合に半導体装置１００に流れる電流を概略的に示す。なお、半導体装置１００が正常な状態である場合と同一の説明を繰り返さない。
　短絡半導体チップ３ＳＣは、短絡している。短絡半導体チップ３ＳＣは、正常な半導体チップ３よりも小さい抵抗を有している。よって、流入電流は、正常な半導体チップ３よりも短絡半導体チップ３ＳＣに流れやすい。これにより、第１電極１１において、流入電流は、短絡半導体チップ３ＳＣに向かって流れやすい。このため、第１電極１１において、流入電流は、Ｘ軸方向に沿って流れるとは限られない。流入電流は、短絡半導体チップ３ＳＣに短絡半導体チップ３ＳＣの周囲から流入し得る。例えば、図５に示されるように、流入電流は、Ｙ軸正方向に沿って短絡半導体チップ３ＳＣに流入する。また、第２電極１２において、流出電流は、Ｘ軸に沿って流れるとは限られない。例えば、図５に示されるように、流出電流は、Ｙ軸負方向に沿って短絡半導体チップ３ＳＣから流出する。
　図５に示されるように、本実施の形態において、複数の半導体チップ３が短絡半導体チップ３ＳＣを含んでいる場合、第１電極１１に流れる流入電流の方向が、第２電極１２に流れる流出電流の方向の反対の方向になり得る。第１電極１１に流れる流入電流の方向が、第２電極１２に流れる流出電流の方向の反対の方向である場合、電磁斥力が第１電極１１および第２電極１２に生じる。
　図５に示されるように、本実施の形態において、第１電極１１に生じる電磁斥力の方向は、Ｚ軸正方向（紙面手前向き）である。第２電極１２に生じる電磁斥力の方向は、Ｚ軸負方向（紙面奥向き）である。
　第１電極１１および第２電極１２に生じる電磁斥力によって第１電極１１および第２電極１２が複数の半導体チップ３から離れる方向は、第１方向（Ｚ軸方向）に沿った方向である。一方、第１ブスバー２１および第２ブスバー２２に生じる電磁斥力の方向は、第１電極１１および第２電極１２に生じる電磁斥力と交差する方向（第２方向）である。よって、第１ブスバー２１および第２ブスバー２２に生じる電磁斥力の方向は、第１電極１１および第２電極１２が半導体チップ３から離れる方向とは異なる方向である。
　複数の半導体チップ３が短絡半導体チップ３ＳＣを含んでいる場合、短絡半導体チップ３ＳＣには、正常な半導体チップ３よりも大きい電流が流入する。これにより、第１電極１１および第２電極１２の短絡した半導体チップ３に圧接されている部分に生じる電磁斥力は、第１電極１１および第２電極１２の正常な半導体チップ３に圧接されている部分に生じる電磁斥力よりも大きくなる。
　＜比較例に係る半導体装置１００について＞
　次に、図６および図７を用いて、比較例に係る半導体装置１００の構成を説明する。図６に示されるように、比較例に係る半導体装置１００において、第１ブスバー２１と第２ブスバー２２とは、第１電極１１、第２電極１２、複数の半導体チップ３および絶縁部４を第１方向（Ｚ軸方向）に挟み込んでいる。比較例における半導体装置１００は、第１ブスバー２１と第２ブスバー２２とが絶縁部４を第１方向に挟み込んでいる点において、本実施の形態における半導体装置１００と異なっている。
　図７に示されるように、比較例における第１ブスバー２１は、第１電極１１と重なって第１電極１１に接続されている。第２ブスバー２２は、第２電極１２と重なって第２電極１２に接続されている。このため、第１ブスバー２１および第２ブスバー２２は、絶縁部４に固定されていない。第１ブスバー２１は、第１電極１１とともに、第１方向に移動し得る。第２ブスバー２２は、第２電極１２とともに、第１方向に移動し得る。また、比較例における第１延伸部２１２が延伸する方向は、第２延伸部２２２が延伸する方向と同じ方向である。
　続いて、図７を用いて、比較例に係る半導体装置１００に流れる電流および比較例に係る半導体装置１００に生じる電磁斥力を説明する。
　比較例において、第１ブスバー２１に流れる電流の方向は、第２ブスバー２２に流れる電流の方向の反対の方向である。このため、第１ブスバー２１および第２ブスバー２２には、電磁斥力が生じる。第１ブスバー２１に生じる電磁斥力の方向は、第１方向に沿って半導体チップ３から遠ざかる方向と同じ方向である。第２ブスバー２２に生じる電磁斥力の方向は、第１方向に沿って半導体チップ３から遠ざかる方向と同じ方向である。
　図７に示されるように、比較例に係る半導体装置１００において、第１ブスバー２１が第１電極１１と重なって接続されているため、第１ブスバー２１に生じる電磁斥力は、第１ブスバー２１に加えて第１電極１１にも作用する。第２ブスバー２２が第２電極１２と重なって接続されているため、第２ブスバー２２に生じる電磁斥力は、第２ブスバー２２に加えて第２電極１２にも作用する。これにより、第１電極１１および第２電極１２には、第１方向（Ｚ軸）に沿って半導体チップ３から遠ざかる方向の力が作用する。半導体装置１００が正常な状態において、第１電極１１および第２電極１２には、第１ブスバー２１および第２ブスバー２２に生じる電磁斥力が作用する。よって、第１電極１１および第２電極１２は、半導体チップ３から剥離し得る。
　また、比較例において複数の半導体チップ３が短絡している短絡半導体チップ３ＳＣ（図５参照）を含んでいる場合には、第１電極１１および第２電極１２には第１方向に沿って電磁斥力が生じる。このため、比較例において複数の半導体チップ３が短絡半導体チップ３ＳＣ（図５参照）を含んでいる場合、第１電極１１および第２電極１２には、第１電極１１および第２電極１２に生じる電磁斥力と、第１ブスバー２１および第２ブスバー２２に生じる電磁斥力とが作用する。したがって、比較例において複数の半導体チップ３が短絡している短絡半導体チップ３ＳＣ（図５参照）を含んでいる場合における第１電極１１および第２電極１２は、半導体装置１００が正常な状態である場合よりも半導体チップ３から剥離しやすい。
　＜実施の形態１の効果について＞
　本実施の形態に係る半導体によれば、図２に示されるように、第２電極１２は、第１電極１１と複数の半導体チップ３を第１方向（Ｚ軸方向）に挟み込んでいる。第１ブスバー２１と第２ブスバー２２とは、絶縁部４を第２方向（Ｘ軸方向）に挟み込んでいる。第２方向（Ｘ軸方向）は、第１方向（Ｚ軸方向）と交差する方向である。このため、第１ブスバー２１および第２ブスバー２２に生じる電磁斥力の方向は、第１電極１１および第２電極１２が半導体チップ３から離れる方向とは異なる方向である。これにより、第１ブスバー２１および第２ブスバー２２に生じた電磁斥力によって第１電極１１および第２電極１２に作用する半導体チップ３から離れる方向の力を、一対のブスバーの各々が一対の電極の各々と重なっている場合よりも、小さくできる。したがって、半導体チップ３に圧接された第１電極１１および第２電極１２が半導体チップ３から剥離することを抑制できる。
　半導体チップ３に圧接された第１電極１１および第２電極１２が半導体チップ３から剥離することを抑制できるため、半導体チップ３に第１電極１１および第２電極１２を圧接するための力（スタック力）を小さくできる。これにより、半導体装置１００の強度を大きくする必要がないため、半導体装置１００の設計を容易にすることができる。
　仮に、第１電極１１または第２電極１２が半導体チップ３から剥離した場合、半導体チップ３と第１電極１１または第２電極１２との間には、隙間が生じる。隙間の抵抗が第１電極１１、第２電極１２および半導体チップ３よりも大きいことにより、電流によって隙間にアークが生じる。これにより、半導体装置１００の温度が上昇するため、半導体装置１００にはさらに不具合が生じ得る。
　本実施の形態において、半導体チップ３に圧接された第１電極１１および第２電極１２が半導体チップ３から剥離することを抑制できるため、剥離によって半導体装置１００にさらに不具合が生じることを抑制できる。
　図１に示されるように、第１電極１１および第２電極１２が複数の半導体チップ３に圧接されているため、第１電極１１および第２電極１２が複数の半導体チップ３の各々に対して第１方向（Ｚ軸方向）に沿って移動することができる。このため、複数の半導体チップ３の第１方向（Ｚ軸方向）の寸法が異なる場合であっても、第１電極１１および第２電極１２は複数の半導体チップ３に電気的に接続され得る。よって、許容される複数の半導体チップ３の寸法の誤差を大きくできる。
　図１に示されるように、第１ブスバー２１および第２ブスバー２２が絶縁体に固定されているため、第１ブスバー２１および第２ブスバー２２に電磁斥力が生じた場合でも、第１ブスバー２１および第２ブスバー２２が絶縁体から剥離することを抑制できる。
　実施の形態２．
　次に、図８を用いて、実施の形態２に係る半導体装置１００の構成を説明する。実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図８に示されるように、第１延伸部２１２が延伸している方向は、第２延伸部２２２が延伸している方向に対して、反対の方向である。本実施の形態に係る第１延伸部２１２は、第１接続部２１１に対してＹ軸負方向に沿って延伸している。第２延伸部２２２は、第２接続部２２１に対してＹ軸正方向に沿って延伸している。このため、第１延伸部２１２は、第２延伸部２２２と向かい合っていない。第１ブスバー２１は、第１接続部２１１のみにおいて、第２ブスバー２２と向かい合っている。
　本実施の形態に係る半導体装置１００によれば、第１延伸部２１２が延伸している方向は、第２延伸部２２２が延伸している方向に対して、反対の方向であるため、第１延伸部２１２は、第２延伸部２２２と向かい合っていない。このため、第１ブスバー２１と第２ブスバー２２とが向かい合っている面積は、第１延伸部２１２が延伸している方向が第２延伸部２２２が延伸している方向と同じ方向である場合よりも、小さい。よって、印加電流と流出電流とが反対方向に流れる面積は、第１延伸部２１２が延伸している方向が第２延伸部２２２が延伸している方向と同じ方向である場合よりも、小さい。したがって、第１ブスバー２１と第２ブスバー２２との間に生じる電磁斥力は、第１延伸部２１２が延伸している方向が第２延伸部２２２が延伸している方向と同じ方向である場合よりも、小さい。これにより、第１ブスバー２１および第２ブスバー２２を絶縁部４に固定する力を小さくすることができる。また、第１ブスバー２１および第２ブスバー２２が絶縁部４から剥離することをさらに抑制できる。
　実施の形態３．
　次に、図９を用いて、実施の形態３に係る半導体装置１００の構成を説明する。実施の形態３は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図９に示されるように、本実施の形態に係る第１ブスバー２１は、第１電極１１と一体的に構成されている。第２ブスバー２２は、第２電極１２と一体的に構成されている。
　本実施の形態に係る半導体装置１００においては、例えば、１枚の板状部材が直角に折り曲げられることによって、一体的な第１ブスバー２１および第１電極１１が構成されてもよい。例えば、１枚の板状部材が直角に折り曲げられることによって、一体的な第２ブスバー２２および第２電極１２が構成されてもよい。また、例えば、第１ブスバー２１が第１電極１１に溶接されることによって、一体的な第１ブスバー２１および第１電極１１が形成されてもよい。例えば、第２ブスバー２２が第２電極１２に溶接されることによって、一体的な第２ブスバー２２および第２電極１２が形成されてもよい。
　本実施の形態に係る半導体装置１００の製造方法においては、第１電極１１が複数の半導体チップ３に圧接されてから、第１ブスバー２１が絶縁部４に固定される。第２電極１２が複数の半導体チップ３に圧接されてから、第２ブスバー２２が絶縁部４に固定される。
　本実施の形態に係る半導体装置１００によれば、第１ブスバー２１は、第１電極１１と一体的に構成され、第２ブスバー２２は、第２電極１２と一体的に構成されているため、半導体装置１００の部品の数を減らすことができる。よって、半導体装置１００の製造コストを小さくすることができる。また、半導体装置１００の組立てを簡素化することができるため、半導体装置１００の製造コストを小さくすることができる。
　実施の形態４．
　次に、図１０および図１１を用いて、実施の形態４に係る半導体装置１００の構成を説明する。図１０は、実施の形態４に係る半導体装置１００の構成を概略的に示す斜視図である。図１１は、実施の形態４に係る半導体装置１００の構成を概略的に示す側面図であり、半導体装置１００に流れる電流によって生じる磁界を概略的に示す。二点鎖線による矢印は、磁界を示す。実施の形態４は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１０に示されるように、本実施の形態に係る半導体装置１００は、第１磁性板５１と第２磁性板５２とをさらに含んでいる。第１磁性板５１は、第１電極１１に対して複数の半導体チップ３の反対側に配置されている。第２磁性板５２は、第２電極１２に対して複数の半導体チップ３の反対側に配置されている。第１磁性板５１および第２磁性板５２は、強磁性体である。第１磁性板５１と第２磁性板５２とは、第１電極１１、第２電極１２、複数の半導体チップ３および絶縁部４を第１方向（Ｚ軸方向）に挟み込んでいる。本実施の形態に係る半導体装置１００は、第１磁性板５１および第２磁性板５２をさらに含んでいる点において、実施の形態１の半導体装置１００とは異なっている。
　図１０に示されるように、第１磁性板５１は、第１電極１１と重なっている。第１磁性板５１の形状は、第１電極１１に沿った板状である。第２磁性板５２は、第２電極１２と重なっている。第２磁性板５２の形状は、第２電極１２に沿った板状である。
　図１１に示されるように第１電極１１をＸ軸正方向（紙面奥向き）に沿って流れる電流によって、磁界が発生する。第２電極１２をＸ軸正方向（紙面奥向き）に沿って流れる電流によって、磁界が発生する。第１電極１１に流れる電流の方向は、第２電極１２に流れる電流の方向と同じ方向である。このため、第１電極１１に流れる電流によって発生する磁界の方向は、第２電極１２に流れる電流によって発生する磁界の方向と同じ方向である。
　図１１に示されるように、第１電極１１に流れる電流によって発生する磁界は、第１磁性板５１および第２磁性板５２の両方の内部を透過し、第２電極１２に流れる電流によって発生する磁界は、第１磁性板５１および第２磁性板５２の両方の内部を透過する。第１磁性板５１および第２磁性板５２が強磁性体であるため、第１磁性板５１および第２磁性板５２を透過する磁界によって、第１磁性板５１および第２磁性板５２には電磁引力が生じる。第１磁性板５１および第２磁性板５２に生じる電磁引力の方向は、第１方向（Ｚ軸方向）に沿って半導体チップ３に近づく方向である。
　図１１に示されるように、第１磁性板５１は第１電極１１に重なっており、第２磁性板５２は第２電極１２に重なっている。このため、第１磁性板５１に生じる電磁引力は第１電極１１に作用し、第２磁性板５２に生じる電磁引力は第２電極１２に作用する。また、第１磁性板５１、第２磁性板５２、第１電極１１および第２電極１２は、複数の半導体チップ３に重なっている。このため、第１電極１１は第１磁性板５１に生じる電磁引力によって複数の半導体チップ３に押し付けられ、第２電極１２は第２磁性板５２に生じる電磁引力によって複数の半導体チップ３に押し付けられる。
　本実施の形態に係る半導体装置１００によれば、半導体装置１００は第１磁性板５１と第２磁性板５２とをさらに含んでいる。第１磁性板５１および第２磁性板５２が強磁性体であるため、第１電極１１および第２電極１２に同じ方向の電流が流れる際に、第１磁性板５１および第２磁性板５２には、電磁引力が発生する。第１磁性板５１および第２磁性板５２に生じる電磁引力によって、第１電極１１および第２電極１２を半導体チップ３に押し付けることができる。これにより、第１電極１１および第２電極１２が半導体チップ３から剥離することを抑制できる。
　第１磁性板５１および第２磁性板５２によって第１電極１１および第２電極１２を半導体チップ３に押し付けることができるため、第１電極１１および第２電極１２を半導体チップ３に圧接する力（スタック力）を小さくできる。このため、半導体装置１００の設計が容易になる。例えば、半導体装置１００の強度を大きくする必要がない。
　実施の形態５．
　次に、図１２～図１５を用いて、実施の形態５に係る半導体装置１００の構成を説明する。実施の形態５は、特に説明しない限り、上記の実施の形態４と同一の構成および作用効果を有している。したがって、上記の実施の形態４と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１２に示されるように、本実施の形態に係る半導体装置１００は、第１絶縁板６１と第２絶縁板６２とをさらに含んでいる。第１絶縁板６１は、第１電極１１と第１磁性板５１との間に配置されている。第２絶縁板６２は、第２電極１２と第２磁性板５２との間に配置されている。第１絶縁板６１および第２絶縁板６２は、絶縁体である。第１磁性板５１は、第１絶縁板６１によって第１電極１１に対して絶縁されている。第２磁性板５２は、第２絶縁板６２によって第２電極１２に対して絶縁されている。
　図１３に示されるように、本実施の形態に係る第１電極１１は、第１根元部１１１と複数の第１突出部１１２とを含んでいる。第１根元部１１１は、第１ブスバー２１に接続されている。複数の第１突出部１１２は、第２方向（Ｘ軸方向）に第１根元部１１１から突出している。
　図１４に示されるように、本実施の形態に係る第２電極１２は、第２根元部１２１と複数の第２突出部１２２とを含んでいる。図１３に示されるように、第２根元部１２１は、第２ブスバー２２に接続されている。複数の第２突出部１２２は、第２根元部１２１から第２方向（Ｘ軸方向）に突出している。
　本実施の形態において、流入電流は、第１根元部１１１から複数の第１突出部１１２の各々に沿って複数の半導体チップ３に流れる。図１２に示されるように、複数の第１突出部１１２の各々と複数の第２突出部１２２の各々との間に複数の半導体チップ３が配置されている。このため、流入電流は、複数の第１突出部１１２の各々から複数の半導体チップ３を通って複数の第２突出部１２２の各々に流れる。流出電流は、複数の半導体チップ３から複数の第２突出部１２２の各々に沿って第２根元部１２１に流れる。
　図１５に示されるように、複数の第１突出部１１２の各々に流れる流入電流および複数の第２突出部１２２の各々に流れる流出電流によって、磁束が生じる。
　図１３に示されるように、複数の第１突出部１１２の各々は、互いに隙間を空けて配置されている。複数の第２突出部１２２の各々は、互いに隙間を空けて配置されている。
　本実施の形態に係る半導体によれば、第１電極１１が第２方向（Ｘ軸方向）に第１根元部１１１から突出している複数の第１突出部１１２を含み、第２電極１２が第２方向（Ｘ軸方向）に第２根元部１２１から突出している複数の第２突出部１２２を含んでいる。このため、流入電流は確実に第２方向（Ｘ軸方向）に沿って流れ、流出電流は確実に第２方向（Ｘ軸方向）に沿って流れる。これにより、流入電流の流れる方向は、流出電流の流れる方向と同じ方向になる。したがって、第１電極１１および第２電極１２に電磁斥力が生じることを抑制できる。
　複数の第１突出部１１２の各々が互いに間を空けて配置されているため、複数の第１突出部１１２の１つの第１突出部１１２に流れる流入電流が、複数の第１突出部１１２の別の第１突出部１１２に流れることを抑制できる。これにより、複数の半導体チップ３が短絡半導体チップ３ＳＣを含んでいる場合であっても、流入電流が短絡半導体チップ３ＳＣに集中して流れることを抑制できる。また、複数の第２突出部１２２の各々が違いに間を空けて配置されているため、複数の第２突出部１２２の１つの第２突出部１２２に流れる流出電流が、複数の第２突出部１２２の別の第２突出部１２２に流れることが抑制されている。これにより、複数の半導体チップ３が短絡半導体チップ３ＳＣを含んでいる場合であっても、流出電流が短絡半導体チップ３ＳＣから分散して流出することを抑制できる。したがって、複数の半導体チップ３が短絡半導体チップ３ＳＣを含んでいる場合であっても、第１電極１１および第２電極１２に電磁斥力が生じることを抑制できる。
　半導体装置１００が第１絶縁板６１をさらに含んでいるため、流入電流が第１磁性板５１に流れることを抑制できる。これにより、流入電流は、複数の第１突出部１１２に沿って流れる。また、半導体装置１００が第２絶縁板６２をさらに含んでいるため、流出電流が第２磁性板５２に流れることを抑制できる。これにより、流出電流は、複数の第２突出部１２２に沿って流れる。したがって、電流の方向が第１突出部１１２および第２突出部１２２が突出している方向（Ｘ軸方向）に揃うため、電流によって生じる磁束が大きくなる。よって、第１磁性板５１および第２磁性板５２に生じる電磁引力を大きくできるため、第１電極１１および第２電極１２が半導体チップ３から剥離することをさらに抑制できる。
　実施の形態６．
　次に、図１６および図１７を用いて、実施の形態６に係る半導体装置１００の構成を説明する。図１６は、実施の形態６に係る半導体装置１００の構成を概略的に示す斜視図である。図１７は、実施の形態６に係る半導体装置１００の構成を概略的に示す側面図である。図１７は、半導体装置１００に流れる電流によって生じる磁界を概略的に示す。実施の形態６は、特に説明しない限り、上記の実施の形態５と同一の構成および作用効果を有している。したがって、上記の実施の形態５と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１６に示されるように、本実施の形態に係る第１磁性板５１は、第１本体部５１１と第１張出部５１２とを含んでいる。第１本体部５１１は、第１電極１１に重なっている。第１張出部５１２は、第１電極１１に沿って、第１電極１１の外方に張り出している。第１張出部５１２は、第１本体部５１１の面内方向において、第１本体部５１１から張り出している。第１張出部５１２は、Ｘ－Ｙ平面において、Ｙ軸方向に沿って第１本体部５１１から張り出している。第１張出部５１２は、Ｙ軸正方向のみに第１本体部５１１から張り出していてもよい。第１張出部５１２は、Ｙ軸負方向のみに第１本体部５１１から張り出していてもよい。第１張出部５１２は、Ｙ軸正方向およびＹ軸負方向に第１本体部５１１から張り出していてもよい。第１張出部５１２は、Ｘ－Ｙ平面において、Ｘ軸に沿って第１本体部５１１から張り出していてもよい。
　図１６に示されるように、本実施の形態に係る第２磁性板５２は、第２本体部５２１と第２張出部５２２とを含んでいる。第２本体部５２１は、第２電極１２に重なっている。第２張出部５２２は、第２電極１２に沿って、第２電極１２の外方に張り出している。第２張出部５２２は、第２本体部５２１の面内方向において、第２本体部５２１から張り出している。第２張出部５２２は、Ｘ－Ｙ平面において、Ｙ軸方向に沿って第２本体部５２１から張り出している。第２張出部５２２は、Ｙ軸正方向のみに第２本体部５２１から張り出していてもよい。第２張出部５２２は、Ｙ軸負方向のみに第２本体部５２１から張り出していてもよい。第２張出部５２２は、Ｙ軸正方向およびＹ軸負方向に第２本体部５２１から張り出していてもよい。第２張出部５２２は、Ｘ－Ｙ平面において、Ｘ軸に沿って第２本体部５２１から張り出していてもよい。
　図１５に示されるように、実施の形態５では第１電極１１に流れる流入電流および第２電極１２に流れる流出電流によって生じる磁束の一部が第１磁性板５１および第２磁性板５２を透過しない可能性がある。例えば、第１電極１１の端に配置されている第１突出部１１２に流れる流入電流によって生じる磁束は、第１磁性板５１および第２磁性板５２を透過しない可能性がある。例えば、第２電極１２の端に配置されている第２突出部１２２に流れる流出電流によって生じる磁束は、第１磁性板５１および第２磁性板５２を透過しない可能性がある。また、例えば、複数の半導体チップ３の端に配置されている半導体チップ３が短絡した場合にも、第１電極１１および第２電極１２に流れる電流によって生じる磁束の一部が第１磁性板５１および第２磁性板５２を透過しない可能性がある。
　第１電極１１に流れる流入電流によって生じる磁束の一部が第１磁性板５１および第２磁性板５２を透過しない場合の電磁引力は、第１電極１１に流れる流入電流によって生じる磁束の全てが第１磁性板５１および第２磁性板５２を透過する場合の電磁引力よりも小さい。第２電極１２に流れる流出電流によって生じる磁束の一部が第１磁性板５１および第２磁性板５２を透過しない場合の電磁引力は、第２電極１２に流れる流出電流によって生じる磁束の全てが第１磁性板５１および第２磁性板５２を透過する場合の電磁引力よりも小さい。
　本実施の形態に係る第１磁性板５１によれば、図１７に示されるように、第１磁性板５１は第１張出部５１２を含んでおり、第２磁性板５２は第２張出部５２２を含んでいる。第１張出部５１２が第１電極１１に沿って第１電極１１の外方に張り出し、第２張出部５２２が第２電極１２に沿って第２電極１２の外方に張り出している。これにより、第１突出部１１２および第２突出部１２２に流れる電流によって生じる磁束は、第１張出部５１２および第２張出部５２２を透過し得る。よって、第１磁性板５１および第２磁性板５２に生じる電磁引力が小さくなることを抑制できる。
　実施の形態７．
　次に、図１８を用いて、実施の形態７に係る半導体装置１００の構成を説明する。図１８は、実施の形態７に係る半導体装置１００の構成を概略的に示す斜視図である。実施の形態７は、特に説明しない限り、上記の実施の形態４と同一の構成および作用効果を有している。したがって、上記の実施の形態４と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１８に示されるように、本実施の形態に係る第１磁性板５１および第２磁性板５２は、複数の電磁鋼板５００から構成されている。複数の電磁鋼板５００は、第２方向（Ｘ軸方向）に積層されている。複数の電磁鋼板５００の各々は、図示されない強磁性体と図示されない絶縁被膜とを含んでいる。図示されない絶縁被膜は、図示されない強磁性体を覆っている。
　図１９は、実施の形態５に係る半導体装置１００の構成を概略的に示す上面図である。図１９は、半導体装置１００に流れる電流によって生じる磁界および磁界によって生じる渦電流を概略的に示す。二点鎖線による矢印は、渦電流の流れる方向を示す。実施の形態５では、Ｘ軸正方向に沿って流れる電流によって、磁界が生じる。実施の形態５では、Ｘ軸正方向に沿って流れる電流による磁界によって、渦電流が生じる。渦電流は、Ｘ軸方向に流れる渦電流とＹ軸方向に流れる渦電流とからなる。実施の形態５では、渦電流によって、第１磁性板５１および第２磁性板５２が発熱し得る。
　本実施の形態に係る半導体装置１００によれば、図１８に示されるように、第１磁性板５１および第２磁性板５２が複数の電磁鋼板５００から構成されている。複数の電磁鋼板５００が第２方向（Ｘ軸方向）に積層されているため、複数の電磁鋼板５００の図示されない絶縁被膜も第２方向（Ｘ軸方向）に積層されている。これにより、渦電流が第２方向（Ｘ軸方向）に流れることを抑制できる。よって、渦電流によって第１磁性板５１および第２磁性板５２が発熱することを抑制できる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　３　半導体チップ、４　絶縁部、１１　第１電極、１２　第２電極、２１　第１ブスバー、２２　第２ブスバー、５１　第１磁性体、５２　第２磁性体、６１　第１絶縁板、６２　第２絶縁板、１００　半導体装置、１１１　第１根元部、１１２　第１突出部、１２１　第２根元部、１２２　第２突出部、２１１　第１接続部、２１２　第２延伸部、２２１　第２接続部、２２２　第２延伸部、５００　電磁鋼板、５１１　第１本体部、５１２　第１張出部、５２１　第２本体部、５２２　第２張出部。

Claims (7)

  1. 　複数の半導体チップと、
    　前記複数の半導体チップを取り囲む絶縁部と、
    　前記複数の半導体チップに圧接された第１電極と、
    　前記第１電極とで前記複数の半導体チップを第１方向に挟み込み、かつ前記複数の半導体チップに圧接された第２電極と、
    　前記第１電極に接続された第１ブスバーと、
    　前記第２電極に接続された第２ブスバーとを備え、
    　前記第１ブスバーと前記第２ブスバーとは、前記絶縁部を前記第１方向に交差する第２方向に挟み込んでいる、半導体装置。
  2. 　前記第１ブスバーは、前記第１電極に接続された第１接続部と、前記第１接続部から延伸する第１延伸部とを含み、
    　前記第２ブスバーは、前記第２電極に接続された第２接続部と、前記第２接続部から延伸する第２延伸部とを含み、
    　前記第１延伸部が延伸する方向は、前記第２延伸部が延伸する方向に対して、反対の方向である、請求項１に記載の半導体装置。
  3. 　前記第１ブスバーは、前記第１電極と一体的に構成され、
    　前記第２ブスバーは、前記第２電極と一体的に構成されている、請求項１または２に記載の半導体装置。
  4. 　前記第１電極に対して前記複数の半導体チップの反対側に配置された第１磁性板と、
    　前記第２電極に対して前記複数の半導体チップの反対側に配置された第２磁性板とをさらに備え、
    　前記第１磁性板および前記第２磁性板は、強磁性体である、請求項１～３のいずれか１項に記載の半導体装置。
  5. 　前記第１電極と前記第１磁性板との間に配置された第１絶縁板と、
    　前記第２電極と前記第２磁性板との間に配置された第２絶縁板とをさらに備え、
    　前記第１絶縁板および前記第２絶縁板は、絶縁体であり、
    　前記第１電極は、前記第１ブスバーに接続された第１根元部と、前記第１根元部から前記第２方向に突出する複数の第１突出部とを含み、
    　前記第２電極は、前記第２ブスバーに接続された第２根元部と、前記第２根元部から前記第２方向に突出する複数の第２突出部とを含み、
    　前記複数の第１突出部の各々と前記複数の第２突出部の各々との間に前記複数の半導体チップが配置され、
    　前記複数の第１突出部の各々は、互いに隙間を空けて配置されており、
    　前記複数の第２突出部の各々は、互いに隙間を空けて配置されている、請求項４に記載の半導体装置。
  6. 　前記第１磁性板は、前記第１電極に重なる第１本体部と、前記第１本体部から張り出す第１張出部とを含み、
    　前記第２磁性板は、前記第２電極に重なる第２本体部と、前記第２本体部から張り出す第２張出部とを含み、
    　前記第１張出部は、前記第１電極に沿って、前記第１電極の外方に張り出し、
    　前記第２張出部は、前記第２電極に沿って、前記第２電極の外方に張り出している、請求項４または５に記載の半導体装置。
  7. 　前記第１磁性板および前記第２磁性板は、複数の電磁鋼板から構成され、
    　前記複数の電磁鋼板は、前記第２方向に積層されている、請求項４～６のいずれか１項に記載の半導体装置。
PCT/JP2019/044893 2019-11-15 2019-11-15 半導体装置 WO2021095239A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112019007896.8T DE112019007896T5 (de) 2019-11-15 2019-11-15 Halbleitervorrichtung
US17/754,238 US12113010B2 (en) 2019-11-15 2019-11-15 Plurality of bus bars intersecting a plurality electrode
PCT/JP2019/044893 WO2021095239A1 (ja) 2019-11-15 2019-11-15 半導体装置
CN201980102108.2A CN114730756A (zh) 2019-11-15 2019-11-15 半导体装置
JP2021555753A JP7237191B2 (ja) 2019-11-15 2019-11-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044893 WO2021095239A1 (ja) 2019-11-15 2019-11-15 半導体装置

Publications (1)

Publication Number Publication Date
WO2021095239A1 true WO2021095239A1 (ja) 2021-05-20

Family

ID=75912600

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/044893 WO2021095239A1 (ja) 2019-11-15 2019-11-15 半導体装置

Country Status (5)

Country Link
US (1) US12113010B2 (ja)
JP (1) JP7237191B2 (ja)
CN (1) CN114730756A (ja)
DE (1) DE112019007896T5 (ja)
WO (1) WO2021095239A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964270A (ja) * 1995-08-25 1997-03-07 Fuji Electric Co Ltd 半導体装置
JP2005012028A (ja) * 2003-06-19 2005-01-13 Hitachi Unisia Automotive Ltd 半導体装置
JP2007259685A (ja) * 2006-02-24 2007-10-04 Denso Corp 電力変換装置
JP2013048091A (ja) * 2011-08-26 2013-03-07 Schneider Electric Industries Sas 高電流存在下での電気力学的補償を伴うパワーコンタクト装置
JP2013101993A (ja) * 2011-11-07 2013-05-23 Denso Corp 半導体装置
WO2014136335A1 (ja) * 2013-03-05 2014-09-12 日立オートモティブシステムズ株式会社 配線板およびそれを用いた電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113025A (ja) 1998-11-09 2008-05-15 Denso Corp 電気機器
JP4085536B2 (ja) 1998-11-09 2008-05-14 株式会社日本自動車部品総合研究所 電気機器およびその製造方法並びに圧接型半導体装置
JP3819195B2 (ja) 1999-11-12 2006-09-06 三菱電機株式会社 パワーモジュール
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
JP5398269B2 (ja) 2009-01-07 2014-01-29 三菱電機株式会社 パワーモジュール及びパワー半導体装置
JP5669866B2 (ja) * 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
US9837380B2 (en) * 2014-01-28 2017-12-05 Infineon Technologies Austria Ag Semiconductor device having multiple contact clips
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
JP6602480B2 (ja) * 2016-07-26 2019-11-06 三菱電機株式会社 半導体装置
DE112017007965B4 (de) * 2017-08-31 2024-10-02 Mitsubishi Electric Corporation Federelektrode für ein Druckkontaktgehäuse-Leistungshalbleitermodul
CN113874998A (zh) * 2019-06-03 2021-12-31 三菱电机株式会社 半导体模块以及电力变换装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964270A (ja) * 1995-08-25 1997-03-07 Fuji Electric Co Ltd 半導体装置
JP2005012028A (ja) * 2003-06-19 2005-01-13 Hitachi Unisia Automotive Ltd 半導体装置
JP2007259685A (ja) * 2006-02-24 2007-10-04 Denso Corp 電力変換装置
JP2013048091A (ja) * 2011-08-26 2013-03-07 Schneider Electric Industries Sas 高電流存在下での電気力学的補償を伴うパワーコンタクト装置
JP2013101993A (ja) * 2011-11-07 2013-05-23 Denso Corp 半導体装置
WO2014136335A1 (ja) * 2013-03-05 2014-09-12 日立オートモティブシステムズ株式会社 配線板およびそれを用いた電力変換装置

Also Published As

Publication number Publication date
US12113010B2 (en) 2024-10-08
DE112019007896T5 (de) 2022-08-25
CN114730756A (zh) 2022-07-08
JP7237191B2 (ja) 2023-03-10
JPWO2021095239A1 (ja) 2021-05-20
US20220375846A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
JP4920677B2 (ja) 電力変換装置およびその組み立て方法
JP7457812B2 (ja) 半導体モジュール
JP5263334B2 (ja) バスバーモジュール
US20230171909A1 (en) Semiconductor device with stacked terminals
WO2016035651A1 (ja) パワーモジュール
JPH11155286A (ja) 電力変換装置
US9117688B2 (en) Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device
FI120068B (fi) Sähköinen liitos ja sähkökomponentti
JP6326038B2 (ja) 電気回路装置
JP2019110228A (ja) 電力変換装置
US11495527B2 (en) Semiconductor module
WO2021095239A1 (ja) 半導体装置
US10304770B2 (en) Semiconductor device with stacked terminals
JP6493171B2 (ja) 電力変換装置
JP2013150389A (ja) 電力変換装置
CN112055938B (zh) 电力转换装置及电力转换单元
JP5605291B2 (ja) 半導体モジュール及びこれを用いた電力変換装置
JP7294289B2 (ja) 電力変換装置
JPH11299240A (ja) 電力変換装置
JP6134798B2 (ja) 電力変換装置
JP5097791B2 (ja) 電力変換装置
JP2019102477A (ja) 回路モジュール
JP2013255302A (ja) 電力変換装置
JP2024127542A (ja) 電力変換装置
WO2022107439A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19952403

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021555753

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19952403

Country of ref document: EP

Kind code of ref document: A1