CN114730756A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114730756A
CN114730756A CN201980102108.2A CN201980102108A CN114730756A CN 114730756 A CN114730756 A CN 114730756A CN 201980102108 A CN201980102108 A CN 201980102108A CN 114730756 A CN114730756 A CN 114730756A
Authority
CN
China
Prior art keywords
electrode
bus bar
semiconductor device
magnetic plate
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980102108.2A
Other languages
English (en)
Inventor
藤田重人
松田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114730756A publication Critical patent/CN114730756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Abstract

半导体装置(100)具有绝缘部(4)、第1电极(11)、第2电极(12)、第1母线(21)、第2母线(22)和多个半导体芯片(3)。绝缘部(4)将多个半导体芯片(3)包围。第1电极(11)被压接于多个半导体芯片(3)。第2电极(12)与第1电极(11)在第1方向上夹着多个半导体芯片(3)。第2电极(12)被压接于多个半导体芯片(3)。第1母线(21)与第1电极(11)连接。第2母线(22)与第2电极(12)连接。第1母线(21)与第2母线(22)在与第1方向交叉的第2方向上夹着绝缘部(4)。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
当前存在如下半导体装置，该半导体装置具有多个半导体芯片、与多个半导体芯片各自的两面压接的一对电极和与一对电极连接的一对母线。当在一个电极流过沿与流过另一个电极的电流相反方向流动的电流时，在一对电极彼此产生电磁斥力。在一对电极彼此产生的电磁斥力的方向是与一对电极各自远离多个半导体芯片的方向相同的方向。例如，就日本特开2008-113025号公报(专利文献1)所记载的半导体装置而言，一个母线隔着一对电极及半导体芯片而与另一个母线相对。由此，当在一个母线流过沿与流过另一个母线的电流相反方向流动的电流时，在一对母线彼此产生电磁斥力。在一对母线彼此产生的电磁斥力的方向是与一对母线各自远离半导体芯片的方向相同的方向。
专利文献1：日本特开2008-113025号公报
发明内容
就上述公报所记载的半导体装置而言，一对母线各自重叠地与一对电极各自连接。因此，一对电极各自远离半导体芯片的方向是与一对母线各自远离半导体芯片的方向相同的方向。由此，当在一对电极及一对母线产生了电磁斥力时，由在一对母线彼此产生的电磁斥力及在一对电极彼此产生的电磁斥力引起的远离半导体芯片的方向的力各自作用于一对电极。由于一对电极各自被压接于半导体芯片，因此，未被固定于半导体芯片。因此，在由于半导体芯片的短路而在半导体芯片急剧地流过电流，由此产生了大的电磁斥力的情况下，一对电极各自可能从半导体芯片剥离。
本发明就是鉴于上述课题而提出的，其目的在于提供能够抑制被压接于半导体芯片的一对电极从半导体芯片剥离这一情况的半导体装置。
本发明的半导体装置具有绝缘部、第1电极、第2电极、第1母线、第2母线和多个半导体芯片。绝缘部将多个半导体芯片包围。第1电极被压接于多个半导体芯片。第2电极与第1电极在第1方向上夹着多个半导体芯片。第2电极被压接于多个半导体芯片。第1母线与第1电极连接。第2母线与第2电极连接。第1母线与第2母线在与第1方向交叉的第2方向上夹着绝缘部。
发明的效果
根据本发明的半导体装置，第2电极与第1电极在第1方向上夹着多个半导体芯片。第1母线与第2母线在与第1方向交叉的第2方向上夹着绝缘部。因此，在第1母线及第2母线产生的电磁斥力的方向是与第1电极及第2电极远离半导体芯片的方向不同的方向。因此，能够抑制被压接于半导体芯片的第1电极及第2电极从半导体芯片剥离。
附图说明
图1是概略地表示实施方式1涉及的半导体装置的结构的斜视图。
图2是沿图1的II-II线的剖视图。
图3是概略地表示流过实施方式1涉及的半导体装置的电流的俯视图。
图4是概略地表示流过实施方式1涉及的半导体装置的电流的剖视图。
图5是概略地表示在实施方式1涉及的半导体装置包含短路的半导体芯片的情况下流过半导体装置的电流的俯视图。
图6是概略地表示对比例涉及的半导体装置的结构的斜视图。
图7是沿图6的VII-VII线的剖视图。
图8是概略地表示实施方式2涉及的半导体装置的结构的斜视图。
图9是概略地表示实施方式3涉及的半导体装置的结构的斜视图。
图10是概略地表示实施方式4涉及的半导体装置的结构的斜视图。
图11是概略地表示实施方式4涉及的半导体装置的结构的侧视图。
图12是概略地表示实施方式5涉及的半导体装置的结构的斜视图。
图13是概略地表示实施方式5涉及的第1电极、第2电极、多个半导体芯片、绝缘部、第1母线及第2母线的结构的斜视图。
图14是概略地表示实施方式5涉及的第1电极及第2电极的结构的斜视图。
图15是概略地表示实施方式5涉及的半导体装置的结构的侧视图。
图16是概略地表示实施方式6涉及的半导体装置的结构的斜视图。
图17是概略地表示实施方式6涉及的半导体装置的结构的侧视图。
图18是概略地表示实施方式7涉及的半导体装置的结构的斜视图。
图19是概略地表示实施方式5涉及的半导体装置的结构的俯视图。
具体实施方式
以下，基于附图对实施方式进行说明。此外，以下，对相同或相应的部分标注相同的标号，不进行重复的说明。
实施方式1
＜关于半导体装置100的结构＞
使用图1及图2对实施方式1涉及的半导体装置100的结构进行说明。图1是概略地表示实施方式1涉及的半导体装置100的结构的斜视图。图2是沿图1的II-II线的剖视图。
如图1所示，半导体装置100包含绝缘部4、第1电极11、第2电极12、第1母线21、第2母线22和多个半导体芯片3。半导体装置100是电力用的功率半导体装置。半导体装置100例如在电力系统等中被施加大电压而使用。施加于半导体装置100的电压例如可以最大为500kV，也可以更大。半导体装置100也可以应用于模块化多电平转换器(MMC：ModularMultilevel Converter)。在半导体装置100应用于模块化多电平转换器的情况下，也可以是多个半导体装置100沿上下方向堆叠地使用。
如图2所示，多个半导体芯片3配置于第1电极11与第2电极12之间。多个半导体芯片3各自的上下方向的尺寸相同。多个半导体芯片各自包含第1面3u及第2面3d。多个半导体芯片3各自的第1面3u的高度位置相同。多个半导体芯片3各自的第2面3d的高度位置相同。
多个半导体芯片3各自并联连接。多个半导体芯片3各自例如是电力用的功率半导体芯片。在多个半导体芯片3各自是功率半导体芯片的情况下，可以在半导体装置100流过大电流。
多个半导体芯片3各自例如是绝缘栅型双极晶体管(IGBT：Insulated GateBipolar Transistor)芯片或二极管芯片等电力用半导体芯片。二极管芯片也可以是续流二极管。在半导体芯片3是续流二极管的情况下，与半导体芯片3是续流二极管以外的二极管的情况相比，电流流动的方向为相反的方向。
如图1所示，绝缘部4将多个半导体芯片3包围。绝缘部4通过将多个半导体芯片3各自包围而使多个半导体芯片3的每一者彼此绝缘。绝缘部4的厚度方向上的尺寸与多个半导体芯片3的厚度方向上的尺寸相等。
如图1所示，绝缘部4构成为能够固定第1母线21及第2母线22。如图2所示，绝缘部4具有第1侧面部4s1及第2侧面部4s2。第2侧面部4s2与第1侧面部4s1相对。第2侧面部4s2与第1侧面部4s1平行地设置。在第1侧面部4s1固定有第1母线21。在第2侧面部4s2固定有第2母线22。
如图1所示，第1电极11被压接于多个半导体芯片3。第2电极12与第1电极11在第1方向上夹着多个半导体芯片3。第2电极12被压接于多个半导体芯片3。
第1电极11与第2电极12通过多个半导体芯片3而电连接。第1电极11是电流施加电极。第2电极12是电流流出电极。因此，电流从第1电极11起经过多个半导体芯片3而流向第2电极12。
如图2所示，第1电极11被压接于多个半导体芯片3各自的第1面3u。第2电极12被压接于多个半导体芯片3各自的第2面3d。第1电极11、第2电极12及多个半导体芯片3构成为堆叠构造。在本实施方式中，堆叠构造是指第1电极11、多个半导体芯片3及第2电极12以第1电极11、多个半导体芯片3、第2电极12的顺序重叠的构造。在本实施方式中，堆叠力是指用于将第1电极11及第2电极12压接于多个半导体芯片3的力。
第1电极11及第2电极12被压接于多个半导体芯片3，因此未被固定于多个半导体芯片3。由此，第1电极11及第2电极12可以相对于多个半导体芯片3而沿第1方向(Z轴方向)移动。另外，第1电极11及第2电极12例如未通过焊料而固定于多个半导体芯片3。
在第1电极11与多个半导体芯片3之间及第2电极12与多个半导体芯片3之间也可以配置有未图示的可沿上下方向变形的导电部件及弹簧。由此，即使在多个半导体芯片3各自的上下方向的尺寸具有误差的情况下，也能够通过适当的压力将第1电极11及第2电极12压接于多个半导体芯片3。
另外，也可以相对于第1电极11在与半导体芯片3相反侧配置有未图示的可沿上下方向变形的导电部件及弹簧，相对于第2电极12在与半导体芯片3相反侧配置有未图示的可沿上下方向变形的导电部件及弹簧。由此，即使当在多个半导体装置100沿上下方向重叠地配置之后沿上下方向施加压力的情况下，也可以通过针对多个半导体芯片3的适当的压力而将多个半导体装置100电连接。由此，能够简便地配置多个半导体装置100。
如图1所示，第1母线21与第1电极11电连接。第1母线例如通过未图示的导体而与第1电极11电连接。第2母线22与第2电极12电连接。第2母线例如通过未图示的导体而与第2电极12电连接。第1母线21与第2母线22在第2方向(X轴方向)上夹着绝缘部4。第2方向(X轴方向)与第1方向(Z轴方向)交叉。
如图1所示，在本实施方式中，第1母线21与第2母线22夹着绝缘部4的方向正交于第1电极11与第2电极12夹着多个半导体芯片3的方向。因此，第2方向(X轴方向)与第1方向(Z轴方向)正交。第1母线21与第2母线22之间夹着多个半导体芯片3，第1母线21与第2母线22相对。
如图1所示，第1母线21包含第1连接部211及第1延伸部212。第1连接部211与第1电极11连接。第1延伸部212从第1连接部211延伸。第2连接部221与第2电极12连接。第2延伸部222从第2连接部221延伸。
第2连接部221与第1连接部211夹着绝缘部4而相对。第1延伸部212的延伸方向可以是与第2延伸部222的延伸方向相同的方向，也可以是相反的方向。
第1母线21及第2母线22是导电体。电流经过第1母线21而施加于多个半导体芯片3。电流经过第2母线22而从多个半导体芯片3流出。第1母线21及第2母线22与未图示的外部设备连接。
如图1所示，在本实施方式中，将第1方向设为Z轴方向。将第2方向设为X轴方向。将与第1方向及第2方向正交的方向设为Y轴方向。第1延伸部212沿Y轴方向而从第1连接部211延伸。在X轴方向上，将从第1母线21朝向第2母线22的方向设为X轴正方向。在Y轴方向上，将从第1延伸部212朝向第1连接部211的方向设为Y轴正方向。在Z轴方向上，将从第2电极12朝向第1电极11的方向设为Z轴正方向。各轴的负方向是与各轴的正方向相反的方向。
＜关于流过半导体装置100的电流及由电流产生的电磁斥力＞
接下来，使用图3及图4对半导体装置100处于正常状态时的流过实施方式1涉及的半导体装置100的电流及在半导体装置100产生的电磁斥力进行说明。图3是概略地表示流过实施方式1涉及的半导体装置100的电流的俯视图。图4是沿图3的IV-IV线的剖视图。图4概略地示出流过实施方式1涉及的半导体装置100的电流。在半导体装置100处于正常状态时，多个半导体芯片3全部正常地进行动作。多个半导体芯片3不包含短路的半导体芯片3。
图3及图4图示了半导体装置100处于正常状态时的电流流动的方向。实线的箭头示出流入电流的流动方向。在本实施方式中，流入电流是指流入多个半导体芯片3的电流。点划线的箭头示出流出电流的流动方向。在本实施方式中，流出电流是从多个半导体芯片3流出的电流。白色空心箭头示出作用于半导体装置100的力的方向。
如图3所示，在本实施方式中，流入电流按照第1延伸部212、第1连接部211、第1电极11、多个半导体芯片3的每一者的顺序而从第1延伸部212流过多个半导体芯片3的每一者。如图4所示，流出电流按照第2电极12、第2连接部221、第2延伸部222(参照图3)的顺序而从多个半导体芯片3各自流至第2延伸部222(参照图3)。
如图3所示，流入电流沿Y轴正方向从第1母线21的第1延伸部212流至第1连接部211。如图4所示，流入电流沿Z轴正方向从第1连接部211流至第1电极11。流入电流沿X轴正方向从第1电极11流至多个半导体芯片3的每一者。流入电流沿Z轴负方向从多个半导体芯片3各自的第1面3u流至第2面3d。
如图4所示，流出电流沿X轴正方向从第2电极12流至第2连接部221。流出电流沿Z轴正方向从第2电极12流至第2连接部221。如图3所示，流出电流沿Y轴负方向从第2连接部221流至第2延伸部222。
如图3所示，在半导体装置100处于正常状态时，流过第1电极11的流入电流的方向与流过第2电极12的流出电流的方向相同。具体地说，流过第1电极11的流入电流及流过第2电极12的流出电流沿X轴正方向流动。因此，抑制了在第1电极11及第2电极12产生电磁斥力这一情况。
如图3所示，在第1延伸部212从第1连接部211延伸出的方向与第2延伸部222从第2连接部221延伸出的方向相同的情况下，流过第1母线21的电流的方向与流过第2母线22的电流的方向相反。在这种情况下，在第1母线21及第2母线22产生电磁斥力。
＜关于在包含短路的半导体芯片3的半导体装置100流过的电流及由电流产生的电磁斥力＞
接下来，使用图5对多个半导体芯片3包含短路半导体芯片3SC的情况下的电流流动的方向进行说明。图5是与图3对应的俯视图，概略地示出在实施方式1涉及的半导体装置100包含短路的短路半导体芯片3SC的情况下流过半导体装置100的电流。此外，不重复与半导体装置100处于正常状态的情况相同的说明。
短路半导体芯片3SC短路。短路半导体芯片3SC具有比正常的半导体芯片3小的电阻。由此，相比于正常的半导体芯片3，流入电流更容易流过短路半导体芯片3SC。由此，在第1电极11处，流入电流容易流向短路半导体芯片3SC。因此，在第1电极11处，流入电流不限于沿X轴方向流动。流入电流可能从短路半导体芯片3SC的周围流入短路半导体芯片3SC。例如，如图5所示，流入电流沿Y轴正方向流入短路半导体芯片3SC。另外，在第2电极12处，流出电流不限于沿X轴流动。例如，如图5所示，流出电流沿Y轴负方向从短路半导体芯片3SC流出。
如图5所示，在本实施方式中，在多个半导体芯片3包含短路半导体芯片3SC的情况下，流过第1电极11的流入电流的方向可能成为流过第2电极12的流出电流的方向的相反方向。在流过第1电极11的流入电流的方向是流过第2电极12的流出电流的方向的相反方向的情况下，在第1电极11及第2电极12产生电磁斥力。
如图5所示，在本实施方式中，在第1电极11产生的电磁斥力的方向是Z轴正方向(朝向纸面近端)。在第2电极12产生的电磁斥力的方向是Z轴负方向(朝向纸面远端)。
通过在第1电极11及第2电极12产生的电磁斥力而使第1电极11及第2电极12远离多个半导体芯片3的方向是沿第1方向(Z轴方向)的方向。另一方面，在第1母线21及第2母线22产生的电磁斥力的方向是与在第1电极11及第2电极12产生的电磁斥力交叉的方向(第2方向)。由此，在第1母线21及第2母线22产生的电磁斥力的方向是与第1电极11及第2电极12远离半导体芯片3的方向不同的方向。
在多个半导体芯片3包含短路半导体芯片3SC的情况下，向短路半导体芯片3SC流入比正常的半导体芯片3大的电流。由此，在第1电极11及第2电极12的被压接于短路的半导体芯片3的部分处产生的电磁斥力大于在第1电极11及第2电极12的被压接于正常的半导体芯片3的部分处产生的电磁斥力。
＜关于对比例涉及的半导体装置100＞
接下来，使用图6及图7对对比例涉及的半导体装置100的结构进行说明。如图6所示，就对比例涉及的半导体装置100而言，第1母线21与第2母线22在第1方向(Z轴方向)上夹着第1电极11、第2电极12、多个半导体芯片3及绝缘部4。对比例中的半导体装置100与本实施方式中的半导体装置100的不同点在于，第1母线21与第2母线22在第1方向上夹着绝缘部4。
如图7所示，对比例中的第1母线21与第1电极11重叠地连接于第1电极11。第2母线22与第2电极12重叠地连接于第2电极12。因此，第1母线21及第2母线22未被固定于绝缘部4。第1母线21可以与第1电极11一起沿第1方向移动。第2母线22可以与第2电极12一起沿第1方向移动。另外，对比例中的第1延伸部212的延伸方向是与第2延伸部222的延伸方向相同的方向。
接下来，使用图7，对流过对比例涉及的半导体装置100的电流及在对比例涉及的半导体装置100产生的电磁斥力进行说明。
在对比例中，流过第1母线21的电流的方向是流过第2母线22的电流的方向的相反方向。因此，在第1母线21及第2母线22产生电磁斥力。在第1母线21产生的电磁斥力的方向是与沿第1方向远离半导体芯片3的方向相同的方向。在第2母线22产生的电磁斥力的方向是与沿第1方向远离半导体芯片3的方向相同的方向。
如图7所示，就对比例涉及的半导体装置100而言，第1母线21与第1电极11重叠地连接，因此，在第1母线21产生的电磁斥力除了作用于第1母线21以外还作用于第1电极11。第2母线22与第2电极12重叠地连接，因此，在第2母线22产生的电磁斥力除了作用于第2母线22以外还作用于第2电极12。由此，沿第1方向(Z轴)远离半导体芯片3的方向的力作用于第1电极11及第2电极12。在半导体装置100处于正常的状态时，在第1母线21及第2母线22产生的电磁斥力作用于第1电极11及第2电极12。由此，第1电极11及第2电极12可能从半导体芯片3剥离。
另外，在对比例中，在多个半导体芯片3包含短路的短路半导体芯片3SC(参照图5)的情况下，在第1电极11及第2电极12处沿第1方向产生电磁斥力。因此，在对比例中，在多个半导体芯片3包含短路半导体芯片3SC(参照图5)的情况下，在第1电极11及第2电极12产生的电磁斥力和在第1母线21及第2母线22产生的电磁斥力作用于第1电极11及第2电极12。因此，在对比例中，多个半导体芯片3包含短路的短路半导体芯片3SC(参照图5)的情况下的第1电极11及第2电极12与半导体装置100处于正常状态的情况相比，容易从半导体芯片3剥离。
＜关于实施方式1的效果＞
根据本实施方式涉及的半导体，如图2所示，第2电极12与第1电极11在第1方向(Z轴方向)上夹着多个半导体芯片3。第1母线21与第2母线22在第2方向(X轴方向)上夹着绝缘部4。第2方向(X轴方向)是与第1方向(Z轴方向)交叉的方向。因此，在第1母线21及第2母线22产生的电磁斥力的方向是与第1电极11及第2电极12远离半导体芯片3的方向不同的方向。由此，能够使通过在第1母线21及第2母线22产生的电磁斥力而作用于第1电极11及第2电极12的远离半导体芯片3的方向的力比一对母线各自与一对电极各自重叠的情况下的力小。因此，能够抑制被压接于半导体芯片3的第1电极11及第2电极12从半导体芯片3剥离。
由于能够抑制被压接于半导体芯片3的第1电极11及第2电极12从半导体芯片3剥离，因此能够减小用于将第1电极11及第2电极12压接于半导体芯片3的力(堆叠力)。由此，不需要增加半导体装置100的强度，因此能够使半导体装置100的设计变得容易。
假设在第1电极11或第2电极12从半导体芯片3发生了剥离的情况下，在半导体芯片3与第1电极11或第2电极12之间产生间隙。间隙的电阻比第1电极11、第2电极12及半导体芯片3大，由此由于电流而在间隙产生电弧。由此，半导体装置100的温度上升，因此可能进一步在半导体装置100产生问题。
在本实施方式中，能够抑制被压接于半导体芯片3的第1电极11及第2电极12从半导体芯片3剥离，因此，能够抑制由于剥离而进一步在半导体装置100产生问题。
如图1所示，第1电极11及第2电极12被压接于多个半导体芯片3，因此，第1电极11及第2电极12能够相对于多个半导体芯片3各自而沿第1方向(Z轴方向)移动。因此，即使在多个半导体芯片3的第1方向(Z轴方向)上的尺寸不同的情况下，第1电极11及第2电极12也能够与多个半导体芯片3电连接。由此，能够增大所容许的多个半导体芯片3的尺寸的误差。
如图1所示，第1母线21及第2母线22被固定于绝缘体，因此，即使当在第1母线21及第2母线22产生了电磁斥力的情况下，也能够抑制第1母线21及第2母线22从绝缘体剥离。
实施方式2
接下来，使用图8对实施方式2涉及的半导体装置100的结构进行说明。实施方式2在未特别说明的情况下具有与上述实施方式1相同的结构及作用效果。因此，对与上述实施方式1相同的结构标注相同的标号，不重复进行说明。
如图8所示，第1延伸部212的延伸方向相对于第2延伸部222的延伸方向为相反的方向。本实施方式涉及的第1延伸部212相对于第1连接部211而沿Y轴负方向延伸。第2延伸部222相对于第2连接部221而沿Y轴正方向延伸。因此，第1延伸部212不与第2延伸部222相对。第1母线21仅在第1连接部211处与第2母线22相对。
根据本实施方式涉及的半导体装置100，第1延伸部212的延伸方向相对于第2延伸部222的延伸方向为相反的方向，因此，第1延伸部212不与第2延伸部222相对。因此，相比于第1延伸部212的延伸方向是与第2延伸部222的延伸方向相同的方向的情况，第1母线21与第2母线22相对的面积小。由此，相比于第1延伸部212的延伸方向是与第2延伸部222的延伸方向相同的方向的情况，施加电流和流出电流沿相反方向流过的面积小。因此，相比于第1延伸部212的延伸方向是与第2延伸部222的延伸方向相同的方向的情况，在第1母线21与第2母线22之间产生的电磁斥力小。由此，能够减小将第1母线21及第2母线22固定于绝缘部4的力。另外，能够进一步抑制第1母线21及第2母线22从绝缘部4剥离。
实施方式3
接下来，使用图9对实施方式3涉及的半导体装置100的结构进行说明。实施方式3在未特别说明的情况下具有与上述实施方式1相同的结构及作用效果。因此，对与上述实施方式1相同的结构标注相同的标号，不重复进行说明。
如图9所示，本实施方式涉及的第1母线21与第1电极11一体地构成。第2母线22与第2电极12一体地构成。
就本实施方式涉及的半导体装置100而言，例如也可以通过将1个板状部件弯折成直角，从而构成一体的第1母线21及第1电极11。例如，也可以通过将1个板状部件弯折成直角，从而构成一体的第2母线22及第2电极12。另外，例如，也可以通过将第1母线21熔接于第1电极11，从而形成一体的第1母线21及第1电极11。例如，也可以通过将第2母线22熔接于第2电极12，从而形成一体的第2母线22及第2电极12。
在本实施方式涉及的半导体装置100的制造方法中，在第1电极11被压接于多个半导体芯片3之后，将第1母线21固定于绝缘部4。在第2电极12被压接于多个半导体芯片3之后，将第2母线22固定于绝缘部4。
根据本实施方式涉及的半导体装置100，由于第1母线21与第1电极11一体地构成，第2母线22与第2电极12一体地构成，因此，能够减少半导体装置100的部件的数量。由此，能够减小半导体装置100的制造成本。另外，能够简化半导体装置100的组装，因此，能够减小半导体装置100的制造成本。
实施方式4
接下来，使用图10及图11对实施方式4涉及的半导体装置100的结构进行说明。图10是概略地表示实施方式4涉及的半导体装置100的结构的斜视图。图11是概略地表示实施方式4涉及的半导体装置100的结构的侧视图，概略地示出由流过半导体装置100的电流产生的磁场。双点划线的箭头示出磁场。实施方式4在未特别说明的情况下具有与上述实施方式1相同的结构及作用效果。因此，对与上述实施方式1相同的结构标注相同的标号，不重复进行说明。
如图10所示，本实施方式涉及的半导体装置100还包含第1磁性板51和第2磁性板52。第1磁性板51相对于第1电极11配置于与多个半导体芯片3相反侧。第2磁性板52相对于第2电极12配置于与多个半导体芯片3相反侧。第1磁性板51及第2磁性板52是强磁体。第1磁性板51与第2磁性板52在第1方向(Z轴方向)上夹着第1电极11、第2电极12、多个半导体芯片3及绝缘部4。本实施方式涉及的半导体装置100与实施方式1的半导体装置100的不同点在于，还包含第1磁性板51及第2磁性板52。
如图10所示，第1磁性板51与第1电极11重叠。第1磁性板51的形状是沿第1电极11的板状。第2磁性板52与第2电极12重叠。第2磁性板52的形状是沿第2电极12的板状。
如图11所示，由于沿X轴正方向(朝向纸面远端)流过第1电极11的电流而产生磁场。由于沿X轴正方向(朝向纸面远端)流过第2电极12的电流而产生磁场。流过第1电极11的电流的方向是与流过第2电极12的电流的方向相同的方向。因此，由流过第1电极11的电流产生的磁场的方向是与由流过第2电极12的电流产生的磁场的方向相同的方向。
如图11所示，由流过第1电极11的电流产生的磁场透过第1磁性板51及第2磁性板52这两者的内部，由流过第2电极12的电流产生的磁场透过第1磁性板51及第2磁性板52这两者的内部。第1磁性板51及第2磁性板52是强磁体，因此，由于透过第1磁性板51及第2磁性板52的磁场，在第1磁性板51及第2磁性板52产生电磁引力。在第1磁性板51及第2磁性板52产生的电磁引力的方向是沿第1方向(Z轴方向)而指向半导体芯片3的方向。
如图11所示，第1磁性板51与第1电极11重叠，第2磁性板52与第2电极12重叠。因此，在第1磁性板51产生的电磁引力作用于第1电极11，在第2磁性板52产生的电磁引力作用于第2电极12。另外，第1磁性板51、第2磁性板52、第1电极11及第2电极12与多个半导体芯片3重叠。因此，第1电极11通过在第1磁性板51产生的电磁引力而被按压于多个半导体芯片3，第2电极12通过在第2磁性板52产生的电磁引力而被按压于多个半导体芯片3。
根据本实施方式涉及的半导体装置100，半导体装置100还包含第1磁性板51和第2磁性板52。第1磁性板51及第2磁性板52是强磁体，因此，当在第1电极11及第2电极12流过相同方向的电流时，在第1磁性板51及第2磁性板52产生电磁引力。能够通过在第1磁性板51及第2磁性板52产生的电磁引力而将第1电极11及第2电极12按压于半导体芯片3。由此，能够抑制第1电极11及第2电极12从半导体芯片3剥离。
由于能够通过第1磁性板51及第2磁性板52而将第1电极11及第2电极12按压于半导体芯片3，因此，能够减小将第1电极11及第2电极12压接于半导体芯片3的力(堆叠力)。因此，半导体装置100的设计变得容易。例如，不需要增加半导体装置100的强度。
实施方式5
接下来，使用图12～图15对实施方式5涉及的半导体装置100的结构进行说明。实施方式5在未特别说明的情况下具有与上述实施方式4相同的结构及作用效果。因此，对与上述实施方式4相同的结构标注相同的标号，不重复进行说明。
如图12所示，本实施方式涉及的半导体装置100还包含第1绝缘板61和第2绝缘板62。第1绝缘板61配置于第1电极11与第1磁性板51之间。第2绝缘板62配置于第2电极12与第2磁性板52之间。第1绝缘板61及第2绝缘板62是绝缘体。第1磁性板51通过第1绝缘板61而与第1电极11绝缘。第2磁性板52通过第2绝缘板62而与第2电极12绝缘。
如图13所示，本实施方式涉及的第1电极11包含第1根部111和多个第1凸出部112。第1根部111与第1母线21连接。多个第1凸出部112沿第2方向(X轴方向)而从第1根部111凸出。
如图14所示，本实施方式涉及的第2电极12包含第2根部121和多个第2凸出部122。如图13所示，第2根部121与第2母线22连接。多个第2凸出部122从第2根部121沿第2方向(X轴方向)凸出。
在本实施方式中，流入电流从第1根部111沿多个第1凸出部112各自而流至多个半导体芯片3。如图12所示，在多个第1凸出部112各自与多个第2凸出部122各自之间配置有多个半导体芯片3。因此，流入电流从多个第1凸出部112各自经过多个半导体芯片3而流至多个第2凸出部122的每一者。流出电流从多个半导体芯片3沿多个第2凸出部122各自而流至第2根部121。
如图15所示，由于流过多个第1凸出部112各自的流入电流及流过多个第2凸出部122各自的流出电流而产生磁通。
如图13所示，多个第1凸出部112各自彼此隔开间隙而配置。多个第2凸出部122各自彼此隔开间隙而配置。
根据本实施方式涉及的半导体，第1电极11包含沿第2方向(X轴方向)从第1根部111凸出的多个第1凸出部112，第2电极12包含沿第2方向(X轴方向)从第2根部121凸出的多个第2凸出部122。因此，流入电流可靠地沿第2方向(X轴方向)流动，流出电流可靠地沿第2方向(X轴方向)流动。由此，流入电流的流动方向成为与流出电流的流动方向相同的方向。因此，能够抑制在第1电极11及第2电极12产生电磁斥力。
由于多个第1凸出部112各自彼此隔开间隙而配置，因此，能够抑制流过多个第1凸出部112的1个第1凸出部112的流入电流流过多个第1凸出部112的其它第1凸出部112。由此，即使在多个半导体芯片3包含短路半导体芯片3SC的情况下，也能够抑制流入电流集中地流过短路半导体芯片3SC。另外，由于多个第2凸出部122各自岔开地隔开间隙而配置，因此，抑制了流过多个第2凸出部122的1个第2凸出部122的流出电流流过多个第2凸出部122的其它第2凸出部122。由此，即使在多个半导体芯片3包含短路半导体芯片3SC的情况下，也能够使流出电流从短路半导体芯片3SC分散地流出。因此，即使在多个半导体芯片3包含短路半导体芯片3SC的情况下，也能够抑制在第1电极11及第2电极12产生电磁斥力。
由于半导体装置100还包含第1绝缘板61，因此，能够抑制流入电流流过第1磁性板51。由此，流入电流沿多个第1凸出部112流动。另外，由于半导体装置100还包含第2绝缘板62，因此，能够抑制流出电流流过第2磁性板52。由此，流出电流沿多个第2凸出部122流动。因此，电流的方向与第1凸出部112及第2凸出部122的凸出方向(X轴方向)一致，因此由电流产生的磁通变大。由此，能够使在第1磁性板51及第2磁性板52产生的电磁引力变大，因此，能够进一步抑制第1电极11及第2电极12从半导体芯片3剥离。
实施方式6
接下来，使用图16及图17对实施方式6涉及的半导体装置100的结构进行说明。图16是概略地表示实施方式6涉及的半导体装置100的结构的斜视图。图17是概略地表示实施方式6涉及的半导体装置100的结构的侧视图。图17概略地示出由流过半导体装置100的电流产生的磁场。实施方式6在未特别说明的情况下具有与上述实施方式5相同的结构及作用效果。因此，对与上述实施方式5相同的结构标注相同的标号，不重复进行说明。
如图16所示，本实施方式涉及的第1磁性板51包含第1主体部511和第1伸出部512。第1主体部511与第1电极11重叠。第1伸出部512沿第1电极11而伸出至第1电极11的外部。第1伸出部512在第1主体部511的面内方向上从第1主体部511伸出。第1伸出部512在X-Y平面沿Y轴方向从第1主体部511伸出。第1伸出部512也可以仅沿Y轴正方向从第1主体部511伸出。第1伸出部512也可以仅沿Y轴负方向从第1主体部511伸出。第1伸出部512也可以沿Y轴正方向及Y轴负方向从第1主体部511伸出。第1伸出部512还可以在X-Y平面沿X轴从第1主体部511伸出。
如图16所示，本实施方式涉及的第2磁性板52包含第2主体部521和第2伸出部522。第2主体部521与第2电极12重叠。第2伸出部522沿第2电极12而伸出至第2电极12的外部。第2伸出部522在第2主体部521的面内方向上从第2主体部521伸出。第2伸出部522在X-Y平面沿Y轴方向从第2主体部521伸出。第2伸出部522也可以仅沿Y轴正方向从第2主体部521伸出。第2伸出部522也可以仅沿Y轴负方向从第2主体部521伸出。第2伸出部522也可以沿Y轴正方向及Y轴负方向从第2主体部521伸出。第2伸出部522还可以在X-Y平面沿X轴从第2主体部521伸出。
如图15所示，在实施方式5中由流过第1电极11的流入电流及流过第2电极12的流出电流产生的磁通的一部分有可能不透过第1磁性板51及第2磁性板52。例如，由流过在第1电极11的端部配置的第1凸出部112的流入电流产生的磁通有可能不透过第1磁性板51及第2磁性板52。例如，由流过在第2电极12的端部配置的第2凸出部122的流出电流产生的磁通有可能不透过第1磁性板51及第2磁性板52。另外，例如，当在多个半导体芯片3的端部配置的半导体芯片3短路的情况下，由流过第1电极11及第2电极12的电流产生的磁通的一部分也可能不透过第1磁性板51及第2磁性板52。
由流过第1电极11的流入电流产生的磁通的一部分不透过第1磁性板51及第2磁性板52的情况下的电磁引力小于由流过第1电极11的流入电流产生的磁通全部透过第1磁性板51及第2磁性板52的情况下的电磁引力。由流过第2电极12的流出电流产生的磁通的一部分不透过第1磁性板51及第2磁性板52的情况下的电磁引力小于由流过第2电极12的流出电流产生的磁通全部透过第1磁性板51及第2磁性板52的情况下的电磁引力。
根据本实施方式涉及的第1磁性板51，如图17所示，第1磁性板51包含第1伸出部512，第2磁性板52包含第2伸出部522。第1伸出部512沿第1电极11而伸出至第1电极11的外部，第2伸出部522沿第2电极12而伸出至第2电极12的外部。由此，由流过第1凸出部112及第2凸出部122的电流产生的磁通能够透过第1伸出部512及第2伸出部522。由此，能够抑制在第1磁性板51及第2磁性板52产生的电磁引力变小这一情况。
实施方式7
接下来，使用图18对实施方式7涉及的半导体装置100的结构进行说明。图18是概略地表示实施方式7涉及的半导体装置100的结构的斜视图。实施方式7在未特别说明的情况下具有与上述实施方式4相同的结构及作用效果。因此，对与上述实施方式4相同的结构标注相同的标号，不重复进行说明。
如图18所示，本实施方式涉及的第1磁性板51及第2磁性板52由多个电磁钢板500构成。多个电磁钢板500在第2方向(X轴方向)上层叠。多个电磁钢板500各自包含未图示的强磁体和未图示的绝缘覆膜。未图示的绝缘覆膜将未图示的强磁体覆盖。
图19是概略地表示实施方式5涉及的半导体装置100的结构的俯视图。图19概略地示出由流过半导体装置100的电流产生的磁场及由磁场产生的涡电流。双点划线的箭头示出涡电流的流动方向。在实施方式5中，由于沿X轴正方向流动的电流而产生磁场。在实施方式5中，由于沿X轴正方向流动的电流引起的磁场而产生涡电流。涡电流由沿X轴方向流动的涡电流和沿Y轴方向流动的涡电流构成。在实施方式5中，由于涡电流，第1磁性板51及第2磁性板52可能发热。
根据本实施方式涉及的半导体装置100，如图18所示，第1磁性板51及第2磁性板52由多个电磁钢板500构成。多个电磁钢板500在第2方向(X轴方向)上层叠，因此，多个电磁钢板500的未图示的绝缘覆膜也在第2方向(X轴方向)上层叠。由此，能够抑制涡电流沿第2方向(X轴方向)流动。由此，能够抑制第1磁性板51及第2磁性板52由于涡电流而发热。
应当认为本次公开的实施方式的所有方面都是例示，并不是限制性的内容。本发明的范围不由上述的说明而是由权利要求书示出，意在包含与权利要求书等同的含义以及范围内的全部变更。
标号的说明
3半导体芯片，4绝缘部，11第1电极，12第2电极，21第1母线，22第2母线，51第1磁体，52第2磁体，61第1绝缘板，62第2绝缘板，100半导体装置，111第1根部，112第1凸出部，121第2根部，122第2凸出部，211第1连接部，212第2延伸部，221第2连接部，222第2延伸部，500电磁钢板，511第1主体部，512第1伸出部，521第2主体部，522第2伸出部。

Claims (7)

1.一种半导体装置，其具有：
多个半导体芯片；
绝缘部，其将所述多个半导体芯片包围；
第1电极，其被压接于所述多个半导体芯片；
第2电极，其与所述第1电极在第1方向上夹着所述多个半导体芯片，并且所述第2电极被压接于所述多个半导体芯片；
第1母线，其与所述第1电极连接；以及
第2母线，其与所述第2电极连接，
所述第1母线与所述第2母线在与所述第1方向交叉的第2方向上夹着所述绝缘部。
2.根据权利要求1所述的半导体装置，其中，
所述第1母线包含与所述第1电极连接的第1连接部和从所述第1连接部延伸的第1延伸部，
所述第2母线包含与所述第2电极连接的第2连接部和从所述第2连接部延伸的第2延伸部，
所述第1延伸部的延伸方向是与所述第2延伸部的延伸方向相反的方向。
3.根据权利要求1或2所述的半导体装置，其中，
所述第1母线与所述第1电极一体地构成，
所述第2母线与所述第2电极一体地构成。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
还具有：
第1磁性板，其相对于所述第1电极配置于与所述多个半导体芯片相反侧；以及
第2磁性板，其相对于所述第2电极配置于与所述多个半导体芯片相反侧，
所述第1磁性板及所述第2磁性板是强磁体。
5.根据权利要求4所述的半导体装置，其中，
还具有：
第1绝缘板，其配置于所述第1电极与所述第1磁性板之间；以及
第2绝缘板，其配置于所述第2电极与所述第2磁性板之间，
所述第1绝缘板及所述第2绝缘板是绝缘体，
所述第1电极包含与所述第1母线连接的第1根部和从所述第1根部沿所述第2方向凸出的多个第1凸出部，
所述第2电极包含与所述第2母线连接的第2根部和从所述第2根部沿所述第2方向凸出的多个第2凸出部，
在所述多个第1凸出部各自与所述多个第2凸出部各自之间配置有所述多个半导体芯片，
所述多个第1凸出部各自彼此隔开间隙而配置，
所述多个第2凸出部各自彼此隔开间隙而配置。
6.根据权利要求4或5所述的半导体装置，其中，
所述第1磁性板包含与所述第1电极重叠的第1主体部和从所述第1主体部伸出的第1伸出部，
所述第2磁性板包含与所述第2电极重叠的第2主体部和从所述第2主体部伸出的第2伸出部，
所述第1伸出部沿所述第1电极而伸出至所述第1电极的外部，
所述第2伸出部沿所述第2电极而伸出至所述第2电极的外部。
7.根据权利要求4至6中任一项所述的半导体装置，其中，
所述第1磁性板及所述第2磁性板由多个电磁钢板构成，
所述多个电磁钢板在所述第2方向上层叠。
CN201980102108.2A 2019-11-15 2019-11-15 半导体装置 Pending CN114730756A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044893 WO2021095239A1 (ja) 2019-11-15 2019-11-15 半導体装置

Publications (1)

Publication Number Publication Date
CN114730756A true CN114730756A (zh) 2022-07-08

Family

ID=75912600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980102108.2A Pending CN114730756A (zh) 2019-11-15 2019-11-15 半导体装置

Country Status (5)

Country Link
US (1) US20220375846A1 (zh)
JP (1) JP7237191B2 (zh)
CN (1) CN114730756A (zh)
DE (1) DE112019007896T5 (zh)
WO (1) WO2021095239A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226088B2 (ja) * 1995-08-25 2001-11-05 富士電機株式会社 半導体装置
JP2005012028A (ja) * 2003-06-19 2005-01-13 Hitachi Unisia Automotive Ltd 半導体装置
JP4525631B2 (ja) 2006-02-24 2010-08-18 株式会社デンソー 電力変換装置
FR2979474B1 (fr) * 2011-08-26 2013-09-27 Schneider Electric Ind Sas Dispositif de contacts de puissance a compensation electrodynamique
JP2013101993A (ja) 2011-11-07 2013-05-23 Denso Corp 半導体装置
JP5830480B2 (ja) 2013-03-05 2015-12-09 日立オートモティブシステムズ株式会社 配線板およびそれを用いた電力変換装置
DE112017007965T5 (de) 2017-08-31 2020-06-04 Mitsubishi Electric Corporation Federelektrode für ein Druckkontaktgehäuse-Leistungshalbleitermodul

Also Published As

Publication number Publication date
DE112019007896T5 (de) 2022-08-25
JPWO2021095239A1 (zh) 2021-05-20
US20220375846A1 (en) 2022-11-24
JP7237191B2 (ja) 2023-03-10
WO2021095239A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US7331799B1 (en) Stacked electronic component and fastening device thereof
US10270358B2 (en) Power electronics submodule having DC and AC voltage terminal elements, and assembly hereof
JP7457812B2 (ja) 半導体モジュール
WO2016035651A1 (ja) パワーモジュール
WO2019123818A1 (ja) 電力変換装置
JP2017099231A (ja) 電力変換装置
JP4455914B2 (ja) 電力変換装置
US10536090B2 (en) Bus bar structure and power conversion device using same
CN114730756A (zh) 半导体装置
CN108695288A (zh) 半导体器件和功率转换器
JP2000215735A (ja) 積層バスバ―
US11495527B2 (en) Semiconductor module
EP3611835B1 (en) Electric power conversion device
JP6240262B2 (ja) 半導体装置
CN112055938B (zh) 电力转换装置及电力转换单元
JP2013150389A (ja) 電力変換装置
JP4070531B2 (ja) 半導体装置
JP6862282B2 (ja) 電力変換装置
JP2005065414A (ja) インバータ装置
CN109690762B (zh) 半导体元件的保持装置及使用了该保持装置的功率转换装置
JP7294289B2 (ja) 電力変換装置
JP2015133368A (ja) 電力接続端子および電力用半導体装置
JP2013255302A (ja) 電力変換装置
US20240055781A1 (en) Power electronic devices with busbars and method for their fabrication
CN112514234B (zh) 电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination