JP5398269B2 - パワーモジュール及びパワー半導体装置 - Google Patents
パワーモジュール及びパワー半導体装置 Download PDFInfo
- Publication number
- JP5398269B2 JP5398269B2 JP2009001381A JP2009001381A JP5398269B2 JP 5398269 B2 JP5398269 B2 JP 5398269B2 JP 2009001381 A JP2009001381 A JP 2009001381A JP 2009001381 A JP2009001381 A JP 2009001381A JP 5398269 B2 JP5398269 B2 JP 5398269B2
- Authority
- JP
- Japan
- Prior art keywords
- power module
- power
- thickness
- main surface
- metal block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
このように従来の半導体モジュールでは、生産性が悪いという問題があった。
即ち、本発明の一態様におけるパワーモジュールは、動作により発熱する電力用半導体素子を内蔵し対向する2つの側面にて規定される厚みを有し、上金型及び下金型による型締めにて形成されるパワーモジュールであって、上記厚みと同じ高さを有する厚規定部と、上記側面を形成し上記厚規定部と一体的に成形される側面形成部とを一体的に成形して形成される金属ブロックを少なくとも一対備え、上記一対の金属ブロックは、それぞれの上記側面形成部を対向させて配置され、上記厚規定部は、上記上金型及び上記下金型に挟まれ上記型締めによる金型押さえ圧力を受け止め、それぞれの上記側面形成部を露出させることで上記対向する2つの上記側面を放熱面として形成し、上記電力用半導体素子は、対向する2つの上記側面形成部に挟まれて保持され、上記金属ブロックにおける上記側面に垂直な面に固定される外部端子と上記金属ブロックにおける上記側面を覆う絶縁層とをさらに備える、ことを特徴とする。
本実施の形態1におけるパワーモジュールの一例の断面図を図1に示し、また、その斜視図を図2に示す。本実施形態におけるパワーモジュール51は、基本的構成部分として、パワー素子1と、一対の金属ブロック2−1,2−2とを備える。ここで、それぞれの金属ブロック2−1,2−2は、それぞれ同形状にてなり、厚規定部2a、及び該厚規定部2aと一体的に成形される側面形成部2bを一体的に成形して形成されている。尚、後述の実施形態にて説明するように、金属ブロック2−1,2−2対の数は、一対に限定するものではない。このようなパワーモジュール51は、対向する2つの側面に相当する第1主面51a及び第2主面51bにて規定される厚みtを有する。
一般的に、熱硬化型樹脂を封止に用いる工法は、トランスファモールドという名称で広く半導体装置の封止技術として用いられている。この工法の特徴は、上金型、下金型にキャビティとよばれる凹み部があり、該凹み部に封止する部材を入れた状態で、熱硬化型樹脂を加圧注入し、樹脂硬化後に成型物を取り出すものである。このプロセスでは、溶融した樹脂の粘度は、水に近い程度に低く、例えば0.1mm以下の隙間でさえ樹脂は、通過してしまう。よって、金型同士は、高い面精度で作製する必要があり、数十から数百tという高い加圧力で金型を押し付けあうことで隙間をなくし、初めて加工が可能となる。
これに対し本実施形態における構造では、上述のように金属ブロック2−1、2−2のそれぞれは、パワーモジュール51の厚みtを規定する厚規定部2a、2aを有し、さらに各厚規定部2aにおける厚み方向51dに直交する側面2c−1と、各保持部2bにおける厚み方向51dに直交する側面2c−2とは、それぞれ同一面の側面2cを形成している。よって、樹脂封止を行いパワーモジュール51の厚さtを規定する上金型及び下金型にそれぞれの側面2cを接触させ、かつ厚さtにてなる厚規定部2aを上金型及び下金型にて挟んで配置することで、上金型と下金型とが型締めされたときの厚さtと、各厚規定部2aの厚さtとが同一であることから、金属ブロック2−1,2−2の厚規定部2a、2aは、金型押さえ圧力を受け止めることができる。
したがってパワー素子1の破壊は、発生せず、パワーモジュール51の安定した生産が可能であり、生産性の向上を図ることができる。
図3には、本発明の実施の形態2におけるパワーモジュール52が示されている。
パワーモジュール52は、上述した実施の形態1のパワーモジュール51とほとんど同じ構成を有し、同一の構成部分についてはその説明を省略する。よって、以下では相違部分についてのみ説明を行う。
尚、本実施形態では、凹部6の形態であるが、突起形状としてもかまわない。
図4には、上述した実施の形態2のパワーモジュール52を備えた、本発明の実施の形態3におけるパワー半導体装置53が示されている。
パワー半導体装置53は、実施の形態2におけるパワーモジュール52を厚み方向51dから冷却器7、7で挟んだ構造である。即ち、パワーモジュール52における第2主面51bには、金属ブロック2−1,2−2に形成した電極(不図示)に電気的にそれぞれ接続される配線部材9が設けられる。配線部材9は、当該パワーモジュール52と外部との導通路を形成する。このような配線部材9上、及びパワーモジュール52における第1主面51aには、それぞれ絶縁層8が形成される。さらにこれらの絶縁層8を介して厚み方向51dから冷却器7、7が設けられている。
図5には、本発明の実施の形態4におけるパワーモジュール54が示されている。
パワーモジュール54は、上述した実施の形態1のパワーモジュール51に外部端子に相当する主端子10を設けた構成である。よって、パワーモジュール51に関する構成部分については、ここでの説明を省略する。以下では、パワーモジュール51との相違部分である主端子10についてのみ説明を行う。
図6には、本発明の実施の形態5におけるパワーモジュール55が示されている。
上述の各実施形態におけるパワーモジュール51、52、54では、一つのパワー素子1を有する構成であるが、本実施形態では、複数のパワー素子1を有するパワーモジュールの構成を有する。尚、図6では、2つのパワー素子1を有する場合を例示しているが、3以上のパワー素子1を有する場合についても本実施形態と同様に構成することができる。
図8には、本発明の実施の形態6におけるパワーモジュール56が示されている。
パワーモジュール56では、上述したように作製されるパワーモジュール55に対して、金属ブロック2−1〜2−3の側面2c、2cに絶縁層8、8を設けた構造を有する。本実施形態のパワーモジュール56では、絶縁層11、11の表面がパワーモジュール56の第1主面56a及び第2主面56bに相当する。
即ち、セラミックの線膨張係数は10ppm/℃以下であるのに対して、銅は18ppm/℃、アルミニウムは23ppm/℃であり、大きな隔たりがある。よって、バイメタル効果により、一般的には、パワー素子の発熱に応じてパワーモジュールには反りが発生する。
よって、本実施形態のパワーモジュール56では、動作温度を高くしても放熱性を維持できる。
又、本実施形態においてもパワーモジュール55は図5に示す構成と同様に、主端子10を金属ブロック2−1〜2−3の側面に固着している。よって、金属ブロック2−1〜2−3の放熱面である側面2cには、絶縁層11のみを配すればよく、簡便かつ最大限に放熱性を高めることができる。
図9には、本発明の実施の形態7におけるパワーモジュール57が示されている。
パワーモジュール57では、実施の形態6にて説明したように作製されたパワーモジュール56に対して、金属ブロック2−1〜2−3の側面2c、2cに絶縁層12、12を設け、さらに絶縁層12を覆って保護層13、13を設けた構造を有する。尚、本実施形態におけるパワーモジュール57は、上述の実施形態6におけるパワーモジュール56に保護層13をさらに設けた構成に類似するが、パワーモジュール56に備わる絶縁層11に代えて絶縁層12を有する。
保護層13の表面は、当該パワーモジュール57における第1主面57a及び第2主面57bを形成する。
2b 側面形成部、6 溝、7 冷却器、8 絶縁層、10 主端子、
11、12 絶縁層、13 保護層、
51、52 パワーモジュール、51a 第1主面、51b 第2主面、
53 パワー半導体装置、54〜57 パワーモジュール。
Claims (3)
- 動作により発熱する電力用半導体素子を内蔵し対向する2つの側面にて規定される厚みを有し、上金型及び下金型による型締めにて形成されるパワーモジュールであって、
上記厚みと同じ高さを有する厚規定部と、上記側面を形成し上記厚規定部と一体的に成形される側面形成部とを一体的に成形して形成される金属ブロックを少なくとも一対備え、
上記一対の金属ブロックは、それぞれの上記側面形成部を対向させて配置され、上記厚規定部は、上記上金型及び上記下金型に挟まれ上記型締めによる金型押さえ圧力を受け止め、それぞれの上記側面形成部を露出させることで上記対向する2つの上記側面を放熱面として形成し、上記電力用半導体素子は、対向する2つの上記側面形成部に挟まれて保持され、上記金属ブロックにおける上記側面に垂直な面に固定される外部端子と上記金属ブロックにおける上記側面を覆う絶縁層とをさらに備える、ことを特徴とするパワーモジュール。 - 上記金属ブロックにおける上記側面を覆う絶縁層と、該絶縁層を覆う保護層とをさらに備えた、請求項1記載のパワーモジュール。
- 請求項1または2に記載のパワーモジュールを備えたことを特徴とするパワー半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009001381A JP5398269B2 (ja) | 2009-01-07 | 2009-01-07 | パワーモジュール及びパワー半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009001381A JP5398269B2 (ja) | 2009-01-07 | 2009-01-07 | パワーモジュール及びパワー半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161131A JP2010161131A (ja) | 2010-07-22 |
JP5398269B2 true JP5398269B2 (ja) | 2014-01-29 |
Family
ID=42578123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009001381A Expired - Fee Related JP5398269B2 (ja) | 2009-01-07 | 2009-01-07 | パワーモジュール及びパワー半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5398269B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431327B2 (en) * | 2014-05-30 | 2016-08-30 | Delta Electronics, Inc. | Semiconductor device |
TWI625833B (zh) * | 2016-02-25 | 2018-06-01 | 台達電子工業股份有限公司 | 封裝結構 |
JP6780792B2 (ja) * | 2017-12-14 | 2020-11-04 | 株式会社オートネットワーク技術研究所 | 回路構成体及び電気接続箱 |
WO2021096170A1 (ko) * | 2019-11-12 | 2021-05-20 | 주식회사 엠디엠 | 다층 pcb 어셈블리 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4022758B2 (ja) * | 2003-03-31 | 2007-12-19 | 株式会社デンソー | 半導体装置 |
JP4016907B2 (ja) * | 2003-07-25 | 2007-12-05 | 株式会社デンソー | 電力変換装置 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP4338620B2 (ja) * | 2004-11-01 | 2009-10-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2008042007A (ja) * | 2006-08-08 | 2008-02-21 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
-
2009
- 2009-01-07 JP JP2009001381A patent/JP5398269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010161131A (ja) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4338620B2 (ja) | 半導体装置及びその製造方法 | |
JP5472498B2 (ja) | パワーモジュールの製造方法 | |
KR100752239B1 (ko) | 전력 모듈 패키지 구조체 | |
JP5213884B2 (ja) | 半導体装置モジュール | |
JP5484429B2 (ja) | 電力変換装置 | |
CN106952897B (zh) | 半导体装置及其制造方法 | |
JP2011216564A (ja) | パワーモジュール及びその製造方法 | |
WO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011181879A (ja) | 半導体装置およびその製造方法 | |
JP2018133527A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2017168756A1 (ja) | 半導体装置 | |
JP5398269B2 (ja) | パワーモジュール及びパワー半導体装置 | |
JP2015126168A (ja) | パワーモジュール | |
US20160379912A1 (en) | Semiconductor device | |
WO2013118275A1 (ja) | 半導体装置 | |
WO2014141346A1 (ja) | 半導体装置 | |
JP5268660B2 (ja) | パワーモジュール及びパワー半導体装置 | |
JP6150866B2 (ja) | 電力半導体装置 | |
JP2009206406A (ja) | パワー半導体装置 | |
CN115206905A (zh) | 半导体装置和使用该半导体装置的半导体模块 | |
US11322452B2 (en) | Semiconductor module | |
WO2019163941A1 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP5987634B2 (ja) | パワー半導体モジュール | |
JP5840933B2 (ja) | 半導体装置 | |
US20170303385A1 (en) | Heat dissipating structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |