WO2021048906A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2021048906A1
WO2021048906A1 PCT/JP2019/035411 JP2019035411W WO2021048906A1 WO 2021048906 A1 WO2021048906 A1 WO 2021048906A1 JP 2019035411 W JP2019035411 W JP 2019035411W WO 2021048906 A1 WO2021048906 A1 WO 2021048906A1
Authority
WO
WIPO (PCT)
Prior art keywords
command value
voltage command
phase
voltage
current
Prior art date
Application number
PCT/JP2019/035411
Other languages
English (en)
French (fr)
Inventor
文則 中村
菊地　健
大輔 山中
拓也 梶山
藤井　俊行
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US17/635,415 priority Critical patent/US11936306B2/en
Priority to JP2020500926A priority patent/JP6676229B1/ja
Priority to PCT/JP2019/035411 priority patent/WO2021048906A1/ja
Priority to EP19944985.1A priority patent/EP4030612A4/en
Publication of WO2021048906A1 publication Critical patent/WO2021048906A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/0085—Partially controlled bridges
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing

Definitions

  • This disclosure is used for high-voltage DC power transmission, frequency converters, static VAR compensators, etc. with respect to power converters.
  • a modular multilevel converter is known as a large-capacity power converter installed in a power system.
  • Patent Document 1 Japanese Patent No. 5189105
  • the control mechanism sets a desired circulating voltage target value, and when the circulating voltage target value controls the assigned phase module branching, for example, the phase module branching It will be added as a target value to other target voltages.
  • the magnitude of the circulating voltage target value is considerably smaller than the magnitude of the voltage target value of each phase. Therefore, if the final control signal is generated by adding the circulating voltage target value to the voltage target value of each phase as disclosed in Patent Document 1, the controllability of the circulating current deteriorates. This is because the dynamic range of the control signal is limited by the hardware, so that the number of quantization bits corresponding to the circulating voltage target value becomes small.
  • An object of the present disclosure is to provide an MMC type power conversion device capable of accurately controlling a circulating current.
  • Other purposes and features of the present disclosure will be clarified in embodiments.
  • the power conversion device of one embodiment includes a plurality of leg circuits.
  • Each leg circuit includes a plurality of transducer cells cascaded to each other, and each transducer cell includes an energy storage device and a switching element.
  • the power conversion device further includes a control device and a plurality of individual controllers.
  • the control device generates a first voltage command value not based on the circulating current circulating between the plurality of leg circuits and a second voltage command value based on the circulating current for each leg circuit.
  • the plurality of individual controllers are provided corresponding to the plurality of converter cells, respectively, and control the opening and closing of the switching element of the corresponding converter cells based on the first voltage command value and the second voltage command value. Generates a gate control signal for.
  • Each individual controller has a comparator that generates a gate control signal by using pulse width modulation by comparing a first voltage command value with a carrier signal, and a pulse width of the gate control signal according to a second voltage command value. It includes a carrier generator that produces a carrier signal modulated by a second voltage command value so as to vary.
  • the circulating current can be controlled with high accuracy by modulating the carrier signal with the second voltage command value based on the circulating current.
  • FIG. 5 is a block diagram showing an overall configuration of a control device in the power conversion device according to the third embodiment. It is a figure which shows the structural example of the ⁇ connection type STATCOM.
  • FIG. 1 is a schematic configuration diagram of the power conversion device according to the first embodiment.
  • the power conversion device of FIG. 1 shows, for example, a power conversion device used for high-voltage DC transmission, or a power conversion device for forward conversion or reverse conversion in a frequency converter.
  • the power conversion device includes leg circuits 8a, 8b, 8c which are main circuits, and a control device 5 which controls these leg circuits 8.
  • the leg circuits 8a, 8b, and 8c will be referred to as the leg circuits 8 when they are generically or unspecified.
  • the leg circuit 8 is provided for each phase of multi-phase AC, is connected between the AC circuit 2 and the DC circuit 4, and performs power conversion between both circuits.
  • FIG. 1 shows a case where the AC circuit 2 is a three-phase AC, and three leg circuits 8a, 8b, and 8c are provided corresponding to the u-phase, v-phase, and w-phase, respectively. In the case of single-phase alternating current, two leg circuits are provided.
  • the AC terminals Nu, Nv, and Nw provided in the leg circuits 8a, 8b, and 8c, respectively, are connected to the AC circuit 2 via the interconnection transformer 3.
  • the AC circuit 2 is, for example, an AC power system including an AC power supply and the like. In FIG. 1, the connection between the AC terminals Nv and Nw and the interconnection transformer 3 is not shown for ease of illustration.
  • the DC terminals Np and Nn (that is, the positive side DC terminal Np and the negative side DC terminal Nn) commonly provided in each leg circuit 8 are connected to the DC circuit 4.
  • the DC circuit 4 is a DC power system including, for example, a DC power transmission network and another power conversion device that performs DC output.
  • the leg circuits 8a, 8b, and 8c may be connected to the AC circuit 2 via an interconnection reactor. Further, instead of the AC terminals Nu, Nv, Nw, the leg circuits 8a, 8b, 8c are provided with primary windings, respectively, and the leg circuits 8a, 8b, 8c are provided via the secondary windings magnetically coupled to the primary windings. It may be connected to the interconnection transformer 3 or the interconnection reactor in an alternating current manner. In this case, the primary winding may be the following reactors 7a and 7b.
  • leg circuit 8 is electrically (that is, DC or AC) via the connection portion provided in each leg circuit 8a, 8b, 8c such as the AC terminals Nu, Nv, Nw or the above-mentioned primary winding. Is connected to the AC circuit 2.
  • the leg circuit 8a is divided into a positive arm 13a from the positive DC terminal Np to the AC input terminal Nu and a negative arm 14a from the negative DC terminal Nn to the AC input terminal Nu.
  • the positive arm 13a is also referred to as an upper arm or a primary arm
  • the negative arm 14a is also referred to as a lower arm or a secondary arm.
  • the connection point between the positive arm 13a and the negative arm 14a is connected to the transformer 3 as a u-phase AC terminal Nu.
  • the positive DC terminal Np and the negative DC terminal Nn are connected to the DC circuit 4.
  • leg circuit 8b includes a positive arm 13b and a negative arm 14b
  • leg circuit 8c includes a positive arm 13c and a negative arm 14c. Since the leg circuits 8b and 8c have the same configuration as the leg circuits 8a, the leg circuits 8a will be described below as a representative.
  • the positive arm 13a includes a plurality of cascade-connected converter cells 1 and a reactor 7a.
  • the plurality of converter cells 1 and the reactor 7a are connected in series with each other.
  • the converter cell may be referred to as a cell for the sake of simplicity.
  • the converter cell 1 may be referred to as a submodule (SM).
  • the negative arm 14 includes a plurality of cascaded transducer cells 1 and a reactor 7b. The plurality of converter cells 1 and the reactor 7b are connected in series with each other.
  • the position where the reactor 7a is inserted may be any position of the positive arm 13 of the leg circuit 8a, and the position where the reactor 7b is inserted is any position of the negative arm 14 of the leg circuit 8a. You may. There may be a plurality of reactors 7a and 7b, respectively. The inductance values of each reactor may be different from each other. Further, only the reactor 7a of the positive arm 13 or only the reactor 7b of the negative arm 14 may be provided.
  • the power conversion device of FIG. 1 further includes an AC voltage detector 10, an AC current detector 15, DC voltage detectors 11a and 11b, and arm current detectors 9a and 9b provided in each leg circuit 8. Including. These detectors measure the amount of electricity (ie, current, voltage) used to control the power converter. The signals detected by these detectors are input to the control device 5.
  • the AC voltage detector 10 detects the u-phase voltage value Vacu, the v-phase voltage value Vacv, and the w-phase voltage value Vacw of the AC circuit 2.
  • the AC current detector 15 is provided in each of the u-phase, v-phase, and w-phase of the AC circuit 2, and detects the AC current value of each phase.
  • the DC voltage detector 11a detects the voltage of the positive DC terminal Np connected to the DC circuit 4.
  • the DC voltage detector 11b detects the voltage of the negative DC terminal Nn connected to the DC circuit 4.
  • the arm current detectors 9a and 9b provided in the leg circuit 8a for the u phase detect the arm current Iup flowing through the positive arm 13a and the arm current Inun flowing through the negative arm 14a, respectively.
  • the arm current detectors 9a and 9b provided in the leg circuit 8b for the v-phase detect the positive arm current Ivp and the negative arm current Ivn, respectively.
  • the arm current detectors 9a and 9b provided in the leg circuit 8c for the w-phase detect the positive arm current Iwp and the negative arm current Iwn, respectively.
  • the arm currents Iup, Iun, Ivp, Ivn, Iwp, and Iwn are positive currents flowing in the direction from the positive DC terminal Np to the negative DC terminal Nn.
  • FIG. 2 is a block diagram showing a configuration example of the converter cell of FIG.
  • the converter cell 1 as an example includes a main circuit 60H, an individual controller 61 for the converter cell, and a communication device 62.
  • the main circuit of the converter cell is also called the submodule main circuit.
  • the individual controller 61 for the converter cell is also referred to as a submodule individual controller 61.
  • FIG. 2 shows the configuration of a half-bridge type main circuit 60H as the main circuit 60H.
  • a bridge circuit having another configuration may be used instead of the main circuit 60H.
  • the half-bridge type main circuit 60H includes semiconductor switching elements 1a and 1b connected in series with each other, diodes 1c and 1d, and a DC capacitor 1e as an energy storage device.
  • a semiconductor switching element is also simply referred to as a switching element.
  • the diodes 1c and 1d are connected to the switching elements 1a and 1b in antiparallel (parallel and antibias direction), respectively.
  • the DC capacitor 1e is connected in parallel with the series connection circuit of the switching elements 1a and 1b to smooth the DC voltage.
  • the connection node of the switching elements 1a and 1b is connected to the input / output terminal 1p on the positive side, and the connection node of the switching element 1b and the DC capacitor 1e is connected to the input / output terminal 1n on the negative side.
  • the switching elements 1a and 1b are controlled so that one is in the on state and the other is in the off state.
  • the switching element 1a is on and the switching element 1b is off, a voltage is applied between both ends of the DC capacitor 1e between the input / output terminals 1p and 1n.
  • the input / output terminal 1p becomes the positive side voltage
  • the input / output terminal 1n becomes the negative side voltage.
  • the switching element 1a is in the off state and the switching element 1b is in the on state
  • the voltage between the input / output terminals 1p and 1n is 0V.
  • the main circuit 60H shown in FIG. 2 can output a zero voltage or a positive voltage by alternately turning on the switching elements 1a and 1b.
  • the magnitude of the positive voltage depends on the voltage of the DC capacitor 1e.
  • the diodes 1c and 1d are provided for protection when a reverse voltage is applied to the switching elements 1a and 1b.
  • the individual controller 61 controls on and off of the switching elements 1a and 1b provided in the main circuit 60H based on the arm voltage command value and the circulating voltage command value received from the control device 5 of FIG. Specifically, the individual controller 61 outputs gate control signals Ga and Gb to the control electrodes of the switching elements 1a and 1b, respectively.
  • the individual controller 61 detects the voltage value of the DC capacitor 1e and converts the detected voltage value into A / D (Analog to Digital). The individual controller 61 uses the detected capacitor voltage actual measurement value Vci for voltage control of the DC capacitor 1e. Further, the submodule individual controller 61 transmits the detected capacitor voltage actual measurement value Vci to the control device 5 by the communication device 62.
  • the communication device 62 receives the arm voltage command value and the circulation voltage command value from the control device 5 by communicating with the communication circuit (52 in FIG. 10) provided in the control device 5 of FIG. Further, the communication device 62 transmits the measured capacitor voltage Vci after A / D conversion detected by the individual controller 61 to the control device 5. As the communication method between the communication device 62 and the control device 5, it is desirable to use an optical communication method from the viewpoint of noise resistance.
  • FIG. 3 is a circuit diagram showing a modified example of the main circuit of the converter cell of FIG.
  • the converter cell 1 shown in FIG. 3A includes a full-bridge type main circuit 60F.
  • the main circuit 60F is different from the main circuit 60H of FIG. 3A in that it further includes switching elements 1f and 1g connected in series and diodes 1h and 1i connected in antiparallel to the switching elements 1f and 1g, respectively. different.
  • the entire switching elements 1f and 1g are connected in parallel with the series connection circuit of the switching elements 1a and 1b, and are also connected in parallel with the DC capacitor 1e.
  • the input / output terminal 1p is connected to the connection node of the switching elements 1a and 1b, and the input / output terminal 1n is connected to the connection node of the switching elements 1f and 1g.
  • the main circuit 60F shown in FIG. 3A is controlled so that the switching element 1g is always on, the switching element 1f is always off, and the switching elements 1a and 1b are alternately turned on during normal operation. As a result, the main circuit 60F can output a zero voltage or a positive voltage between the input / output terminals 1p and 1n.
  • the main circuit 60F shown in FIG. 3A can output a zero voltage or a negative voltage between the input / output terminals 1p and 1n by a control different from that during normal operation. Specifically, by turning off the switching element 1g, turning on the switching element 1f, and turning on the switching elements 1a and 1b alternately, it is possible to output a zero voltage or a negative voltage.
  • the converter cell 1 shown in FIG. 3B includes a mixed type main circuit 60Hyb.
  • the main circuit 60Hyb has a configuration in which the switching element 1f is removed from the main circuit 60F in FIG. 3A, and other points of the main circuit 60Hyb are the same as in the case of FIG. 3A.
  • the main circuit 60Hyb of FIG. 3B is controlled so that the switching element 1g is always on and the switching elements 1a and 1b are alternately turned on during normal operation. As a result, the main circuit 60Hyb can output a zero voltage or a positive voltage between the input / output terminals 1p and 1n. On the other hand, the main circuit 60Hyb may output a negative voltage when the switching elements 1a and 1g are turned off, the switching element 1b is turned on, and the current flows from the input / output terminal 1n to the input / output terminal 1p. it can.
  • switching elements 1a, 1b, 1f, and 1g shown in FIGS. 2, 3 (A), and 3 (B) self-extinguishing switching elements capable of controlling both on and off operations are used. Be done.
  • an IGBT Insulated Gate Bipolar Transistor
  • GCT Gate Commutated Turn-off thyristor
  • the main circuits 60H, 60H, and 60Hyb may be collectively referred to as the main circuit 60.
  • the main circuit 60 constituting the converter cell 1 may have a configuration other than that shown in FIGS. 2, 3 (A), and 3 (B).
  • FIG. 4 is a block diagram showing the overall configuration of the control device of FIG. FIG. 4 also shows a main circuit 60 and an individual controller 61 provided in each converter cell 1.
  • the communication device 62 is not shown in order to facilitate the illustration.
  • control device 5 includes an all-arm common controller 20, a u-phase arm individual controller 40a, a v-phase arm individual controller 40b, and a w-phase arm individual controller 40c.
  • the all-arm common controller 20 generates AC voltage command values Vacuref, Vacvref, and Vacwref for each phase based on the measured arm current value and the measured AC voltage value. Further, the all-arm common controller 20 outputs a DC voltage command value Vdcref. Further, the all-arm common controller 20 generates an average value ⁇ Vci> of the capacitor voltage from the measured value of the capacitor voltage of each converter cell 1. As described with reference to FIG. 7, the average value ⁇ Vci> of the capacitor voltage is calculated for each of various units.
  • the u-phase arm individual controller 40a generates a u-phase arm voltage command value based on the u-phase AC voltage command value Vacuref and the DC voltage command value Vdcref received from the all-arm common controller 20.
  • the u-phase arm voltage command value includes a u-phase positive arm voltage command value Vupref output to the u-phase positive arm 13a and a u-phase negative arm voltage command value Vunref output to the u-phase negative arm 14a. including.
  • the u-phase arm individual controller 40a further generates a u-phase circulating voltage command value Vccuref based on the capacitor voltage average value ⁇ Vci> received from the all-arm common controller 20 and the current u-phase circulating current value. ..
  • the u-phase circulating voltage command value Vccuref is a voltage command value that is commonly output to each converter cell 1 of the u-phase positive side arm 13a and the u-phase negative side arm 14a in order to control the u-phase circulating current.
  • the u-phase arm individual controller 40a further outputs the u-phase positive side capacitor voltage average value Vcup to each individual controller 61 of the u-phase positive side arm 13a. Further, the u-phase arm individual controller 40a outputs the u-phase negative side capacitor voltage average value Vkun to each individual controller 61 of the u-phase negative side arm 14a.
  • the v-phase arm individual controller 40b generates a v-phase arm voltage command value based on the v-phase AC voltage command value Vacvref and the DC voltage command value Vdcref.
  • the v-phase arm voltage command value includes a v-phase positive side arm voltage command value Vvpref output to the v-phase positive side arm 13b and a v-phase negative side arm voltage command value Vvnref output to the v-phase negative side arm 14b.
  • the v-phase individual controller 40b further generates a v-phase circulating voltage command value Vccvref based on the capacitor voltage average value ⁇ Vci> received from the all-arm common controller 20 and the current v-phase circulating current value. ..
  • the v-phase circulating voltage command value Vccvref is a voltage command value that is commonly output to each converter cell 1 of the v-phase positive side arm 13b and the v-phase negative side arm 14b in order to control the v-phase circulating current.
  • the v-phase arm individual controller 40b further outputs the v-phase positive side capacitor voltage average value Vcvp to each individual controller 61 of the v-phase positive side arm 13b. Further, the v-phase arm individual controller 40b outputs the v-phase negative side capacitor voltage average value Vcvn to each individual controller 61 of the v-phase negative side arm 14b.
  • the w-phase arm individual controller 40c generates a w-phase arm voltage command value based on the w-phase AC voltage command value Vacref and the DC voltage command value Vdcref.
  • the w-phase arm voltage command value includes a w-phase positive side arm voltage command value Vwpref output to the w-phase positive side arm 13c and a w-phase negative side arm voltage command value Vwnref output to the w-phase negative side arm 14c.
  • the w-phase arm individual controller 40c further generates a w-phase circulating voltage command value Vccwref based on the capacitor voltage average value ⁇ Vci> received from the all-arm common controller 20 and the current w-phase circulating current value. ..
  • the w-phase circulating voltage command value Vccwref is a voltage command value that is commonly output to each converter cell 1 of the w-phase positive side arm 13c and the w-phase negative side arm 14c in order to control the w-phase circulating current.
  • the w-phase arm individual controller 40c further outputs the w-phase positive side capacitor voltage average value Vcwp to each individual controller 61 of the w-phase positive side arm 13c. Further, the w-phase arm individual controller 40c outputs the w-phase negative side capacitor voltage average value Vcwn to each individual controller 61 of the w-phase negative side arm 14c.
  • the arm individual controllers 40a, 40b, and 40c of each phase send the arm voltage command value, the circulating voltage command value, and the capacitor voltage average value to the submodule individual controller 61 of the corresponding converter cell 1 via the optical communication path.
  • the arm voltage command value is also referred to as a first voltage command value
  • the circulating voltage command value is also referred to as a second voltage command value.
  • FIG. 5 is a block diagram showing an example of the hardware configuration of the control device 5 shown in FIGS. 1 and 4.
  • the control device 5 in the case of FIG. 5 is configured based on a computer.
  • the control device 5 includes one or more input converters 70, one or more sample hold (S / H) circuits 71, a multiplexer (MUX) 72, and an A / D. Includes converter 73.
  • the control device 5 includes one or more CPUs (Central Processing Units) 74, a RAM (Random Access Memory) 75, and a ROM (Read Only Memory) 76.
  • the control device 5 includes one or more input / output interfaces 77, an auxiliary storage device 78, and a bus 79 that interconnects the above components.
  • the input converter 70 includes an auxiliary transformer (not shown) for each input channel.
  • Each auxiliary transformer converts the detection signal by each electric quantity detector of FIG. 1 into a signal of a voltage level suitable for subsequent signal processing.
  • the sample hold circuit 71 is provided for each input converter 70.
  • the sample hold circuit 71 samples and holds a signal representing the amount of electricity received from the corresponding input converter 70 at a predetermined sampling frequency.
  • the multiplexer 72 sequentially selects the signals held in the plurality of sample hold circuits 71.
  • the A / D converter 73 converts the signal selected by the multiplexer 72 into a digital value. By providing a plurality of A / D converters 73, A / D conversion may be executed in parallel for the detection signals of the plurality of input channels.
  • the CPU 74 controls the entire control device 5 and executes arithmetic processing according to a program.
  • the RAM 75 as the volatile memory and the ROM 76 as the non-volatile memory are used as the main memory of the CPU 74.
  • the ROM 76 stores programs, setting values for signal processing, and the like.
  • the auxiliary storage device 78 is a non-volatile memory having a larger capacity than the ROM 76, and stores programs, electric energy detection value data, and the like.
  • the input / output interface 77 is an interface circuit for communication between the CPU 74 and an external device.
  • One of the input / output interfaces 77 is connected to the communication device 52 shown in FIG.
  • At least a part of the control device 5 can be configured by using circuits such as FPGA (Field Programmable Gate Array) and ASIC (Application Specific Integrated Circuit).
  • the individual controller 61 for each converter cell can also be configured based on a computer as in the case of the control device 5, and at least a part thereof can be configured by using circuits such as FPGA and ASIC. Can be done.
  • at least a part of the control device 5 and at least a part of the submodule individual controller 61 can be configured by an analog circuit.
  • FIG. 6 is a block diagram showing the operation of the all-arm common controller of FIG.
  • the all-arm common controller 20 includes an AC control unit 35, a DC control unit 36, a current calculator 21, and an average value calculator 22.
  • the functions of these components are realized, for example, by the CPU 74 of FIG.
  • the AC control unit 35 is based on the AC voltage measured values Vaku, Vacv, and Vacw of each phase, the AC current measured values of each phase detected by the AC current detector 15, and the AC current values Iacu, Iacv, and Iacw. , AC voltage command values Vacuref, Vacvref, Vacwref are generated. The detailed operation of the AC control unit 35 will be described later with reference to FIG.
  • the DC control unit 36 generates a DC voltage command value Vdcref.
  • the configuration of the DC control unit 36 differs between the case where the power conversion device operates as a rectifier that supplies power from the AC circuit to the DC circuit and the case where the power conversion device operates as an inverter.
  • the DC control unit 36 When the power converter operates as a rectifier, the DC control unit 36 generates a DC voltage command value Vdcref based on the measured DC voltage values Vdcp and Vdcn.
  • the DC control unit 36 uses the AC voltage measured values Vac, Vacv, Vacw, the AC current measured values of each phase detected by the AC current detector 15, and the DC current value Idc.
  • the DC voltage command value Vdcref is generated based on. The detailed operation of the DC control unit 36 will be described later with reference to FIG.
  • the current calculator 21 calculates the DC current values Idc, the AC current values Iac, Iacv, and Iacw, and the circulating current values Iccu, Iccv, and Iccw based on the measured arm current values. Specifically, the procedure is as follows.
  • the connection point between the positive arm 13a and the negative arm 14b of the u-phase leg circuit 8a is the u-phase AC terminal Nu.
  • the u-phase AC terminal Nu is connected to the transformer 3.
  • the current flowing from the u-phase alternating current terminal Nu toward the transformer 3 is defined as the u-phase alternating current Iacu.
  • the average value of the u-phase positive side arm current Iup and the u-phase negative side arm current Iun is defined as Icomu, and the common current flowing through both arms 13a and 14b is defined as Icomu.
  • the v-phase positive side arm current Ivp and the v-phase negative side arm current Ivn are used.
  • Iacv Ivp-Ivn...
  • Icomv (Ivp + Ivn) / 2 ... (4) Therefore, the v-phase alternating current Iacv and the v-phase leg current Icomv can be calculated.
  • the w phase positive side arm current Iwp and the w phase negative side arm current Iwn are used.
  • Iacw Iwp-Iwn ...
  • Icomw (Iwp + Iwn) / 2 ... (6) Therefore, the w-phase alternating current Iacw and the w-phase leg current Icomw can be calculated.
  • the positive DC terminals of the leg circuits 8a, 8b, 8c of each phase are commonly connected as positive DC terminals Np, and the negative DC terminals are commonly connected as negative DC terminals Nn.
  • the DC current component included in the leg current can equalize the current capacity of the cell if it is evenly shared by each phase.
  • the difference between the leg current and 1/3 of the DC current value can be calculated as the current value of the circulating current that does not flow in the DC circuit 4 but flows between the legs of each phase.
  • Iccv Icomv-Idc / 3 ... (9)
  • Iccw Icomw-Idc / 3 ... (10) Can be calculated as.
  • FIG. 7 is a diagram for explaining the operation of the mean value calculator in the common controller for all arms of FIG.
  • the mean value calculator 22 calculates the mean value ⁇ Vci> for each of the various units from the individual capacitor voltage measured values Vci detected in each converter cell 1.
  • the mean value calculator 22 calculates the average value Vcall of all capacitor voltages in the entire power conversion device.
  • the mean value calculator 22 calculates the capacitor voltage average value Vcup in the u-phase positive side arm 13a, the capacitor voltage average value Vkun in the u-phase negative side arm 14a, and the capacitor voltage average value Vcu in the entire u-leg circuit 8a. To do.
  • the average value calculator 22 has a capacitor voltage average value Vcvp in the v-phase positive side arm 13b, a capacitor voltage average value Vcvn in the v-phase negative side arm 14b, and a capacitor voltage average value Vcv in the entire v-leg circuit 8b. To calculate.
  • the mean value calculator 22 obtains the capacitor voltage average value Vcwp in the w-phase positive side arm 13c, the capacitor voltage average value Vcwn in the w-phase negative side arm 14c, and the capacitor voltage average value Vcw in the entire w-leg circuit 8c. calculate.
  • the average value ⁇ Vci> is used as a general term for the various average values described above.
  • FIG. 8 is a diagram for explaining the operation of the AC control unit in the all-arm common controller of FIG.
  • the AC control unit 35 includes a calculator 23, a reactive power controller 25, a reactive current controller 27, a DC capacitor voltage controller 29, and an active current controller 31.
  • the AC control unit 35 further includes subtractors 24, 26, 28, 30 and a two-phase / three-phase converter 32.
  • the calculator 23 calculates the measured AC voltage values of each phase, Vaku, Vacv, and Vacw, the measured AC current values of each phase of the AC circuit 2 detected by the AC current detector 15, and the current calculator 21 of FIG. Receives the AC current values Iacu, Iacv, and Iacw.
  • the calculator 23 calculates the reactive power value Pr based on the measured AC voltage values of each phase, Vacu, Vacv, and Vacw, and the measured AC current values of each phase. Further, the arithmetic unit 23 calculates the active current value Ia and the reactive current value Ir based on the measured AC voltage values Vaku, Vacv, and Vacw of each phase and the calculated AC current values Iacu, Iacv, and Iacw.
  • the subtractor 24 calculates the deviation between the given invalid power command value Prref and the invalid power value Pr calculated by the arithmetic unit 23.
  • the reactive power controller 25 generates the reactive current command value Irref by performing an operation on the deviation calculated by the subtractor 24.
  • the ineffective power controller 25 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation. Alternatively, as the ineffective power controller 25, the configuration of another controller used for feedback control may be used.
  • the configuration of the AC control unit 35 is described with a configuration including the reactive power controller 25.
  • a system voltage controller that calculates the deviation between the system voltage command value and the system voltage measured value may be provided. As a result, feedback control is performed so that the measured system voltage value becomes equal to the system voltage command value.
  • the subtractor 26 calculates the deviation between the reactive current command value Irref and the reactive current value Ir calculated by the arithmetic unit 23.
  • the reactive current controller 27 generates the reactive voltage command value Vrref by performing an operation on the deviation calculated by the subtractor 26.
  • the reactive current controller 27 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, or can be configured as a PID controller that further performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the subtractor 28 calculates the deviation between the command value Vcalref given for the average value of all capacitor voltages and the average value Vcall of all capacitor voltages. As described with reference to FIG. 7, the total capacitor voltage average value Vcal is the average of the actual capacitor voltage Vci of each submodule in the entire power conversion device.
  • the DC capacitor voltage controller 29 generates an effective current command value Iaref by performing an operation on the deviation calculated by the subtractor 28.
  • the DC capacitor voltage controller 29 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the subtractor 30 calculates the deviation between the effective current command value Iaref and the effective current value Ia calculated by the arithmetic unit 23.
  • the effective current controller 31 generates an effective voltage command value Valef by performing an operation on the deviation calculated by the subtractor 30.
  • the effective current controller 31 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, or can be configured as a PID controller that further performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the two-phase / three-phase converter 32 converts the effective voltage command value Valeff and the invalid voltage command value Vrref from the u-phase AC voltage command value Vacuref, the v-phase AC voltage command value Vacvreff, and the w-phase AC voltage command value Vacwref. To generate.
  • the coordinate transformation by the two-phase / three-phase converter 32 can be realized by, for example, an inverse Park transformation and an inverse Clarke transformation.
  • the coordinate transformation by the two-phase / three-phase converter 32 can be realized by the inverse park transformation and the space vector transformation.
  • FIG. 9 is a diagram for explaining the operation of the DC control unit in the controller common to all arms of FIG.
  • FIG. 9A shows a functional block diagram when the power conversion device operates as a rectifier that supplies power from the AC circuit to the DC circuit.
  • FIG. 9B shows a functional block diagram when the power conversion device operates as an inverter that supplies active power from the DC circuit to the AC circuit.
  • the power conversion device provided at one end of the DC transmission line includes the DC control unit having the configuration shown in FIG. 9A, and the power conversion device provided at the other end of the DC transmission line has the configuration shown in FIG. 9B. Includes DC control unit.
  • the DC control unit 36 for the rectifier includes the subtractor 80 and the DC controller 81.
  • the subtractor 80 calculates the deviation between the given DC terminal voltage command value and the DC terminal voltage measured value (Vdcp-Vdcn).
  • the DC terminal voltage measured value is a power transmission end voltage obtained from the DC voltage measured values Vdcp and Vdcn detected by the DC voltage detectors 11a and 11a and b.
  • the DC controller 81 generates a DC voltage command value Vdcref by performing a predetermined calculation on the above deviation.
  • the DC controller 81 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to the above deviation, or can be configured as a PID controller that further performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the DC control unit 36 for the inverter includes an arithmetic unit 82, subtractors 83 and 85, an active power controller 84, and a DC current controller 86.
  • the arithmetic unit 82 receives the measured AC voltage values of each phase, Vacu, Vacv, and Vacw, and the measured AC current values of each phase of the AC circuit 2 detected by the AC current detector 15. The arithmetic unit 82 calculates the active power value Pa based on these voltage values and current values. The subtractor 83 calculates the deviation between the given active power command value Paref and the calculated active power value Pa.
  • the active power controller 84 generates a DC current command value Idcref by performing an operation on the deviation calculated by the subtractor 83.
  • the active power controller 84 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation. Alternatively, as the active power controller 84, the configuration of another controller used for feedback control may be used.
  • the subtractor 85 calculates the deviation between the DC current command value Idcref and the DC current value Idc. As described with reference to FIG. 6, the DC current value Idc is calculated by the current calculator 21 using the measured arm current values Iup, Iun, Ivp, Ivn, Iwp, and Iwn.
  • the DC current controller 86 generates a DC voltage command value Vdcref by performing an operation on the deviation calculated by the subtractor 85.
  • the DC current controller 86 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation. Alternatively, as the DC current controller 86, the configuration of another controller used for feedback control may be used.
  • FIG. 10 is a block diagram showing the operation of the u-phase arm individual controller.
  • the u-phase arm individual controller 40a includes a positive command generator 41, a negative command generator 42, an interphase balance controller 43, a positive / negative balance controller 44, and a circulating current controller 51.
  • the u-phase arm individual controller 40a further includes adders 45, 46, 47 and subtractors 48, 49, 50.
  • the adder 45 adds the DC voltage command value Vdcref and the value obtained by multiplying the u-phase AC voltage command value Vacuref by -1 by the positive command generator 41. As a result, the u-phase positive side arm voltage command value Vupref is generated.
  • the adder 46 adds the DC voltage command value Vdcref and the value obtained by multiplying the u-phase AC voltage command value Vacuref by +1 by the negative command generator 42. As a result, the u-phase negative arm voltage command value Vunref is generated.
  • the subtractor 48 calculates the deviation between the total capacitor voltage mean value Vcal and the u-phase capacitor voltage mean value Vcu. This deviation means the variation of the capacitor voltage between different phases.
  • the interphase balance controller 43 performs an operation on the deviation calculated by the subtractor 48.
  • the interphase balance controller 43 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the subtractor 49 calculates the deviation between the u-phase positive side capacitor voltage mean value Vcup and the u-phase negative side capacitor voltage mean value Vkun. This deviation means the variation of the capacitor voltage between the u-phase positive side arm 13a and the u-phase negative side arm 14a.
  • the positive / negative balance controller 44 performs an operation on the deviation calculated by the subtractor 49.
  • the positive / negative balance controller 44 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the adder 47 generates the u-phase circulating current command value Iccuref by adding the calculation result by the interphase balance controller 43 and the calculation result by the positive / negative balance controller 44.
  • the subtractor 50 calculates the deviation between the u-phase circulating current command value Iccuref and the u-phase circulating current Iccu.
  • the circulating current controller 51 generates a u-phase circulating voltage command value Vccuref by performing an operation on the deviation calculated by the subtractor 50.
  • the circulating current controller 51 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation. Alternatively, as the circulating current controller 51, the configuration of another controller used for feedback control may be used.
  • the communication device 52 has a u-phase positive side arm voltage command value Vupref, a u-phase circulating voltage command value Vccuref, and a u-phase positive side arm with respect to the individual controller 61 of each converter cell 1 constituting the u-phase positive side arm 13a.
  • the side capacitor average value Vcup is transmitted.
  • the communication device 52 has a u-phase negative side arm voltage command value Vunref, a u-phase circulating voltage command value Vccuref, and u for the individual controller 61 of each converter cell 1 constituting the u-phase negative side arm 14a.
  • the average value Vkun of the phase-negative capacitor is transmitted.
  • the calculation of the u-phase positive side arm voltage command value Vupref and the u-phase negative side arm voltage command value Vunref and the calculation of the u-phase circulating voltage command value Vccuref are independent of each other. Therefore, the calculation cycle of the u-phase circulating voltage command value Vccuref can be shorter than the calculation cycle of the u-phase positive side arm voltage command value Vupref and the u-phase negative side arm voltage command value Vunref. As a result, the controllability of the circulating current, which changes faster than the alternating current of the alternating current circuit 2 and the direct current of the direct current circuit 4, can be improved.
  • FIG. 11 is a block diagram showing the operation of the sub-module individual controller for the u-phase positive side arm.
  • the illustration of the A / D converter for converting the measured capacitor voltage value Vci into a digital value is omitted.
  • the illustration of the communication device 62 that communicates between the submodule individual controller 61 and the control device 5 is omitted.
  • the submodule individual controller 61 includes a capacitor voltage controller 64, a carrier generator 65, a comparator 67, a subtractor 63, and an adder 66.
  • the subtractor 63 calculates the deviation between the u-phase positive side capacitor voltage mean value Vcup as the capacitor voltage command value and the capacitor voltage measured value Vci. As described with reference to FIG. 10, the u-phase positive capacitor voltage mean value Vcup is received from the corresponding u-phase arm individual controller 40a. The capacitor voltage measured value Vci is detected in the corresponding submodule main circuit 60.
  • the capacitor voltage controller 64 performs an operation on the deviation calculated by the subtractor 63.
  • the capacitor voltage controller 64 can be configured as a PI controller that performs proportional calculation and integral calculation with respect to this deviation, and can also be configured as a PID controller that performs differential calculation.
  • the configuration of another controller used for feedback control may be used.
  • the adder 66 generates the final u-phase positive arm voltage command value Vupref * by adding the u-phase positive arm voltage command value Vupref and the output of the capacitor voltage controller 64.
  • the carrier generator 65 generates a carrier signal CS used in phase shift PWM (Pulse Width Modulation) control.
  • the phase shift PWM control shifts the timing of the PWM signals output to each of the plurality of converter cells 1 constituting the u-phase positive side arm 13a. Thereby, the harmonic component included in the combined voltage of the output voltage of each converter cell 1 can be reduced.
  • the submodule individual controller 61 provided in each converter cell 1 generates carrier signals CS that are out of phase with each other based on the common reference phase ⁇ i received from the control device 5.
  • the carrier generator 65 modulates the generated carrier signal CS according to the u-phase circulating voltage command value Vccuref. Then, the carrier generator 65 outputs the modulated carrier signal to the comparator 67 in the subsequent stage.
  • the pulse width of the PWM signals that is, the gate control signals Ga and Gb
  • the pulse width of the PWM signals generated in the comparator 67 in the subsequent stage changes according to the u-phase circulating voltage command value Vccuref.
  • the deviation between the u-phase circulating current command value Iccuref and the u-phase circulating current Iccu is controlled to be smaller. Specific examples of the modulation method of the carrier signal CS in the carrier generator 65 will be described later with reference to FIGS. 12 and 13.
  • the comparator 67 compares the u-phase positive side arm voltage command value Vupref * with the modulated carrier signal CS based on the u-phase circulating voltage command value Vccuref. According to this comparison result, the comparator 67 generates gate control signals Ga and Gb as PWM modulation signals for controlling the switching elements 1a and 1b constituting the submodule main circuit 60.
  • the gate control signals Ga and Gb are supplied to the control electrodes of the switching elements 1a and 1b of FIG. 2, respectively.
  • the output voltage of the submodule main circuit 60 is controlled according to the u-phase circulating current Iccu.
  • modulation method of carrier signal CS For example, baseline modulation and frequency modulation will be described as specific examples of the modulation method of the carrier signal CS.
  • the modulation method of the carrier signal CS is not limited to the methods shown below. If the pulse width of the finally generated gate control signal can be controlled to change according to the circulating voltage command value (for example, the larger the circulating current command value, the wider the pulse width of the gate control signal). Any modulation method may be used.
  • FIG. 12 is a diagram for explaining a first modulation method of the carrier signal.
  • the baseline BL which is the reference potential of the carrier signal CS, changes according to the circulating voltage command values Vccuref, Vccvref, and Vccwref.
  • FIG. 12A shows the waveforms of the carrier signal CS, the u-phase positive arm voltage command value Vupref *, and the generated gate control signal Ga when baseline modulation is not performed.
  • FIG. 12B shows the waveforms of the carrier signal CS, the u-phase positive arm voltage command value Vupref *, and the generated gate control signal Ga when baseline modulation is performed.
  • the waveform of the u-phase positive arm voltage command value Vupref * is the same in the case of FIG. 12A and the case of FIG. 12B.
  • a triangular wave is used as the carrier signal CS.
  • the characteristics of the carrier signal CS other than the baseline BL are common to the case of FIG. 12A and the case of FIG. 12B.
  • the signal waveforms shown in FIGS. 12 (A) and 12 (B) are exaggerated for the sake of explanation, and do not show the actual signal waveforms as they are.
  • the gate control signal Ga indicates a high level (H level).
  • the gate control signal Gb indicates a low level (L level).
  • the switching element 1a is controlled to be in the on state, and the switching element 1b is controlled to be in the off state.
  • a voltage between both ends of the DC capacitor 1e is applied between the input / output terminals 1p and 1n.
  • the gate control signal Ga indicates the L level.
  • the gate control signal Gb indicates the H level.
  • the switching element 1a is turned off and the switching element 1b is turned on. As a result, the potential difference between the input / output terminals 1p and 1n becomes 0V.
  • the pulse width of the gate control signal Ga changes according to the change in the baseline BL.
  • the pulse width of the gate control signal Ga becomes larger.
  • the pulse width of the gate control signal Ga becomes smaller. In this way, the pulse width of the gate control signal Ga can be changed by changing the baseline BL according to the circulating voltage command value.
  • the comparator 67 changes the gate control signal Gb so as to be complementary to the gate control signal Ga.
  • FIG. 13 is a diagram for explaining a second modulation method of the carrier signal.
  • the frequency of the carrier signal CS changes according to the circulating voltage command values Vccuref, Vccvref, and Vccwref.
  • FIG. 13 shows the waveforms of the carrier signal CS, the u-phase positive arm voltage command value Vupref *, the generated gate control signal Ga, and the u-phase circulating voltage command value Vccuref.
  • a sawtooth pulse waveform is used as the carrier signal CS.
  • the waveform of each single pulse constituting the carrier signal CS is the same, but its generation frequency (that is, the frequency of the carrier signal CS) changes according to the u-phase circulating voltage command value Vccuref.
  • the pulse width of the gate control signal Ga becomes smaller.
  • the u-phase circulating voltage command value Vccuref the lower the frequency of the carrier signal CS, and as a result, the larger the pulse width of the gate control signal Ga.
  • the pulse width of the gate control signal Ga can be changed by changing the frequency of the carrier signal CS according to the circulating voltage command value.
  • the magnitude of the circulating current is considerably smaller than the magnitude of the arm current.
  • the magnitude of the circulating voltage command value is considerably smaller than the magnitude of the arm voltage command value.
  • the voltage command value to be supplied to each submodule is generated by adding the circulating voltage command value to the arm voltage command value.
  • the dynamic range in the communication between the control device 5 and the submodule individual controller 61 is limited, even if the number of quantization bits of the relatively large arm voltage command value is sufficient, it is relatively small. There arises a problem that the number of quantization bits of the circulating voltage command value becomes a small value. As a result, the accuracy of circulating current control deteriorates.
  • the arm voltage command value and the circulation voltage command value are separately transmitted from the control device 5 to the submodule individual controller 61. Therefore, since the bit width can be set small according to the magnitude of the circulating voltage command value regardless of the arm voltage command value, the number of quantization bits corresponding to the circulating voltage command value can be increased. Thereby, the accuracy of the circulating current control can be improved.
  • Another problem in controlling the circulating current is that the change in the circulating current is more rapid than the change in the alternating current and direct current.
  • the calculation cycle of the arm voltage command value is set to a relatively long time in consideration of the calculation time of the CPU. Then, the circulating current was also controlled in this calculation cycle. As a result, there is a problem that the response to a sudden change in the circulating current is slow. As a solution to this, it is not enough to simply shorten the calculation cycle of the circulating voltage command value. This is because the final voltage command value is calculated by simply adding the circulating voltage command value and the arm voltage command value, so that the circulating voltage command value and the arm voltage command value may interfere with each other. ..
  • the circulating voltage command value is used to modulate the carrier signal for PWM signal generation independently of the arm voltage command value. Therefore, in order to improve the controllability of the circulating current, which changes faster than the alternating current of the alternating current circuit 2 and the direct current of the direct current circuit 4, the calculation cycle of the circulating voltage command value is larger than the calculation cycle of the arm voltage command value. Can be shortened.
  • Embodiment 2 In the power conversion device of the second embodiment, the configuration of the individual submodule controller is different from that of the first embodiment. Since the other configurations of the power conversion device are the same as or similar to those of the first embodiment, the description will not be repeated.
  • FIG. 14 is a block diagram showing a configuration of a submodule individual controller 90 by the power change device of the second embodiment.
  • the sub-module individual controller 90 of FIG. 14 is different from the sub-module individual controller 61 of FIG. 11 in that the pulse width corrector 91 is further included.
  • the submodule individual controller 90 includes a capacitor voltage controller 64, a carrier generator 65, a comparator 67, a subtractor 63, and an adder 66. Since the operations of the subtractor 63, the capacitor voltage controller 64, and the adder 66 are the same as in the case of FIG. 11, the description will not be repeated.
  • the carrier generator 65 generates a carrier signal CS used in phase shift PWM (Pulse Width Modulation) control.
  • the phase shift PWM control shifts the timing of the PWM signals output to each of the plurality of converter cells 1 constituting the u-phase positive side arm 13a.
  • the carrier signal CS is not modulated based on the u-phase circulating voltage command value Vccuref.
  • the comparator 67 generates PWM modulation signals Ga0 and Gb0 by comparing the u-phase positive arm voltage command value Vupref * with the carrier signal CS.
  • the PWM modulation signals Ga0 and Gb0 are signals that are the sources of the gate control signals Ga0 and Gb, respectively.
  • the pulse width corrector 91 generates gate control signals Ga and Gb, respectively, by correcting the pulse widths of the PWM modulation signals Ga0 and Gb0 according to the u-phase circulating voltage command value Vccuref. For example, the pulse width corrector 91 sets the timing of the fall of the corresponding PWM modulation signal Ga0 to the u-phase circulating voltage command so that the pulse width of the gate control signal Ga increases as the u-phase circulating voltage command value Vccuref increases. It is changed according to the value Vccuref. Since the gate control signals Ga and Gb are complementary signals to each other, it is necessary to change the rising timing of the PWM modulation signal Gb0 according to the amount of change in the falling timing of the PWM modulation signal Ga0.
  • the gate control signals Ga and Gb generated by the pulse width corrector 91 are supplied to the control electrodes of the switching elements 1a and 1b of FIG. 2, respectively.
  • the output voltage of the submodule main circuit 60 is controlled according to the u-phase circulating current Iccu.
  • FIG. 15 is a block diagram showing the overall configuration of the control device in the power conversion device according to the third embodiment.
  • FIG. 15 also shows a submodule main circuit 60 provided in each converter cell 1.
  • the arrangement of the submodule individual controller 61 is different from that of the first embodiment. Specifically, the submodule individual controller 61 is arranged inside the control device 5. Therefore, an optical communication path for transmitting the gate control signals Ga and Gb is provided between the submodule individual controller 61 and the submodule main circuit 60. In FIG. 15, the optical communication device on the submodule individual controller 61 side and the optical communication device on the submodule main circuit 60 side are not shown.
  • Embodiment 4 an example in which the power conversion device described in the first to third embodiments is applied to a static power compensator called STATCOM (Static Synchronous Compensator) will be described.
  • STATCOM Static Synchronous Compensator
  • FIG. 16 is a diagram showing a configuration example of a delta connection type STATCOM.
  • the STATCOM 100 includes a power conversion circuit 110 and a control circuit 5 for controlling the power conversion circuit 110.
  • the power conversion circuit 110 includes leg circuits 111, 112, 113, each of which includes a plurality of converter cells 1 connected in cascade to each other.
  • the leg circuits 111, 112, and 113 are delta-connected to each other.
  • Each leg circuit 111, 112, 113 may be provided with a reactor 114 in series with a plurality of converter cells 1.
  • the STATCOM 110 is connected to a transmission line 101 provided in the AC circuit 2 (AC power system) via a transformer 102.
  • Each converter cell 1 constituting the leg circuits 111, 112, 113 may have any of the configurations described with reference to FIGS. 2 and 3.
  • the STATCOM 100 shown in FIG. 16 can be configured to include a configuration similar to the individual controller 61 provided in the control device 5 and each cell converter 1 described in the first to third embodiments. Therefore, the same effect as in the cases of the first to third embodiments can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

ＭＭＣ方式の電力変換装置において、制御装置（５）は、複数のレグ回路（８）間を循環する循環電流（Ｉｃｃｕ）に基づかない第１の電圧指令値（Ｖｕｐｒｅｆ，Ｖｕｎｒｅｆ）および循環電流（Ｉｃｃｕ）に基づく第２電圧指令値（Ｖｃｃｕｒｅｆ）を、レグ回路ごとに生成する。複数の個別制御器（６１）は、複数の変換器セル（１）にそれぞれ対応して設けられ、第１の電圧指令値および第２の電圧指令値に基づいて対応の変換器セルのスイッチング素子（１ａ）の開閉を制御するためのゲート制御信号（Ｇａ）を生成する。各個別制御器は、パルス幅変調を用いてゲート制御信号を生成する際に、ゲート制御信号のパルス幅が第２の電圧指令値に応じて変化するように、第２の電圧指令値によってキャリア信号（ＣＳ）を変調する。

Description

電力変換装置
　本開示は、電力変換装置に関し、高圧直流送電、周波数変換器、無効電力補償装置などに用いられる。
　電力系統に設置される大容量の電力変換装置として、モジュラーマルチレベル変換器（ＭＭＣ：Modular　Multilevel　Converter）が知られている。
　モジュラーマルチレベル変換器では、外部に流出することなく複数のレグ間を循環する循環電流が流れることがあり、この循環電流を０または一定値になるように制御する必要がある。循環電流を制御するための従来技術として、たとえば、特許第５１８９１０５号公報（特許文献１）に記載された方法が知られている。
　特許文献１に開示された電力変換装置によれば、「制御機構は希望する循環電圧目標値を設定し、該循環電圧目標値が、割り当てられた相モジュール分岐の制御時に、例えば当該相モジュール分岐の他の目標電圧に、目標値としてアドオンされる」と記載されている。
特許第５１８９１０５号公報
　通常、各相の電圧目標値の大きさに比べて循環電圧の目標値の大きさはかなり小さい。このため、上記特許文献１に開示されるように各相の電圧目標値に循環電圧目標値を加算することによって最終的な制御信号を生成すると、循環電流の制御性が悪くなる。なぜなら、制御信号のダイナミックレンジはハードウェアによって制限されるので、循環電圧目標値に対応する量子化ビット数が小さくなるからである。
　本開示は、上記の問題点を考慮してなされたものである。本開示の目的は、循環電流を精度良く制御することが可能なＭＭＣ方式の電力変換装置を提供することである。本開示のその他の目的及び特徴については実施の形態において明らかにする。
　一実施形態の電力変換装置は、複数のレグ回路を備える。各レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各変換器セルは、エネルギー蓄積器とスイッチング素子とを含む。電力変換装置は、さらに、制御装置と複数の個別制御器とを備える。制御装置は、複数のレグ回路間を循環する循環電流に基づかない第１の電圧指令値および循環電流に基づく第２電圧指令値を、レグ回路ごとに生成する。複数の個別制御器は、複数の変換器セルにそれぞれ対応して設けられ、第１の電圧指令値および第２の電圧指令値に基づいて対応の変換器セルのスイッチング素子の開閉を制御するためのゲート制御信号を生成する。各個別制御器は、第１の電圧指令値とキャリア信号との比較によるパルス幅変調を用いてゲート制御信号を生成するコンパレータと、ゲート制御信号のパルス幅が第２の電圧指令値に応じて変化するように、第２の電圧指令値によって変調されたキャリア信号を生成するキャリア生成器とを含む。
　上記の実施形態の電力変換装置によれば、循環電流に基づく第２の電圧指令値によってキャリア信号を変調することによって、循環電流を精度良く制御することができる。
実施の形態１による電力変換装置の概略構成図である。 図１の変換器セルの構成例を示すブロック図である。 図２の変換器セルの主回路の変形例を示す回路図である。 図１の制御装置の全体構成を示すブロック図である。 図１および図４に示す制御装置５のハードウェア構成の一例を示すブロック図である。 図４の全アーム共通制御器の動作を示すブロック図である。 図６の全アーム共通制御器における平均値演算器の動作について説明するための図である。 図６の全アーム共通制御器における交流制御部の動作について説明するための図である。 図６の全アーム共通制御器における直流制御部の動作について説明するための図である。 ｕ相アーム個別制御器の動作を示すブロック図である。 ｕ相正側アーム用のサブモジュール個別制御器の動作を示すブロック図である。 キャリア信号の第１の変調方法を説明するための図である。 キャリア信号の第２の変調方法を説明するための図である。 実施の形態２の電力変化装置によるサブモジュール個別制御器９０の構成を示すブロック図である。 実施の形態３における電力変換装置において、制御装置の全体構成を示すブロック図である。 Δ結線方式のＳＴＡＴＣＯＭの構成例を示す図である。
　以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。
　実施の形態１．
　［電力変換装置の概略構成］
　図１は、実施の形態１による電力変換装置の概略構成図である。図１の電力変換装置は、たとえば、高圧直流送電に用いられる電力変換装置、または周波数変換器における順変換用もしくは逆変換用の電力変換装置を示す。
　図１を参照して、電力変換装置は、主回路であるレグ回路８ａ，８ｂ，８ｃと、これらのレグ回路８を制御する制御装置５とを備える。以下、レグ回路８ａ，８ｂ，８ｃについて、総称する場合または不特定のものを示す場合、レグ回路８と記載する。
　レグ回路８は、多相交流の各相ごとに設けられ、交流回路２と直流回路４との間に接続され、両回路間で電力変換を行う。図１には交流回路２が三相交流の場合が示され、ｕ相、ｖ相、ｗ相にそれぞれ対応して３個のレグ回路８ａ，８ｂ，８ｃが設けられる。なお、単相交流の場合には、２個のレグ回路が設けられる。
　レグ回路８ａ，８ｂ，８ｃにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、連系変圧器３を介して交流回路２に接続される。交流回路２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと連系変圧器３との接続は図示していない。各レグ回路８に共通に設けられた直流端子Ｎｐ，Ｎｎ（すなわち、正側直流端子Ｎｐ，負側直流端子Ｎｎ）は、直流回路４に接続される。直流回路４は、たとえば、直流送電網および直流出力を行う他の電力変換装置などを含む直流電力系統である。
　図１の連系変圧器３を用いる代わりに、レグ回路８ａ，８ｂ，８ｃは、連系リアクトルを介して交流回路２に接続した構成としても良い。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路８ａ，８ｂ，８ｃにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路８ａ，８ｂ，８ｃが連系変圧器３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル７ａ，７ｂとしてもよい。すなわち、レグ回路８は、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路８ａ，８ｂ，８ｃに設けられた接続部を介して電気的（すなわち、直流的または交流的）に交流回路２に接続される。
　レグ回路８ａは、正側直流端子Ｎｐから交流入力端子Ｎｕまでの正側アーム１３ａと、負側直流端子Ｎｎから交流入力端子Ｎｕまでの負側アーム１４ａとに区分される。正側アーム１３ａを上アームまたは１次アームとも称し、負側アーム１４ａを下アームまたは２次アームとも称する。正側アーム１３ａと負側アーム１４ａとの接続点が、ｕ相交流端子Ｎｕとして変圧器３と接続される。正側直流端子Ｎｐおよび負側直流端子Ｎｎが直流回路４に接続される。
　同様に、レグ回路８ｂは正側アーム１３ｂと負側アーム１４ｂとを含み、レグ回路８ｃは正側アーム１３ｃと負側アーム１４ｃとを含む。レグ回路８ｂ，８ｃはレグ回路８ａと同様の構成を有しているので、以下、レグ回路８ａを代表として説明する。
　レグ回路８ａにおいて、正側アーム１３ａは、カスケード接続された複数の変換器セル１と、リアクトル７ａとを含む。複数の変換器セル１とリアクトル７ａとは互いに直列接続されている。以下、簡単のために変換器セルをセルと称する場合がある。また、変換器セル１をサブモジュール（ＳＭ）と称する場合がある。同様に、負側アーム１４は、カスケード接続された複数の変換器セル１と、リアクトル７ｂとを含む。複数の変換器セル１とリアクトル７ｂとは互いに直列接続されている。
　リアクトル７ａが挿入される位置は、レグ回路８ａの正側アーム１３のいずれの位置であってもよく、リアクトル７ｂが挿入される位置は、レグ回路８ａの負側アーム１４のいずれの位置であってもよい。リアクトル７ａ，７ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、正側アーム１３のリアクトル７ａのみ、もしくは、負側アーム１４のリアクトル７ｂのみを設けてもよい。
　図１の電力変換装置は、さらに、交流電圧検出器１０と、交流電流検出器１５と、直流電圧検出器１１ａ，１１ｂと、各レグ回路８に設けられたアーム電流検出器９ａ，９ｂとを含む。これらの検出器は、電力変換装置の制御に使用される電気量（すなわち、電流、電圧）を計測する。これらの検出器によって検出された信号は、制御装置５に入力される。
　具体的に、交流電圧検出器１０は、交流回路２のｕ相の電圧値Ｖａｃｕ、ｖ相の電圧値Ｖａｃｖ、およびｗ相の電圧値Ｖａｃｗを検出する。交流電流検出器１５は、交流回路２のｕ相、ｖ相、ｗ相にそれぞれ設けられ、各相の交流電流値を検出する。直流電圧検出器１１ａは、直流回路４に接続された正側直流端子Ｎｐの電圧を検出する。直流電圧検出器１１ｂは、直流回路４に接続された負側直流端子Ｎｎの電圧を検出する。ｕ相用のレグ回路８ａに設けられたアーム電流検出器９ａ，９ｂは、正側アーム１３ａに流れるアーム電流Ｉｕｐおよび負側アーム１４ａに流れるアーム電流Ｉｕｎをそれぞれ検出する。同様に、ｖ相用のレグ回路８ｂに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｖｐおよび負側アーム電流Ｉｖｎをそれぞれ検出する。ｗ相用のレグ回路８ｃに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｗｐおよび負側アーム電流Ｉｗｎをそれぞれ検出する。ここで、アーム電流Ｉｕｐ，Ｉｕｎ，Ｉｖｐ，Ｉｖｎ，Ｉｗｐ，Ｉｗｎは、正側直流端子Ｎｐから負側直流端子Ｎｎの方向に流れる電流を正とする。
　［変換器セルの構成］
　図２は、図１の変換器セルの構成例を示すブロック図である。図２を参照して、一例としての変換器セル１は、主回路６０Ｈと、変換器セル用の個別制御器６１と、通信装置６２とを備える。変換器セルの主回路をサブモジュール主回路とも称する。変換器セル用の個別制御器６１をサブモジュール個別制御器６１とも称する。
　図２では、主回路６０Ｈとしてハーフブリッジ型の主回路６０Ｈの構成が示されている。図３を参照して後述するように、主回路６０Ｈに代えて他の構成のブリッジ回路を用いてもよい。
　図２に示すように、ハーフブリッジ型の主回路６０Ｈは、互いに直列接続された半導体スイッチング素子１ａ，１ｂと、ダイオード１ｃ，１ｄと、エネルギー蓄積器としての直流コンデンサ１ｅとを含む。半導体スイッチング素子を単にスイッチング素子とも称する。ダイオード１ｃ，１ｄは、スイッチング素子１ａ，１ｂとそれぞれ逆並列（並列かつ逆バイアス方向）に接続される。直流コンデンサ１ｅは、スイッチング素子１ａ，１ｂの直列接続回路と並列に接続され、直流電圧を平滑化する。スイッチング素子１ａ，１ｂの接続ノードは正側の入出力端子１ｐと接続され、スイッチング素子１ｂと直流コンデンサ１ｅの接続ノードは負側の入出力端子１ｎと接続される。
　主回路６０Ｈにおいて、スイッチング素子１ａ，１ｂは、一方がオン状態となり他方がオフ状態となるように制御される。スイッチング素子１ａがオン状態であり、スイッチング素子１ｂがオフ状態のとき、入出力端子１ｐ，１ｎ間には直流コンデンサ１ｅの両端間の電圧が印加される。この場合、入出力端子１ｐが正側電圧となり、入出力端子１ｎが負側電圧となる。一方、スイッチング素子１ａがオフ状態であり、スイッチング素子１ｂがオン状態のとき、入出力端子１ｐ，１ｎ間は０Ｖとなる。
　すなわち、図２に示す主回路６０Ｈは、スイッチング素子１ａ，１ｂを交互にオン状態とすることによって、零電圧または正電圧を出力することができる。正電圧の大きさは、直流コンデンサ１ｅの電圧に依存する。ダイオード１ｃ，１ｄは、スイッチング素子１ａ，１ｂに逆方向電圧が印加されたときの保護のために設けられている。
　個別制御器６１は、図１の制御装置５から受信したアーム電圧指令値および循環電圧指令値に基づいて、主回路６０Ｈに設けられたスイッチング素子１ａ，１ｂのオンおよびオフを制御する。具体的に、個別制御器６１は、スイッチング素子１ａ，１ｂの制御電極にゲート制御信号Ｇａ，Ｇｂをそれぞれ出力する。
　さらに、個別制御器６１は、直流コンデンサ１ｅの電圧値を検出し、検出した電圧値をＡ／Ｄ（Analog　to　Digital）変換する。個別制御器６１は、検出したキャパシタ電圧実測値Ｖｃｉを直流コンデンサ１ｅの電圧制御に用いる。さらに、サブモジュール個別制御器６１は、検出したキャパシタ電圧実測値Ｖｃｉを、通信装置６２によって制御装置５に送信する。
　通信装置６２は、図１の制御装置５に設けられた通信回路（図１０の５２）と通信を行うことにより、制御装置５からアーム電圧指令値および循環電圧指令値を受信する。さらに、通信装置６２は、個別制御器６１によって検出されたＡ／Ｄ変換後のキャパシタ電圧実測値Ｖｃｉを制御装置５に送信する。通信装置６２と制御装置５との間の通信方式には、耐ノイズ性の観点から光通信方式を用いるのが望ましい。
　［変換器セルの主回路の変形例］
　図３は、図２の変換器セルの主回路の変形例を示す回路図である。図３（Ａ）に示す変換器セル１は、フルブリッジ型の主回路６０Ｆを含む。主回路６０Ｆは、直列接続されたスイッチング素子１ｆ，１ｇと、スイッチング素子１ｆ，１ｇに逆並列にそれぞれ接続されたダイオード１ｈ，１ｉとをさらに含む点で、図３（Ａ）の主回路６０Ｈと異なる。スイッチング素子１ｆ，１ｇの全体は、スイッチング素子１ａ，１ｂの直列接続回路と並列に接続されるとともに、直流コンデンサ１ｅと並列に接続される。入出力端子１ｐは、スイッチング素子１ａ，１ｂの接続ノードと接続され、入出力端子１ｎは、スイッチング素子１ｆ，１ｇの接続ノードと接続される。
　図３（Ａ）に示す主回路６０Ｆは、通常動作時には、スイッチング素子１ｇを常時オンとし、スイッチング素子１ｆを常時オフとし、スイッチング素子１ａ，１ｂを交互にオン状態とするように制御される。これにより、主回路６０Ｆは、入出力端子１ｐ，１ｎ間に零電圧または正電圧を出力することができる。
　一方、図３（Ａ）に示す主回路６０Ｆは、通常動作時と異なる制御によって、入出力端子１ｐ，１ｎ間に零電圧または負電圧を出力することができる。具体的には、スイッチング素子１ｇをオフし、スイッチング素子１ｆをオンし、スイッチング素子１ａ，１ｂを交互にオン状態にすることによって、零電圧または負電圧の出力が可能である。
　図３（Ｂ）に示す変換器セル１は、混合型の主回路６０Ｈｙｂを含む。主回路６０Ｈｙｂは、図３（Ａ）の主回路６０Ｆからスイッチング素子１ｆを除去した構成を有し、主回路６０Ｈｙｂのその他の点は図３（Ａ）の場合と同じである。
　図３（Ｂ）の主回路６０Ｈｙｂは、通常動作時には、スイッチング素子１ｇを常時オンとし、スイッチング素子１ａ，１ｂを交互にオン状態とするように制御される。これにより、主回路６０Ｈｙｂは、入出力端子１ｐ，１ｎ間に零電圧または正電圧を出力することができる。一方、主回路６０Ｈｙｂは、スイッチング素子１ａ，１ｇをオフし、スイッチング素子１ｂをオンし、かつ電流が入出力端子１ｎから入出力端子１ｐの方向に流れる場合には、負電圧を出力することができる。
　図２、図３（Ａ）、および図３（Ｂ）に示す各スイッチング素子１ａ，１ｂ，１ｆ，１ｇには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられる。たとえば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）またはＧＣＴ（Gate　Commutated　Turn-off　thyristor）などがスイッチング素子１ａ，１ｂ，１ｆ，１ｇとして用いられる。
　以下では、主回路６０Ｈ，６０Ｈ，６０Ｈｙｂを総称して主回路６０と記載する場合がある。なお、変換器セル１を構成する主回路６０は、図２、図３（Ａ）、および図３（Ｂ）に示す以外の構成であってもよい。
　［制御装置の全体構成］
　図４は、図１の制御装置の全体構成を示すブロック図である。図４には、各変換器セル１に設けられた主回路６０および個別制御器６１も併せて示されている。なお、図解を容易にするために通信装置６２の図示は省略されている。
　図４を参照して、制御装置５は、全アーム共通制御器２０と、ｕ相アーム個別制御器４０ａと、ｖ相アーム個別制御器４０ｂと、ｗ相アーム個別制御器４０ｃとを含む。
　全アーム共通制御器２０は、アーム電流実測値および交流電圧実測値に基づいて、各相の交流電圧指令値Ｖａｃｕｒｅｆ，Ｖａｃｖｒｅｆ，Ｖａｃｗｒｅｆを生成する。さらに、全アーム共通制御器２０は、直流電圧指令値Ｖｄｃｒｅｆを出力する。さらに、全アーム共通制御器２０は、各変換器セル１のキャパシタ電圧実測値からキャパシタ電圧の平均値＜Ｖｃｉ＞を生成する。図７を参照して説明するように、キャパシタ電圧の平均値＜Ｖｃｉ＞は種々の単位ごとに計算される。
　ｕ相アーム個別制御器４０ａは、全アーム共通制御器２０から受信したｕ相交流電圧指令値Ｖａｃｕｒｅｆおよび直流電圧指令値Ｖｄｃｒｅｆに基づいて、ｕ相アーム電圧指令値を生成する。ここで、ｕ相アーム電圧指令値は、ｕ相正側アーム１３ａに出力するｕ相正側アーム電圧指令値Ｖｕｐｒｅｆと、ｕ相負側アーム１４ａに出力するｕ相負側アーム電圧指令値Ｖｕｎｒｅｆとを含む。
　ｕ相アーム個別制御器４０ａは、さらに、全アーム共通制御器２０から受信したキャパシタ電圧平均値＜Ｖｃｉ＞と現時点のｕ相循環電流値とに基づいて、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆを生成する。ｕ相循環電圧指令値Ｖｃｃｕｒｅｆとは、ｕ相の循環電流を制御するためにｕ相正側アーム１３ａおよびｕ相負側アーム１４ａの各変換器セル１に共通に出力する電圧指令値である。
　ｕ相アーム個別制御器４０ａは、さらに、ｕ相正側アーム１３ａの各個別制御器６１に、ｕ相正側キャパシタ電圧平均値Ｖｃｕｐを出力する。また、ｕ相アーム個別制御器４０ａは、ｕ相負側アーム１４ａの各個別制御器６１に、ｕ相負側キャパシタ電圧平均値Ｖｃｕｎを出力する。
　同様に、ｖ相アーム個別制御器４０ｂは、ｖ相交流電圧指令値Ｖａｃｖｒｅｆおよび直流電圧指令値Ｖｄｃｒｅｆに基づいてｖ相アーム電圧指令値を生成する。ｖ相アーム電圧指令値は、ｖ相正側アーム１３ｂに出力するｖ相正側アーム電圧指令値Ｖｖｐｒｅｆと、ｖ相負側アーム１４ｂに出力するｖ相負側アーム電圧指令値Ｖｖｎｒｅｆとを含む。ｖ相アーム個別制御器４０ｂは、さらに、全アーム共通制御器２０から受信したキャパシタ電圧平均値＜Ｖｃｉ＞と現時点のｖ相循環電流値とに基づいて、ｖ相循環電圧指令値Ｖｃｃｖｒｅｆを生成する。ｖ相循環電圧指令値Ｖｃｃｖｒｅｆとは、ｖ相の循環電流を制御するためにｖ相正側アーム１３ｂおよびｖ相負側アーム１４ｂの各変換器セル１に共通に出力する電圧指令値である。ｖ相アーム個別制御器４０ｂは、さらに、ｖ相正側アーム１３ｂの各個別制御器６１に、ｖ相正側キャパシタ電圧平均値Ｖｃｖｐを出力する。また、ｖ相アーム個別制御器４０ｂは、ｖ相負側アーム１４ｂの各個別制御器６１に、ｖ相負側キャパシタ電圧平均値Ｖｃｖｎを出力する。
　同様に、ｗ相アーム個別制御器４０ｃは、ｗ相交流電圧指令値Ｖａｃｗｒｅｆおよび直流電圧指令値Ｖｄｃｒｅｆに基づいてｗ相アーム電圧指令値を生成する。ｗ相アーム電圧指令値は、ｗ相正側アーム１３ｃに出力するｗ相正側アーム電圧指令値Ｖｗｐｒｅｆと、ｗ相負側アーム１４ｃに出力するｗ相負側アーム電圧指令値Ｖｗｎｒｅｆとを含む。ｗ相アーム個別制御器４０ｃは、さらに、全アーム共通制御器２０から受信したキャパシタ電圧平均値＜Ｖｃｉ＞と現時点のｗ相循環電流値とに基づいて、ｗ相循環電圧指令値Ｖｃｃｗｒｅｆを生成する。ｗ相循環電圧指令値Ｖｃｃｗｒｅｆとは、ｗ相の循環電流を制御するためにｗ相正側アーム１３ｃおよびｗ相負側アーム１４ｃの各変換器セル１に共通に出力する電圧指令値である。ｗ相アーム個別制御器４０ｃは、さらに、ｗ相正側アーム１３ｃの各個別制御器６１に、ｗ相正側キャパシタ電圧平均値Ｖｃｗｐを出力する。また、ｗ相アーム個別制御器４０ｃは、ｗ相負側アーム１４ｃの各個別制御器６１に、ｗ相負側キャパシタ電圧平均値Ｖｃｗｎを出力する。
　各相のアーム個別制御器４０ａ，４０ｂ，４０ｃは、対応する変換器セル１のサブモジュール個別制御器６１へ、光通信路を介してアーム電圧指令値、循環電圧指令値、およびキャパシタ電圧平均値を送信する。また、本開示において、アーム電圧指令値を第１の電圧指令値とも称し、循環電圧指令値を第２の電圧指令値とも称する。
　［制御装置のハードウェア構成例］
　図５は、図１および図４に示す制御装置５のハードウェア構成の一例を示すブロック図である。図５の場合の制御装置５は、コンピュータに基づいて構成される。具体的に図５を参照して、制御装置５は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ）７２と、Ａ／Ｄ変換器７３とを含む。さらに、制御装置５は、１つ以上のＣＰＵ（Central　Processing　Unit）７４と、ＲＡＭ（Random　Access　Memory）７５と、ＲＯＭ（Read　Only　Memory）７６とを含む。さらに、制御装置５は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９を含む。
　入力変換器７０は、入力チャンネルごとに補助変成器（不図示）を備える。各補助変成器は、図１の各電気量検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。
　サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。
　マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。
　ＣＰＵ７４は、制御装置５の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。
　入出力インターフェイス７７は、ＣＰＵ７４と外部装置との間で通信する際のインターフェイス回路である。入出力インターフェイス７７の１つは、図１０に示す通信装置５２と接続される。
　図５の例とは異なるが、制御装置５の少なくとも一部をＦＰＧＡ（Field　Programmable　Gate　Array）およびＡＳＩＣ（Application　Specific　Integrated　Circuit）などの回路を用いて構成することができる。また、各変換器セル用の個別制御器６１も、制御装置５の場合と同様にコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。もしくは、制御装置５の少なくとも一部およびサブモジュール個別制御器６１の少なくとも一部は、アナログ回路によって構成することもできる。
　［全アーム共通制御器の動作］
　図６は、図４の全アーム共通制御器の動作を示すブロック図である。図６を参照して、全アーム共通制御器２０は、交流制御部３５と、直流制御部３６と、電流演算器２１と、平均値演算器２２とを含む。これらの構成要素の機能は、たとえば、図５のＣＰＵ７４によって実現される。
　交流制御部３５は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１５で検出された各相の交流電流実測値と、交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとに基づいて、交流電圧指令値Ｖａｃｕｒｅｆ，Ｖａｃｖｒｅｆ，Ｖａｃｗｒｅｆを生成する。交流制御部３５の詳細な動作については、図８を参照して後述する。
　直流制御部３６は、直流電圧指令値Ｖｄｃｒｅｆを生成する。直流制御部３６の構成は、交流回路から直流回路に電力を供給する整流器として電力変換装置が動作する場合とその逆にインバータとして電力変換装置が動作する場合とで異なる。電力変換装置が整流器として動作する場合、直流制御部３６は、直流電圧実測値Ｖｄｃｐ，Ｖｄｃｎに基づいて直流電圧指令値Ｖｄｃｒｅｆを生成する。一方、電力変換装置がインバータとして動作する場合、直流制御部３６は、交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗ、交流電流検出器１５で検出された各相の交流電流実測値、および直流電流値Ｉｄｃに基づいて直流電圧指令値Ｖｄｃｒｅｆを生成する。直流制御部３６の詳細な動作については、図９を参照して後述する。
　（電流演算器の動作）
　電流演算器２１は、アーム電流実測値に基づいて、直流電流値Ｉｄｃ、交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗ、および循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗを演算する。具体的には以下の手順による。
　まず、図１を参照して、ｕ相レグ回路８ａの正側アーム１３ａと負側アーム１４ｂとの接続点がｕ相交流端子Ｎｕである。ｕ相交流端子Ｎｕは変圧器３に接続されている。ｕ相交流端子Ｎｕから変圧器３に向かって流れる電流をｕ相交流電流Ｉａｃｕとする。そうすると、ｕ相交流電流Ｉａｃｕは、電流検出器９ａで計測された正側アーム１３ａを流れる電流値Ｉｕｐから電流検出器９ｂで計測された負側アーム１４ｂを流れる電流値Ｉｐｎを減算した電流値に等しい。すなわち、ｕ相交流電流Ｉａｃｕは、
　Ｉａｃｕ＝Ｉｕｐ－Ｉｕｎ　　　…(1)
に等しくなる。
　ｕ相正側アーム電流Ｉｕｐとｕ相負側アーム電流Ｉｕｎとの平均値を、両方のアーム１３ａ，１４ｂに流れる共通の電流をＩｃｏｍｕとする。この共通の電流Ｉｃｏｍｕはレグ回路８ａの直流端子を流れるｕ相レグ電流である。すなわち、ｕ相レグ電流Ｉｃｏｍｕは、
　Ｉｃｏｍｕ＝（Ｉｕｐ＋Ｉｕｎ）／２　　　…(2)
として演算できる。
　ｖ相についても同様に、ｖ相正側アーム電流Ｉｖｐおよびｖ相負側アーム電流Ｉｖｎを用いて、
　Ｉａｃｖ＝Ｉｖｐ－Ｉｖｎ　　　…(3)
　Ｉｃｏｍｖ＝（Ｉｖｐ＋Ｉｖｎ）／２　　　…(4)
に従って、ｖ相交流電流Ｉａｃｖおよびｖ相レグ電流Ｉｃｏｍｖを算出することができる。
　ｗ相についても同様に、ｗ相正側アーム電流Ｉｗｐおよびｗ相負側アーム電流Ｉｗｎを用いて、
　Ｉａｃｗ＝Ｉｗｐ－Ｉｗｎ　　　…(5)
　Ｉｃｏｍｗ＝（Ｉｗｐ＋Ｉｗｎ）／２　　　…(6)
に従って、ｗ相交流電流Ｉａｃｗおよびｗ相レグ電流Ｉｃｏｍｗを算出することができる。
　各相のレグ回路８ａ，８ｂ，８ｃの正側の直流端子は正側直流端子Ｎｐとして共通に接続され、負側の直流端子は負側直流端子Ｎｎとして共通に接続されている。この構成から、各相のレグ電流Ｉｃｏｍｕ，Ｉｃｏｍｖ，Ｉｃｏｍｗを加算した電流値は、直流回路４の正側端子から流れ込み、負側端子を介して直流回路４に帰還する直流電流Ｉｄｃとなる。したがって、直流電流Ｉｄｃは、
　Ｉｄｃ＝Ｉｃｏｍｕ＋Ｉｃｏｍｖ＋Ｉｃｏｍｗ　　　…(7)
として演算できる。
　レグ電流に含まれる直流電流成分は、各相で均等に分担するとセルの電流容量を均等にすることができ適当である。このことを考慮すると、レグ電流と直流電流値の１／３との差分が、直流回路４に流れないが各相のレグ間に流れる循環電流の電流値として演算できる。具体的に、ｕ相、ｖ相、ｗ相の循環電流Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗは、
　Ｉｃｃｕ＝Ｉｃｏｍｕ－Ｉｄｃ／３　　　…(8)
　Ｉｃｃｖ＝Ｉｃｏｍｖ－Ｉｄｃ／３　　　…(9)
　Ｉｃｃｗ＝Ｉｃｏｍｗ－Ｉｄｃ／３　　　…(10)
として演算できる。
　（平均値演算器の動作）
　図７は、図６の全アーム共通制御器における平均値演算器の動作について説明するための図である。平均値演算器２２は、各変換器セル１において検出された個々のキャパシタ電圧実測値Ｖｃｉから、種々のユニットごとの平均値＜Ｖｃｉ＞を計算する。
　具体的に、平均値演算器２２は、電力変換装置全体での全キャパシタ電圧平均値Ｖｃａｌｌを計算する。
　さらに、平均値演算器２２は、ｕ相正側アーム１３ａにおけるキャパシタ電圧平均値Ｖｃｕｐと、ｕ相負側アーム１４ａにおけるキャパシタ電圧平均値Ｖｃｕｎと、ｕレグ回路８ａ全体におけるキャパシタ電圧平均値Ｖｃｕを計算する。
　同様に、平均値演算器２２は、ｖ相正側アーム１３ｂにおけるキャパシタ電圧平均値Ｖｃｖｐと、ｖ相負側アーム１４ｂにおけるキャパシタ電圧平均値Ｖｃｖｎと、ｖレグ回路８ｂ全体におけるキャパシタ電圧平均値Ｖｃｖとを計算する。
　同様に、平均値演算器２２は、ｗ相正側アーム１３ｃにおけるキャパシタ電圧平均値Ｖｃｗｐと、ｗ相負側アーム１４ｃにおけるキャパシタ電圧平均値Ｖｃｗｎと、ｗレグ回路８ｃ全体におけるキャパシタ電圧平均値Ｖｃｗを計算する。本明細書において、平均値＜Ｖｃｉ＞は、上記の種々の平均値の総称として用いられる。
　（交流制御部の詳細な動作）
　図８は、図６の全アーム共通制御器における交流制御部の動作について説明するための図である。図８を参照して、交流制御部３５は、演算器２３、無効電力制御器２５、無効電流制御器２７、直流キャパシタ電圧制御器２９、および有効電流制御器３１を含む。交流制御部３５は、さらに、減算器２４，２６，２８，３０と、２相／３相変換器３２とを含む。
　演算器２３は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１５で検出された交流回路２の各相の交流電流実測値と、図６の電流演算器２１で算出された交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとを受け取る。演算器２３は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと各相の交流電流実測値とに基づいて、無効電力値Ｐｒを計算する。さらに、演算器２３は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと算出された交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとに基づいて、有効電流値Ｉａおよび無効電流値Ｉｒを計算する。
　減算器２４は、与えられた無効電力指令値Ｐｒｒｅｆと、演算器２３で算出された無効電力値Ｐｒとの偏差を計算する。
　無効電力制御器２５は、減算器２４によって算出された偏差に対して演算を施すことによって無効電流指令値Ｉｒｒｅｆを生成する。無効電力制御器２５は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、無効電力制御器２５として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　なお、図８では、交流制御部３５の構成を、無効電力制御器２５を含む構成にて説明した。無効電力制御器２５に代えて、系統電圧指令値と系統電圧実測値との偏差に対して演算を施す系統電圧制御器を設けてもよい。この結果、系統電圧実測値が系統電圧指令値に等しくなるようにフィードバック制御される。
　減算器２６は、無効電流指令値Ｉｒｒｅｆと、演算器２３で算出された無効電流値Ｉｒとの偏差を計算する。
　無効電流制御器２７は、減算器２６によって算出された偏差に対して演算を施すことによって無効電圧指令値Ｖｒｒｅｆを生成する。無効電流制御器２７は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、無効電流制御器２７として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　減算器２８は、全キャパシタ電圧平均値について与えられた指令値Ｖｃａｌｌｒｅｆと、全キャパシタ電圧平均値Ｖｃａｌｌとの偏差を演算する。図７を参照して説明したように、全キャパシタ電圧平均値Ｖｃａｌｌは、個々のサブモジュールのキャパシタ電圧実測値Ｖｃｉを電力変換装置全体で平均化したものである。
　直流キャパシタ電圧制御器２９は、減算器２８によって算出された偏差に対して演算を施すことによって有効電流指令値Ｉａｒｅｆを生成する。直流キャパシタ電圧制御器２９は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、直流キャパシタ電圧制御器２９として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　減算器３０は、有効電流指令値Ｉａｒｅｆと、演算器２３で算出された有効電流値Ｉａとの偏差を計算する。
　有効電流制御器３１は、減算器３０によって算出された偏差に対して演算を施すことによって有効電圧指令値Ｖａｒｅｆを生成する。有効電流制御器３１は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、有効電流制御器３１として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　２相／３相変換器３２は、有効電圧指令値Ｖａｒｅｆおよび無効電圧指令値Ｖｒｒｅｆから座標変換によって、ｕ相交流電圧指令値Ｖａｃｕｒｅｆ、ｖ相交流電圧指令値Ｖａｃｖｒｅｆ、およびｗ相交流電圧指令値Ｖａｃｗｒｅｆを生成する。２相／３相変換器３２による座標変換は、たとえば、逆パーク（Park）変換と逆クラーク（Clarke）変換とによって実現することができる。もしくは、２相／３相変換器３２による座標変換は、逆パーク変換と空間ベクトル変換とによって実現することもできる。
　（直流制御部の詳細な動作）
　図９は、図６の全アーム共通制御器における直流制御部の動作について説明するための図である。図９（Ａ）は、交流回路から直流回路に電力を供給する整流器として電力変換装置が動作する場合における機能ブロック図を示す。図９（Ｂ）は、直流回路から交流回路に有効電力を供給するインバータとして電力変換装置が動作する場合における機能ブロック図を示す。直流送電線路の一端に設けられた電力変換装置は、図９（Ａ）の構成の直流制御部を含み、直流送電線路の他端に設けられた電力変換装置は、図９（Ｂ）の構成の直流制御部を含む。
　図９（Ａ）を参照して、整流器用の直流制御部３６は、減算器８０と、直流制御器８１とを含む。減算器８０は、与えられた直流端子電圧指令値と直流端子電圧実測値（Ｖｄｃｐ－Ｖｄｃｎ）との偏差を計算する。直流端子電圧実測値は、直流電圧検出器１１ａ，ｂによって検出された直流電圧実測値Ｖｄｃｐ，Ｖｄｃｎから求められる送電端電圧である。直流制御器８１は、上記の偏差に対して定められた演算を施すことにより、直流電圧指令値Ｖｄｃｒｅｆを生成する。たとえば、直流制御器８１は、上記の偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、直流制御器８１として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　図９（Ｂ）を参照して、インバータ用の直流制御部３６は、演算器８２と、減算器８３，８５と、有効電力制御器８４と、直流電流制御器８６とを含む。
　演算器８２は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１５で検出された交流回路２の各相の交流電流実測値とを受け取る。演算器８２は、これらの電圧値および電流値に基づいて、有効電力値Ｐａを計算する。減算器８３は、与えられた有効電力指令値Ｐａｒｅｆと算出された有効電力値Ｐａとの偏差を計算する。
　有効電力制御器８４は、減算器８３によって算出された偏差に対して演算を施すことによって直流電流指令値Ｉｄｃｒｅｆを生成する。有効電力制御器８４は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、有効電力制御器８４として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　減算器８５は、直流電流指令値Ｉｄｃｒｅｆと直流電流値Ｉｄｃとの偏差を演算する。図６を参照して説明したように、直流電流値Ｉｄｃは、アーム電流実測値Ｉｕｐ，Ｉｕｎ，Ｉｖｐ，Ｉｖｎ，Ｉｗｐ，Ｉｗｎを用いて電流演算器２１によって計算される。
　直流電流制御器８６は、減算器８５によって算出された偏差に対して演算を施すことによって直流電圧指令値Ｖｄｃｒｅｆを生成する。直流電流制御器８６は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、直流電流制御器８６として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　［各相のアーム個別制御器の機能］
　次に、図４の各相のアーム個別制御器４０ａ，４０ｂ，４０ｃの動作について説明する。以下では、ｕ相アーム個別制御器４０ａの動作について代表的に説明する。ｖ相アーム個別制御器４０ｂおよびｗ相アーム個別制御器４０ｃの動作は、以下の説明のｕ相をｖ相およびｗ相にそれぞれ読み替えたものと同じである。
　図１０は、ｕ相アーム個別制御器の動作を示すブロック図である。図１０を参照して、ｕ相アーム個別制御器４０ａは、正側指令生成器４１、負側指令生成器４２、相間バランス制御器４３、正負バランス制御器４４、循環電流制御器５１を含む。ｕ相アーム個別制御器４０ａは、さらに、加算器４５，４６，４７と、減算器４８，４９，５０とを含む。
　加算器４５は、直流電圧指令値Ｖｄｃｒｅｆと、正側指令生成器４１によってｕ相交流電圧指令値Ｖａｃｕｒｅｆを－１倍した値とを加算する。これによって、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆが生成される。
　加算器４６は、直流電圧指令値Ｖｄｃｒｅｆと、負側指令生成器４２によってｕ相交流電圧指令値Ｖａｃｕｒｅｆを＋１倍した値とを加算する。これによって、ｕ相負側アーム電圧指令値Ｖｕｎｒｅｆが生成される。
　減算器４８は、全キャパシタ電圧平均値Ｖｃａｌｌとｕ相キャパシタ電圧平均値Ｖｃｕとの偏差を計算する。この偏差は、異なる相の間でのキャパシタ電圧のばらつきを意味している。
　相間バランス制御器４３は、減算器４８によって算出された偏差に対して演算を施す。具体的に、相間バランス制御器４３は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、相間バランス制御器４３として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　減算器４９は、ｕ相正側キャパシタ電圧平均値Ｖｃｕｐとｕ相負側キャパシタ電圧平均値Ｖｃｕｎとの偏差を計算する。この偏差は、ｕ相正側アーム１３ａとｕ相負側アーム１４ａとの間でのキャパシタ電圧のばらつきを意味している。
　正負バランス制御器４４は、減算器４９によって算出された偏差に対して演算を施す。具体的に、正負バランス制御器４４は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、正負バランス制御器４４として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　加算器４７は、相間バランス制御器４３による演算結果と正負バランス制御器４４による演算結果とを加算することによって、ｕ相循環電流指令値Ｉｃｃｕｒｅｆを生成する。
　減算器５０は、ｕ相循環電流指令値Ｉｃｃｕｒｅｆとｕ相循環電流Ｉｃｃｕとの偏差を計算する。循環電流制御器５１は、減算器５０よって算出された偏差に対して演算を施すことにより、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆを生成する。循環電流制御器５１は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、循環電流制御器５１として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　通信装置５２は、ｕ相正側アーム１３ａを構成する各変換器セル１の個別制御器６１に対して、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆ、およびｕ相正側キャパシタ平均値Ｖｃｕｐを送信する。通信装置５２は、さらに、ｕ相負側アーム１４ａを構成する各変換器セル１の個別制御器６１に対して、ｕ相負側アーム電圧指令値Ｖｕｎｒｅｆ、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆ、およびｕ相負側キャパシタ平均値Ｖｃｕｎを送信する。
　上記において、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆおよびｕ相負側アーム電圧指令値Ｖｕｎｒｅｆの計算と、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆの計算とは互いに独立している。したがって、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆの計算周期は、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆおよびｕ相負側アーム電圧指令値Ｖｕｎｒｅｆの計算周期よりも短くすることができる。この結果、交流回路２の交流電流および直流回路４の直流電流に比べて変化が速い循環電流の制御性を良くすることができる。
　［サブモジュール個別制御器の動作］
　次に、各変換器セルに設けられたサブモジュール個別制御器６１の動作について説明する。以下では、ｕ相正側アーム１３ａ用のサブモジュール個別制御器６１の動作について代表的に説明する。ｕ相負側アーム１４ａ用のサブモジュール個別制御器６１の動作は、以下の説明の正側を負側に読み替えたものと同じである。ｖ相およびｗ相用のサブモジュール個別制御器６１の動作は、以下の説明のｕ相をｖ相またはｗ相と読み替えたものと同じである。
　図１１は、ｕ相正側アーム用のサブモジュール個別制御器の動作を示すブロック図である。図１１では、キャパシタ電圧実測値Ｖｃｉをデジタル値に変換するためのＡ／Ｄ変換器の図示が省略されている。さらに、図１１では、サブモジュール個別制御器６１と制御装置５との間での通信を行う通信装置６２の図示が省略されている。
　図１１を参照して、サブモジュール個別制御器６１は、キャパシタ電圧制御器６４、キャリア発生器６５、コンパレータ６７、減算器６３、および加算器６６を含む。
　減算器６３は、キャパシタ電圧指令値としてのｕ相正側キャパシタ電圧平均値Ｖｃｕｐと、キャパシタ電圧実測値Ｖｃｉとの間の偏差を計算する。図１０で説明したように、ｕ相正側キャパシタ電圧平均値Ｖｃｕｐは、対応するｕ相アーム個別制御器４０ａから受信される。キャパシタ電圧実測値Ｖｃｉは、対応するサブモジュール主回路６０において検出される。
　キャパシタ電圧制御器６４は、減算器６３によって算出された偏差に対して演算を施す。具体的に、キャパシタ電圧制御器６４は、この偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。もしくは、キャパシタ電圧制御器６４として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。
　加算器６６は、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆとキャパシタ電圧制御器６４の出力とを加算することによって、最終的なｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊を生成する。
　キャリア発生器６５は、位相シフトＰＷＭ（Pulse　Width　Modulation）制御で用いられるキャリア信号ＣＳを生成する。位相シフトＰＷＭ制御とは、ｕ相正側アーム１３ａを構成する複数の各変換器セル１に出力されるＰＷＭ信号のタイミングを相互にずらすものである。これによって、各変換器セル１の出力電圧の合成電圧に含まれる高調波成分を削減することができる。たとえば、各変換器セル１に設けられたサブモジュール個別制御器６１は、制御装置５から受信した共通の基準位相θｉに基づいて、相互に位相のずれたキャリア信号ＣＳを生成する。
　さらに、キャリア発生器６５は、生成したキャリア信号ＣＳを、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆに応じて変調する。そして、キャリア発生器６５は、変調後のキャリア信号を後段のコンパレータ６７に出力する。後段のコンパレータ６７において生成されるＰＷＭ信号（すなわち、ゲート制御信号Ｇａ，Ｇｂ）のパルス幅は、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆに応じて変化する。この結果、ｕ相循環電流指令値Ｉｃｃｕｒｅｆとｕ相循環電流Ｉｃｃｕとの偏差がより小さくなるように制御される。キャリア発生器６５におけるキャリア信号ＣＳの変調方法の具体例については、図１２および図１３を参照して後述する。
　コンパレータ６７は、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊と、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆに基づく変調後のキャリア信号ＣＳとを比較する。この比較結果に従って、コンパレータ６７は、サブモジュール主回路６０を構成するスイッチング素子１ａ，１ｂを制御するためのＰＷＭ変調信号としてのゲート制御信号Ｇａ，Ｇｂを生成する。ゲート制御信号Ｇａ，Ｇｂは、図２のスイッチング素子１ａ，１ｂの制御電極にそれぞれ供給される。この結果、サブモジュール主回路６０の出力電圧は、ｕ相循環電流Ｉｃｃｕに応じて制御される。
　［キャリア信号ＣＳの変調方法の具体例］
　以下、キャリア信号ＣＳの変調方法の具体例として、ベースライン変調と周波数変調とについて説明する。なお、キャリア信号ＣＳの変調方法は、以下に示す方法に限定されない。最終的に生成されるゲート制御信号のパルス幅が循環電圧指令値に応じて変化する（たとえば、循環電流指令値が大きいほどゲート制御信号のパルス幅が広くなる）ように制御可能であれば、どのような変調方法であっても構わない。
　（ベースライン変調）
　図１２は、キャリア信号の第１の変調方法を説明するための図である。図１２の例では、キャリア信号ＣＳの基準電位であるベースラインＢＬが、循環電圧指令値Ｖｃｃｕｒｅｆ，Ｖｃｃｖｒｅｆ，Ｖｃｃｗｒｅｆに応じて変化する。
　図１２（Ａ）は、ベースライン変調が行われない場合のキャリア信号ＣＳ、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊、および、生成されたゲート制御信号Ｇａの波形を示す。図１２（Ｂ）は、ベースライン変調が行われた場合のキャリア信号ＣＳ、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊、および、生成されたゲート制御信号Ｇａの波形を示す。図１２（Ａ）の場合と図１２（Ｂ）の場合とで、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊の波形は同一である。また、キャリア信号ＣＳとして三角波が用いられる。ベースラインＢＬ以外のキャリア信号ＣＳの特徴は、図１２（Ａ）の場合と図１２（Ｂ）の場合とで共通である。なお、図１２（Ａ）および図１２（Ｂ）に示す信号波形は説明のために誇張したものであり、実際の信号波形をそのまま示したものではない。
　図１２（Ａ）を参照して、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊がキャリア信号ＣＳよりも大きい場合には、ゲート制御信号Ｇａはハイレベル（Ｈレベル）を示す。この場合、ゲート制御信号Ｇｂはローレベル（Ｌレベル）を示す。図２のサブモジュール主回路６０Ｈの例では、スイッチング素子１ａがオン状態に制御され、スイッチング素子１ｂがオフ状態に制御される。この結果、入出力端子１ｐと１ｎとの間には直流コンデンサ１ｅの両端間の電圧が印加される。
　一方、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊がキャリア信号ＣＳよりも小さい場合には、ゲート制御信号ＧａはＬレベルを示す。この場合、ゲート制御信号ＧｂはＨレベルを示す。図２のサブモジュール主回路６０Ｈの例では、スイッチング素子１ａがオフ状態になり、スイッチング素子１ｂがオン状態になる。この結果、入出力端子１ｐと１ｎとの間の電位差は０Ｖになる。
　図１２（Ｂ）を参照して、ベースラインＢＬがｕ相循環電圧指令値Ｖｃｃｕｒｅｆに応じて変化した場合、ゲート制御信号Ｇａのパルス幅がベースラインＢＬの変化に応じて変化する。具体的に図１２（Ｂ）の例では、図１２（Ａ）の場合と比較してベースラインＢＬがより低電位になると、ゲート制御信号Ｇａのパルス幅がより大きくなる。図１２（Ａ）の場合と比較してベースラインＢＬがより高電位になると、ゲート制御信号Ｇａのパルス幅がより小さくなる。このように、循環電圧指令値に応じてベースラインＢＬを変化させることによって、ゲート制御信号Ｇａのパルス幅を変化させることができる。なお、コンパレータ６７は、ゲート制御信号Ｇａと相補的になるようにゲート制御信号Ｇｂを変化させる。
　（周波数変調）
　図１３は、キャリア信号の第２の変調方法を説明するための図である。図１３の例では、キャリア信号ＣＳの周波数が、循環電圧指令値Ｖｃｃｕｒｅｆ，Ｖｃｃｖｒｅｆ，Ｖｃｃｗｒｅｆに応じて変化する。
　図１３では、キャリア信号ＣＳ、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊、生成されたゲート制御信号Ｇａ、およびｕ相循環電圧指令値Ｖｃｃｕｒｅｆの波形が示されている。キャリア信号ＣＳとしてのこぎり波状のパルス波形が用いられる。キャリア信号ＣＳを構成する各単一パルスの波形は同一であるが、その生成頻度（すなわち、キャリア信号ＣＳの周波数）がｕ相循環電圧指令値Ｖｃｃｕｒｅｆに応じて変化する。
　具体的に図１３の例では、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆが小さいほどキャリア信号ＣＳの周波数が高くなり、結果としてゲート制御信号Ｇａのパルス幅が小さくなる。逆に、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆが大きいほどキャリア信号ＣＳの周波数が低くなり、結果としてゲート制御信号Ｇａのパルス幅が大きくなる。このように、循環電圧指令値に応じてキャリア信号ＣＳの周波数を変化させることによって、ゲート制御信号Ｇａのパルス幅を変化させることができる。
　［実施の形態１の効果］
　上記したような電力変換装置の構成によれば、従来よりも高速かつ高精度の循環電流制御が可能になる。以下、従来技術と比較することによって上記のメリットを具体的に説明する。
　循環電流制御の際に問題となる点の１つは、循環電流の大きさはアーム電流の大きさに比べてかなり小さい点にある。この結果、循環電圧指令値の大きさはアーム電圧指令値の大きさに比べてかなり小さくなる。従来技術では、循環電圧指令値をアーム電圧指令値に加算することによって、各サブモジュールに供給する電圧指令値が生成されていた。しかし、制御装置５とサブモジュール個別制御器６１との間の通信におけるダイナミックレンジには限界があるので、比較的大きいアーム電圧指令値の量子化ビット数が十分であったとしても、比較的小さい循環電圧指令値の量子化ビット数は小さい値となってしまうという問題が生じる。この結果、循環電流制御の精度が悪くなる。
　本実施の形態の電力変換装置によれば、アーム電圧指令値と循環電圧指令値とは別々に制御装置５からサブモジュール個別制御器６１に伝送される。したがって、アーム電圧指令値とは無関係に循環電圧指令値の大きさに応じてビット幅を小さく設定できるので、循環電圧指令値に対応する量子化ビット数を大きくすることができる。これにより、循環電流制御の精度を良くすることができる。
　循環電流制御の際の他の問題点は、交流電流および直流電流の変化に比べて循環電流の変化が急である点にある。従来技術では、アーム電圧指令値の計算周期は、ＣＰＵの演算時間を考慮して比較的長い時間に設定されていた。そして、この計算周期で循環電流制御も行われていた。結果として、循環電流の急変に対する応答が遅いという問題があった。この解決策として、単純に循環電圧指令値の計算周期を短くするだけでは十分ではない。循環電圧指令値とアーム電圧指令値とを単純に加算することによって最終的な電圧指令値が計算されるので、循環電圧指令値とアーム電圧指令値とが相互に干渉する場合があるからである。
　本実施の形態の電力変換装置によれば、循環電圧指令値は、アーム電圧指令値と独立してＰＷＭ信号生成用のキャリア信号の変調に用いられる。したがって、交流回路２の交流電流および直流回路４の直流電流に比べて変化が速い循環電流の制御性を良くするために、循環電圧指令値の計算周期は、アーム電圧指令値の計算周期よりも短くすることができる。
　以上により、本実施の形態の電力変換装置によれば、従来よりも高速かつ高精度の循環電流制御を実現できる。
　実施の形態２．
　実施の形態２の電力変換装置では、サブモジュール個別制御器の構成が実施の形態１と異なる。電力変換装置のその他の構成は、実施の形態１の場合と同一または類似した構成であるので説明を繰り返さない。
　図１４は、実施の形態２の電力変化装置によるサブモジュール個別制御器９０の構成を示すブロック図である。図１４のサブモジュール個別制御器９０は、パルス幅補正器９１をさらに含む点で図１１のサブモジュール個別制御器６１と異なる。
　具体的に、サブモジュール個別制御器９０は、キャパシタ電圧制御器６４、キャリア発生器６５、コンパレータ６７、減算器６３、および加算器６６を含む。減算器６３、キャパシタ電圧制御器６４、および加算器６６の動作は、図１１の場合と同様であるので説明を繰り返さない。
　キャリア発生器６５は、位相シフトＰＷＭ（Pulse　Width　Modulation）制御で用いられるキャリア信号ＣＳを生成する。位相シフトＰＷＭ制御とは、ｕ相正側アーム１３ａを構成する複数の各変換器セル１に出力されるＰＷＭ信号のタイミングを相互にずらすものである。ここで、図１１の場合と異なり図１４の場合には、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆに基づくキャリア信号ＣＳの変調は行われない。
　コンパレータ６７は、ｕ相正側アーム電圧指令値Ｖｕｐｒｅｆ＊とキャリア信号ＣＳとを比較することによって、ＰＷＭ変調信号Ｇａ０，Ｇｂ０を生成する。ＰＷＭ変調信号Ｇａ０，Ｇｂ０は、それぞれ、ゲート制御信号Ｇａ，Ｇｂの元になる信号である。
　パルス幅補正器９１は、ＰＷＭ変調信号Ｇａ０，Ｇｂ０のパルス幅をｕ相循環電圧指令値Ｖｃｃｕｒｅｆに応じて補正することによって、ゲート制御信号Ｇａ，Ｇｂをそれぞれ生成する。たとえば、パルス幅補正器９１は、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆが大きくなるほどゲート制御信号Ｇａのパルス幅が大きくなるように、対応するＰＷＭ変調信号Ｇａ０の立ち下がりのタイミングを、ｕ相循環電圧指令値Ｖｃｃｕｒｅｆに応じて変化させる。ゲート制御信号Ｇａ，Ｇｂは互いに相補的な信号であるので、ＰＷＭ変調信号Ｇａ０の立ち下がりタイミングの変化量に応じて、ＰＷＭ変調信号Ｇｂ０の立ち上がりタイミングを変化させる必要がある。
　パルス幅補正器９１によって生成されたゲート制御信号Ｇａ，Ｇｂは、図２のスイッチング素子１ａ，１ｂの制御電極にそれぞれ供給される。この結果、サブモジュール主回路６０の出力電圧は、ｕ相循環電流Ｉｃｃｕに応じて制御される。
　上記の構成のサブモジュール個別制御器９０を備えた電力変換装置においても、実施の形態１の場合と同様の効果を奏する。すなわち、実施の形態２の電力変換装置によれば、従来よりも高速かつ高精度の循環電流制御を実現できる。
　実施の形態３．
　図１５は、実施の形態３における電力変換装置において、制御装置の全体構成を示すブロック図である。図１５には、各変換器セル１に設けられたサブモジュール主回路６０も併せて示されている。
　図１５に示すように、実施の形態３の電力変換装置では、サブモジュール個別制御器６１の配置が実施の形態１の場合と異なる。具体的に、サブモジュール個別制御器６１は、制御装置５の内部に配置される。したがって、サブモジュール個別制御器６１とサブモジュール主回路６０との間に、ゲート制御信号Ｇａ，Ｇｂを伝送するための光通信路が設けられる。図１５では、サブモジュール個別制御器６１側の光通信装置と、サブモジュール主回路６０側の光通信装置とは図示されていない。
　図１５に示す構成の制御装置５を備えた電力変換装置においても、実施の形態１の場合と同様の効果を奏する。すなわち、実施の形態３の電力変換装置によれば、従来よりも高速かつ高精度の循環電流制御を実現できる。なお、実施の形態２と実施の形態３とを組み合わせることもできる。
　実施の形態４．
　実施の形態４では、実施の形態１～３で説明した電力変換装置をＳＴＡＴＣＯＭ（Static　Synchronous　Compensator）と称する無効電力補償装置に適用した例について説明する。
　図１６は、Δ結線方式のＳＴＡＴＣＯＭの構成例を示す図である。図１６を参照して、ＳＴＡＴＣＯＭ１００は、電力変換回路１１０とこれを制御する制御回路５とを含む。電力変換回路１１０は、各々が互いにカスケードに接続された複数の変換器セル１を含むレグ回路１１１，１１２，１１３を備える。レグ回路１１１，１１２，１１３は互いにデルタ結線される。各レグ回路１１１，１１２，１１３には、複数の変換器セル１と直列にリアクトル１１４が設けられていてもよい。ＳＴＡＴＣＯＭ１１０は、変圧器１０２を介して交流回路２（交流電力系統）に設けられた送電線１０１と接続される。
　レグ回路１１１，１１２，１１３を構成する各変換器セル１は、図２および図３で説明したいずれの構成を有していてもよい。
　図１６に示すＳＴＡＴＣＯＭ１００は、実施の形態１～３で説明した制御装置５および各セル変換器１に設けられた個別制御器６１と類似の構成を含むように構成できる。したがって、実施の形態１～３の場合と同様の効果を奏することができる。
　今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　変換器セル、１ａ，１ｂ，１ｆ，１ｇ　スイッチング素子、１ｅ　直流コンデンサ、１ｎ，１ｐ　入出力端子、２　交流回路、３　連系変圧器、４　直流回路、５　制御装置、７ａ，７ｂ　リアクトル、８ａ，８ｂ，８ｃ　レグ回路、９ａ，９ｂ　アーム電流検出器、１０　交流電圧検出器、１１ａ，１１ｂ　直流電圧検出器、１３ａ，１３ｂ，１３ｃ　正側アーム、１４ａ，１４ｂ，１４ｃ　負側アーム、１５　交流電流検出器、２０　全アーム共通制御器、３５　交流制御部、３６　直流制御部、４０ａ，４０ｂ，４０ｃ　アーム個別制御器、５２，６２　通信装置、６０，６０Ｆ，６０Ｈ，６０Ｈｙｂ　サブモジュール主回路、６１，９０　サブモジュール個別制御器、６４　キャパシタ電圧制御器、６５　キャリア発生器、６７　コンパレータ、９１　パルス幅補正器、ＣＳ　キャリア信号、Ｇａ，Ｇｂ　ゲート制御信号、Ｇａ０，Ｇｂ０　ＰＷＭ変調信号、Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗ　循環電流値、Ｉｄｃ　直流電流値、Ｉｕｎ，Ｉｖｎ，Ｉｗｎ　負側アーム電流値、Ｉｕｐ，Ｉｖｐ，Ｉｗｐ　正側アーム電流値、Ｖｃｃｕｒｅｆ，Ｖｃｃｖｒｅｆ，Ｖｃｃｗｒｅｆ　循環電圧指令値、Ｖｕｎｒｅｆ，Ｖｖｎｒｅｆ，Ｖｗｎｒｅｆ　負側アーム電圧指令値、Ｖｕｐｒｅｆ，Ｖｖｐｒｅｆ，Ｖｗｐｒｅｆ　正側アーム電圧指令値。

Claims (8)

  1. 　電力変換装置であって、
    　複数のレグ回路を備え、
    　各前記レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各前記変換器セルは、エネルギー蓄積器とスイッチング素子とを含み、
    　前記電力変換装置は、さらに、
    　前記複数のレグ回路間を循環する循環電流に基づかない第１の電圧指令値および前記循環電流に基づく第２の電圧指令値を、前記レグ回路ごとに生成する制御装置と、
    　前記複数の変換器セルにそれぞれ対応して設けられ、前記第１の電圧指令値および前記第２の電圧指令値に基づいて対応の変換器セルの前記スイッチング素子の開閉を制御するゲート制御信号を生成する複数の個別制御器とを備え、
    　各前記個別制御器は、
    　前記第１の電圧指令値とキャリア信号との比較によるパルス幅変調を用いて前記ゲート制御信号を生成するコンパレータと、
    　前記ゲート制御信号のパルス幅が前記第２の電圧指令値に応じて変化するように、前記第２の電圧指令値によって変調された前記キャリア信号を生成するキャリア生成器とを含む、電力変換装置。
  2. 　前記キャリア生成器は、生成する前記キャリア信号の基準電位を前記第２の電圧指令値に応じて変化させることによって前記キャリア信号を変調する、請求項１に記載の電力変換装置。
  3. 　前記キャリア生成器は、生成する前記キャリア信号の周波数を前記第２の電圧指令値に応じて変化させることによって前記キャリア信号を変調する、請求項１に記載の電力変換装置。
  4. 　電力変換装置であって、
    　複数のレグ回路を備え、
    　各前記レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各前記変換器セルは、エネルギー蓄積器とスイッチング素子とを含み、
    　前記電力変換装置は、さらに、
    　前記複数のレグ回路間を循環する循環電流に基づかない第１の電圧指令値および前記循環電流に基づく第２の電圧指令値を、前記レグ回路ごとに生成する制御装置と、
    　前記複数の変換器セルにそれぞれ対応して設けられ、前記第１の電圧指令値および前記第２の電圧指令値に基づいて対応の変換器セルの前記スイッチング素子の開閉を制御するゲート制御信号を生成する複数の個別制御器とを備え、
    　各前記個別制御器は、
    　前記第１の電圧指令値とキャリア信号との比較によってパルス幅変調信号を生成するコンパレータと、
    　前記キャリア信号を生成するキャリア生成器と、
    　前記第２の電圧指令値に応じて前記パルス幅変調信号を補正することによって前記ゲート制御信号を生成するパルス幅補正器とを含む、電力変換装置。
  5. 　前記電力変換装置は、直流回路と交流回路との間で電力変換を行い、
    　前記制御装置は、前記直流回路の直流電圧および直流電流と前記交流回路の交流電圧および交流電流に基づいて、前記第１の電圧指令値を生成する、請求項１～４のいずれか１項に記載の電力変換装置。
  6. 　前記制御装置は、光通信路を介して前記第１の電圧指令値および前記第２の電圧指令値を各前記個別制御器に送信する、請求項１～５のいずれか１項に記載の電力変換装置。
  7. 　各前記個別制御器は、光通信路を介して対応する前記変換器セルの前記スイッチング素子に前記ゲート制御信号を送信する、請求項１～５のいずれか１項に記載の電力変換装置。
  8. 　前記第２の電圧指令値の計算周期は、前記第１の電圧指令値の計算周期よりも短い、請求項１～７のいずれか１項に記載の電力変換装置。
PCT/JP2019/035411 2019-09-09 2019-09-09 電力変換装置 WO2021048906A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/635,415 US11936306B2 (en) 2019-09-09 2019-09-09 Power conversion device
JP2020500926A JP6676229B1 (ja) 2019-09-09 2019-09-09 電力変換装置
PCT/JP2019/035411 WO2021048906A1 (ja) 2019-09-09 2019-09-09 電力変換装置
EP19944985.1A EP4030612A4 (en) 2019-09-09 2019-09-09 CURRENT TRANSFORMING DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/035411 WO2021048906A1 (ja) 2019-09-09 2019-09-09 電力変換装置

Publications (1)

Publication Number Publication Date
WO2021048906A1 true WO2021048906A1 (ja) 2021-03-18

Family

ID=70057996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/035411 WO2021048906A1 (ja) 2019-09-09 2019-09-09 電力変換装置

Country Status (4)

Country Link
US (1) US11936306B2 (ja)
EP (1) EP4030612A4 (ja)
JP (1) JP6676229B1 (ja)
WO (1) WO2021048906A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6703643B1 (ja) * 2018-11-14 2020-06-03 東芝三菱電機産業システム株式会社 電力変換装置
US20230087350A1 (en) * 2020-02-14 2023-03-23 Ecole De Technologie Superieure Three-phase multilevel electric power converter
EP4120543A4 (en) * 2020-03-11 2023-04-19 Mitsubishi Electric Corporation POWER CONVERSION DEVICE
JP6779424B1 (ja) * 2020-06-17 2020-11-04 三菱電機株式会社 電力変換装置
JP6818191B1 (ja) * 2020-06-17 2021-01-20 三菱電機株式会社 電力変換装置
JP7134312B2 (ja) * 2020-09-29 2022-09-09 三菱電機株式会社 電力変換装置
JP7324563B2 (ja) * 2020-09-29 2023-08-10 東芝三菱電機産業システム株式会社 無効電力補償装置
JP6926355B1 (ja) * 2020-09-29 2021-08-25 三菱電機株式会社 電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012099176A1 (ja) * 2011-01-18 2012-07-26 国立大学法人東京工業大学 電力変換器およびその制御方法
JP5189105B2 (ja) 2006-12-08 2013-04-24 シーメンス アクチエンゲゼルシヤフト 電流変換装置
JP6377310B1 (ja) * 2018-01-12 2018-08-22 三菱電機株式会社 電力変換装置
JP2019030106A (ja) * 2017-07-28 2019-02-21 株式会社東芝 電力変換装置
WO2019069394A1 (ja) * 2017-10-04 2019-04-11 三菱電機株式会社 電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3028268B2 (ja) 1992-11-12 2000-04-04 株式会社日立製作所 電力変換装置
JP3249709B2 (ja) 1995-05-26 2002-01-21 シャープ株式会社 インバータ装置
JP5359249B2 (ja) 2008-12-18 2013-12-04 富士電機株式会社 無停電電源装置
JP2011155788A (ja) * 2010-01-28 2011-08-11 Toyota Motor Corp 電源システム
JP5721096B2 (ja) 2010-08-23 2015-05-20 国立大学法人東京工業大学 電力変換器
JP5470343B2 (ja) * 2011-08-15 2014-04-16 株式会社日立製作所 電力変換器制御装置
JP5974646B2 (ja) 2012-06-07 2016-08-23 富士電機株式会社 ３レベル電力変換回路の制御装置
CN104795980B (zh) * 2015-04-21 2017-05-10 山东大学 基于变载波spwm方法的直流电压纹波补偿系统及方法
CN107342623B (zh) * 2017-07-12 2019-12-10 北京昆兰新能源技术有限公司 基于级联式储能系统的变载波变调制波移相spwm调制方法
JP6892812B2 (ja) * 2017-10-12 2021-06-23 株式会社日立製作所 電力変換装置
EP3905504A4 (en) 2018-12-25 2021-12-15 Mitsubishi Electric Corporation POWER CONVERSION DEVICE
CN109995085A (zh) * 2019-05-10 2019-07-09 湘潭大学 基于双开关频率调制的升压扩展型准z源级联多电平光伏逆变器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189105B2 (ja) 2006-12-08 2013-04-24 シーメンス アクチエンゲゼルシヤフト 電流変換装置
WO2012099176A1 (ja) * 2011-01-18 2012-07-26 国立大学法人東京工業大学 電力変換器およびその制御方法
JP2019030106A (ja) * 2017-07-28 2019-02-21 株式会社東芝 電力変換装置
WO2019069394A1 (ja) * 2017-10-04 2019-04-11 三菱電機株式会社 電力変換装置
JP6377310B1 (ja) * 2018-01-12 2018-08-22 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US20220337173A1 (en) 2022-10-20
EP4030612A4 (en) 2022-09-07
EP4030612A1 (en) 2022-07-20
JPWO2021048906A1 (ja) 2021-09-27
US11936306B2 (en) 2024-03-19
JP6676229B1 (ja) 2020-04-08

Similar Documents

Publication Publication Date Title
WO2021048906A1 (ja) 電力変換装置
JP6509352B2 (ja) 電力変換装置
JP6377310B1 (ja) 電力変換装置
EP3093975B1 (en) Power conversion system
WO2017046910A1 (ja) 電力変換装置
WO2017046909A1 (ja) 電力変換装置
JP6926355B1 (ja) 電力変換装置
JP6818191B1 (ja) 電力変換装置
WO2021186524A1 (ja) 電力変換装置
JP6768993B1 (ja) 電力変換装置
JP6937962B1 (ja) 電力変換装置
JP6779424B1 (ja) 電力変換装置
Cortes et al. Predictive control of a grid-connected cascaded H-bridge multilevel converter
JP7224565B1 (ja) 電力変換装置、および制御装置
WO2015063179A2 (en) A controller for a power converter
JP7134312B2 (ja) 電力変換装置
WO2023214462A1 (ja) 電力変換装置
JP7374395B1 (ja) 電力変換システム
JP7126631B1 (ja) 電力変換装置及び制御装置
JP6873352B1 (ja) 電力変換システムおよびその制御装置
JP7367261B1 (ja) 電力変換システムおよび制御装置
WO2022208759A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020500926

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19944985

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019944985

Country of ref document: EP

Effective date: 20220411