JP6873352B1 - 電力変換システムおよびその制御装置 - Google Patents

Abstract

一実施形態の電力変換システム（１０）において、第１の電力変換器（１１）は、第１の交流電力系統（９）と第１の直流本線（１３Ａ）および直流帰線（１３Ｂ）との間に接続される。第２の電力変換器（１２，１５）は、第１の交流電力系統（９）と直流帰線（１３Ｂ）および第２の直流本線（１３Ｃ）との間に接続される。第１の制御装置（３３）は、第１の有効電力指令値に従って第１の電力変換器（１１）を制御する。第２の制御装置（３４）は、第２の有効電力指令値に従って第２の電力変換器を制御する。共通制御装置（３２）は、電力変換システム（１０）の全体から第１の交流電力系統（９）に出力する全有効電力指令値を分配することにより、第１の有効電力指令値および第２の有効電力指令値を設定する。共通制御装置（３２）は、第１の有効電力指令値と第２の有効電力指令値とを異ならせる。

Description

この開示は、電力変換システムおよびその制御装置に関する。

直流送電（ＨＶＤＣ：High Voltage Direct Current）システムは、送電容量を増やすために２つのＨＶＤＣを共通の直流帰線で接続することにより構成された双極ＨＶＤＣで運用される場合がある。

また、双極ＨＶＤＣでは、第１極ＨＶＤＣに用いられる設備と第２極ＨＶＤＣに用いられる設備が必ずしも一致しない場合がある。たとえば、設備の導入時期が異なるために、最初に導入されたＨＶＤＣが他励式ＨＶＤＣによって構成され、次に導入されたＨＶＤＣが自励式ＨＶＤＣによって構成されることがある（たとえば、特許文献１（特開２０１８−０７８７３３号公報を参照）。

特開２０１８−０７８７３３号公報

上記のようなハイブリッド型の双極ＨＶＤＣの場合、第１極ＨＶＤＣと第２極ＨＶＤＣとでは機能および特性が異なるので、その相違に応じた運用を行うことが望ましい。この課題はＨＶＤＣに限らずＢＴＢ（Back to Back）など他の双極型の電力変換システムにも当てはまる。

本開示は、上記の点を考慮してなされたものであり、その目的は、第１極電力変換器と第２極電力変換器とで機能および／または特性が異なる双極型の電力変換システムにおいて、その相違に応じてより適切に電力変換システムを運用することである。なお、自励式と他励式との違いによって第１極電力変換器と第２極電力変換器とで機能および／または特性に違いが生じる場合は一例であって、本開示は、この場合に限定されるものではない。

一実施形態の電力変換システムは、第１の電力変換器と、第２の電力変換器と、第１の制御装置と、第２の制御装置と、共通制御装置とを備える。第１の電力変換器は、第１の交流電力系統と第１の直流本線および直流帰線との間に接続される。第２の電力変換器は、第１の交流電力系統と直流帰線および第２の直流本線との間に接続される。第１の制御装置は、第１の有効電力指令値に従って第１の電力変換器を制御する。第２の制御装置は、第２の有効電力指令値に従って第２の電力変換器を制御する。共通制御装置は、電力変換システムの全体から第１の交流電力系統に出力するための全有効電力指令値を分配することにより、第１の有効電力指令値および第２の有効電力指令値を設定する。共通制御装置は、第１の有効電力指令値と第２の有効電力指令値とを異ならせる。

上記の実施の形態によれば、第１の有効電力指令値と第２の有効電力指令値とを異ならせることによって、第１極電力変換器と第２極電力変換器とで機能および／または特性が異なる双極型の電力変換システムにおいて、その相違に応じてより適切に電力変換システムを運用できる。

双極型電力変換システムの構成例を示す回路図である。 双極型電力変換システムの他の構成例を示す回路図である。 図１の制御装置の機能的構成を示すブロック図である。 図１の自励式変換器のハードウェアの概略構成の一例を示す図である。 図４に示す自励式の電力変換器を構成する変換器セル４７の構成例を示す回路図である。 他励式変換器のハードウェア構成の一例を概略的に示す図である。 図３の共通制御装置、第１極制御装置、および第２極制御装置のハードウェア構成例を示すブロック図である。 図３の出力電力分配部の機能を説明するための図である。 双極型電力変換システムの全損失および各部の損失の計算例を示す図である。 実施の形態２の双極型電力変換システムにおいて、無負荷運転を概念的に説明するための図である。 実施の形態２の双極型電力変換システムにおいて、図３の共通制御装置の動作を説明するためのフローチャートである。 実施の形態３の双極型電力変換システムの運転制御を説明するための図である。 実施の形態３の双極型電力変換システムにおいて、図３の共通制御装置の動作を説明するためのフローチャートである。 図３および図４に示された第１極制御装置３３のより詳細な構成を説明する機能ブロック図である。 図１４に示された個別セル制御部の構成例を示すブロック図である。 実施の形態４の双極型電力変換システムにおいて、共通制御装置の構成および動作を説明するためのブロック図である。

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

実施の形態１．
［双極型電力変換システムの全体構成］
図１は、双極型電力変換システムの構成例を示す回路図である。図１を参照して、双極型電力変換システム１０は、第１極の電力変換器１１Ａ，１１Ｂと、第２極の電力変換器１５Ａ，１５Ｂと、制御装置３１Ａ，３１Ｂとを備える。

図１では、第１極の電力変換器１１Ａ，１１Ｂおよび第２極の電力変換器１５Ａ，１５Ｂは、ともに自励式変換器によって構成される。本開示において、交流電力系統９Ａ側に設けられた第１極の電力変換器１１Ａを第１の電力変換器とも称し、第２極の電力変換器１２Ａを第２の電力変換器とも称する。また、交流電力系統９Ｂ側に設けられた第１極の電力変換器１１Ｂを第３の電力変換器とも称し、第２極の電力変換器１２Ｂを第４の電力変換器とも称する。

第１極の電力変換器１１Ａは、交流電力系統９Ａと直流本線１３Ａおよび直流帰線１３Ｂから構成される直流線路との間に接続される。第１極の電力変換器１１Ｂは、上記の直流線路（直流本線１３Ａ、直流帰線１３Ｂ）と交流電力系統９Ｂとの間に接続される。本開示において、交流電力系統９Ａを第１の交流電力系統とも称し、交流電力系統９Ｂを第２の交流電力系統とも称する。

第２極の電力変換器１５Ａは、交流電力系統９Ａと直流本線１３Ｃおよび直流帰線１３Ｂから構成される直流線路との間に接続される。第２極の電力変換器１５Ｂは、上記の直流線路（直流本線１３Ｃ、直流帰線１３Ｂ）と交流電力系統９Ｂとの間に接続される。このように、第１極と第２極とでは直流帰線１３Ｂが共通化されることにより、直流帰線１３Ｂに流れる電流を減らすことができる。

具体的に、電力変換器１１Ａ，１５Ａが順変換器として機能し、電力変換器１１Ｂ，１５Ｂが逆変換器として機能する場合について説明する。この場合、図１に示すように、電力変換器１１Ａから出力された直流電圧Ｖ１Ａと電力変換器１１Ｂから出力された直流電圧Ｖ１Ｂとの電位差によって直流電流Ｉ１が流れる。さらに、電力変換器１５Ａから出力された直流電圧Ｖ２Ａと電力変換器１５Ｂから出力された直流電圧Ｖ２Ｂとの電位差によって直流電流Ｉ２が流れる。直流帰線１３Ｂに流れる直流電流Ｉ１と直流電流Ｉ２とは逆方向の電流になる。

図１に示すように、双極型電力変換システム１０は、さらに、交流遮断器３０Ａ，２６Ａ，２７Ａと、電圧変成器２９Ａ，２４Ａ，２５Ａと、電流変成器２８Ａ，２２Ａ，２３Ａと、変圧器２０Ａ，２１Ａとを含む。

交流遮断器３０Ａは、交流電力系統９Ａを構成する三相線路に設けられる。交流遮断器２６Ａは、三相線路の分岐点１４Ａと第１極の電力変換器１１Ａとの間に接続される。交流遮断器２７Ａは、分岐点１４Ａと第２極の電力変換器１５Ａとの間に接続される。交流遮断器４０Ａは、後述する調相設備３９Ａを交流電力系統９Ａから分離するためのものである。電圧変成器２９Ａおよび電流変成器２８Ａは、交流遮断器３０Ａと分岐点１４Ａとの間に接続される。電圧変成器２４Ａおよび電流変成器２２Ａは、分岐点１４Ａと第１極の電力変換器１１Ａとの間に接続される。電圧変成器２５Ａおよび電流変成器２３Ａは、分岐点１４Ａと第２極の電力変換器１５Ａとの間に接続される。

変圧器２０Ａは、電圧変成器２４Ａおよび電流変成器２２Ａと第１極の電力変換器１１Ａとの間に接続される。変圧器２１Ａは、電圧変成器２５Ａおよび電流変成器２３Ａと第２極の電力変換器１５Ａとの間に接続される。変圧器２０Ａ，２１Ａに代えて連系リアクトルを用いてもよい。

上記と同様に、双極型電力変換システム１０は、さらに、交流遮断器３０Ｂ，２６Ｂ，２７Ｂ，４０Ｂと、電圧変成器２９Ｂ，２４Ｂ，２５Ｂと、電流変成器２８Ｂ，２２Ｂ，２３Ｂと、変圧器２０Ｂ，２１Ｂとを含む。交流電力系統９Ｂ側のこれらの配置は、上記で説明した交流電力系統９Ａ側の配置と同様であり、参照符号の末尾のＡをＢに置き換えればそのまま成り立つので説明を繰り返さない。なお、以下の説明において、交流電力系統９Ａ側の機器と交流電力系統９Ｂ側の機器とで共通する事項については、参照符号の末尾のＡ，Ｂを付さずに記載する。

双極型電力変換システム１０は、さらに、制御装置３１Ａ，３１Ｂを含む。制御装置３１Ａは、電流変成器２２Ａ，２３Ａ，２８Ａから出力された電流信号および電圧変成器２４Ａ，２５Ａ，１９Ａから出力された電圧信号に基づいて、第１極の電力変換器１１Ａおよび第２極の電力変換器１５Ａの動作を制御する。同様に、制御装置３１Ｂは、電流変成器２２Ｂ，２３Ｂ，２８Ｂから出力された電流信号および電圧変成器２４Ｂ，２５Ｂ，１９Ｂから出力された電圧信号に基づいて、第１極の電力変換器１１Ｂおよび第２極の電力変換器１５Ｂの動作を制御する。さらに、制御装置３１Ａは、遮断器３０Ａ，２６Ａ，２７Ａの開閉を制御し、制御装置３１Ｂは、遮断器３０Ｂ，２６Ｂ，２７Ｂの開閉を制御する。

図２は、双極型電力変換システムの他の構成例を示す回路図である。図２の双極型電力変換システム１０は、第２極の電力変換器１２Ａ，１２Ｂが他励式変換器で構成されている点で図１の双極型電力変換システム１０と異なる。

さらに、図２の双極型電力変換システム１０は、第２極の電力変換器１２Ａ，１２Ｂにそれぞれ対応して設けられた調相設備３９Ａ，３９Ｂと、交流遮断器４０Ａ，４０Ｂとを含む点で、図１の双極型電力変換システム１０と異なる。

図２に示すように、調相設備３９Ａは、他励式の電力変換器１２Ａの交流電力系統９Ａ側に接続され、調相設備３９Ｂは、他励式の電力変換器１２Ｂの交流電力系統９Ｂ側に接続される。交流遮断器４０Ａは、調相設備３９Ａを交流電力系統９Ａから切り離すために設けられ、交流遮断器４０Ｂは、調相設備３９Ｂを交流電力系統９Ｂから切り離すために設けられる。具体的に、調相設備３９Ａは、交流電力系統９Ａの分岐点１４Ａに交流遮断器４０Ａを介して接続され、調相設備３９Ｂは、交流電力系統９Ｂの分岐点１４Ａに交流遮断器４０Ｂを介して接続される。制御装置３１Ａは、交流遮断器４０Ａの開閉動作をさらに制御し、制御装置３１Ｂは、交流遮断器４０Ｂの開閉動作をさらに制御する。

他励式変換器は、点弧位相を遅らせて所望の電圧を得るように制御されるので、電圧位相に対して電流位相が遅れる。その位相の遅れを補償するために、調相設備３９Ａ，３９Ｂは、スタティックコンデンサ（シャントキャパシタとも称する）を含む。

図２のその他の点は図１と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

実施の形態１の双極型電力変換システム１０は、図１および図２の場合と異なり、第１極の電力変換器および第２極の電力変換器がともに他励式変換器であってもよい。この場合、図２に示すように、交流電力系統９Ａに接続される第１極および第２局の電力変換器に兼用で調相設備３９Ａが設けられ、交流電力系統９Ｂに接続される第１極および第２局の電力変換器に兼用で調相設備３９Ｂが設けられる。

［制御装置の機能的構成］
図３は、図１の制御装置の機能的構成を示すブロック図である。図３では、双極型電力変換システム１０が、ＨＶＤＣシステムである場合の例が示されている。

図３を参照して、制御装置３１Ａは、共通制御装置３２Ａと、第１極制御装置３３Ａと、第２極制御装置３４Ａとを含む。共通制御装置３２Ａは、運転指令部３５Ａと、出力電力指令部３６Ａと、出力電力分配部３７Ａとを含む。本開示では、第１極制御装置３３Ａを第１の制御装置とも称し、第２極制御装置３４Ａを第２の制御装置とも称する。

同様に、制御装置３１Ｂは、共通制御装置３２Ｂと、第１極制御装置３３Ｂと、第２極制御装置３４Ｂとを含む。共通制御装置３２Ｂは、運転指令部３５Ｂと、出力電力指令部３６Ｂと、出力電力分配部３７Ｂとを含む。共通制御装置３２Ａと共通制御装置３２Ｂとは、通信回線３８を介して相互に情報のやり取りを行う。

具体的に、運転指令部３５Ａは、第１極制御装置３３Ａに対して第１極の電力変換器１１Ａの運転開始および運転停止を指令し、第２極制御装置３４Ａに対して第２極の電力変換器１２Ａの運転開始および運転停止を指令する。さらに、運転指令部３５Ａは、交流遮断器３０Ａの開閉を制御する。

出力電力指令部３６Ａは、電流変成器２８Ａおよび電圧変成器２９Ａの検出値に基づいて、双極型電力変換システム１０の全体から交流電力系統９Ａに出力するための有効電力指令値ＰｒｅｆＡおよび無効電力指令値ＱｒｅｆＡを生成する。出力電力分配部３７Ａは、有効電力指令値ＰｒｅｆＡおよび無効電力指令値ＱｒｅｆＡの各々を第１極電力変換器用と第２極電力変換器用とに分配する。第１極電力変換器と第２極電力変換器との機能および／または特性の違いがあるので、有効電力指令値ＰｒｅｆＡと無効電力指令値ＱｒｅｆＢとは、第１極用と第２極用とに等しく分配されるのが適切とは限らない。本開示では、有効電力指令値ＰｒｅｆＡを全有効電力指令値とも称し、無効電力指令値ＱｒｅｆＢを全無効電力指令値とも称する。

第１極制御装置３３Ａは、共通制御装置３２Ａから受けた第１の有効電力指令値ＰｒｅｆＡ１および第１の無効電力指令値ＱｒｅｆＡ１と、電流変成器２２Ａおよび電圧変成器２４Ａの検出値とに基づいて、第１極の電力変換器１１Ａの動作を制御する。第２極制御装置３４Ａは、共通制御装置３２Ａから受けた第２の有効電力指令値ＰｒｅｆＡ２および第２の無効電力指令値ＱｒｅｆＡ２と、電流変成器２３Ａおよび電圧変成器２５Ａの検出値とに基づいて、第２極の電力変換器１２Ａの動作を制御する。さらに、第１極制御装置３３Ａは、交流遮断器２６Ａの開閉動作を制御し、第２極制御装置３４Ａは、交流遮断器２７Ａの開閉動作を制御する。図２に示す双極型電力変換システム１０の場合には、第２極制御装置３４Ａは、交流遮断器４０Ａの開閉動作を制御する。

第１極の電力変換器１１Ｂおよび第２極の電力変換器１２Ｂを制御するための制御装置３１Ｂの機能は上記と同様であり、上記の説明において参照符号の末尾のＡをＢに置き換えればよいので説明を繰り返さない。以下では、第１極の電力変換器１１Ａと１１Ｂとで共通する機能について説明する場合には、単に第１極の電力変換器１１と記載する。同様に、第２極の電力変換器１２Ａと１２Ｂ（１５Ａと１５Ｂ）とで共通する機能について説明する場合には、単に第２極の電力変換器１２（１５）と記載する。

なお、双極型電力変換システム１０がＢＴＢシステムである場合、上記の共通制御装置３２Ａと共通制御装置３２Ｂとは共通化されていてもよい。

［自励式変換器のハードウェア構成例］
図４は、図１の自励式変換器のハードウェアの概略構成の一例を示す図である。図４では、電力変換器１１Ａの構成例が示されているが、電力変換器１１Ｂの構成も同様である。

図４を参照して、電力変換器１１Ａは、互いに直列接続された複数の変換器セル４７を含むモジュラーマルチレベル変換器によって構成される。なお、「変換器セル」は、「サブモジュール」または「単位変換器」とも呼ばれる。電力変換器１１Ａは、直流線路（直流本線１３Ａ、直流帰線１３Ｂ）と交流電力系統９Ａとの間で電力変換を行なう。

電力変換器１１Ａは、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４４ｕ，４４ｖ，４４ｗ（総称する場合または任意のものを示す場合、レグ回路４４と記載する）を含む。

レグ回路４４は、交流を構成する複数相の各々に設けられる。レグ回路４４は、交流電力系統９Ａと直流線路１３Ａ，１３Ｂとの間に接続され、両回路間で電力変換を行なう。図４には、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４４ｕ，４４ｖ，４４ｗが設けられている。

レグ回路４４ｕ，４４ｖ，４４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器２０Ａを介して交流電力系統９Ａに接続される。図４では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器２０Ａとの接続は図示していない。

各レグ回路４４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流本線１３Ａおよび直流帰線１３Ｂにそれぞれ接続される。

図４の交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４４ｕ，４４ｖ，４４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４４ｕ，４４ｖ，４４ｗが変圧器２０Ａまたは連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル４８Ａ，４８Ｂとしてもよい。

レグ回路４４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム４５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム４６とを含む。上アーム４５および下アーム４６の接続点である交流入力端子Ｎｕは、変圧器２０Ａと接続される。レグ回路４４ｖ，４４ｗについても同様の構成を有するので、以下、レグ回路４４ｕの構成について代表的に説明する。

上アーム４５は、カスケード接続された複数の変換器セル４７と、リアクトル４８とを含む。複数の変換器セル４７およびリアクトル４８は、直列に接続されている。同様に、下アーム４６は、カスケード接続された複数の変換器セル４７と、リアクトル４９とを含む。複数の変換器セル４７およびリアクトル４９は、直列に接続されている。リアクトル４８，４９を設けることにより、電力変換器１１Ａの内部を循環する電流を抑制することができ、さらに、交流電力系統９Ａまたは直流線路１３Ａ，１３Ｂ等の事故時における事故電流の急激な増大を抑制することができる。

電力変換器１１Ａは、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、電圧変成器２４Ａと、電流変成器２２Ａと、直流電圧検出器５２Ａ，５２Ｂと、各レグ回路４４に設けられた電流変成器５０，５１と、直流電流検出器５３とを含む。これらの検出器によって検出された信号は、第１極制御装置３３Ａに入力される。

なお、図４では図解を容易にするために、各検出器から第１極制御装置３３Ａに入力される信号の信号線と、第１極制御装置３３Ａおよび各変換器セル４７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよび変換器セル４７ごとに設けられている。各変換器セル４７と第１極制御装置３３Ａとの間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。

次に、各検出器について具体的に説明する。
電圧変成器２４Ａは、交流電力系統９ＡのＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、および、Ｗ相の交流電圧Ｖａｃｗを検出する。電流変成器２２Ａは、交流電力系統９ＡのＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、および、Ｗ相の交流電流Ｉａｃｗを検出する。

直流電圧検出器５２Ａは、直流本線１３Ａに接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器５２Ｂは、直流帰線１３Ｂに接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。直流電流検出器５３は、高電位側直流端子Ｎｐまたは低電位側直流端子Ｎｎを流れる直流電流Ｉｄｃ（図１の直流電流Ｉ１に等しい）を検出する。

Ｕ相用のレグ回路４４ｕに設けられた電流変成器５０および５１は、上アーム４５に流れる上アーム電流Ｉｐｕ、および、下アーム４６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４４ｖに設けられた電流変成器５０および５１は、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４４ｗに設けられた電流変成器５０および５１は、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。

［変換器セルの構成例］
図５は、図４に示す自励式の電力変換器を構成する変換器セル４７の構成例を示す回路図である。

図５（Ａ）に示す変換器セル４７は、ハーフブリッジ構成と呼ばれる回路構成を有する。この変換器セル４７は、２つのスイッチング素子６１ｐおよび６１ｎを直列接続して形成した直列体と、蓄電素子６２と、電圧検出器６３と、入出力端子Ｐ１，Ｐ２とを備える。スイッチング素子６１ｐおよび６１ｎの直列体と蓄電素子６２とは並列接続される。電圧検出器６３は、蓄電素子６２の両端間の電圧Ｖｃを検出する。

スイッチング素子６１ｎの両端子は、入出力端子Ｐ１，Ｐ２とそれぞれ接続される。変換器セル４７は、スイッチング素子６１ｐ，６１ｎのスイッチング動作により、蓄電素子６２の電圧Ｖｃまたは零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。スイッチング素子６１ｐがオン、かつスイッチング素子６１ｎがオフとなったときに、変換器セル４７からは、蓄電素子６２の電圧Ｖｃが出力される。スイッチング素子６１ｐがオフ、かつスイッチング素子６１ｎがオンとなったときに、変換器セル４７は、零電圧を出力する。

図５（Ｂ）に示す変換器セル４７は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル４７は、２つのスイッチング素子６１ｐ１および６１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子６１ｐ２および６１ｎ２を直列接続して形成された第２の直列体と、蓄電素子６２と、電圧検出器６３と、入出力端子Ｐ１，Ｐ２とを備える。第１の直列体と、第２の直列体と、蓄電素子６２とが並列接続される。電圧検出器６３は、蓄電素子６２の両端間の電圧Ｖｃを検出する。

スイッチング素子６１ｐ１およびスイッチング素子６１ｎ１の中点は、入出力端子Ｐ１と接続される。同様に、スイッチング素子６１ｐ２およびスイッチング素子６１ｎ２の中点は、入出力端子Ｐ２と接続される。変換器セル４７は、スイッチング素子６１ｐ１，６１ｎ１，６１ｐ２，６１ｎ２のスイッチング動作により、蓄電素子６２の電圧Ｖｃ、−Ｖｃ、または零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。

図５（Ａ）および図５（Ｂ）において、スイッチング素子６１ｐ，６１ｎ，６１ｐ１，６１ｎ１，６１ｐ２，６１ｎ２は、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＧＣＴ（Gate Commutated Turn-off）サイリスタなどの自己消弧型の半導体スイッチング素子にＦＷＤ（Freewheeling Diode）が逆並列に接続されて構成される。

図５（Ａ）および図５（Ｂ）において、蓄電素子６２には、フィルムコンデンサなどのキャパシタが主に用いられる。蓄電素子６２は、以降の説明では、キャパシタと呼称することもある。以下では、蓄電素子６２の電圧Ｖｃをキャパシタ電圧Ｖｃとも称する。

図４に示されるように、変換器セル４７はカスケード接続されている。図５（Ａ）および図５（Ｂ）の各々において、上アーム４５に配置された変換器セル４７では、入出力端子Ｐ１は、隣の変換器セル４７の入出力端子Ｐ２または高電位側直流端子Ｎｐと接続され、入出力端子Ｐ２は、隣の変換器セル４７の入出力端子Ｐ１または交流入力端子Ｎｕと接続される。同様に、下アーム４６に配置された変換器セル４７では、入出力端子Ｐ１は、隣の変換器セル４７の入出力端子Ｐ２または交流入力端子Ｎｕと接続され、入出力端子Ｐ２は、隣の変換器セル４７の入出力端子Ｐ１または低電位側直流端子Ｎｎと接続される。

上記で例示した構成以外の変換器セル、たとえば、クランプトダブルセルと呼ばれる回路構成などを適用した変換器セルを用いてもよく、スイッチング素子および蓄電素子も上記の例示に限定されるものではない。

［他励式変換器のハードウェア構成例］
図６は、他励式変換器のハードウェア構成の一例を概略的に示す図である。図６（Ａ）は、順変換器として用いられる図１の電力変換器１２Ａの構成例を示し、図６（Ｂ）は、逆変換器として用いられる図１の電力変換器１２Ｂの構成例を示す。さらに、図６（Ａ）および図６（Ｂ）では、変圧器２１Ａ，２１Ｂの構成例も示される。

図６（Ａ）を参照して、他励式の電力変換器１２Ａは、直流帰線１３Ｂと接続点７４の間に互いに並列に接続されたサイリスタユニット７１Ｐ，７２Ｐ，７３Ｐを含む。各サイリスタユニット７１Ｐ，７２Ｐ，７３Ｐは、それぞれ、サイリスタ７１Ｐ１と７１Ｐ２の直列回路、サイリスタ７２Ｐ１と７２Ｐ２の直列回路、サイリスタ７３Ｐ１と７３Ｐ２の直列回路で構成されている。

電力変換器１２Ａは、さらに、接続点７４と直流本線１３Ｃの間に互いに並列に接続されたサイリスタユニット７１Ｎ，７２Ｎ，７３Ｎを並列に接続している。各サイリスタユニット７１Ｎ，７２Ｎ，７３Ｎは、それぞれ、サイリスタ７１Ｎ１と７１Ｎ２の直列回路、サイリスタ７２Ｎ１と７２Ｎ２の直列回路、サイリスタ７３Ｎ１と７３Ｎ２の直列回路で構成されている。

ここで、各サイリスタは、いずれも、直流帰線１３Ｂ側がカソードに直流本線１３Ｃ側がアノードに接続されている。

変圧器２１Ａは、デルタ巻線２１Ａ１、Ｙ巻線２１Ａ２、およびデルタ巻線２１Ａ３を含む。デルタ巻線２１Ａ１、Ｙ巻線２１Ａ２、およびデルタ巻線２１Ａ３は互いに磁気結合されている。交流電力系統９Ａのｕ相、ｖ相、ｗ相の各々はデルタ巻線２１Ａ１に接続されている。また、サイリスタ７１Ｐ１と７１Ｐ２との接続点、サイリスタ７２Ｐ１と７２Ｐ２との接続点、サイリスタ７３Ｐ１と７３Ｐ２との接続点の各々はＹ巻線２１Ａ２に接続されている。サイリスタ７１Ｎ１と７１Ｎ２との接続点、サイリスタ７２Ｎ１と７２Ｎ２との接続点、サイリスタ７３Ｎ１と７３Ｎ２との接続点の各々はデルタ巻線２１Ａ３に接続されている。

逆変換器として用いられる他励式の電力変換器１２Ｂの回路構成は、図６（Ｂ）に示される。図６（Ｂ）の電力変換器１２Ｂは、各サイリスタのアノードが直流帰線１３Ｂ側にカソードが直流本線１３Ｃ側に接続されている点で、図６（Ａ）の電力変換器１２Ａと異なる。図６（Ｂ）の電力変換器１２Ｂのその他の点は、図６（Ａ）の場合と同様であるので、対応する構成要素には同一の参照符号を付して説明を繰り返さない。

また、変圧器２１Ｂは、デルタ巻線２１Ｂ１、Ｙ巻線２１Ｂ２、およびデルタ巻線２１Ｂ３を含む。図６（Ｂ）のデルタ巻線２１Ｂ１、Ｙ巻線２１Ｂ２、およびデルタ巻線２１Ｂ３は、図６（Ａ）のデルタ巻線２１Ａ１、Ｙ巻線２１Ａ２、およびデルタ巻線２１Ａ３にそれぞれ対応する。デルタ巻線２１Ｂ１と交流電力系統９Ｂとの接続、ならびにＹ巻線２１Ｂ２およびデルタ巻線２１Ｂ３と各サイリスタとの接続は、図６（Ｂ）の場合と同様であるので説明を繰り返さない。

［自励式変換器と他励式変換器の機能上の違い］
以下、本開示の前提として、自励式変換器と他励式変換器の機能上の違いについて説明する。

自励式変換器は、出力する有効電力と無効電力とを独立して制御できる点に特徴がある。自励式変換器では、出力電圧の大きさと位相を自由に制御できるからである。

たとえば、図４および図５で説明したＭＭＣの場合、第１極制御装置３３Ａおよび第２極制御装置３４Ａの各々は、各相の交流電圧実測値と各相の交流電流実測値とから有効電流値および無効電流値を計算する。第１極制御装置３３Ａおよび第２極制御装置３４Ａの各々は、有効電力指令値から計算した有効電流指令値と上記の有効電流値との偏差に基づいて（たとえば、偏差に対して比例積分演算を施すことにより）有効電圧指令値を算出する。同様に、第１極制御装置３３Ａおよび第２極制御装置３４Ａの各々は、無効電力指令値から計算した無効電流指令値と上記の無効電流値との偏差に基づいて（たとえば、偏差に対して比例積分演算を施すことにより）無効電圧指令値を算出する。次に、第１極制御装置３３Ａおよび第２極制御装置３４Ａの各々は、算出された有効電圧指令値および無効電圧指令値に対して２相／３相変換を施すことにより、各相アームの電圧指令値を算出する。２相／３相変換は、たとえば、逆パーク（Park）変換と逆クラーク（Clarke）変換とによって実現できる。もしくは、２相／３相変換は、逆パーク変換と空間ベクトル変換とによっても実現できる。第１極制御装置３３Ａおよび第２極制御装置３４Ａの各々は、算出した各相アームの電圧指令値に基づいて各相アームに設けられた変換器セル４７の出力を制御する。

一方、他励式変換器は、有効電力の制御は可能であるが、出力される無効電力の値は有効電力に応じて決まる。前述のように、他励式変換器は、点弧位相を遅らせて所望の電圧を得るように制御されるので、出力電圧の大きさは自由に制御できるが、出力電圧の位相は自由に制御できない。具体的に、電圧位相に対して電流位相が遅れる。したがって、他励式変換器は、有効電力の大きさに応じた大きさの誘導性の無効電力を出力する。

［共通制御装置、第１極制御装置、および第２極制御装置のハードウェア構成例］
図７は、図３の共通制御装置、第１極制御装置、および第２極制御装置のハードウェア構成例を示すブロック図である。図７には、コンピュータによって各制御装置を構成する例が示される。

図７を参照して、各制御装置は、１つ以上の入力変換器８０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路８１と、マルチプレクサ（ＭＵＸ）８２と、Ａ／Ｄ（Analog to Digital）変換器８３とを含む。さらに、各制御装置は、１つ以上のＣＰＵ（Central Processing Unit）８４と、ＲＡＭ（Random Access Memory）８５と、ＲＯＭ（Read Only Memory）８６とを含む。さらに、各制御装置は、１つ以上の入出力インターフェイス８７と、補助記憶装置８９とを含む。特に、共通制御装置３２は、図３の通信回線３８を介して通信（すなわち、情報のやりとり）を行うための通信装置８８を含む。各制御装置は、さらに、上記の構成要素間を相互に接続するバス９０を含む。

入力変換器８０は、入力チャンネルごとに補助変成器（図示せず）を有する。各補助変成器は、図１の各電流変成器および電圧変成器などによる検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路８１は、入力変換器８０ごとに設けられる。サンプルホールド回路８１は、対応の入力変換器８０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ８２は、複数のサンプルホールド回路８１に保持された信号を順次選択する。Ａ／Ｄ変換器８３は、マルチプレクサ８２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器８３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ８４は、制御装置全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ８５および不揮発性メモリとしてのＲＯＭ８６は、ＣＰＵ８４の主記憶として用いられる。ＲＯＭ８６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置８９は、ＲＯＭ８６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。

入出力インターフェイス８７は、ＣＰＵ８４および外部装置の間で通信する際のインターフェイス回路である。

なお、図７の例とは異なり、各制御装置の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）および、ＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成することも可能である。すなわち、図４に記載された各機能ブロックの機能は、図７に例示されたコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。また、各機能ブロックの機能の少なくとも一部は、アナログ回路によって構成することも可能である。

［双極型電力変換システムの制御動作］
次に、実施の形態１の双極型電力変換システム１０の制御動作について説明する。具体的に、制御装置３１Ａは、第１極の電力変換器１１Ａから交流電力系統９Ａに出力する有効電力ＰｒＡ１と、第２極の電力変換器１２Ａまたは１５Ａから交流電力系統９Ａに出力する有効電力ＰｒＡ２とを異ならせるように、各電力変換器を制御している。同様に、制御装置３１Ｂは、第１極の電力変換器１１Ｂから交流電力系統９Ｂに出力する有効電力ＰｒＢ１と、第２極の電力変換器１２Ｂまたは１５Ｂから交流電力系統９Ｂに出力する有効電力ＰｒＢ２とを異ならせるように、各電力変換器を制御している。なお、ＰｒＡ１は、−ＰｒＢ１に等しく、ＰｒＡ２は、−ＰｒＢ２に等しい。

図８は、図３の出力電力分配部の機能を説明するための図である。図８を参照して、図３の出力電力分配部３７（３７Ａ，３７Ｂ）は、機能的に見ると、減算器９５と、乗算器９６，９７とを含む。予め第１極の電力変換器への分配比率Ｋ_１が、メモリ（たとえば、図７のＲＯＭ８６または補助記憶装置８９）に格納されているか、またはプログラムに従って図７のＣＰＵ８４によって計算される。

図８に示すように、出力電力分配部３７は、出力電力指令部３６から有効電力指令値Ｐｒｅｆを受ける。出力電力分配部３７は、乗算器９７によって有効電力指令値Ｐｒｅｆに分配比率Ｋ_１を乗算し、乗算結果であるＫ_１×Ｐｒｅｆを第１極の有効電力指令値として第１極制御装置３３に出力する。第１極制御装置３３は、受信した第１極の有効電力指令値に基づいて、対応する第１極の電力変換器１１（１１Ａ，１１Ｂ）を制御する。

さらに、出力電力分配部３７は、減算器９５によって１［ｐｕ］から分配比率Ｋ_１を減算することにより、第２極の電力変換器１２または１５への有効電力指令値の分配比率Ｋ_２を計算する。出力電力分配部３７は、乗算器９６によって有効電力指令値Ｐｒｅｆに分配比率Ｋ２を乗算し、乗算結果であるＫ２×Ｐｒｅｆを第２極の有効電力指令値として第２極制御装置３４に出力する。第２極制御装置３４は、受信した第２極の有効電力指令値に基づいて、対応する第２極の電力変換器１２または１５を制御する。

さらに、実施の形態１の双極型電力変換システム１０では、第１極の電力変換器１１の電力損失と第２極の電力変換器１２または１５の電力損失が異なる場合に、システム全体での損失が最小となるように分配比率Ｋ_１を決定している。たとえば、第１極の電力変換器１１が自励式変換器であり、第２極の電力変換器１２または１５が他励式変換器の場合には、第１極の自励式変換器のほうが損失が小さいので、分配比率Ｋ１を分配比率Ｋ２よりも大きく設定する。また、第１極の電力変換器１１と第２極の電力変換器１２または１５とでメーカーが異なるために電力損失が異なる場合にも、分配比率Ｋ_１と分配比率Ｋ_２とを異ならせるほうが、システム全体の損失を最小化できる。以下、分配比率Ｋ１の設定方法についてさらに具体的に説明する。

双極ＨＶＤＣシステムなど双極型電力変換システム１０の全体の損失Ｐ_ｌｏｓｓは、変換器全体の損失Ｐ_ｃｎｖと直流線路全体の損失Ｐ_{ｃａｂｌｅ}との和として、すなわち、
Ｐ_ｌｏｓｓ＝Ｐ_ｃｎｖ＋Ｐ_{ｃａｂｌｅ} …(1)
で表される。

上記の変換器全体の損失Ｐ_ｃｎｖは、第１極変換器の損失Ｐ_ｃｎｖ１と第２極変換器の損失Ｐ_ｃｎｖ２との和として、すなわち、
Ｐ_ｃｎｖ＝Ｐ_ｃｎｖ１＋Ｐ_ｃｎｖ２ …(2)
で表される。

また、上記の第１極変換器の損失Ｐ_ｃｎｖ１は、整流器端の第１極変換器の損失Ｐ_{ｃｎｖ１ＲＥＣ}とインバータ端の第１極変換器の損失Ｐ_{ｃｎｖ１ＩＮＶ}との和として、すなわち、
Ｐ_ｃｎｖ１＝Ｐ_{ｃｎｖ１ＲＥＣ}＋Ｐ_{ｃｎｖ１ＩＮＶ} …(3)
で表される。

同様に、上記の第２極変換器の損失Ｐ_ｃｎｖ２は、整流器端の第２極変換器の損失Ｐ_{ｃｎｖ２ＲＥＣ}とインバータ端の第２極変換器の損失Ｐ_{ｃｎｖ２ＩＮＶ}との和として、すなわち、
Ｐ_ｃｎｖ２＝Ｐ_{ｃｎｖ２ＲＥＣ}＋Ｐ_{ｃｎｖ２ＩＮＶ} …(4)
で表される。

ここで、第１極変換器の損失の設計値をＫ_ｃｎｖ１とし、第２極変換器の損失の設計値をＫ_ｃｎｖ２とする。Ｋ_ｃｎｖ１およびＫ_ｃｎｖ２は、伝送する有効電力に対する第１極変換器および第２極変換器での損失の割合［％］をそれぞれ表す。また、第１極変換器への有効電力の分配比率をＫ_１とし、第２極変換器への有効電力の分配比率をＫ_２とする。ただし、Ｋ_１＋Ｋ_２＝１である。各変換器の損失は、有効電力の分配比率に応じて変化する。

具体的に、整流器端の第１極変換器の損失Ｐ_{ｃｎｖ１ＲＥＣ}およびインバータ端の第１極変換器の損失Ｐ_{ｃｎｖ１ＩＮＶ}は、
Ｐ_{ｃｎｖ１ＲＥＣ}＝Ｋ_１／０．５×Ｋ_ｃｎｖ１ …(5)
Ｐ_{ｃｎｖ１ＩＮＶ}＝Ｋ_１／０．５×Ｋ_ｃｎｖ１ …(6)
で表される。同様に、整流器端の第２極変換器の損失Ｐ_{ｃｎｖ２ＲＥＣ}およびインバータ端の第２極変換器の損失Ｐ_{ｃｎｖ２ＩＮＶ}は、
Ｐ_{ｃｎｖ２ＲＥＣ}＝Ｋ_２／０．５×Ｋ_ｃｎｖ２ …(7)
Ｐ_{ｃｎｖ２ＩＮＶ}＝Ｋ_２／０．５×Ｋ_ｃｎｖ２ …(8)
で表される。

一方、式（１）の直流線路全体の損失Ｐ_{ｃａｂｌｅ}は、第１極本線の損失Ｐ_{ｃａｂｌｅ１}と帰線の損失Ｐ_{ｃａｂｌｅ０}と第２極本線の損失Ｐ_{ｃａｂｌｅ２}との和として、すなわち、
Ｐ_{ｃａｂｌｅ}＝Ｐ_{ｃａｂｌｅ１}＋Ｐ_{ｃａｂｌｅ０}＋Ｐ_{ｃａｂｌｅ２} …(9)
で表される。

ここで、送電線損失の設計値をＫ_{ｃａｂｌｅ}とする。Ｋ_{ｃａｂｌｅ}は、伝送する有効電力に対する直流線路での損失の割合［％］を表す。また、第１極本線の損失Ｐ_{ｃａｂｌｅ１}、帰線の損失Ｐ_{ｃａｂｌｅ０}、および第２極本線の損失Ｐ_{ｃａｂｌｅ２}は、有効電力の分配比率に応じて変化する。具体的に、送電線損失の設計値Ｋ_{ｃａｂｌｅ}と分配比率Ｋ_１およびＫ_２とを第１極本線、帰線、および第２極本線の送電線損失を表すと、
Ｐ_{ｃａｂｌｅ１}＝（Ｋ_１／０．５）^２×Ｋ_{ｃａｂｌｅ} …(10)
Ｐ_{ｃａｂｌｅ０}＝（（Ｋ_１−Ｋ_２）／０．５）^２×Ｋ_{ｃａｂｌｅ} …(11)
Ｐ_{ｃａｂｌｅ２}＝（Ｋ_２／０．５）^２×Ｋ_{ｃａｂｌｅ} …(12)
が得られる。

したがって、式（１）のシステム全体の損失Ｐ_ｌｏｓｓは、上記（２）〜（１２）式より、
Ｐ_ｌｏｓｓ＝Ｋ_１／０．５×Ｋ_ｃｎｖ１×２＋Ｋ_２／０．５×Ｋ_ｃｎｖ２×２
＋（Ｋ_１／０．５）^２×Ｋ_{ｃａｂｌｅ}＋（（Ｋ_１−Ｋ_２）／０．５）^２×Ｋ_{ｃａｂｌｅ}
＋（Ｋ_２／０．５）^２×Ｋ_{ｃａｂｌｅ}
＝４×［Ｋ_１×Ｋ_ｃｎｖ１＋Ｋ_２×Ｋ_ｃｎｖ２
＋（Ｋ_１ ^２＋（Ｋ_１−Ｋ_２）^２＋Ｋ_２ ^２）×Ｋ_{ｃａｂｌｅ}］ …(13)
のように計算できる。

上式（１３）から、第１極変換器の損失Ｋ_ｃｎｖ１が第２極変換器の損失Ｋ_ｃｎｖ２よりも小さい場合、第１極変換器への分配比率Ｋ_１を第２極変換器への分配比率Ｋ_２よりも大きくしたほうが、変換器全体の損失Ｐ_ｃｎｖは小さくなる。しかしながら、直流線路全体の損失Ｐ_{ｃａｂｌｅ}は、分配比率Ｋ_１とＫ_２とが等しい場合に最も小さくなり、分配比率Ｋ_１とＫ_２との差が大きくなるにつれて増加する。したがって、システム全体の損失Ｐ_ｌｏｓｓが最小となる最適な分配比率Ｋ_１が存在する。

より詳細には、Ｋ_２＝１−Ｋ_１の関係式を用いてＫ_２を消去すると、上式（１３）は、分配比率Ｋ_１について下に凸の２次関数になる。したがって、分配比率Ｋ_１が、
Ｋ_１＝（−Ｋ_ｃｎｖ１＋Ｋ_ｃｎｖ２＋６×Ｋ_{ｃａｂｌｅ}）／（１２×Ｋ_{ｃａｂｌｅ}） …(14)
のとき、上式（１３）で表されるシステム全体の損失Ｐ_ｌｏｓｓは最小値を有する。

図９は、双極型電力変換システムの全損失および各部の損失の計算例を示す図である。図９の例では、第１極変換器の損失の設計値Ｋ_ｃｎｖ１を０．８％とし、第２極変換器の損失の設計値Ｋ_ｃｎｖ２を１．０％とし、送電線損失の設計値Ｋ_{ｃａｂｌｅ}を０．３％とした場合のシステムの全損失および各部の損失の計算結果が示されている。第１極変換器の損失の設計値Ｋ_ｃｎｖ１が２極変換器の損失の設計値Ｋ_ｃｎｖ２よりも小さいので、分配比率Ｋ_１を０．５よりも大きくしたほうが、システム全体の損失を最小化できる。具体的には、分配比率Ｋ_１が０．６付近で双極型電力変換システム１０の全損失Ｐ_ｌｏｓｓを最小化できる。

［実施の形態１の効果］
実施の形態１の双極型電力変換システム１０によれば、第１極の電力変換器１１と第２極の電力変換器１２または１５との機能および／または特性が異なる場合に、その相違に応じて第１極と第２極とで有効電力指令値を異ならせる。これによって、より適切に双極型電力変換システム１０を運用することができる。

特に実施の形態１の双極型電力変換システム１０では、第１極の電力変換器１１と第２極の電力変換器１２または１５とで電力損失が異なる場合に、システム全体での電力損失が最小になるように有効電力指令値Ｐｒｅｆの分配比率Ｋ１，Ｋ２が決定される。

上記では、伝送する有効電力に対する損失の比率（％値）が一定であるとした。これに対して、各電力変換器から出力される有効電力および無効電力に応じて損失の比率が変化する場合も、同様にシステム全体での損失を低減できる。この場合、出力電力分配部３７は、出力電力指令部３６から受ける有効電力指令値Ｐｒｅｆおよび無効電力指令値Ｑｒｅｆに応じて、システム全体での損失が最小になるように、分配比率Ｋ_１，Ｋ_２を決定する。

実施の形態２．
実施の形態２では、図１に示すように、第１極の電力変換器１１Ａ，１１Ｂおよび第２極の電力変換器１５Ａ，１５Ｂがいずれも自励式変換器の場合であり、しかもいずれもＭＭＣの場合を対象とする。

より詳細には、双極型電力変換システム１０は、交流電力系統９Ａ，９Ｂの一方から他方に電力融通が必要になった場合に、一方から他方に電力が供給され、電力融通が必要でない場合は無負荷で運転される。実施の形態２はこの無負荷運転に関するものである。なお、双極型電力変換システム１０の機能構成およびハードウェア構成は実施の形態１の場合と同様であるので説明を繰り返さない。

図１０は、実施の形態２の双極型電力変換システムにおいて、無負荷運転を概念的に説明するための図である。電力変換器１１Ａ，１１Ｂ，１５Ａ，１５Ｂは、いずれもＭＭＣ方式の自励式変換器である。

図１０を参照して、第１極の電力変換器１１Ａおよび第２極の電力変換器１５Ａは順変換器として機能し、第１極の電力変換器１１Ｂおよび第２極の電力変換器１５Ｂは逆変換器として機能する。この場合に、第１極の電力変換器１１Ａ，１１Ｂは、正の（すなわち、交流電力系統９Ａから交流電力系統９Ｂの方向に）有効電力Ｐを出力する。第２極の電力変換器１２Ａ，１２Ｂは、第１極の場合と同じ大きさの負の（すなわち、交流電力系統９Ｂから交流電力系統９Ａの方向に）有効電力Ｐを出力する。有効電力Ｐの大きさは、定格の１０％程度である。

上記の有効電力の出力配分では、双極型電力変換システム１０は全体として出力する有効電力は０になる。したがって、無負荷運転が実現されている。しかしながら、各変換器には有効電流が流れるため、各変換器セル４７に設けられた蓄電素子６２の電圧を制御することが可能になる。したがって、無負荷運転中であっても、ＭＭＣを構成する変換器セル４７の蓄電素子６２の電圧のばらつきを抑制することができる。

図１１は、実施の形態２の双極型電力変換システムにおいて、図３の共通制御装置の動作を説明するためのフローチャートである。

図１１を参照して、ステップＳ１０において、第１極の電力変換器１１Ａ，１１Ｂおよび第２極の電力変換器１５Ａ，１５Ｂは通常運転状態であるとする。すなわち、双極型電力変換システム１０の全体として、交流電力系統９Ａおよび交流電力系統９Ｂの一方から他方に有効電力が供給されている。

次のステップＳ２０において、図２の運転指令部３５は、無負荷運転を開始する場合に無負荷運転指令を出力電力指令部３６に出力する（ステップＳ２０でＹＥＳ）。

その次のステップＳ３０において、出力電力指令部３６は、双極型電力変換システム１０の全体での有効電力指令値Ｐｒｅｆを０に設定する。

その次のステップＳ４０において、出力電力分配部３７Ａは、第１極の電力変換器１１Ａの有効電力指令値を−Ｐｒｅｆ１（Ｐｒｅｆ１は、定格の１０％の大きさ）に設定し、第２極の電力変換器１５Ａの有効電力指令値をＰｒｅｆ１に設定する。すなわち、第１極と第２極とでは、有効電力指令値の大きさは同じであるがその符号が異なっている。同様に、出力電力分配部３７Ｂは、第１極の電力変換器１１Ｂの有効電力指令値をＰｒｅｆ１に設定し、第２極の電力変換器１５Ｂの有効電力指令値を−Ｐｒｅｆ１に設定する。

実施の形態３．
実施の形態２では、図２に示すように、第１極の電力変換器１１Ａ，１１Ｂが自励式変換器であり、第２極の電力変換器１２Ａ，１２Ｂが他励式変換器の場合である。

図１２は、実施の形態３の双極型電力変換システムの運転制御を説明するための図である。実施の形態３の双極型電力変換システム１０では、制御装置３１Ａ，３１Ｂは、自励式の電力変換器１１Ａ，１１Ｂが専ら無効電力を出力するように制御し、他励式の電力変換器１２Ａ，１２Ｂが必要な有効電力を出力するように制御する。

これによって、双極型電力変換システム１０のシステム全体として、有効電力制御および無効電力制御が可能になり、交流電力系統９Ａ，９ＢのＡＣ−ＡＶＲ（Automatic Voltage Regulator）制御が可能になる。有効電力を専ら他励式の電力変換器１２Ａ，１２Ｂから出力するので、有効電力の変動を抑制しやすい。さらに、他励式の電力変換器１２Ａ，１２Ｂの無効電力出力を補償するように、自励式の電力変換器１１Ａ，１１Ｂから無効電力を出力することにより、図２の調相設備３９Ａ，３９Ｂが不要にできる。

なお、双極型電力変換システム１０の機能構成およびハードウェア構成は実施の形態１の場合と同様であるので説明を繰り返さない。

図１３は、実施の形態３の双極型電力変換システムにおいて、図３の共通制御装置の動作を説明するためのフローチャートである。

図１３を参照して、ステップＳ１１０において、出力電力指令部３６は、双極型電力変換システム１０全体での有効電力指令値Ｐｒｅｆおよび無効電力指令値Ｑｒｅｆを出力する。なお、無効電力指令値Ｑｒｅｆは、交流電力系統９Ａに出力する無効電力指令値Ｑｒｅｆ_Ａと交流電力系統９Ｂに出力するＱｒｅｆ_Ｂとが異なっていてもよい。

次のステップＳ１１０およびＳ１２０は並行して実行されてもよいし、どちらを先に実行してもよい。具体的にステップＳ１１０において、出力電力分配部３７は、他励式の電力変換器１２用の有効電力指令値として、上記の有効電力指令値Ｐｒｅｆを第２極制御装置３４に出力する。

ステップＳ１２０において、出力電力分配部３７は、自励式の電力変換器１１用の有効電力指令値として０を、自励式の電力変換器１１用の無効電力指令値として上記の無効電力指令値Ｑｒｅｆを、第１極制御装置３３に出力する。出力電力分配部３７は、電力変換器１１用の無効電力指令値として、上記の無効電力指令値Ｑｒｅｆに他励式の電力変換器１２の無効電力出力の補償値を加算した値を出力してもよい。

実施の形態４．
実施の形態４では、図１に示すように、第１極の電力変換器１１Ａ，１１Ｂおよび第２極の電力変換器１５Ａ，１５Ｂがいずれも自励式変換器の場合であり、さらにいずれもＭＭＣの場合に関する。この場合に、変換器セル４７におけるスイッチング損失を全体として削減する手法について説明する。実施の形態４は、実施の形態１，２と組み合わせることができる。以下では、第１極制御装置３３および第２極制御装置３４のさらに詳細な構成例を説明し、次に実施の形態４の特徴について説明する。

［第１極（第２極）制御装置の構成例］
図１４は、図３および図４に示された第１極制御装置３３のより詳細な構成を説明する機能ブロック図である。第２極制御装置３４も第１極制御装置３３と同様の構成を有している。

図１４を参照して、第１極制御装置３３は、各変換器セル４７のスイッチング素子６１ｐ，６１ｎのオン、オフを制御する。第１極制御装置３３は、Ｕ相基本制御部１０１Ｕと、Ｕ相上アーム制御部１０２ＵＰと、Ｕ相下アーム制御部１０２ＵＮと、Ｖ相基本制御部１０１Ｖと、Ｖ相上アーム制御部１０２ＶＰと、Ｖ相下アーム制御部１０２ＶＮと、Ｗ相基本制御部１０１Ｗと、Ｗ相上アーム制御部１０２ＷＰと、Ｗ相下アーム制御部１０２ＷＮとを含む。

以下では、Ｕ相基本制御部１０１Ｕ、Ｕ相上アーム制御部１０２ＵＰ、およびＵ相下アーム制御部１０２ＵＮについて説明する。Ｖ相、Ｗ相の場合も、Ｕ相の場合と同様である。

Ｕ相基本制御部１０１Ｕは、Ｕ相交流電圧Ｖａｃｕ、Ｕ相交流電流Ｉａｃｕ、Ｕ相循環電流、直流電圧Ｖｄｃ、直流電流Ｉｄｃ、およびＵ相の各変換器セル４７の蓄電素子６２の電圧についての各検出値に基づいて、Ｕ相上アームの電圧指令値ｋｒｅｆｐ、Ｕ相下アームの電圧指令値ｋｒｅｆｎ、Ｕ相上アームの蓄電素子６２の電圧指令値Ｖｃｒｅｆｐ、およびＵ相下アームの蓄電素子６２の電圧指令値Ｖｃｒｅｆｎを生成する。

Ｕ相上アーム制御部１０２ＵＰは、Ｕ相上アームに設けられた変換器セル４７に個別に対応する個別セル制御部１１０を含む。同様に、Ｕ相下アーム制御部１０２ＵＮは、Ｕ相下アームに設けられた変換器セル４７に個別に対応する個別セル制御部１１０（不図示）を含む。

Ｕ相上アーム制御部１０２ＵＰに設けられた各個別セル制御部１１０は、Ｕ相基本制御部１０１Ｕから、Ｕ相上アームの電圧指令値ｋｒｅｆｐと、Ｕ相上アームの蓄電素子６２の電圧指令値Ｖｃｒｅｆｐと、アーム電流の検出値Ｉａｒｍとを受ける。Ｕ相下アーム制御部１０２ＵＮに設けられた各個別セル制御部１１０は、Ｕ相基本制御部１０１Ｕから、Ｕ相下アームの電圧指令値ｋｒｅｆｎと、Ｕ相下アームの蓄電素子６２の電圧指令値Ｖｃｒｅｆｎと、アーム電流の検出値Ｉａｒｍとを受ける。

［個別セル制御部の構成例］
図１５は、図１４に示された個別セル制御部の構成例を示すブロック図である。

図１５を参照して、個別セル制御部１１０は、キャリア発生器１１１と、個別電圧制御部１１２と、加算器１１３と、ゲート信号生成部１１４とを備える。

キャリア発生器１１１は、位相シフトＰＷＭ（Pulse Width Modulation）制御で用いられる、ある定められた周波数（すなわち、キャリア周波数）を有するキャリア信号ＣＳを生成する。位相シフトＰＷＭ制御とは、同一アーム（上アーム４５または下アーム４６）を構成する複数（Ｎｃｅｌｌ個）の変換器セル４７のそれぞれに対して出力されるＰＷＭ信号のタイミングを相互にずらすものである。これによって、各変換器セル４７の出力電圧の合成電圧に含まれる高調波成分が削減されることが知られている。

キャリア発生器１１１は、図３の共通制御装置３２から受信した基準位相θｉおよびキャリア周波数ｆｃに基づいて、上記Ｎｃｅｌｌ個の変換器セル４７の間で相互に位相のずれたキャリア信号ＣＳを生成する。

個別電圧制御部１１２には、蓄電素子６２の電圧指令値Ｖｃｒｅｆ（ＶｃｒｅｆｐまたはＶｃｒｅｆｎ）と、対応する変換器セル４７の蓄電素子６２の電圧Ｖｃと、対応する変換器セル４７が属するアームのアーム電流Ｉａｒｍの検出値とを受ける。蓄電素子６２の電圧指令値Ｖｃｒｅｆは、電力変換器の全体の蓄電素子６２の電圧Ｖｃの平均値に設定されてもよいし、同一アームに含まれるＮｃｅｌｌ個の変換器セル４７の蓄電素子６２の平均値に設定されてもよい。

個別電圧制御部１１２は、蓄電素子６２の電圧指令値Ｖｃｒｅｆに対する蓄電素子６２の電圧Ｖｃの偏差に演算を施して、個別電圧制御のための制御出力ｄｋｒｅｆを算出する。個別電圧制御部１１２について、ＰＩ制御またはＰＩＤ制御等を実行する制御器によって構成することが可能である。また、上記制御器による演算値に対して、アーム電流Ｉａｒｍの極性に応じて、「＋１」または「−１」を乗算することによって、上記偏差を解消する方向に蓄電素子６２を充放電するための制御出力ｄｋｒｅｆが算出される。もしくは、上記制御器による演算値に対して、アーム電流Ｉａｒｍを乗算することによって、上記偏差を解消する方向に蓄電素子６２を充放電するための制御出力ｄｋｒｅｆを算出してもよい。

加算器１１３は、対応する基本制御部１０１（１０１Ｕ，１０１Ｖまたは１０１Ｗ）からの電圧指令値ｋｒｅｆ（ｋｅｒｆｐまたはｋｒｅｆｎ）と、個別電圧制御部１１２の制御出力ｄｋｒｅｆとを加算することによって、セル電圧指令値ｋｒｅｆｃを出力する。

ゲート信号生成部１１４は、キャリア発生器１１１からのキャリア信号ＣＳによって、セル電圧指令値ｋｒｅｆｃをＰＷＭ変調することで、対応する変換器セル４７を構成するｎ個のスイッチング素子６１のゲート信号ｇａを生成する。

［共通制御装置の構成および動作］
図１６は、実施の形態４の双極型電力変換システムにおいて、共通制御装置の構成および動作を説明するためのブロック図である。

図１６を参照して、共通制御装置３２は、図３を参照して説明した運転指令部３５、出力電力指令部３６、および出力電力分配部３７に加えて、キャリア周波数ｆｃを設定するためのキャリア周波数設定部４１をさらに含む。

キャリア周波数設定部４１は、第１極制御装置３３に出力するキャリア周波数の設定値ｆｃ１よりも、第２極制御装置３４に出力するキャリア周波数の設定値ｆｃ２を小さくする（この関係は逆であってもよい）。これにより、第２極の電力変換器１５Ａ，１５Ｂの各変換器セル４７のスイッチング損失を減らすことができるので、双極型電力変換システム１０のシステム全体としての損失を減らすことができる。また、電力系統で事故が生じた場合には、キャリア周波数が高い第１極の電力変換器１１Ａ，１１Ｂを高速応答させることができる。これにより、第１極の電力変換器１１Ａ，１１Ｂおよび第２極の電力変換器１５Ａ，１５Ｂの両方ともスイッチング周波数を低く設定する場合よりも、双極型電力変換システム１０の性能を向上させることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

９Ａ，９Ｂ 交流電力系統、１０ 双極型電力変換システム、１１，１２，１５ 電力変換器、１３Ａ，１３Ｃ 直流本線、１３Ｂ 直流帰線、３１ 制御装置、３２ 共通制御装置、３３ 第１極制御装置、３４ 第２極制御装置、３５ 運転指令部、３６ 出力電力指令部、３７ 出力電力分配部、３９ 調相設備、４１ キャリア周波数設定部、４５ 上アーム、４６ 下アーム、４７ 変換器セル、６１ スイッチング素子、６２ 蓄電素子。

Claims (11)

1. 電力変換システムであって、
   第１の交流電力系統と第１の直流本線および直流帰線との間に接続された第１の電力変換器と、
   前記第１の交流電力系統と前記直流帰線および第２の直流本線との間に接続された第２の電力変換器と、
   第１の有効電力指令値に従って前記第１の電力変換器を制御する第１の制御装置と、
   第２の有効電力指令値に従って前記第２の電力変換器を制御する第２の制御装置と、
   前記電力変換システムの全体から前記第１の交流電力系統に出力するための全有効電力指令値を分配することにより、前記第１の有効電力指令値および前記第２の有効電力指令値を設定する共通制御装置とを備え、
   前記共通制御装置は、前記第１の有効電力指令値と前記第２の有効電力指令値とを異ならせる、電力変換システム。
2. 前記電力変換システムは、
   第２の交流電力系統と前記第１の直流本線および前記直流帰線との間に接続された第３の電力変換器と、
   前記第２の交流電力系統と前記直流帰線および前記第２の直流本線との間に接続された第４の電力変換器とをさらに備え、
   前記共通制御装置は、前記第１の電力変換器、前記第２の電力変換器、前記第３の電力変換器、前記第４の電力変換器、前記第１の直流本線、前記直流帰線、および前記第２の直流本線の各々での損失の合計が最小となるように、前記全有効電力指令値を前記第１の有効電力指令値と前記第２の有効電力指令値とに分配する、請求項１に記載の電力変換システム。
3. 前記共通制御装置は、前記第１の電力変換器の損失が前記第２の電力変換器の損失よりも小さく、かつ前記第３の電力変換器の損失が前記第４の電力変換器の損失よりも小さい場合に、前記第１の有効電力指令値を前記第２の有効電力指令値よりも大きく設定する、請求項２に記載の電力変換システム。
4. 前記第１の電力変換器および前記第２の電力変換器の各々は、モジュラーマルチレベル変換器であり、
   前記共通制御装置は、前記全有効電力指令値を０に設定する場合に、前記第１の有効電力指令値の大きさと前記第２の有効電力指令値の大きさとを等しく設定し、前記第１の有効電力指令値の符号と前記第２の有効電力指令値の符号とを互いに反対に設定する、請求項１に記載の電力変換システム。
5. 前記第１の電力変換器は自励式変換器であり、前記第２の電力変換器は他励式変換器であり、
   前記共通制御装置は、前記第１の有効電力指令値を０に設定し、前記第２の有効電力指令値を前記全有効電力指令値に等しく設定する、請求項１に記載の電力変換システム。
6. 前記第１の制御装置は、第１の無効電力指令値に従って前記第１の電力変換器を制御し、
   前記共通制御装置は、前記電力変換システムの全体から前記第１の交流電力系統に出力するための全無効電力指令値に基づいて、前記第１の無効電力指令値を設定する、請求項５に記載の電力変換システム。
7. 前記第１の電力変換器および前記第２の電力変換器の各々は、カスケード接続された複数の変換器セルを含むモジュラーマルチレベル変換器であり、
   前記第１の電力変換器に含まれる前記複数の変換器セルの各々は、第１のキャリア周波数に従ってパルス幅制御される複数のスイッチング素子を含み、
   前記第２の電力変換器に含まれる前記複数の変換器セルの各々は、第２のキャリア周波数に従ってパルス幅制御される複数のスイッチング素子を含み、
   前記共通制御装置は、前記第２のキャリア周波数を前記第１のキャリア周波数よりも小さく設定する、請求項１〜４のいずれか１項に記載の電力変換システム。
8. 電力変換システムの制御装置であって、
   前記電力変換システムは、
   第１の交流電力系統と第１の直流本線および直流帰線との間に接続された第１の電力変換器と、
   前記第１の交流電力系統と前記直流帰線および第２の直流本線との間に接続された第２の電力変換器とを含み、
   前記制御装置は、
   第１の有効電力指令値に従って前記第１の電力変換器を制御する第１の制御装置と、
   第２の有効電力指令値に従って前記第２の電力変換器を制御する第２の制御装置と、
   前記電力変換システムの全体から前記第１の交流電力系統に出力するための全有効電力指令値を分配することにより、前記第１の有効電力指令値および前記第２の有効電力指令値を設定する共通制御装置とを備え、
   前記共通制御装置は、前記第１の有効電力指令値と前記第２の有効電力指令値とを異ならせる、電力変換システムの制御装置。
9. 前記電力変換システムは、
   第２の交流電力系統と前記第１の直流本線および前記直流帰線との間に接続された第３の電力変換器と、
   前記第２の交流電力系統と前記直流帰線および前記第２の直流本線との間に接続された第４の電力変換器とをさらに含み、
   前記共通制御装置は、前記第１の電力変換器、前記第２の電力変換器、前記第３の電力変換器、前記第４の電力変換器、前記第１の直流本線、前記直流帰線、および前記第２の直流本線の各々での損失の合計が最小となるように、前記全有効電力指令値を前記第１の有効電力指令値と前記第２の有効電力指令値とに分配する、請求項８に記載の電力変換システムの制御装置。
10. 前記共通制御装置は、前記第１の電力変換器の損失が前記第２の電力変換器の損失よりも小さく、かつ前記第３の電力変換器の損失が前記第４の電力変換器の損失よりも小さい場合に、前記第１の有効電力指令値を前記第２の有効電力指令値よりも大きく設定する、請求項９に記載の電力変換システムの制御装置。
11. 電力変換システムであって、
    第１の交流電力系統と第１の直流本線および直流帰線との間に接続された第１の電力変換器と、
    前記第１の交流電力系統と前記直流帰線および第２の直流本線との間に接続された第２の電力変換器とを備え、
    前記第１の電力変換器および前記第２の電力変換器の各々は、カスケード接続された複数の変換器セルを含むモジュラーマルチレベル変換器であり、
    前記複数の変換器セルの各々は、複数のスイッチング素子を含み、
    前記電力変換システムは、さらに、
    前記第１の電力変換器に含まれる前記複数の変換器セルの各々の前記複数のスイッチング素子を、第１のキャリア周波数に従ってパルス幅制御する第１の制御装置と、
    前記第２の電力変換器に含まれる前記複数の変換器セルの各々の前記複数のスイッチング素子を、前記第１のキャリア周波数よりも小さい第２のキャリア周波数に従ってパルス幅制御する第２の制御装置とを含む、電力変換システム。

Images