WO2021019697A1 - 電子部品装置を製造する方法、及び電子部品装置 - Google Patents

電子部品装置を製造する方法、及び電子部品装置 Download PDF

Info

Publication number
WO2021019697A1
WO2021019697A1 PCT/JP2019/029888 JP2019029888W WO2021019697A1 WO 2021019697 A1 WO2021019697 A1 WO 2021019697A1 JP 2019029888 W JP2019029888 W JP 2019029888W WO 2021019697 A1 WO2021019697 A1 WO 2021019697A1
Authority
WO
WIPO (PCT)
Prior art keywords
rewiring
sealing structure
electronic component
sealing
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/029888
Other languages
English (en)
French (fr)
Inventor
智章 柴田
剛 小川
欣蓉 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Materials Co Ltd filed Critical Showa Denko Materials Co Ltd
Priority to PCT/JP2019/029888 priority Critical patent/WO2021019697A1/ja
Priority to JP2020542475A priority patent/JP6838686B2/ja
Priority to TW109107306A priority patent/TWI822970B/zh
Priority to TW112140312A priority patent/TWI884556B/zh
Priority to PCT/JP2020/009476 priority patent/WO2020179875A1/ja
Priority to US17/435,623 priority patent/US12183686B2/en
Priority to JP2020573064A priority patent/JP6888749B1/ja
Priority to US17/612,316 priority patent/US12218019B2/en
Priority to PCT/JP2020/020129 priority patent/WO2021019877A1/ja
Priority to TW109116949A priority patent/TWI870408B/zh
Priority to JP2021010933A priority patent/JP7613131B2/ja
Publication of WO2021019697A1 publication Critical patent/WO2021019697A1/ja
Priority to JP2021083926A priority patent/JP7619159B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a method for manufacturing an electronic component device and an electronic component device.
  • a method for manufacturing a semiconductor package having a plurality of semiconductor chips As a method for manufacturing a semiconductor package having a plurality of semiconductor chips, a method is known in which semiconductor chips are arranged on a carrier substrate, the semiconductor chips are sealed, and then the carrier substrate is peeled off (for example, Patent Document 1). .. In this method, the peeling of the carrier substrate is followed by the formation of rewiring connected to the semiconductor chip.
  • One aspect of the present invention provides a method that enables efficient production of an electronic component device while suppressing a decrease in yield even when manufacturing an electronic component device having fine rewiring.
  • One aspect of the present invention is a sealing structure including a sealing layer having two opposing main surfaces, an electronic component sealed in the sealing layer, and a connecting portion connected to the electronic component.
  • a rewiring structure including a plurality of bumps provided on one main surface of a portion, wherein the rewiring portion includes a rewiring portion connected to the plurality of bumps and an insulating layer.
  • the step of preparing the body and the connection portion and the rewiring structure are connected to the sealing structure and the rewiring structure in a direction in which the circuit surface and the plurality of bumps face each other with an insulating adhesive layer interposed therebetween.
  • An electronic component comprising a step of adhering so that at least a part of a plurality of bumps is connected, thereby forming an electronic component device in which the sealing structure and the rewiring structure are connected. Regarding the method of manufacturing the device.
  • Another aspect of the present invention relates to an electronic component device including the sealing structure, the rewiring structure, and the insulating adhesive layer. At least a part of the connection portion and the plurality of bumps while the sealing structure and the rewiring structure are oriented so that the circuit surface and the bumps face each other and the insulating adhesive layer is interposed. Is adhered so as to be connected, whereby the sealing structure and the rewiring structure are connected.
  • a sealing structure having an electronic component sealed in the sealing layer and a rewiring structure having rewiring are separately prepared. Therefore, it is easier to form fine rewiring with higher accuracy than in the case of forming rewiring on the structure including the electronic component sealed in the sealing layer while ensuring the connection with the electronic component. In addition, since it is possible to select good products of the sealing structure and the rewiring structure to manufacture the electronic component device, the yield is also excellent.
  • FIGS. 1 to 5 are process diagrams showing an embodiment of a method of manufacturing an electronic component device including an IC chip and a plurality of electronic components including a chip-type passive component. ..
  • the methods illustrated in FIGS. 1 to 5 are a sealing layer 5 having two opposing main surfaces and an electronic component (IC chips 41A, 42A and a chip-type passive component 31) sealed in the sealing layer 5.
  • a sealing structure 50 including connection portions (bumps 41B, 42B, and conductive patterns 21 and 22) connected to electronic components, and connection portions (bumps 41B, 42B, and conductive patterns 21 and 22). ) Is exposed on the flat circuit surface CS which is one main surface of the sealing layer 5, the step of preparing the sealing structure 50 (FIGS.
  • the 50 and the rewiring structure 60 are bonded to each other with the circuit surface CS and the bump 63 facing each other with the insulating adhesive layer 70 interposed therebetween, whereby the sealing structure 50 and the rewiring structure 60 are bonded to each other.
  • FIGS. 1 and 2 show an example of a step of preparing the sealing structure 50.
  • the composite carrier base material 1A shown in FIG. 1A is prepared.
  • the composite carrier base material 1A includes a support 11, a temporary fixing material layer 13, and a curable adhesive layer 15.
  • the temporary fixing material layer 13 and the adhesive layer 15 are laminated on the support 11 in this order.
  • the support 11 may have sufficient strength and rigidity to support electronic components, and its material is not particularly limited.
  • the support 11 may be a silicon wafer, a glass plate, or a stainless steel plate.
  • the thickness of the support 11 is not particularly limited, but may be, for example, 200 to 2000 ⁇ m.
  • An alignment mark 25 for positioning electronic components may be provided on the surface of the support 11 on the temporary fixing material layer 13 side.
  • the alignment mark 25 can be formed by using any material such as metal and resin. When the alignment mark 25 is provided, the temporary fixing material layer 13 and the adhesive layer 15 may be transparent enough to make the alignment mark 25 visible.
  • the adhesive layer 15 contains a curable adhesive that irreversibly adheres to the adherend after curing.
  • the thickness of the adhesive layer 15 may be, for example, 1 to 50 ⁇ m.
  • the curable adhesive forming the adhesive layer 15 may be selected from those known as semiconductor adhesives (see, for example, International Publication No. 2017/073630 and Japanese Patent No. 3117971).
  • the curable adhesive forming the adhesive layer 15 contains, for example, a thermosetting resin and a curing agent thereof.
  • Thermosetting resin is a compound that can form a crosslinked structure by heating.
  • the thermosetting resin may have a molecular weight of 10,000 or less.
  • thermosetting resins include epoxy resins and acrylic resins.
  • the curing agent is a compound that reacts with the thermosetting resin to form a crosslinked structure together with the thermosetting resin.
  • the curing agent include phenol resin-based curing agents, acid anhydride-based curing agents, amine-based curing agents, imidazole-based curing agents, phosphine-based curing agents, azo compounds, and organic peroxides.
  • the curable adhesive may further contain other components such as thermoplastic resins, fillers (eg silica).
  • the temporary fixing material layer 13 has peelability to the extent that it can be peeled off from the adhesive layer 15 after curing.
  • the thickness of the temporary fixing material layer 13 may be, for example, 1 to 100 ⁇ m.
  • the material forming the temporary fixing material layer 13 can be selected from the materials used for the purpose of temporary fixing or temporary bonding in the manufacture of the electronic component device (see, for example, International Publication No. 2017/0573555).
  • the composite carrier base material 1A can be obtained, for example, by a method in which a temporary fixing material layer 13 and an adhesive layer 15 are sequentially formed on the support 11.
  • a film-shaped temporary fixing material layer 13 and an adhesive layer 15 may be prepared and laminated in order by thermocompression bonding. At this time, the film-shaped temporary fixing material layer 13 and the adhesive layer 15 may be laminated under reduced pressure from the viewpoint of preventing the entrainment of air bubbles.
  • a laminated film having the temporary fixing material layer 13 and the adhesive layer 15 may be prepared in advance, and the laminated film may be laminated on the composite carrier base material 1A.
  • FIG. 1A shows a step of arranging conductor precursors 21a and 22a for forming a conductive pattern on the adhesive layer 15 of the prepared composite carrier base material 1A.
  • the patterns of the conductor precursors 21a and 22a include a portion forming a connecting portion to which a passive component described later is connected.
  • the conductor precursors 21a and 22a can be arranged on the adhesive layer 15 by a printing method such as screen printing.
  • the conductor precursors 21a and 22a may be cured by heating to form a conductor, and can be arbitrarily selected from the conductor precursors usually used by those skilled in the art.
  • the conductor precursors 21a and 22a may be curable conductive pastes containing conductive particles such as various metal particles or carbon particles.
  • the conductive paste may be a transitional liquid phase sintered metal adhesive containing metal particles capable of transitional liquid phase sintering. By sintering a transitional liquid-phase sintered metal adhesive, a plurality of metal particles are fused with each other, thereby forming a conductor including a metal sintered body.
  • transition liquid phase sintering Transient Liquid Phase Sintering
  • TLPS Transition liquid phase sintering
  • TLPS Transition liquid phase sintering
  • the melting point of the formed metal sintered body can exceed the heating temperature for sintering.
  • the plurality of metal particles capable of transitional liquid phase sintering may contain a combination of a metal having a high melting point and a metal having a low melting point.
  • the plurality of metal particles may separately contain a first metal particle containing a high melting point metal particle and a second metal particle containing a low melting point metal, or the high melting point metal and the low melting point metal may be included. It may be contained in one metal particle.
  • the conductive patterns 21 and 22 are formed by heating the conductor precursor above the liquid phase transition temperature of the plurality of metal particles. can do.
  • the liquid phase transition temperature is determined by heating a plurality of metal particles from 25 ° C. to 300 ° C. at a heating rate of 10 ° C./min under a nitrogen stream of 50 ml / min by DSC (Differential scanning calorimetry). It can be measured under the conditions to be used.
  • the temperature of the liquid phase transition observed at the lowest temperature is considered to be the liquid phase transition temperature of the metal particles.
  • the liquid phase transition temperature of the Sn-3.0Ag-0.5Cu alloy is 217 ° C.
  • a plurality of metal particles capable of transitional liquid phase sintering include a combination of a first metal particle containing a metal having a high melting point and a second metal particle containing a metal having a low melting point
  • the second metal particle is used.
  • the mass ratio of the first metal particles may be 2.0 to 4.0, or 2.2 to 3.5.
  • Metal particles containing a metal having a high melting point and a metal having a low melting point can be obtained, for example, by forming a layer containing the other metal on the surface of the metal particles containing one metal by plating, vapor deposition, or the like. Metal particles containing one metal and metal particles containing the other metal may be composited by collision or the like.
  • the metal having a high melting point may be at least one selected from the group consisting of Au, Cu, Ag, Co and Ni.
  • the metal having a low melting point may be In, Sn or a combination thereof. Examples of combinations of high melting point metal and low melting point metal are Au and In combination, Cu and Sn combination, Ag and Sn combination, Co and Sn combination, and Ni and Sn combination. Combinations can be mentioned.
  • the combination of Cu and Sn produces a copper-tin metal compound (Cu 6 Sn 5 ) by sintering. Since this reaction proceeds at around 250 ° C., the conductor precursor containing a combination of Cu and Sn can be sintered by heating using general equipment such as a reflow furnace.
  • Sn can be contained in the metal particles as a simple substance of Sn metal or as an alloy containing Sn. Examples of alloys containing Sn include Sn-3.0Ag-0.5Cu alloys. The Sn-3.0Ag-0.5Cu alloy contains 3.0% by mass of Ag and 0.5% by mass of Cu based on the mass of the alloy.
  • the content of the metal particles in the conductor precursor may be 80% by mass or more, 85% by mass or more, or 88% by mass or more, and 98% by mass or less, based on the mass of the conductor precursor. May be good.
  • the content here is a ratio based on the total mass of the components other than the solvent when the conductor precursor contains a solvent described later.
  • the average particle size of the metal particles may be 0.5 ⁇ m to 80 ⁇ m, 1 ⁇ m to 50 ⁇ m, or 1 ⁇ m to 30 ⁇ m.
  • the average particle size here refers to the volume average particle size measured by a laser diffraction type particle size distribution meter (for example, Beckman Coulter Co., Ltd., LS 13 320 type laser scattering diffraction method particle size distribution measuring device).
  • the organic binder in the conductor precursor may contain a thermoplastic resin.
  • the thermoplastic resin may have a softening point lower than the liquid phase transition temperature of the metal particles.
  • the softening point of the thermoplastic resin is a value measured by thermomechanical analysis.
  • the softening point measured by the thermomechanical analysis method is when a 100 ⁇ m-thick film obtained by forming a thermoplastic resin film is compressed in the thickness direction with a stress of 49 mN while heating at a heating rate of 10 ° C./min. In addition, it is the temperature at the time when the displacement of 80 ⁇ m was observed.
  • a thermomechanical analyzer (TMA8320, manufactured by Rigaku Co., Ltd., measuring probe: compression weighting standard type) is used.
  • the softening point of the thermoplastic resin may be a temperature 5 ° C. or higher lower than the liquid phase transition temperature of the metal particles, a temperature 10 ° C. or higher lower, or a temperature 15 ° C. or higher lower.
  • the softening point of the thermoplastic resin may be 40 ° C. or higher, 50 ° C. or higher, or 60 ° C. or higher.
  • the thermoplastic resin may contain at least one selected from the group consisting of, for example, a polyamide resin, a polyamide-imide resin, a polyimide resin, and a polyurethane resin.
  • the thermoplastic resin may contain a polyoxyalkylene group or a polysiloxane group.
  • the polyoxyalkylene group may be a polyoxyethylene group, a polyoxypropylene group, or a combination thereof.
  • the thermoplastic resin may be at least one resin selected from the group consisting of a polyamide resin, a polyamide-imide resin, a polyimide resin, and a polyurethane resin, which contains a polyoxyalkylene chain or a polysiloxane chain.
  • a diamine compound having a polyoxyalkylene group or a polysiloxane group, or a diol compound having a polyoxyalkylene group or a polysiloxane group as a monomer, a polyoxyalkylene group or a polysiloxane group can be contained in these resins. Can be introduced.
  • the content of the thermoplastic resin in the conductor precursor may be 5 to 30% by mass, 6 to 28% by mass, or 8 to 25% by mass based on the mass of the conductor precursor.
  • the content here is a ratio based on the total mass of the components other than the solvent when the conductor precursor contains a solvent described later.
  • the organic binder may contain a solvent, and may contain a solvent and a thermoplastic resin.
  • the solvent may be a polar solvent.
  • the boiling point of the solvent may be 200 ° C. or higher, or 300 ° C. or lower.
  • solvents examples include terpineol, stearyl alcohol, tripropylene glycol methyl ether, diethylene glycol, diethylene glycol monoethyl ether (ethoxyethoxyethanol), diethylene glycol monohexyl ether, diethylene glycol monomethyl ether, dipropylene glycol-n-propyl ether, and dipropylene glycol.
  • Alcohols such as -n-butyl ether, tripropylene glycol-n-butyl ether, 1,3-butanediol, 1,4-butanediol, propylene glycol phenyl ether, and 2- (2-butoxyethoxy) ethanol; tributyl citrate, Esters such as ⁇ -butyrolactone, diethylene glycol monoethyl ether acetate, dipropylene glycol methyl ether acetate, diethylene glycol monobutyl ether acetate, and glycerin triacetate; ketones such as isophorone; lactams such as N-methyl-2-pyrrolidone; nitriles such as phenylacethide 4-Methyl-1,3-dioxolan-2-one; and sulfolane can be mentioned.
  • the solvent one type may be used alone or two or more types may be used in combination.
  • the content of the solvent may be 0.1 to 10% by mass, 2 to 7% by mass, or 3 to 5% by mass based on the mass of the conductor precursor.
  • the organic binder in the conductor precursor may further contain other components such as a thermosetting resin, a rosin, an activator, and a thixotropic agent.
  • thermosetting resins include epoxy resins, oxazine resins, bismaleimide resins, phenol resins, unsaturated polyester resins and silicone resins.
  • epoxy resins include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, naphthalene type epoxy resin, biphenol type epoxy resin, biphenyl novolac type. Examples thereof include epoxy resins and cyclic aliphatic epoxy resins.
  • rosins examples include dehydroabietic acid, dihydroabietic acid, neoavietic acid, dihydropimaric acid, pimaric acid, isopimaric acid, tetrahydroabietic acid, and parastrolic acid.
  • activators include aminodecanoic acid, pentane-1,5-dicarboxylic acid, triethanolamine, diphenylacetic acid, sebacic acid, phthalic acid, benzoic acid, dibromosalicylic acid, anisic acid, iodosalicylic acid, and picolinic acid. ..
  • thixo agents examples include 12-hydroxystearic acid, 12-hydroxystearic acid triglyceride, ethylenebisstearic acid amide, hexamethylenebisoleic acid amide, and N, N'-distearyl adipic acid amide.
  • the conductor precursor can be obtained by mixing the metal particles and the components constituting the organic binder.
  • the device for mixing may be, for example, a three-roll mill, a planetary mixer, a planetary mixer, a rotating / revolving stirrer, a raker, a twin-screw kneader, or a thin layer shear disperser.
  • FIG. 1B shows a process of mounting two types of chip-type passive components 31 and 32, which are electronic components, on the conductor precursors 21a and 22a, respectively.
  • the passive components 31 and 32 are selected according to the design of the electronic component device, but may be, for example, a resistor, a capacitor, or a combination thereof.
  • the passive components 31 and 32 can be mounted on the conductor precursors 21a and 22a using a normal chip mounting machine.
  • FIG. 1C shows a step of placing a chip component 41 having an IC chip 41A as an electronic component and a chip component 42 having an IC chip 42A as an electronic component on the adhesive layer 15.
  • a plurality of bumps 41B or 42B are arranged on one main surface side of the IC chip 41A or the IC chip 42A.
  • the chip parts 41 and 42 having the IC chips 41A and 42A and the bumps 41B and 42B are so-called face-down type chip parts.
  • the IC chips 41A and 42A are arranged on the adhesive layer 15 so that the bumps 41B or 42B functioning as connecting portions are in contact with the adhesive layer 15.
  • the tips of the bumps 41B and 42B may be partially embedded in the adhesive layer 15.
  • the chip parts 41 and 42 are arranged on the adhesive layer 15 with the IC chips 41A and 42A and the adhesive layer 15 separated from each other.
  • the chip components 41 and 42 can be mounted on the adhesive layer 15 by using, for example, a chip mounting machine having a stage and a mounting head. By adjusting the conditions such as the temperature and pressure of the stage and the mounting head, a part of the tip portions of the bumps 41B and 42B can be embedded in the adhesive layer 15.
  • the order in which the passive components 31, 32 and the chip components 41, 42 are arranged on the adhesive layer 15 can be arbitrarily changed. After the passive components 31, 32 and the chip components 41, 42 are placed on the adhesive layer 15, the adhesive layer 15 is cured. At the time when the passive components 31, 32 and the chip components 41, 42 are arranged on the adhesive layer 15, the adhesive layer 15 may be the B stage. The adhesive layer 15 is often cured by heating. The cured adhesive layer 15 firmly fixes the passive components 31, 32 and the IC chips 41A, 42A to the composite carrier base material 1A.
  • the conductor precursors 21a and 22a on which the passive components 31 and 32 are placed By heating the conductor precursors 21a and 22a on which the passive components 31 and 32 are placed at the same time as the curing of the adhesive layer 15 or after the curing of the adhesive layer 15, the conductivity which is a cured body of the conductor precursor 21a Patterns 21 and 22 are formed. As a result, the passive components 31 and 32 are fixed in a state where the conductive patterns 21 and 22 as connecting portions are interposed between the passive components 31 and 32 and the adhesive layer 15.
  • FIG. 2D shows a step of forming the sealing layer 5 for sealing the IC chips 41A and 42A and the passive components 31 and 32 on the adhesive layer 15.
  • the sealing layer 5 is formed so as to cover the entire IC chips 41A and 42A and the passive components 31 and 32, and also to fill the gap between these electronic components and the adhesive layer 15. However, the gap does not have to be completely filled.
  • the sealing layer 5 can be formed in a mold by, for example, a compression or transfer type molding machine.
  • a film-like encapsulant may be used to form the encapsulating layer 5 (see, eg, International Publication No. 2015/186744). In that case, from the viewpoint of preventing the entrainment of air bubbles, the film-shaped sealing material may be laminated under reduced pressure.
  • FIG. 2 (e) shows a sealing structure 50 having an adhesive layer 15, passive components 31, 32, IC chips 41A and 42A, and a sealing layer 5 by peeling the temporary fixing material layer 13 from the adhesive layer 15.
  • the resurface layer on one main surface side of the sealing structure 50 is the adhesive layer 15.
  • the temporary fixing material layer 13 can be peeled from the adhesive layer 15 by, for example, heating, light irradiation, or mechanical peeling. A part of the adhesive layer 15 may be separated and removed together with the temporary fixing material layer 13.
  • the sealing layer 5 is formed with a plurality of types of electronic components such as IC chips and passive components temporarily fixed on the temporary fixing material layer 13, and then the temporary fixing material layer 13 is peeled off.
  • die shift in which the electronic components move from a predetermined position can be suppressed.
  • the width of the passive components 31 and 32 may be 50 to 2000 ⁇ m.
  • the width of the IC chips 41A and 42A may be 0.1 to 50 mm.
  • the width here means the maximum width in the direction parallel to the circuit surface CS.
  • the sealing structure 50 is ground from the adhesive layer 15 side to remove the adhesive layer 15, whereby the sealing layer 5 and the connecting portions (conductive patterns 21 and 22 and bumps 41B and 42B) are removed. ) Shows the process of forming the exposed circuit surface CS. Grinding of the sealing structure 50 can be performed using a normal grinding device. A part of the sealing layer 5, the conductive patterns 21 and 22, and the bumps 41B and 42B may be ground.
  • FIG. 3 shows an example of the process of preparing the rewiring structure 60.
  • the carrier base material 1B shown in FIG. 3 (g) is prepared.
  • the carrier base material 1B includes a support 11 and a temporary fixing material layer 13 provided on the support 11.
  • the support 11 and the temporary fixing material layer 13 of the carrier base material 1B can have the same configuration as the support 11 and the temporary fixing material layer 13 of the composite carrier base material 1A.
  • a rewiring portion 6 having two opposing main surfaces is formed on the prepared carrier base material 1B.
  • the rewiring unit 6 has a rewiring 61 and an insulating layer 62 provided between the rewiring 61s.
  • the rewiring 61 includes a multi-layer wiring layer 61a extending in a direction parallel to the main surface of the rewiring portion 6, and a connecting portion 61b extending in a direction perpendicular to the main surface of the rewiring portion 6.
  • the thickness of each wiring layer 61a is not particularly limited, but may be, for example, 1 to 30 ⁇ m.
  • the rewiring portion 6 can be formed by a usual method known to those skilled in the art. For a method of forming a rewiring portion including rewiring, for example, Japanese Patent No. 5494766 can be referred to.
  • a plurality of bumps 63 connected to the rewiring 61 are formed on the main surface 6S on the opposite side of the formed rewiring portion 6 from the carrier base material 1B. It is formed.
  • the bump 63 has, for example, a columnar portion 63a in contact with the rewiring 61 and a hemispherical portion 63b provided on the columnar portion 63a.
  • the columnar portion 63a may be formed of copper and the hemispherical portion 63b may be formed of lead-free solder (for example, an alloy containing Sn and Ag).
  • the size of the bump 63 is adjusted to the extent that an appropriate connection with the rewiring 61 is ensured.
  • the width of the bump 63 may be 5 to 100 ⁇ m
  • the height of the bump 63 may be 5 to 50 ⁇ m.
  • the bump 63 can be formed by a conventional method.
  • the prepared rewiring structure 60 may be inspected.
  • the inspection includes, for example, checking for abnormalities due to disconnection or short circuit of the rewiring 61 and the bump 63.
  • defective products of the rewiring structure 60 can be eliminated before the rewiring structure 60 is connected to the sealing structure 50.
  • normal electronic components are less likely to be eliminated due to defects in the formation of rewiring, as compared to forming rewiring directly on the electronic components sealed in the sealing layer. be able to.
  • FIG. 4 shows an example of a process in which the prepared sealing structure 50 and the rewiring structure 60 are connected with the insulating adhesive layer 70 interposed therebetween.
  • the insulating adhesive layer 70 is arranged on the circuit surface CS of the sealing structure 50.
  • the insulating adhesive layer 70 can be the same as the semiconductor adhesive usually used for adhering a semiconductor chip or the like to a circuit board.
  • the insulating adhesive layer 70 may contain the same curable adhesive as the adhesive layer 15.
  • a support film and a laminated film having an insulating adhesive layer provided on the support film may be prepared, and the insulating adhesive layer may be laminated on the circuit surface CS.
  • An example of a commercially available laminated film that can be used for this purpose is the NCF AK series manufactured by Hitachi Kasei Co., Ltd.
  • the sealing structure 50 and the rewiring structure 60 are bonded to each other with the circuit surface CS and the bump 63 facing each other with the insulating adhesive layer 70 interposed therebetween.
  • the sealing structure 50 and the rewiring structure 60 are aligned so that the connecting portions (conductive patterns 21 and 22 and bumps 41B and 42B) and a part of the plurality of bumps 63 are connected. .. Rewiring with the sealing structure 50 while heating and pressurizing for connection of the connection (conductive patterns 21 and 22 and bumps 41B, 42B) to the bump 63, hardening of the insulating adhesive layer 70, or both.
  • the structure 60 may be bonded.
  • the heating temperature may be, for example, 250 to 300 ° C., and the pressure may be 0.5 to 1 MPa.
  • the sealing structure 50 and the rewiring structure 60 are connected by connecting the connecting portions (conductive patterns 21 and 22 and bumps 41B and 42B) and a part of the plurality of bumps 63. As used herein, the expression “connected” may mean “electrically connected.”
  • the rewiring portion 6 since the area of the main surface of the rewiring portion 6 is larger than the area of the main surface of the sealing layer 5, when the rewiring structure 60 is connected to the sealing structure 50, The rewiring portion 6 protrudes outside the end portion 50E of the sealing structure 50.
  • the bump 63 may be arranged on the portion of the main surface 6S on the sealing structure 50 side of the rewiring portion 6 that protrudes outward from the end portion 50E of the sealing structure 50.
  • the conductive shield film 23 covers the portion of the outer surface of the sealing structure 50 connected to the rewiring structure 60 that is not in contact with the insulating adhesive layer 70. It is formed.
  • the shield film 23 also covers a portion of the main surface 6S of the rewiring portion 6 that protrudes outward from the end portion 50E of the sealing structure 50. As a result, the shield film 23 is connected to the bump 63 arranged outside the end portion 50E of the sealing structure 50.
  • the shield film 23 is provided mainly for the purpose of electromagnetic wave shielding.
  • the shield film 23 can be a single-layer or multi-layer metal thin film, which can be formed by a method such as sputtering or vapor deposition.
  • the shield film 23 may be formed by using the same conductor precursor as the conductive pattern 21.
  • FIG. 5 (l) shows an example of a step of peeling the carrier base material 1B from the rewiring structure 60 connected to the sealing structure 50.
  • the temporary fixing material layer 13 of the carrier base material 1B can be peeled off from the rewiring portion 6 by, for example, heating, light irradiation, or mechanical peeling.
  • solder ball connected to the rewiring 61 is placed on the main surface of the rewiring portion 6 opposite to the sealing structure 50. 7 may be provided.
  • the solder ball 7 is used as a connection terminal for secondary mounting. Reflow is performed if necessary.
  • the electronic component device 100 can be obtained by the method exemplified above.
  • the electronic component device 100 is mainly composed of a sealing structure 50, a rewiring structure 60, and an insulating adhesive layer 70 that is interposed between the sealing structure 50 and the rewiring structure 60 and adheres them. Will be done.
  • the method of manufacturing the electronic component device is not limited to the examples described above, and can be changed if necessary.
  • a rewiring portion corresponding to a plurality of electronic component devices may be formed on one carrier base material having a large area, and a separately prepared sealing structure may be adhered thereto.
  • a plurality of sealing structures are formed on one composite carrier base material, the plurality of sealing structures and the plurality of rewiring portions are collectively connected, and the obtained connections are individually connected. It may be divided into electronic component devices.

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

対向する２つの主面を有する封止層と電子部品と接続部とを備える封止構造体であって、接続部が封止層の一方の主面である回路面に露出している、封止構造体を準備する工程と、対向する２つの主面を有する再配線部と複数のバンプとを備える再配線構造体を準備する工程と、封止構造体と再配線構造体とを、回路面と複数のバンプとが対向する向きで、絶縁性接着層を介在させながら接着し、それにより封止構造体と再配線構造体とが接続する工程とを備える、電子部品装置を製造する方法が開示される。

Description

電子部品装置を製造する方法、及び電子部品装置
　本発明は、電子部品装置を製造する方法、及び電子部品装置に関する。
　複数の半導体チップを有する半導体パッケージを製造する方法として、キャリア基板上に半導体チップを配列し、半導体チップを封止した後、キャリア基板を剥離する方法が知られている（例えば、特許文献１）。この方法では、キャリア基板の剥離に続いて、半導体チップに接続された再配線が形成される。
米国特許出願公開第２０１８／０３６６４０７号明細書
　本発明の一側面は、微細な再配線を有する電子部品装置を製造する場合であっても、歩留まりの低下を抑制しながら効率的な電子部品装置の製造を可能にする方法を提供する。
　本発明の一側面は、対向する２つの主面を有する封止層と前記封止層内に封止された電子部品と前記電子部品に接続された接続部とを備える封止構造体であって、前記接続部が前記封止層の一方の主面である回路面に露出している、封止構造体を準備する工程と、対向する２つの主面を有する再配線部と前記再配線部の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記再配線部が前記複数のバンプに接続された再配線、及び絶縁層を含む、再配線構造体を準備する工程と、前記封止構造体と前記再配線構造体とを、前記回路面と前記複数のバンプとが対向する向きで、絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着し、それにより前記封止構造体と前記再配線構造体とが接続された電子部品装置を形成する工程と、を備える、電子部品装置を製造する方法に関する。
　本発明の別の一側面は、前記封止構造体と、前記再配線構造体と、前記絶縁性接着層とを備える電子部品装置に関する。前記封止構造体と前記再配線構造体とが、前記回路面と前記バンプとが対向する向きで、前記絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着され、それにより前記封止構造体と前記再配線構造体とが接続されている。
　本発明の一側面に係る方法では、封止層内に封止された電子部品を有する封止構造体と、再配線を有する再配線構造体とが別々に準備される。そのため、封止層内に封止された電子部品を含む構造体上に、電子部品との接続を確保しながら再配線を形成する場合よりも、微細な再配線を高い精度で形成し易い。また、封止構造体及び再配線構造体の良品を選別して電子部品装置を製造することができるため、歩留まりの点でも優れる。
電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。
　以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。
　図１、図２、図３、図４及び図５は、ＩＣチップ、及びチップ型の受動部品を含む複数の電子部品を備える電子部品装置を製造する方法の一実施形態を示す工程図である。図１～５に例示される方法は、対向する２つの主面を有する封止層５と封止層５内に封止された電子部品（ＩＣチップ４１Ａ，４２Ａ及びチップ型の受動部品３１，３２）と電子部品に接続された接続部（バンプ４１Ｂ，４２Ｂ，及び導電パターン２１，２２）とを備える封止構造体５０であって、接続部（バンプ４１Ｂ，４２Ｂ，及び導電パターン２１，２２）が封止層５の一方の主面である平坦な回路面ＣＳに露出している、封止構造体５０を準備する工程（図１、２）と、対向する２つの主面を有する再配線部６と再配線部６の一方の主面６Ｓ上に設けられた複数のバンプ６３とキャリア基材１Ｂとを備える再配線構造体６０を準備する工程（図３）と、封止構造体５０と再配線構造体６０とを、回路面ＣＳとバンプ６３とが対向する向きで、絶縁性接着層７０を介在させながら接着し、それにより封止構造体５０と再配線構造体６０とを接続する工程（図４の（ｉ）及び（ｊ））と、再配線構造体６０に接続された封止構造体５０の外表面のうち絶縁性接着層７０と接していない部分を覆う導電性のシールド膜２３を形成する工程（図４の（ｋ））と、封止構造体５０に接続された再配線構造体６０からキャリア基材１Ｂを剥離する工程（図５の（ｌ））とから主として構成される。
　図１及び２は、封止構造体５０を準備する工程の一例を示す。この例ではまず、図１の（ａ）に示される複合キャリア基材１Ａが準備される。複合キャリア基材１Ａは、支持体１１、仮固定材層１３、及び硬化性の接着層１５を備える。支持体１１上に仮固定材層１３及び接着層１５の順に積層されている。
　支持体１１は、電子部品を支持可能な程度の強度及び剛性を有していればよく、その材質は特に限定されない。例えば、支持体１１が、シリコンウェハ、ガラス板、又はステンレス鋼板であってもよい。支持体１１の厚さは、特に制限されないが、例えば２００～２０００μｍであってもよい。支持体１１の仮固定材層１３側の面上に、電子部品の位置決めのためのアライメントマーク２５が設けられてもよい。アライメントマーク２５は、金属、樹脂等の任意の材料を用いて形成することができる。アライメントマーク２５が設けられる場合、仮固定材層１３及び接着層１５が、アライメントマーク２５を視認可能な程度に透明であってもよい。
　接着層１５は、硬化後、被着体に不可逆的に接着する硬化性接着剤を含む。接着層１５の厚さは、例えば１～５０μｍであってもよい。接着層１５を形成する硬化性接着剤を、半導体用接着剤として知られるものから選択してもよい（例えば、国際公開第２０１７／０７３６３０号、及び特許第３１１７９７１号公報参照）。
　接着層１５を形成する硬化性接着剤は、例えば、熱硬化性樹脂及びその硬化剤を含有する。熱硬化性樹脂は、加熱により架橋構造を形成し得る化合物である。熱硬化性樹脂は１００００以下の分子量を有していてもよい。熱硬化性樹脂の例としては、エポキシ樹脂、及びアクリル樹脂が挙げられる。硬化剤は、熱硬化性樹脂と反応して、熱硬化性樹脂とともに架橋構造を形成する化合物である。硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤、ホスフィン系硬化剤、アゾ化合物及び有機過酸化物が挙げられる。硬化性接着剤が、熱可塑性樹脂、フィラー（例えばシリカ）等のその他の成分を更に含有してもよい。
　仮固定材層１３は、硬化後の接着層１５から剥離できる程度の剥離性を有する。仮固定材層１３の厚さは、例えば１～１００μｍであってもよい。仮固定材層１３を形成する材料は、電子部品装置の製造において、仮固定又は仮接着の目的で用いられている材料から選択することができる（例えば、国際公開第２０１７／０５７３５５号参照）。
　複合キャリア基材１Ａは、例えば、支持体１１上に仮固定材層１３、及び接着層１５を順に形成する方法によって得ることができる。フィルム状の仮固定材層１３及び接着層１５をそれぞれ準備し、熱圧着によりこれらを順に積層してもよい。このとき、気泡の巻き込み防止の観点から減圧下でフィルム状の仮固定材層１３及び接着層１５を積層してもよい。あるいは、仮固定材層１３及び接着層１５を有する積層フィルムを予め作製し、その積層フィルムを複合キャリア基材１Ａ上に積層してもよい。
　図１の（ａ）は、準備した複合キャリア基材１Ａの接着層１５上に、導電パターンを形成するための導電体前駆体２１ａ，２２ａを配置する工程を示す。導電体前駆体２１ａ，２２ａのパターンは、後述の受動部品が接続される接続部を形成する部分を含む。導電体前駆体２１ａ，２２ａは、例えば、スクリーン印刷のような印刷法によって接着層１５上に配置することができる。
　導電体前駆体２１ａ，２２ａは、加熱により硬化し、導電体を形成するものであってもよく、当業者に通常用いられている導電体前駆体から任意に選択できる。例えば、導電体前駆体２１ａ，２２ａが各種金属粒子又はカーボン粒子のような導電性粒子を含む硬化性の導電性ペーストであってもよい。導電性ペーストが、遷移的液相焼結が可能な金属粒子を含む遷移的液相焼結型金属接着剤であってもよい。遷移的液相焼結型金属接着剤の焼結により、複数の金属粒子同士が融合し、それにより金属焼結体を含む導電体が形成される。ここで、「遷移的液相焼結」（Ｔｒａｎｓｉｅｎｔ　Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｓｉｎｔｅｒｉｎｇ）とは、ＴＬＰＳとも称され、一般に、低融点金属の粒子界面における加熱による液相への転移と、形成された液相への高融点金属の反応拡散により進行する焼結をいう。遷移的液相焼結によれば、形成される金属焼結体の融点が、焼結のための加熱温度を上回ることができる。低温の加熱で接続部としての導電体性を形成すると、仮固定材層１３を接着層１５から特に容易に剥離できる傾向がある。
　遷移的液相焼結が可能な複数の金属粒子は、高融点の金属と低融点の金属との組み合わせを含んでいてもよい。複数の金属粒子が、高融点の金属粒子を含む第１の金属粒子及び低融点の金属を含む第２の金属粒子を別々に含んでいてもよいし、高融点の金属及び低融点の金属が１個の金属粒子中に含まれていてもよい。
　導電体前駆体が遷移的液相焼結が可能な複数の金属粒子を含む場合、導電体前駆体を複数の金属粒子の液相転移温度以上に加熱することによって、導電パターン２１，２２を形成することができる。液相転移温度は、ＤＳＣ（Ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｃａｎｎｉｎｇ　ｃａｌｏｒｉｍｅｔｒｙ、示差走査熱量測定）により、５０ｍｌ／分の窒素気流下にて、１０℃／分の昇温速度で２５℃から３００℃まで複数の金属粒子を加熱する条件で測定することができる。金属粒子が複数種の金属を含む場合、最も低い温度で観測される液相転移の温度が、金属粒子の液相転移温度とみなされる。例えば、Ｓｎ－３．０Ａｇ－０．５Ｃｕ合金の液相転移温度は２１７℃である。
　遷移的液相焼結が可能な複数の金属粒子が高融点の金属を含む第１の金属粒子と低融点の金属を含む第２の金属粒子との組み合わせを含む場合、第２の金属粒子に対する第１の金属粒子の質量比が、２．０～４．０、又は２．２～３．５であってもよい。
　高融点の金属及び低融点の金属を含有する金属粒子は、例えば、一方の金属を含む金属粒子の表面に、めっき、蒸着等により他方の金属を含む層を形成することにより得ることができる。一方の金属を含む金属粒子と他方の金属を含む金属粒子とを衝突等により複合化してもよい。
　高融点の金属は、Ａｕ，Ｃｕ、Ａｇ、Ｃｏ及びＮｉからなる群より選ばれる少なくとも１種であってもよい。低融点の金属は、Ｉｎ、Ｓｎ又はこれらの組み合わせであってもよい。高融点の金属と低融点の金属との組み合わせの例としては、ＡｕとＩｎとの組み合わせ、ＣｕとＳｎとの組み合わせ、ＡｇとＳｎとの組み合わせ、ＣｏとＳｎとの組み合わせ及びＮｉとＳｎとの組み合わせが挙げられる。
　ＣｕとＳｎとの組み合わせは、焼結によって銅－錫金属化合物（Ｃｕ６Ｓｎ５）を生成する。この反応は２５０℃付近で進行するため、ＣｕとＳｎとを組み合わせを含む導電体前駆体は、リフロー炉等の一般的な設備を用いた加熱によって焼結することができる。Ｓｎは、Ｓｎ金属単体として、又はＳｎを含む合金として金属粒子に含まれることができる。Ｓｎを含む合金の例としては、Ｓｎ－３．０Ａｇ－０．５Ｃｕ合金が挙げられる。Ｓｎ－３．０Ａｇ－０．５Ｃｕ合金は、合金の質量を基準として、３．０質量％のＡｇ及び０．５質量％のＣｕを含む。
　導電体前駆体における金属粒子の含有量は、導電体前駆体の質量を基準として、８０質量％以上、８５質量％以上、又は８８質量％以上であってもよく、９８質量％以下であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
　金属粒子の平均粒径は、０．５μｍ～８０μｍ、１μｍ～５０μｍ、又は１μｍ～３０μｍであってもよい。ここでの平均粒径は、レーザー回折式粒度分布計（例えば、ベックマン・コールター株式会社、ＬＳ　１３　３２０型レーザー散乱回折法粒度分布測定装置）によって測定される体積平均粒径をいう。
　導電体前駆体中の有機バインダーは、熱可塑性樹脂を含んでいてもよい。熱可塑性樹脂が、金属粒子の液相転移温度よりも低い軟化点を有していてもよい。熱可塑性樹脂の軟化点は、熱機械分析法により測定される値をいう。熱機械分析法によって測定される軟化点は、熱可塑性樹脂を成膜して得た厚み１００μｍフィルムを、昇温速度１０℃／分にて加熱しながら、４９ｍＮの応力で厚み方向に圧縮したときに、８０μｍの変位が観測された時点の温度である。測定装置としては、例えば熱機械分析装置（ＴＭＡ８３２０、株式会社リガク製、測定用プローブ：圧縮加重法標準型）が用いられる。
　熱可塑性樹脂の軟化点は、金属粒子の液相転移温度よりも５℃以上低い温度、１０℃以上低い温度、又は１５℃以上低い温度であってもよい。熱可塑性樹脂の軟化点は、４０℃以上、５０℃以上、又は６０℃以上であってもよい。
　熱可塑性樹脂は、例えば、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種を含んでもよい。熱可塑性樹脂が、ポリオキシアルキレン基又はポリシロキサン基を含んでいてもよい。ポリオキシアルキレン基は、ポリオキシエチレン基、ポリオキシプロピレン基又はこれらの組み合わせであってもよい。
　熱可塑性樹脂が、ポリオキシアルキレン鎖又はポリシロキサン鎖を含む、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種の樹脂であってもよい。例えば、ポリオキシアルキレン基若しくはポリシロキサン基を有するジアミン化合物、又はポリオキシアルキレン基若しくはポリシロキサン基を有するジオール化合物を単量体として用いることにより、これら樹脂中にポリオキシアルキレン基又はポリシロキサン基を導入することができる。
　導電体前駆体における熱可塑性樹脂の含有量は、導電体前駆体の質量を基準として、５～３０質量％、６～２８質量％、又は８～２５質量％であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
　有機バインダーは、溶剤を含んでいてもよく、溶剤及び熱可塑性樹脂を含んでいてもよい。溶剤は極性溶媒であってもよい。溶剤の沸点は２００℃以上であってもよく、３００℃以下であってもよい。
　溶剤の例としては、テルピネオール、ステアリルアルコール、トリプロピレングリコールメチルエーテル、ジエチレングリコール、ジエチレングリコールモノエチルエーテル（エトキシエトキシエタノール）、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールモノメチルエーテル、ジプロピレングリコール－ｎ－プロピルエーテル、ジプロピレングリコール－ｎ－ブチルエーテル、トリプロピレングリコール－ｎ－ブチルエーテル、１，３－ブタンジオール、１，４－ブタンジオール、プロピレングリコールフェニルエーテル、及び２－（２－ブトキシエトキシ）エタノール等のアルコール；クエン酸トリブチル、γ－ブチロラクトン、ジエチレングリコールモノエチルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、及びグリセリントリアセテート等のエステル；イソホロン等のケトン；Ｎ－メチル－２－ピロリドン等のラクタム；フェニルアセトニトリル等のニトリル；４－メチル－１，３－ジオキソラン－２－オン；並びにスルホランを挙げることができる。溶剤は、１種類を単独で又は２種類以上を組み合わせて使用してもよい。
　溶剤の含有量は、導電体前駆体の質量を基準として、０．１～１０質量％、２～７質量％、又は３～５質量％であってもよい。
　導電体前駆体中の有機バインダーは、熱硬化性樹脂、ロジン、活性剤、チキソ剤等のその他の成分を更に含んでいてもよい。
　熱硬化性樹脂の例としては、例えば、エポキシ樹脂、オキサジン樹脂、ビスマレイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂及びシリコーン樹脂が挙げられる。エポキシ樹脂の例としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェノール型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂及び環式脂肪族エポキシ樹脂が挙げられる。
　ロジンの例としては、デヒドロアビエチン酸、ジヒドロアビエチン酸、ネオアビエチン酸、ジヒドロピマル酸、ピマル酸、イソピマル酸、テトラヒドロアビエチン酸、及びパラストリン酸が挙げられる。
　活性剤の例としては、アミノデカン酸、ペンタン－１，５－ジカルボン酸、トリエタノールアミン、ジフェニル酢酸、セバシン酸、フタル酸、安息香酸、ジブロモサリチル酸、アニス酸、ヨードサリチル酸、及びピコリン酸が挙げられる。
　チキソ剤の例としては、１２－ヒドロキシステアリン酸、１２－ヒドロキシステアリン酸トリグリセリド、エチレンビスステアリン酸アマイド、ヘキサメチレンビスオレイン酸アマイド、及びＮ，Ｎ’－ジステアリルアジピン酸アマイドが挙げられる。
　導電体前駆体は、金属粒子と、有機バインダーを構成する成分とを混合することにより得ることができる。混合のための装置は、例えば、３本ロールミル、プラネタリーミキサ、遊星式ミキサ、自転公転型撹拌装置、らいかい機、二軸混練機、又は薄層せん断分散機であってもよい。
　図１の（ｂ）は、導電体前駆体２１ａ，２２ａ上に電子部品である２種のチップ型の受動部品３１，３２をそれぞれ載せる工程を示す。受動部品３１，３２は、電子部品装置の設計に従って選択されるが、例えば、抵抗、コンデンサ又はこれらの組み合わせであってもよい。受動部品３１，３２は、通常のチップ搭載機を用いて導電体前駆体２１ａ，２２ａ上に載せることができる。
　図１の（ｃ）は、電子部品としてのＩＣチップ４１Ａを有するチップ部品４１、及び電子部品としてのＩＣチップ４２Ａを有するチップ部品４２を接着層１５上に載せる工程を示す。ＩＣチップ４１Ａ又はＩＣチップ４２Ａの一方の主面側に複数のバンプ４１Ｂ又は４２Ｂが配置されている。ＩＣチップ４１Ａ，４２Ａ及びバンプ４１Ｂ，４２Ｂを有するチップ部品４１，４２は、いわゆるフェイスダウン型のチップ部品である。ＩＣチップ４１Ａ及び４２Ａが、接続部として機能するバンプ４１Ｂ又は４２Ｂが接着層１５に接する向きで接着層１５上に配置される。バンプ４１Ｂ及び４２Ｂの先端部が接着層１５に部分的に埋め込まれてもよい。通常、ＩＣチップ４１Ａ，４２Ａと接着層１５とが離れた状態で、チップ部品４１，４２が接着層１５上に配置される。チップ部品４１，４２は、例えば、ステージ及び搭載ヘッドを有するチップ搭載機を用いて接着層１５上に載せることができる。ステージ及び搭載ヘッドの温度及び圧力等の条件を調整することにより、バンプ４１Ｂ及び４２Ｂの先端部の一部を接着層１５に埋め込むことができる。
　受動部品３１，３２及びチップ部品４１，４２を接着層１５上に配置する順番は任意に変更することができる。受動部品３１，３２及びチップ部品４１，４２が接着層１５上に配置された後、接着層１５が硬化される。受動部品３１，３２及びチップ部品４１，４２が接着層１５上に配置される時点では、接着層１５がＢステージであってもよい。接着層１５は、加熱により硬化されることが多い。硬化した接着層１５によって、受動部品３１，３２及びＩＣチップ４１Ａ，４２Ａが複合キャリア基材１Ａに対して強固に固定される。接着層１５の硬化と同時に、又は接着層１５の硬化の後、受動部品３１，３２が載せられた導電体前駆体２１ａ，２２ａを加熱することにより、導電体前駆体２１ａの硬化体である導電パターン２１，２２が形成される。これにより、受動部品３１，３２が、受動部品３１，３２と接着層１５との間に接続部としての導電パターン２１，２２が介在している状態で固定される。
　図２の（ｄ）は、ＩＣチップ４１Ａ，４２Ａ及び受動部品３１，３２を封止する封止層５を接着層１５上に形成する工程を示す。封止層５は、ＩＣチップ４１Ａ，４２Ａ及び受動部品３１，３２の全体を覆うとともに、これら電子部品と接着層１５との間の隙間も充填するように形成される。ただし、隙間が完全に充填されなくてもよい。封止層５は、例えば、コンプレッション又はトランスファー方式の成形機によって、金型内で形成することができる。あるいは、フィルム状の封止材を用いて封止層５を形成してもよい（例えば、国際公開第２０１５／１８６７４４号参照。）。その場合、気泡の巻き込み防止の観点から、フィルム状の封止材を減圧下で積層してもよい。
　図２の（ｅ）は、仮固定材層１３を接着層１５から剥離することにより、接着層１５、受動部品３１，３２、ＩＣチップ４１Ａ，４２Ａ及び封止層５を有する封止構造体５０を得る工程を示す。封止構造体５０の一方の主面側の再表層が、接着層１５である。仮固定材層１３は、例えば、加熱、光照射、又は機械剥離により、接着層１５から剥離することができる。接着層１５の一部が分離して、仮固定材層１３とともに除去されてもよい。このように、仮固定材層１３上にＩＣチップ及び受動部品のような複数種の電子部品を一時的に固定した状態で封止層５を形成し、その後、仮固定材層１３を剥離することにより、サイズ及び高さの異なる複数種の電子部品を有する複合的な電子部品装置を製造する場合に、電子部品が所定の位置から移動する、いわゆるダイシフトを抑制できることが期待される。
　受動部品３１，３２の幅は、５０～２０００μｍであってもよい。ＩＣチップ４１Ａ，４２Ａの幅は、０．１～５０ｍｍであってもよい。ここでの幅は、回路面ＣＳに平行な方向における最大幅を意味する。
　図２の（ｆ）は、封止構造体５０を接着層１５側から研削して接着層１５を除去し、それにより、封止層５、接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）が露出した回路面ＣＳを形成する工程を示す。封止構造体５０の研削は、通常の研削装置を用いて行うことができる。封止層５、導電パターン２１，２２、及びバンプ４１Ｂ，４２Ｂの一部が研削されてもよい。
　図３は、再配線構造体６０を準備する工程の一例を示す。この例ではまず、図３の（ｇ）に示されるキャリア基材１Ｂが準備される。キャリア基材１Ｂは、支持体１１と、支持体１１上に設けられた仮固定材層１３とを備える。キャリア基材１Ｂの支持体１１及び仮固定材層１３は、複合キャリア基材１Ａの支持体１１及び仮固定材層１３と同様の構成を有することができる。
　準備されたキャリア基材１Ｂ上に、対向する２つの主面を有する再配線部６が形成される。再配線部６は、再配線６１と、再配線６１間に設けられた絶縁層６２とを有する。再配線６１は、再配線部６の主面に平行な方向に延在する多層の配線層６１ａと、再配線部６の主面に垂直な方向に延在する連結部６１ｂとを含む。それぞれの配線層６１ａの厚さは、特に制限されないが、例えば１～３０μｍであってもよい。再配線部６は、当業者に知られる通常の方法によって形成することができる。再配線を含む再配線部を形成する方法に関しては、例えば、特許第５４９４７６６号公報を参照することができる。
　続いて、図３の（ｈ）に示されるように、形成された再配線部６のキャリア基材１Ｂとは反対側の主面６Ｓ上に、再配線６１に接続された複数のバンプ６３が形成される。バンプ６３は、例えば、再配線６１と接する柱状部６３ａと柱状部６３ａ上に設けられた半球部６３ｂとを有する。柱状部６３ａが銅から形成され、半球部６３ｂが鉛フリーはんだ（例えばＳｎ及びＡｇを含む合金）から形成されていてもよい。バンプ６３のサイズは、再配線６１との適切な接続が確保される範囲で調整される。例えば、バンプ６３の幅が５～１００μｍで、バンプ６３の高さが５～５０μｍであってもよい。バンプ６３は通常の方法によって形成することができる。
　準備された再配線構造体６０を検査してもよい。検査は、例えば再配線６１及びバンプ６３の断線又は短絡による異常の有無を確認することを含む。この検査により、再配線構造体６０が封止構造体５０と接続される前に、再配線構造体６０の不良品を排除することができる。その結果、封止層内に封止された電子部品上に直接再配線を形成する場合と比較して、正常な電子部品が再配線の形成における不具合のために排除される可能性を低くすることができる。
　図４は、準備された封止構造体５０と再配線構造体６０とが絶縁性接着層７０を介在させながら接続される工程の一例を示す。図４に示される例の場合、まず、封止構造体５０の回路面ＣＳ上に絶縁性接着層７０が配置される。絶縁性接着層７０は、半導体チップ等を回路基板に接着するために通常用いられている半導体接着剤と同様のものであることができる。絶縁性接着層７０が、接着層１５と同様の硬化性接着剤を含んでいてもよい。
　支持フィルム及び支持フィルム上に設けられた絶縁性接着層を有する積層フィルムを準備し、その絶縁性接着層を回路面ＣＳ上に積層してもよい。そのために用いられ得る積層フィルムの市販品の例としては、日立化成株式会社製のＮＣＦ　ＡＫシリーズが挙げられる。
　続いて、封止構造体５０と再配線構造体６０とが、回路面ＣＳとバンプ６３とが対向する向きで、絶縁性接着層７０を介在させながら接着される。このとき、接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち一部とが接続されるように、封止構造体５０及び再配線構造体６０が位置合わせされる。接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）とバンプ６３との接続、絶縁性接着層７０の硬化、又はこれらの両方のために、加熱及び加圧しながら封止構造体５０と再配線構造体６０とを貼り合わせてもよい。加熱温度は、例えば２５０～３００℃であってもよく、圧力は０．５～１ＭＰａであってもよい。接続部（導電パターン２１，２２及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち一部とが接続されることにより、封止構造体５０と再配線構造体６０とが接続される。本明細書において、「接続される」という表現は、「電気的に接続される」ことを意味することがある。
　図４の例の場合、再配線部６の主面の面積が封止層５の主面の面積よりも大きいことから、再配線構造体６０が封止構造体５０に接続されたときに、再配線部６が封止構造体５０の端部５０Ｅよりも外側にはみ出す。加えて、再配線部６の封止構造体５０側の主面６Ｓのうち、封止構造体５０の端部５０Ｅよりも外側にはみ出した部分にバンプ６３が配置されていてもよい。
　図４の（ｋ）に示されるように、再配線構造体６０に接続された封止構造体５０の外表面のうち絶縁性接着層７０と接していない部分を覆う導電性のシールド膜２３が形成される。ここでは、シールド膜２３は、再配線部６の主面６Ｓうち、封止構造体５０の端部５０Ｅよりも外側にはみ出した部分も覆う。これによりシールド膜２３は、封止構造体５０の端部５０Ｅよりも外側に配置されたバンプ６３と接続される。
　シールド膜２３は、主として電磁波シールドの目的で設けられる。シールド膜２３は、単層又は複数層の金属薄膜であることができ、これらは例えばスパッタ又は蒸着のような方法によって形成することができる。シールド膜２３を、導電パターン２１と同様の導電体前駆体を用いて形成してもよい。
　図５の（ｌ）は、封止構造体５０に接続された再配線構造体６０からキャリア基材１Ｂを剥離する工程の一例を示す。キャリア基材１Ｂの仮固定材層１３は、例えば、加熱、光照射、又は機械剥離により、再配線部６から剥離することができる。
　キャリア基材１Ｂの剥離の後、図５の（ｍ）に示されるように、再配線部６の封止構造体５０とは反対側の主面上に、再配線６１と接続されるはんだボール７を設けてもよい。はんだボール７は二次実装用の接続端子として用いられる。必要によりリフローが行われる。
　以上例示された方法によって、電子部品装置１００が得られる。電子部品装置１００は、封止構造体５０と、再配線構造体６０と、封止構造体５０と再配線構造体６０との間に介在しこれらを接着する絶縁性接着層７０とから主として構成される。
　電子部品装置を製造する方法は、以上説明した例に限定されるものではなく、必要により変更が可能である。例えば、大面積の１枚のキャリア基材上に、複数の電子部品装置に対応する再配線部を形成し、そこに別途準備された封止構造体を接着してもよい。その場合、複数の封止構造体を１枚の複合キャリア基材上に形成し、複数の封止構造体と複数の再配線部とを一括して接続し、得られた接続体を個別の電子部品装置に分割してもよい。
　１Ａ…複合キャリア基材、１Ｂ…キャリア基材、５…封止層、６…再配線部、６Ｓ…再配線部の主面、１１…支持体、１３…仮固定材層、１５…接着層、２１，２２…導電パターン（接続部）、２３…シールド膜、３１，３２…受動部品（電子部品）、４１Ａ，４２Ａ…ＩＣチップ（電子部品）、４１Ｂ，４２Ｂ…ＩＣチップのバンプ（接続部）、５０…封止構造体、５０Ｅ…封止構造体の端部、６０…再配線構造体、６１…再配線、６２…絶縁層、６３…バンプ、７０…絶縁性接着層、１００…電子部品装置、ＣＳ…回路面。

Claims (14)

  1. 　対向する２つの主面を有する封止層と前記封止層内に封止された電子部品と前記電子部品に接続された接続部とを備える封止構造体であって、前記接続部が前記封止層の一方の主面である回路面に露出している、封止構造体を準備する工程と、
    　対向する２つの主面を有する再配線部と前記再配線部の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記再配線部が前記複数のバンプに接続された再配線、及び絶縁層を含む、再配線構造体を準備する工程と、
    　前記封止構造体と前記再配線構造体とを、前記回路面と前記複数のバンプとが対向する向きで、絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着し、それにより前記封止構造体と前記再配線構造体とを接続する工程と、
    を備える、電子部品装置を製造する方法。
  2. 　前記再配線構造体を準備する工程が、
    　支持体及び該支持体上に設けられた仮固定材層を有するキャリア基材を準備することと、
    　前記仮固定材層上に前記再配線部を形成することと、
    　前記再配線部の前記キャリア基材とは反対側の主面上に、前記再配線に接続された前記複数のバンプを形成することと、
    を含み、
    　当該方法が、
    　前記封止構造体に接続された前記再配線構造体から前記キャリア基材を剥離する工程を更に備える、請求項１に記載の方法。
  3. 　前記再配線構造体が前記封止構造体に接続されたときに、前記再配線部が前記封止構造体の端部よりも外側にはみ出す、請求項１又は２に記載の方法。
  4. 　前記複数のバンプのうち一部が、前記再配線構造体が前記封止構造体に接続されたときに前記封止構造体の端部よりも外側にはみ出す部分の前記再配線部上に配置される、請求項３に記載の方法。
  5. 　前記再配線構造体に接続された前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分を覆う導電性のシールド膜を形成する工程を更に備える、請求項１～４のいずれか一項に記載の方法。
  6. 　前記再配線構造体に接続された前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分と、前記再配線部の前記封止構造体側の主面のうち前記封止構造体の端部よりも外側にはみ出した部分とを覆う導電性のシールド膜を形成する工程を更に備え、
    　前記導電性のシールド膜が、前記封止構造体の端部よりも外側にはみ出した部分の前記再配線部上に配置された前記バンプと接続される、請求項４に記載の方法。
  7. 　前記封止構造体を準備する工程が、
    　支持体、仮固定材層、及び硬化性の接着層を備え、これらがこの順に積層されている、複合キャリア基材を準備することと、
    　前記複合キャリア基材の前記接着層上に、前記電子部品を、前記接着層に接する前記接続部を前記接着層と前記電子部品との間に介在させながら配置することと、
    　前記接着層を硬化させることにより、前記電子部品を前記複合キャリア基材に対して固定することと、
    　前記電子部品を封止する前記封止層を前記接着層上に形成することと、
    　前記封止層を硬化させることと、
    　前記仮固定材層を前記接着層から剥離することにより、前記接着層、前記電子部品及び前記封止層を有する封止構造体を得ることと、
    　前記封止構造体を前記接着層側から研削することにより、前記接続部が露出した前記回路面を形成することと、
    をこの順で含む、
    請求項１～６のいずれか一項に記載の方法。
  8. 　前記封止構造体が複数の前記電子部品を備え、前記複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含む、請求項１～７のいずれか一項に記載の方法。
  9. 　対向する２つの主面を有する封止層と前記封止層内に封止された電子部品と前記電子部品に接続された接続部とを備える封止構造体であって、前記接続部が前記封止層の一方の主面である回路面に露出している、封止構造体と、
    　対向する２つの主面を有する再配線部と前記再配線部の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記再配線部が前記複数のバンプに接続された再配線、及び絶縁層を含む、再配線構造体と、
    　絶縁性接着層と、
    を備え、
    　前記封止構造体と前記再配線構造体とが、前記回路面と前記バンプとが対向する向きで、前記絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着され、それにより前記封止構造体と前記再配線構造体とが接続されている、電子部品装置。
  10. 　前記再配線部が前記封止構造体の端部よりも外側にはみ出している、請求項９に記載の電子部品装置。
  11. 　前記複数のバンプのうち一部が、前記封止構造体の端部よりも外側にはみ出した部分の前記再配線部上に配置されている、請求項１０に記載の電子部品装置。
  12. 　前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分を覆う導電性のシールド膜を更に備える、請求項９～１１のいずれか一項に記載の電子部品装置。
  13. 　前記封止構造体の外表面のうち前記絶縁性接着層と接していない部分と、前記再配線部の前記封止構造体側の主面のうち前記封止構造体の端部よりも外側にはみ出した部分とを覆う導電性のシールド膜を更に備え、
    　前記シールド膜が、前記封止構造体の端部よりも外側にはみ出した部分の前記再配線部上に配置された前記バンプと接続されている、請求項１１に記載の電子部品装置。
  14. 　前記封止構造体が複数の前記電子部品を備え、前記複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含む、請求項９～１３のいずれか一項に記載の電子部品装置。
PCT/JP2019/029888 2019-03-06 2019-07-30 電子部品装置を製造する方法、及び電子部品装置 Ceased WO2021019697A1 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
PCT/JP2019/029888 WO2021019697A1 (ja) 2019-07-30 2019-07-30 電子部品装置を製造する方法、及び電子部品装置
JP2020542475A JP6838686B2 (ja) 2019-03-06 2020-03-05 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
TW109107306A TWI822970B (zh) 2019-03-06 2020-03-05 電子零件裝置的製造方法
TW112140312A TWI884556B (zh) 2019-03-06 2020-03-05 電子零件裝置製造用積層膜
PCT/JP2020/009476 WO2020179875A1 (ja) 2019-03-06 2020-03-05 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
US17/435,623 US12183686B2 (en) 2019-03-06 2020-03-05 Method for producing electronic component device and laminated film used therefor
US17/612,316 US12218019B2 (en) 2019-07-30 2020-05-21 Method for manufacturing electronic component device, and electronic component device
JP2020573064A JP6888749B1 (ja) 2019-07-30 2020-05-21 電子部品装置を製造する方法
PCT/JP2020/020129 WO2021019877A1 (ja) 2019-07-30 2020-05-21 電子部品装置を製造する方法、及び電子部品装置
TW109116949A TWI870408B (zh) 2019-07-30 2020-05-21 製造電子零件裝置的方法以及電子零件裝置
JP2021010933A JP7613131B2 (ja) 2019-03-06 2021-01-27 電子部品装置製造用積層フィルム
JP2021083926A JP7619159B2 (ja) 2019-07-30 2021-05-18 電子部品装置を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/029888 WO2021019697A1 (ja) 2019-07-30 2019-07-30 電子部品装置を製造する方法、及び電子部品装置

Publications (1)

Publication Number Publication Date
WO2021019697A1 true WO2021019697A1 (ja) 2021-02-04

Family

ID=74229386

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2019/029888 Ceased WO2021019697A1 (ja) 2019-03-06 2019-07-30 電子部品装置を製造する方法、及び電子部品装置
PCT/JP2020/020129 Ceased WO2021019877A1 (ja) 2019-07-30 2020-05-21 電子部品装置を製造する方法、及び電子部品装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020129 Ceased WO2021019877A1 (ja) 2019-07-30 2020-05-21 電子部品装置を製造する方法、及び電子部品装置

Country Status (4)

Country Link
US (1) US12218019B2 (ja)
JP (2) JP6888749B1 (ja)
TW (1) TWI870408B (ja)
WO (2) WO2021019697A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
US20240360595A1 (en) 2021-07-27 2024-10-31 Toray Industries, Inc. Composite fiber bundle and fiber product
JPWO2023080091A1 (ja) * 2021-11-05 2023-05-11
JP2023111736A (ja) * 2022-01-31 2023-08-10 イリソ電子工業株式会社 電子機器
US12610845B2 (en) * 2022-04-22 2026-04-21 Tokyo Electron Limited Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process
TWI823582B (zh) * 2022-09-22 2023-11-21 頎邦科技股份有限公司 具黏合層之封裝結構及其封裝方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP2014063924A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 電子デバイスの製造方法
US20180337135A1 (en) * 2015-12-22 2018-11-22 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310481B (ja) 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
US8338945B2 (en) * 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP2015144165A (ja) 2014-01-31 2015-08-06 アルプス電気株式会社 回路モジュール及びその製造方法
TWI671831B (zh) 2015-09-30 2019-09-11 日商富士軟片股份有限公司 半導體元件的製造方法
US10669454B2 (en) 2015-10-29 2020-06-02 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
JP2017212416A (ja) * 2016-05-27 2017-11-30 住友ベークライト株式会社 電子装置の製造方法
JP6753743B2 (ja) 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
JP7031141B2 (ja) 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
MY200027A (en) 2017-06-19 2023-12-05 Intel Corp Over-molded ic packages with embedded voltage reference plane & heater spreader
JP2019033124A (ja) 2017-08-04 2019-02-28 リンテック株式会社 半導体装置の製造方法、及び接着積層体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP2014063924A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 電子デバイスの製造方法
US20180337135A1 (en) * 2015-12-22 2018-11-22 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly

Also Published As

Publication number Publication date
US12218019B2 (en) 2025-02-04
TW202123391A (zh) 2021-06-16
TWI870408B (zh) 2025-01-21
WO2021019877A1 (ja) 2021-02-04
US20220246488A1 (en) 2022-08-04
JPWO2021019877A1 (ja) 2021-09-13
JP2021122063A (ja) 2021-08-26
JP7619159B2 (ja) 2025-01-22
JP6888749B1 (ja) 2021-06-16

Similar Documents

Publication Publication Date Title
JP6838686B2 (ja) 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
JP6888749B1 (ja) 電子部品装置を製造する方法
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
WO2016148121A1 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
CN100573840C (zh) 安装体及其制造方法
JP4254216B2 (ja) 半田ペースト及びそれを用いた半導体装置の組立方法
KR20040082956A (ko) 도전돌기의 접합구조 및 접합방법
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP7718491B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
US12315760B2 (en) Method for manufacturing electronic component device
JP2000151086A (ja) プリント回路ユニット及びその製造方法
WO2021131620A1 (ja) 接続構造体及び接続構造体の製造方法
JP2021182600A (ja) 電子部品装置を製造する方法
JP2001244300A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19939858

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 04/05/2022)

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 19939858

Country of ref document: EP

Kind code of ref document: A1